JPS60202982A - 膜回路装置 - Google Patents

膜回路装置

Info

Publication number
JPS60202982A
JPS60202982A JP5980284A JP5980284A JPS60202982A JP S60202982 A JPS60202982 A JP S60202982A JP 5980284 A JP5980284 A JP 5980284A JP 5980284 A JP5980284 A JP 5980284A JP S60202982 A JPS60202982 A JP S60202982A
Authority
JP
Japan
Prior art keywords
transformer
lead
membrane circuit
circuit
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5980284A
Other languages
English (en)
Other versions
JPH0310210B2 (ja
Inventor
平井 敬一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5980284A priority Critical patent/JPS60202982A/ja
Publication of JPS60202982A publication Critical patent/JPS60202982A/ja
Publication of JPH0310210B2 publication Critical patent/JPH0310210B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ←産業上の利用分野) 本発明は、半導体装置を用いた尚周波広帯域プツシ−プ
ル増幅回路の歪または雑音指数のよυ効果的な低減を可
能にする膜回路装置に関するものであり、CA’l”V
線路増幅器等の高周波広帯域。
低歪または低雑音増幅に利用されるものである。
(従来技術) 従来、高周波、広帯域、低歪またL低雑音増幅器として
、半導体装置の全以上に小さな歪を必散とする場合、第
1図に示す如く、プッシュプル増幅回路が一般的に用い
られていた。位相反転、インピーダンス変換のためのト
ランス1001次側コイルのり一ド11に入力端子15
から入力信号を高周波領域のインピーダンス整合回路4
0を介して加え、2次側コイルのリード13.14から
トランジスタ増幅回路20.30に出力を加え、トラン
ジスタ増幅回路20.30から出力信号を得ている。ト
ランス1002次側コイルの中点を接地しトランジスタ
増幅回路20.30の出力を接続することによシプッシ
ュプル増幅回路を層成して出力端子16から合成出力を
得ている。尚、トランス1001次側コイルのり−ド1
2は通常接地される。
このような構成によシ、トランス10 O1J−)”1
4との間では、リード13と14と接地間に現われる電
圧は、はぼ位相反転し大きさもほぼ等しいものであるた
め、トランジスタ回路20 、30を単独で用いた場合
よりも10dB以上低歪の2次歪の増幅器を41G成す
ることかできた0しかしながら、例えば周波数がIQQ
MHz以上の高周波においては、トランス10が磁気結
合から電磁軸合に移行するため、トランス10と接地と
の間のバランスが悪くなるため、入力端子15からリー
ド13までの伝送特性と入力端子15からリード14ま
での伝送特性とは、それぞれ第2図、1513.151
4に示す様に、周波数が高くなる程ずれて米る。その結
果入力側整合回路40をいかに調整しても、トランジス
タ増幅回路20゜30の2次歪を十分低減したプッシュ
プル増幅器ケ実現するのが困難であった0 (xA明の目的) 本発明の目的は、電圧分離1合成トランスを用いたプッ
シュプルトランジスタ増幅器において、高周波における
上述の2次歪の改!fM%性の劣化を押え、高周波、広
帯域の低歪トランジスタ増幅器を可能にする膜回路装置
を提供することにある。
(発明の構成) 一本発明の腰回Th装鉦は、絶縁性基板の表面に接地導
体を設け、表面に抵抗体、*、体等の膜回路を設けてな
る膜回路基板と、フェライトコアに絶縁性被膜を被膜し
てなる銅線を巻いた変成器とから成る膜回路装置におい
てs ij配変成器の一次側コイルの一方のリードを接
地し、他力のリードを信号入力端子とし、かつ、2次側
コイルでは一次側コイルの接地したリード端子に対応し
た2次側コイルのリードは前記膜回路基板の表面から離
し、また、−次側コイルの11号入力端子リードに削応
した2次側コイルのリードは前記膜回路基板上に接触さ
せて、はわせて、それぞれ膜回路の虐望の接続点く接続
されていることを%徴とする。
(実施例) 次に1本発明の実施例を@3図を用いて具体的に説明す
る。
絶縁性基板1はアルミナでできておシ、裏面には接地導
体膜が設けである。絶縁性基板10表面上には接続端子
纏体ランド111,121,131,141が設けであ
る。更に、絶縁性基板1の表面上には接地導体ランド1
22が設けられておシ、この接地導体ランド122はス
ルーホールによりa面導体接地曲と24通をとってあり
、かつ接続端子ランド121と接続されている。絶縁性
基板1表面上に設置したトランス100はコイルが7ラ
ライトコアに巻かれて構成されておシ、その1次側コイ
ルのリード110は接続ランド111と、1次側コイル
の他のリニド120紘接続ランド121と接続されて接
地されている01次コイルの信号入力側リード110に
対向した2次側コイルのリード130は絶縁性基板1の
表面に接触させて、はわせて、接続ランド131と、接
地側リード120と対向した2次側コイルのリード端子
140は、絶縁性基板の表面から浮かせて、接続端子1
41にそれぞれ接続されている。接続ランド131と1
41はそれぞれをトランジスタ増幅回路の入力端子に接
続されるべき導体ランドである。
第3図の如きトランス100の配置をした膜回路装置に
おいては、従来の第1図の等膜回路から変って第4図の
如き等膜回路におきかえて見るとよくわかる。第4図に
おいては、各リード端子は第1図に対応して参照番号に
glwを付けであるので説明は省略する。第3図の端子
リード130は基板1上にはわしであるので対接地容蓋
をもち、絶縁性基板1の誘電率が1101であるとする
と、第4図の13′の如き等膜回路で表わされる。一方
端子リード140は絶縁性基板1の表面から浮かせであ
るので浮遊接地容量は少なくインダクタンスLに見える
ので、14′の如く等膜回路で表わされる。この様にす
れば、端子110から入った信号は接続ランド131,
141では尚周波においても#1はバランスをとること
ができ、信号の大きさもそろえることができる。
(発明の効果) 以上述べたように、不平衡−平衡変成器を用いて移相反
転する場合、上述の如く、不平衡接地側端子に対向した
平衡側端子リードをよシインダクタンス性にし、不十衡
側伯号端子に対向した平衡側端子リードに対接地容量を
積極的に持たせ伝送Iii+!路形にすれは、不平慟側
イa号端子と二つの平衡側端子との間の伝達特性の高周
波におけるバランスの悪化を、押えることができ、この
様な変成器とその配列飯を、膜回路基板上のトランジス
タ増幅回路に用いたプッシュプル増幅回路に用いれば、
入力11号の分割、出刃信号の合成を、高周波において
も、大きさ9位相のバランスをくずさないで、行うこと
ができ、増幅回路の歪の改善に大きく寄与できる。例え
ば、本発明の膜回路装置を100〜500MHzの広帯
域増幅器に適用すれば、500MHz隋近で従来0プ、
シープル回路が、トランジスタ回路の2次歪よ#)10
〜15dB改善されるのに対して本発明の膜回路装置で
紘トランジスタ回路の2次歪よシ20〜25dB改善さ
れる。
第5図はこの様子を説明したものである。即ち、人はト
ランジスタ増幅器の2次歪のf特性を示し、B祉Aと同
じ増幅器を2つ組み合せて従来の変成器とその配置を用
いたプッシュプル増幅器の場合の2次歪特性を示し、C
は本発明の如く、変成器とその改善されたリード配置を
用いた1人と同じ2次のトランジスタ増幅回路を膜回路
基板上に形成したプッシュプル増幅回路の2次の歪特性
を示す。本発明の膜回路装置を用いれば、高周波になる
程歪の改善効果が着しくなることがわかる。
以上説明した様に本発明の膜回路装置をCATV線路増
幅器等に用いれは、容易に、2次歪の小δい広帯域増幅
をすることができ有益であることは言を待たない。
【図面の簡単な説明】
第1図、第2図はそれぞれ平衡増幅器の入方部にインピ
ーダンス変換トランスを接続したときのトランス周辺の
等価回路と、トランスの伝達特性図、第3図、第4図、
第5図り本発明の膜回路装置の一実施例の構成図、その
トランス都の等価回路、伝達特性図をそれぞれ示す。 10.10’・・曲インピーダンス変換トランス、11
゜12.13.14・・・・・・トランスのリード、2
0゜30・・・・・・増幅器、40・・・・・・整合回
路、15・・・・・・入力端子、1513・・・・・・
入力端子15からリード13への伝達特性、1514・
・・・・・入力端子15からリード14への伝達特性、
1・・・・・・絶縁性基板、111゜121.131,
141・・・・・・絶縁性基版上の環体ランド、100
・・・・・・トランス、110,120,130,14
0・・・・・・トランス100のリード、13’、14
’・・・・・・リード端子130,140の尋価回路。 Zt 図 わ2図

Claims (1)

    【特許請求の範囲】
  1. 絶縁性基板の裏面に接地導体を設けた膜回路基板と、該
    膜回路基板に設置されたインピーダンス変成器と會含む
    膜回路装置において、前記変成器の1次側コイルに入力
    信号を加え、2次側コイルの一力の出力リードは、前記
    膜回路基板の表面から^1[シて、また、他力の出力リ
    ードは前記膜回路m&上に接触させて、基板上をはわせ
    て、それぞれ膜回路の所望の接続点に接続されているこ
    とを他機とする膜回路装置
JP5980284A 1984-03-28 1984-03-28 膜回路装置 Granted JPS60202982A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5980284A JPS60202982A (ja) 1984-03-28 1984-03-28 膜回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5980284A JPS60202982A (ja) 1984-03-28 1984-03-28 膜回路装置

Publications (2)

Publication Number Publication Date
JPS60202982A true JPS60202982A (ja) 1985-10-14
JPH0310210B2 JPH0310210B2 (ja) 1991-02-13

Family

ID=13123760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5980284A Granted JPS60202982A (ja) 1984-03-28 1984-03-28 膜回路装置

Country Status (1)

Country Link
JP (1) JPS60202982A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63151024A (ja) * 1986-12-16 1988-06-23 Semiconductor Energy Lab Co Ltd エツチング方法
JPS63100006U (ja) * 1986-12-19 1988-06-29
JP2007536739A (ja) * 2004-05-04 2007-12-13 レイセオン カンパニー 中心タップを備える差動モードインダクタ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63151024A (ja) * 1986-12-16 1988-06-23 Semiconductor Energy Lab Co Ltd エツチング方法
JPS63100006U (ja) * 1986-12-19 1988-06-29
JPH0450007Y2 (ja) * 1986-12-19 1992-11-25
JP2007536739A (ja) * 2004-05-04 2007-12-13 レイセオン カンパニー 中心タップを備える差動モードインダクタ
JP4750106B2 (ja) * 2004-05-04 2011-08-17 レイセオン カンパニー 中心タップを備える差動モードインダクタ

Also Published As

Publication number Publication date
JPH0310210B2 (ja) 1991-02-13

Similar Documents

Publication Publication Date Title
US6768410B1 (en) Laminated balun transformer
US6779261B2 (en) Integrated balun and transformer structures
KR100777394B1 (ko) 진폭 불균형을 개선하기 위한 온­칩 트랜스포머 밸룬
US4012703A (en) Transmission line pulse transformers
US7847653B2 (en) Wide bandwidth microwave balun
US6005454A (en) Radio frequency power divider/combiner circuit having conductive lines and lumped circuits
US6246299B1 (en) High power broadband combiner having ferrite cores
US4472725A (en) LC Delay line for feedforward amplifier
JPS59148405A (ja) 平衡不平衡変換器
US4554518A (en) Wide band impedance transformer with transformation ratio close to three for radio frequencies
US7439842B2 (en) Laminated balun transformer
JPH06224662A (ja) 高周波広帯域増幅器
JPS60202982A (ja) 膜回路装置
US4950935A (en) Surface-acoustic-wave convolver
JPH04226006A (ja) 伝送線路変成器
JPH06276045A (ja) 高周波トランスジューサ
JPS5915057Y2 (ja) 伝送線路形平衡不平衡変換トランス
JPH0528811Y2 (ja)
JP3630285B2 (ja) 高周波トランス
JPH01305603A (ja) 線路変成器
JPH02231807A (ja) 結合装置
JPS6119124B2 (ja)
JP2806177B2 (ja) 高周波電力合成分配回路
JPH0376301A (ja) インピーダンス変換回路
JPS6016088Y2 (ja) 平衡不平衡変換器