JPS60176297A - ハイブリツドic用多層基板 - Google Patents

ハイブリツドic用多層基板

Info

Publication number
JPS60176297A
JPS60176297A JP59031472A JP3147284A JPS60176297A JP S60176297 A JPS60176297 A JP S60176297A JP 59031472 A JP59031472 A JP 59031472A JP 3147284 A JP3147284 A JP 3147284A JP S60176297 A JPS60176297 A JP S60176297A
Authority
JP
Japan
Prior art keywords
tungsten
alumina
layer
conductor
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59031472A
Other languages
English (en)
Other versions
JPH0544839B2 (ja
Inventor
徹 石田
菊地 立郎
菊地 泰治
泰彦 堀尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59031472A priority Critical patent/JPS60176297A/ja
Priority to KR1019840005623A priority patent/KR900004379B1/ko
Priority to GB08423483A priority patent/GB2149222B/en
Priority to DE19843434449 priority patent/DE3434449A1/de
Publication of JPS60176297A publication Critical patent/JPS60176297A/ja
Priority to US06/898,892 priority patent/US4732798A/en
Publication of JPH0544839B2 publication Critical patent/JPH0544839B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、厚膜部品、IC、LSIなどの高密度実装に
好適なハイブリッドIC用多層基板に関するものである
(従来例の構成とその問題点) 近年、機器の小型化や多機能の要望が年を追って強くな
ってきているが、これらの要望に応えるため、回路部品
の高密度実装が重要な技術となっている。特に、IC、
LSIの発達や抵抗器、コンデンサ等の厚膜化技術の発
達に伴い、回路部品の実装が益々高密度化へと移行しつ
つある。部品の高密度実装を実現するには、部品を小さ
くするととと同時に基板の配線密度を大きくすることが
重要である。基板の配線密度を高めるには、基板を多層
構造とし、配線層を基板内部に形成する方法が最も効果
が大きい。
従来の多層基板としては、アルミナとタングステンまた
はアルミナとモリブデンによる絶縁層、導体層を一交互
に積層したものがある。しかし・これには次のような問
題点がある。
■部品の半田付を可能にするために、多層基板表面のタ
ングステンまたはモリブデンの導体層上にニッケル、金
などのメッキを施す必要がある。
■厚膜素子としてのグレーズ抵抗素子やコンデンサ素子
を形成するためには、空気中で高温(800〜900℃
)処理する必要があるが、タングステンやモリブデンの
ような酸化され易い導体材料は酸素雰囲気中での処理が
できないため、厚膜素子を直接形成する回路基板として
不向きである。
これらの理由から、アルミナ多層配線基板は、その利用
範囲が制限され、高密度実装用基板としての士1分な条
件を備えていなかった。
一方、上記のようなアルミナとタングステンとからなる
多層基板への、空気中、高温での厚膜の形成を可能にす
るために、多層基板最上層の必要箇所に小孔を設け、そ
の中にpt寸たけPdのような貴金属を充填した構造の
焼結体基板が提案されている。(特開昭54−5’48
59号公報参照)この構造の多層基板は、アルミナ、タ
ングステン、ptまたはPdからなる未焼結多層構造を
形成し、これを還元雰囲気中で同時焼結する。・この方
法で」褪も重要な点は、異なる月利を同時に焼結して一
体構造とするとき、異なる拐料どうしの焼結収縮率が互
いによくマツチングできるように月利を高度に管理する
こと、材料どうしの密着性を保つ条件をつくり出すこと
である。従来、アルミナとタングステンとから構成され
る系は、一般的にも良く用いられておシ、材料や作製条
件が十分制御され、かつ管理された状態で製造されてい
る。しかし、上記提案の基板では、アルミナとタングス
テンに加えptまたはPdのマツチングの制御という問
題が発生する。しだがって実際にアルミナとタングステ
ンとpt捷たけPdという系からなり、かつこれを一括
焼結、一体構造とするには条件設定の上でかなりの困難
が伴うという欠点がある。寸だ、一体構造としたものに
厚膜素子を形成するためには空気中で800〜900℃
で処理する必要があるが、この場合、多層基板表面層に
形成した孔部分のP【またはP(lの充填構造としては
、空気の内部タングステン層への浸透を完全に防ぐ必要
がある。しかし、本発明者等が確認したところによれば
、ptやPdとアルミナとの密着性は十分高いものとは
言えず、空気中、800〜900℃で処理した場合、P
IやPdとアルミナとの界面がら空気が徐々に浸透し、
内部タングステンを酸化させてし1うという欠点がある
以上述べてきたように、多層基板は部品実装用の基板と
しては非常に重要なものであるが、従来のアルミナとタ
ングステンまたはモリブデンから構成される多層基板の
表面層孔部にptやPdを充填し、このPt、 、 P
dによシ上部下部両導体層を継ぐ方法では、厚膜素子形
成に必要な空気中、800〜900℃の焼成染付で内部
導体層の酸化を十分防止することはできないものである
(発明の目的) 本発明の目的は、高密)W部品実装用基板として半)B
 f=J用電極パ、ドへのメッキ処凱を必要とせず、グ
レーズ抵抗素子のような厚膜素子の形成も可能な構造を
実現し、かつ製造工程の簡略化、コストダウンを可能に
するハイブリッドIC用多層基板を提供することにある
(発明の構成) 本発明の多層配線基板は、アルミナを主成分とする電気
絶縁層と、タングステン金属からなる導体層を交互に積
層し、最上層の絶縁層に、内部タングステン層の必要部
分が露出するように形成された小孔に、タングステンに
還元されない低融点ガラスと貴金属とからなる材料を充
填するとともに同材料で最上層の配線層を形成し、その
配線層にはグレーズ抵抗素子を形成し、又、部品実装、
リードフレーム取付のだめの銀−・ぐラジウム系の導体
パッドを形成したものである。これによシ半田は用のメ
ッキ処理を必要とせず、かつ厚膜素子を備えた多層配線
基板を提供することができ・高密度実装回路七ジーール
の作製を可能にするものである。
(実施例の説明) 以下本発明の実施例について、図面を参照しながら説明
する。
第1図は、本発明の一実施例を示したものであり、1は
アルミナベース、2及び3はアルミナ絶縁層、4及び5
はタングステン導体層、6はタングステンに還元されな
い低融点力゛ラスと貴金属とからなる充填U、7.9は
銀−ノ’?ラノウム導体、8はルテニウム系厚膜抵抗素
子である。
次に、本実施例の多層基板の要部の作用・効果について
説明する。
第1図のように構成された多層基板では、タングステン
導体層4,5とアルミナペース1、アルミナ絶縁層2,
3は高温、還元雰囲気中で焼結されたもので、組織的に
十分に緻密な状態となっている。したがって、アルミナ
絶縁層2.3は空気に対して気密性を保っており、この
層を通じて空気中の酸素が内部に拡散することはない。
つまり、例え空気中、高温という条件下であってもこの
アルミナ絶縁層下のタングステン層が酸化されることは
ない。
本発明のねらいは、充填材6が内層及び表面層の各導体
層間を電気的に導通させるとともに、酸素雰囲気中の高
温焼成時においても、内部タングステン層が酸化されな
いように、空気の浸透を遮断する作用をし、かつ、表面
層において、前記充填材6の延設した一部を電極として
グレーズ抵抗素子を設け、又、延設した一部に部品実装
用のAg−Pdパッド7とリードフレーム取(=J川用
極9を形成するところにある。
このことを第2図を用いてさらに詳細に説明する。第2
図は、第1図の充填材6の近傍を拡大して示したもので
、4はタングステンの心体層、:3は表面アルミナ層、
6は充填拐、8はグレーズ抵抗素子、7はAg−Pd導
体である。ここで最も月?インドとなる点は、充填利6
が、タングステンに還元されない低融点ガラス、10と
貴金属粒子11とから構成されていることであり、これ
により、下部導体層4と上層の抵抗素子8及びAg−P
d導体7゜9との間の電気的導通をとると共に、高温空
気「1」でもこの充填材6部分から空気が内部導体層4
に拡散するのを防止する。
先ず、電気的導通がとれることについて説明する。一般
に流動性の拐料に導電性粒子を分散すると、導電性粒子
どうしが一種の凝集現象を起こし、粒子相互間で接触を
保つ構造となる。その結果、導電性粒子分散体に電気的
導通現象がみられることとなる。したがって、本発明の
構成でも、ある温度以上になると流動性を持つガラス中
に貴金属粒子を分散させたものであるため、低融点ガラ
ス粉末と貴金属粉末からなる材料を高温で処理すること
により、導電性を持つことになる。導電性粒子として貴
金属を用いるのは高温、空気中でも酸化されないことが
必要となるためである。
次に、充填材6を通して酸素が内部タングステン導体層
4に至らないことについて説明する。タングステンは、
融点が非常に高く、アルミナのように高温で焼結する必
要のあるもののメタライズ月別として最適である。しか
し、この金属は酸化に対して極めて弱い性質を有してお
り、空気中500〜600℃ですでに酸化が進むもので
ある。
本発明では、内部タングステン層の酸化を防止するのに
ガラス月利の果す役割が太い。つまり、第2図のガラス
10の相がアルミナ:3によく濡れ、また貴金属粒子1
1のまわりはガラス10で充填されているため、内部の
気密性が保たれる。ここで、ガラス月利として、一般に
よく用いられている鉛系のガラスを考えてみると、ガラ
スは内部導体のWと次のような反応を起こす。
W+ 3PbO→WO,+3Pb すなわち、導体であるタングステンがガラスの主成分で
ある酸化鉛によって酸化され、電気的不導体となってし
まう。従って、本発明に使用するガラスは、タングステ
ンを酸化しない性質、別の云い方をすれば、タングステ
ンによって還元されないガラス月利であることが重要な
点である。このような条件を満足するガラス系としては
アル−カリ土系酸化物や■族系酸化物を主成分とするも
のがある。
以上の理由から、本発明のもうひとつの大きなポイント
である多層基板上層部へのルテニウム系グレーズ抵抗素
子8とAg−Pd導体7,9の形成が可能となる。すな
わち、ルテニウム系グレーズ抵抗素子、Ag−Pd導体
は、空気中高温で焼成され、形成するものであるが、上
で説明した理由からこれらの形成が可能となる。この構
成のなかで、従来と最も異なる点は、ルテニウム系抵抗
素子の電極として、Ag−Pd導体を用いずに、前記構
成の充填材6の延設部を用いるところにある。これによ
り、工程が簡略化されると同時に、例えば貴金属粒子に
Agを用いたとき、従来のAg−Pdの場合に比べ大幅
なコストダウンが可能となる。
ここで、工程が簡略化される理由のひとつは、作成時の
印刷工程にある。すなわち、抵抗素子の電極としてAg
−Pdを用いた場合、内部導体層と上層導体とを導通さ
せるために上層アルミナ層の孔部に印刷された貴金属−
低融点ガラスの・やットゝに、細い複雑な抵抗素子用A
g−Pd電極を接続させるように印刷するには、印刷時
の精度が極めて厳しくなるが、充填材6の延設部を抵抗
素子用電極とすれば、その精度は大幅に余裕がてき、印
刷工程を簡略化することが可能となる。
次に具体例を示す。
アルミナを主成分とし、それに焼結助剤を添加した無機
粉末と、POB (、fリビニルブチラール)と、可塑
剤とからなるグリーンシートをドクタブレード法で作製
した。これに、タングステンペーストと、前記シートと
同じ無機組成をもつアルミナペーストとを交互に印刷ふ
多層化した。この工程で最上層のアルミナ層には下部タ
ングステン導体層の一部を露出するように300μm径
の孔を設けた。これを1580℃、還元雰囲気中で焼結
した。焼結後の基板の収縮率は約16係、基板密度は約
3.7であった。次に、焼結多層構造体の表面孔部に、
軟化点が約540℃でB2O3とBaOを主成分とする
ガラス粉末と銀粉末からなるペーストをスクリーン印刷
し、最上層アルミナ層の孔部を充填するとともに抵抗素
子用の電極となる延設部を有するパターンを形成した。
これを釣鐘状の温度プロファイルを有し、ピーク温度が
850℃の厚膜焼成炉に通した。次いで、ルテニウム系
グレーズ抵抗膜とAg−Pd導体膜を必要JJ?ターン
に印刷、形成し、上記と同じ厚膜焼成炉に通した。
このようにして得られた多層基板では、銀−ガラス材料
から構成された充填材の導体層が基板表面に強固に密着
し更に下部導体層との電気的導通が十分確保されていた
。下部導体層と上部電極との間の電気抵jL′f:評価
したところ3〜5mΩ程度であった。また、充填材の延
設部を電極として形成したルテニウム系抵抗素子は、従
来のAg−Pdを電極としたものとほぼ同じ抵抗値を示
し、極めて良 。
いマツチング性を示した。また、充填材と部品マウント
用Ag−Pd電極界面の電気的導通においても極めて良
好な特性を示し、その界面で抵抗が犬きくなるような現
象はみられなかった。
(発明の効果) 以上説明したように、本発明によれば、内部導体層とし
てタングステンを用い、層間絶縁層としてアルミナを使
用した多層構造を採用し、かつ内部導体層と、表面層に
形成する抵抗素子や導体層との間の電気的導通を、高温
・空気中においても安定な貴金属・ガラス材料で行ない
、さらに、内部導体層への空気の浸透を防止する構成と
なっているため、空気中、高温(800〜900℃)で
焼成する厚膜抵抗素子やコンデンザ素子を、最上′層に
形成することが可能となる。しかも、内部配線層はタン
グステンで多層化されているため、厚膜素子のみならず
チップ部品やIC’?T−高密度で実装することが可能
である。そのため、この基板は小型、軽量化を目的とし
た高密度回路基板の実現に犬きく寄与するものである。
特に本発明では、貴金属−ガラス材料がグレーズ抵抗素
子用の電極も兼ねているため、製造工程が極めて簡略化
されるとともに、コストダウンの効果が大きい。また、
近年は、形成した厚膜抵抗素子の抵抗値を調整するため
にレーザトリミングが採用されているのが一般的である
が、本発明の多層基板では、従来の厚膜多層方式のよう
にガラスで絶縁層を形成するものではないため、抵抗素
子のトリミングの条件設定が簡単である。すなわち、ト
リミング中抵抗体膜の上をレーザビームが走るが、絶縁
層がガラスである場合、簡単にレーザで溶融され下部導
体に損傷を与え易いのに対し、本発明では、抵抗素子下
部の絶縁層が熱に対して安定なアルミナであるため絶縁
層の損傷は小さく、従って下部導体に影響を与えること
がないという大きな特徴がある。
【図面の簡単な説明】
第1図は、本発明の一実施例の多層基板の断面図、第2
図は、同基板の要部拡大断面図である。 1・・・アルミナペース、2,3・・・アルミナ絶縁層
、4.5・・タングステン導体層、6・・・タングステ
ンに還元され永い低融点ガラスと貴金属とから構成され
た充填利、7,9・・・Ag−Pd導体、8・・・ルテ
ニウム系厚膜抵抗素子、10・・・タングステンに還元
されない低融点ガラス、11・・・貴金属粒子。 第1図 第2図6

Claims (1)

    【特許請求の範囲】
  1. アルミナベース上に、アルミナを主成分とする絶縁層と
    タングステン金属からなる導体層とを交互に積層してな
    る積層部と、該積層部の最上層絶縁層に形成された小孔
    に充填され、内部導体層と導通する、タングステンに還
    元されない低融点ガラス及び貴金属からなる導電性充填
    材と、前記最上層絶縁層上に設けられ、前記充填材の延
    設部を電極とする厚膜抵抗素子及び前記延設部に電気的
    に接続された、電子部品装着用の銀−・母ラジウム系導
    体・ぐラドとからなることを特徴とする・・イブリッド
    IC用多層基板。
JP59031472A 1983-09-16 1984-02-23 ハイブリツドic用多層基板 Granted JPS60176297A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP59031472A JPS60176297A (ja) 1984-02-23 1984-02-23 ハイブリツドic用多層基板
KR1019840005623A KR900004379B1 (ko) 1983-09-16 1984-09-15 세라믹 다층기판 및 그 제조방법
GB08423483A GB2149222B (en) 1983-09-16 1984-09-17 Multilatered ceramic substrate and method of making the same
DE19843434449 DE3434449A1 (de) 1983-09-16 1984-09-17 Keramisches mehrschichtsubstrat und verfahren zu seiner herstellung
US06/898,892 US4732798A (en) 1983-09-16 1986-08-21 Multilayer ceramic substrate and method of making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59031472A JPS60176297A (ja) 1984-02-23 1984-02-23 ハイブリツドic用多層基板

Publications (2)

Publication Number Publication Date
JPS60176297A true JPS60176297A (ja) 1985-09-10
JPH0544839B2 JPH0544839B2 (ja) 1993-07-07

Family

ID=12332202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59031472A Granted JPS60176297A (ja) 1983-09-16 1984-02-23 ハイブリツドic用多層基板

Country Status (1)

Country Link
JP (1) JPS60176297A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5383093A (en) * 1986-05-19 1995-01-17 Nippondenso Co., Ltd. Hybrid integrated circuit apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5383093A (en) * 1986-05-19 1995-01-17 Nippondenso Co., Ltd. Hybrid integrated circuit apparatus
US5897724A (en) * 1986-05-19 1999-04-27 Nippondenso Co., Ltd. Method of producing a hybrid integrated circuit

Also Published As

Publication number Publication date
JPH0544839B2 (ja) 1993-07-07

Similar Documents

Publication Publication Date Title
JP3237258B2 (ja) セラミック多層配線基板
JPS63107087A (ja) 混成集積回路基板
KR900004379B1 (ko) 세라믹 다층기판 및 그 제조방법
JP3331083B2 (ja) 低温焼成セラミック回路基板
JP2001307547A (ja) 導電性組成物およびそれを用いた印刷回路板
JPS60176297A (ja) ハイブリツドic用多層基板
Walton Principles of thick film materials formulation
JP2885477B2 (ja) 多層配線基板及びその製造方法
JP3666308B2 (ja) 導電性ペーストおよびセラミック電子部品
JPH0137878B2 (ja)
JP2001143527A (ja) 導電ペースト及びそれを用いたセラミック配線基板
JPH0544838B2 (ja)
JPS6063988A (ja) 多層基板およびその製造方法
JPS6318356B2 (ja)
JPH0464198B2 (ja)
JPS60165795A (ja) 多層基板およびその製造方法
JPH0544200B2 (ja)
JPH05267815A (ja) セラミックス配線基板及びその製造方法
JPH0685457A (ja) セラミック多層回路基板及びその製造方法
JPS60240191A (ja) 多層基板
JPH069307B2 (ja) 複合回路基板の製造方法
JP2738603B2 (ja) 回路基板
JPS6077187A (ja) セラミツク電子部品及びその製造法
JPH07212010A (ja) 混成集積回路基板及びその製造方法
JPS63289896A (ja) 高密度多層基板の製造法