JPS6015892A - 基準電圧発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 不発明は半導体メモリの周辺回路に用いられる基準電圧
発生回路に関する。

従来バイポーラ型半導体メモリにおいては関連の読出し
書込み動作を行なう為に、第１図に示す様に負荷抵抗ｉ
ｔ。Ｒｏに並列にショットキバリヤダイオード（８ＢＤ
）ＤｏＤＯ’ｉ接続しマルチエミッタトランジスタの飽
和を防いでいた。

第１図において読出し書込み動作はｖｖｏ、　ｗｏに加
えられる信号によシ行なわれる。このＷｃ魁倍信号従来
より第２図に示される様な（ロ）路で発生される。以下
この回路動作について説明する。

ＶＲＯ，ｖ、□　は人力信号に対するリファランス電圧
であり通常”ＲＯエニー、３Ｖ、　Ｖ、□ニー２．１■
に選ばれる。ＷＥは読出し書込亭ｔｆｉｌＪ　（ｆｉｌ
ｌ信号でありｖ８□より高い電圧（ＷＥ　Ｉ−１４ｇｈ
）で読し状態であり。

■几１より吐い電圧（ＷＥＬｏｗ）で書込み状態となる
・Ｄｌはデータ入力端子であＪ、ＷＥがＨｉｇｈの場合
はＱｓ　、　Ｑｓは導通しないのでＪＪｌ電圧いかんに
よらずＷｃ、〜）ｌｏの電圧は一定である。しかしＷＥ
が、Ｌｏｗの場合はＱ４が導通するのでＷｏ。

ＷＯには、Ｌ）工がＨｉｇｈ　ｏｒ　”ｏｗ　ノミ圧に
応じて。

以下に説明するレベルが発生する。

Ｗｃ　Ｗｏレベルは次の様にして決められる。基準電圧
発生回路で発生されるＶＢはＤｌ　ｅ　Ｄ２　＊　Ｄｌ
及びＱｌの順方向電圧ヲ■ｆとして、ＶＢ＝ＶｆＤ□＋
ｖｆＤ２＋■ｆＤ３−■ｆＱ□＝２ｖｆ、　となる。

同様にＱ２のペースエミッタ間電圧もＶｆとしてＱ２を
流れる電流は、　■＝（ＶＢ−■ｆＱ□）／几３＝Ｖｆ
／１（ａ、である。今抵抗、Ｒ，＝Ｒ，二Ｒ３゜几ｓ　
＝Ｂｙ　＝Ｒｓ　／　２−及びショットキバリヤダイオ
ード（ｓＢＤ）の順方向電圧’！１＝Ｖｓｎｎとする。

するとＷ。Ｗｏのレベルは、Ｗ８がＨｉｇｈの場合Ｆｉ
Ｑｓが導通し工がＤ４　ｅ　Ｄ５に２等分され分流する
ので とした。ＷＢがり。Ｗの場合は、ＤＩがＨｉｇｈＯ時と
なる。これらを整理するとＷ８．Ｄ２のレベルによって
下表が得られる。

Ｘ：ＨｌｇｈｏｒＬｏｗ 第１図のマルチエミッタメモリセルの読出し書込み動作
を以下に説明する。まずＷＢが）Ｔｉｇｈすなわち読出
し状態ではＷ。、Ｗｏは上表の通り１．５Ｖｆであり、
セルのコレクタレベルＣ，ＣがＯＮ、Ｑ。

がＯＦＦ　しているとして Ｃ＝Ｖｆ”Ｖｓｎｎ（ＤＯ）　＋＋＋＋・−−−−（４
）である、ここでＷＴのレベルをＶｆとした。　このと
き正常な読出しが行なわれる為には読出し電流ｉｎ、　
ＩＤはｈ　ＩＤがＱｏよＪＩｎがＱｗｏより流れる必要
がある。この為にはＱＷＯとＱ。の差動電圧（ＱＷＯの
ベース電圧とＱ。のベース電圧の差）■■！　及びＱｗ
ｏとＱｃの差動電圧（Ｑｗｃのベース電圧とＱ。のベー
ス電圧の差）△■２　は下記条件を満足する必要がちる
。

、ａＶｚ＝ｃ″′″９・＝７・・・−°・当≧、？、（
７）これは今Ｖｆ＝８００ｍＶ、ｖ、ＢＤ＝７ｏｏｍｖ
、ＩＤ＝ｌ　ｍ　Ａ、　Ｒｃ　＝２０　ｋΩ、ｈ、Ｂ＝
１００と仮定すると　（６）式は４００ｍＶ−１ｍＡｘ
２０ｋｏ／１０１００＝２００，１７）式は７００ｍＶ
　−４００ｍＶ＝３０　ｏｍｖ　となり、読出しは可能
である事が判る・ 次に書込みについて考察する。今Ｑｃが（ＪＮしている
として、これをＱｃが（ＪＮする様にするにはＷＣ＝Ｖ
ｆ、ＷＣ＝１−５Ｖｆ　＋Ｖ８　Ｂ　Ｄ　としなければ
ならない。すると書込み直ｉ）１】の読出し状態でＣ＝
　Ｖｆ＋■８ＢＤ−Ｃ＝Ｖｆ”ＲｃＸＩｎ／ｌｌｒｇで
あるので上言己Ｗｃ、Ｗ。レベルが印加されると △Ｖ３＝Ｗｃ−Ｃ＝１．５Ｖｆ＋Ｖ３Ｂｎ　（■ｆ＋Ｖ
ｓｎｎ）＝０．５Ｖｆ＞０　・・・・・・・・・　（８
）ｍｌ几ＩＤ／ｈＦＢ〉０　・・・・・・・　（９）で
あるので直ちにＱ。は（ＪＦＦとなハＱｃはＯＮしセル
内容が反転する。ここで注目しなければならないのは第
２図の８１３Ｄ　Ｉ）６．　ｊノアの１ｌｌｉ″を方向
電圧’８ＢＤがセノ′のり、、　ＦＣのそれと寺しいの
で（８）、　（９１式で示されるＱｗｏとＱ。−？Ｑｗ
ｏとＱ。の差動電圧Ｊ３や△ｖ４は　５ＢＩＪ（１）＋
瞼方回電圧によらない事である。この様にして従来メモ
リセルの書込み電圧全発生させる回路に５ＢＤｆ導入し
、ＳＢＤ特註のノ（ラツキを吸収する様にしていた。と
ころがこの第２図の従来例では読出し状態にお込て（６
）式に示すＱｗｏ　、ｌ！＝　Ｑｃ　の差動電圧ｖＶ１
　が高温側で極端に小さくなると言う欠点があった。

すなわち（６）式でＶ７の温度係数を後述の様に−１，
４７ｍＶ／Ｑ１５０℃のＶｆを８０ｏｍｙと仮定するし
Ｎ１はとなる。これよ”ＱＷＯとＱ。の差動電圧ΔＶｌ
は’Ｉ’＝ｇ°Ｃでは２００ｍＶあるがＴ＝１０００で
は１２６ｍＶまで小さくなる。この為さらにＲＣ＋ｈＦ
Ｂ　のバラツキを考慮した場合　ＱｗｏとＱ。の差動電
圧△ＶＩはさらに小さくなり　■９の一部がＱＷＯより
もれ流れ如めるので正しｂ読出しができなくなる。

本発明の目的は、この様な従来回路の欠点を除き、すべ
ての温度範囲にわたって安定な読出しを行なう事ができ
る回路を提供する事にある。

すなわちショットキバリヤダイオードとダイオードが直
列接続された第１の回路と該第１の回路の一端がペース
に接続されエミッタホロワ動作するトランジスタを含む
第２の回路より成る基準電圧発生回路において、該トラ
ンジスタの単位面積当−りの電流量が該ダイオードの単
位面積当りの電流量の１０分の１以下である事を特徴と
する基準電圧発生回路においてはこの様な欠点全解決す
る事ができる。

Ｎ３図は本発明の具体的な実施例である。第２図と同様
Ｗ。、Ｗｏ　のレベル全計算する。回路動作の詳細な説
明に入る前に次の仮定金する。

（１）抵抗の温度係数をゼロとする。

（２）　ダイオードあるいはトランジスタのベースとエ
ミ、り間の電流電圧の式 ％式％ （ （１２） 珈：シリコンのエネルギバントキャ ップ電圧で約１２００ｍＶ　の値を 持つ。

まずＶＢの電圧を計算する。

Ｑｌのベースエミ、り閾電圧’ｋＶｆ’としてＶｎ＝Ｖ
ｓｏｎ”Ｖｆｎ２”Ｖｆｎ３−Ｖ７ｑｉ＝Ｖｓｎｎ＋２
Ｖ７−Ｖ７’　・・・・山・・（１３）よってＱ２のコ
レクタ電流１は Ｉ　＝（ＶＢ−Ｖ７ｑ２）／鳥＝（Ｖｓ　ａ　ｎ　＋Ｖ
ｆ−Ｖ７’）／Ｒａ・・・・・・・・（１４） となるｍ　Ｒ３”Ｒ５としてＷｃＷｃ　のレベルは第２
図の説明と同様にして Ｘ　：　Ｈｉｇｈ　Ｏｒ　Ｌｏｙ となる、第２図と同様にしてまず読出し状態でのＱｗｃ
とＱ。の差動電圧ＶＶｌ及びＱＷｏとＱ。

の差動電圧ｊ２は ΔＶｌ　＝ＷＣ−Ｃ＝−（Ｖ　Ｂ　Ｂ　Ｄ　＋　Ｖｆ−
Ｖｆ’　）　＋ｙ１−Ｖｆ−ｆＤＸＲＣ／ｈ、　ｇ ”−−（Ｖ、ＨＤ＋Ｖ７−Ｖｆ’　）−Ｉ、ｘＲ，、／
ｈＦ。

・・・・・・・・・（１５） ΔＶ２’＝Ｃ−ＷＣ＝Ｖｆ＋Ｖ８ｎｎ−（−（Ｖ８ＢＤ
＋となる。

また書込み状態では（８）、　（９１式と同様に計算し
て△Ｖ３　’　−Ｗ。−Ｃ＝ｖ８ＢＤ＋２■ｆ−■ｆ′
−（■ｆ＋ＶｓＢＢ）＝Ｖｆ−Ｖｆ’　＋＋＋・＋・・
・（１７）△Ｖ、　’　＝Ｃ−ＷＣ＝Ｖｆ＋Ｒ，ＬＤ／
ｈＦ、−（Ｖｆ）”Ｒｃ　ＩＤ／ｈＦＥ　−−＝（１８
）となる。ここで（１５）、　（１６）、　（１７）及
び（１８）式で示されるメモリセルの読出し書込み動作
が完全に行なわれる為には差動電圧△ｖ里、Δ■２．Δ
■３及び△■４　は正である必要がある。しかし実際の
動作金力えると、例えば読出し状態におけるＩＤ　のＱ
ＷＯよりのもれ量は以下でなくてはＱＷＯＱＷＯのコレ
クタ部に構成された読出し電流検出回路の動作が不能に
なる。同様に１９のＱ。のもれ電流も■Ｄ／１０以下で
なくてはセルは反転してしまう。

書込み状態なておいても睨出し状態と同様に考えられ、
有込みが正常にかつ高速に行なわれる為にはＱｗｏとＱ
ｃ　の電流比あるいはＱＷＯとＱ。の電流比は１対１０
以上ある必要がある。

ところでＱＷＯとＱ。あるいは　ＱｗｏとＱ。の電流比
が１対１０以上である為のＱＷＯとＱ。（あるいはＱｗ
ｏとＱ。）の差動電圧は、　（１１）式から１ｆが１ケ
タ変化する時のＶｆの変化量上京めれば良い。

すなわｃ）（１１）式より ΔＶｆ＝Ｖｆ（Ｉｆ＝１０）−Ｖｆ（Ｉｆ＝１）＝θｘ
　ｌｎ　１０＝６９ｍＶが電流比１対１０を生じさせる
差動電圧である。

ここで（１７）式△Ｖ３／　にこのｆＫを適用するとＶ
ｆ−’／’ｆ’　＞　６９　ｍＶ　となり電源回路のエ
ミッタホロワトランジスタＱ１の電流密度は周辺回路の
ダイオードやトランジスタの電流密度の１７１０以下で
なくてはならない事が判る。

ところで（１５）式Ａ／１’Ｖ）温度係数について考え
る。

今Ｖｓ　Ｂ　Ｄ：’ニア　Ｑ　Ｑ　ｌｎＶ、　６Ｖ　ｓ
　Ｂ　ｎ／６Ｔ−−１＋ｎＶｙ／’Ｃと仮定する。　Ｖ
ｆ、Ｖｆ’の温度係数は（１２）式より′Ｖ二ｏ　’Ｑ
　を基準として △ＶｆμＴ＝（８００ｍＶ−１２００ｍＶ）／２７３℃
＝−４７ｍＶ１０　・・・・−−（１９）△ｆ’　Ｉｆ
ＣツイテｉｒＪ、　’Ｖｆ’　＝７２１ｍＶ（８００１
１１Ｖ−６９ｍＶ）の場合 △Ｖｊ’／△Ｔ＝（７２１−ｉ２００）／２７３’ＯＶ
ｆ’　＝５５２＋ｎＶ（８００ｍＶ　−２Ｘ　６９ｍ’
Ｖ　）ノ場合△Ｖｆ／△Ｔ＝（６５２−１２００）／２
７３℃＝−２，０１ｍＶ／’０　（２□） となる、これよ！０　（１０）式と同様にして■ｆ′＝
７２１ｍＶの場合とＶｆ’＝６５２ｍＶの場合の２つに
ついてｖｖ１’を計算すると Ｖｆ’　＝７２１ｍＶ： ・・・・・・・・・（２２） ・・・・・・・・・（２３） となる、　（２２）、　（２３）式で得られたＴ二１０
０ＣにおけるＶＶＩ”１ｒ（１０）式の△■１と比較す
ると高温での△Ｖｌ’　がΔｖ１に比して十分大きくな
っている事が判る。

以上本発明によればＱｌの電流密度を小さくする事でｗ
ｅ、ｗｅレベルの温度係数が改善でき、特こ読出し状態
における高温側での動作の安定に役立つ事が判った。

【図面の簡単な説明】

第１図は従来より用いられている５ＢＩ）クランプ型マ
ルチエミッタ型メモリセルである。第２図ｉ読出し書込
み回路とそれに用いられる基準電土竜主回路の従来例、
第３図は不発明より成る基準比圧発生回路とこれに関連
する読出し書込み回路である。 なお図において＊　ＱＷ　ｏ、　ＱＷ　ｏ、　Ｑ□、　
Ｑｏ、　Ｑｔ　−Ｑ８・・・・・トランジスタｈ　Ｄ　
Ｃ、ＤＯ，”〜Ｄ７・・・・・・ダイオード。

Claims (2)

【特許請求の範囲】
1. （１）ショットキ　バリヤ　ダイオード　とダイオード
   が直列接続された第１の回路と該第１の回路の一端がベ
   ースに接続されエミッタホロワ動作するトランジスタを
   含む第２の回路より成る基準電圧発生回路において、該
   トランジスタの単位面積当力の電流量が該ダイオードの
   単位面積当りの電流量の１０分の１以下である事を特徴
   とする基準電圧発生回路。
2. （２）基準電圧発生回路において該ショットキバリヤダ
   イオードの構造がマルチエミッタメモリセルの負荷抵抗
   と並列に接続されたショットキバリヤダイオードと同一
   である事を特徴とする特￥Ｆ　請求の範囲第（１）項に
   記載の基準電圧発生回路。