JPS596546Y2 - Rotational phase control circuit for magnetic disks, etc. - Google Patents

Description

【考案の詳細な説明】 本考案は、複数の目標値に選択的に応答する磁気ディス
ク等の回転位相制御回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a rotational phase control circuit for a magnetic disk or the like that selectively responds to a plurality of target values.

以下、本考案の詳細を、要部回路ブロックダイアダラム
を表わす第１図を参照しつつ説明する。The details of the present invention will be explained below with reference to FIG. 1, which shows a main circuit block diagram.

同ブロックダイアダラムは位相制御ブロック１０と速度
制御ブロック２０に大別される。The block diaphragm is roughly divided into a phase control block 10 and a speed control block 20.

前者は、磁気ディスク上、一周回トラックに１フィール
ド相当のビデオ信号を記録する場合の回転位相制御基準
信号であるフィールド基準信号ｆ（第３図口参照）を入
力とする第ｌＮＡＮＤ回路１１と、１フレーム相当のビ
デオ信号を記録する場合の回転位相制御基準信号である
フレーム基準信号Ｆ（第３図ハ参照）を人力とする第２
ＮＡＮＤ回路１２と、１フィールド−１フレーム各記録
モードに応じて各ＮＡＮＤ回路１１， １２に相逆性の
切換信号（第３図イ）を供給する接続、即ち結線１４と
インバータ１５及び前記両ＮＡＮＤ回路１１， １２の
出力を２人力とする第３ＮＡＮＤ回路１３で構戊され、
位相比較回路１６に各記録モードに対応した基準信号を
供給する回転位相制御基準信号源１７と、被制御モータ
Ｍの回転位相を検出する回転位相検出装置（図示せず）
及び該検出出力を比較信号として前記位相比較回路１６
に供給する接続１８で構或される。The former includes a first NAND circuit 11 which receives as input a field reference signal f (see FIG. 3) which is a rotational phase control reference signal when recording a video signal equivalent to one field on one track on a magnetic disk; A frame reference signal F (see Fig. 3 C), which is a rotational phase control reference signal when recording a video signal equivalent to one frame, is manually generated.
The connection between the NAND circuit 12 and the NAND circuits 11 and 12 for supplying reciprocal switching signals (FIG. 3A) according to each recording mode of 1 field and 1 frame, that is, the connection 14, the inverter 15, and both NAND circuits. It is composed of a third NAND circuit 13 that uses two people to output the outputs of circuits 11 and 12,
A rotational phase control reference signal source 17 that supplies a reference signal corresponding to each recording mode to the phase comparison circuit 16, and a rotational phase detection device (not shown) that detects the rotational phase of the controlled motor M.
and the phase comparison circuit 16 using the detection output as a comparison signal.
A connection 18 is provided for supplying the .

また、後者の速度制御ブロック２０は、定電圧（十Ｂ）
を分圧し、基準電圧を設定すべくブリーダを構或する固
定抵抗２１と２つの可変抵抗２２， ２３と、上記切換
信号によって制御され、低速制御時（ｌフレーム記録モ
ード）において前記可変抵抗の一を短絡するスイッチン
グトランジスタ２４で構威される速度制御基準信号源２
６と、被制御モータＭの逆起電力或分或は別途被制御モ
ータＭによって駆動されるタコジェネレータ（図示せず
）等の出力を速度検出信号として速度誤差検出回路２７
に供給する接続で構或される。In addition, the latter speed control block 20 has a constant voltage (10B)
A fixed resistor 21 and two variable resistors 22 and 23, which constitute a bleeder, divide the voltage of A speed control reference signal source 2 constituted by a switching transistor 24 short-circuiting
6, and a speed error detection circuit 27 that uses the back electromotive force of the controlled motor M or the output of a tacho generator (not shown) or the like separately driven by the controlled motor M as a speed detection signal.
It consists of a connection that supplies the

而して、前記被制御モータが直流モータである場合、該
モータは、前記位相比較回路１６の位相誤差出力は、前
記速度誤差検出回路２７の速度誤差出力に重畳された形
で良好な過渡応答特性をもって制御され、又被制御モー
タが同期モータ等の場合、該モータは、前記両誤差出力
の重畳出力で可変発振回路を制御し、該発振出力でモー
タを駆動する構或とすればよく、基本的に本考案の適用
につき何等の差異はない。When the controlled motor is a DC motor, the phase error output of the phase comparison circuit 16 is superimposed on the speed error output of the speed error detection circuit 27, so that the motor has a good transient response. When the motor to be controlled is a synchronous motor or the like, the motor may be configured to control a variable oscillation circuit with the superimposed output of both error outputs, and drive the motor with the oscillation output. Basically, there is no difference in the application of the present invention.

次に本考案回路の動作につき第３図の動作波形を参照し
つつ説明する。Next, the operation of the circuit of the present invention will be explained with reference to the operation waveforms shown in FIG.

フィールド記録モードの場合、切換信号Ｓは零電位に保
たれ、上記第ＩＮＡＮＤ回路１１の入力端子Ｂにはイン
バータ１５を通してＨレベルの直流電圧（第３図点線参
照）が加えられる。In the field recording mode, the switching signal S is kept at zero potential, and an H level DC voltage (see the dotted line in FIG. 3) is applied to the input terminal B of the INAND circuit 11 through the inverter 15.

従うて第ＩＮＡＮＤ回路１１の出力は入力端子Ｎ１に印
加されるフィールド基準信号の極性反転出力となる。Therefore, the output of the INAND circuit 11 becomes the polarity inverted output of the field reference signal applied to the input terminal N1.

一方上記第２ＮＡＮＤ回路１２の入力端子Ａは零電位の
よ・保たれ、第２ＮＡＮＤ回路１２の出力はフレーム基
準信号の有無には全く関係なく第３図ホの如きＨレベル
直流電圧となる。On the other hand, the input terminal A of the second NAND circuit 12 is maintained at zero potential, and the output of the second NAND circuit 12 becomes an H level DC voltage as shown in FIG. 3E, regardless of the presence or absence of the frame reference signal.

従って第３ＮＡＮＤ回路１３の出力は、第ＩＮＡＮＤ回
路１１の出力の位相反転出力、即ち原フィールド基準信
号相当のパルス列となって上記位相比較回路１６に加え
られる。Therefore, the output of the third NAND circuit 13 is applied to the phase comparison circuit 16 as a phase inverted output of the output of the INAND circuit 11, that is, as a pulse train corresponding to the original field reference signal.

一方、上記スイッチングトランジスタ２４は非導通状態
に保たれて抵抗２３を解放し、該抵抗をブリーダに参与
せしめる。On the other hand, the switching transistor 24 is kept non-conductive, releasing the resistor 23 and allowing it to participate in the bleeder.

前記ブリーダで設定される高レベルの速度制御基準電圧
は、速度誤差検出回路２７に加えられる。The high-level speed control reference voltage set in the bleeder is applied to the speed error detection circuit 27.

前記速度誤差検出回路２７は、例えば差動増中型式のも
のを可とし、その出力は同一誤差に対する検出誤差出力
電圧の割合を等しくした前記位相比較回路１６の出力に
加算回路２８において重畳され駆動電圧を変化して被制
御モータの回転位相を制御する。The speed error detection circuit 27 may be, for example, of a differential amplification type, and its output is superimposed on the output of the phase comparison circuit 16, which has an equal ratio of detected error output voltages for the same error, in an adder circuit 28, and is driven. The rotation phase of the controlled motor is controlled by changing the voltage.

フレーム記録モードの場合、切換信号はＨレベルに保た
れ、上記第ＩＮＡＮＤ回路１１の入力端子Ｂは零電位に
保持されるので、第ＩＮＡＮＤ回路１１の出力は、Ｈレ
ベルの直流電圧（第３図二参照）となる。In the frame recording mode, the switching signal is kept at H level and the input terminal B of the INAND circuit 11 is kept at zero potential, so the output of the INAND circuit 11 is an H level DC voltage (see Fig. 3). (see 2).

一方第２ＮＡＮＤ回路１２の入力端子Ａには前記切換信
号がそのま・印加されるので、出力はフレーム基準信号
（第３図ハ）の位相反転出力（第３図ホ）となる。On the other hand, since the switching signal is directly applied to the input terminal A of the second NAND circuit 12, the output becomes a phase-inverted output (FIG. 3 H) of the frame reference signal (FIG. 3 C).

従って第３ＮＡＮＤ回路１３の出力は、フレーム基準信
号相当のパルス列となって上記位相比較回路１６に加え
られる。Therefore, the output of the third NAND circuit 13 is applied to the phase comparison circuit 16 as a pulse train corresponding to the frame reference signal.

位相比較回路１６は、三角波、或は台形波に変換された
基準信号を、回転位相検出信号でサンプリングする形式
のものを可とするが、その構戒及び動作は周知であるの
で、その説明を割愛する。The phase comparator circuit 16 may be of a type that samples a reference signal converted into a triangular wave or a trapezoidal wave using a rotating phase detection signal, but its structure and operation are well known, so a description thereof will be omitted here. Omit.

上記切換信号Ｓ （Ｈレベル）は、同時に上記スイッチ
ングトランジスタ２４を導通せしめ、抵抗２３を短絡す
る。The switching signal S (H level) simultaneously makes the switching transistor 24 conductive and short-circuits the resistor 23.

そのため、前記ブリーダにより設定される低レベルの速
度制御基準電圧が上記速度誤差検出回路２７に加えられ
る。Therefore, a low-level speed control reference voltage set by the bleeder is applied to the speed error detection circuit 27.

該速度誤差検出出力は、加算回路２８において位相比較
誤差出力に重畳され、被制御モータＭの駆動電圧等を制
御して良好な過渡応答特性でその回転位相を制御する。The speed error detection output is superimposed on the phase comparison error output in the adder circuit 28, and controls the drive voltage of the controlled motor M to control its rotational phase with good transient response characteristics.

なお、第２図の実施例においては、フィールド基準信号
とフレーム基準信号を別個に供給する場合について説明
したが、第３図に要部を図示せる如くフレーム信号は、
フィールド基準信号を分周回路２９において分周し該出
力で代用することも出来る。In the embodiment shown in FIG. 2, the case where the field reference signal and the frame reference signal are supplied separately has been explained, but as shown in FIG. 3, the frame signal is
It is also possible to frequency divide the field reference signal in the frequency divider circuit 29 and use the resulting output as a substitute.

第３図の実施例において他の部分は第２図の実施例と同
じであるので、同一構或要素に同一符号を付してその説
明を略す。Since other parts in the embodiment shown in FIG. 3 are the same as those in the embodiment shown in FIG. 2, the same components are given the same reference numerals and their explanations will be omitted.

本考案を特に磁気ディスクの回転位相制御に適用する場
合、特に薄手の磁気シートをディスク素材として用いる
装置においては、フレーム、フィールド各記録モードに
おいて遠心力等の差に起因して磁気ディスクとヘッド間
の当接圧が異なり、両記録モードの両用性に支障をきた
すことが確認された。When the present invention is applied to the rotational phase control of a magnetic disk, especially in an apparatus that uses a thin magnetic sheet as the disk material, the difference between the magnetic disk and the head due to the difference in centrifugal force in frame and field recording modes. It was confirmed that the contact pressure of the two recording modes was different, which hindered the compatibility of both recording modes.

斯る点を解決するため上記切換信号によって磁気ヘッド
の磁気ディスクに対する圧接力を制御することが考えら
れる。In order to solve this problem, it is conceivable to control the pressing force of the magnetic head against the magnetic disk using the switching signal.

一例としては、前記切換信号の有無によって磁気ヘッド
を前後方向に移動し磁気ディスクへの圧接力を加減する
プランジャ等を付勢する構戊が考えられる。As an example, a configuration may be considered in which, depending on the presence or absence of the switching signal, a plunger or the like that moves the magnetic head in the front-back direction and adjusts the pressing force against the magnetic disk is energized.

本考案は上述の如き構或であるから、異なる記録モード
に対応して磁気ディスク駆動モータを少くとも２様の回
転位相で回転制御する際、基本制御系を共用して良好な
過渡応答特性をもって制御し得る外、電気的な切換を可
能としたことも相俟って、省部品で且つ遠隔操作性能を
もたしめた磁気ディスク等を実現できる。Since the present invention has the above-described structure, when controlling the rotation of the magnetic disk drive motor in at least two different rotational phases in response to different recording modes, the basic control system is shared and good transient response characteristics are maintained. In addition to being controllable, this combined with the fact that electrical switching is possible makes it possible to realize a magnetic disk or the like that requires fewer parts and has remote control performance.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本考案回路の要部ブロックダイアダラム、第２
図は他の実施例の要部ブロックダイアダラム、第３図は
動作波形説明図である。 １１・・・・・・第ＩＮＡＮＤ回路、１２・・・・・・
第２ＮＡＮＤ回路、１３・・・・・・第３ＮＡＮＤ回路
、１６・・・・・・位相比較回路、２４・・・・・・ス
イッチングトランジスタ、２７・・・・・・速度差 検出回路、Ｍ・・・・・・被制御モータ。Figure 1 shows the main block diagram of the circuit of the present invention, and the second
The figure is a main block diagram of another embodiment, and FIG. 3 is an explanatory diagram of operating waveforms. 11... th INAND circuit, 12...
Second NAND circuit, 13... Third NAND circuit, 16... Phase comparison circuit, 24... Switching transistor, 27... Speed difference detection circuit, M. ...Controlled motor.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 第１の位相制御基準信号と記録モードに応じた切換信号
とを入力とし、第１の記録モード期間のみ前記第１の位
相制御基準信号を出力する第１論理回路と、第２の位相
制御基準信号と前記切換信号の反転出力とを入力とし、
第２の記録モード期間のみ前記第２の位相制御信号を出
力する第２論理回路と、前記第１及び第２論理回路出力
を人力とし、前記第１及び第２の記録モード期間に応じ
て前記第１及び第２の位相制御基準信号を出力する第３
論理回路と、該第３論理回路出力を基準信号とし被制御
モータの回転位相検出出力を比較入力とする位相比較回
路と、前記切換信号により選択した速度制御基準電圧に
対する前記被制御モータの速度検出出力の速度検出誤差
出力と前記位相比較回路出力とを加算する加算回路とか
ら或り、該加算回路出力により前記被制御モータの回転
位相を制御することを特徴とする磁気ディスク等の回転
位相制御回路。a first logic circuit that receives a first phase control reference signal and a switching signal according to a recording mode and outputs the first phase control reference signal only during a first recording mode; and a second phase control reference. input the signal and the inverted output of the switching signal,
a second logic circuit that outputs the second phase control signal only during a second recording mode period; and a second logic circuit that outputs the first and second logic circuits manually; a third outputting the first and second phase control reference signals;
a logic circuit; a phase comparison circuit that uses the output of the third logic circuit as a reference signal and the rotational phase detection output of the controlled motor as a comparison input; and detects the speed of the controlled motor with respect to the speed control reference voltage selected by the switching signal. Rotational phase control of a magnetic disk, etc., comprising an adding circuit that adds an output speed detection error output and an output of the phase comparison circuit, and controlling the rotational phase of the controlled motor by the output of the adding circuit. circuit.