JPS5958866A - サイリスタ - Google Patents
サイリスタInfo
- Publication number
- JPS5958866A JPS5958866A JP57171415A JP17141582A JPS5958866A JP S5958866 A JPS5958866 A JP S5958866A JP 57171415 A JP57171415 A JP 57171415A JP 17141582 A JP17141582 A JP 17141582A JP S5958866 A JPS5958866 A JP S5958866A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thyristor
- impurity concentration
- base layer
- overvoltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012535 impurity Substances 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 abstract description 3
- 230000005684 electric field Effects 0.000 abstract description 2
- 230000000087 stabilizing effect Effects 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 abstract 1
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 8
- 239000013078 crystal Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/261—Bombardment with radiation to produce a nuclear reaction transmuting chemical elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1012—Base regions of thyristors
- H01L29/1016—Anode base regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/165—Transmutation doping
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はサイリスタに係υ、特にその過電圧に対する
制量の増大を図るための改良に関するものである。
制量の増大を図るための改良に関するものである。
以下、pゲートサイリスタを例にとり説明する。
第1 (g4<ゲートサイリスクの一例を示す断面図で
ある。
ある。
図において、(1)はn形ベース層を構成するn形半導
体基板(以下「nBN」と呼ぶ) 、(zlはnBrv
i(1)の一方の主面部に形成されたp形ベース層(以
下「pB層」と呼ぶL[3]はnBJ曽+11の他方の
主面部に形成されたp形エミッタ層(以下r p、 1
6 Jと呼ぶ) 、+41はpB層(2)の表面部にそ
の一部を取り囲むように形成されたn形エミッタN(以
下「n8層」と呼ぶ) 、[51はpB層(2)の表面
部のnF、層(4)によって取り囲まれた部分からなる
p形り−ト領域、(6)は98層(3)の表面上に形成
された陽極電極、(7)はnB層(4)の表面上に形成
された陰極電極、(8)はp形ゲート領域(5)の表面
上に形成されたゲート電極、(9)はp、層[31+n
n層+1+IpB層(2)およびn、層(4)の端面部
に表面電界緩和のために形成されたベベノペ(10)は
ベベル(9)に被着された表面安定化膜である。
体基板(以下「nBN」と呼ぶ) 、(zlはnBrv
i(1)の一方の主面部に形成されたp形ベース層(以
下「pB層」と呼ぶL[3]はnBJ曽+11の他方の
主面部に形成されたp形エミッタ層(以下r p、 1
6 Jと呼ぶ) 、+41はpB層(2)の表面部にそ
の一部を取り囲むように形成されたn形エミッタN(以
下「n8層」と呼ぶ) 、[51はpB層(2)の表面
部のnF、層(4)によって取り囲まれた部分からなる
p形り−ト領域、(6)は98層(3)の表面上に形成
された陽極電極、(7)はnB層(4)の表面上に形成
された陰極電極、(8)はp形ゲート領域(5)の表面
上に形成されたゲート電極、(9)はp、層[31+n
n層+1+IpB層(2)およびn、層(4)の端面部
に表面電界緩和のために形成されたベベノペ(10)は
ベベル(9)に被着された表面安定化膜である。
Jlはnn層+11と98層(3)との間に形成された
pn接合、J2はnB層filとpB層(2)との間に
形成されたpn接合、J3はpB層(2)とn1m14
1との間形成されたpn接合である。
pn接合、J2はnB層filとpB層(2)との間に
形成されたpn接合、J3はpB層(2)とn1m14
1との間形成されたpn接合である。
このように構成されたサイリスタでは、逆方向耐圧かp
n接合J1の耐圧で決定され、順方向耐圧がpn接合J
2の耐圧で決定される。これらのpn接合Jl l J
2の耐圧はnB層(1)の不純物濃度NとnB N (
tlの厚さWnBとで決定される。
n接合J1の耐圧で決定され、順方向耐圧がpn接合J
2の耐圧で決定される。これらのpn接合Jl l J
2の耐圧はnB層(1)の不純物濃度NとnB N (
tlの厚さWnBとで決定される。
例えば、pnte合JIIJ2が階段状接合であるとし
た場合には、耐圧■Boは、VB。= 5.6 X 1
1013Nで与えられ、かつpnn接合、 、 J2に
逆方向電圧VBoが印加された時の空乏層の拡がシ幅W
は、W= 3.62 X V’A X n”’テ与エラ
レル。
た場合には、耐圧■Boは、VB。= 5.6 X 1
1013Nで与えられ、かつpnn接合、 、 J2に
逆方向電圧VBoが印加された時の空乏層の拡がシ幅W
は、W= 3.62 X V’A X n”’テ与エラ
レル。
ところで、従来、nB層fl+を構成するシリコン単結
晶ウェーハには、浮遊帯域(Floatirg Zon
θ:FZ)法で製作されたFZシリコン単結晶ウェーハ
(以下rFZウェーハ」と呼ぶ)が広く使用されている
。
晶ウェーハには、浮遊帯域(Floatirg Zon
θ:FZ)法で製作されたFZシリコン単結晶ウェーハ
(以下rFZウェーハ」と呼ぶ)が広く使用されている
。
第2図はFZウェーハの径方向の比抵抗分布の一例を示
す図である。
す図である。
図において、横軸はFZウェーハの径方向の一方の端面
からの距離を示し、縦軸は比抵抗(単位Ω−am)を示
す。この比抵抗分布は、比抵抗と不純物濃度とがほぼ逆
比例関係であるので、不純物濃度分布を示すものである
とみなしてよい。(イ)は不純物濃度の最も高い部分で
あり、(ロ)は不純物濃度の最も低い部分である。
からの距離を示し、縦軸は比抵抗(単位Ω−am)を示
す。この比抵抗分布は、比抵抗と不純物濃度とがほぼ逆
比例関係であるので、不純物濃度分布を示すものである
とみなしてよい。(イ)は不純物濃度の最も高い部分で
あり、(ロ)は不純物濃度の最も低い部分である。
第2図に示すように、FZウェーハの不純物濃度の変動
が土15%以内である。
が土15%以内である。
このようなFZウェーハを用いた従来のサイリスタの耐
圧は、FZウェーハの不純物濃度の最も高い部分(イ)
に対応するnB層+I]の第1図に一点鎖線で図示する
部分(い)の不純物濃度で決まる耐圧v80 (い)が
印加された時のFZウェーハの不純物濃度の最も低い部
分(ロ)に対応するnI!層il+の部分(図示せず)
の空乏層の拡がり幅W(ロ)よりnB層f1+の厚さW
nBが大きい場合にはバンチスルーが生じないので、n
B層(tlの部分(い)での耐圧VB。(い)によって
決まる。従って、Fzウェーハを用いた従来のサイリス
タに、耐圧VB。(い)を越える過電圧が順方向に印加
された場合には、電流がnBM(1)の部分(い)を局
部的に流れてサイリスクかターンオンするが、そのター
ンオン領域の拡がり速度か小さいので、nB層fi+の
部分(い)にホットスポットが生じ、このホットスポッ
トによって、サイリスタが破壊する。また、逆方向の過
電圧が印加された場合でも、上述の順方向の過電圧が印
加された場合と同様に、サイリスクが破壊する。
圧は、FZウェーハの不純物濃度の最も高い部分(イ)
に対応するnB層+I]の第1図に一点鎖線で図示する
部分(い)の不純物濃度で決まる耐圧v80 (い)が
印加された時のFZウェーハの不純物濃度の最も低い部
分(ロ)に対応するnI!層il+の部分(図示せず)
の空乏層の拡がり幅W(ロ)よりnB層f1+の厚さW
nBが大きい場合にはバンチスルーが生じないので、n
B層(tlの部分(い)での耐圧VB。(い)によって
決まる。従って、Fzウェーハを用いた従来のサイリス
タに、耐圧VB。(い)を越える過電圧が順方向に印加
された場合には、電流がnBM(1)の部分(い)を局
部的に流れてサイリスクかターンオンするが、そのター
ンオン領域の拡がり速度か小さいので、nB層fi+の
部分(い)にホットスポットが生じ、このホットスポッ
トによって、サイリスタが破壊する。また、逆方向の過
電圧が印加された場合でも、上述の順方向の過電圧が印
加された場合と同様に、サイリスクが破壊する。
このようなFZウェーハを用いた従来のサイリスタでは
、nB1!tl+の不純物濃度の最も高い部分(い)の
位置が不評であるので、過電圧に対する耐量の増大を図
ることは容易ではなかった。
、nB1!tl+の不純物濃度の最も高い部分(い)の
位置が不評であるので、過電圧に対する耐量の増大を図
ることは容易ではなかった。
近年、高比抵抗のFZウェーハに中性子線を均一に照射
してFZウェーハ中のシリコンS1 を1 P に変換した比較的不純物濃度分布の均一ない例を示
す図である。
してFZウェーハ中のシリコンS1 を1 P に変換した比較的不純物濃度分布の均一ない例を示
す図である。
図において、横軸および縦軸は第2図の横軸および縦軸
と同様である。(イ)は不純物#度の最も高い部分であ
り、(ロ)は不純物濃度の最も低い部分である0 第3図に示すように、N T D F Zウェーハの不
純物#度の変動か±5俤以内であり、第2図に示しt、
= F Zウェーハの不純物濃度の分イ■に比べて均一
な不純物濃度分布をしているが、このN T D It
’ Zウェーハを用いたサイリスタでも、Fzウェーハ
を用いた従来のサイリスタと同様に、N’rDFZワエ
ーハの不純物濃度の最も高い部分(イ)に対応するnn
層fi+の部分(レリの位置が不詳であるので、過電圧
に対する耐量の増大を図ることは、容易ではない。
と同様である。(イ)は不純物#度の最も高い部分であ
り、(ロ)は不純物濃度の最も低い部分である0 第3図に示すように、N T D F Zウェーハの不
純物#度の変動か±5俤以内であり、第2図に示しt、
= F Zウェーハの不純物濃度の分イ■に比べて均一
な不純物濃度分布をしているが、このN T D It
’ Zウェーハを用いたサイリスタでも、Fzウェーハ
を用いた従来のサイリスタと同様に、N’rDFZワエ
ーハの不純物濃度の最も高い部分(イ)に対応するnn
層fi+の部分(レリの位置が不詳であるので、過電圧
に対する耐量の増大を図ることは、容易ではない。
この発明は、上述の点に鑑みてなされたもので、第1伝
導形のベース層の第2伝導形のケート領域に対向する部
分の不純物濃度を第1伝導形のその他の部分の不純物濃
度より高くすることによって、過電圧耐量を増大させた
サイリスタを提供することを目的とする。
導形のベース層の第2伝導形のケート領域に対向する部
分の不純物濃度を第1伝導形のその他の部分の不純物濃
度より高くすることによって、過電圧耐量を増大させた
サイリスタを提供することを目的とする。
この発明の一実施例のpゲートサイリスタの構成は、第
1図に示したpゲートサイリスタの構成において、nB
#(1)のp形ゲート領域(5)に対応する第1図に一
点鎖線で図示する部分(は)の不純物濃度がnB層il
lの他の部分の不純物濃度より高くなるようにしたもの
である。
1図に示したpゲートサイリスタの構成において、nB
#(1)のp形ゲート領域(5)に対応する第1図に一
点鎖線で図示する部分(は)の不純物濃度がnB層il
lの他の部分の不純物濃度より高くなるようにしたもの
である。
次に、この実施例のpゲートサイリスタの作用をil1
図についてh兄1男する。
図についてh兄1男する。
この実施レリのサイリスタに順方向の過電圧が印加さ4
1た場合には、電流が、98層(3)からnB層(1)
の不純物濃度の最も高い部分(は)を通りpB層(2)
のp形ゲート領域[5iを経てこれに接するn8層(4
)の周縁部へ流れる。この電流は、通常のゲート電流と
同様の働きをなし、n、*(4)のp形ゲート領域(5
)に接する周縁部からpBN(21への電子の注入を引
き起し、この電子のpB N f21への注入によって
pBJm12)のnBB斎i11に接する界面の広い部
分にわたってターンオンすることができる。このターン
オンによって、nB層(1)にホットスポットが生ずる
ことかないので、サイリスタが破壊することがない。従
って、過電圧耐量を飛躍的に増大させることができる。
1た場合には、電流が、98層(3)からnB層(1)
の不純物濃度の最も高い部分(は)を通りpB層(2)
のp形ゲート領域[5iを経てこれに接するn8層(4
)の周縁部へ流れる。この電流は、通常のゲート電流と
同様の働きをなし、n、*(4)のp形ゲート領域(5
)に接する周縁部からpBN(21への電子の注入を引
き起し、この電子のpB N f21への注入によって
pBJm12)のnBB斎i11に接する界面の広い部
分にわたってターンオンすることができる。このターン
オンによって、nB層(1)にホットスポットが生ずる
ことかないので、サイリスタが破壊することがない。従
って、過電圧耐量を飛躍的に増大させることができる。
また、逆方向の過電圧が印加された場合でも、上述の順
方向の過電圧が印加された場合と同様に、過電圧耐量を
増大させることができる0 このようなこの実施例のサイリスクは、不純物濃度の最
も高い部分の位置がはっきり分かったウェーハを用いて
、このウエーノ・の不純物濃度の最も高い部分かnB層
(1)のp形ゲート領域(5)に対応する部分になるよ
うに構成することによって、容易に実現される。
方向の過電圧が印加された場合と同様に、過電圧耐量を
増大させることができる0 このようなこの実施例のサイリスクは、不純物濃度の最
も高い部分の位置がはっきり分かったウェーハを用いて
、このウエーノ・の不純物濃度の最も高い部分かnB層
(1)のp形ゲート領域(5)に対応する部分になるよ
うに構成することによって、容易に実現される。
例えば、チョコラルスキー(Ozochralski
: CZ)法によってシリコン単結晶を引き上げる際に
、溶融シリコンの対流方向に対し直角方向の磁場を印加
して製作され、NTDFZウエーノ・の不純物濃度分布
と同一程度の不純物濃度分布を有するいわゆるMOZウ
ェーハをこの実施例のサイリスタの実現に用いることが
できる。このMCzウエーノ・は、シリコン単結晶の引
き上げ時に、溶融シリコンとシリコン単結晶インゴット
との界面の面内温度分布を中心部で高く、周縁部で低く
することによって、中心部の不純物濃度を周縁部の不純
物濃度より高くすることができる。
: CZ)法によってシリコン単結晶を引き上げる際に
、溶融シリコンの対流方向に対し直角方向の磁場を印加
して製作され、NTDFZウエーノ・の不純物濃度分布
と同一程度の不純物濃度分布を有するいわゆるMOZウ
ェーハをこの実施例のサイリスタの実現に用いることが
できる。このMCzウエーノ・は、シリコン単結晶の引
き上げ時に、溶融シリコンとシリコン単結晶インゴット
との界面の面内温度分布を中心部で高く、周縁部で低く
することによって、中心部の不純物濃度を周縁部の不純
物濃度より高くすることができる。
第4図はMCZウェーハの径方向の比抵抗分布の一例を
示す図である。
示す図である。
図において、横軸および縦軸は第2図の横軸および縦軸
と同様である。(ハ)はMCzウェーノーの中心部の不
純物濃度の最も高い部分である。
と同様である。(ハ)はMCzウェーノーの中心部の不
純物濃度の最も高い部分である。
第4図に示すように、MCZウェーノーの不純物濃度の
変動は第3図に示したNTDFZウェー71の不純物濃
度の変動と同一程度であり、かつ中心部の不純物#!度
Ge1周縁部の不純物濃度より高くなっている。
変動は第3図に示したNTDFZウェー71の不純物濃
度の変動と同一程度であり、かつ中心部の不純物#!度
Ge1周縁部の不純物濃度より高くなっている。
甘た、NTDFZウェーハをこの実施例のサイリスタの
実現に用いることもできる。この場合には、NTDFZ
ウェーハを製作するに当り、】゛2ウェーハの中心部へ
の中性子線熱1J’−DIを、周縁部への中性子線照射
量より多くすることによって、NTDFZウェーハの中
心部の不純物濃度を、周縁部の不純物良度より高くする
ことができる。
実現に用いることもできる。この場合には、NTDFZ
ウェーハを製作するに当り、】゛2ウェーハの中心部へ
の中性子線熱1J’−DIを、周縁部への中性子線照射
量より多くすることによって、NTDFZウェーハの中
心部の不純物濃度を、周縁部の不純物良度より高くする
ことができる。
なお、これまで、pゲートサイリスタを例にとり述べた
が、この発明はこれに限らず、nゲートサイリスタ、増
幅ゲートサイリスタ、Fエゲートサイリスタ、光トリガ
サイリスタなどのその他のサイリスタにも適用すること
ができる0以上−説明したように、この発明の一ナイ1
ノスタのその他の部分より高くしたので、過成圧印加時
に、電流がベース層からゲート領域に流れ、この・電流
が通常のゲート電流と同様の働きをする0従って、ベー
ス層の広い部分にわたってターンメンすることができる
ので、従来例のようなホットスポットがベース層に生ず
ることなく、過電圧耐量を増大させることができる。
が、この発明はこれに限らず、nゲートサイリスタ、増
幅ゲートサイリスタ、Fエゲートサイリスタ、光トリガ
サイリスタなどのその他のサイリスタにも適用すること
ができる0以上−説明したように、この発明の一ナイ1
ノスタのその他の部分より高くしたので、過成圧印加時
に、電流がベース層からゲート領域に流れ、この・電流
が通常のゲート電流と同様の働きをする0従って、ベー
ス層の広い部分にわたってターンメンすることができる
ので、従来例のようなホットスポットがベース層に生ず
ることなく、過電圧耐量を増大させることができる。
第1図はpゲートサイリスタの一例を示す断面図、第2
図はFZウエーノ・の径方向の比抵抗分布の一例を示す
図、第3図はNTDFZウエーノ1の径方向の比抵抗分
布の一例を示す図、第4図はMOZウェーハの径方向の
比抵抗分布の一例を示す図である。 図において、(1)はn形ベース層(第1伝導形の第1
のベース層)、(2)はp形ベース湘(第2伝導形の第
2のベース層)、(3)はp形エミッタ層(第2伝導形
の第1のエミツタ層)、+41はn形エミッタ層(第1
伝導形の第2のエミッタ1m ) 、+51はp形ゲー
ト領域である。 なお、図中同一符号はそれぞれ同一または相当部分を示
す。 代理人 葛 野 信 −(外1名) 第1図 第2図 硅抛 第3図 距 1 第4図
図はFZウエーノ・の径方向の比抵抗分布の一例を示す
図、第3図はNTDFZウエーノ1の径方向の比抵抗分
布の一例を示す図、第4図はMOZウェーハの径方向の
比抵抗分布の一例を示す図である。 図において、(1)はn形ベース層(第1伝導形の第1
のベース層)、(2)はp形ベース湘(第2伝導形の第
2のベース層)、(3)はp形エミッタ層(第2伝導形
の第1のエミツタ層)、+41はn形エミッタ層(第1
伝導形の第2のエミッタ1m ) 、+51はp形ゲー
ト領域である。 なお、図中同一符号はそれぞれ同一または相当部分を示
す。 代理人 葛 野 信 −(外1名) 第1図 第2図 硅抛 第3図 距 1 第4図
Claims (1)
- (1) 第1伝導形の第1のベース層と、この第1の
ベース層の一方の主面に接して形成され主面部の一部を
ゲート領域にする第2伝導形の第2のベース層と、上記
第1のベース層の他方の主面に接して形成された第2伝
導形の第1のエミツタ層と、上記第2のベース層の主面
部の上記ゲート領域以外の部分に形成された第1伝導形
の第2のエミツタ層とを備えたものにおいて、上記第1
のベース層の上記ゲート領域に対応する部分の不純物濃
度が上記第1のベース層のその他の部分の不純物濃度よ
り高いことを特徴とするサイリスク。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57171415A JPS5958866A (ja) | 1982-09-28 | 1982-09-28 | サイリスタ |
DE19833335115 DE3335115A1 (de) | 1982-09-28 | 1983-09-28 | Thyristor mit hoher vorspannungsbelastbarkeit |
US06/777,577 US4639276A (en) | 1982-09-28 | 1985-09-19 | Method of making thyristor with a high tolerable bias voltage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57171415A JPS5958866A (ja) | 1982-09-28 | 1982-09-28 | サイリスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5958866A true JPS5958866A (ja) | 1984-04-04 |
Family
ID=15922709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57171415A Pending JPS5958866A (ja) | 1982-09-28 | 1982-09-28 | サイリスタ |
Country Status (3)
Country | Link |
---|---|
US (1) | US4639276A (ja) |
JP (1) | JPS5958866A (ja) |
DE (1) | DE3335115A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3511363A1 (de) * | 1985-03-28 | 1986-10-09 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von bereichen mit einstellbarer, gleichfoermiger dotierung in siliziumkristallscheiben durch neutronenbestrahlung sowie verwendung dieses verfahrens zur herstellung von leistungsthyristoren |
US4836788A (en) * | 1985-11-12 | 1989-06-06 | Sony Corporation | Production of solid-state image pick-up device with uniform distribution of dopants |
EP0343797A1 (en) * | 1988-05-25 | 1989-11-29 | Powerex, Inc. | Field grading extension for enhancement of blocking voltage capability of high voltage thyristor |
FR2709872B1 (fr) * | 1993-09-07 | 1995-11-24 | Sgs Thomson Microelectronics | Diode de shockley bidirectionnelle. |
TW444266B (en) * | 1998-07-23 | 2001-07-01 | Canon Kk | Semiconductor substrate and method of producing same |
US9741839B1 (en) | 2016-06-21 | 2017-08-22 | Powerex, Inc. | Gate structure of thyristor |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1192736A (en) * | 1966-09-20 | 1970-05-20 | Nat Res Dev | The preparation of Eutectic Material |
BE787597A (fr) * | 1971-08-16 | 1973-02-16 | Siemens Ag | Thyristor |
DE2210386A1 (de) * | 1972-03-03 | 1973-09-06 | Siemens Ag | Thyristor |
DE2362264B2 (de) * | 1973-12-14 | 1977-11-03 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von homogen n-dotierten siliciumeinkristallen durch bestrahlung mit thermischen neutronen |
DE2553362C2 (de) * | 1975-11-27 | 1984-08-09 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum Herstellen von n-dotierten Siliciumeinkristallen mit in radialer Richtung tellerförmigem Profil des spezifischen Widerstands |
DE2552621C3 (de) * | 1975-11-24 | 1979-09-13 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zum Herstellen von n-dotierten Siliciumeinkristallen mit in radialer Richtung tellerförmigem Profil des spezifischen Widerstandes |
US4278475A (en) * | 1979-01-04 | 1981-07-14 | Westinghouse Electric Corp. | Forming of contoured irradiated regions in materials such as semiconductor bodies by nuclear radiation |
US4311534A (en) * | 1980-06-27 | 1982-01-19 | Westinghouse Electric Corp. | Reducing the reverse recovery charge of thyristors by nuclear irradiation |
-
1982
- 1982-09-28 JP JP57171415A patent/JPS5958866A/ja active Pending
-
1983
- 1983-09-28 DE DE19833335115 patent/DE3335115A1/de active Granted
-
1985
- 1985-09-19 US US06/777,577 patent/US4639276A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US4639276A (en) | 1987-01-27 |
DE3335115C2 (ja) | 1990-12-06 |
DE3335115A1 (de) | 1984-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210028019A1 (en) | Semiconductor device having igbt and diode with field stop layer formed of hydrogen donor and helium | |
US4165517A (en) | Self-protection against breakover turn-on failure in thyristors through selective base lifetime control | |
US7485920B2 (en) | Process to create buried heavy metal at selected depth | |
US3442722A (en) | Method of making a pnpn thyristor | |
JPH11503572A (ja) | SiCの半導体層を有する半導体デバイスを製造する方法 | |
JP3929557B2 (ja) | 半導体装置およびその製造方法 | |
JPWO2019012875A1 (ja) | 半導体装置の製造方法 | |
US3272661A (en) | Manufacturing method of a semi-conductor device by controlling the recombination velocity | |
JP3238415B2 (ja) | ブレークダウン領域をもつサイリスタ | |
US4177477A (en) | Semiconductor switching device | |
JPS5958866A (ja) | サイリスタ | |
JP3952452B2 (ja) | 半導体装置の製造方法 | |
US4086610A (en) | High reliability epi-base radiation hardened power transistor | |
JPS5933272B2 (ja) | 半導体装置 | |
US6066864A (en) | Thyristor with integrated dU/dt protection | |
JPS5942989B2 (ja) | 高耐圧半導体素子およびその製造方法 | |
JP2003501825A (ja) | リカバリタイム保護機能が集積されたサイリスタ及びその製造方法 | |
JPH02142184A (ja) | 半導体装置及びその製造方法 | |
JPH09237904A (ja) | 半導体装置及びその製造方法 | |
JPH04111358A (ja) | 過電圧自己保護型サイリスタ | |
US4586070A (en) | Thyristor with abrupt anode emitter junction | |
JPS6016105B2 (ja) | 半導体制御整流素子 | |
JPS63131574A (ja) | 半導体スイツチング装置 | |
JPH0488677A (ja) | 半導体素子 | |
JPS59163867A (ja) | ゲ−トタ−ンオフサイリスタ |