JPS5940550A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5940550A JPS5940550A JP57149338A JP14933882A JPS5940550A JP S5940550 A JPS5940550 A JP S5940550A JP 57149338 A JP57149338 A JP 57149338A JP 14933882 A JP14933882 A JP 14933882A JP S5940550 A JPS5940550 A JP S5940550A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- inorganic insulating
- pad
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、下地導体膜上に突起電極が設けられている半
導体装置に関するものである。
導体装置に関するものである。
この種の半導体装置は、ワイヤレスボンディング時(特
にテープキャリア方式)KCulJ−ドから突起電極に
加わる圧力によって、下地導体膜(A4パッド)と突起
電極との間に介在させたファイナルパッジベージせン膜
にクラックが入り易い。即ち、このファイナルパッシベ
ーション膜の 1うち特に下地導体膜の周辺エツジ
における部分は、上記ボンディング時の圧力の影響を受
は易(、クラックを生じてしまい、これが素子の信頼性
低下及び下地導体膜の腐食の原因となる。
にテープキャリア方式)KCulJ−ドから突起電極に
加わる圧力によって、下地導体膜(A4パッド)と突起
電極との間に介在させたファイナルパッジベージせン膜
にクラックが入り易い。即ち、このファイナルパッシベ
ーション膜の 1うち特に下地導体膜の周辺エツジ
における部分は、上記ボンディング時の圧力の影響を受
は易(、クラックを生じてしまい、これが素子の信頼性
低下及び下地導体膜の腐食の原因となる。
本発明は、こうした状況に鑑み、突起電極下のパッシベ
ーション膜のクラックを防止し、かつ突起電極の接着性
を良好に保持し、下地導体膜の腐食を防ぐことを目的と
するものである。
ーション膜のクラックを防止し、かつ突起電極の接着性
を良好に保持し、下地導体膜の腐食を防ぐことを目的と
するものである。
以下、本発明を図面について詳細に例示−rる。
第1図及び第2図の如(、半導体基板l上の絶縁層2上
にA4パッド3が設けられ、このA4パッド3上にはこ
の一部分を残して下1mの無機絶縁被膜4が、更にこの
無機絶縁膜の開口5より大きな開口6を有する上層の有
機絶縁被膜7が被着さitている、そして、この有機絶
縁被膜70開口6を介して、接着性の良いCr 、 T
i等の金属膜8、Auとなじみの良イP d / (
−r + p d / T l +Cu /Cr 、
N i /Cr、、 N i/A6等の金属膜9、A
11バンプ10からなる突起電極11が設けられている
。
にA4パッド3が設けられ、このA4パッド3上にはこ
の一部分を残して下1mの無機絶縁被膜4が、更にこの
無機絶縁膜の開口5より大きな開口6を有する上層の有
機絶縁被膜7が被着さitている、そして、この有機絶
縁被膜70開口6を介して、接着性の良いCr 、 T
i等の金属膜8、Auとなじみの良イP d / (
−r + p d / T l +Cu /Cr 、
N i /Cr、、 N i/A6等の金属膜9、A
11バンプ10からなる突起電極11が設けられている
。
無機絶縁被膜4は化学的気相成長技術(CVI))によ
る5iQ2 、リンガラス、窒化シリコン等からなって
いて、AA3に対する突起電極11の接続域となる開口
5は60〜80μmのサイズに形成されている。有機絶
縁被膜7はポリイミド系樹脂(例えばポリイミドイソイ
ンドロキナゾリンジオン)を塗布形成したものからなっ
ていて、上記開口5からaだけ広い開口6を有している
。従って、突起電極1工はその周辺から順次、有機絶縁
被膜7、無機絶縁被膜4 、 A#パッド3に夫々接し
ていることになる、 本例において極めて重要なことは、上記各絶縁被膜4及
び7を単に積層してファイナルパッシベーション膜とし
ているのではなく、両波膜の各開口位置を上記aだけ(
例えば5〜10μm)ずらして設けていることである。
る5iQ2 、リンガラス、窒化シリコン等からなって
いて、AA3に対する突起電極11の接続域となる開口
5は60〜80μmのサイズに形成されている。有機絶
縁被膜7はポリイミド系樹脂(例えばポリイミドイソイ
ンドロキナゾリンジオン)を塗布形成したものからなっ
ていて、上記開口5からaだけ広い開口6を有している
。従って、突起電極1工はその周辺から順次、有機絶縁
被膜7、無機絶縁被膜4 、 A#パッド3に夫々接し
ていることになる、 本例において極めて重要なことは、上記各絶縁被膜4及
び7を単に積層してファイナルパッシベーション膜とし
ているのではなく、両波膜の各開口位置を上記aだけ(
例えば5〜10μm)ずらして設けていることである。
即ち、上記aによって、突起電極11はその周辺域にお
いてボンディング時の圧力を吸収する性質のある有機絶
縁被膜8に接し、更にその内側において突起電極11と
接着性の良い無機絶縁被膜4に接している。従って、第
3図に示した如く、テープキャリア方式によるワイヤレ
スボンディング時に、C11リード12から矢印13方
向へ圧力が加えられた際、この圧力は有機絶縁被膜8に
吸収されるから、破線14で示す周辺域で生じ易い無機
絶縁被膜4のクラックを阻止することができる。同時に
、突起電極11に対する接着力は上記aの領域に露呈し
ている無機絶縁被膜4でかせぐことができるから、外部
からパッド3へ水分が浸入することはなく、パッド腐食
の防止とバンプ強度の向上との双方を実現することがで
きる。
いてボンディング時の圧力を吸収する性質のある有機絶
縁被膜8に接し、更にその内側において突起電極11と
接着性の良い無機絶縁被膜4に接している。従って、第
3図に示した如く、テープキャリア方式によるワイヤレ
スボンディング時に、C11リード12から矢印13方
向へ圧力が加えられた際、この圧力は有機絶縁被膜8に
吸収されるから、破線14で示す周辺域で生じ易い無機
絶縁被膜4のクラックを阻止することができる。同時に
、突起電極11に対する接着力は上記aの領域に露呈し
ている無機絶縁被膜4でかせぐことができるから、外部
からパッド3へ水分が浸入することはなく、パッド腐食
の防止とバンプ強度の向上との双方を実現することがで
きる。
このように、本例による構造は製品の信頼性を大きく高
めるものとなっているが、このためには、上記aのサイ
ズを適切な範囲に設定することが望ましい。即ち、上記
開口5かもパッド30周辺までの距離をbとした場合、
特に1/4≦a / b≦1/2とするのがよい。これ
は、a / bが1/4未満だと無機絶縁被膜4による
接着力の保持が劣化して水分の浸入及びバンプ強度の低
下を招き易く、またa / bが172を越えると突起
電極11の下地金属膜(9及び8)のエツチング加工時
に生じるそのアンダーエツチングによって突起電極11
が有機絶縁被膜7に接触しなくなり、無機絶縁被膜4に
ボンディング時にクラックが入る恐れがあるためである
。
めるものとなっているが、このためには、上記aのサイ
ズを適切な範囲に設定することが望ましい。即ち、上記
開口5かもパッド30周辺までの距離をbとした場合、
特に1/4≦a / b≦1/2とするのがよい。これ
は、a / bが1/4未満だと無機絶縁被膜4による
接着力の保持が劣化して水分の浸入及びバンプ強度の低
下を招き易く、またa / bが172を越えると突起
電極11の下地金属膜(9及び8)のエツチング加工時
に生じるそのアンダーエツチングによって突起電極11
が有機絶縁被膜7に接触しなくなり、無機絶縁被膜4に
ボンディング時にクラックが入る恐れがあるためである
。
上記の例は、本発明の技術的思想に基いて更に種々変形
が可能である。
が可能である。
第1図は本発明の実施例による突起電極部の断面図、
第2図は第1図の要部平面図、
第3図はボッディング時の断面図である。
3・・・Aβパッド、4・・・無機絶縁被膜、7・・・
有機絶縁被膜、11・・・突起電極、12・・・Cuリ
ード。
有機絶縁被膜、11・・・突起電極、12・・・Cuリ
ード。
Claims (1)
- 1、下地導体膜上に突起電極が設けられている半導体装
置において、前記下地導体膜上にこの一部分を残して無
機絶縁被膜が被着され、この無機絶縁被膜の開口を囲む
より大きな開口を有する有機絶縁被膜が前記無機絶縁被
膜上に被着され、かつ前記有機絶縁被膜の開口を介して
前記突起電極が設けられていることを特徴とする半導体
装置、
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57149338A JPS5940550A (ja) | 1982-08-30 | 1982-08-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57149338A JPS5940550A (ja) | 1982-08-30 | 1982-08-30 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5940550A true JPS5940550A (ja) | 1984-03-06 |
Family
ID=15472917
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57149338A Pending JPS5940550A (ja) | 1982-08-30 | 1982-08-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5940550A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6219741U (ja) * | 1985-07-20 | 1987-02-05 | ||
JPH02177540A (ja) * | 1988-12-28 | 1990-07-10 | Fujitsu Ltd | 半導体装置 |
US5343011A (en) * | 1992-07-31 | 1994-08-30 | Matsushita Electric Industrial Co., Ltd. | Resistance welding monitor |
CN1042986C (zh) * | 1993-11-05 | 1999-04-14 | 卡西欧计算机公司 | 半导体器件的制造方法 |
US6057523A (en) * | 1996-09-24 | 2000-05-02 | Matsushita Electric Industrial Co., Ltd. | Method of controlling welding conditions of a resistance welder |
-
1982
- 1982-08-30 JP JP57149338A patent/JPS5940550A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6219741U (ja) * | 1985-07-20 | 1987-02-05 | ||
JPH0526738Y2 (ja) * | 1985-07-20 | 1993-07-07 | ||
JPH02177540A (ja) * | 1988-12-28 | 1990-07-10 | Fujitsu Ltd | 半導体装置 |
US5343011A (en) * | 1992-07-31 | 1994-08-30 | Matsushita Electric Industrial Co., Ltd. | Resistance welding monitor |
CN1042986C (zh) * | 1993-11-05 | 1999-04-14 | 卡西欧计算机公司 | 半导体器件的制造方法 |
US6057523A (en) * | 1996-09-24 | 2000-05-02 | Matsushita Electric Industrial Co., Ltd. | Method of controlling welding conditions of a resistance welder |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0076856A1 (en) | Method of making a semiconductor device having a projecting, plated electrode | |
US8173906B2 (en) | Environmental protection coating system and method | |
JP3514361B2 (ja) | チップ素子及びチップ素子の製造方法 | |
US20020043723A1 (en) | Semiconductor device and manufacturing method thereof | |
JPS6149819B2 (ja) | ||
JPS5940550A (ja) | 半導体装置 | |
JP2772606B2 (ja) | 集積半導体デバイス上にバンプ構造を形成する方法 | |
JPH03136334A (ja) | 半導体集積回路上の外部電極構造 | |
US10950566B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
JPS63308924A (ja) | 半導体装置 | |
JP4156205B2 (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
JPH0414833A (ja) | 半導体装置 | |
JPS6143461A (ja) | 薄膜多層配線基板 | |
JPS5886750A (ja) | 半導体装置 | |
JPS61183945A (ja) | 半導体装置 | |
JP3802211B2 (ja) | 半導体装置の電極構造、および半導体装置における電極構造の製造方法 | |
JP3733077B2 (ja) | 半導体装置およびその製造方法 | |
JP3885890B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JPS639662B2 (ja) | ||
JPS5929430A (ja) | 半導体装置 | |
JPH03242938A (ja) | 半導体装置 | |
JPH04360562A (ja) | 半導体装置 | |
JPS5974651A (ja) | 半導体装置 | |
JP2007295010A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
JP2015118950A (ja) | 半導体装置およびその製造方法 |