JPS592455A - Time division multiplex transmitting system - Google Patents
Time division multiplex transmitting systemInfo
- Publication number
- JPS592455A JPS592455A JP11126682A JP11126682A JPS592455A JP S592455 A JPS592455 A JP S592455A JP 11126682 A JP11126682 A JP 11126682A JP 11126682 A JP11126682 A JP 11126682A JP S592455 A JPS592455 A JP S592455A
- Authority
- JP
- Japan
- Prior art keywords
- data
- time
- frame
- channel
- time slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1682—Allocation of channels according to the instantaneous demands of the users, e.g. concentrated multiplexers, statistical multiplexers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
Description
【発明の詳細な説明】
(5)発明の技術分野
本発明は、時分割多重伝送方式、特にいわゆるスタテイ
ステイカル時分割多重伝送方式が採用され【いる1フレ
ーム内に、予約したチャネルからのデータを予め定めた
タイムスロットに搭載する伝送方式を混在せしめる形で
搭載し、上記予約したチャネルからのデータに非所望な
時間遅れを生じさせないようにした時分割多重伝送方式
に関するものである。Detailed Description of the Invention (5) Technical Field of the Invention The present invention relates to a time division multiplex transmission system, particularly a so-called static time division multiplex transmission system, in which data is transmitted from a reserved channel within one frame. This invention relates to a time division multiplex transmission system in which data is loaded in a mixture of transmission systems in predetermined time slots to prevent undesired time delays from occurring in data from the reserved channels.
(B) 技術の背景と問題点
従来、時分割多重伝送方式によって、7レーム上のタイ
ムスロットを利用して伝送する方式として、第1図囚図
示の如き通常の時分割伝送方式と、第1図(13)図示
の如きスタテイステイカル時分割伝送方式とが知られて
いる。(B) Background and problems of the technology Conventionally, as a time division multiplex transmission system, there are two methods for transmitting data using time slots on 7 frames. A static time division transmission system as shown in FIG. 13 is known.
前者の場合、例えばチャネルとして#1ないし#4チャ
ネルが存在するものとすると、フレーム同期信号Fによ
って区分される1フレーム内のタイムスロットを、第1
図(5)図示の如く、各チャネルにいわば固定的に割当
てるようにされる。この方式の場合、成るチャネル例え
ば#1チャネルにデータが発生すれば直ちに伝送できる
利点をもっているが、一方当該#1チャネルに伝送すべ
きデータが存在しない場合でも当該チャネル用のタイム
スロットを空き状態のままにしておく必要があり、デー
タ発生の頻度が小さい場合には効率が悪い面をもってい
る。In the former case, if channels #1 to #4 exist, the time slots within one frame divided by the frame synchronization signal F are
As shown in FIG. 5, the allocation is fixedly assigned to each channel. This method has the advantage of being able to transmit data immediately if it occurs in a channel, for example, channel #1, but on the other hand, even if there is no data to be transmitted in channel #1, the time slot for that channel can be used as an empty time slot. This has the disadvantage of being inefficient if the frequency of data generation is small.
上記後者の場合、第1図(B)図示の如く、現実に伝送
すべきデータが存在するチャネルについて、当該チャネ
ルのストレスと尚該伝送データとを夫々タイムスロット
上に載せて伝送するようにされる。この方式の場合、よ
り多くのチャネルからのデータを効率よく伝送できる利
点をもっているが、各チャネルが一斉にデータを発した
ような場合にはそれらのデータがバッファ上で待たされ
て時間遅れを生じることがある。In the latter case, as shown in FIG. 1(B), for a channel where there is actually data to be transmitted, the stress of the channel and the transmission data are placed on each time slot and transmitted. Ru. This method has the advantage of being able to efficiently transmit data from more channels, but if each channel issues data at the same time, the data will have to wait in the buffer, causing a time delay. Sometimes.
例えばバンキング・システムなどの場合、データの発生
が比較的マバラであるが、所定のチャネルについては上
記時間遅れのない形で伝送せしめたいという強い要求が
存在することもある。For example, in the case of a banking system, data is generated relatively irregularly, but there may be a strong demand for transmission on a predetermined channel without the above-mentioned time delay.
(q 発明の目的と構成
本発明は、上記の点を解決することを目的としており、
スタティスティカル時分割多重伝送方式を採用しつつ上
記時間遅れをなくするよさにした伝送方式を提供するこ
とを目的としている。そしてそのため、本発明の時分割
多重伝送方式は、複数のチャネルからのデータを時分割
タイムスロット上に搭載して伝送するに当って、7レ一
ム同期信号によって区分される17レーム内のタイムス
ロット上に、当該フレームにて伝送されるデータを送出
したチャネルのアドレスと当該伝送されるデー〉とを搭
載するようにしたスタテイステイカル時分割多重伝送方
式において、上記複数の各一般チャネルからのデータを
格納する第1のデータ・バッファ部と予め定められたタ
イムスロット上に伝送データを搭載する予約チャネルに
対応づけられてデータを格納する第2のデータ・バッフ
ァ部とを有するメモリ、および上記1フレーム内のタイ
ムスロットに対応して上記メモリに読出しアクセスを行
いかつ上記第2のデータ・バッファ部の内容を上記予め
定められたタイムスロットに搭載し更に上記第1のデー
タ・バッファ部上に現に存在するデータを残余タイムス
ロット上に搭載する処理を行う時分割処理プロセッサを
もうけ 該時分割処理プロセッサが、上記メモリの内容
をアクセスしつつ1フレーム内のタイムスロツ)ffl
J用して、上記予約チャネルからのデータと上記、一般
チャネルからのデータとを一緒に搭載するようにしたこ
とを特徴としている。以下図面を参照しっつ説明する。(q Purpose and structure of the invention The purpose of the present invention is to solve the above points,
It is an object of the present invention to provide a transmission system that employs a statistical time division multiplex transmission system and is advantageous in eliminating the above-mentioned time delay. Therefore, in the time division multiplexing transmission system of the present invention, when transmitting data from multiple channels by loading it on time division time slots, the time division multiplexing transmission system of the present invention uses time divisions within 17 frames divided by 7 frame synchronization signals. In the static time division multiplexing transmission system in which the address of the channel that transmitted the data to be transmitted in the frame and the data to be transmitted are loaded on the slot, a first data buffer section for storing data in a predetermined time slot; and a second data buffer section for storing data in association with a reserved channel that carries transmission data on a predetermined time slot; A read access is made to the memory corresponding to a time slot within the one frame, and the contents of the second data buffer section are loaded into the predetermined time slot, and the contents of the second data buffer section are loaded onto the first data buffer section. A time-sharing processing processor is provided that performs a process of loading data that currently exists in the remaining time slots, and the time-sharing processing processor accesses the contents of the memory and loads the data that currently exists in the remaining time slots (ffl) in one frame.
J, the data from the reserved channel and the data from the general channel are loaded together. This will be explained below with reference to the drawings.
(至) 発明の実施例
第2図は本発明に用いられるデータ伝送フォーマットの
一実施例、第3図は本発明の一実施例要部構成、第4図
は第3図図示の時分割処理プロセッサが行う処理を説明
する説明図を示している。(End) Embodiment of the Invention FIG. 2 shows an example of a data transmission format used in the present invention, FIG. 3 shows a main part configuration of an embodiment of the present invention, and FIG. 4 shows a time-sharing process shown in FIG. 3. An explanatory diagram illustrating processing performed by a processor is shown.
本発明の場合、複数のチャネルのうちの1つまたは複数
個について、ユーザが予約によって、当該各予約チャネ
ルからのデータを第1図(5)図示の方式の如くいわば
固定のタイムスロット上に搭載できるように構成し、残
余のチャネルについて第1図(B)図示の方式の如くス
タテイステイカル時分割伝送方式を採用するようにする
。即ち、第2図図示のデータ・フォーマットの如く、フ
レーム同期信号Fの直後に図示「#1」の如きタイムス
ロットを予約チャネルのために割当てるようにする。In the case of the present invention, a user makes a reservation for one or more of a plurality of channels, and data from each reserved channel is loaded onto a fixed time slot as shown in FIG. 1(5). For the remaining channels, a static time division transmission method as shown in FIG. 1(B) is adopted. That is, as in the data format shown in FIG. 2, a time slot such as "#1" shown in the drawing is allocated immediately after the frame synchronization signal F for the reserved channel.
第3図は本発明の一実施例要部構成を示し、図中の符号
1は時分割処理ユニット、2−1.2−2、・・・・・
・・・・・・・、2−nは夫々チャネル対応マイクロプ
ロセッサ、3はメモリ、4は第1のデータ・バツ7ア部
、5は第2のデータ・バッフ7部、6は時分割処理マイ
クロプロセッサを表わしている。FIG. 3 shows the main part configuration of an embodiment of the present invention, and the reference numeral 1 in the figure indicates a time division processing unit, 2-1, 2-2, . . .
......, 2-n are channel-compatible microprocessors, 3 is a memory, 4 is a first data buffer section, 5 is a second data buffer section, and 6 is a time division processing section. It represents a microprocessor.
今仮に#1チャネルについて上述の予約が行われている
とする。この場合、#1チャネルに対応するデータをマ
イクロプロセッサ2−1が受付けると、昌核予約チャネ
ルのマイクロプロセッサ2−1は当該データを第2のデ
ータ・バッファ部5にライトする。一方残余のチャネル
に対応するデータは夫々の対応するマイクロプロセッサ
2−2゜2−3.・・・・・・・・・・・・、2−nを
介して、第1のデータ・バッファ部4上にライトされる
。当該第1のデータ拳バッファ部4はFiFO構成であ
ってもよい。Assume now that the above-mentioned reservation has been made for channel #1. In this case, when the microprocessor 2-1 receives data corresponding to channel #1, the microprocessor 2-1 of the selected channel writes the data to the second data buffer unit 5. On the other hand, the data corresponding to the remaining channels are stored in the corresponding microprocessors 2-2, 2-3. . . . , 2-n, and is written onto the first data buffer section 4. The first data buffer unit 4 may have a FiFO configuration.
このようにメモリ3上にライトされた各データは、時分
割処理マイクロプロセッサ6によって、タイムスロット
に対応して読出され、1フレームにまとめられて伝送さ
れる。即ち、WJ4図に示す如く、マイクロプロセッサ
6は、フレーム同期信号Fを付加した上で、第2のデー
タ・バッファ5の内容を第2図図示の如くタイムスロッ
ト弁1上に乗せ(仮にデータがなくても空として)、次
いで第1のデータ・バッファ4上に存在するデータを第
2図図示の如くタイムスロット上に乗せて、完成したフ
レームを回線上に送出するようにする。Each piece of data written on the memory 3 in this manner is read out in correspondence with the time slot by the time-division processing microprocessor 6, and is transmitted in one frame. That is, as shown in Figure WJ4, the microprocessor 6 adds a frame synchronization signal F and then loads the contents of the second data buffer 5 onto the time slot valve 1 as shown in Figure 2 (if the data is Then, the data existing on the first data buffer 4 is placed on the time slot as shown in FIG. 2, and the completed frame is transmitted onto the line.
(ト)) 発明の詳細
な説明した如く、本発明によれば、スタテイステイカル
時分割多重伝送方式が採用された状態で、予約チャネル
を時間遅れなしに伝送することができる。このために、
伝送効率が良いと共に特殊のチャネルのために融通性を
与えることが可能となり、適用範囲の広いデータ伝送シ
ステムを提供することが可能となる。(g)) As described in detail, according to the present invention, reserved channels can be transmitted without time delay when a static time division multiplex transmission system is adopted. For this,
It is possible to provide flexibility for special channels with good transmission efficiency, and it is possible to provide a data transmission system with a wide range of applications.
第1図は本発明の前提問題を説明する説明図、第2図は
本発明に用いられるデータ伝送フォーマットの一実施例
、第3図は本発明の一実施例要部構成、第4図は第3図
図示の時分割処理プロセッサが行う処理を説明する説明
図を示す。
図中、1は時分割処理ユニット、2はチャネル対応マイ
クロプロセッサ、3はメ毛す、4は第1のデータ・バッ
ファ、5は第2のデータ・バッファ、6は時分割処理1
イクロプロセツサを表わしている。
特許出願人 富士通株式会社
代理人弁理士 森 1) 寛
(外1名)Fig. 1 is an explanatory diagram explaining the prerequisite problem of the present invention, Fig. 2 is an example of a data transmission format used in the present invention, Fig. 3 is a main part configuration of an embodiment of the present invention, and Fig. 4 is An explanatory diagram illustrating processing performed by the time-sharing processing processor illustrated in FIG. 3 is shown. In the figure, 1 is a time-sharing processing unit, 2 is a channel-compatible microprocessor, 3 is a memory cell, 4 is a first data buffer, 5 is a second data buffer, and 6 is a time-sharing processing 1
It represents the microprocessor. Patent applicant Hiroshi Mori (1 other person), agent patent attorney of Fujitsu Ltd.
Claims (1)
に搭載して伝送するに当って、フレーム同期信号によっ
て区分される1フレーム内のタイムスロット上に、当該
フレームにて伝送されるデータを送出したチャネルのア
ドレスと当該伝送されるデータとを搭載するようにした
スタテイステイカル時分割多重伝送方式において、上記
複数の各一般チャネルからのデータを格納する第1のデ
ータ・バッファ部と予め定められたタイムスロット上に
伝送データを搭載する予約チャネルに対応づけられてデ
ータを格納する第2のデータ・ノ(ラフ1部とを有する
メモリ、および上記1フレーム内のタイムスロットに対
応しく上記メモリに読出しアクセスを行いかつ上記第2
のデータ・)(ツ77部の内容を上記予め定められたタ
イムスロットに搭載し更に上記第1のデーターバッフ1
部上に現に存在するデータを残余タイムスロット上に搭
載する処理を行う時分割処理プロセッサをもうけ、該時
分割処理プ四セッサが、上記メモリの内容をアクセスし
つつ1フレーム内のタイムスロットを利用して、上記予
約チャネルからのデータと上記一般チャネルからのデー
タとを一緒に搭載するようにしたことを特徴とする時分
割多重伝送方式。When data from multiple channels is loaded and transmitted on time-division time slots, the channel that sent the data transmitted in the frame on the time slot within one frame divided by a frame synchronization signal. In the static time division multiplexing transmission method in which the address of the address and the data to be transmitted are loaded, a predetermined first data buffer unit stores data from each of the plurality of general channels. a memory having a second data memory (rough 1 part) for storing data in association with a reserved channel carrying transmission data on a time slot, and reading into the memory corresponding to a time slot within the one frame; access and the above 2nd
The contents of the 77th part of the data .
A time-sharing processing processor is provided that performs processing to load data that currently exists on the section onto the remaining time slots, and the time-sharing processing processor utilizes the time slots within one frame while accessing the contents of the memory. A time division multiplex transmission system characterized in that data from the reserved channel and data from the general channel are carried together.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11126682A JPS592455A (en) | 1982-06-28 | 1982-06-28 | Time division multiplex transmitting system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11126682A JPS592455A (en) | 1982-06-28 | 1982-06-28 | Time division multiplex transmitting system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS592455A true JPS592455A (en) | 1984-01-09 |
JPS6252500B2 JPS6252500B2 (en) | 1987-11-05 |
Family
ID=14556839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11126682A Granted JPS592455A (en) | 1982-06-28 | 1982-06-28 | Time division multiplex transmitting system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS592455A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0509799A2 (en) * | 1991-04-18 | 1992-10-21 | Matsushita Electric Industrial Co., Ltd. | Highly-efficient time-division data multiplexing apparatus |
-
1982
- 1982-06-28 JP JP11126682A patent/JPS592455A/en active Granted
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0509799A2 (en) * | 1991-04-18 | 1992-10-21 | Matsushita Electric Industrial Co., Ltd. | Highly-efficient time-division data multiplexing apparatus |
EP0509799A3 (en) * | 1991-04-18 | 1993-01-13 | Matsushita Electric Industrial Co., Ltd. | Highly-efficient time-division data multiplexing apparatus |
US5311517A (en) * | 1991-04-18 | 1994-05-10 | Matsushita Electric Industrial Co., Ltd. | Highly-efficient time-division data multiplexing apparatus |
Also Published As
Publication number | Publication date |
---|---|
JPS6252500B2 (en) | 1987-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1331228C (en) | Synchronous protocol data formatter | |
CA2042037C (en) | Multiple access system for a communication network | |
EP0630540A1 (en) | Communications bus and controller | |
US6449281B1 (en) | Interface control of communication between a control processor and a digital signal processor | |
US5640597A (en) | Method and apparatus for servicing simultaneously a plurality of requests for data streams | |
JPS592455A (en) | Time division multiplex transmitting system | |
JPS5810021B2 (en) | Time division multiplex network system | |
KR100207662B1 (en) | Hdlc communication apparatus | |
AU624745B2 (en) | Packet/fast packet switch for voice and data | |
US5875299A (en) | disk access apparatus for performing a stride processing of data | |
JP3123366B2 (en) | Information storage management device | |
JP2598020B2 (en) | Time slot allocation method for loop communication system | |
JPS5810022B2 (en) | Time division multiplex line allocation control method | |
JP3343460B2 (en) | HDLC frame processing device | |
JPS59119386A (en) | Buffer area controlling system | |
JPH0417492B2 (en) | ||
JPH11122275A (en) | Serial communication system | |
JPH0220027B2 (en) | ||
JPH09149043A (en) | Contention multiplexer | |
JPS5814640A (en) | Signal receiving system of data exchange device | |
JPH0440551A (en) | Data transfer system | |
JPS6377240A (en) | Time slot assigning system | |
JPS63128829A (en) | Time slot assignment system | |
JPH03253952A (en) | Buffer managing system | |
JPH0221736A (en) | Repeater circuit |