JPS59222034A - 入力保護回路 - Google Patents
入力保護回路Info
- Publication number
- JPS59222034A JPS59222034A JP9673983A JP9673983A JPS59222034A JP S59222034 A JPS59222034 A JP S59222034A JP 9673983 A JP9673983 A JP 9673983A JP 9673983 A JP9673983 A JP 9673983A JP S59222034 A JPS59222034 A JP S59222034A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- diode
- input
- zener
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Relay Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、たとえばリレーを制御するための集積回路な
どに含まね、る入力保護回路に関する。
どに含まね、る入力保護回路に関する。
背景技術
典型的な先行技術は、第1図に示されている入力保護回
路を含む集積回路を備えたリレー回j!81は、複数の
入力端−f2を有している。この入力端子2には、外部
の回路3から信号が導出される。
路を含む集積回路を備えたリレー回j!81は、複数の
入力端−f2を有している。この入力端子2には、外部
の回路3から信号が導出される。
回路3からの出力電圧が高いときには、入力端子2の前
に抵抗4が接続されなければならない。回路3は、電源
電圧v1によって駆動され、またり。
に抵抗4が接続されなければならない。回路3は、電源
電圧v1によって駆動され、またり。
レー回路1は電源電圧v2によって駆動される。
ここでVl)V2であるときには、抵抗4が必要となる
。
。
第2図は1本発明の基礎となるリレー回路1のブロック
図である。リレーコイル5には、複数のリレースイッチ
6が備えられている。このリレーコイル5は、リレー駆
動回路7によって駆動される。リレー駆動回路7には、
電源電圧Vccが与えられ、また定電圧回路8によって
安定化された電圧は集積回路によって実現された回路9
に与えられる。単安定マルチバイブレーク1oがらの信
号は、集積回路9に与えられる。集積回路9では。
図である。リレーコイル5には、複数のリレースイッチ
6が備えられている。このリレーコイル5は、リレー駆
動回路7によって駆動される。リレー駆動回路7には、
電源電圧Vccが与えられ、また定電圧回路8によって
安定化された電圧は集積回路によって実現された回路9
に与えられる。単安定マルチバイブレーク1oがらの信
号は、集積回路9に与えられる。集積回路9では。
リレースイッチ6のリセット動作を優先する回路11と
、トグル動作を優先するトグル優先回路12と、負性ノ
イズを除去する回路13と、正性ノイズを除去する回路
14.15と、フリツプフロップ16と、複数のゲート
などを含む。リセット優先回路11およびトグル優先回
路12には、入力端子16から入力保護回路17f:介
して信号が与えられる。これらの入力端子16には、そ
のリレースイッチ6の動作に応じて、Re5et+ S
et HToggle、Δ4ono 5tableと
して示されている。
、トグル動作を優先するトグル優先回路12と、負性ノ
イズを除去する回路13と、正性ノイズを除去する回路
14.15と、フリツプフロップ16と、複数のゲート
などを含む。リセット優先回路11およびトグル優先回
路12には、入力端子16から入力保護回路17f:介
して信号が与えられる。これらの入力端子16には、そ
のリレースイッチ6の動作に応じて、Re5et+ S
et HToggle、Δ4ono 5tableと
して示されている。
その他の入力端子もまた備えられる。
第3図は、先行技術の入力保護回路17の電気回路図で
ある。この入力保護回路17は、ダイオードD1..D
2.D3.D4.D5およびトランジスタ18(r:備
える。トランジスタ18からの出力は%第2図に示され
ているリセット優先回路11またはトグル優先回路12
に与えられる。
ある。この入力保護回路17は、ダイオードD1..D
2.D3.D4.D5およびトランジスタ18(r:備
える。トランジスタ18からの出力は%第2図に示され
ているリセット優先回路11またはトグル優先回路12
に与えられる。
リレーの動作を停止するためVC電源電圧Vccの供給
を停止した場合において、入力端子16に外部の回路か
ら電圧が印加されているときには、ダイオードDIを介
して電流が流れる。したがって集積回路9.単安定マル
チバイブレータ10およびリレー駆動回路7が誤動作す
るおそれがある〇またこのような第3図に示された先行
技術では。
を停止した場合において、入力端子16に外部の回路か
ら電圧が印加されているときには、ダイオードDIを介
して電流が流れる。したがって集積回路9.単安定マル
チバイブレータ10およびリレー駆動回路7が誤動作す
るおそれがある〇またこのような第3図に示された先行
技術では。
入力端子16にサージ電圧などの高電圧が加わったとき
、ダイオードD1によって電流を逃がし。
、ダイオードD1によって電流を逃がし。
電源電圧VccとダイオードD1との順方向電圧との和
で決まる電圧に入力電圧を抑制する。したがって抑制さ
れる電圧値は、電源電圧Vccに依存することになる。
で決まる電圧に入力電圧を抑制する。したがって抑制さ
れる電圧値は、電源電圧Vccに依存することになる。
目 的
本発明の目的は、誤動作を防ぎ、しかも入力される電圧
値を電源電圧に依存しないようにして設定することがで
きるようにした入力保護回路を提供することである。
値を電源電圧に依存しないようにして設定することがで
きるようにした入力保護回路を提供することである。
第4図は、第2図に示きれたリレー回路1に備えられて
いる入力保護回路17の具体的な構成を示す電気回路図
である。この実施例における前述の先行技術に対応する
部分には、同一の参照符を付す。複数の入力端子16お
よび入力保護回路に個別的に添字a −d k付し、総
括的には添字ケ省略して説明を行なう。この実施例では
、入力端子16から後続の優先回路11またけ12に与
えられるための信号が入力される。ライン20Vcは、
その入力信号の順方向となる向きに接続された逆流防止
用ダイオードD6を含む。このダイオードD6は、複数
の入力保内回路17a〜17.dK共通であるツェナダ
イオード21に接続される。このツェナダイオード21
は、ダイオードD6に直列であり、かつ逆極性である。
いる入力保護回路17の具体的な構成を示す電気回路図
である。この実施例における前述の先行技術に対応する
部分には、同一の参照符を付す。複数の入力端子16お
よび入力保護回路に個別的に添字a −d k付し、総
括的には添字ケ省略して説明を行なう。この実施例では
、入力端子16から後続の優先回路11またけ12に与
えられるための信号が入力される。ライン20Vcは、
その入力信号の順方向となる向きに接続された逆流防止
用ダイオードD6を含む。このダイオードD6は、複数
の入力保内回路17a〜17.dK共通であるツェナダ
イオード21に接続される。このツェナダイオード21
は、ダイオードD6に直列であり、かつ逆極性である。
ツェナダイオード21け、そのブレークダウン電圧を高
く設定するために、直列に複数個接続される。
く設定するために、直列に複数個接続される。
ライン20K rjダイオードD2が接続されておシ、
またダイオードD3’(il−介して抵抗R1から定電
圧回路8に接続される。ダイオードD3と抵抗R1との
接続点22け、ダイオードD4.D5を介してトランジ
スタ18のベースに与えられる。
またダイオードD3’(il−介して抵抗R1から定電
圧回路8に接続される。ダイオードD3と抵抗R1との
接続点22け、ダイオードD4.D5を介してトランジ
スタ18のベースに与えられる。
トランジスタ18の出力は、優先回路11または12に
与えられる。
与えられる。
入力端子16に信号が与えられていないときには、抵抗
R1によって接続点22は〕・イレペルとなっている。
R1によって接続点22は〕・イレペルとなっている。
したがってトランジスタ18は導通し、優先回路11ま
たけ12にdローレベルの信号が与えられている。入力
端子16にローレベルの信号が与えられると、ダイオー
ドD3が導通し。
たけ12にdローレベルの信号が与えられている。入力
端子16にローレベルの信号が与えられると、ダイオー
ドD3が導通し。
これによって接続点22は導通する。そのためダイオー
ドD4. D5およびトランジスタ18が遮断し、優先
回路11・=、12は入力端子16に信号が与えられた
ことを検出する。
ドD4. D5およびトランジスタ18が遮断し、優先
回路11・=、12は入力端子16に信号が与えられた
ことを検出する。
入力端子16にサージ電圧などの高電圧が加わシ、その
電圧がダイオードD6の順方向電圧とツェナダイオード
21のツェナ電圧との和で決まる電圧値を越えようとす
ると、ダイオードD6およびツェナダイオード21を介
して入力端子16から接地端子に電流が流れる。そのた
め入力端子16の電圧上昇が抑制される。こうして後続
の回路素子が高電圧によって破壊さ力、ることか防がれ
る。
電圧がダイオードD6の順方向電圧とツェナダイオード
21のツェナ電圧との和で決まる電圧値を越えようとす
ると、ダイオードD6およびツェナダイオード21を介
して入力端子16から接地端子に電流が流れる。そのた
め入力端子16の電圧上昇が抑制される。こうして後続
の回路素子が高電圧によって破壊さ力、ることか防がれ
る。
この実施例によれば、入力端子16に与えられる電圧が
ダイオードD6の順方向電圧とツェナダイオード21の
ツェナ電圧との和で決まる電圧値を越えなければ、前述
の第1図に関連して述べたような抵抗4が不要になる。
ダイオードD6の順方向電圧とツェナダイオード21の
ツェナ電圧との和で決まる電圧値を越えなければ、前述
の第1図に関連して述べたような抵抗4が不要になる。
また入力端子16と電源電圧Vccとの間には。
前述の第3図に関連して述べたような先行技術における
ダイオードD1が設けられていない。したがって電源電
圧Vccが印加されなくなったときにおいて、入力端子
16に電圧が印加1i、でいても。
ダイオードD1が設けられていない。したがって電源電
圧Vccが印加されなくなったときにおいて、入力端子
16に電圧が印加1i、でいても。
後続の回路が動作するという誤りがなくなる。
さらに入力保護が行なわれる抑制電圧は、ダイオードD
6の順方向電圧とツェナダイオード21のツェナ電圧と
の和で決定され、電源電圧Vccには依存しない。した
がってその抑制電圧は固定的であり、そのため設計が容
易である。
6の順方向電圧とツェナダイオード21のツェナ電圧と
の和で決定され、電源電圧Vccには依存しない。した
がってその抑制電圧は固定的であり、そのため設計が容
易である。
この実施例ではまた。複数の入力保護回路17に共通に
、ツェナダイオード21が設けられている。したがって
回路構成を簡略化することができる。単一のツェナダイ
オードのツェナ電圧は、精々5〜7V程度であり、それ
以上のツェナ電圧を得ようとすればツェナダイオードを
複数個直列に接続する必要がある。上述の実施例では、
ダイオードD6の働きによって複数の入力保護回路17
に共通にツェナダイオード21が接続されている。
、ツェナダイオード21が設けられている。したがって
回路構成を簡略化することができる。単一のツェナダイ
オードのツェナ電圧は、精々5〜7V程度であり、それ
以上のツェナ電圧を得ようとすればツェナダイオードを
複数個直列に接続する必要がある。上述の実施例では、
ダイオードD6の働きによって複数の入力保護回路17
に共通にツェナダイオード21が接続されている。
したがってツェナダイオード21を入力保護回路17毎
に個別的に設けた場合に比べて、ツェナダイオード21
の数を減少することができる。そのため集積回路9Vc
占めるスペースの取合いの問題がなくなる。
に個別的に設けた場合に比べて、ツェナダイオード21
の数を減少することができる。そのため集積回路9Vc
占めるスペースの取合いの問題がなくなる。
第5図は1本発明の他の実施例の電気回路図である。こ
の実施例では、入力保護回路17に個別的にツェナダイ
オード21が接続されている。この実施例もまた本発明
の精神に含まれる。
の実施例では、入力保護回路17に個別的にツェナダイ
オード21が接続されている。この実施例もまた本発明
の精神に含まれる。
効果
以上のように本発明によれば、入力信号の順方向となる
向きに接続されたダイオードと、そのダイオードに直列
にかつ逆極性に接続されたツェナダイオードとを含むの
で、入力保護電圧が電源電圧に拘わらず一定に設定する
ことができるとともに、入力信号の電力が後続の回路を
電力付勢するようには構成されず、したがって後続の回
路の電力消勢時における誤動作が防がれる。寸だこのと
き入力信号として与えられる電圧が、ダイオードの順方
向電圧とツェナダイオードのツェナ電圧との和の電圧値
を越えなければ、前述の先行技術に関連して述べたよう
に抵抗4を必要とせず、構成を簡略化することができる
。
向きに接続されたダイオードと、そのダイオードに直列
にかつ逆極性に接続されたツェナダイオードとを含むの
で、入力保護電圧が電源電圧に拘わらず一定に設定する
ことができるとともに、入力信号の電力が後続の回路を
電力付勢するようには構成されず、したがって後続の回
路の電力消勢時における誤動作が防がれる。寸だこのと
き入力信号として与えられる電圧が、ダイオードの順方
向電圧とツェナダイオードのツェナ電圧との和の電圧値
を越えなければ、前述の先行技術に関連して述べたよう
に抵抗4を必要とせず、構成を簡略化することができる
。
第1図は先行技術のブロック図、@2図は本発明の基礎
となるリレー回路1のブロック図、第3図は第2図のリ
レー回路1に含まれる従来からの入力保護回路17の電
気回路図、第4図は本発明の一実施例の電気回路図、第
5図は本発明の他の実施例の電気回路図である。 16、 1.6 a 〜16 d−入力回路、17.1
7a〜17d・・・入力保護回路、18・・・トランジ
スタ。 20・・・ライン、21・・・ツェナダイオード、D1
〜D5・・・ダイオード、R1・・・抵抗代理人
弁理士 西教圭一部 第3図 第5図
となるリレー回路1のブロック図、第3図は第2図のリ
レー回路1に含まれる従来からの入力保護回路17の電
気回路図、第4図は本発明の一実施例の電気回路図、第
5図は本発明の他の実施例の電気回路図である。 16、 1.6 a 〜16 d−入力回路、17.1
7a〜17d・・・入力保護回路、18・・・トランジ
スタ。 20・・・ライン、21・・・ツェナダイオード、D1
〜D5・・・ダイオード、R1・・・抵抗代理人
弁理士 西教圭一部 第3図 第5図
Claims (1)
- 【特許請求の範囲】 入力信号が後続の回路に与えられるラインと、そのライ
ンに入力信号のIts方向となる向きに接続されたダイ
オードと。 そのダイオードに直列にかつ逆極性に接続されたツェナ
ダイオードとを含むことを特徴とする入力保護回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9673983A JPS59222034A (ja) | 1983-05-30 | 1983-05-30 | 入力保護回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9673983A JPS59222034A (ja) | 1983-05-30 | 1983-05-30 | 入力保護回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59222034A true JPS59222034A (ja) | 1984-12-13 |
Family
ID=14173066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9673983A Pending JPS59222034A (ja) | 1983-05-30 | 1983-05-30 | 入力保護回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59222034A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63124722A (ja) * | 1986-11-12 | 1988-05-28 | 日本電気アイシーマイコンシステム株式会社 | 電力増幅回路 |
-
1983
- 1983-05-30 JP JP9673983A patent/JPS59222034A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63124722A (ja) * | 1986-11-12 | 1988-05-28 | 日本電気アイシーマイコンシステム株式会社 | 電力増幅回路 |
JPH0630545B2 (ja) * | 1986-11-12 | 1994-04-20 | 日本電気アイシーマイコンシステム株式会社 | 電力増幅回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3040342B2 (ja) | 電力用mosゲート型回路のための制御回路 | |
JP4227124B2 (ja) | ファンモジュールのホットスワップ回路システム | |
JP2916133B2 (ja) | Igbtの短絡能力を改善するための回路 | |
JPH0326417B2 (ja) | ||
JPS62147914A (ja) | 固体電力接点 | |
JPS5814623A (ja) | 電気負荷の短絡保護装置 | |
JPS59222034A (ja) | 入力保護回路 | |
JPH0513696A (ja) | 信号伝達回路 | |
JP3047843B2 (ja) | 過電流保護回路 | |
JP2002164440A (ja) | 電界効果トランジスタの保護回路 | |
JP3627481B2 (ja) | インターフェイス回路 | |
JPS60106210A (ja) | 短絡防止保護装置 | |
JPH03101518A (ja) | 負荷駆動回路 | |
JPS6359717A (ja) | 直流電圧供給回路 | |
JPS63257420A (ja) | 突入電流防止回路 | |
JPS5961429A (ja) | 突入電流防止回路 | |
KR101075407B1 (ko) | 차량의 외부 부하 보호회로 | |
JPS6176027A (ja) | 突入電流防止回路 | |
SU1015362A1 (ru) | Устройство защиты от перегрузок и коротких замыканий источника питани посто нного тока | |
JPS6369415A (ja) | 異常電圧保護回路 | |
JPS6124120A (ja) | ラッチングリレーの設定回路 | |
RU1818672C (ru) | Устройство дл управлени мощным транспортом с защитой от короткого замыкани | |
JPS61142925A (ja) | 電圧検出保護回路 | |
JPS59132715A (ja) | 過電圧保護回路 | |
JPS5863028A (ja) | 開閉トランジスタの保護回路 |