JPS59148883A - 変換回路 - Google Patents
変換回路Info
- Publication number
- JPS59148883A JPS59148883A JP2307383A JP2307383A JPS59148883A JP S59148883 A JPS59148883 A JP S59148883A JP 2307383 A JP2307383 A JP 2307383A JP 2307383 A JP2307383 A JP 2307383A JP S59148883 A JPS59148883 A JP S59148883A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- circuit
- counter
- resistance
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、特に抵抗値をパルス数に変換する変換回路に
関する。
関する。
従来よシ、抵抗値をパルス数に変換する方法として、C
R発振器の几を測定抵抗として発振パルスを計数する方
法が−める。
R発振器の几を測定抵抗として発振パルスを計数する方
法が−める。
この回路の一例を第1図に示した。この回路の動作を簡
単に説明すると、まず、充霜、制御用P−ch )ラ
ンジスタ20をオンして、既知の値の抵抗9、シュミッ
ト啼トリガ6、制御イ= @発生回路16、放電用トシ
ンジスタ3よシ(H成されるC R・発振回路の発振パ
ルスをカウンタ回路15で計<11する。すなわち、抵
抗9、コンデンサ50時定r・回路の出力電圧をシュミ
ットゆトリガ6により検出し、その検出を利用して制W
I(fX号発生16によシトランラスタ2,30オン、
オフを制御し、これによってコンデンサ5の充放電を制
御して発振パルスをカウントするものである。又、カウ
ンタ回路15が計数を開始すると同時に、クロック発生
回路14のクロックパルスを制御信号発生回路16から
の制御信号によシカウンタ17で計数を開始する。カウ
ンタ回路15が特定の引数値「NOV」を計数したら、
カウンタ回路17は計数が禁止されて、その時の計数結
果がラッチ回路7で記憶される。次に、制御信号発生回
路16によりてトランジスタ20はオフし、トランジス
タ2がオンとなって未知の値の抵抗8、コンデンサ5、
シュミット・トリガ6、制御信号回路16、およびN−
ch)ランジスタ3よシ構成される発振回路が発振動作
を開始し、そのときの発振パルスは、再び、カウンタ回
路15で計数される。計数開始と同時に、カラシタ回路
17社クロック発生回路14のクロックパルスを再計数
する。そして、その言1数結果がラッチ回路7で記憶し
ている値と一致したら、それが比較回路4で検出され、
制御信号発生回路16を通じてカウンタ回路15の計数
を禁止する。その時の計数結果[NxJは抵−抗8の抵
抗値RXに応じたパルス数を示し、これによりて抵抗値
−パルス数の変換が行なわれる。そして抵抗8の抵抗値
Rxは抵抗9の既知の抵抗値R。
単に説明すると、まず、充霜、制御用P−ch )ラ
ンジスタ20をオンして、既知の値の抵抗9、シュミッ
ト啼トリガ6、制御イ= @発生回路16、放電用トシ
ンジスタ3よシ(H成されるC R・発振回路の発振パ
ルスをカウンタ回路15で計<11する。すなわち、抵
抗9、コンデンサ50時定r・回路の出力電圧をシュミ
ットゆトリガ6により検出し、その検出を利用して制W
I(fX号発生16によシトランラスタ2,30オン、
オフを制御し、これによってコンデンサ5の充放電を制
御して発振パルスをカウントするものである。又、カウ
ンタ回路15が計数を開始すると同時に、クロック発生
回路14のクロックパルスを制御信号発生回路16から
の制御信号によシカウンタ17で計数を開始する。カウ
ンタ回路15が特定の引数値「NOV」を計数したら、
カウンタ回路17は計数が禁止されて、その時の計数結
果がラッチ回路7で記憶される。次に、制御信号発生回
路16によりてトランジスタ20はオフし、トランジス
タ2がオンとなって未知の値の抵抗8、コンデンサ5、
シュミット・トリガ6、制御信号回路16、およびN−
ch)ランジスタ3よシ構成される発振回路が発振動作
を開始し、そのときの発振パルスは、再び、カウンタ回
路15で計数される。計数開始と同時に、カラシタ回路
17社クロック発生回路14のクロックパルスを再計数
する。そして、その言1数結果がラッチ回路7で記憶し
ている値と一致したら、それが比較回路4で検出され、
制御信号発生回路16を通じてカウンタ回路15の計数
を禁止する。その時の計数結果[NxJは抵−抗8の抵
抗値RXに応じたパルス数を示し、これによりて抵抗値
−パルス数の変換が行なわれる。そして抵抗8の抵抗値
Rxは抵抗9の既知の抵抗値R。
と二つの計数値rN、oJおよびrNxJとによって求
まる。
まる。
しかしながら、トランジスタ3をオンとしてコンデンサ
9の電荷を放電する期間が必要となるので、短時間で抵
抗値Rを求めると抵抗値Rxに対するパルス計数値NX
の直線性が悪いという欠点がある。すなわち、シュミッ
ト・トリガ6の出力A点の発振波形は第2図のようにな
シ、期間T2がコンデンサ9の放電期間である。T2=
0ならば、RxとNxとの間には、 Rx = Ro・と O が成立するが、T2の時間でコンデンサ5を放電する必
要があるので、T2は固有値として存在する。第2図に
示したシュミット・トリガ6の出力は、期間T1および
1゛2で1周期を構成し、期間T1はコンデンサ5への
充電期間を示し Il+ 2は放電期間を示す。充電期
間は充電抵抗値Ro又はR,Xに応じて変化するが、放
電期間は一定である。
9の電荷を放電する期間が必要となるので、短時間で抵
抗値Rを求めると抵抗値Rxに対するパルス計数値NX
の直線性が悪いという欠点がある。すなわち、シュミッ
ト・トリガ6の出力A点の発振波形は第2図のようにな
シ、期間T2がコンデンサ9の放電期間である。T2=
0ならば、RxとNxとの間には、 Rx = Ro・と O が成立するが、T2の時間でコンデンサ5を放電する必
要があるので、T2は固有値として存在する。第2図に
示したシュミット・トリガ6の出力は、期間T1および
1゛2で1周期を構成し、期間T1はコンデンサ5への
充電期間を示し Il+ 2は放電期間を示す。充電期
間は充電抵抗値Ro又はR,Xに応じて変化するが、放
電期間は一定である。
Nx Rx
このため、二つの計数値の比−は抵抗値比■O
に比例しなくなる。この結果、これらの間の直線性が悪
くなシ、抵抗値Rxの測定誤差は大きいものとなる。直
線性を改善するには期間T1に対する期間T2を充分小
さくすればよく、充分小さくするには、T2期間をでき
るだけ小さくするか、又はT1期間を大きくして使用す
るといったことが考えられる、しかしT2期間を小さく
するには、放電用トランジスタ30オン抵抗を小さくす
る必要があり、集積回路のチップサイズの増大をもたら
す。また、次段の計数用フリップフロップを動作させる
には、T2を枦端に小さくすることはできない。TI期
間を大きくすることは、発振周波数が下がることになる
ので、計測時間が長くなる欠点がある。
くなシ、抵抗値Rxの測定誤差は大きいものとなる。直
線性を改善するには期間T1に対する期間T2を充分小
さくすればよく、充分小さくするには、T2期間をでき
るだけ小さくするか、又はT1期間を大きくして使用す
るといったことが考えられる、しかしT2期間を小さく
するには、放電用トランジスタ30オン抵抗を小さくす
る必要があり、集積回路のチップサイズの増大をもたら
す。また、次段の計数用フリップフロップを動作させる
には、T2を枦端に小さくすることはできない。TI期
間を大きくすることは、発振周波数が下がることになる
ので、計測時間が長くなる欠点がある。
本発明は、抵抗値に対するパルス数の直線性がよくしか
も短時間で変換し得る変換回路を提供するものである。
も短時間で変換し得る変換回路を提供するものである。
本発明は、被測定抵抗器を用いて発振回路を構成するの
ではなく、被測定抵抗器を介する充電電流によシ得られ
る充電電圧を設定電圧と比較してその比較出力によシ、
別に設けられているクロック発生回路からのクロック信
号の計数動作を制御する仁とを特徴とする。
ではなく、被測定抵抗器を介する充電電流によシ得られ
る充電電圧を設定電圧と比較してその比較出力によシ、
別に設けられているクロック発生回路からのクロック信
号の計数動作を制御する仁とを特徴とする。
以下、図面((よシ本発明の詳細な説明する。
第3図は本発明の一寅流側を示し、第1図と同−機能部
は同じ番号で示している。第1図の従来例と特に異なる
。ところは、二つのコンデンサ10および11が設けら
れ、既知の抵抗値ROを有する抵抗9はコンデンサ11
を充電し、被測定用抵抗8をコンデンサ10を充電する
。また、クロック発生回路14からのクロックは、カウ
ンタ15゜17の双方へ入力され、これらの計数動作は
、コンデンサ10.11の電゛圧をMO8人カコンパレ
ータ13で比較した出力によ多制御信号発生回路16を
介して制御されている。
は同じ番号で示している。第1図の従来例と特に異なる
。ところは、二つのコンデンサ10および11が設けら
れ、既知の抵抗値ROを有する抵抗9はコンデンサ11
を充電し、被測定用抵抗8をコンデンサ10を充電する
。また、クロック発生回路14からのクロックは、カウ
ンタ15゜17の双方へ入力され、これらの計数動作は
、コンデンサ10.11の電゛圧をMO8人カコンパレ
ータ13で比較した出力によ多制御信号発生回路16を
介して制御されている。
以下、第3図の動作を説明する。
まず、充電制御用P−chMO8)ランジス)20をオ
ンとしてコンデンサ11を既知の抵抗値ROの抵抗9を
通じて充電を行う。この充電開始と同時に、カウンタ回
路15はクロック発生回路14よシ発生したクロックパ
ルスを計数する。そして、カウンタ回路15が特定のク
ロックパルス数NOを計数したら、P−chMO8)シ
ンジスタ20をオフしてコンデンサ11への充電を禁止
すると共に、放電用N−c h MOS )ランジスタ
3をオフのままとしてコンデンサ11の電圧■0を保持
する。
ンとしてコンデンサ11を既知の抵抗値ROの抵抗9を
通じて充電を行う。この充電開始と同時に、カウンタ回
路15はクロック発生回路14よシ発生したクロックパ
ルスを計数する。そして、カウンタ回路15が特定のク
ロックパルス数NOを計数したら、P−chMO8)シ
ンジスタ20をオフしてコンデンサ11への充電を禁止
すると共に、放電用N−c h MOS )ランジスタ
3をオフのままとしてコンデンサ11の電圧■0を保持
する。
次に、充電制御用P −c h M 08 )ランジス
タ2をオンして、未知の抵抗値Rxの抵抗8を通じてコ
ンデンサ10の充電を開始する。これと同時に1力ウン
タ回路17ヘクロツク発生回路14から発生したクロッ
クパルスを導入して計数させる。トランジスタ2からの
コンデンサ10への充電が進んで充電電圧がコンデンサ
11で保持している電圧Voに等しくなると、MO8人
カコンバレータ13の出力が反転する。制御信号発生回
路16はこの状態を検出してカウンタ回路17のクロッ
クパルスの計数を禁止する。この時のカウンタ回路17
の計数結果をNXとすると、未知の抵抗値RxとNxの
関係は、既知の抵抗9の抵抗値をRo(Ωχコンデンサ
10の容量を01(F)、コンデンサ11の容量をCo
(F)、 クロック発生回路14のクロックパルスの
周波数をfo(Hz)、そして電源電圧をV(V)とし
て、 となシ、Co=C1とすると、α) 、 (2)式よシ
となる。Ro、Noは既知の値で定数にとおけるので、
Rx=KNx となl、I’JxよJRxを求めること
が可能となる。計数値Nx、Noは同じクロックパルス
を計数しているので、R・Xに対するNxの直線性は改
善され、抵抗値Rxの測定設差はきわめて小さい。
タ2をオンして、未知の抵抗値Rxの抵抗8を通じてコ
ンデンサ10の充電を開始する。これと同時に1力ウン
タ回路17ヘクロツク発生回路14から発生したクロッ
クパルスを導入して計数させる。トランジスタ2からの
コンデンサ10への充電が進んで充電電圧がコンデンサ
11で保持している電圧Voに等しくなると、MO8人
カコンバレータ13の出力が反転する。制御信号発生回
路16はこの状態を検出してカウンタ回路17のクロッ
クパルスの計数を禁止する。この時のカウンタ回路17
の計数結果をNXとすると、未知の抵抗値RxとNxの
関係は、既知の抵抗9の抵抗値をRo(Ωχコンデンサ
10の容量を01(F)、コンデンサ11の容量をCo
(F)、 クロック発生回路14のクロックパルスの
周波数をfo(Hz)、そして電源電圧をV(V)とし
て、 となシ、Co=C1とすると、α) 、 (2)式よシ
となる。Ro、Noは既知の値で定数にとおけるので、
Rx=KNx となl、I’JxよJRxを求めること
が可能となる。計数値Nx、Noは同じクロックパルス
を計数しているので、R・Xに対するNxの直線性は改
善され、抵抗値Rxの測定設差はきわめて小さい。
第3図は、カウンタ回路を15.17の2つを使用して
いるが、制御信号発生回路16を工夫すれば、兼用も可
能である。
いるが、制御信号発生回路16を工夫すれば、兼用も可
能である。
第3図の例では、充電用コンデンサ1′1は電圧保持回
路も兼ねている。第4図は、充電、用コンデンサを一つ
にして電圧保持回路を付加した他の実施例である。
路も兼ねている。第4図は、充電、用コンデンサを一つ
にして電圧保持回路を付加した他の実施例である。
すなわち、コンデンサ12が一つだけ設けられ、その他
にカウンタ18およびD−Aコンバータ19が設けられ
ている。カウンタ回P815が計数を開示すると同時に
カウンタ18も計数を開示する。
にカウンタ18およびD−Aコンバータ19が設けられ
ている。カウンタ回P815が計数を開示すると同時に
カウンタ18も計数を開示する。
カウンタ15が「NO」を計数したら(このときカウン
タ18の計数値も「NO」である)トランジスタ20が
オフとなってコンデンサ12への充電が停止される。計
数NOのカウンタ回路18の出力はデジタル−アナログ
変換回路19へ供給され、充電停止時の電圧がD−A変
換回路19からMO8人カコンパレータ13へ供給され
る。このようにコンデンサ12の充電電圧はデジタル量
としてカウンタ回路18で記憶される。そして記憶が完
了しだら、放電用N−chMO8)ランジスタがオンと
なってコンデンサ12の電荷は放電されて端子間電圧は
0(V)に設定される。この彼、トランジスタ2をオン
としてネ知の抵抗値Rxの抵抗8でコンデンサ12の再
充電を行ない、コンデンサ12の電圧とカウンタ回路1
8およびデジタル−アナログ変換回路19より出力され
た先の記憶電圧とをMO8人カコンパレータ13で比較
して一致するとカウンタ17の計数を停止する。
タ18の計数値も「NO」である)トランジスタ20が
オフとなってコンデンサ12への充電が停止される。計
数NOのカウンタ回路18の出力はデジタル−アナログ
変換回路19へ供給され、充電停止時の電圧がD−A変
換回路19からMO8人カコンパレータ13へ供給され
る。このようにコンデンサ12の充電電圧はデジタル量
としてカウンタ回路18で記憶される。そして記憶が完
了しだら、放電用N−chMO8)ランジスタがオンと
なってコンデンサ12の電荷は放電されて端子間電圧は
0(V)に設定される。この彼、トランジスタ2をオン
としてネ知の抵抗値Rxの抵抗8でコンデンサ12の再
充電を行ない、コンデンサ12の電圧とカウンタ回路1
8およびデジタル−アナログ変換回路19より出力され
た先の記憶電圧とをMO8人カコンパレータ13で比較
して一致するとカウンタ17の計数を停止する。
以上の動作は制御信号発生回路16によって制御される
。また、カウンタ15と18は同じ引数値であるので、
カウンタ15の出力を1)−Aコンバータ19へ供給し
てもよい。カウンタ18を設けるの7t61D−Aコン
バータ19の変換特例によシ得られる電圧がコンデンサ
12の充電霜;圧と一致するようにD−Aコンバータ1
9へ供給するディジタル聾°を得るためであ゛る。また
、第4図では1つのコンデンサであるので、第3図に比
べてコンデンサ10.11のバラツキ、温度ドリフトに
対してよシ効果がある。
。また、カウンタ15と18は同じ引数値であるので、
カウンタ15の出力を1)−Aコンバータ19へ供給し
てもよい。カウンタ18を設けるの7t61D−Aコン
バータ19の変換特例によシ得られる電圧がコンデンサ
12の充電霜;圧と一致するようにD−Aコンバータ1
9へ供給するディジタル聾°を得るためであ゛る。また
、第4図では1つのコンデンサであるので、第3図に比
べてコンデンサ10.11のバラツキ、温度ドリフトに
対してよシ効果がある。
以上、二つの実施回路例を示したが、本発明は、(3)
式で示す様に、直線性の良い抵抗値−クロックパルス数
の変換が可能である性徴を有する。
式で示す様に、直線性の良い抵抗値−クロックパルス数
の変換が可能である性徴を有する。
第1図は従来の抵抗値−パルス数変換回路を示す構成図
、第2図は第1図A点の出力波形図、第3図は本発明の
一実施例を示す構成図、第4図は本発明の実施例を示す
構成図である。 1・・・・・・電源端子、2,20・・・・・・充電制
御用PchMOB )ランジスタ、3,21・・・・・
・放電用NchJ40Sトランジスタ、4・・・・・・
比較回路、5,10,11゜12・・・・・・コンデン
サ、6・・・・・・シュミット・トリガ・インバータ、
7・・・・・・ラッチ回路、8・・・・・・被測定抵抗
(Rx)、9・・・・・・抵抗値既知の抵抗(几0)、
13・・・・・・MO8入カコンパ゛レータ、14・・
・・・・クロック発生回路、15,17,18・・・・
・・カウンタ回路、16・・・・・・制御信号発生回路
、19・・・・・・D −A変換回路。 羊、 / IA 第2 圀
、第2図は第1図A点の出力波形図、第3図は本発明の
一実施例を示す構成図、第4図は本発明の実施例を示す
構成図である。 1・・・・・・電源端子、2,20・・・・・・充電制
御用PchMOB )ランジスタ、3,21・・・・・
・放電用NchJ40Sトランジスタ、4・・・・・・
比較回路、5,10,11゜12・・・・・・コンデン
サ、6・・・・・・シュミット・トリガ・インバータ、
7・・・・・・ラッチ回路、8・・・・・・被測定抵抗
(Rx)、9・・・・・・抵抗値既知の抵抗(几0)、
13・・・・・・MO8入カコンパ゛レータ、14・・
・・・・クロック発生回路、15,17,18・・・・
・・カウンタ回路、16・・・・・・制御信号発生回路
、19・・・・・・D −A変換回路。 羊、 / IA 第2 圀
Claims (1)
- 抵抗と、クロック発生回路と、電圧比較回路と、コンデ
ンサとを含み前記抵抗を介する充電電流により得られる
前記コンデンサの充電電圧を前記電圧比較回路によシ設
定電圧と比較し、前記電圧比較回路からの比較比、力に
ょシ前記クロック発生回路からのクロックパルスの計数
動作を制御して前記抵抗の抵抗値に応じたパルス数を得
ることを特徴とする変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2307383A JPS59148883A (ja) | 1983-02-15 | 1983-02-15 | 変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2307383A JPS59148883A (ja) | 1983-02-15 | 1983-02-15 | 変換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59148883A true JPS59148883A (ja) | 1984-08-25 |
Family
ID=12100223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2307383A Pending JPS59148883A (ja) | 1983-02-15 | 1983-02-15 | 変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59148883A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6195622A (ja) * | 1984-10-16 | 1986-05-14 | Sanyo Electric Co Ltd | A−d変換回路 |
JPS62192669A (ja) * | 1986-02-20 | 1987-08-24 | Mitsubishi Electric Corp | 抵抗値読み取り装置 |
DE10157529A1 (de) * | 2001-11-23 | 2003-06-26 | Insta Elektro Gmbh | Verfahren zur Bestimmung von Widerstands- und/oder Kapazitätswerten |
-
1983
- 1983-02-15 JP JP2307383A patent/JPS59148883A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6195622A (ja) * | 1984-10-16 | 1986-05-14 | Sanyo Electric Co Ltd | A−d変換回路 |
JPS62192669A (ja) * | 1986-02-20 | 1987-08-24 | Mitsubishi Electric Corp | 抵抗値読み取り装置 |
DE10157529A1 (de) * | 2001-11-23 | 2003-06-26 | Insta Elektro Gmbh | Verfahren zur Bestimmung von Widerstands- und/oder Kapazitätswerten |
DE10157529B4 (de) * | 2001-11-23 | 2005-03-31 | Insta Elektro Gmbh | Verfahren zur Bestimmung von Widerstands- und/oder Kapazitätswerten |
EP1314988B1 (de) * | 2001-11-23 | 2009-04-15 | Insta Elektro GmbH | Verfahren zur Bestimmung von Widerstands- und/oder Kapazitätswerten |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6030451B2 (ja) | アナログ−周波数変換器 | |
US4410812A (en) | Voltage-frequency converter | |
NZ205715A (en) | Generating switching signal having reduced dc error due to interaction with switched signal | |
JPS5922441A (ja) | デジタル出力型積分回路 | |
JPS59148883A (ja) | 変換回路 | |
JPS644373B2 (ja) | ||
JPH01221677A (ja) | 停電検出装置 | |
JP2003143011A (ja) | アナログ−ディジタル変換回路 | |
US3965467A (en) | Analog-to-digital converters | |
JPH03284122A (ja) | 電源電圧監視回路 | |
JP3311208B2 (ja) | 電圧/周波数変換器 | |
SU836794A1 (ru) | Аналого-цифровой преобразователь | |
JPH0228460Y2 (ja) | ||
JPH08265112A (ja) | デユーテイ比補正回路 | |
JPH02119314A (ja) | ゼロクロス電圧検出装置 | |
GB1573724A (en) | Analogue-to-digital converter | |
JPS6211818B2 (ja) | ||
SU379883A1 (ru) | 1сесоюзная 8аштно-т?;?ш'^?г|{й1 | |
SU1005127A1 (ru) | Дифференциально-трансформаторный преобразователь аналог-код | |
JPS63133071A (ja) | 電流−周波数変換器 | |
SU1523895A1 (ru) | Преобразователь перемещени в длительность импульсов | |
SU822321A1 (ru) | Импульсный мостовой генератор | |
SU1451863A1 (ru) | Преобразователь ток-частота с импульсной обратной св зью | |
RU1780042C (ru) | Аналого-цифровой низкочастотный фазометр | |
JPH0265526A (ja) | A/dコンバータ |