JPS5872202A - アナログ式制御器の出力制限回路 - Google Patents
アナログ式制御器の出力制限回路Info
- Publication number
- JPS5872202A JPS5872202A JP17020981A JP17020981A JPS5872202A JP S5872202 A JPS5872202 A JP S5872202A JP 17020981 A JP17020981 A JP 17020981A JP 17020981 A JP17020981 A JP 17020981A JP S5872202 A JPS5872202 A JP S5872202A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- controller
- circuit
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B5/00—Anti-hunting arrangements
- G05B5/01—Anti-hunting arrangements electric
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
仁の発明は、各種のプロセス制御系に使用されるアナロ
グ式制御器の一時的な誤動作や入力信号の一時的な急変
動に対し、アナログ式制御器の出力信号を制限すゐ回路
に関するものである・ 一般に、アナログ式制御器においては、制御器自体の一
時的な誤動作や入力信号の一時的な急変動に＃Ｌ、制御
器に設定されているＰＩＤの内容によって決定される値
で出力信号が著しく変動する。この場合、この棚のアナ
ログ式制御器の出力信号をプロセス制御系の制御信号と
して用いる場合、特に応答特性の良好な制御系では、異
常信号のためプロセスの緊急停止等が発生し、プロセス
構成機器を損傷し九郵、プロセス全体の４１１能低下を
招来する難点がある。
グ式制御器の一時的な誤動作や入力信号の一時的な急変
動に対し、アナログ式制御器の出力信号を制限すゐ回路
に関するものである・ 一般に、アナログ式制御器においては、制御器自体の一
時的な誤動作や入力信号の一時的な急変動に＃Ｌ、制御
器に設定されているＰＩＤの内容によって決定される値
で出力信号が著しく変動する。この場合、この棚のアナ
ログ式制御器の出力信号をプロセス制御系の制御信号と
して用いる場合、特に応答特性の良好な制御系では、異
常信号のためプロセスの緊急停止等が発生し、プロセス
構成機器を損傷し九郵、プロセス全体の４１１能低下を
招来する難点がある。
従来、この種のアナ０１式制御器ＫｊＰいては、前述し
えような制御器自体の一時的な誤動作や入力信号の一時
的な急変動に対して、その出力信号を制限すゐ丸めの手
段は全く施されていないえめ、これを各種プロセス制御
系に応用する場合、制御系に種々の安全対策を施す必要
があシ、制御系の製造コストも増大する等の一点があっ
た。
えような制御器自体の一時的な誤動作や入力信号の一時
的な急変動に対して、その出力信号を制限すゐ丸めの手
段は全く施されていないえめ、これを各種プロセス制御
系に応用する場合、制御系に種々の安全対策を施す必要
があシ、制御系の製造コストも増大する等の一点があっ
た。
そζで、本発明者は、前述した従来のアナログ式制御器
の問題点を全て克服すべく種々検討を重ねえ結果、アナ
ログ式制御器の出力回路として、制御器の出力信号を基
準として一次遅れ信号を形成し、次いでこの一次遅れ信
号に対し一定の分圧信号を加算および減算した２つの信
号を形成し、制御器から直接出力される信号を前記２つ
の信号の振幅内に制限するよう回路構成すれば、前記問
題点を解消し得ることを突き止めえ。
の問題点を全て克服すべく種々検討を重ねえ結果、アナ
ログ式制御器の出力回路として、制御器の出力信号を基
準として一次遅れ信号を形成し、次いでこの一次遅れ信
号に対し一定の分圧信号を加算および減算した２つの信
号を形成し、制御器から直接出力される信号を前記２つ
の信号の振幅内に制限するよう回路構成すれば、前記問
題点を解消し得ることを突き止めえ。
従って、本発明の目的は、簡単な回路構成によシ、アナ
ログ式制御器自体の一時的な誤動作や入力信号の一次的
な急変動に対し、アナログ式制御器の出力信号を所定の
振幅制限内に抑制し得るアナログ式制御器の出力制限回
路を提供するにある。
ログ式制御器自体の一時的な誤動作や入力信号の一次的
な急変動に対し、アナログ式制御器の出力信号を所定の
振幅制限内に抑制し得るアナログ式制御器の出力制限回
路を提供するにある。
前記の目的を達成する丸め１本発明においては、アナロ
グ式制御器の出力信号に基づいて一次遅れ信号を形成し
、この−次遅れ信号に一定の信号を加算および減算した
２種の信号を得る信号変換回路と、この信号変換回路で
得た２種の一次遅れ信号と前記制御器の出力信号とを入
力し、制御器の出力信号を前記２種の一次遅れ信号の振
幅内に制限する振幅制限回路とを備えゐことを特徴とす
る。
グ式制御器の出力信号に基づいて一次遅れ信号を形成し
、この−次遅れ信号に一定の信号を加算および減算した
２種の信号を得る信号変換回路と、この信号変換回路で
得た２種の一次遅れ信号と前記制御器の出力信号とを入
力し、制御器の出力信号を前記２種の一次遅れ信号の振
幅内に制限する振幅制限回路とを備えゐことを特徴とす
る。
前記のアナログ式制御器の出力制限回路において、信号
変換回路は、アナログ式制御器の出力信号から一次遅れ
信号を形成すゐ積分回路および演算増幅器と、一定の分
圧信号を形成する分圧抵抗および定電圧電源と、前記−
次遅れ信号と分圧信号とを加算および減算する２つの演
算増幅器と、アナログ式制御器の出力信号を直接取出す
回路とから構成すれば好適である。
変換回路は、アナログ式制御器の出力信号から一次遅れ
信号を形成すゐ積分回路および演算増幅器と、一定の分
圧信号を形成する分圧抵抗および定電圧電源と、前記−
次遅れ信号と分圧信号とを加算および減算する２つの演
算増幅器と、アナログ式制御器の出力信号を直接取出す
回路とから構成すれば好適である。
才た。振幅制限回路は％２種の一次遅れ信号をそれぞれ
入力する演算増幅器と、アナログ式制御器の出力信号を
入力すゐ演算増幅器と、これらの増幅器の出力を一括し
て入力し前記制御器の出力信号を２種の一次遅れ信号の
振幅内に制限する出力を得る演算増幅器とから構成＋れ
ば好適である。
入力する演算増幅器と、アナログ式制御器の出力信号を
入力すゐ演算増幅器と、これらの増幅器の出力を一括し
て入力し前記制御器の出力信号を２種の一次遅れ信号の
振幅内に制限する出力を得る演算増幅器とから構成＋れ
ば好適である。
次に１本発明に係ゐアナログ式制御器の出力制限回路の
実施例につき添付図面を参照しながら以下詳細に説明す
ゐ。
実施例につき添付図面を参照しながら以下詳細に説明す
ゐ。
Ｊｌ［１図は、零発＃４に係る出力制限回路の一実施例
を示す回路図であゐ、すなわち、ｊ１１図に示す実施例
においては、アナログ式制御器ＡＣＵの出力端Ｐ、に信
号変換回路！と振幅制限回路としての中間値信号選択回
路厘とを接続したものである。
を示す回路図であゐ、すなわち、ｊ１１図に示す実施例
においては、アナログ式制御器ＡＣＵの出力端Ｐ、に信
号変換回路！と振幅制限回路としての中間値信号選択回
路厘とを接続したものである。
そこで、才ず前記信号変換回路■は次のように構成され
る。制御器ＡＣＵの出力端ＰＫ、抵抗几、とコンデンサ
Ｃ１とカーらなる積分回路と演算増幅器α１とを直列接
続して、制御器ＡＣＵの出力信号ｅ、の一次遅れ信号Ｌ
６．管形成する一次遅れ回路を備える。Ｖまた１分圧抵
抗褐により定電圧電源の出力電圧・、ｔ−分圧した分圧
信号ｅｐを形成する分圧回路を備える。
る。制御器ＡＣＵの出力端ＰＫ、抵抗几、とコンデンサ
Ｃ１とカーらなる積分回路と演算増幅器α１とを直列接
続して、制御器ＡＣＵの出力信号ｅ、の一次遅れ信号Ｌ
６．管形成する一次遅れ回路を備える。Ｖまた１分圧抵
抗褐により定電圧電源の出力電圧・、ｔ−分圧した分圧
信号ｅｐを形成する分圧回路を備える。
さらに、前記−次遅れ回路の出力端にそれぞれ一対の演
算増幅器θム２および０ム３を並列接続し、一方の演算
増幅器ＯＡ２の正側入力端に前記分圧回路の出力端を接
続すると共に他方の演算増幅器ＯＡ３の負側入力端に前
記分圧回路の出力端を接続する。この結果、前記演算増
幅器０人２からは、−次遅れ信号Ｌｅ、に分圧信号ｅを
加算し比信号”１”Ｌｅ１＋・、を出力し。
算増幅器θム２および０ム３を並列接続し、一方の演算
増幅器ＯＡ２の正側入力端に前記分圧回路の出力端を接
続すると共に他方の演算増幅器ＯＡ３の負側入力端に前
記分圧回路の出力端を接続する。この結果、前記演算増
幅器０人２からは、−次遅れ信号Ｌｅ、に分圧信号ｅを
加算し比信号”１”Ｌｅ１＋・、を出力し。
また演算増幅器ＯＡ３からは、−次遅れ信号Ｌ６．から
分圧信号・、を減算し比信号 Ｂ、 ＝Ｌ＠１−ｏｐを
出力すｂことができる。なお、信号変換回路■において
、制御器ＡＣυの出力信号・ （＝ｇ、）を直接取出す
よう回路構成すす る。このようにして、信号変換回路■においては、制御
＠ＡＣＵの出力信号・、に基づいて、前記３１ｍの信号
１ｉ１． 、 Ｂ２． Ｅｓが取出される。
分圧信号・、を減算し比信号 Ｂ、 ＝Ｌ＠１−ｏｐを
出力すｂことができる。なお、信号変換回路■において
、制御器ＡＣυの出力信号・ （＝ｇ、）を直接取出す
よう回路構成すす る。このようにして、信号変換回路■においては、制御
＠ＡＣＵの出力信号・、に基づいて、前記３１ｍの信号
１ｉ１． 、 Ｂ２． Ｅｓが取出される。
一方、中間値信号選択回路型は、前記信号変換回路■に
おいて取出される３１ｍの出力信号Ｂ、 、Ｆ）、 、
Ｅ、に対応して演算増幅器ＯＡ４ 、ＯＡＳ 。
おいて取出される３１ｍの出力信号Ｂ、 、Ｆ）、 、
Ｅ、に対応して演算増幅器ＯＡ４ 、ＯＡＳ 。
ＯＡＳを設け、これらの演算増幅器ＯＡ４ 、ＯＡＳ
。
。
ＯＡ６の各出力端を一括してさらに演算増幅器ＯＡ７に
接続した構成からなる。このように構成された中間値選
択回路肩は、制御６ＡＣＵの出力信号ｅ、に基づいて設
定された２Ｎの一次遅れ信号ｎ、 、 Ｅｌ、の振幅内
に、 前記出力信号ＥＨ＝ ６１ を制限することが
できる。
接続した構成からなる。このように構成された中間値選
択回路肩は、制御６ＡＣＵの出力信号ｅ、に基づいて設
定された２Ｎの一次遅れ信号ｎ、 、 Ｅｌ、の振幅内
に、 前記出力信号ＥＨ＝ ６１ を制限することが
できる。
次に、前述した本発明の出力制限回路の動作につ舎、ｊ
ｌＲｌｌに示す動作波形図を参照しながら説明する。
ｌＲｌｌに示す動作波形図を参照しながら説明する。
今、アナログ式制御器ＡＣＵの出力信号Ｃ１が一定であ
るとすれば、信号変換回路１で得られる２種の一次遅れ
信号Ｅ、 、 Ｅ、は、その基準信号Ｅ、に対し分圧回
路で設定した分圧信号・、の値だけ上下に変位した出力
特性を有する。
るとすれば、信号変換回路１で得られる２種の一次遅れ
信号Ｅ、 、 Ｅ、は、その基準信号Ｅ、に対し分圧回
路で設定した分圧信号・、の値だけ上下に変位した出力
特性を有する。
従って、この場合、中間値選択回路冒の出力端子Ｐ、か
ら出力される信号Ｅ０は、制御器ムＣＵの出力信号・、
と一致すゐ。なお、この場合、基準信号Ｂ、に対する一
次遅れ信号１！、、Ｂ、の各変位幅Ｗは、分圧抵抗８怠
の抵抗値によって可変的に設定することができ石、従っ
て、制御器ムＣＵの出力信号・、が、前記−次遜れ信号
ｆｉ、 、 Ｂ２の変位幅内で急変動する場合には、出
力信号Ｅ０は何の影響も受けゐことなく、常に所定値信
号を出力すゐことができる。
ら出力される信号Ｅ０は、制御器ムＣＵの出力信号・、
と一致すゐ。なお、この場合、基準信号Ｂ、に対する一
次遅れ信号１！、、Ｂ、の各変位幅Ｗは、分圧抵抗８怠
の抵抗値によって可変的に設定することができ石、従っ
て、制御器ムＣＵの出力信号・、が、前記−次遜れ信号
ｆｉ、 、 Ｂ２の変位幅内で急変動する場合には、出
力信号Ｅ０は何の影響も受けゐことなく、常に所定値信
号を出力すゐことができる。
そζで１例えば、制御器ムＣＵの出力信号ｅ。
が−次遅れ信号Ｂ、の設定値を超えて急変動（Ｍ、）し
た場合、−次遅れ信号Ｅ、は一次遅れ回路を構成する積
分回路の時定数に応じた変化を示すため、中間値選択回
路型におけＬａ力信号Ｅ０は、前記−次遅れ信号Ｅ、の
振幅制限内に制限される。ｔた。同様に、制御器λＣυ
の出力信号・、が−次遅れ信号１！２の設定値を超えて
急変動（Ｂ２）した場合も、中間値選択回路型におけゐ
出力信号Ｅ。は、前記−次選れ信号Ｅ、の振幅制限内に
制＠される。なお、この場合、−次遅れ信号１ｉｔ１．
Ｈ，の積分時定数は、積分回路を構成する抵抗Ｂ、も
しくはコンデンサＣ１の値によって可変的ＩＩ′ｃ設定
することかで会机 なお、以上の動作説明にシいては、アナログ式制御器Ａ
ＣＵの出力信号ｅ、が一定である場合について説明した
が、制御器ＡＣＵの出力信号ｅ、が急変動ではなく、緩
徐Ｋ１１幅変化する場合は、その出力信号・、に応じて
出力制限回路の出力信号Ｅ０も変化すゐことは勿論であ
ゐ・前述した実施例から明らかなように１本発明回路に
よれば、アナログ式制御器における出力信号の急変動に
対し、この出力信号の一次遅れ信号に基づいてその変動
を抑制す為ことかで会るため、プロセス制御系に直接接
続しても制御系への障害を著しく低減することができる
。従って、本発明出力制限回路を備え九アナログ式制御
器を各種プロセス制御系に応用する場合、各プロセス構
成機器の入力信号急変に伴う安全対策を緩和することか
で含、簡単な構成で製造コストの低減を図り、保守の容
易なプロセス制御系を容易に得ることがで赤ゐ。
た場合、−次遅れ信号Ｅ、は一次遅れ回路を構成する積
分回路の時定数に応じた変化を示すため、中間値選択回
路型におけＬａ力信号Ｅ０は、前記−次遅れ信号Ｅ、の
振幅制限内に制限される。ｔた。同様に、制御器λＣυ
の出力信号・、が−次遅れ信号１！２の設定値を超えて
急変動（Ｂ２）した場合も、中間値選択回路型におけゐ
出力信号Ｅ。は、前記−次選れ信号Ｅ、の振幅制限内に
制＠される。なお、この場合、−次遅れ信号１ｉｔ１．
Ｈ，の積分時定数は、積分回路を構成する抵抗Ｂ、も
しくはコンデンサＣ１の値によって可変的ＩＩ′ｃ設定
することかで会机 なお、以上の動作説明にシいては、アナログ式制御器Ａ
ＣＵの出力信号ｅ、が一定である場合について説明した
が、制御器ＡＣＵの出力信号ｅ、が急変動ではなく、緩
徐Ｋ１１幅変化する場合は、その出力信号・、に応じて
出力制限回路の出力信号Ｅ０も変化すゐことは勿論であ
ゐ・前述した実施例から明らかなように１本発明回路に
よれば、アナログ式制御器における出力信号の急変動に
対し、この出力信号の一次遅れ信号に基づいてその変動
を抑制す為ことかで会るため、プロセス制御系に直接接
続しても制御系への障害を著しく低減することができる
。従って、本発明出力制限回路を備え九アナログ式制御
器を各種プロセス制御系に応用する場合、各プロセス構
成機器の入力信号急変に伴う安全対策を緩和することか
で含、簡単な構成で製造コストの低減を図り、保守の容
易なプロセス制御系を容易に得ることがで赤ゐ。
以上１本発明の好適な実施例について説明したが、本発
明は前述し九実施例回路１ｆＣ＠定されることなく、本
発明の精神を逸脱しない範囲内において種々の設計変更
をなし得ることは勿論であゐ。
明は前述し九実施例回路１ｆＣ＠定されることなく、本
発明の精神を逸脱しない範囲内において種々の設計変更
をなし得ることは勿論であゐ。
第」図は本発明に係るアナログ式制御器の出力制限回路
の一実施例を示す回路図、第２図は第１図に示す回路の
典型的な動作波形図である。 ＡＣＵ・・・ アナログ式演算器 Ｏム１〜ＯＡ７・軸演算増幅器 Ｒ１・・・積分回路の抵抗 Ｃ１・・・ 積分回路のコンデンサ Ｒ２・・・分圧抵抗 ■ ・・・ 信号変換回路 １ ・・・ 中間値選択回路 特許出願人 日機装株式会社
の一実施例を示す回路図、第２図は第１図に示す回路の
典型的な動作波形図である。 ＡＣＵ・・・ アナログ式演算器 Ｏム１〜ＯＡ７・軸演算増幅器 Ｒ１・・・積分回路の抵抗 Ｃ１・・・ 積分回路のコンデンサ Ｒ２・・・分圧抵抗 ■ ・・・ 信号変換回路 １ ・・・ 中間値選択回路 特許出願人 日機装株式会社
Claims (1)
- （１） アナログ式制御器の出力信号に基づいて一次
遅れ信号を形成し、この−次遅れ信号に一定の信号を加
算および減算した２種の信号を得ゐ信号変換回路と、こ
の信号変換回路で得た２種の一次遅れ信号と前記制御器
の出力信号とを入力し、制御器の出力信号を前記２種の
一次遅れ信号の振幅内に制限する振幅制限回路とを備え
ゐことを特徴とするアナログ式制御器の出力制限回路。 ■ 信号変換回路は、アナログ式制御器の出力信号から
一次遅れ信号を形成する積分回路および演算増幅器と、
一定の分圧信号を形成する分圧抵抗および定電圧電源と
、前記−次遅れ信号と分圧信号とを加算および減算する
２つの演算増幅器と、アナログ式制御器の出力信号を直
接取出す回路とから構成してなＪ１特許請求の範囲５１
１１項記載のアナログ式制御器の出力制限回路。 Ｃ）振幅制限回路は、２ｍの一次遅れ信号をそれぞれ人
力すゐ演算増幅器と、アナ０１式制御器の出力信号を入
力する演算増幅器と、これらの増幅器の出力を一括して
入力し前記制御器の出力信号を２種の一次遅れ信号の振
幅内に制限する出力を得る演算増幅器と必ら構成してな
る特許請求の範ｉ！１ｊ１１項記載のアナログ式制御器
の出力制限回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17020981A JPS5872202A (ja) | 1981-10-26 | 1981-10-26 | アナログ式制御器の出力制限回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17020981A JPS5872202A (ja) | 1981-10-26 | 1981-10-26 | アナログ式制御器の出力制限回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5872202A true JPS5872202A (ja) | 1983-04-30 |
Family
ID=15900684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17020981A Pending JPS5872202A (ja) | 1981-10-26 | 1981-10-26 | アナログ式制御器の出力制限回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5872202A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63137301A (ja) * | 1986-11-14 | 1988-06-09 | ローベルト・ボツシユ・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | コンピュータ制御―操作装置の監視方法及び監視回路装置 |
| US5367610A (en) * | 1988-09-28 | 1994-11-22 | Omron Tateisi Electronics Co. | Fuzzy controller for selecting an input signal |
-
1981
- 1981-10-26 JP JP17020981A patent/JPS5872202A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63137301A (ja) * | 1986-11-14 | 1988-06-09 | ローベルト・ボツシユ・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | コンピュータ制御―操作装置の監視方法及び監視回路装置 |
| US5367610A (en) * | 1988-09-28 | 1994-11-22 | Omron Tateisi Electronics Co. | Fuzzy controller for selecting an input signal |
| USRE36421E (en) * | 1988-09-28 | 1999-11-30 | Omron Corporation | Fuzzy controller for selecting an input signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2016112747A1 (zh) | 一种无均流母线的并联均流装置和控制方法 | |
| US3979720A (en) | Apparatus for monitoring a redundant multi-channel analog system | |
| JPS5872202A (ja) | アナログ式制御器の出力制限回路 | |
| GB1584519A (en) | Voltage regulator | |
| JPWO2010041338A1 (ja) | 調節装置 | |
| US3705978A (en) | Time shared digital and analog process control | |
| CN107040228B (zh) | 一种适用于非线性调节器的失灵电路 | |
| US5298868A (en) | Gain control amplifier | |
| US2939066A (en) | Variable damped servomotor system | |
| US3732478A (en) | High gain null-balance servo system | |
| US3113749A (en) | Aircraft automatic control apparatus | |
| US3070735A (en) | Servo system | |
| SU1079150A1 (ru) | Электропривод посто нного тока | |
| JPH0417570A (ja) | インバータの電圧制御方法 | |
| SU800961A1 (ru) | Релейное управл ющее устройство | |
| SU392456A1 (ru) | Электронное регилирующее устройство | |
| JPH0226225A (ja) | 直流送電制御装置 | |
| SU657442A1 (ru) | Ограничитель уровн сигнала | |
| US2955215A (en) | Signal modifier | |
| SU1171750A2 (ru) | Электрическа след ща система | |
| JPS62125401A (ja) | Ｉ−ｐｄ制御回路 | |
| SU1644087A1 (ru) | Пневматический регул тор | |
| JP3061917B2 (ja) | コンバータの制御装置 | |
| JPS61128303A (ja) | 比例積分装置 | |
| SU758069A1 (ru) | Устройство для автоматического переключения пропорционально-дифференциальных регуляторов 1 |