JPS58213350A - マイクロプログラムのロ−デイング方式 - Google Patents
マイクロプログラムのロ−デイング方式Info
- Publication number
- JPS58213350A JPS58213350A JP57095733A JP9573382A JPS58213350A JP S58213350 A JPS58213350 A JP S58213350A JP 57095733 A JP57095733 A JP 57095733A JP 9573382 A JP9573382 A JP 9573382A JP S58213350 A JPS58213350 A JP S58213350A
- Authority
- JP
- Japan
- Prior art keywords
- processing unit
- control
- floppy
- central processing
- microprogram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/24—Loading of the microprogram
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、初期マイクロプログラム・コーディングを高
速で行い得るようになったマイクロプログラムのローデ
ィング方式に関するものである。
速で行い得るようになったマイクロプログラムのローデ
ィング方式に関するものである。
データ処理システムの電源投入が行われたときには、チ
ャネルや中央処理装置の制御記憶にマイクロプログラム
をローディングし、しかる後にオペレーティング・シス
テムや６楓のプログラムを主記憶忙ロープインクしてい
る。従来技術においては、マイクロプログラムのローデ
ィングは全てサポート・プロセッサのような補助処理装
置が行っている。しかし、この補助処理装置は中央処理
装置に比べて小型であるので、従来方式は初期マイクロ
プログラム・ローディングに相当の時間を必要とすると
いう欠点を有している。とくに、チャネルの数が多い場
合には、この欠点が顕著に現われる。
ャネルや中央処理装置の制御記憶にマイクロプログラム
をローディングし、しかる後にオペレーティング・シス
テムや６楓のプログラムを主記憶忙ロープインクしてい
る。従来技術においては、マイクロプログラムのローデ
ィングは全てサポート・プロセッサのような補助処理装
置が行っている。しかし、この補助処理装置は中央処理
装置に比べて小型であるので、従来方式は初期マイクロ
プログラム・ローディングに相当の時間を必要とすると
いう欠点を有している。とくに、チャネルの数が多い場
合には、この欠点が顕著に現われる。
本発明は、上記の欠点全除去するものであって、チャネ
ルの数が多い場合でも初期マイクロプログラム・ローデ
ィングを短時間に行い得るようになったマイクロプログ
ラムのローディング方式を提供することを目的としてい
る。
ルの数が多い場合でも初期マイクロプログラム・ローデ
ィングを短時間に行い得るようになったマイクロプログ
ラムのローディング方式を提供することを目的としてい
る。
そしてそのため、本発明のマイクロプログラムのローデ
ィング方式は、マイクはプログラム制御の中央処理装置
と、フロッピィ・ディスク装置と、該フロッピィ・ディ
スク装置を制御するフロッピィ制御装置と、主記憶と、
複数台のマイクロプログラム制御のチャネルと、補助処
理装置とを有し、且つ１台のチャネルが入出力バスを介
して上記フロッピィ制御装置と接続され、上記補助処理
装置が入出力バスを介して上記フロッピィ制御装置と接
続されると共に上記中央処理装置の制御記憶及びフロッ
ピィ制御装置に接続されたチャネルの制御記憶にデータ
を書込み得るように構成され、フロッピィ制御装置に接
続されたチャネル以外のチャネルの制御記憶と上記主記
憶との間がインタフェースで接続され、上記中央処理装
置の命令の実行により、上記主記憶のデータ全上記フロ
ッピィ制御装置に接続されたチャネル以外のチャネルの
制御記憶に書込み得るように構成されたデータ処理シス
テムにおいて、上記フロッピィ・ディスク装置に装着さ
れるフロッピィ・ディスクの一面に、上記補助処理装置
のためのプートストラップ、上記補助処理装置のための
モニタ、上記補助処理装置のためのローディング・プロ
グラム、上記中央処理装置の制御記憶に格納すべきマイ
クロプログラム及び上記フロッピィ制御装置に接続され
たチャネルの制御記憶に格納すべきマイクロプログラム
を予め記録し、上記フロッピィ・ディスクの他面に、上
記中央処理装置のためのプートストラップ、上記中央処
理装置のための入出力制御ルーチン、上記中央処理装置
のだめのローディング・プログラム、リンケージ・ベク
トル及び上記フロッピィ制御装置に接続されたチャネル
以外のチャネルの制御記憶に格納すべきマイクロプログ
ラムを予め記録し、システムの電源投入が行われたとき
、上記フロッピィ・ディスクの一面から上記補助処理装
置のためのプートストラップを読出して上記補助処理装
置の記憶装置忙書込み当該プートストラップを上記補助
処理装置に実行させることによ１１゜ り上記補助処理装置のためのモニタ及びローディング・
プログラムを上記フロッピィ・ディスクの一面から読出
して上記補助処理装置の記憶装置に書込み、当該ローデ
ィング・プログラム全上記補助処理装置に実行させるこ
とにより、上記中央処理装置の制御記憶および上記フロ
ッピィ制御装置に接続されたチャネルの制御記憶に格納
すべきマイクロプログラムを上記フロッピィ・ディスク
の一面から読出して上記中央処理装置の制御記憶および
上記フロッピィ制御装置の制御記憶に書込み、上記中央
処理装置の制御記憶および上記フロッピィ制御装置の制
御記憶にマイクロプログラムを書込んだ後、上記中央処
理装置のためのプートストラップを上記フロッピィ・デ
ィスクの他面から読出して上記主記憶に書込み、当該プ
ートストラップを上記中央処理装置に実行させることに
より、上記中央処理装置のための入出力制御ルーチンお
よびローディング・プログラムを上記フロッピィ・ディ
スクの他面から読出して主記憶に書込み、当該ローディ
ング・プログラムを上記中央処理装置に実行させること
により、上記フロッピィ制御装置に接続されたチャネル
以外のチャネルの制御記憶に格納すべきマイクロプログ
ラム全バースト・モードで上記フロッピィ・ディスクの
他面から読出して上記主記憶に書込み、しかる後にリン
ケージ・ベクトルを参照して上記フロッピィ制御装置の
接続されたチャネル以外のチャネルの制御記憶に該当す
るマイクロプログラムを格納することを特徴とするもの
である。
ィング方式は、マイクはプログラム制御の中央処理装置
と、フロッピィ・ディスク装置と、該フロッピィ・ディ
スク装置を制御するフロッピィ制御装置と、主記憶と、
複数台のマイクロプログラム制御のチャネルと、補助処
理装置とを有し、且つ１台のチャネルが入出力バスを介
して上記フロッピィ制御装置と接続され、上記補助処理
装置が入出力バスを介して上記フロッピィ制御装置と接
続されると共に上記中央処理装置の制御記憶及びフロッ
ピィ制御装置に接続されたチャネルの制御記憶にデータ
を書込み得るように構成され、フロッピィ制御装置に接
続されたチャネル以外のチャネルの制御記憶と上記主記
憶との間がインタフェースで接続され、上記中央処理装
置の命令の実行により、上記主記憶のデータ全上記フロ
ッピィ制御装置に接続されたチャネル以外のチャネルの
制御記憶に書込み得るように構成されたデータ処理シス
テムにおいて、上記フロッピィ・ディスク装置に装着さ
れるフロッピィ・ディスクの一面に、上記補助処理装置
のためのプートストラップ、上記補助処理装置のための
モニタ、上記補助処理装置のためのローディング・プロ
グラム、上記中央処理装置の制御記憶に格納すべきマイ
クロプログラム及び上記フロッピィ制御装置に接続され
たチャネルの制御記憶に格納すべきマイクロプログラム
を予め記録し、上記フロッピィ・ディスクの他面に、上
記中央処理装置のためのプートストラップ、上記中央処
理装置のための入出力制御ルーチン、上記中央処理装置
のだめのローディング・プログラム、リンケージ・ベク
トル及び上記フロッピィ制御装置に接続されたチャネル
以外のチャネルの制御記憶に格納すべきマイクロプログ
ラムを予め記録し、システムの電源投入が行われたとき
、上記フロッピィ・ディスクの一面から上記補助処理装
置のためのプートストラップを読出して上記補助処理装
置の記憶装置忙書込み当該プートストラップを上記補助
処理装置に実行させることによ１１゜ り上記補助処理装置のためのモニタ及びローディング・
プログラムを上記フロッピィ・ディスクの一面から読出
して上記補助処理装置の記憶装置に書込み、当該ローデ
ィング・プログラム全上記補助処理装置に実行させるこ
とにより、上記中央処理装置の制御記憶および上記フロ
ッピィ制御装置に接続されたチャネルの制御記憶に格納
すべきマイクロプログラムを上記フロッピィ・ディスク
の一面から読出して上記中央処理装置の制御記憶および
上記フロッピィ制御装置の制御記憶に書込み、上記中央
処理装置の制御記憶および上記フロッピィ制御装置の制
御記憶にマイクロプログラムを書込んだ後、上記中央処
理装置のためのプートストラップを上記フロッピィ・デ
ィスクの他面から読出して上記主記憶に書込み、当該プ
ートストラップを上記中央処理装置に実行させることに
より、上記中央処理装置のための入出力制御ルーチンお
よびローディング・プログラムを上記フロッピィ・ディ
スクの他面から読出して主記憶に書込み、当該ローディ
ング・プログラムを上記中央処理装置に実行させること
により、上記フロッピィ制御装置に接続されたチャネル
以外のチャネルの制御記憶に格納すべきマイクロプログ
ラム全バースト・モードで上記フロッピィ・ディスクの
他面から読出して上記主記憶に書込み、しかる後にリン
ケージ・ベクトルを参照して上記フロッピィ制御装置の
接続されたチャネル以外のチャネルの制御記憶に該当す
るマイクロプログラムを格納することを特徴とするもの
である。
以下、本発明を図面を参照しつつ説明する。
第１図は本発明が適用されるデータ処理システムのシス
テム構成を示す図、第２図（イ）、（ロ）はフロッピィ
・ディスクの前面および後面を示す図、第３図は補助処
理装置の記憶装置に格納されるプログラムを示す図、第
４図は主記憶装置に格納されるプログラムおよびデータ
を示す図、第５図はリンケージ・ベクトルを説明する図
、第６図は本発明における主記憶と制御記憶のインタフ
ェースを示す図、第７図はセンス・コントロール・テー
ブル金示す図である。
テム構成を示す図、第２図（イ）、（ロ）はフロッピィ
・ディスクの前面および後面を示す図、第３図は補助処
理装置の記憶装置に格納されるプログラムを示す図、第
４図は主記憶装置に格納されるプログラムおよびデータ
を示す図、第５図はリンケージ・ベクトルを説明する図
、第６図は本発明における主記憶と制御記憶のインタフ
ェースを示す図、第７図はセンス・コントロール・テー
ブル金示す図である。
第１図において、１は主記憶、２は中央処理装置、３は
布線論理の補助処理装置、４はフロッピィ・ディスク装
置、５はフロッピィ制御装置、６は中央処理装置１の制
御記憶、７−０ないし７−ルはチャネル、８−０ないし
８− ｎはチャネルの制御記憶をそれぞれ示している。
布線論理の補助処理装置、４はフロッピィ・ディスク装
置、５はフロッピィ制御装置、６は中央処理装置１の制
御記憶、７−０ないし７−ルはチャネル、８−０ないし
８− ｎはチャネルの制御記憶をそれぞれ示している。
主記憶１と制御記憶７−１ないし７− ｎの間には、専
用のインタフェースが設けられ、中央処理装置１の命令
により主記憶１のデータ（マイクロプログラム）全制御
記憶７−１ないし７− ｎに直接書込むことが出来る。
用のインタフェースが設けられ、中央処理装置１の命令
により主記憶１のデータ（マイクロプログラム）全制御
記憶７−１ないし７− ｎに直接書込むことが出来る。
補助処理装置３は先に述べたように例えばサポート・プ
ロセッサであって、補助処理装置３と制御記憶６の間お
よび補助処理装置３と制御記憶８−０の間には専用のイ
ンタフェースが設けられている。補助処理装置３とフロ
ッピィ制御装置５の間には入出力バスが設けられ、また
チャネル８−０とフロッピィ制御装置５の間にも入出力
バスが設けられている。フロッピィ制御装置５はセンス
・コントロール・テーブル會有している。
ロセッサであって、補助処理装置３と制御記憶６の間お
よび補助処理装置３と制御記憶８−０の間には専用のイ
ンタフェースが設けられている。補助処理装置３とフロ
ッピィ制御装置５の間には入出力バスが設けられ、また
チャネル８−０とフロッピィ制御装置５の間にも入出力
バスが設けられている。フロッピィ制御装置５はセンス
・コントロール・テーブル會有している。
第２図（イ）、（ロ）はフロッピィ・ディスクの前面お
よび後面を示すものであって、ＩＤ７は前面であること
を示す識別子、Ｂｆは補助処理装置３のためのプートス
トラップ、ＩＤγは後面であることを示す識別子、Ｂｒ
は中央処理装置１のためのプートストラップをそれぞれ
示している。フロッピィ・ディスクの前面には、補助処
理装置のためのプートストラップ、補助処理装置のため
のモニタ、補助処理装置のためのローディング・プログ
ラム、その他の補助処理装置のための各種プログラム、
制御記憶６に格納すべきマイクロプログラム及び制御記
憶８−０に格納すべきマイクロプログラムなどが予め記
録されている。フロッピィ・ディスクの後面には、中央
処理装置のためのプートストラップ、中央処理装置のた
めの入出力制御ルーチン、中央処理装置のためのローデ
ィング・プログラム、リンケージ・ベクトル及び制御記
憶８−１ないし８−ｎに格納すべきマイクロプログラム
などが予め記録されている。
よび後面を示すものであって、ＩＤ７は前面であること
を示す識別子、Ｂｆは補助処理装置３のためのプートス
トラップ、ＩＤγは後面であることを示す識別子、Ｂｒ
は中央処理装置１のためのプートストラップをそれぞれ
示している。フロッピィ・ディスクの前面には、補助処
理装置のためのプートストラップ、補助処理装置のため
のモニタ、補助処理装置のためのローディング・プログ
ラム、その他の補助処理装置のための各種プログラム、
制御記憶６に格納すべきマイクロプログラム及び制御記
憶８−０に格納すべきマイクロプログラムなどが予め記
録されている。フロッピィ・ディスクの後面には、中央
処理装置のためのプートストラップ、中央処理装置のた
めの入出力制御ルーチン、中央処理装置のためのローデ
ィング・プログラム、リンケージ・ベクトル及び制御記
憶８−１ないし８−ｎに格納すべきマイクロプログラム
などが予め記録されている。
初期状態では、フロッピィ制御装置５のセンス・コント
ロール・テーブルは、補助処理装置５と入出力動作を行
うべきこと及びフロッピィ・ディスクの前面の先頭レコ
ードをアクセスすべきことを指示している。なお、フロ
ッピィ・ディ゛スクの前面の先頭には、識別子ＩＤｆお
よびプートストラップＢｆが書込まれている。システム
の電源が投入されると、プートストラップＢｆが第３図
に示すように補助処理装置３の記憶装置に書込まれる。
ロール・テーブルは、補助処理装置５と入出力動作を行
うべきこと及びフロッピィ・ディスクの前面の先頭レコ
ードをアクセスすべきことを指示している。なお、フロ
ッピィ・ディ゛スクの前面の先頭には、識別子ＩＤｆお
よびプートストラップＢｆが書込まれている。システム
の電源が投入されると、プートストラップＢｆが第３図
に示すように補助処理装置３の記憶装置に書込まれる。
このプートストラップＢｆが補助処理装置３により実行
されると、モニタおよびローディング・プログラムが補
助処理装置の記憶装置に書込まれる。こ（７）ｏ−ディ
ング・プログラムは、制御記憶６および制御記憶８−０
にマイクロプログラムを格納するためのものである。こ
のローディング・プログラムが補助処理装置によって実
行されると、制御記憶６忙格納すべきマイクロプログラ
ムがフロッピィ・ディスクの前面より読出されてバッフ
ァ域に書込まれ、しかる後に制御記憶６に格納される。
されると、モニタおよびローディング・プログラムが補
助処理装置の記憶装置に書込まれる。こ（７）ｏ−ディ
ング・プログラムは、制御記憶６および制御記憶８−０
にマイクロプログラムを格納するためのものである。こ
のローディング・プログラムが補助処理装置によって実
行されると、制御記憶６忙格納すべきマイクロプログラ
ムがフロッピィ・ディスクの前面より読出されてバッフ
ァ域に書込まれ、しかる後に制御記憶６に格納される。
制御記憶６にマイクロプログラムを格納した後、補助処
理装置３は中央処理装置６を起動する。起動されると、
中央処理装置６はマイクロプログラムのアイドル・ルー
チンを実行する。中央処理装置６を起動した後、ローデ
ィング・プログラムの実行により、制御記憶８−０に格
納すべきマイクロプログラムがフロッピィ・ディスクの
前面より読出され、バッファ域に書込まれ、しかる後に
制御記憶８−０に書込まれる。制御記憶８−０へのマイ
クロプログラムの格納が完了すると、チャネル７−０は
起動される。チャネル７−０を起動した後、ローディン
グ・プログラム内の命令の実行によりフロッピィ制御装
置５内のセンス・コントロール・テーブルが操作され、
これによりフロッピィ制御装置５と補助処理装置３との
間の入出力バスはディスエイプルされ、フロッピィ制御
装置５とチャネル７−０の間の入出力バスはイネーブル
される。入出力バスを切換えた後、ローディング・プロ
グラムの中の命令の実行により、フロッピィ・ディスク
の後面の先頭よりデータ全読出するための指示（リター
ン・ツー・ゼロ）がフロッピィ制御装置５に対して出さ
れる。リターン・ツー・ゼロの発行後、ローディング・
プログラムの中の命令の実行により、プートストラップ
ＢＴをロードすべきことを指示する指示がフロッピィ制
御装置５に対して出される。
理装置３は中央処理装置６を起動する。起動されると、
中央処理装置６はマイクロプログラムのアイドル・ルー
チンを実行する。中央処理装置６を起動した後、ローデ
ィング・プログラムの実行により、制御記憶８−０に格
納すべきマイクロプログラムがフロッピィ・ディスクの
前面より読出され、バッファ域に書込まれ、しかる後に
制御記憶８−０に書込まれる。制御記憶８−０へのマイ
クロプログラムの格納が完了すると、チャネル７−０は
起動される。チャネル７−０を起動した後、ローディン
グ・プログラム内の命令の実行によりフロッピィ制御装
置５内のセンス・コントロール・テーブルが操作され、
これによりフロッピィ制御装置５と補助処理装置３との
間の入出力バスはディスエイプルされ、フロッピィ制御
装置５とチャネル７−０の間の入出力バスはイネーブル
される。入出力バスを切換えた後、ローディング・プロ
グラムの中の命令の実行により、フロッピィ・ディスク
の後面の先頭よりデータ全読出するための指示（リター
ン・ツー・ゼロ）がフロッピィ制御装置５に対して出さ
れる。リターン・ツー・ゼロの発行後、ローディング・
プログラムの中の命令の実行により、プートストラップ
ＢＴをロードすべきことを指示する指示がフロッピィ制
御装置５に対して出される。
プートストラップＢｒをロードすべきことが指示される
と、フロッピィ制御装置５は、データ読取り要求をチャ
ネル７−０に対して送出する。チャネル７−〇は、この
読取り要求を受取ると第４図に示すようにプートストラ
ップ１３ｙｉ主記憶１に書込む。このプートストラップ
Ｂｒが中央処理装置２によって実行されると、入出力制
御ルーチンおよびローディング・プログラムがフロッピ
ィ・ディスクの後面より読出され、主記憶ｌに書込れる
。
と、フロッピィ制御装置５は、データ読取り要求をチャ
ネル７−０に対して送出する。チャネル７−〇は、この
読取り要求を受取ると第４図に示すようにプートストラ
ップ１３ｙｉ主記憶１に書込む。このプートストラップ
Ｂｒが中央処理装置２によって実行されると、入出力制
御ルーチンおよびローディング・プログラムがフロッピ
ィ・ディスクの後面より読出され、主記憶ｌに書込れる
。
ローディング・プログラムが主記憶１に書込れた後、こ
のローディング・プログラムが中央処理装置２によって
実行される。このローディング・プログラムの実行によ
り、フロッピィ・ディスクの後面の全データがバースト
・モードで主記憶１に移される。フロッピィ・ディスク
の後面の全データを主記憶１に移した後、ローディング
・プログラムは、リンケージ・ベクトルを参照し、制御
記憶８−１ないし８−ルのそれぞれに該当するマイクロ
プログラムを格納する。リンケージ・ベクトルは、第５
図に示すように、チャネル・アドレス部と主記憶アドレ
ス部とより成るデータ要素をチャネル対応に有している
。チャネルアドレス部はチャネルの機番を示すものであ
り、主記憶アドレス部は、そのチャネルの制御記憶にロ
ーディングされるべきマイクロプログラムの主記憶上で
の格納場所を示している。■はインバリッド部を示し、
インバリッド部工はマイクロプログラムのローディング
が必要であるか否かを示すものである。
のローディング・プログラムが中央処理装置２によって
実行される。このローディング・プログラムの実行によ
り、フロッピィ・ディスクの後面の全データがバースト
・モードで主記憶１に移される。フロッピィ・ディスク
の後面の全データを主記憶１に移した後、ローディング
・プログラムは、リンケージ・ベクトルを参照し、制御
記憶８−１ないし８−ルのそれぞれに該当するマイクロ
プログラムを格納する。リンケージ・ベクトルは、第５
図に示すように、チャネル・アドレス部と主記憶アドレ
ス部とより成るデータ要素をチャネル対応に有している
。チャネルアドレス部はチャネルの機番を示すものであ
り、主記憶アドレス部は、そのチャネルの制御記憶にロ
ーディングされるべきマイクロプログラムの主記憶上で
の格納場所を示している。■はインバリッド部を示し、
インバリッド部工はマイクロプログラムのローディング
が必要であるか否かを示すものである。
第６図は本発明における主記憶と制御記憶のインタフェ
ースの１例を示す図である。第６図において、９−ｎは
ＤＭＡ機構、１０はセレクト・レジスタ、１ｆは起動ラ
ッチをそれぞれ示している。
ースの１例を示す図である。第６図において、９−ｎは
ＤＭＡ機構、１０はセレクト・レジスタ、１ｆは起動ラ
ッチをそれぞれ示している。
主記憶１に全てのマイクロプログラムをローディングし
たあと、セレクト・レジスタＩＯＫチャネルの選択をセ
ットし、同時に起動指示をそのチャネルのＤＭＡ機構に
出すと、そのＤＭＡ機構は主記憶１にあるベツグを読出
し、対応するマイクロプログラムのＭＳアドレスをイン
デックスしてマイクロプログラムを自己の制御記憶にロ
ーディングする。
たあと、セレクト・レジスタＩＯＫチャネルの選択をセ
ットし、同時に起動指示をそのチャネルのＤＭＡ機構に
出すと、そのＤＭＡ機構は主記憶１にあるベツグを読出
し、対応するマイクロプログラムのＭＳアドレスをイン
デックスしてマイクロプログラムを自己の制御記憶にロ
ーディングする。
第７図１ｄセンス・コントロール・テーブル畏全示す図
である。第７図において、ＳＴはセンス・テーブル、Ｃ
Ｔはコントロール・テーブルをそれぞれ示している。ノ
・−ドウエアのラッチにデータ全書込むことをコントロ
ール操作と言い、ノ・−ドウエアのラッチに保持されて
いるデータを読み出すことをセンス操作と言う。センス
・コントロール操作は各々ラッチのアクセス・アドレス
を持っているが、その各々のアドレスに対応してラッチ
の意味付けを行う。この意味付けを行うものをセンス奉
コントロール・テーブルト言つ。
である。第７図において、ＳＴはセンス・テーブル、Ｃ
Ｔはコントロール・テーブルをそれぞれ示している。ノ
・−ドウエアのラッチにデータ全書込むことをコントロ
ール操作と言い、ノ・−ドウエアのラッチに保持されて
いるデータを読み出すことをセンス操作と言う。センス
・コントロール操作は各々ラッチのアクセス・アドレス
を持っているが、その各々のアドレスに対応してラッチ
の意味付けを行う。この意味付けを行うものをセンス奉
コントロール・テーブルト言つ。
以上の説明から明らかなように、本発明によれば
（イ） マイクロプログラムのローディング全高速で行
い得ること。
い得ること。
（ロ） フロッピィ・ディスクが一枚で済むこと。
（ハ） フロッピィ・ディスクの後面の残りの部分が前
面の拡張部分として使用できること。
面の拡張部分として使用できること。
に） リンケージ・ベクトルを利用することにより、１
台のチャネルの制御記憶に対してのみマイクロプログラ
ムをローディングすることが可能なこと。
台のチャネルの制御記憶に対してのみマイクロプログラ
ムをローディングすることが可能なこと。
等の顕著な作用効果を奏することが出来る。
第１図は本発明が適用されるデータ処理システムのシス
テム構成を示す図、第２図（イ）、（ロ）はフロッピィ
・ディスクの前面および後面を示す図、第３図は補助処
理装置の記憶装置に格納されるプログラムを示す図、第
４図は主記憶装置に格納されるプログラムおよびデータ
を示す図、第５図はリンケージ・ベクトルを説明する図
、第６図は本発明における主記憶と制御記憶のインタフ
ェースを示す図、第７図はセンス・コントロール・テー
ブルを示す図である。 １・・・主記憶、２・・・中央処理装置、３・・・布線
論理の補助処理装置、４・・・フロッピィ・ディスク装
置、６・−・中央処理装置１の制御記憶、７−１ないし
７− ｎ・・・チャネル、８−０ないし８− ｎ・・・
チャネルの制御記憶。 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部 ｆ１図 才２図 ャ３閃 ヤ４図 尤ダ図
テム構成を示す図、第２図（イ）、（ロ）はフロッピィ
・ディスクの前面および後面を示す図、第３図は補助処
理装置の記憶装置に格納されるプログラムを示す図、第
４図は主記憶装置に格納されるプログラムおよびデータ
を示す図、第５図はリンケージ・ベクトルを説明する図
、第６図は本発明における主記憶と制御記憶のインタフ
ェースを示す図、第７図はセンス・コントロール・テー
ブルを示す図である。 １・・・主記憶、２・・・中央処理装置、３・・・布線
論理の補助処理装置、４・・・フロッピィ・ディスク装
置、６・−・中央処理装置１の制御記憶、７−１ないし
７− ｎ・・・チャネル、８−０ないし８− ｎ・・・
チャネルの制御記憶。 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部 ｆ１図 才２図 ャ３閃 ヤ４図 尤ダ図
Claims (1)
- マイクロプログラム制御の中央処理装置と、フロッピィ
・ディスク装置と、該フロッピィ・ディスク装置を制御
するフロッピィ制御装置と、主記憶と、複数台のマイク
ロプログラム制御のチャネルと、補助処理装置とを有し
、且つ１台のチャネルが入出力パスを介して上記フロッ
ピィ制御装置と接続され、上記補助処理装置が入出力バ
スを介して上記フロッピィ制御装置と接続されると共に
上記中央処理装置の制御記憶及びフロッピィ制御装置に
接続されたチャネルの制御記憶にデータを書込み得るよ
うに構成され、フロッピィ制御装置に接続されたチャネ
ル以外のチャネルの制御記憶と上記主記憶との間がイン
タフェースで接続され、上記中央処理装置の命令の実行
により、上記主記憶のデータを上記フロッピィ制御装置
に接−続されたチャネル以外のチャネルの制御記憶に書
込み得るように構成されたデータ処理システムにおいて
、上記フロッピィ・ディスク装置に装着されるフロッピ
ィ・ディスクの一面に、上記補助処理装置のためのプー
トストラップ、上記補助処理装置のためのモニタ、上記
補助処理装置のためのローディング・プログラム、上記
中央処理装置の制御記憶に格納すべきマイクロプログラ
ム及び上記フロッピィ制御装置に接続されたチャネルの
制御記憶に格納すべきマイクロプログラムを予め記録し
、上記フロッピィ・ディスクの他面に、上記中央処理装
置のためのプートストラップ、上記中央処理装置のため
の入出力制御ルーチン、上記中央処理装置のためのロー
ディング・プログラム、リンケージ・ベクトル及び上記
フロッピィ制御装置に接続されたチャネル以外のチャネ
ルの制御記憶に格納すべきマイクロプログラムを予め記
録し、システムの電源投入が行われたとき、上記フロッ
ピィ・ディスクの一面から上記補助処理装置のためのプ
−トストラップを読出して上記補助処理装置の記憶装置
に書込み当該プートストラップを上記補助処理装置に実
行させることにより上記補助処理装置のためのモニタ及
びローディング・プログラムを上記フロッピィ・ディス
クの一面から読出して上記補助処理装置の記憶装置に書
込み、当該ローディング・プログラムを上記補助処理装
置に実行させることにより、上記中央処理装置の制御記
憶および上記フロッピィ制御装置に接続されたチャネル
の制御記憶に格納すべきマイクロプログラムを上記フロ
ッピィ・ディスクの一面から読出して上記中央処理装置
の制御記憶および上記フロッピィ制御装置の制御記憶に
書込み、上記中央処理装置の制御記憶および上記フロッ
ピィ制御装置の制御記憶にマイクロプログラム全書込ん
だ後、上記中央処理装置のためのプートストラップを上
記フロッピィ・ディスクの他面から読出して上記主記憶
に書込み、当該プートストラップを上記中央処理装置に
実行させることにより、上記中央処理装置のための入出
力制御ルーチンおよびローディング・プログラム金上記
フロッピィ・ディスクの他面から読出して主記憶に書込
み、当該ローディング・プログラムを上記中央処理装置
に実行させることにより、上記フロッピィ制御装置に接
続されたチャネル以外のチャネルの制御記憶に格納すべ
きマイクロプログラムをバースト・モードで上記フロッ
ピィ・ディスクの他面から読出して上記主記憶に書込み
、しかる後にリンケージ・ベクトルを参照して上記フロ
ッピィ制御装置の接続されたチャネル以外のチャネルの
制御記憶に該轟するマイクロプログラムを格納すること
を特徴とするマイクロプログラムのローディング方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57095733A JPS58213350A (ja) | 1982-06-04 | 1982-06-04 | マイクロプログラムのロ−デイング方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57095733A JPS58213350A (ja) | 1982-06-04 | 1982-06-04 | マイクロプログラムのロ−デイング方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58213350A true JPS58213350A (ja) | 1983-12-12 |
| JPS6362770B2 JPS6362770B2 (ja) | 1988-12-05 |
Family
ID=14145670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57095733A Granted JPS58213350A (ja) | 1982-06-04 | 1982-06-04 | マイクロプログラムのロ−デイング方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58213350A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61246855A (ja) * | 1985-03-29 | 1986-11-04 | Fujitsu Ltd | チヤネル・イニシヤル・マイクロ・プログラム・ロ−ディング処理方式 |
| JPS62103735A (ja) * | 1985-10-30 | 1987-05-14 | Sony Corp | プログラム転送装置 |
| JPS62119639A (ja) * | 1985-11-20 | 1987-05-30 | Sony Corp | プログラム転送装置 |
| JPS6378255A (ja) * | 1986-09-20 | 1988-04-08 | Alps Electric Co Ltd | プログラムの実行システム |
| EP0315111A2 (en) * | 1987-10-31 | 1989-05-10 | Sharp Kabushiki Kaisha | Data processing device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0578025U (ja) * | 1992-03-24 | 1993-10-22 | 株式会社ケンウッド | スペクトラムアナライザ |
-
1982
- 1982-06-04 JP JP57095733A patent/JPS58213350A/ja active Granted
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61246855A (ja) * | 1985-03-29 | 1986-11-04 | Fujitsu Ltd | チヤネル・イニシヤル・マイクロ・プログラム・ロ−ディング処理方式 |
| JPH0359460B2 (ja) * | 1985-03-29 | 1991-09-10 | Fujitsu Ltd | |
| JPS62103735A (ja) * | 1985-10-30 | 1987-05-14 | Sony Corp | プログラム転送装置 |
| JPS62119639A (ja) * | 1985-11-20 | 1987-05-30 | Sony Corp | プログラム転送装置 |
| JPS6378255A (ja) * | 1986-09-20 | 1988-04-08 | Alps Electric Co Ltd | プログラムの実行システム |
| EP0315111A2 (en) * | 1987-10-31 | 1989-05-10 | Sharp Kabushiki Kaisha | Data processing device |
| US5179697A (en) * | 1987-10-31 | 1993-01-12 | Sharp Kabushiki Kaisha | System for deleting prioritized data stored in second memory after all the data has been successfully transferred to first memory |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6362770B2 (ja) | 1988-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3478322A (en) | Data processor employing electronically changeable control storage | |
| JPS5943456A (ja) | 情報処理装置 | |
| JPS58213350A (ja) | マイクロプログラムのロ−デイング方式 | |
| JPH07225694A (ja) | 仮想計算機システム | |
| JP2846760B2 (ja) | プログラマブルコントローラ | |
| JPS6146552A (ja) | 情報処理装置 | |
| JPS61273634A (ja) | マルチオペレ−テイングシステムパ−ソナルコンピユ−タ | |
| JPS6074033A (ja) | 命令読出し方式 | |
| JPS6048770B2 (ja) | 情報処理方式 | |
| JPH04181321A (ja) | マイクロプログラムロード方式 | |
| JPH03256127A (ja) | マイクロプロセッサシステム | |
| JP2785855B2 (ja) | 情報処理装置 | |
| JPS62125437A (ja) | 付加プロセツサの制御方法 | |
| JP2883489B2 (ja) | 命令処理装置 | |
| JPH0123812B2 (ja) | ||
| JPH05334012A (ja) | 大容量化ディスク制御装置 | |
| JPS62154153A (ja) | 外部記憶制御方式 | |
| JP2001318744A (ja) | 情報処理装置およびそのデータセーブ制御方法 | |
| JPH0521260B2 (ja) | ||
| JPS59200325A (ja) | 割込処理方式 | |
| JPS62239242A (ja) | デバツク装置 | |
| JPH0113131B2 (ja) | ||
| JPH0424733B2 (ja) | ||
| JPH03220654A (ja) | マイクロコンピュータ | |
| JPH0157374B2 (ja) |