JPS58204621A - パルス信号制御回路 - Google Patents
パルス信号制御回路Info
- Publication number
- JPS58204621A JPS58204621A JP57087476A JP8747682A JPS58204621A JP S58204621 A JPS58204621 A JP S58204621A JP 57087476 A JP57087476 A JP 57087476A JP 8747682 A JP8747682 A JP 8747682A JP S58204621 A JPS58204621 A JP S58204621A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- pulse
- signal
- emitter
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、パルス信号制御回路、とくにデータ信号に
対応した高周波パにスを含む増幅されたパルスデータ信
号を得るパルス信号制御回路に関する。
対応した高周波パにスを含む増幅されたパルスデータ信
号を得るパルス信号制御回路に関する。
従来上記パルス信号制御回路としては、データ入力信号
と高周波パルス信号とから得られ九ノくルスデータ信号
を増幅する方式が知られている。
と高周波パルス信号とから得られ九ノくルスデータ信号
を増幅する方式が知られている。
まず従来方式についてその動作方式を図を用いて説明し
、それに伴なう欠点について述べる。第1図および第2
図は、従来方式を示す回路図および波形図である。第1
図において、ゲート1は、縞2図に示すデータ信号aと
高周波ノ(ルス信号すとからパルスデータ信号Cを得る
ための論理回路でToシ、増幅回路2はパルスデータ信
号Cを増幅するための回路である。増幅回路2は、スイ
ッチングトランジスタ3、コレクタ抵抗5、バッファト
ランジスタ4およびダイオード6を具備している。スイ
ッチングトランジスタ3は、NPN形トランジスタでそ
のエミッタはアース(GND)に。
、それに伴なう欠点について述べる。第1図および第2
図は、従来方式を示す回路図および波形図である。第1
図において、ゲート1は、縞2図に示すデータ信号aと
高周波ノ(ルス信号すとからパルスデータ信号Cを得る
ための論理回路でToシ、増幅回路2はパルスデータ信
号Cを増幅するための回路である。増幅回路2は、スイ
ッチングトランジスタ3、コレクタ抵抗5、バッファト
ランジスタ4およびダイオード6を具備している。スイ
ッチングトランジスタ3は、NPN形トランジスタでそ
のエミッタはアース(GND)に。
コレクタはコレクタ抵抗5を介して電源+Vに接続され
ている。バッファトランジスタ4は、NPN形トランジ
スタでそのコレクタは電源十Vに接続され、ベース・エ
ミッタ間にはバッファダイオード6が接続され、さらに
ベースはスイッチングトランジスタ3のコレクタに接続
されている。パルスデータ信号Cは、スイッチングトラ
ンジスタによって電圧増幅され、さらにバッファトラン
ジスタによって電流増幅されて、出力Pにパルスデータ
信号Cに対応した増幅されたパルスデータ信号dを生じ
る。
ている。バッファトランジスタ4は、NPN形トランジ
スタでそのコレクタは電源十Vに接続され、ベース・エ
ミッタ間にはバッファダイオード6が接続され、さらに
ベースはスイッチングトランジスタ3のコレクタに接続
されている。パルスデータ信号Cは、スイッチングトラ
ンジスタによって電圧増幅され、さらにバッファトラン
ジスタによって電流増幅されて、出力Pにパルスデータ
信号Cに対応した増幅されたパルスデータ信号dを生じ
る。
増幅回路2において、出力Pの信号を見ると、スイッチ
ングトランジスタ3がオンになる時即ち立ち下がシ特性
は急しゅんであるが、オフになる時にはスイッチングト
ランジスタ3のコレクタ容量およびコレクタ抵抗5から
なる時定数にしたがって電源電圧十■に引かれるため立
ち上がシ特性が惑い。このスイッチングトランジスタ3
のオフ時のスイッチング速度を早めるには、コレクタ抵
抗5の値會充分小さくすることが必要であるが、抵抗値
を低下させるとスイッチングトランジスタ3のオン時に
大電流が流れて電力抽失が大きくなりさらにはトランジ
スタが破裂してしまう欠点を有する。
ングトランジスタ3がオンになる時即ち立ち下がシ特性
は急しゅんであるが、オフになる時にはスイッチングト
ランジスタ3のコレクタ容量およびコレクタ抵抗5から
なる時定数にしたがって電源電圧十■に引かれるため立
ち上がシ特性が惑い。このスイッチングトランジスタ3
のオフ時のスイッチング速度を早めるには、コレクタ抵
抗5の値會充分小さくすることが必要であるが、抵抗値
を低下させるとスイッチングトランジスタ3のオン時に
大電流が流れて電力抽失が大きくなりさらにはトランジ
スタが破裂してしまう欠点を有する。
したがって本発明の目的は、前記の欠点をなくし、抵抗
電力損やトランジスタ電力損などの電力損失を小さくし
パルス信号制御回路を得ることである。
電力損やトランジスタ電力損などの電力損失を小さくし
パルス信号制御回路を得ることである。
本発明によるパルス信号制御回路においては、あらかじ
め増幅された高周波パルスをスイッチング回路に常時加
えておき、データ信号に応じて増□ 暢された高周波パルスを通断あるいは通過させている。
め増幅された高周波パルスをスイッチング回路に常時加
えておき、データ信号に応じて増□ 暢された高周波パルスを通断あるいは通過させている。
次に本発明の一実施例およびその波形を示した第3図お
よび第4図を参考して、本発明の詳細な説明する。
よび第4図を参考して、本発明の詳細な説明する。
第3図に示した本発明の一実施例において、第1のトラ
ンジスタ9のエミッタ・ベース間にはエミッタ・ベース
のダイオード特性とその極性が逆になるように第1のダ
イオード12が接続され。
ンジスタ9のエミッタ・ベース間にはエミッタ・ベース
のダイオード特性とその極性が逆になるように第1のダ
イオード12が接続され。
ベース・コレクタ間には高抵抗11が接続され、さらに
第2のトランジスタ1oのベース・エミッタ間にはベー
ス抵抗13が接続され、さらにそのコレクタは第1のト
ランジスタ9のベースに接続されるごとき構成となって
いる。
第2のトランジスタ1oのベース・エミッタ間にはベー
ス抵抗13が接続され、さらにそのコレクタは第1のト
ランジスタ9のベースに接続されるごとき構成となって
いる。
第3図においては、いま第2のダイオード14ヲ介して
第2のトランジスタ1oのコレクタ抵抗幅された高周波
パルス信号eを入力しておき、第2のトランジスタ10
のベースおよびエミッタに高周波パルス信号と逆位相の
パルスデータ信号Cおよび高周波パルス信号と同位相の
パルス信号dを入力させるとする。パルスデータ信号C
中にデータがない場合、第2のトランジスタ1oはオフ
となっており、第1のトランジスタ9のエミッタは増幅
された高周波パルスeの正の波高値+■に保たれる。パ
ルスデータ信号C中にデータがある場合、データ中のパ
ルスの極性に応じて第2のトランジスタ10はオン、オ
フをくり返す。即ち第1のトランジスタ9の工ずツタ電
位は第2のトランジスタ10がオンの場合は第1のダイ
オード12、第2のトランジスタ10のコレクタ、工ば
ツタを介してアース電位に固定され%第2のトランジス
j’ l Oカオ7 O場合は、第1のトランジスタ9
のベース、および第2のダイオード141に介して増幅
された1Iili局波パルスeの正の波顯値+Vに固定
される。結局jg2のトランジスタ1oのベースに入力
するパルスデータ信号 に対応して第1のトランジスタ
9のエミッタよシ増幅されたパルステータ信号fを得る
ことができる。
第2のトランジスタ1oのコレクタ抵抗幅された高周波
パルス信号eを入力しておき、第2のトランジスタ10
のベースおよびエミッタに高周波パルス信号と逆位相の
パルスデータ信号Cおよび高周波パルス信号と同位相の
パルス信号dを入力させるとする。パルスデータ信号C
中にデータがない場合、第2のトランジスタ1oはオフ
となっており、第1のトランジスタ9のエミッタは増幅
された高周波パルスeの正の波高値+■に保たれる。パ
ルスデータ信号C中にデータがある場合、データ中のパ
ルスの極性に応じて第2のトランジスタ10はオン、オ
フをくり返す。即ち第1のトランジスタ9の工ずツタ電
位は第2のトランジスタ10がオンの場合は第1のダイ
オード12、第2のトランジスタ10のコレクタ、工ば
ツタを介してアース電位に固定され%第2のトランジス
j’ l Oカオ7 O場合は、第1のトランジスタ9
のベース、および第2のダイオード141に介して増幅
された1Iili局波パルスeの正の波顯値+Vに固定
される。結局jg2のトランジスタ1oのベースに入力
するパルスデータ信号 に対応して第1のトランジスタ
9のエミッタよシ増幅されたパルステータ信号fを得る
ことができる。
ここで第2のトランジスタ1oのエミッタKQ周波パル
ス信号14と同位相のパルス信号dを入力する理由につ
きのべる。
ス信号14と同位相のパルス信号dを入力する理由につ
きのべる。
第2のトランジスタ1oのエミッタをアースなどの固定
電位にクランプした場合、第2のトランジスタ100オ
ン、オフの尚波数特性はベース容影とベース抵抗の積か
らなる時定数により定まるベース容詰″、ベース抵抗を
小さくすることが第2のトランジスタのオン、オフ特性
を改11スることにつながるが、ベース容itはトラン
ジスタ自身の特性によって、又ベース抵抗は、パルステ
ータ16号の出力インピーダンスによってそれぞれ市1
」限される。
電位にクランプした場合、第2のトランジスタ100オ
ン、オフの尚波数特性はベース容影とベース抵抗の積か
らなる時定数により定まるベース容詰″、ベース抵抗を
小さくすることが第2のトランジスタのオン、オフ特性
を改11スることにつながるが、ベース容itはトラン
ジスタ自身の特性によって、又ベース抵抗は、パルステ
ータ16号の出力インピーダンスによってそれぞれ市1
」限される。
実験によれば、パルステータ信号の周波数が400kH
z fこえると第2のトランジスター0のオフ特性が悪
くなりs ’W幅された篩周彼パルス信号14の立ち上
がり時に一時的に第2のトランジスター0に大V流が流
れ電力損を生じる他、第1のトランジスタ9のエミッタ
に充分な振幅をもつ増幅されたパルステータ信号が得ら
れなく彦る。
z fこえると第2のトランジスター0のオフ特性が悪
くなりs ’W幅された篩周彼パルス信号14の立ち上
がり時に一時的に第2のトランジスター0に大V流が流
れ電力損を生じる他、第1のトランジスタ9のエミッタ
に充分な振幅をもつ増幅されたパルステータ信号が得ら
れなく彦る。
いま、第2のトランジスター0のエミッタに高周波パル
ス信号14と同位相のパルス信号dt−人:1: 力させると、第2のトランジスター0はオフ時エミッタ
電位がベース電位より高くなるため前記ベース抵抗、ベ
ース容讐による時定数にかかわりなくオフとなり、オフ
特性が改善される。
ス信号14と同位相のパルス信号dt−人:1: 力させると、第2のトランジスター0はオフ時エミッタ
電位がベース電位より高くなるため前記ベース抵抗、ベ
ース容讐による時定数にかかわりなくオフとなり、オフ
特性が改善される。
第3図においては、第2のトランジスタがオフとなった
場合、前述の如く第1のトランジスタ9のエミッタは第
1のトランジスタ9のベースおよび第2のダイオード1
4を介して+Vに固定されるため時定数遅れはなく、増
幅されたパルスデータ信号fの立ち上がり時性は非常に
よい。さらに鳥抵抗11の抵抗値は高い値に設定されて
いるが、前記増幅されたパルステータ信号fの立ち上が
9特性は くならない為回路中の電力損を改善すること
ができる。さらにキ2のトランジスタのコレクタに入力
される増幅された高周波パルスeはその極性が負の時は
第2のダイオード14によってし中断され、極性が正の
時は第1のトランジスタ9において*S増偏された後そ
のエミッタに出力を生じる為高周波パルスCの供給電流
は非常に少なくてすむというすぐれた特徴を有する。
場合、前述の如く第1のトランジスタ9のエミッタは第
1のトランジスタ9のベースおよび第2のダイオード1
4を介して+Vに固定されるため時定数遅れはなく、増
幅されたパルスデータ信号fの立ち上がり時性は非常に
よい。さらに鳥抵抗11の抵抗値は高い値に設定されて
いるが、前記増幅されたパルステータ信号fの立ち上が
9特性は くならない為回路中の電力損を改善すること
ができる。さらにキ2のトランジスタのコレクタに入力
される増幅された高周波パルスeはその極性が負の時は
第2のダイオード14によってし中断され、極性が正の
時は第1のトランジスタ9において*S増偏された後そ
のエミッタに出力を生じる為高周波パルスCの供給電流
は非常に少なくてすむというすぐれた特徴を有する。
ヶお*’gqo。諭1におい□□、およ。、2のトラン
ジスタは、NPN型としているが、第1および第2のダ
イオードの極性を逆極性となる如く接続すればPNPJ
としても全く同様の効果が得られることはもちろんであ
る。
ジスタは、NPN型としているが、第1および第2のダ
イオードの極性を逆極性となる如く接続すればPNPJ
としても全く同様の効果が得られることはもちろんであ
る。
第1図、第2図は従来の方式によるパルス1〆号制御回
路およびての波形図、第3図、第4図は本発明によるパ
ルス1ぎ号制呻回路およびその波形図をそれぞれ示す。 図において、l・・・・・・ゲート、2・・・・・・増
幅回路、3・・・・・°スイッチングトランジスタ、4
・・団・バッファトランジスタ、5・・・・・・コレク
タ抵抗、6・・四・ダイオード、9・・・・・・第1の
トランジスタ、10・・・・・・第2のトランジスタ、
11・・・・・・高抵抗、12・・・・・・第1のダイ
オード、13・・・・・・ベース抵抗、140.・・・
・第2のダイオードをそれぞれ示す〇第 / 図 −88
路およびての波形図、第3図、第4図は本発明によるパ
ルス1ぎ号制呻回路およびその波形図をそれぞれ示す。 図において、l・・・・・・ゲート、2・・・・・・増
幅回路、3・・・・・°スイッチングトランジスタ、4
・・団・バッファトランジスタ、5・・・・・・コレク
タ抵抗、6・・四・ダイオード、9・・・・・・第1の
トランジスタ、10・・・・・・第2のトランジスタ、
11・・・・・・高抵抗、12・・・・・・第1のダイ
オード、13・・・・・・ベース抵抗、140.・・・
・第2のダイオードをそれぞれ示す〇第 / 図 −88
Claims (1)
- 第1のトランジスタのエミッタ・ベース間にはエミッタ
・ベース間のダイオード特性と逆となる如き方向に第1
のダイオードが接続され、さらにコレクタ・ベース間に
は高抵抗が接続され、コレクタは高圧電源に接続され、
第2のトランジスタのベース・エミッタ間にはベース抵
抗が接続され、さらにそのコレクタは第1のトランジス
タのベースおよび第2のダイオードに接続されるごとき
パルス発生回路において第2のダイオードを介して増幅
された高周波パルス信号を第2のトランジスタのコレク
タに入力させるとともに高周波パルス信号と逆位相のパ
ルスを含むパルスデータ信号および高周波パルス信号と
同位相のパルス信号を第2のトランジスタのベースおよ
びエミッタにそれぞれ入力させることにより、第1のト
ランジスタのエミッタからパルスデータ信号に対応した
増幅されたパルスデータ信号を得ることを特徴とするパ
ルス信号制御回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57087476A JPS58204621A (ja) | 1982-05-24 | 1982-05-24 | パルス信号制御回路 |
US06/497,047 US4555641A (en) | 1982-05-24 | 1983-05-23 | Pulse signal control circuits with improved turn-off characteristic |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57087476A JPS58204621A (ja) | 1982-05-24 | 1982-05-24 | パルス信号制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58204621A true JPS58204621A (ja) | 1983-11-29 |
JPH0424889B2 JPH0424889B2 (ja) | 1992-04-28 |
Family
ID=13915970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57087476A Granted JPS58204621A (ja) | 1982-05-24 | 1982-05-24 | パルス信号制御回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4555641A (ja) |
JP (1) | JPS58204621A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5805123A (en) * | 1995-03-16 | 1998-09-08 | Texas Instruments Incorporated | Display panel driving circuit having an integrated circuit portion and a high power portion attached to the integrated circuit |
EP0851586A1 (fr) * | 1996-12-31 | 1998-07-01 | Koninklijke Philips Electronics N.V. | Circuit intégré contenant un dissymétriseur |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5447468A (en) * | 1977-09-21 | 1979-04-14 | Nec Corp | Pulse signal control circuit |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3183370A (en) * | 1961-12-07 | 1965-05-11 | Ibm | Transistor logic circuits operable through feedback circuitry in nonsaturating manner |
US3363116A (en) * | 1965-06-07 | 1968-01-09 | Fairchild Camera Instr Co | High-speed transistor pulse repeater circuit |
US3482111A (en) * | 1966-03-04 | 1969-12-02 | Ncr Co | High speed logical circuit |
US4234805A (en) * | 1978-03-15 | 1980-11-18 | Evc, Inc. | Circuit and method for paralleling power transistors |
-
1982
- 1982-05-24 JP JP57087476A patent/JPS58204621A/ja active Granted
-
1983
- 1983-05-23 US US06/497,047 patent/US4555641A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5447468A (en) * | 1977-09-21 | 1979-04-14 | Nec Corp | Pulse signal control circuit |
Also Published As
Publication number | Publication date |
---|---|
US4555641A (en) | 1985-11-26 |
JPH0424889B2 (ja) | 1992-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4586004A (en) | Logic and amplifier cells | |
US4282496A (en) | Starting circuit for low power oscillator circuit | |
US4065678A (en) | Clamped push-pull driver circuit with output feedback | |
CN108494394B (zh) | 一种低噪声且抗高地弹噪声的输出驱动电路及方法 | |
JPH02892B2 (ja) | ||
JPS58204621A (ja) | パルス信号制御回路 | |
JPH0249572B2 (ja) | ||
US3115582A (en) | Push-pull limiter with inductive averaging element | |
JPS5951178B2 (ja) | パルス信号制御回路 | |
JPH0157532B2 (ja) | ||
US3122715A (en) | Frequency converter systems | |
AU637681B2 (en) | Rf drive circuit for an ion projection printing head | |
US2803758A (en) | Transistor amplifier clipping circuit | |
JPS6351416B2 (ja) | ||
JPS60117913A (ja) | のこぎり波発生回路 | |
JPH0319412A (ja) | 高スリューレート及び高帯域幅のユニティー・ゲイン増幅器 | |
US7199633B2 (en) | Electric pulse generator and method for generating short electric pulses | |
US3191075A (en) | Multistage amplifier coupled to an inductive load | |
US3258609A (en) | Circuit for converting a sinusoidal voltage to a voltage having a non- sinusoidal cyclic wavefokm | |
JPH07202585A (ja) | 高周波電力増幅回路 | |
JPS594222A (ja) | レベル変換回路 | |
Marjanovic et al. | Design criteria for the mode control of hybrid computer amplifiers | |
JPH0570019U (ja) | パルス幅変調電力増幅器 | |
JP2982256B2 (ja) | 波形補正回路 | |
JPH07210806A (ja) | 磁気記録再生増幅器 |