JPS58119244A - 情報伝送装置 - Google Patents
情報伝送装置Info
- Publication number
- JPS58119244A JPS58119244A JP242482A JP242482A JPS58119244A JP S58119244 A JPS58119244 A JP S58119244A JP 242482 A JP242482 A JP 242482A JP 242482 A JP242482 A JP 242482A JP S58119244 A JPS58119244 A JP S58119244A
- Authority
- JP
- Japan
- Prior art keywords
- output
- information
- signal
- write command
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/02—Arrangements for detecting or preventing errors in the information received by diversity reception
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Safety Devices In Control Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、列車集中制御装置のような情報の授受を行な
う1′!!@伝送装置に関する。
う1′!!@伝送装置に関する。
列車集中制御装置においては、伝送情報の信頼性と、故
障時の早期回復を目的として、通常装置を2Ji系又は
5電系に構成している。
障時の早期回復を目的として、通常装置を2Ji系又は
5電系に構成している。
このような多電構成の装置においては、各基をクロック
パルスにより厳密に同期運転し、多少とも各基の動作が
ずれたり、各基の出力が一致しないときは、各系間で動
作不一致が発生したことを検出(不一致検出)して機器
の故障修理を行ない、又動作結果に特に異常がなくとも
装置に異常状態が発生したことを記鋒して装置の保全に
役立っている。このように、不一致検出の有無の記帰は
、装置の保全に重要な役割をはだすため、不必要な不一
致検出が得られることは極力避けなければならない。
パルスにより厳密に同期運転し、多少とも各基の動作が
ずれたり、各基の出力が一致しないときは、各系間で動
作不一致が発生したことを検出(不一致検出)して機器
の故障修理を行ない、又動作結果に特に異常がなくとも
装置に異常状態が発生したことを記鋒して装置の保全に
役立っている。このように、不一致検出の有無の記帰は
、装置の保全に重要な役割をはだすため、不必要な不一
致検出が得られることは極力避けなければならない。
しかし、従来の装置は、回路素子の動作上の特性のばら
つきのため、頻度は少ないが不必要な不一致検出を避け
ることができず、不一致検出を正確に行なうことができ
なかった。
つきのため、頻度は少ないが不必要な不一致検出を避け
ることができず、不一致検出を正確に行なうことができ
なかった。
先ず、第1図を参照し″C2重構成の従来装置について
説明する。第1図は、列車集中制御装置の制御情報の伝
送装置又は駅装置の表示情報の伝送装置等に相幽する情
報伝送装置の回l18m成ケボ丁。
説明する。第1図は、列車集中制御装置の制御情報の伝
送装置又は駅装置の表示情報の伝送装置等に相幽する情
報伝送装置の回l18m成ケボ丁。
同図においてbla、1bは送信同期回路、2a s
2bは送信制御回路、3a、3bはn(送信情報の総ビ
ット数)ビットのシフトレの組は2][構成のうちの1
系を構成しており、1bないし5bの組は2系をm成し
ている。
2bは送信制御回路、3a、3bはn(送信情報の総ビ
ット数)ビットのシフトレの組は2][構成のうちの1
系を構成しており、1bないし5bの組は2系をm成し
ている。
11は送信すべき情報の入力回路であり、当該装置が列
車集中制御装置のうちの中実装置内の装置であれば制御
盤の進路設定てこのような各種のスイッチ又はリレー、
駅装置内の装置であれば継電連動装置内の軌道回路リレ
ーや信号機制御リレー等情報発生源の接点又はスイッチ
SW、 、 Sへ、S鴨・・・SWnで構成されており
、当該装置の動作と無関係にメーク又はブレークする。
車集中制御装置のうちの中実装置内の装置であれば制御
盤の進路設定てこのような各種のスイッチ又はリレー、
駅装置内の装置であれば継電連動装置内の軌道回路リレ
ーや信号機制御リレー等情報発生源の接点又はスイッチ
SW、 、 Sへ、S鴨・・・SWnで構成されており
、当該装置の動作と無関係にメーク又はブレークする。
各スイッチS嶌・・・SWnはシフトレジスタ3a 、
3bの各ビットのデータ入力端子に接続されている。1
2は1系と2系の出力の不一致を検出する不一致検出回
路、13は1系と2系のいずれを使用系にするかを選択
する切換回路である。
3bの各ビットのデータ入力端子に接続されている。1
2は1系と2系の出力の不一致を検出する不一致検出回
路、13は1系と2系のいずれを使用系にするかを選択
する切換回路である。
送信同期回路1a、jbは、1系と2系の動作を相互に
監視して送信開始時を1系、2糸回時にスタートさせて
両系の同期をとるための既知の回路であり、送信開始時
にスタート信号A、 、 A、を対応する送信制御回路
2ae2bに出力する。
監視して送信開始時を1系、2糸回時にスタートさせて
両系の同期をとるための既知の回路であり、送信開始時
にスタート信号A、 、 A、を対応する送信制御回路
2ae2bに出力する。
送信制御回路2a e 2k)は、シフトレジスタ3a
t 3bを制御して情報の送信時期を制御する既知の
回路であり、送信同期回路1a。
t 3bを制御して情報の送信時期を制御する既知の
回路であり、送信同期回路1a。
1bからスタート信号A4.^が入力すると、シフトレ
ジスタ3 a e 3 bに先ず書込み指令信号B、
、 81を出力し、次いで右方向へのシフト信号C1,
CIな出力するとともに転送制御信号り、 、 D、を
出力する。これらの各信号は、送信制御回N2a 、2
1)が送信同期回路1ae1bからの指令に基いて動作
するとともに相互に同期して動作するため、1系と2系
とで全く同時に発生される。
ジスタ3 a e 3 bに先ず書込み指令信号B、
、 81を出力し、次いで右方向へのシフト信号C1,
CIな出力するとともに転送制御信号り、 、 D、を
出力する。これらの各信号は、送信制御回N2a 、2
1)が送信同期回路1ae1bからの指令に基いて動作
するとともに相互に同期して動作するため、1系と2系
とで全く同時に発生される。
シフトレジスタ38 # 3t)は、前記書込み指令信
号B、 、 B、が入力すると、入力回路11の情報1
E 、2E 、3E・−nEを各ビットに格納し、前記
転送制御信号01.0.と前記シフト信号C,,C,が
入力−f+たびに格納している情報を1ビツトずつ右方
に転送して前記情報を1ビツトずつ順次出力する。
号B、 、 B、が入力すると、入力回路11の情報1
E 、2E 、3E・−nEを各ビットに格納し、前記
転送制御信号01.0.と前記シフト信号C,,C,が
入力−f+たびに格納している情報を1ビツトずつ右方
に転送して前記情報を1ビツトずつ順次出力する。
アントゲ−)4a、4bは、前記転送制御信号り、、D
、により開放されてシフトレジスタ3 a e 3 b
の出力信号F、 、 F、を増巾器5a、5bと不一致
検出回路12に出力し、増巾!Sa、5bは人力信号を
増巾した後切換回路13に出力する。これにより、切換
回M13により選択された系(1系又は2系)の増巾器
5a又は5bの出力が出力線14に出力される。
、により開放されてシフトレジスタ3 a e 3 b
の出力信号F、 、 F、を増巾器5a、5bと不一致
検出回路12に出力し、増巾!Sa、5bは人力信号を
増巾した後切換回路13に出力する。これにより、切換
回M13により選択された系(1系又は2系)の増巾器
5a又は5bの出力が出力線14に出力される。
増巾器5a t 5bは、一般的な直流増巾器の場合も
あるが、入力信号が論理値11”であるか0”であるか
に応じて所定周波数の搬送波信号の周波数5位相、振巾
を変調する変調器、たとえば周波数変位変調器の場合も
ある。
あるが、入力信号が論理値11”であるか0”であるか
に応じて所定周波数の搬送波信号の周波数5位相、振巾
を変調する変調器、たとえば周波数変位変調器の場合も
ある。
この従来装置は、前記書込み指令信号B、。
B[が発生したことkより情報1EないしnEをシフト
レジスタ3a # 3bに並列に記憶し、次いで前記転
送制御信号り、、D!とシフト信号C,、C,が発生し
たことにより前記情報をシフトレジスタ3a、3bから
直列に出力してアンドゲート4a # l)の出力G、
、G。
レジスタ3a # 3bに並列に記憶し、次いで前記転
送制御信号り、、D!とシフト信号C,、C,が発生し
たことにより前記情報をシフトレジスタ3a、3bから
直列に出力してアンドゲート4a # l)の出力G、
、G。
を不一致検出回路12で比較するとともに、増巾器5a
、5oを介して切換囲路13に出力する。この場合、送
信同期回路1a、1bが1系と2系の動作を相互に監視
して送信の同期合せをし【いるから、1系と2系の信号
B1とS、 、C1とCI及びDlとり、の発生時が全
く同時であり、従ってアンドゲート4a 、4bの出力
が不一致になることは通常はあり得ない。
、5oを介して切換囲路13に出力する。この場合、送
信同期回路1a、1bが1系と2系の動作を相互に監視
して送信の同期合せをし【いるから、1系と2系の信号
B1とS、 、C1とCI及びDlとり、の発生時が全
く同時であり、従ってアンドゲート4a 、4bの出力
が不一致になることは通常はあり得ない。
しかし、スイッチSW1.ないしSWnがメーク又はブ
レークする時期と当該情報伝送装置の動作、特に書込み
指令信号鴫ともの発生−期とが無関係であるから、書込
み指令信号B、 、 8.が発生したときに、スイッチ
SW、ないしSWnがメーク又はブレークの状INK安
定し【いれば問題はないが、書込み指令信号BI。
レークする時期と当該情報伝送装置の動作、特に書込み
指令信号鴫ともの発生−期とが無関係であるから、書込
み指令信号B、 、 8.が発生したときに、スイッチ
SW、ないしSWnがメーク又はブレークの状INK安
定し【いれば問題はないが、書込み指令信号BI。
B、の発生中にスイッチに状態変化が起ると、一方のシ
フトレジスタは状態変化の後の情報シフトレジスタを構
成している素子の動作時間がミクロ的に考察したとき全
く同じではないためであり、避けることができない、こ
の結果、シフトレジスタ3 a t 3 bの記憶内容
に不一致が生じ、前記記憶内容を出力したことKより、
1系と2系の各回路が同期して正常に動作しているにも
かかわらず不一致検出回路12から不一致信号Hが生じ
てしまい、不必要な不一致を検出してしまう。
フトレジスタは状態変化の後の情報シフトレジスタを構
成している素子の動作時間がミクロ的に考察したとき全
く同じではないためであり、避けることができない、こ
の結果、シフトレジスタ3 a t 3 bの記憶内容
に不一致が生じ、前記記憶内容を出力したことKより、
1系と2系の各回路が同期して正常に動作しているにも
かかわらず不一致検出回路12から不一致信号Hが生じ
てしまい、不必要な不一致を検出してしまう。
上述の不必要な不一致検出の過程を第2図を参照して説
明する。
明する。
第2図は、スイッチSW、が書込み指令信号S、 、
Stの発生中にブレーク状態からメーク状態に変化して
安定したのに対し、他のスイッチSへないしSWnが書
込み指令信号8.、B。
Stの発生中にブレーク状態からメーク状態に変化して
安定したのに対し、他のスイッチSへないしSWnが書
込み指令信号8.、B。
の発生時以外のときに状態変化を生じて安定して前記書
込み指令信号の発生中はスイッチS’lA/、がブレー
ク状態、スイッチSW、、SWnがメーク状態で安定し
ており、前記書込み指令信号により、1系のシフトレジ
スタ3aが状態変化後の情報を記憶し、2系のシフトレ
ジスタ3bが状態変化前の情報を記憶した場合を示す。
込み指令信号の発生中はスイッチS’lA/、がブレー
ク状態、スイッチSW、、SWnがメーク状態で安定し
ており、前記書込み指令信号により、1系のシフトレジ
スタ3aが状態変化後の情報を記憶し、2系のシフトレ
ジスタ3bが状態変化前の情報を記憶した場合を示す。
なお、情報1さないしnEは、対応するスイッチがメー
ク状態のときは11”、ブレーク状態のときは′0″と
して各々示している。
ク状態のときは11”、ブレーク状態のときは′0″と
して各々示している。
このように、書込み指令信号B、 、 B、の発生中に
スイッチS鴨に状態変化が生じてシフトレジスタ3 a
I 3 bの記憶内容に不一致が生じると、第1ビツ
トの情報が出方されたことくより、不一致検出回路12
から鍮埋値1″の不一致信号Hが出力される。第2ビツ
トないし第nビットの情報は両系について同じであるか
ら信号Hは論理値”0″である。
スイッチS鴨に状態変化が生じてシフトレジスタ3 a
I 3 bの記憶内容に不一致が生じると、第1ビツ
トの情報が出方されたことくより、不一致検出回路12
から鍮埋値1″の不一致信号Hが出力される。第2ビツ
トないし第nビットの情報は両系について同じであるか
ら信号Hは論理値”0″である。
シフトレジスタ38 # 3bの他のビットの情報が不
一致のときも、そのビットの情報が出力されたときに不
一致検出回路12の出力が論理値@1#になる。
一致のときも、そのビットの情報が出力されたときに不
一致検出回路12の出力が論理値@1#になる。
このように、書込み指令信号の発生中に入力回路11の
スイッチに状態変化が生じたことくより記憶内容に不一
致が生じたときの不一致検出は、装置が正常に動作して
いるのであるから、装置の誤動作等による不一致検出と
は異なり、検出した旨を記録すべきものではない。
スイッチに状態変化が生じたことくより記憶内容に不一
致が生じたときの不一致検出は、装置が正常に動作して
いるのであるから、装置の誤動作等による不一致検出と
は異なり、検出した旨を記録すべきものではない。
本発明は、上述の不必要な不一致検出をすることのない
情報伝送装置を提供するととを目的とする。
情報伝送装置を提供するととを目的とする。
上記目的は、本発明によれば、書込み指令信号が発生し
て各シフトレジスタに人力情報を格納したときに1両シ
フトレジスタの情報を相互に比較して両者が相違してい
れば書込み指令を再度出力するように構成することによ
り達成される。
て各シフトレジスタに人力情報を格納したときに1両シ
フトレジスタの情報を相互に比較して両者が相違してい
れば書込み指令を再度出力するように構成することによ
り達成される。
以下、第3図ないし第5図に示す実残例に基いて本発明
の詳細な説明する。
の詳細な説明する。
第5図は、第1図の従来装置と同様に2重構成にした
情報伝送装置の一実施例を示し、同図において第1図と
同一の符号は同じ機能を有する回路及び信号を示す、こ
の装置は、各基にnビットの比較回路6 a t 6
bと書込み制御回路7a # 7t)とを設け、シフト
レジスタ3a#3bの第1ビツトの情報1JI。
情報伝送装置の一実施例を示し、同図において第1図と
同一の符号は同じ機能を有する回路及び信号を示す、こ
の装置は、各基にnビットの比較回路6 a t 6
bと書込み制御回路7a # 7t)とを設け、シフト
レジスタ3a#3bの第1ビツトの情報1JI。
1j、をアンドゲート4a、4bへの出力情報F、 、
F、とし、書込み指令信号8..8.を書込制御回路
ya s 7bに与え、書込制御回路78 l 71)
から自系のシフトレジスタ3a。
F、とし、書込み指令信号8..8.を書込制御回路
ya s 7bに与え、書込制御回路78 l 71)
から自系のシフトレジスタ3a。
号8. 、 B、と同種の信号である。
比較回路sa * 6tpは、一方の入力端子の各ビッ
トに自系のシフトレジスタ3a t 3bの各ビットの
情報1j、ないしnJ、 #IJ、ないしnJ、が並列
に入力し、他方の入力端子の各ビットに他系のシフトレ
ジスタ3b、3aの各ビットの情@1j、ないしnJ、
t IJtないしnJ、が並列に入力しており、両
シフトレジスタ3a 、3bの情報が全ビット一致した
とき一致信号に、 、 K、を自系の書込み制御回路7
a。
トに自系のシフトレジスタ3a t 3bの各ビットの
情報1j、ないしnJ、 #IJ、ないしnJ、が並列
に入力し、他方の入力端子の各ビットに他系のシフトレ
ジスタ3b、3aの各ビットの情@1j、ないしnJ、
t IJtないしnJ、が並列に入力しており、両
シフトレジスタ3a 、3bの情報が全ビット一致した
とき一致信号に、 、 K、を自系の書込み制御回路7
a。
7bに出力する。
薔込み制御回路7 a t 7 bは、比較回路5a、
5bKおけるデータの比較とシフトレジスタ3a #
3t)へのデータの誉込みを制御する回路であり、送信
制御回路2a t 2fiから書込み指令信号B、 、
B、が入力すると動作して、先ずシフトレジスタ3a
、3bに書込み指令B、 、 B、を出力し、次いで
比較回路6a * 6bの出力を取込んで、その信号が
一致信号であれば書込み完了信号り、 、 L、を送信
制御回路2a # 2t)に出力し、不一致信号であれ
ば再び書込み指令Bl、 B、を出力し、一致信号が入
力したことKより書込み完了信号り、 、 L、を出力
する動作を行なう、また、各書込み制御回路7a、7b
は、書込み指令B、 、 B、を出力した回数を計数し
、前記書込み指令を所定回数出力したにもかかわらず、
一致信号が入力しないと、装置が異常であることを意味
する故障信号に9M!を出力する。
5bKおけるデータの比較とシフトレジスタ3a #
3t)へのデータの誉込みを制御する回路であり、送信
制御回路2a t 2fiから書込み指令信号B、 、
B、が入力すると動作して、先ずシフトレジスタ3a
、3bに書込み指令B、 、 B、を出力し、次いで
比較回路6a * 6bの出力を取込んで、その信号が
一致信号であれば書込み完了信号り、 、 L、を送信
制御回路2a # 2t)に出力し、不一致信号であれ
ば再び書込み指令Bl、 B、を出力し、一致信号が入
力したことKより書込み完了信号り、 、 L、を出力
する動作を行なう、また、各書込み制御回路7a、7b
は、書込み指令B、 、 B、を出力した回数を計数し
、前記書込み指令を所定回数出力したにもかかわらず、
一致信号が入力しないと、装置が異常であることを意味
する故障信号に9M!を出力する。
次に、第3図の情報伝送装置の動作を説明する。
先ず、スタート信号AI=AIが発生されて、書込み制
御回路7a 、7bK書込み指令信号鴫、aが入力する
と、書込み制御回M7atトレジスタ3a e 3bは
入力回路11の各スイッチの情報1EないしnEを記憶
する。これにより、シフトレジスタ3a $ 31)の
各ビットの情報nJ、 t IJtないしnJ、が比
較回路5a 、5bに出力される。
御回路7a 、7bK書込み指令信号鴫、aが入力する
と、書込み制御回M7atトレジスタ3a e 3bは
入力回路11の各スイッチの情報1EないしnEを記憶
する。これにより、シフトレジスタ3a $ 31)の
各ビットの情報nJ、 t IJtないしnJ、が比
較回路5a 、5bに出力される。
シフトレジスタ3a 、3bの内容が不一致であると、
比較回路6 a t 6 bから一致信号に1.に、が
出力されないから、書込み制御回路7a 、7bは、書
込み指令を出力したにもかかわらず、所定時間以内に一
致信号が入力しないと、再び書込み指令を出力する。
比較回路6 a t 6 bから一致信号に1.に、が
出力されないから、書込み制御回路7a 、7bは、書
込み指令を出力したにもかかわらず、所定時間以内に一
致信号が入力しないと、再び書込み指令を出力する。
各回路の動作そのものが正常であれば、書込み指令の発
生の都度連続して各発生期間中に入力回路11のスイッ
チに状幡変化が生じることは殆んどないから、前記書込
み指令を2〜5回出力することにより両系のシフトレジ
スタ3a I 3t)の内容は一致する。
生の都度連続して各発生期間中に入力回路11のスイッ
チに状幡変化が生じることは殆んどないから、前記書込
み指令を2〜5回出力することにより両系のシフトレジ
スタ3a I 3t)の内容は一致する。
このよ5に、両シフトレジスタ3a l 3 bの内
容が一致すると、比較回路68 e 60が一致信号に
1. K、を出力するから、書込み制御回路7a I
7bは前記書込み指令を出力してから所定時間以内に前
記一致信号が入力したことにより、書込み完了信号り、
、 L、を出力する。これにより、送信制御回路2a
。
容が一致すると、比較回路68 e 60が一致信号に
1. K、を出力するから、書込み制御回路7a I
7bは前記書込み指令を出力してから所定時間以内に前
記一致信号が入力したことにより、書込み完了信号り、
、 L、を出力する。これにより、送信制御回路2a
。
2bは転送制御信号り、 、 D、とシフト信号Cs
= Cmを出力し、結果としてシフトレジスタ3 a
t 3 bの各ビットの情報が前記シフト信号と同期し
て右方にシフトされて第1ビツトからアントゲ−)4a
、4el及び増巾器5a*5bを介して切換回路13に
出方される。この場合は、両シフトレジスタ3a。
= Cmを出力し、結果としてシフトレジスタ3 a
t 3 bの各ビットの情報が前記シフト信号と同期し
て右方にシフトされて第1ビツトからアントゲ−)4a
、4el及び増巾器5a*5bを介して切換回路13に
出方される。この場合は、両シフトレジスタ3a。
30の内容が一致していたのであるから、不一致検出回
路12からは不一致信号は出力されない。
路12からは不一致信号は出力されない。
しかし、一方のシフトレジスタのいずれかの素子が故障
して情報1EないしnEを正常K Me憶することがで
きないと、書込み指令を何回出力しても両シフトレジス
タの内容が一致しない。この場合、書込み指令を無限回
数発生させると、本来の動作を停止してしまう。
して情報1EないしnEを正常K Me憶することがで
きないと、書込み指令を何回出力しても両シフトレジス
タの内容が一致しない。この場合、書込み指令を無限回
数発生させると、本来の動作を停止してしまう。
そこで、書込み制御回路7a e rbは、書込み指令
を所定回数出力したにもかかわらず、その都度一致信号
にに、に、が入力しないと、装置の故障と判定して故障
信号に9M!を出力jる。
を所定回数出力したにもかかわらず、その都度一致信号
にに、に、が入力しないと、装置の故障と判定して故障
信号に9M!を出力jる。
この場合、転送制御信号り、 、 D、とシフト信号C
,、c、を発生させるか否かの問題があるが、切換回路
13により選択された使用系が故障していない系であれ
ば正常に送信できるから、前述した両信号を発生させる
ようKすればよい。なお、この場合、不一致検出回路1
2から不一致信号Hが出力される。
,、c、を発生させるか否かの問題があるが、切換回路
13により選択された使用系が故障していない系であれ
ば正常に送信できるから、前述した両信号を発生させる
ようKすればよい。なお、この場合、不一致検出回路1
2から不一致信号Hが出力される。
次に、前述した書込み制御回1i8ra、rbの具体例
を第4図を参照して説明する。第4図の書込み制御回路
は回路7aの例であるが、回路7.bの場合も同様に構
成することができる。
を第4図を参照して説明する。第4図の書込み制御回路
は回路7aの例であるが、回路7.bの場合も同様に構
成することができる。
同図において、21は前述の送信制御回路2aから入力
する書込み指令信号B、を一時記ff1fるフリップフ
ロップ、22は一定局波数の同期信号Nを7リツプフロ
ツプ21のセット出力Qによりゲートするゲート回路、
23は前述のシフトレジスタ3aへの書込み指令BIの
発生回数を計数するカウンタ、24は前記カウンタ23
の初期状態(書込み指令の発生前の状M)7)計数出力
■。4I:T、にするインバータ、25,26.27は
5入力のアンドゲート、28は3入力のオアゲート、2
9は前記一致信号に、を不一致信号に、にするインバー
タである。またs ’Iは書込み指令B1を5回発生し
たときのカウンタ23の計数値を示す計数出力、CPは
i5図(I)■において符号CPで示す一定周波数のク
ロック信号である。前記同期信号Nは、第5図(I)
([D において符号Nで示すように、゛クロック信号
CPより長い周期のパルス状の信号である。
する書込み指令信号B、を一時記ff1fるフリップフ
ロップ、22は一定局波数の同期信号Nを7リツプフロ
ツプ21のセット出力Qによりゲートするゲート回路、
23は前述のシフトレジスタ3aへの書込み指令BIの
発生回数を計数するカウンタ、24は前記カウンタ23
の初期状態(書込み指令の発生前の状M)7)計数出力
■。4I:T、にするインバータ、25,26.27は
5入力のアンドゲート、28は3入力のオアゲート、2
9は前記一致信号に、を不一致信号に、にするインバー
タである。またs ’Iは書込み指令B1を5回発生し
たときのカウンタ23の計数値を示す計数出力、CPは
i5図(I)■において符号CPで示す一定周波数のク
ロック信号である。前記同期信号Nは、第5図(I)
([D において符号Nで示すように、゛クロック信号
CPより長い周期のパルス状の信号である。
アンドゲート25には信号Q = To及びに、が入力
し、アンドゲート26には信号Q = Ts及びに1が
入力し、アンドゲート27には信号Q。
し、アンドゲート26には信号Q = Ts及びに1が
入力し、アンドゲート27には信号Q。
■、及びにKが入力する。また、オアゲート28にはア
ンドゲート25.26.27の各出力が人力し、その出
力はフリップフロップ21のりセット入力端子に出力さ
れるとともに書込み完了信号Liとして出力される。
ンドゲート25.26.27の各出力が人力し、その出
力はフリップフロップ21のりセット入力端子に出力さ
れるとともに書込み完了信号Liとして出力される。
アンドゲート22の出力信号は誉込み指令B、としても
出力され、アンドゲート27の出力信号は故障信号M、
としても・出力される。7リツプフロツプ21のリセッ
ト出力Qはクリヤ信号としてカウンタ23に出力される
。
出力され、アンドゲート27の出力信号は故障信号M、
としても・出力される。7リツプフロツプ21のリセッ
ト出力Qはクリヤ信号としてカウンタ23に出力される
。
こ′の書込み制御回路は、書込み指令信号B。
が入力すると、フリップフロップ21がセットされて、
そのセット出力Qによりアントゲ。
そのセット出力Qによりアントゲ。
−ト22が開放されて同期信号NをゲートすることKよ
り、1回目の書込み指令81な発生する。この書込み指
令8mは、前述したようにシフトレジスタ38に供給さ
れるのみならず、カウンタ23に供給され、その結果カ
ウンタ23は1歩歩進して計数値が0から1になる。
り、1回目の書込み指令81な発生する。この書込み指
令8mは、前述したようにシフトレジスタ38に供給さ
れるのみならず、カウンタ23に供給され、その結果カ
ウンタ23は1歩歩進して計数値が0から1になる。
1回目の督込み指令B1を出力したくもかかわらず、一
致信号に、が入力しないと、このときはアントゲ−)2
5,26.27の出力が′″0″のままであるから、2
回目の同期信号Nがアンドゲート22から出力されて、
カウンタ23の計数値が2になるとともに、2回目の書
込み指令B、が出力される。そして、2回目の書込み指
令B、を出力したにもかかわらず、また一致信号に1が
入力しないと、同様にして3回目−−込み指令d、を出
力する。
致信号に、が入力しないと、このときはアントゲ−)2
5,26.27の出力が′″0″のままであるから、2
回目の同期信号Nがアンドゲート22から出力されて、
カウンタ23の計数値が2になるとともに、2回目の書
込み指令B、が出力される。そして、2回目の書込み指
令B、を出力したにもかかわらず、また一致信号に1が
入力しないと、同様にして3回目−−込み指令d、を出
力する。
3回目の書込み指令B、を出力したことKより両系のシ
フトレジスタ3a e 3t)の内容が一致すると一致
信号に、が入力する。このとき、カウンタ23の計数f
[は0ではなくSであるからインバータ24の出力■。
フトレジスタ3a e 3t)の内容が一致すると一致
信号に、が入力する。このとき、カウンタ23の計数f
[は0ではなくSであるからインバータ24の出力■。
が11”であり、かつ信JIdI941″1”であり、
従ってアンドゲート25出力が′1″になり、オアゲー
ト2Bの出力も′1″′になって、フリップフロップ2
1がリセットされ、カウンタ23がクリヤされ、アンド
ケート25の出力が10″になって動作を終了する。こ
の結果書込み完了信号り、は、アンドゲート25の出力
が11″の間だけ出力されて転送制#信号O1とシフト
信号C8が発生される。この場合、アントゲ−)26.
27の出力は、カウンタ23の出力T、が0”であるか
ら、1″OI′のままである。
従ってアンドゲート25出力が′1″になり、オアゲー
ト2Bの出力も′1″′になって、フリップフロップ2
1がリセットされ、カウンタ23がクリヤされ、アンド
ケート25の出力が10″になって動作を終了する。こ
の結果書込み完了信号り、は、アンドゲート25の出力
が11″の間だけ出力されて転送制#信号O1とシフト
信号C8が発生される。この場合、アントゲ−)26.
27の出力は、カウンタ23の出力T、が0”であるか
ら、1″OI′のままである。
第5図(I)は、上述したように、普袷み指令を5回出
力したことにより一致信号が入力したときのタイムチャ
ートを示す。なお、同図中、一致信号に1を破線で示す
期間、すなわちカウンタ23の計数値が0の間は前のサ
イクルにおける書込み指令信号B、が入力した後の状態
であるので、一致信号に、の発生状暢が定まっていない
ことを示す。
力したことにより一致信号が入力したときのタイムチャ
ートを示す。なお、同図中、一致信号に1を破線で示す
期間、すなわちカウンタ23の計数値が0の間は前のサ
イクルにおける書込み指令信号B、が入力した後の状態
であるので、一致信号に、の発生状暢が定まっていない
ことを示す。
書込み指令8.を5回尭生じたことにより、−敏信号に
8が入力すると、アンドゲート26の出力が@1”にな
って、アンドゲート25の出力が111になった場合と
同様にしてアンドゲート26の出力が11″の間だけ書
込み完了信号り、が出力される。
8が入力すると、アンドゲート26の出力が@1”にな
って、アンドゲート25の出力が111になった場合と
同様にしてアンドゲート26の出力が11″の間だけ書
込み完了信号り、が出力される。
書込み指令Blを5回出力したにもかかわらず、一致信
号が入力しないと、カウンタ23の出力■、が61”に
なり、このとき信号に1とQが11”であするからアン
ドゲート27の出力が′m1”になって、フリップフロ
ップ21をリセットし、カウンタ23をクリヤし、アン
トゲ−)27の出力が’O”Kなって動作を終了する。
号が入力しないと、カウンタ23の出力■、が61”に
なり、このとき信号に1とQが11”であするからアン
ドゲート27の出力が′m1”になって、フリップフロ
ップ21をリセットし、カウンタ23をクリヤし、アン
トゲ−)27の出力が’O”Kなって動作を終了する。
従って、この場合は、アンドゲート21の出力が11″
の間故障信号M、が出力されるとともに仮りの畳込み完
了信号り、が出力されて転送料−偏号り、とシフト信号
C8が発生される。
の間故障信号M、が出力されるとともに仮りの畳込み完
了信号り、が出力されて転送料−偏号り、とシフト信号
C8が発生される。
!I5図印は、上述のように書込み指令BSを5回出力
したにもかかわらず一致信号に、が入力しなかったとき
のタイムチャートを示す。
したにもかかわらず一致信号に、が入力しなかったとき
のタイムチャートを示す。
以上のように本発明は、自系の記憶回路内の情報と他系
の記憶回路内の情報が一致していることな検出する比較
回路と書込み制御回路とを系毎に設げて自系の記憶回路
に4F込んだ情報と他系の記憶回路に書込んだ情報が一
致していないときに自系の記憶回路に書込み指令を繰返
し出力するようにしたから、不必要な不一致検出をする
おそれがない、また、書込み指令を複数回出力したにも
かかわらず、一致しないときは故障情報を出力するよう
にしているから、当該装置の本来の機能を停止すること
がない。
の記憶回路内の情報が一致していることな検出する比較
回路と書込み制御回路とを系毎に設げて自系の記憶回路
に4F込んだ情報と他系の記憶回路に書込んだ情報が一
致していないときに自系の記憶回路に書込み指令を繰返
し出力するようにしたから、不必要な不一致検出をする
おそれがない、また、書込み指令を複数回出力したにも
かかわらず、一致しないときは故障情報を出力するよう
にしているから、当該装置の本来の機能を停止すること
がない。
@1図は従来装置の一例を示す電気回路のブロック図、
纂2図は従来装置の動作説明図、8g5図は本発明の一
実施例を示す電気回路のブロック図、第4図は書込み制
御回路の一例な示すブロック図、第5図(I) Ql)
は書込み制御回路の動作説明図である。 2a 、 zb :送信制御回路、38 t 3 b
*シフトレジスタ、6a*6b:比較回路、7 a e
7 I):書込み制御回路、11:入力口み指令、K
l e K、 ニ一致信号、M3.に:故障信号。 時許出願人 日本信号株式会社
纂2図は従来装置の動作説明図、8g5図は本発明の一
実施例を示す電気回路のブロック図、第4図は書込み制
御回路の一例な示すブロック図、第5図(I) Ql)
は書込み制御回路の動作説明図である。 2a 、 zb :送信制御回路、38 t 3 b
*シフトレジスタ、6a*6b:比較回路、7 a e
7 I):書込み制御回路、11:入力口み指令、K
l e K、 ニ一致信号、M3.に:故障信号。 時許出願人 日本信号株式会社
Claims (1)
- fl+ 情報の送信を制御する送信制御回路と、送信
すべき情報を送信時に並列に書込んで一時記憶するとと
もKM記送信制御回路により制御されて1ビツトずつ順
次出力する記憶回路とを系毎に設けて、各基から出力さ
れる情報の不一致を不一致検出回路で検出するようにし
た多重構成の情報伝送装置において、自系と他系の前記
記憶回路の情報が全ビット一致していることな検出して
一致信号を出力する比較回路と、送信開始時に自、系の
前記記憶回路に送信すべき′情報の書込み指令を出力す
る書込み制御回路とを系毎に備えてなり、前記書込み制
御回路は、前記書込み指令を出力した回数をit′i叙
する手段を備え、かつ書込み指令を出力したにもかかわ
らず、繭記−紋信号が人力しないときは前記番込み指令
をさらに出力し、前記書込み指令を複数回出力したにも
かかわらず前記一致16号が入力しなかったとき圧故障
信号を出力する手段である情報伝送装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP242482A JPS58119244A (ja) | 1982-01-11 | 1982-01-11 | 情報伝送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP242482A JPS58119244A (ja) | 1982-01-11 | 1982-01-11 | 情報伝送装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58119244A true JPS58119244A (ja) | 1983-07-15 |
Family
ID=11528867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP242482A Pending JPS58119244A (ja) | 1982-01-11 | 1982-01-11 | 情報伝送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58119244A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63137301A (ja) * | 1986-11-14 | 1988-06-09 | ローベルト・ボツシユ・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | コンピュータ制御―操作装置の監視方法及び監視回路装置 |
JPH01103761A (ja) * | 1987-10-16 | 1989-04-20 | Nippon Signal Co Ltd:The | 多重系バス同期システムの故障診断装置 |
JPWO2008038710A1 (ja) * | 2006-09-28 | 2010-01-28 | 三菱電機株式会社 | 故障検出装置、故障検出方法、および故障検出プログラム |
-
1982
- 1982-01-11 JP JP242482A patent/JPS58119244A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63137301A (ja) * | 1986-11-14 | 1988-06-09 | ローベルト・ボツシユ・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | コンピュータ制御―操作装置の監視方法及び監視回路装置 |
JPH01103761A (ja) * | 1987-10-16 | 1989-04-20 | Nippon Signal Co Ltd:The | 多重系バス同期システムの故障診断装置 |
JPWO2008038710A1 (ja) * | 2006-09-28 | 2010-01-28 | 三菱電機株式会社 | 故障検出装置、故障検出方法、および故障検出プログラム |
US8572472B2 (en) | 2006-09-28 | 2013-10-29 | Mitsubishi Electric Corporation | Fault detection apparatus, fault detection method, and fault detection program |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0121880B1 (ko) | 직렬제어장치 | |
JPS58119244A (ja) | 情報伝送装置 | |
JPH0644854A (ja) | スイッチの監視方法及び装置 | |
US6002714A (en) | Data, path and flow integrity monitor | |
JPS5836365B2 (ja) | インタ−フエ−スソウチ | |
EP0110354B1 (en) | Detecting improper operation of a digital data processing apparatus | |
EP0063242B1 (en) | Data handling systems with serial to parallel conversion interfaces | |
KR900006790B1 (ko) | 프레임 동기제어를 갖는 루프 송신 시스템 | |
SU1734251A1 (ru) | Двухканальна резервированна вычислительна система | |
JPS6032374B2 (ja) | デ−タ伝送装置 | |
JPH01291548A (ja) | 直列制御装置 | |
SU1348842A1 (ru) | Устройство дл сопр жени внешних устройств с накопителем на магнитной ленте | |
JP2769064B2 (ja) | 系統選択制御方式 | |
SU1741295A1 (ru) | Система дл программного управлени резервированными объектами и их диагностировани | |
SU1497619A1 (ru) | Устройство дл обмена информацией | |
SU1667280A1 (ru) | Устройство дл контрол и резервировани информационно-измерительных систем | |
SU1649544A2 (ru) | Устройство дл контрол цифровых блоков | |
JPS6342978B2 (ja) | ||
SU1748155A1 (ru) | Устройство дл реконфигурации резервируемых блоков | |
SU1633284A1 (ru) | Устройство дл регистрации команд в резервированной системе управлени | |
SU1003403A1 (ru) | Адаптивное резервированное устройство | |
SU1596330A1 (ru) | Многоканальное устройство дл проверки контроллеров внешних устройств | |
JPS6326904B2 (ja) | ||
SU1042217A1 (ru) | Мажоритарно-резервированное устройство | |
SU1218391A1 (ru) | Устройство дл обмена информацией между эвм и магнитным накопителем |