JPH1187726A - 液晶表示パネルの製造方法 - Google Patents
液晶表示パネルの製造方法Info
- Publication number
- JPH1187726A JPH1187726A JP24729697A JP24729697A JPH1187726A JP H1187726 A JPH1187726 A JP H1187726A JP 24729697 A JP24729697 A JP 24729697A JP 24729697 A JP24729697 A JP 24729697A JP H1187726 A JPH1187726 A JP H1187726A
- Authority
- JP
- Japan
- Prior art keywords
- light
- liquid crystal
- flow rate
- etching
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Drying Of Semiconductors (AREA)
- Optical Elements Other Than Lenses (AREA)
Abstract
スタ特性が高いTFT駆動によるアクティブマトリクス
駆動方式の液晶表示パネルを製造する。 【解決手段】 一対の第1及び第2基板(1、2)間に
挟持された液晶(50)と、第1基板にマトリクス状に
設けられた画素電極(11)と、これをスイッチング制
御するTFT(30)とを備えた液晶表示パネル(10
0)の製造方法において、WSiターゲットを用いて第
1基板上に遮光膜をスパッタリングにより形成し、SF
6/CF4/O2をエッチングガスとして該遮光膜をエッ
チングする。
Description
ンジスタ)駆動によるアクティブマトリクス駆動方式の
液晶表示パネルの製造方法の技術分野に属し、特に、液
晶プロジェクタ等に用いられる、TFTの下側にブラッ
クマトリクスを設けた形式の液晶表示パネルの製造方法
の技術分野に属する。
イトバルブとして用いられる液晶表示パネルにおいては
一般に、液晶層を挟んでTFTアレイ基板に対向配置さ
れる対向基板の側から投射光が入射される。ここで、投
射光がTFTのa−Si(アモルファスシリコン)膜や
p−Si(ポリシリコン)膜から構成されたチャネル形
成用の領域に入射すると、この領域において光電変換効
果により光電流が発生してしまいTFTのトランジスタ
特性が劣化する。このため、対向基板には、各TFTに
夫々対向する位置に複数のブラックマトリクスと呼ばれ
る遮光層が形成されるのが一般的である。このようなブ
ラックマトリクスは、Cr(クロム)などの金属材料
や、カーボンをフォトレジストに分散した樹脂ブラック
などの材料から作られ、上述のTFTのa−Si膜やp
−Si膜に対する遮光の他に、コントラストの向上、色
材の混色防止などの機能を有する。
特にトップゲート構造(即ち、TFTアレイ基板上にお
いてゲート電極がチャネルの上側に設けられた構造)を
採る正スタガ型又はコプラナー型のa−Si又はp−S
iTFTを用いる場合には、投射光の一部が液晶プロジ
ェクタ内の投射光学系により戻り光として、TFTアレ
イ基板の側からTFTのチャネルに入射するのを防ぐ必
要がある。
報、特公平3−52611号公報、特開平3−1251
23号公報、特開平8−171101号公報等では、石
英基板等からなるTFTアレイ基板上においてTFTに
対向する位置(即ち、TFTの下側)にも、ブラックマ
トリクスを形成する液晶表示パネルの製造技術を提案し
ている。このように形成したブラックマトリクスによ
り、TFTのa−Si膜やp−Si膜に対する戻り光の
遮光が可能となるとされている。特にこの製造技術によ
れば、TFTアレイ基板上のブラックマトリクス形成工
程の後に行われるTFT形成工程における高温処理によ
り、ブラックマトリクスが破壊されたり溶融したりしな
いようにするために、ブラックマトリクスを不透明な高
融点金属から形成するようにしている。
ば、TFTアレイ基板上においてスパッタリング等によ
る高融点金属膜の形成後に、これをエッチングして所定
パターンを持つブラックマトリクスを形成するものとさ
れている。
た従来の製造技術によれば、以下の問題点がある。即
ち、戻り光の遮光用のブラックマトリクスは高融点金属
からなるため、ブラックマトリクスが形成される石英基
板等からなるTFTアレイ基板との熱的相性が悪い。よ
り具体的には、ブラックマトリクスの形成後に当該ブラ
ックマトリクスの上方に層間絶縁層、TFT、各種電
極、各種配線等を形成する工程や使用の際に高温環境と
常温環境とに置かれると、ブラックマトリクスとTFT
アレイ基板やこれらの各要素との間で熱膨張率等の物理
的性質の差に起因して応力が発生してしまう。このた
め、ブラックマトリクスに歪みが生じたりクラックが入
ったりし、或いは、TFTアレイ基板、層間絶縁層、T
FTの各構成要素等に歪みが生じたりクラックが入って
しまう。このようなクラックは、例えば各層に電気的接
続用のコンタクトホールを形成した箇所で起こり易い。
この結果、TFTの形成工程や配線の形成工程等がうま
く行かず導通不良や絶縁不良が起こったり、最終的に完
成した液晶表示パネルにおいてブラックマトリクスのク
ラックから戻り光の一部がTFTのチャネルに入射して
トランジスタ特性が劣化したり、素子不良による画像不
良が生じたりする。
FTアレイ基板上にスパッタリング等により形成した高
融点金属膜に対し、単純にエッチングを施してブラック
マトリクスを形成するのでは、形成されたブラックマト
リクスの断面は矩形となったり、オーバーハングとなっ
たりする。従って、この上に配線を施したり、この上方
に層間絶縁層を介してTFT、画素電極等を設けたりす
ると、配線や層間絶縁層等の付き回りが悪く、結果的に
断線等の導通不良や絶縁不良などを引き起こしてしま
う。
ば、TFTの下側に遮光膜を形成することにより、TF
Tのトランジスタ特性が劣化したり、遮光膜を下地内部
に形成することで、その上方に形成するTFTや各種電
極、及び遮光膜自体の導通や絶縁等が不良となってしま
うという問題点があり、更に、このように構成された遮
光膜では、戻り光を遮光するには十分でないという問題
点もある。
のであり、上述の如き熱膨張率の差などに起因した応力
の発生を抑えつつ遮光層を形成することにより、TFT
等のスイッチング素子の下側からの戻り光等の光に対す
る遮光性能が高く且つ該スイッチング素子のスイッチン
グ特性が高いアクティブマトリクス駆動方式の液晶表示
パネルを製造し得る液晶表示パネルの製造方法を提供す
ることを課題とする。
示パネルの製造方法は上記課題を解決するために、一対
の第1及び第2基板と、該第1及び第2基板間に挟持さ
れた液晶と、前記第1基板の前記液晶に対面する側にマ
トリクス状に設けられた複数の透明な画素電極と、該複
数の画素電極に夫々隣接する位置において前記第1基板
に設けられており前記複数の画素電極を夫々スイッチン
グ制御する複数のスイッチング素子と、該複数のスイッ
チング素子に夫々対向する位置において前記第1基板と
前記複数のスイッチング素子との間に夫々設けられたW
Si(タングステンシリサイド)からなる遮光層と、前
記遮光層と前記複数のスイッチング素子との間に設けら
れた層間絶縁層とを備えた液晶表示パネルの製造方法に
おいて、Si(シリコン)とW(タングステン)のモル
比(Si/W)が2.0以上3.0以下であり且つSi
相粒界寸法が30μm以下であるWSiターゲットを用
いたスパッタリングにより前記第1基板上に厚さが10
00Å以上3000Å以下である遮光膜を形成するスパ
ッタリング工程と、該形成された遮光膜上にフォトリソ
グラフィにより前記遮光層のパターンに対応するマスク
を形成するフォトリソグラフィ工程と、該マスクを介し
て前記遮光膜に対しエッチングを行い前記遮光層を形成
するエッチング工程とを備えたことを特徴とする。
法によれば、スパッタリングにより遮光膜が第1基板上
に形成され、該遮光膜上にフォトリソグラフィにより遮
光層のパターンに対応するマスクが形成され、該マスク
を介して遮光膜に対しエッチングが行われて、特定パタ
ーンの遮光層が形成される。
は、WSiターゲットが用いられ、このWSiターゲッ
トは、SiとWのモル比(Si/W)が2.0以上3.
0以下であるので、シリコンを含む高融点金属シリサイ
ドであるWSiからなる遮光層と石英基板等からなる第
1基板との熱的相性が良くなる。より具体的には、仮に
WやTi(チタン)、Cr(クロム)、Ta(タンタ
ル)、Mo(モリブデン)、Pd(鉛)等の高融点金属
単体から遮光層を形成した場合や、仮にTi、Cr、T
a、Mo、Pd等の高融点金属のシリサイドから遮光層
を形成した場合や、仮にモル比が2.0未満又は3.0
より大きいWSiターゲットを用いてWSiからなる遮
光層を形成した場合と比べて、高温環境と常温環境とに
置かれた際に、遮光層と、第1基板、層間絶縁層及びス
イッチング素子の各構成要素との間で、熱膨張率等の物
理的性質の差に起因して発生する応力が低減される。ま
た、スパッタリング工程において用いられるWSiター
ゲットは、そのSi相粒界寸法が30μm以下であるの
で、遮光層の膜質の均一化が促進される。これにより、
遮光層における局所的な遮光性の低下が阻止され、他方
で遮光層が持つスイッチング素子の下地層として性能が
向上すると共に、遮光層の膜質の不均一化による局所的
な応力やクラックの発生を阻止し得る。更に、このよう
に形成される遮光膜の厚さは、1000Å以上であるの
で、遮光率(透過率)1%以下という、第1基板の側か
ら戻り光などの光が当該液晶表示パネルに入射してもス
イッチング素子の特性を劣化させないに十分な遮光性が
得られる。一方、該遮光膜の厚さが3000Å以下であ
るので、層間絶縁層が形成される遮光層の上面の平坦化
が促進されると共に、厚さに伴って前述の熱膨張率の差
などに起因する応力が過度に大きくなるのを阻止し得
る。
ラックが入ったり、或いは、第1基板、層間絶縁層、ス
イッチング素子の各構成要素などに歪みが生じたりクラ
ックが入ってしまうのを阻止しつつ、遮光層の遮光性を
高め得ると共にスイッチング素子のスイッチング特性を
高め得る。
法は上記課題を解決するために、一対の第1及び第2基
板と、該第1及び第2基板間に挟持された液晶と、前記
第1基板の前記液晶に対面する側にマトリクス状に設け
られた複数の透明な画素電極と、該複数の画素電極に夫
々隣接する位置において前記第1基板に設けられており
前記複数の画素電極を夫々スイッチング制御する複数の
スイッチング素子と、該複数のスイッチング素子に夫々
対向する位置において前記第1基板と前記複数のスイッ
チング素子との間に夫々設けられたWSi(タングステ
ンシリサイド)からなる遮光層と、前記遮光層と前記複
数のスイッチング素子との間に設けられた層間絶縁層と
を備えた液晶表示パネルの製造方法において、WSiタ
ーゲットを用いたスパッタリングにより前記第1基板上
に遮光膜を形成するスパッタリング工程と、該形成され
た遮光膜上にフォトリソグラフィにより前記遮光層のパ
ターンに対応するマスクを形成するフォトリソグラフィ
工程と、該マスクを介して前記遮光膜に対し、SF6/
CF4/O2をエッチングガスとして用いて、SF6の流
量を前記エッチングガス全体の流量の5%以上30%以
下とし、CF4の流量を前記エッチングガス全体の流量
の30%以上75%以下とし、且つO2の流量を前記エ
ッチングガス全体の流量の20%以上40%以下とし
て、ケミカルドライエッチングを行い前記遮光層を形成
するエッチング工程とを備えたことを特徴とする。
法によれば、WSiターゲットを用いたスパッタリング
により遮光膜が第1基板上に形成され、該遮光膜上にフ
ォトリソグラフィにより遮光層のパターンに対応するマ
スクが形成され、該マスクを介して遮光膜に対しエッチ
ングが行われて、特定パターンの遮光層が形成される。
F6/CF4/O2がケミカルドライエッチング用のエッ
チングガスとして用いられる。そして、SF6の流量を
該エッチングガス全体の流量の5%以上30%以下と
し、CF4の流量を該エッチングガス全体の流量の30
%以上75%以下とするので、エッチングの均一性並び
に遮光層及び第1基板に対するエッチングの選択比を十
分に高く維持しつつ、例えば数百〜数千Å(オングスト
ローム)/min(分)程度の実用上適度に高いエッチ
ングレートにより遮光膜に対し比較的短時間でエッチン
グを行うことができる。しかも、O2の流量を該エッチ
ングガス全体の流量の20%以上40%以下とするの
で、エッチング後の遮光層がオーバーハングすることな
くテーパーを持つように当該ケミカルドライエッチング
を行うことが出来る。この結果、前述した従来の製造技
術のようにオーバーハング状や矩形状の遮光層を下地と
する場合と比較して、テーパーを持つ遮光層を下地とし
てその上に層間絶縁層やスイッチング素子、各種電極、
遮光層用の配線などの各種配線等を形成した際に、これ
らの層間絶縁層、配線等の付き回りが格段に良くなる。
法は上記課題を解決するために、請求項1に記載の製造
方法において、前記エッチング工程は、SF6/CF4/
O2をエッチングガスとして用いて、SF6の流量を前記
エッチングガス全体の流量の5%以上30%以下とし、
CF4の流量を前記エッチングガス全体の流量の30%
以上75%以下とし、且つO2の流量を前記エッチング
ガス全体の流量の20%以上40%以下として、ケミカ
ルドライエッチングを行う工程からなることを特徴とす
る。
項1におけるスパッタリング工程及び請求項2における
エッチング工程の両方を含むので、これらの工程による
作用及び効果の両方が得られる。
法は上記課題を解決するために、請求項1から3のいず
れか一項に記載の製造方法において、前記液晶表示パネ
ルは、所定の配線パターンを有するWSiからなる配線
を更に備えており、WSiターゲットを用いたスパッタ
リングにより配線用のWSi膜を形成するスパッタリン
グ工程と、該形成されたWSi膜上にフォトリソグラフ
ィにより前記配線パターンに対応するマスクを形成する
フォトリソグラフィ工程と、該マスクを介して前記WS
i膜に対し、SF6/CF4/O2をエッチングガスとし
て用いて、SF6の流量を前記エッチングガス全体の流
量の5%以上30%以下とし、CF4の流量を前記エッ
チングガス全体の流量の30%以上75%以下とし、且
つO2の流量を前記エッチングガス全体の流量の20%
以上40%以下として、ケミカルドライエッチングを行
い前記配線を形成するエッチング工程とを更に備えたこ
とを特徴とする。
法によれば、例えばスイッチング素子がTFTである場
合のゲート配線などの、WSiからなる配線について
も、請求項2又は3における遮光膜の場合と同様に、配
線用のWSi膜に対し、高いエッチングレートによりエ
ッチングを行いつつ、しかもエッチング後の配線がテー
パーを持つように当該ケミカルドライエッチングを行う
ことが出来る。この結果、テーパーを持つ配線を下地と
してその上に各種配線、絶縁層、各種電極等を形成した
際に、これらの付き回りが格段に良くなる。
に説明する実施の形態から明らかにされよう。
に基づいて説明する。
示パネルの断面図である。尚、図1においては、各層や
各部材を図面上で認識可能な程度の大きさとするため、
各層や各部材毎に縮尺を異ならしめてある。また図2
は、図1に示したTFTアレイ基板1上に形成される各
種電極等の平面図である。
透明な第1基板の一例を構成するTFTアレイ基板1
と、これに対向配置される透明な第2基板の一例を構成
する対向基板2とを備えている。TFTアレイ基板1
は、例えば石英基板からなり、対向基板2は、例えばガ
ラス基板からなる。
に、マトリクス状に複数の透明な画素電極11が設けら
れており、図1に示すようにその上側には、ラビング処
理等の所定の配向処理が施された配向膜12が設けられ
ている。画素電極11は例えば、ITO膜(インジウム
・ティン・オキサイド膜)などの透明導電性薄膜からな
る。また配向膜12は例えば、ポリイミド薄膜などの有
機薄膜からなる。
共通電極21が設けられており、その下側には、ラビン
グ処理等の所定の配向処理が施された配向膜22が設け
られている。共通電極21は例えば、ITO膜などの透
明導電性薄膜からなる。また配向膜22は、ポリイミド
薄膜などの有機薄膜からなる。
示すように、複数の画素電極11に夫々隣接する位置
に、複数の画素電極11を夫々スイッチング制御する、
スイッチング素子の一例としての複数のTFT30が設
けられている。
ス23が、TFT30に対向する所定領域に設けられて
いる。このようなブラックマトリクスは、Cr(クロ
ム)やNi(ニッケル)などの金属材料や、カーボンや
Ti(チタン)をフォトレジストに分散した樹脂ブラッ
クなどの材料から作られ、TFT30のp−Si(ポリ
シリコン)層32に対する遮光の他に、コントラストの
向上、色材の混色防止などの機能を有する。
電極21とが対面するように配置されたTFTアレイ基
板1と対向基板2との間には、後述のシール剤52(図
4及び図5参照)により囲まれた空間に液晶が封入さ
れ、液晶層50が形成される。液晶層50は、画素電極
11からの電界が印加されていない状態で配向膜12及
び22により所定の配向状態を採る。液晶層50は、例
えば一種又は数種類のネマティック液晶を混合した液晶
からなる。シール剤52は、二つの基板1及び2をそれ
らの周辺で張り合わせるための接着剤である。
FTアレイ基板1と複数のTFT30との間には、WS
i(タングステンシリサイド)からなる遮光層3が夫々
設けられている。更に、遮光層3と複数のTFT30と
の間には、第1層間絶縁層41が設けられている。第1
層間絶縁層41は、TFT30を構成するp−Si層3
2を遮光層3から電気的絶縁するために設けられるもの
である。更に、第1層間絶縁層41は、TFTアレイ基
板1の全面に形成されることにより、TFT30のため
の下地膜としての機能をも有する。即ち、TFTアレイ
基板1の表面の研磨時における荒れや、洗浄後に残る汚
れ等でTFT30の特性の劣化を防止する機能を有す
る。
又は第3例にあるスパッタリング工程を用いて形成され
た場合には、遮光層3とTFTアレイ基板1との熱的相
性の悪さが、前述した従来の製造技術(特開平9−12
7497号公報等)を用いた場合と比較して緩和されて
いる。
2例又は第3例にあるエッチング工程を用いて形成され
た場合には、遮光層3がテーパーを持つように形成され
ており、前述した従来の製造技術(特開平9−1274
97号公報等)のようにオーバーハング状や矩形状の遮
光層を下地とする場合と比較して、遮光層3の上方に形
成される層間絶縁層、配線等の付き回りが格段に良くな
っており、導通不良や各層間の絶縁不良などの可能性が
低減されている。
ールを介して所定の配線を経て、接地されているか又は
定電位源に接続されている。このため、遮光層3の電位
が変化することにより、TFT30のスイッチング特性
等に悪影響を及ぼすことがない。但し、遮光層3は電気
的に浮遊していてもよいし、或いは、遮光層3を後述の
蓄積容量(図3参照)用の配線として使用することも可
能である。
(ノンドープトシリケートガラス)、PSG(リンシリ
ケートガラス)、BSG(ボロンシリケートガラス)、
BPSG(ボロンリンシリケートガラス)などの高絶縁
性ガラス又は、酸化シリコン膜等からなる。
電極31(走査電極)、ゲート電極31からの電界によ
りチャネルが形成されるp−Si層32、ゲート電極3
1とp−Si層32とを絶縁するゲート絶縁層33、p
−Si層32に形成されたソース領域34、ソース電極
35(信号電極)、及びp−Si層32に形成されたド
レイン領域36を備えている。ドレイン領域36には、
複数の画素電極11のうちの対応する一つが接続されて
いる。ソース領域34及びドレイン領域36は後述のよ
うに、p−Si層32に対し、n型又はp型のチャネル
を形成するかに応じて所定濃度のn型用又はp型用のド
ーパントをドープすることにより形成されている。n型
チャネルのTFTは、動作速度が速いという利点があ
り、p型チャネルのTFTは、p型チャネルを形成する
のが容易であるという利点がある。ソース電極35(信
号電極)は、画素電極11と同様にITO膜等の透明導
電性薄膜から構成してもよいし、Al等の金属膜や金属
シリサイドなどの不透明な薄膜から構成してもよい。ま
た、ゲート電極31、ゲート絶縁層33及び第1層間絶
縁層41の上には、ソース領域34へ通じるコンタクト
ホール37及びドレイン領域36へ通じるコンタクトホ
ール38が夫々形成された第2層間絶縁層42が形成さ
れている。このソース領域34へのコンタクトホール3
7を介して、ソース電極35(信号電極)はソース領域
34に電気的接続されている。更に、ソース電極35
(信号電極)及び第2絶縁層42の上には、ドレイン領
域36へのコンタクトホール38が形成された第3層間
絶縁層43が形成されている。このドレイン領域36へ
のコンタクトホール38を介して、画素電極11はドレ
イン領域36に電気的接続されている。前述の画素電極
11は、このように構成された第3層間絶縁層43の上
面に設けられている。
p−Si層32は、光が入射するとp−Siが有する光
電変換効果により光電流が発生してしまいTFT30の
トランジスタ特性が劣化するが、本実施の形態では、対
向基板2には各TFT30に夫々対向する位置に複数の
ブラックマトリクス23が形成されているので、入射光
が直接にp−Si層32に入射することが防止される。
更にこれに加えて又は代えて、ゲート電極31を上側か
ら覆うようにソース電極35(信号電極)をAl等の不
透明な金属薄膜から形成すれば、ブラックマトリクス2
3と共に又は単独で、p−Si層32への入射光(即
ち、図1で上側からの光)の入射を効果的に防ぐことが
出来る。
構成された画素電極11は、TFTアレイ基板1上にマ
トリクス状に配列され、各画素電極11に隣接してTF
T30が設けられており、また画素電極11の縦横の境
界に夫々沿ってソース電極35(信号電極)及びゲート
電極31(走査電極)が設けられている。尚、図2は、
説明の都合上、画素電極11のマトリクス状配列等を簡
略化して示すためのものであり、実際の各電極は層間絶
縁層の間や上をコンタクトホール等を介して配線されて
おり、図1から分かるように3次元的により複雑な構成
を有している。
うに、画素電極11には蓄積容量70が夫々設けられて
いる。この蓄積容量70は、より具体的には、p−Si
層32と同一工程により形成されるp−Si層32’、
ゲート絶縁層33と同一工程により形成される絶縁層3
3’、ゲート電極31と同一工程により形成される蓄積
容量電極(容量線)31’、第2及び第3層間絶縁層4
2及び43、並びに第2及び第3層間絶縁層42及び4
3を介して蓄積容量電極31’に対向する画素電極11
の一部から構成されている。このように蓄積容量70が
設けられているため、デューティー比が小さくても高詳
細な表示が可能とされる。尚、蓄積容量電極(容量線)
31’は、図2に示すように、TFTアレイ基板1の面
上においてゲート電極(走査電極)31と平行に設けら
れている。また前述のように、遮光層3を蓄積容量70
の配線として利用することも可能である。
00の全体構成を図4及び図5を参照して説明する。
尚、図4は、TFTアレイ基板1をその上に形成された
各構成要素と共に対向基板2の側から見た平面図であ
り、図5は、対向基板2を含めて示す図4のH−H’断
面図である。
は、シール剤52がその縁に沿って設けられており、そ
の内側に並行して対向基板2の周辺見切り53が規定さ
れている。シール剤52の外側の領域には、X側駆動用
ドライバ回路101及び実装端子102がTFTアレイ
基板1の一辺に沿って設けられており、Y側駆動用ドラ
イバ回路104が、この一辺に隣接する2辺に沿って設
けられている。更にTFTアレイ基板1の残る一辺に
は、複数の配線105が設けられている。また、シール
剤52の四隅には、TFTアレイ基板1と対向基板2と
の間で電気的導通をとるための導通剤からなる銀点10
6が設けられている。そして、図5に示すように、図4
に示したシール剤52とほぼ同じ輪郭を持つ対向基板2
が当該シール剤52によりTFTアレイ基板1に固着さ
れている。
動用ドライバ回路104は配線によりソース電極35
(信号電極)及びゲート電極31(走査電極)に夫々電
気的接続されている。X側駆動用ドライバ回路101に
は、図示しない制御回路から即時表示可能な形式に変換
された表示信号が入力され、Y側駆動用ドライバ回路1
04がパルス的にゲート電極31(走査電極)に順番に
ゲート電圧を送るのに合わせて、X側駆動用ドライバ回
路101は表示信号に応じた信号電圧をソース電極35
(信号電極)に送る。本実施の形態では特に、TFT3
0はp−Si(ポリシリコン)タイプのTFTであるの
で、TFT30の形成時に同一工程で、X側駆動用ドラ
イバ回路101及びY側駆動用ドライバ回路104を形
成することも可能であり、製造上有利である。
側駆動用ドライバ回路104をTFTアレイ基板1の上
に設ける代わりに、例えばTAB(テープオートメイテ
ッドボンディング基板)上に実装された駆動用LSI
に、TFTアレイ基板1の周辺部に設けられた異方性導
電フィルムを介して電気的及び機械的に接続するように
してもよい。
が、対向基板2の投射光が入射する側及びTFTアレイ
基板1の投射光が出射する側には夫々、例えば、TN
(ツイステッドネマティック)モード、 STN(スー
パーTN)モード、D−STN(ダブル−STN)モー
ド等の動作モードや、ノーマリーホワイトモード/ノー
マリーブラックモードの別に応じて、偏光フィルム、位
相差フィルム、偏光板などが所定の方向で配置される。
の動作について図1から図5を参照して説明する。
駆動用ドライバ回路101は、この表示信号に応じたタ
イミング及び大きさで信号電圧をソース電極35(信号
電極)に印加し、これと並行して、Y側駆動用ドライバ
回路104は、所定タイミングで電極31(走査電極)
にゲート電圧をパルス的に順次印加し、TFT30は駆
動される。これにより、ゲート電圧がオンとされた時点
でソース電圧が印加されたTFT30においては、ソー
ス領域34、p−Si層32に形成されたチャネル及び
ドレイン領域36を介して画素電極11に電圧が印加さ
れる。そして、この画素電極11の電圧は、ソース電圧
が印加された時間よりも例えば3桁も長い時間だけ蓄積
容量70(図3参照)により維持される。
ると、液晶層50におけるこの画素電極11と共通電極
21とに挟まれた部分における液晶の配向状態が変化
し、ノーマリーホワイトモードであれば、電圧が印加さ
れた状態で入射光がこの液晶部分を通過不可能とされ、
ノーマリーブラックモードであれば、電圧が印加された
状態で入射光がこの液晶部分を通過可能とされ、全体と
して液晶表示パネル100からは表示信号に応じたコン
トラストを持つ光が出射する。
には、遮光層3が設けられているので、前述のように戻
り光による悪影響が低減されるため、TFT30のトラ
ンジスタ特性が改善されており、最終的には、液晶表示
パネル100により、高コントラストで色付きの良い高
画質の画像を表示することが可能となる。
パネル100の製造プロセスの第1例について図6及び
図7を参照して説明する。
基板、ハードガラス等のTFTアレイ基板1を用意す
る。ここで、好ましくはN2(窒素)等の不活性ガス雰
囲気且つ約1000℃の高温でアニール処理し、後に実
施される高温プロセスにおけるTFTアレイ基板1に生
じる歪みが少なくなるように前処理しておく。
の全面に、 WSiターゲットを用いたスパッタリング
により、遮光膜を形成する。続いて、該形成された遮光
膜上にフォトリソグラフィにより遮光層3のパターンに
対応するマスクを形成し、該マスクを介して遮光膜に対
しエッチングを行うことにより、この基板全面に形成さ
れた遮光膜をTFT30を形成する予定の領域にのみ残
して、遮光層3を形成する。
ッタリング工程においては、WSiターゲットは、Si
とWのモル比(Si/W)が2.0以上3.0以下とさ
れ、且つSi相粒界寸法が30μm以下とされる。そし
て、遮光膜の厚さが1000Å以上3000Å以下とな
るようにスパッタリングが行われる。ここで、WSiタ
ーゲットは、SiとWのモル比(Si/W)が2.0以
上3.0以下とされるため、Siを含む高融点金属シリ
サイドであるWSiからなる遮光層3とSiを含む石英
基板等からなるTFTアレイ基板1との熱的相性は良く
なる。より具体的には、仮にWやTi、Cr、Ta、M
o、Pd等の高融点金属単体から遮光層3を形成した場
合や、仮にTi、Cr、Ta、Mo、Pd等の高融点金
属のシリサイドから遮光層3を形成した場合や、仮にモ
ル比(Si/W)が2.0未満又は3.0より大きいW
Siターゲットを用いてWSiからなる遮光層を形成し
た場合と比べて、高温環境と常温環境とに置かれた際
に、遮光層3と、TFTアレイ基板1、第1層間絶縁層
41及びTFT30の各構成要素との間で、熱膨張率等
の物理的性質の差に起因して発生する応力が低減され
る。また、WSiターゲットは、そのSi相粒界寸法が
30μm以下とされるので、遮光層3の膜質の均一化が
促進される。これにより、遮光層3における局所的な遮
光率の低下が阻止され、他方で遮光層3が持つTFT3
0の下地層として性能が向上すると共に、遮光層3の膜
質の不均一化による局所的な応力やクラックの発生を阻
止し得る。更に、このように形成される遮光層3の厚さ
は、1000Å以上とされるので、遮光率(透過率)1
%以下という、TFTアレイ1の側から戻り光が当該液
晶表示パネル100に入射してもTFT30の特性を劣
化させないに十分な遮光性が得られる。一方、遮光層3
の厚さは3000Å以下とされるので、第1層間絶縁層
41が形成される遮光層3の上面の平坦化が促進される
と共に、厚さに伴って遮光層3に係る熱応力が過度に大
きくなるのを阻止し得る。仮に、遮光層が1000Åよ
り薄いと遮光の効果が十分に(例えば、1%程度の透過
率が)得られず、また仮に、遮光層が3000Åより厚
いと、TFT30の形成工程における高温環境と常温環
境とにおける熱応力の発生が大きくなり過ぎ、加えて遮
光層3自体を形成するための時間やコストの上昇を招く
と共に後にTFT30をその上に形成する第1層間絶縁
層41の段差が大きくなり過ぎてTFT30の形成が困
難になる。また遮光層3の層厚としては、約1500〜
2500Åがより好ましくい。この範囲であれば、良好
な遮光性が得られると共に、段差の問題も実用上殆ど生
じないで済む。以上の結果、例えば遮光層3に歪みが生
じたりクラックが入ったり、或いは、TFTアレイ基板
1、第1層間絶縁層41、TFT30の各構成要素など
に歪みが生じたりクラックが入ってしまうのを阻止し得
る。
行う際には、TFTトランジスタ基板1の温度を約20
0℃以上の温度に保つことが好ましい。このようにスパ
ッタリングを行うと、遮光層3の透過率を実質的に上げ
ることなく(即ち、遮光性を実質的に低下させることな
く)、遮光層3に係る熱応力の発生をより低減すること
が出来る利点が得られる。
p−Si層32のうちチャンネル形成用の領域、ソース
領域34及びドレイン領域36をTFTアレイ基板1の
裏面から見て覆うように形成される。
層3の上に、例えば、常圧又は減圧CVD法等によりT
EOS(テトラ・エチル・オルソ・シリケート)ガス、
TEB(テトラ・エチル・ボートレート)ガス、TMO
P(テトラ・メチル・オキシ・フォスレート)ガス等を
用いて、NSG、PSG、BSG、BPSGなどのシリ
ケートガラス膜、窒化膜や酸化シリコン膜等からなる第
1層間絶縁層41を形成する。第1層間絶縁層41の層
厚は、約500〜8000Åが好ましい。或いは、熱酸
化膜を形成した後、更に減圧CVD法等により高温酸化
シリコン膜(HTO膜)や窒化膜を約500Åの比較的
薄い厚さに堆積し、厚さ約2000Åの多層構造を持つ
第1層間絶縁層41を形成してもよい。更に、このよう
なシリケートガラス膜に重ねて又は代えて、SOG(ス
ピンオンガラス:紡糸状ガラス)をスピンコートして又
はCMP(Chemical Mechanical
Polishing)処理を施すことにより、平坦な膜
を形成してもよい。このように、第1層間絶縁層41の
上面をスピンコート処理又はCMP処理により平坦化し
ておけば、後に上側にTFT30を形成し易いという利
点が得られる。
℃のアニール処理を施すことにより、汚染を防ぐと共に
平坦化してもよい。
層間絶縁層41の上に、約450〜550℃、好ましく
は約500℃の比較的低温環境中で、流量約400〜6
00cc/minのモノシランガス、ジシランガス等を
用いた減圧CVD(例えば、圧力約20〜40PaのC
VD)により、a−Si(アモルファスシリコン)膜を
形成する。その後、窒素雰囲気中で、約600〜700
℃にて約1〜10時間、好ましくは、4〜6時間のアニ
ール処理を施することにより、p−Si(ポリシリコ
ン)膜を約500〜2000Åの厚さ、好ましくは約1
000Åの厚さとなるまで固相成長させる。この際、n
チャネル型のTFT30を作成する場合には、Sb(ア
ンチモン)、As(砒素)、P(リン)などのV族元素
のドーパントを僅かにイオン注入等によりドープする。
また、TFT30をpチャネル型とする場合には、Al
(アルミニウム)、B(ボロン)、Ga(ガリウム)、
In(インジウム)などのIII族元素のドーパントを僅
かにイオン注入等によりドープする。尚、a−Si膜を
経ないで、減圧CVD法等によりp−Si膜を直接形成
しても良い。或いは、減圧CVD法等により堆積したp
−Si膜にシリコンイオンを打ち込んで一旦非晶質化
(アモルファス化)し、その後アニール処理等により再
結晶化させてp−Si膜を形成しても良い。
Si層32を約900〜1300℃の温度、好ましくは
約1000℃の温度により熱酸化することにより、約3
00Åの比較的薄い厚さの熱酸化膜を形成し、更に減圧
CVD法等により高温酸化シリコン膜(HTO膜)や窒
化膜を約500Åの比較的薄い厚さに堆積し、多層構造
を持つゲート絶縁層33を形成する。この結果、p−S
i層32の厚さは、約300〜1500Åの厚さ、好ま
しくは約350〜450Åの厚さとなり、ゲート絶縁層
33の厚さは、約200〜1500Åの厚さ、好ましく
は約300Åの厚さとなる。このように高温熱酸化時間
を短くすることにより、特に8インチ程度の大型ウエー
ハを使用する場合に熱によるそりを防止することができ
る。但し、p−Si層32を熱酸化することのみによ
り、単一層構造を持つゲート絶縁層33を形成してもよ
い。
Si層32上にゲート絶縁層33を介して、減圧CVD
法等によりp−Siを堆積した後、ゲートマスクを用い
たフォトリソグラフィ工程、エッチング工程等により、
ゲート電極31(走査電極)を形成する。
−Si層ではなく、Al等の金属膜又は金属シリサイド
膜から形成してもよいし、若しくはこれらの金属膜又は
金属シリサイド膜とp−Si膜を組み合わせて多層に形
成してもよい。この場合、ゲート電極31(走査電極)
を、ブラックマトリクス23が覆う領域の一部又は全部
に対応する遮光膜として配置すれば、金属膜や金属シリ
サイド膜の持つ遮光性により、ブラックマトリクス23
の一部又は全部を省略することも可能となる。この場合
特に、対向基板2とTFTアレイ基板1との貼り合わせ
ずれによる画素開口率の低下を防ぐことが出来る利点が
ある。
T30をLDD(LightlyDoped Drai
n Structure)構造を持つnチャネル型のT
FTとする場合、p型のp−Si層32に、先ずソース
領域34及びドレイン領域36のうちチャネル側に夫々
隣接する一部を構成する低濃度ドープ領域を形成するた
めに、ゲート電極31を拡散マスクとして、PなどのV
族元素のドーパントを低濃度で(例えば、Pイオンを1
〜3×1013/cm2のドーズ量にて)ドープし、続い
て、ゲート電極31よりも幅の広いマスクでレジスト層
をゲート電極31上に形成した後、同じくPなどのV族
元素のドーパントを高濃度で(例えば、Pイオンを1〜
3×1015/cm2のドーズ量にて)ドープする。ま
た、TFT30をpチャネル型とする場合、n型のp−
Si層32に、ソース領域34及びドレイン領域36を
形成するために、BなどのIII族元素のドーパントを用
いてドープする。このようにLDD構造とした場合、シ
ョートチャネル効果を低減できる利点が得られる。尚、
このように低濃度と高濃度の2段階に分けて、ドープを
行わなくても良い。例えば、低濃度のドープを行わず
に、オフセット構造のTFTとしてもよく、ゲート電極
31をマスクとして、Pイオン、Bイオン等を用いたイ
オン注入技術によりセルフアライン型のTFTとしても
よい。
−SiTFT及びpチャネル型p−SiTFTから構成
されるCMOS(相補型MOS)構造を持つX側駆動用
ドライバ回路101及びY側駆動用ドライバ回路104
をTFTアレイ基板1上の周辺部に形成する。 このよ
うに、TFT30はp−SiTFTであるので、TFT
30の形成時に同一工程で、X側駆動用ドライバ回路1
01及びY側駆動用ドライバ回路104を形成すること
ができ、製造上有利である。
ト電極31(走査電極)を覆うように、例えば、常圧又
は減圧CVD法やTEOSガス等を用いて、NSG、P
SG、BSG、BPSGなどのシリケートガラス膜、窒
化膜や酸化シリコン膜等からなる第2層間絶縁層42を
形成する。第2層間絶縁層42の層厚は、約5000〜
15000Åが好ましい。そして、ソース領域34及び
ドレイン領域36を活性化するために約1000℃のア
ニール処理を20分程度行った後、ソース電極31(信
号電極)に対するコンタクトホール37を、反応性エッ
チング、反応性イオンビームエッチング等のドライエッ
チングにより形成する。この際、反応性エッチング、反
応性イオンビームエッチングのような異方性エッチング
により、コンタクトホール37を開口した方が、開口形
状をマスク形状とほぼ同じにできるという利点がある。
但し、ドライエッチングとウエットエッチングとを組み
合わせて開口すれば、コンタクトホール37をテーパ状
にできるので、配線接続時の断線を防止できるという利
点が得られる。また、ゲート電極31(走査電極)を図
示しない配線と接続するためのコンタクトホールも、コ
ンタクトホール37と同一の工程により第2層間絶縁層
42に開ける。
層間絶縁層42の上に、スパッタリング処理等により、
Al等の低抵抗金属や金属シリサイド等を、約1000
〜5000Åの厚さに堆積し、更にフォトリソグラフィ
工程、ウエットエッチング工程等により、ソース電極3
5(信号電極)を形成する。
を、ブラックマトリクス23が覆う領域の一部又は全部
に対応する遮光膜として配置すれば、Al等の金属膜や
金属シリサイド膜の持つ遮光性により、ブラックマトリ
クス23の一部又は全部を省略することも可能となる。
この場合特に、対向基板2とTFTアレイ基板1との貼
り合わせずれによる画素開口率の低下を防ぐことが出来
る利点がある。
ス電極35(信号電極)上を覆うように、例えば、常圧
又は減圧CVD法やTEOSガス等を用いて、NSG、
PSG、BSG、BPSGなどのシリケートガラス膜、
窒化膜や酸化シリコン膜等からなる第3層間絶縁層43
を形成する。第3層間絶縁層43の層厚は、約5000
〜15000Åが好ましい。或いは、このようなシリケ
ートガラス膜に代えて又は重ねて、有機膜やSOG(ス
ピンオンガラス)をスピンコートして、若しくは又はC
MP処理を施して、平坦な膜を形成してもよい。
を電気的接続するためのコンタクトホール38を、反応
性エッチング、反応性イオンビームエッチング等のドラ
イエッチングにより形成する。この際、反応性エッチン
グ、反応性イオンビームエッチングのような異方性エッ
チングにより、コンタクトホール38を開口した方が、
開口形状をマスク形状とほぼ同じにできるという利点が
得られる。但し、ドライエッチングとウエットエッチン
グとを組み合わせて開口すれば、コンタクトホール38
をテーパ状にできるので、配線接続時の断線を防止でき
るという利点が得られる。
3層間絶縁層43の上に、スパッタリング処理等によ
り、ITO膜等の透明導電性薄膜を、約500〜200
0Åの厚さに堆積し、更にフォトリソグラフィ工程、ウ
エットエッチング工程等により、画素電極11を形成す
る。尚、当該液晶表示パネル100を反射型の液晶表示
装置に用いる場合には、Al等の反射率の高い不透明な
材料から画素電極11を形成してもよい。
の配向膜の塗布液を塗布した後、所定のプレティルト角
を持つように且つ所定方向でラビング処理を施すこと等
により、図1に示した配向膜12が形成される。
は、ガラス基板等が先ず用意され、この上において複数
のTFT30に夫々対応した位置にブラックマトリクス
23が、例えば金属クロムをスパッタリングした後、フ
ォトリソグラフィ工程、エッチング工程を経て形成され
る。尚、ブラックマトリクス23は、CrやNiなどの
金属材料の他、カーボンやTiをフォトレジストに分散
した樹脂ブラックなどの材料から形成してもよい。その
後、対向基板2の全面にスパッタリング処理等により、
ITO等の透明導電性薄膜を、約500〜2000Åの
厚さに堆積することにより、共通電極21を形成する。
更に、共通電極21の全面にポリイミド系の配向膜の塗
布液を塗布した後、所定のプレティルト角を持つように
且つ所定方向でラビング処理を施すこと等により、配向
膜22が形成される。
FTアレイ基板1と対向基板2とは、配向膜12及び2
2が対面するようにシール剤52により張り合わされ、
真空吸引等により、両基板間の空間に、例えば複数種類
のネマティック液晶を混合してなる液晶が吸引されて、
所定層厚の液晶層50が形成される。
は、p−Si層32’を上述のp−Si層32と同一工
程により第1層間絶縁層41上に形成し、その上に絶縁
層33’を上述のゲート絶縁層33と同一工程により形
成し、更にその上に蓄積容量電極(容量線)31’をゲ
ート電極31と同一工程により形成すれば良い。
液晶表示パネル100が完成する。
温環境とに置かれた場合でも、遮光層3とTFTアレイ
基板1や第1層間絶縁層41との間で、熱膨張率等の物
理的性質の差に起因して発生する応力が緩和される。従
って、遮光層3に歪みが生じたりクラックが入ったり、
或いは、TFTアレイ基板1、第1層間絶縁層41、T
FT30の各構成要素などに歪みが生じたりクラックが
入ってしまう事態を、前述した従来の製造技術(特開平
9−127497号公報等)を用いた場合と比較して、
かなり良く阻止し得る。このため、遮光層3のクラック
から戻り光の一部がTFT30のチャネルに入射するこ
とや、遮光層3等の歪みやクラックにより、その後のT
FTの形成工程に悪影響を及ぼすことを効果的に阻止で
きる。この結果、遮光層3の遮光性や信頼性は格段に向
上することとなり、TFT30のトランジスタ特性を改
善することが出来る。
り、高コントラストで色付きの良い高画質の画像を表示
することが可能な液晶表示パネル100を比較的容易に
製造できる。
パネル100の製造プロセスの第2例について図6から
図11を参照して説明する。
(1)に示すように、石英基板、ハードガラス等のTF
Tアレイ基板1を用意する。
iターゲットを用いたスパッタリングにより、遮光膜を
形成する。続いて、該形成された遮光膜上にフォトリソ
グラフィにより遮光層3のパターンに対応するマスクを
形成し、該マスクを介して遮光膜に対しエッチングを行
うことにより、この基板全面に形成された遮光膜をTF
T30を形成する予定の領域にのみ残して、遮光層3を
形成する。
チング工程においては、SF6/CF4/O2がケミカル
ドライエッチング用のエッチングガスとして用いられ
る。そして、SF6の流量が該エッチングガス全体の流
量の5%以上30%以下とされ、CF4の流量が該エッ
チングガス全体の流量の30%以上75%以下とされ、
且つO2の流量を該エッチングガス全体の流量の20%
以上40%以下とされる。従って、例えば数百〜数千Å
/min程度の実用上適度に高いエッチングレートによ
り遮光膜に対し比較的短時間でエッチングを行うことが
できる。しかも、エッチング後には、図8の遮光層3’
のようにオーバーハング状(即ち、テーパー角度が90
度より大きい状態)となったり又は図8の遮光層3aの
ようにテーパーを持たない矩形状(即ち、テーパー角度
が90度)となったりすることなく、図8の遮光層3b
のようにテーパーを持つ(即ち、テーパー角度が90度
未満となる)ように当該ケミカルドライエッチングによ
り遮光層3を形成することが出来る。尚、図8では、フ
ォトレジストにより作られたマスク4’、4a及び4b
が、対応する遮光層3’、3a及び3bをマスクする形
で夫々点線で示されている。
ような流量比率を持つエッチングガスについてより詳細
に説明する。尚、図9は、WSiからなる遮光膜に対
し、SF6/CF4/O2からなるエッチングガス中のS
F6の流量を変化させた際の、エッチングレートの変化
及びエッチングレートの均一性(8インチ基板面内のエ
ッチングレートの均一性)を示す。また、図10は、T
FTアレイ基板1の一例としての石英基板に対し、SF
6/CF4/O2からなるエッチングガス中のSF6の流量
を変化させた際の、エッチングレートの変化を示す。更
に、図11は、WSiからなる遮光膜に対し、SF6/
CF4/O2からなるエッチングガス中のO2の流量を変
化させた際のエッチングレートの変化及びテーパー角の
変化を示す。
を増加させると、これにほぼ正比例してWSiからなる
遮光膜に対するエッチングレートも増加する。従って、
従来からの考え方によれば、エッチング深度を制御可能
な程度にSF6の流量を高く設定して、高エッチングレ
ートを得ようとするのである。
を増加させると、約10%までは、これにほぼ正比例し
てエッチングレートも増加する。そして、約10%でエ
ッチングレートはほぼ飽和する。従って、従来からの考
え方によれば、エッチング深度を制御可能な程度にO2
流量を約10%又はそれ以下の所定値に設定して、高エ
ッチングレートを得ようとするのである。
チングレートの均一性はSF6の流量が10%の付近で
最低値をとる(即ち、均一性が最も良好となる)。ま
た、図10から分かるように、SF6の流量を増加させ
ると、これにほぼ正比例して石英基板に対するエッチン
グレートも増加する。
トの均一性が経験的に良好なエッチングが可能であると
される約15%より低くなるようにし、且つ遮光膜及び
石英基板に対するエッチングの選択比を高く維持するた
め、SF6の流量を該エッチングガス全体の流量の5%
以上30%以下とするのである。
増加させて行くと、15%までは、図8に示したフォト
レジストから成るマスク4’又は4aがエッチングによ
り殆ど後退しないため、図8の遮光層3’のようなオー
バーハングが形成されるか又は図8の遮光層3aのよう
にテーパーは殆ど形成されない。そして図11に示すよ
うに、O2の流量を更に増加させて行くと、図8に示し
たフォトレジストから成るマスク4bがエッチングによ
り後退するため、そのO2の流量の増加に応じてテーパ
ー角が減少し、図8の遮光層3bのようなテーパーが形
成されるようになる。
/O2からなるエッチングガスについて、WSiからな
る遮光層3にテーパーが形成され且つ比較的高いエッチ
ングレートが得られるように、前述の如く、SF6の流
量を該エッチングガス全体の流量の5%以上30%以下
とし、CF4の流量を該エッチングガス全体の流量の3
0%以上75%以下とし、且つO2の流量を該エッチン
グガス全体の流量の20%以上40%以下とするのであ
る。
図11から分かるように、エッチング対象となる面内の
エッチングレートの均一性を維持しつつ、エッチングレ
ートとして数百〜数千Å/min程度の実用上適度に高
い(即ち、エッチング深度の制御が比較的容易な程度に
高い)値が得られると共に約80度〜50度程度の実用
上適度なテーパー角度が得られる。
図6及び図7の工程(2)〜(10)と同様の工程によ
り、液晶表示パネル100は製造される。
の製造技術に従ってオーバーハング状や矩形状の遮光層
を下地とする場合と比較して、テーパーを持つ遮光層3
を下地として工程(2)〜(10)により、その上に第
1層間絶縁層41やTFT30、ソース電極35(信号
電極)、ゲート電極31(走査電極)、画素電極11、
遮光層3用の配線などの各種配線等が形成されるので、
これらの層間絶縁層、配線等の付き回りが格段に良くな
り、結果的に断線等の導通不良や各層間の絶縁不良など
が起き難くなる。
電極31(走査電極)を、前述した遮光層3と同様のス
パッタリング工程、フォトリソグラフィ工程及びエッチ
ング工程により、遮光層3と同じ組成のWSi膜から形
成してもよい。この場合には、遮光層3の場合と同じ
く、テーパーを持つ配線の一例としてのゲート電極31
(走査電極)を下地としてその上にX側駆動用ドライバ
回路101への電気的続用の配線、第2層間絶縁層42
等を形成した際に、これらの付き回りが格段に良くなる
利点が得られる。
り、高コントラストで色付きの良い高画質の画像を表示
することが可能な液晶表示パネル100を比較的容易に
製造できる。
第2例の場合と同様に、図6の工程(1)に示すよう
に、石英基板、ハードガラス等のTFTアレイ基板1を
用意する。
iターゲットを用いたスパッタリングにより、遮光膜を
形成する。続いて、該形成された遮光膜上にフォトリソ
グラフィにより遮光層3のパターンに対応するマスクを
形成し、該マスクを介して遮光膜に対しエッチングを行
うことにより、この基板全面に形成された遮光膜をTF
T30を形成する予定の領域にのみ残して、遮光層3を
形成する。
例の場合と同様に、スパッタリング工程においては、W
Siターゲットは、SiとWのモル比(Si/W)が
2.0以上3.0以下とされ、且つSi相粒界寸法が3
0μm以下とされる。そして、遮光膜の厚さが1000
Å以上3000Å以下となるようにスパッタリングが行
われる。
に、第2例の場合と同様に、エッチング工程において
は、SF6/CF4/O2がケミカルドライエッチング用
のエッチングガスとして用いられる。そして、SF6の
流量が該エッチングガス全体の流量の5%以上30%以
下とされ、CF4の流量が該エッチングガス全体の流量
の30%以上75%以下とされ、且つO2の流量を該エ
ッチングガス全体の流量の20%以上40%以下とされ
る。
3やTFTアレイ基板1、第1層間絶縁層41、TFT
30の各構成要素などに歪みが生じたりクラックが入っ
てしまうのを阻止し得る。更に、第2例の場合と同様に
TFT30の下側に遮光層3を形成したことによるTF
T30の特性劣化や、遮光層3が下地内部に形成された
ことに起因する導通不良及び絶縁不良を効果的に阻止し
得る。
り、高コントラストで色付きの良い高画質の画像を表示
することが可能な液晶表示パネル100を比較的容易に
製造できる。
パッタリング工程及びエッチング工程により遮光層3が
形成されている構成により、TFT30のトランジスタ
特性がどの程度改善されたかについて図12及び図13
を参照して、検討を加える。図12は、上述の製造プロ
セスの第3例により製造した図1の液晶表示パネル10
0についてのトランジスタ特性試験の結果を示す。これ
に対し、図13は、図1に示した液晶表示パネル100
の構成において、高融点金属の一例としてTi単体から
遮光層が形成された比較例についてのトランジスタ特性
試験の結果を示す。尚、図12及び図13において、横
軸には、ゲート電極に印加するゲート電圧を示し、縦軸
にはその際に流れるドレイン電流を示す。また、ソース
・ドレイン電圧として15V及び4Vの2種類の状態に
ついて、夫々試験結果が示されている。
レイ基板1上に本実施の形態独自のスパッタリング工程
及びエッチング工程を用いてWSiから遮光層3を形成
した場合の方が、TFTアレイ基板1の上に高融点金属
の一例としてTi単体から遮光層を形成した場合よりも
遥かにTFTのスイッチング特性が改善されていること
が分かる。
光層を全く設けることなく、戻り光の影響をそのまま受
けた例と比較すると、TFTのスイッチング特性は改善
されている。
ラー液晶プロジェクタに適用されるため、3つの液晶表
示パネル100がRGB用のライトバルブとして夫々用
いられ、各パネルには夫々RGB色分解用のダイクロイ
ックミラーを介して分解された各色の光が入射光として
夫々入射されることになる。従って、各実施の形態で
は、対向基板2に、カラーフィルタは設けられていな
い。しかしながら、液晶表示パネル100においてもブ
ラックマトリックス23の形成されていない画素電極1
1に対向する所定領域にRGBのカラーフィルタをその
保護膜と共に、対向基板2上に形成してもよい。このよ
うにすれば、液晶プロジェクタ以外の直視型や反射型の
カラー液晶テレビなどのカラー液晶表示装置に本実施の
形態の液晶表示パネルを適用できる。
入射光を対向基板2の側から入射することとしたが、遮
光層3が存在するので、TFTアレイ基板1の側から入
射光を入射し、対向基板2の側から出射するようにして
も良い。即ち、このように液晶表示パネル100を液晶
プロジェクタに取り付けても、チャネル形成用のp−S
i層32に光が入射することを防ぐことが出来、高画質
の画像を表示することが可能である。
レイ基板1側における液晶分子の配向不良を抑制するた
めに、第3層間絶縁層43の上に更に平坦化膜をスピン
コート等で塗布してもよく、又はCMP処理を施しても
よい。
グ素子は、正スタガ型又はコプラナー型のp−SiTF
Tであるとして説明したが、逆スタガ型のTFTやa−
SiTFT等の他の形式のTFTに対しても、戻り光が
チャネル形成用の半導体層に入射するのを阻止するとい
う課題の下に、各種の形態での応用が可能である。
一例として液晶層50をネマティック液晶から構成した
が、液晶を高分子中に微小粒として分散させた高分子分
散型液晶を用いれば、配向膜12及び22、並びに前述
の偏光フィルム、偏光板等が不要となり、光利用効率が
高まることによる液晶表示パネルの高輝度化や低消費電
力化の利点が得られる。更に、画素電極11をAl等の
反射率の高い金属膜から構成することにより、液晶表示
パネル100を反射型液晶表示装置に適用する場合に
は、電圧無印加状態で液晶分子がほぼ垂直配向されたS
H(スーパーホメオトロピック)型液晶などを用いても
良い。更にまた、液晶表示パネル100においては、液
晶層50に対し垂直な電界(縦電界)を印加するように
対向基板2の側に共通電極21を設けているが、液晶層
50に平行な電界(横電界)を印加するように一対の横
電界発生用の電極から画素電極11を夫々構成する(即
ち、対向基板2の側には縦電界発生用の電極を設けるこ
となく、TFTアレイ基板1の側に横電界発生用の電極
を設ける)ことも可能である。このように横電界を用い
ると、縦電界を用いた場合よりも視野角を広げる上で有
利である。その他、各種の液晶材料(液晶相)、動作モ
ード、液晶配列、駆動方法等に本実施の形態を適用する
ことが可能である。
方法によれば、遮光層と第1基板との熱的相性が良くな
り、遮光層の膜質の均一化が促進され、遮光層の上面の
平坦化が促進され、遮光層の厚さに伴って応力が過度に
大きくならないので、遮光層や第1基板、層間絶縁層、
スイッチング素子の各構成要素などに歪みが生じたりク
ラックが入ってしまうのを阻止しつつ十分な遮光性を持
つ液晶表示パネルを製造できる。
法によれば、高エッチングレートでテーパーを持つ遮光
層をエッチング形成でき、その上に層間絶縁層、各種配
線等を付き回り良く形成できる。従って、スイッチング
素子の下側に遮光層を形成したことでスイッチング素子
の特性を劣化させないように且つ遮光層を下地内部に形
成したことで層間絶縁層、各種配線等に導通不良や絶縁
不良を起こさないようにしつつ、十分な遮光性を持つ液
晶表示パネルを製造できる。
項1におけるスパッタリング工程及び請求項2における
エッチング工程を含むので、これらの工程による効果の
両方が得られる。
法によれば、ゲート配線などのWSiからなる配線につ
いても、請求項2又は3における遮光膜の場合と同様
に、高エッチングレートでテーパーを持つようにエッチ
ング形成でき、その上に各種電極、絶縁層、各種配線等
を付き回り良く形成できる。従って、液晶表示パネルの
製造における歩留まりを向上させることが出来る。
面図である。
イ基板の平面図である。
断面図である。
図である。
図である。
追って示す工程図(その1)である。
追って示す工程図(その2)である。
チングガス中のO2流量との関係を示す概念図である。
に対するエッチングレートの変化及び均一性の変化を示
す特性図である。
基板に対するエッチングレートの変化を示す特性図であ
る。
膜に対するエッチングレート及びテーパー角の変化を示
す特性図である。
たTFTの特性を示す特性図である。
たTFTの特性を示す特性図である。
Claims (4)
- 【請求項1】 一対の第1及び第2基板と、該第1及び
第2基板間に挟持された液晶と、前記第1基板の前記液
晶に対面する側にマトリクス状に設けられた複数の透明
な画素電極と、該複数の画素電極に夫々隣接する位置に
おいて前記第1基板に設けられており前記複数の画素電
極を夫々スイッチング制御する複数のスイッチング素子
と、該複数のスイッチング素子に夫々対向する位置にお
いて前記第1基板と前記複数のスイッチング素子との間
に夫々設けられたWSi(タングステンシリサイド)か
らなる遮光層と、前記遮光層と前記複数のスイッチング
素子との間に設けられた層間絶縁層とを備えた液晶表示
パネルの製造方法において、 Si(シリコン)とW(タングステン)のモル比(Si
/W)が2.0以上3.0以下であり且つSi相粒界寸
法が30μm以下であるWSiターゲットを用いたスパ
ッタリングにより前記第1基板上に厚さが1000Å以
上3000Å以下である遮光膜を形成するスパッタリン
グ工程と、 該形成された遮光膜上にフォトリソグラフィにより前記
遮光層のパターンに対応するマスクを形成するフォトリ
ソグラフィ工程と、 該マスクを介して前記遮光膜に対しエッチングを行い前
記遮光層を形成するエッチング工程とを備えたことを特
徴とする液晶表示パネルの製造方法。 - 【請求項2】 一対の第1及び第2基板と、該第1及び
第2基板間に挟持された液晶と、前記第1基板の前記液
晶に対面する側にマトリクス状に設けられた複数の透明
な画素電極と、該複数の画素電極に夫々隣接する位置に
おいて前記第1基板に設けられており前記複数の画素電
極を夫々スイッチング制御する複数のスイッチング素子
と、該複数のスイッチング素子に夫々対向する位置にお
いて前記第1基板と前記複数のスイッチング素子との間
に夫々設けられたWSi(タングステンシリサイド)か
らなる遮光層と、前記遮光層と前記複数のスイッチング
素子との間に設けられた層間絶縁層とを備えた液晶表示
パネルの製造方法において、 WSiターゲットを用いたスパッタリングにより前記第
1基板上に遮光膜を形成するスパッタリング工程と、 該形成された遮光膜上にフォトリソグラフィにより前記
遮光層のパターンに対応するマスクを形成するフォトリ
ソグラフィ工程と、 該マスクを介して前記遮光膜に対し、SF6/CF4/O
2をエッチングガスとして用いて、SF6の流量を前記エ
ッチングガス全体の流量の5%以上30%以下とし、C
F4の流量を前記エッチングガス全体の流量の30%以
上75%以下とし、且つO2の流量を前記エッチングガ
ス全体の流量の20%以上40%以下として、ケミカル
ドライエッチングを行い前記遮光層を形成するエッチン
グ工程とを備えたことを特徴とする液晶表示パネルの製
造方法。 - 【請求項3】 前記エッチング工程は、SF6/CF4/
O2をエッチングガスとして用いて、SF6の流量を前記
エッチングガス全体の流量の5%以上30%以下とし、
CF4の流量を前記エッチングガス全体の流量の30%
以上75%以下とし、且つO2の流量を前記エッチング
ガス全体の流量の20%以上40%以下として、ケミカ
ルドライエッチングを行う工程からなることを特徴とす
る請求項1に記載の液晶表示パネルの製造方法。 - 【請求項4】 前記液晶表示パネルは、所定の配線パタ
ーンを有するWSiからなる配線を更に備えており、 WSiターゲットを用いたスパッタリングにより配線用
のWSi膜を形成するスパッタリング工程と、 該形成されたWSi膜上にフォトリソグラフィにより前
記配線パターンに対応するマスクを形成するフォトリソ
グラフィ工程と、 該マスクを介して前記WSi膜に対し、SF6/CF4/
O2をエッチングガスとして用いて、SF6の流量を前記
エッチングガス全体の流量の5%以上30%以下とし、
CF4の流量を前記エッチングガス全体の流量の30%
以上75%以下とし、且つO2の流量を前記エッチング
ガス全体の流量の20%以上40%以下として、ケミカ
ルドライエッチングを行い前記配線を形成するエッチン
グ工程とを更に備えたことを特徴とする請求項1から3
のいずれか一項に記載の液晶表示パネルの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24729697A JP3374717B2 (ja) | 1997-09-11 | 1997-09-11 | 液晶表示パネルの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24729697A JP3374717B2 (ja) | 1997-09-11 | 1997-09-11 | 液晶表示パネルの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1187726A true JPH1187726A (ja) | 1999-03-30 |
JP3374717B2 JP3374717B2 (ja) | 2003-02-10 |
Family
ID=17161329
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24729697A Expired - Fee Related JP3374717B2 (ja) | 1997-09-11 | 1997-09-11 | 液晶表示パネルの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3374717B2 (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003045874A (ja) * | 2001-07-27 | 2003-02-14 | Semiconductor Energy Lab Co Ltd | 金属配線およびその作製方法、並びに金属配線基板およびその作製方法 |
JP2005252188A (ja) * | 2004-03-08 | 2005-09-15 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、電気光学装置 |
JP2006032977A (ja) * | 1999-06-04 | 2006-02-02 | Semiconductor Energy Lab Co Ltd | 電気光学装置 |
JP2006309253A (ja) * | 2000-06-28 | 2006-11-09 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
US7163848B2 (en) | 2000-06-28 | 2007-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US7535022B2 (en) | 2001-05-24 | 2009-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor with plural channels and corresponding overlapping electrode |
JP2011171748A (ja) * | 1999-10-26 | 2011-09-01 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2012124508A (ja) * | 2012-01-26 | 2012-06-28 | Semiconductor Energy Lab Co Ltd | 半導体装置、液晶モジュール、電子機器及び配線 |
US8890172B2 (en) | 1999-06-04 | 2014-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing an electro-optical device |
US9045831B2 (en) | 1999-07-22 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Wiring and manufacturing method thereof, semiconductor device comprising said wiring, and dry etching method |
US10088727B2 (en) | 2015-10-29 | 2018-10-02 | Seiko Epson Corporation | Liquid crystal device and electronic apparatus |
-
1997
- 1997-09-11 JP JP24729697A patent/JP3374717B2/ja not_active Expired - Fee Related
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4515349B2 (ja) * | 1999-06-04 | 2010-07-28 | 株式会社半導体エネルギー研究所 | 電気光学装置 |
US9293726B2 (en) | 1999-06-04 | 2016-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing an electro-optical device |
JP2006032977A (ja) * | 1999-06-04 | 2006-02-02 | Semiconductor Energy Lab Co Ltd | 電気光学装置 |
US8890172B2 (en) | 1999-06-04 | 2014-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing an electro-optical device |
US9045831B2 (en) | 1999-07-22 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Wiring and manufacturing method thereof, semiconductor device comprising said wiring, and dry etching method |
JP2011171748A (ja) * | 1999-10-26 | 2011-09-01 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
US7514302B2 (en) | 2000-06-28 | 2009-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US7163848B2 (en) | 2000-06-28 | 2007-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2006309253A (ja) * | 2000-06-28 | 2006-11-09 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP4684170B2 (ja) * | 2000-06-28 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US7535022B2 (en) | 2001-05-24 | 2009-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor with plural channels and corresponding overlapping electrode |
JP2003045874A (ja) * | 2001-07-27 | 2003-02-14 | Semiconductor Energy Lab Co Ltd | 金属配線およびその作製方法、並びに金属配線基板およびその作製方法 |
US8173478B2 (en) | 2001-07-27 | 2012-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing metal wiring and method of manufacturing semiconductor device |
US9153352B2 (en) | 2001-07-27 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
US9917107B2 (en) | 2001-07-27 | 2018-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
US10854636B2 (en) | 2001-07-27 | 2020-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
JP4513361B2 (ja) * | 2004-03-08 | 2010-07-28 | セイコーエプソン株式会社 | 半導体装置、半導体装置の製造方法、電気光学装置 |
JP2005252188A (ja) * | 2004-03-08 | 2005-09-15 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、電気光学装置 |
JP2012124508A (ja) * | 2012-01-26 | 2012-06-28 | Semiconductor Energy Lab Co Ltd | 半導体装置、液晶モジュール、電子機器及び配線 |
US10088727B2 (en) | 2015-10-29 | 2018-10-02 | Seiko Epson Corporation | Liquid crystal device and electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP3374717B2 (ja) | 2003-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8525960B2 (en) | Electro-optical device | |
JP3687399B2 (ja) | 電気光学装置及びその製造方法 | |
JP3711781B2 (ja) | 電気光学装置及びその製造方法 | |
JP4021014B2 (ja) | 液晶表示パネル及び薄膜トランジスタアレイ基板 | |
JPH11218781A (ja) | 液晶装置及びその製造方法並びに電子機器 | |
JP3374717B2 (ja) | 液晶表示パネルの製造方法 | |
JP2000056319A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP4148239B2 (ja) | 液晶表示パネル | |
JP4019600B2 (ja) | 電気光学装置及びプロジェクタ | |
JP3690119B2 (ja) | 液晶装置及び投射型表示装置 | |
JP4434262B2 (ja) | 液晶表示パネル | |
JP4371089B2 (ja) | 液晶装置およびそれを用いた表示装置 | |
JP3783500B2 (ja) | 電気光学装置及び投射型表示装置 | |
JP2001265255A6 (ja) | 電気光学装置及びその製造方法 | |
JP3456384B2 (ja) | 液晶表示パネル | |
JP3620235B2 (ja) | 液晶表示パネル及びその製造方法 | |
JP3489409B2 (ja) | 液晶表示パネルの製造方法及び液晶表示パネル | |
JP3674260B2 (ja) | 液晶表示パネルの製造方法、薄膜トランジスタアレイ基板、液晶表示パネル並びに液晶プロジェクタ | |
JP3769389B2 (ja) | 電気光学装置の製造方法及び電気光学装置 | |
JPH11183934A (ja) | 液晶パネル及びその製造方法並びに電子機器 | |
JP3780653B2 (ja) | 液晶表示パネルの製造方法 | |
JP3855976B2 (ja) | 電気光学装置及び電子機器 | |
JP3767204B2 (ja) | 電気光学装置 | |
JP3642326B2 (ja) | 液晶パネル、電子機器、及びtftアレイ基板 | |
JP3788086B2 (ja) | 電気光学装置およびそれを用いた表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021029 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081129 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091129 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091129 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101129 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101129 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111129 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111129 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121129 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121129 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131129 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |