JPH113948A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH113948A
JPH113948A JP9154064A JP15406497A JPH113948A JP H113948 A JPH113948 A JP H113948A JP 9154064 A JP9154064 A JP 9154064A JP 15406497 A JP15406497 A JP 15406497A JP H113948 A JPH113948 A JP H113948A
Authority
JP
Japan
Prior art keywords
floating gate
gate
insulating film
impurities
tunnel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9154064A
Other languages
English (en)
Inventor
Tsutomu Hagiwara
努 萩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP9154064A priority Critical patent/JPH113948A/ja
Publication of JPH113948A publication Critical patent/JPH113948A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】 【課題】ファゥラーノルトハイムトンネリングを利用し
た不揮発性メモリに関し、フローティングゲートからト
ンネル絶縁膜に不純物が拡散することを防止し、エンデ
ュランス特性とトンネル絶縁膜の絶縁破壊特性を向上さ
せること。 【解決手段】不純物拡散層1と、ポリシリコンからなる
フローティングゲート2の間に一部絶縁膜厚の薄いトン
ネル絶縁膜3aが設けられた構造のポリシリコン一層型
のEEPROM。不純物が導入されたフローティングゲ
ートが形成された後の熱処理温度を950℃以下に限定
したことを特徴とする。 【効果】フローティングゲートからトンネル酸化膜への
不純物が拡散することを防止することによって、不揮発
性メモリのエンデュランス特性およびトンネル絶縁膜の
絶縁破壊特性を向上させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路装
置に関し、半導体中に設けられた不純物拡散層とフロー
ティングゲートの間に一部絶縁膜厚の薄いトンネル絶縁
膜が設けられた構造の半導体記憶装置において、前記ト
ンネル酸化膜を通してファゥラーノルトハイムトンネリ
ングを利用し、前記フローティングゲートに電子を注入
及び放出することによって、データの消去及び書き込み
を電気的に行う不揮発性メモリ(Electorica
lly Erasable Programmable
Read Only Memory;EEPROM)
に適用して有効な技術に関するものである。
【0002】
【従来の技術】半導体中に設けられた不純物拡散層とフ
ローティングゲートの間に一部絶縁膜厚の薄いトンネル
絶縁膜が設けられ、コントロールゲートが前記フローテ
ィングゲートに隣接配置されたゲート一層構造を有する
半導体不揮発性記憶装置において、従来は、フローティ
ングゲートからトンネル酸化膜への不純物拡散を防止す
る為に、フローティングゲートに導入する不純物を低濃
度に設定した場合であっても、フローティングゲートが
形成された後の熱処理温度を950℃より高い温度にて
行うと、フローティングゲートからトンネル酸化膜へ不
純物が拡散してしまい、エンデュランス特性とトンネル
絶縁膜の絶縁破壊特性が悪化するというものである。
【0003】
【発明が解決しようとする課題】請求項1記載の発明に
関しては、半導体中に設けられた不純物拡散層とフロー
ティングゲートの間に一部絶縁膜厚の薄いトンネル絶縁
膜が設けられ、コントロールゲートが前記フローティン
グゲートに隣接配置されたゲート一層構造を有する半導
体不揮発性記憶装置において、不純物が導入されたフロ
ーティングゲートを形成した後の熱処理を950℃より
高い温度にて実施した場合、フローティングゲートから
トンネル酸化膜へ不純物が拡散してしまい、エンデュラ
ンス特性とトンネル絶縁膜の絶縁破壊特性が悪化すると
いう問題を有していた。
【0004】そこで、請求項1記載の発明に関しては、
不純物が導入されたフローティングゲートが形成された
後の熱処理温度を950℃以下に限定することによっ
て、トンネル酸化膜への不純物拡散を防止することによ
り、エンデュランス特性とトンネル絶縁膜の絶縁破壊特
性が悪化するとういう問題が解消された半導体記憶装置
の製造方法を提供することを目的とする。
【0005】
【課題を解決するための手段】請求項1記載の半導体装
置の製造方法は、半導体中に設けられた不純物拡散層と
フローティングゲートの間に一部絶縁膜厚の薄いトンネ
ル絶縁膜が設けられ、コントロールゲートが前記フロー
ティングゲートに隣接配置されたゲート一層構造を有す
る半導体不揮発性記憶装置において、不純物が導入され
たフローティングゲートを形成した後の熱処理を950
℃以下に限定することを特徴とする。
【0006】上記構成によれば、フローティングゲート
からトンネル酸化膜へ不純物が拡散を防止することによ
り、エンデュランス特性とトンネル絶縁膜の絶縁破壊特
性を向上させるという効果を有する。
【0007】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。
【0008】(実施例1)図1は、請求項1記載の発明
に係わる半導体記憶装置の実施例の要部を示す図であ
る。図1中、1は半導体基板中に設けられた不純物拡散
層、2はポリシリコンからなるフローティングゲート、
3は絶縁膜、3aは絶縁膜の一部薄い領域であるトンネ
ル膜、4は高耐圧トランジスタ、5は半導体基板中に設
けられたウェル領域、6は半導体基板である。その構成
を説明すると、半導体中に設けられた不純物拡散層1と
ポリシリコンからなるフローティングゲート2の間に一
部絶縁膜厚の薄いトンネル絶縁膜3aが設けられ、コン
トロールゲートが前記フローティングゲートに隣接した
構造のポリシリコン一層型のEEPROMの断面図であ
る。なおゲート電極材料はポリシリコンに限らずタング
ステン、チタン、モリブデン等のポリサイド構造でも良
い。
【0009】図2は、規格化されたQbd(絶縁破壊に
至るまでに酸化膜を通過する電荷量)のフローティング
ゲート2が形成された後の熱処理の温度の依存性を示す
図である。この図2から明らかなようにフローティング
ゲート2が形成された後の熱処理の温度が950℃以上
の場合、Qbd特性が悪化する傾向がある。これは、不
純物が導入されたフローティングゲート2が形成された
後の熱処理の温度が950℃以下とした場合、フローテ
ィングゲートからトンネル酸化膜へ拡散する不純物の量
を抑制し、Qbd特性を向上させることができる。従っ
て、不純物が導入されたフローティングゲート2が形成
された後、ランプアニール等比較的短時間で終了する熱
処理を除き、炉を使用した熱工程は950℃以下に限定
するのが好ましい。
【0010】上記のような構成によれば、フローティン
グゲート2からトンネル酸化膜3aへ不純物が拡散を防
止することにより、エンデュランス特性とトンネル絶縁
膜の絶縁破壊特性を向上させることが可能となる。
【0011】
【発明の効果】請求項1記載の発明によれば、半導体中
に設けられた不純物拡散層とフローティングゲートの間
に一部絶縁膜厚の薄いトンネル絶縁膜が設けられ、コン
トロールゲートが前記フローティングゲートに隣接配置
されたゲート一層構造を有する半導体不揮発性記憶装置
において、不純物が導入されたフローティングゲートが
形成された後の熱処理温度を950℃以下に限定するこ
とにより、このフローティングゲートからトンネル酸化
膜に溶出する不純物の量を低減でき、エンデュランス特
性とトンネル絶縁膜の絶縁特性を向上させることができ
る。
【図面の簡単な説明】
【図1】半導体中に設けられた不純物拡散層とフローテ
ィングゲートの間に一部絶縁膜厚の薄いトンネル絶縁膜
が設けられ、コントロールゲートが前記フローティング
ゲートに隣接配置されたゲート一層構造を有する半導体
不揮発性記憶装置の要部を示す断面図である。
【図2】規格化されたQbdのフローティングゲートが
形成された後の熱処理の温度依存性を示す図である。
【符号の説明】
1・・・半導体基板中に設けられた不純物拡散層 2・・・ポリシリコンからなるフローティングゲート 3・・・絶縁膜 3a・・・絶縁膜の一部薄い領域であるトンネル膜 4・・・高耐圧トランジスタ 5・・・半導体基板中に設けられたウェル領域 6・・・半導体基板

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】半導体中に設けられた不純物拡散層とフロ
    ーティングゲートの間に一部絶縁膜厚の薄いトンネル絶
    縁膜が設けられ、コントロールゲートが前記フローティ
    ングゲートに隣接配置されたゲート一層構造を有する半
    導体不揮発性記憶装置において、不純物が導入されたフ
    ローティングゲートが形成された後の熱処理温度を95
    0℃以下に限定したことを特徴とする半導体記憶装置の
    製造方法。
JP9154064A 1997-06-11 1997-06-11 半導体装置の製造方法 Withdrawn JPH113948A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9154064A JPH113948A (ja) 1997-06-11 1997-06-11 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9154064A JPH113948A (ja) 1997-06-11 1997-06-11 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH113948A true JPH113948A (ja) 1999-01-06

Family

ID=15576114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9154064A Withdrawn JPH113948A (ja) 1997-06-11 1997-06-11 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH113948A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112007000364T5 (de) 2006-02-24 2008-11-27 Mitsubishi Cable Industries, Ltd. Leiteranordnung und Verfahren zur Herstellung derselben
US10263003B2 (en) 2017-03-24 2019-04-16 Ablic Inc. Semiconductor device and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112007000364T5 (de) 2006-02-24 2008-11-27 Mitsubishi Cable Industries, Ltd. Leiteranordnung und Verfahren zur Herstellung derselben
US10263003B2 (en) 2017-03-24 2019-04-16 Ablic Inc. Semiconductor device and method of manufacturing the same
US10497706B2 (en) 2017-03-24 2019-12-03 Ablic Inc. Semiconductor device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US6445030B1 (en) Flash memory erase speed by fluorine implant or fluorination
US5972751A (en) Methods and arrangements for introducing nitrogen into a tunnel oxide in a non-volatile semiconductor memory device
US6188103B1 (en) Method of forming sharp beak of poly by nitrogen implant to improve erase speed for split-gate flash
US5708285A (en) Non-volatile semiconductor information storage device
US6001713A (en) Methods for forming nitrogen-rich regions in a floating gate and interpoly dielectric layer in a non-volatile semiconductor memory device
JPH11135654A (ja) スプリット・ゲート型フラッシュ・メモリー セルの構造
US6326660B1 (en) Method to improve the capacity of data retention and increase the coupling ratio of source to floating gate in split-gate flash
US6667509B1 (en) Method of forming sharp beak of poly by oxygen/fluorine implant to improve erase speed for split-gate flash
US6180977B1 (en) Self-aligned edge implanted cell to reduce leakage current and improve program speed in split-gate flash
US6103576A (en) Dielectric layer of a memory cell having a stacked oxide sidewall and method of fabricating same
US5610084A (en) Method of manufacturing an antifuse utilizing nitrogen implantation
US5422292A (en) Process for fabricating split gate flash EEPROM memory
JPH07240478A (ja) 不揮発性半導体メモリ装置の製造方法
JP3241316B2 (ja) フラッシュメモリの製造方法
JP3732649B2 (ja) 不揮発性半導体記憶装置
US6078075A (en) Semiconductor device with a programmable element having a P-type substrate and floating gate with a thin gate dielectric
JP4969748B2 (ja) 不揮発性半導体記憶装置デバイス及び不揮発性記憶装置セルの製造方法
JPH113948A (ja) 半導体装置の製造方法
US8536634B2 (en) Memory device transistors
US6989319B1 (en) Methods for forming nitrogen-rich regions in non-volatile semiconductor memory devices
JP4651457B2 (ja) 半導体装置の製造方法
US8043908B2 (en) Method of fabricating memory
TWI224858B (en) Flash memory cell, manufacturing method of memory cell and operation method thereof
JPH113947A (ja) 半導体記憶装置と半導体記憶装置の製造方法
JPH07297299A (ja) 半導体メモリおよびその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040907