JPH11341102A - チャネル間スキュ―補償装置 - Google Patents
チャネル間スキュ―補償装置Info
- Publication number
- JPH11341102A JPH11341102A JP11037842A JP3784299A JPH11341102A JP H11341102 A JPH11341102 A JP H11341102A JP 11037842 A JP11037842 A JP 11037842A JP 3784299 A JP3784299 A JP 3784299A JP H11341102 A JPH11341102 A JP H11341102A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- data
- frame
- signal
- skew
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 88
- 238000012937 correction Methods 0.000 claims description 82
- 238000001514 detection method Methods 0.000 claims description 73
- 230000001360 synchronised effect Effects 0.000 claims description 10
- 238000013459 approach Methods 0.000 claims description 3
- 230000036962 time dependent Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 36
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 26
- 238000000034 method Methods 0.000 description 11
- 230000008859 change Effects 0.000 description 10
- 230000003111 delayed effect Effects 0.000 description 9
- 230000007704 transition Effects 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000010365 information processing Effects 0.000 description 3
- 230000001934 delay Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Error Detection And Correction (AREA)
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【課題】 何れかの伝送チャネルにスキュー量の変動が
生じた場合、その影響が当該チャネル以外に及ぶのを防
止すると共に、スキュー補償回路での遅延量を滅らすこ
とができるチャネル間スキュー補償装置を提供するこ
と。 【解決手段】 並列データの時間軸上の位置を示すフレ
ーム信号を使用する伝送チャネル毎に生成するN個のフ
レーム同期回路11と、フレーム同期回路11から出力
されるN個のフレーム信号に基づいて基準タイミングを
決定するタイミング決定回路16と、タイミング決定回
路16が決定した基準タイミングに従って、N個のスキ
ュー量信号を生成するスキュー量検出回路15と、スキ
ュー量検出回路15が生成したスキュー量信号に応じ
て、並列データのタイミングを伝送チャネル毎に補償す
るデータ遅延回路13とを設けた。
生じた場合、その影響が当該チャネル以外に及ぶのを防
止すると共に、スキュー補償回路での遅延量を滅らすこ
とができるチャネル間スキュー補償装置を提供するこ
と。 【解決手段】 並列データの時間軸上の位置を示すフレ
ーム信号を使用する伝送チャネル毎に生成するN個のフ
レーム同期回路11と、フレーム同期回路11から出力
されるN個のフレーム信号に基づいて基準タイミングを
決定するタイミング決定回路16と、タイミング決定回
路16が決定した基準タイミングに従って、N個のスキ
ュー量信号を生成するスキュー量検出回路15と、スキ
ュー量検出回路15が生成したスキュー量信号に応じ
て、並列データのタイミングを伝送チャネル毎に補償す
るデータ遅延回路13とを設けた。
Description
【0001】
【発明の属する技術分野】本発明は、情報処理システム
或いは通信処理システム等に使用される並列データを伝
送するにあたり、速度変換が不要で且つ構成が簡易な並
列冗長符号化装置、および、上記伝送する並列データの
各チャネル間におけるスキューを補償するチャネル間ス
キュー補償装置に関するものである。
或いは通信処理システム等に使用される並列データを伝
送するにあたり、速度変換が不要で且つ構成が簡易な並
列冗長符号化装置、および、上記伝送する並列データの
各チャネル間におけるスキューを補償するチャネル間ス
キュー補償装置に関するものである。
【0002】
【従来の技術】近年、情報処理システム或いは通信処理
システム等を構成するプロセッサ等のデータ処理装置
は、LSIの高速化に伴って年々その処理速度が向上し
ている。それと共に、データ処理装置間のデータ伝送に
対する高速化の要求が高まっている。また、上記システ
ムの処理能力を向上させるため、複数の装置を並列動作
させる技術も進歩し、これらの装置間を接続できるよう
にデータ伝送の長距離化に対する要求も強まりつつあ
る。
システム等を構成するプロセッサ等のデータ処理装置
は、LSIの高速化に伴って年々その処理速度が向上し
ている。それと共に、データ処理装置間のデータ伝送に
対する高速化の要求が高まっている。また、上記システ
ムの処理能力を向上させるため、複数の装置を並列動作
させる技術も進歩し、これらの装置間を接続できるよう
にデータ伝送の長距離化に対する要求も強まりつつあ
る。
【0003】光によるデータ伝送は、高速および長距離
の伝送が可能であることから、これらのシステム内部の
データ伝送の手段として期待されている。これらのシス
テム内部では、データは8ビットまたは16ビットのよ
うな並列データとして取扱われるため、光を利用してデ
ータ伝送を行う場合においても並列データ伝送が必要と
されている。このような光を利用したデータ伝送におい
ては、受信信号の直流レベルの安定や、データの誤りの
検出等のために、データを符号化して伝送することが多
い。
の伝送が可能であることから、これらのシステム内部の
データ伝送の手段として期待されている。これらのシス
テム内部では、データは8ビットまたは16ビットのよ
うな並列データとして取扱われるため、光を利用してデ
ータ伝送を行う場合においても並列データ伝送が必要と
されている。このような光を利用したデータ伝送におい
ては、受信信号の直流レベルの安定や、データの誤りの
検出等のために、データを符号化して伝送することが多
い。
【0004】また、上述したような並列データ伝送を行
う並列伝送システムにおいては、各伝送チャネル毎に伝
送路の特性の違いや送受信回路の特性の違いにより、各
伝送チャネルのデータ伝送所要時間にばらつきが生じ
る。このため、並列伝送システムの受信側において、伝
送チャネル間のデータ到達時間のずれが生じる。このデ
ータ到達時間のずれをチャネル間スキューと呼ぶ。
う並列伝送システムにおいては、各伝送チャネル毎に伝
送路の特性の違いや送受信回路の特性の違いにより、各
伝送チャネルのデータ伝送所要時間にばらつきが生じ
る。このため、並列伝送システムの受信側において、伝
送チャネル間のデータ到達時間のずれが生じる。このデ
ータ到達時間のずれをチャネル間スキューと呼ぶ。
【0005】データの伝送速度が遅い場合、または伝送
距離が短い場合には、チャネル間スキューは並列伝送シ
ステムの1クロックの時間に比べ無視できるほど小さ
く、深刻な問題ではない。しかし、データ伝送速度の高
速化に伴って並列伝送システムの1クロックの時間が短
くなると、チャネル間スキューによって正常にデータの
受信ができなくなる。また、伝送路の特性の違いに起因
する各伝送チャネルの伝送時間のばらつきは伝送距離に
比例するので、並列伝送システムの伝送距離が長くなる
と、チャネル間スキューが大きくなり、正常なデータの
受信が困難になる。
距離が短い場合には、チャネル間スキューは並列伝送シ
ステムの1クロックの時間に比べ無視できるほど小さ
く、深刻な問題ではない。しかし、データ伝送速度の高
速化に伴って並列伝送システムの1クロックの時間が短
くなると、チャネル間スキューによって正常にデータの
受信ができなくなる。また、伝送路の特性の違いに起因
する各伝送チャネルの伝送時間のばらつきは伝送距離に
比例するので、並列伝送システムの伝送距離が長くなる
と、チャネル間スキューが大きくなり、正常なデータの
受信が困難になる。
【0006】このため、並列伝送システムの高速化およ
び長距離化のためには、チャネル間スキューの補償が重
要になる。特に、光伝送を利用した並列伝送システムに
おいては、電気伝送と比べて伝送速度の高速化および伝
送距離の長距離化が可能であるため、チャネル間スキュ
ーの補償は非常に重要である。よって、並列伝送システ
ムにおいては、このスキュー補償を可能とするために
も、前述した符号化が行われる。
び長距離化のためには、チャネル間スキューの補償が重
要になる。特に、光伝送を利用した並列伝送システムに
おいては、電気伝送と比べて伝送速度の高速化および伝
送距離の長距離化が可能であるため、チャネル間スキュ
ーの補償は非常に重要である。よって、並列伝送システ
ムにおいては、このスキュー補償を可能とするために
も、前述した符号化が行われる。
【0007】ここで、スキュー補償を可能とするための
符号化方法の一つとして、各チャネルにおいて伝送され
るデータ列のmビット毎に、m’ビットの冗長データを
挿入する並列冗長符号化方法がある。ここで、上記m’
ビットの冗長データをフレームビットと呼ぶ。この符号
化方法では、mビットのデータとm’ビットのフレーム
ビットとを合わせてm+m’ビットのフレームを構成し
ている。図20はこのようなフレームの構成例を示す図
である。
符号化方法の一つとして、各チャネルにおいて伝送され
るデータ列のmビット毎に、m’ビットの冗長データを
挿入する並列冗長符号化方法がある。ここで、上記m’
ビットの冗長データをフレームビットと呼ぶ。この符号
化方法では、mビットのデータとm’ビットのフレーム
ビットとを合わせてm+m’ビットのフレームを構成し
ている。図20はこのようなフレームの構成例を示す図
である。
【0008】上述した並列冗長符号化方法を実行する装
置として、例えば、伝送の際に多重化を行う場合、図2
1に示すような構成の並列冗長符号化装置が広く知られ
ている。この図において、符号化装置75は、mビット
の並列データと冗長データ発生手段76から出力される
m’ビットの冗長データとを、m+m’:1並列直列変
換手段77により直列に変換することによって符号化を
行う。並列冗長符号化装置70は、符号化装置75を複
数並列に組合せて構成される。
置として、例えば、伝送の際に多重化を行う場合、図2
1に示すような構成の並列冗長符号化装置が広く知られ
ている。この図において、符号化装置75は、mビット
の並列データと冗長データ発生手段76から出力される
m’ビットの冗長データとを、m+m’:1並列直列変
換手段77により直列に変換することによって符号化を
行う。並列冗長符号化装置70は、符号化装置75を複
数並列に組合せて構成される。
【0009】これに対して、図22は、伝送の際に多重
化を行わない場合の並列冗長符号化装置の構成図であ
る。この図において、符号化装置75は、ビット速度f
o でフレームビット挿入手段78に入力されたデータ列
のmビット毎に、冗長データ発生手段79から出力され
るm’ビットの冗長データを挿入し、ビット速度(m+
m’)/m×fo で出力することによって符号化を行
う。並列冗長符号化装置70は、符号化装置75を複数
並列に組合せて構成される。
化を行わない場合の並列冗長符号化装置の構成図であ
る。この図において、符号化装置75は、ビット速度f
o でフレームビット挿入手段78に入力されたデータ列
のmビット毎に、冗長データ発生手段79から出力され
るm’ビットの冗長データを挿入し、ビット速度(m+
m’)/m×fo で出力することによって符号化を行
う。並列冗長符号化装置70は、符号化装置75を複数
並列に組合せて構成される。
【0010】なお、この種の符号化においては、上述し
た符号化の他、mビットのデータに1ビットの付加デー
タを付加する「mB1A符号」等がよく知られている。
さらにこの「mB1A符号」としては、上記1ビットの
付加データがパリティビットである「mB1P符号」
や、前のビットの補符号である「mB1C符号」等が知
られている。また、これら各チャネルのフレーム中に特
別なフレームビットを挿入する符号化の他に、フレーム
ビットを利用しない「8B10B」等に代表される符号
化もある。
た符号化の他、mビットのデータに1ビットの付加デー
タを付加する「mB1A符号」等がよく知られている。
さらにこの「mB1A符号」としては、上記1ビットの
付加データがパリティビットである「mB1P符号」
や、前のビットの補符号である「mB1C符号」等が知
られている。また、これら各チャネルのフレーム中に特
別なフレームビットを挿入する符号化の他に、フレーム
ビットを利用しない「8B10B」等に代表される符号
化もある。
【0011】次に、上述した並列冗長符号化装置によっ
て符号化されたデータを受信し、各チャネル間のスキュ
ー量を検出して補償する従来のチャネル間スキュー補償
装置の構成例を図23に示す。この図に示すチャネル間
スキュー補償装置は、並列伝送路のうち、予め決定した
1つのチャネルを基準系列、すなわちマスターチャネル
とする。マスターチャネルフレーム同期回路82は、マ
スターチャネルの入力データを入力して、この入力デー
タの時間軸上の位置を示すマスターチャネルフレーム信
号(同期信号)を出力する。
て符号化されたデータを受信し、各チャネル間のスキュ
ー量を検出して補償する従来のチャネル間スキュー補償
装置の構成例を図23に示す。この図に示すチャネル間
スキュー補償装置は、並列伝送路のうち、予め決定した
1つのチャネルを基準系列、すなわちマスターチャネル
とする。マスターチャネルフレーム同期回路82は、マ
スターチャネルの入力データを入力して、この入力デー
タの時間軸上の位置を示すマスターチャネルフレーム信
号(同期信号)を出力する。
【0012】マスターチャネル以外の全てのチャネルに
おいては、フレーム同期回路83がそれぞれのチャネル
の入力データを入力して、それの時間軸上の位置を示す
フレーム信号(同期信号)を生成する。マスターチャネ
ル以外の全てのチャネルには、比較回路84が設けてあ
る。比較回路84は、当該チャネルのフレーム信号とマ
スターチャネルフレーム信号とを比較する。すなわち、
当該チャネルのフレーム信号がマスターチャネルフレー
ム信号に比べてどれだけ進んでいるか、あるいは遅れて
いるかを判断し、この遅れ進みの情報をスキュー量信号
として出力する。
おいては、フレーム同期回路83がそれぞれのチャネル
の入力データを入力して、それの時間軸上の位置を示す
フレーム信号(同期信号)を生成する。マスターチャネ
ル以外の全てのチャネルには、比較回路84が設けてあ
る。比較回路84は、当該チャネルのフレーム信号とマ
スターチャネルフレーム信号とを比較する。すなわち、
当該チャネルのフレーム信号がマスターチャネルフレー
ム信号に比べてどれだけ進んでいるか、あるいは遅れて
いるかを判断し、この遅れ進みの情報をスキュー量信号
として出力する。
【0013】マスターチャネルの入力データは、マスタ
ーチャネルデータ遅延回路85によって、予め定めた時
間だけ遅延される。マスターチャネル以外の全てのチャ
ネルの入力データは、データ遅延回路86で遅延され
る。データ遅延回路86は、各チャネルのスキュー量信
号を受け、各チャネルのフレーム位置がマスターチャネ
ルデータ遅延回路85によって遅延されたマスターチャ
ネルのフレーム位置と一致するように信号遅延量を調整
する。
ーチャネルデータ遅延回路85によって、予め定めた時
間だけ遅延される。マスターチャネル以外の全てのチャ
ネルの入力データは、データ遅延回路86で遅延され
る。データ遅延回路86は、各チャネルのスキュー量信
号を受け、各チャネルのフレーム位置がマスターチャネ
ルデータ遅延回路85によって遅延されたマスターチャ
ネルのフレーム位置と一致するように信号遅延量を調整
する。
【0014】なお、マスターチャネルデータ遅延回路8
5は、マスターチャネルフレーム同期回路82の前にあ
っても、後ろにあっても、動作の原理に違いはない。以
上のような動作の結果、チャネル間スキューが補償され
た並列データが出力される。
5は、マスターチャネルフレーム同期回路82の前にあ
っても、後ろにあっても、動作の原理に違いはない。以
上のような動作の結果、チャネル間スキューが補償され
た並列データが出力される。
【0015】
【発明が解決しようとする課題】ところで、図21およ
び図22に示すような並列冗長符号化装置では、入力デ
ータのビット速度と出力データのビット速度とが異なる
ため、速度の異なる2種類のクロック信号を供給する必
要がある。このため、異なる速度のクロックを発生させ
るためのPLL回路(Phase-locked loop回路:位相同
期ループ回路)が必要になるが、このPLL回路を符号
化装置に組込むと回路規模が大きくなるという問題があ
る。
び図22に示すような並列冗長符号化装置では、入力デ
ータのビット速度と出力データのビット速度とが異なる
ため、速度の異なる2種類のクロック信号を供給する必
要がある。このため、異なる速度のクロックを発生させ
るためのPLL回路(Phase-locked loop回路:位相同
期ループ回路)が必要になるが、このPLL回路を符号
化装置に組込むと回路規模が大きくなるという問題があ
る。
【0016】また、PLL回路は動作させるクロック速
度に合わせて調整を行う必要があり、任意のクロック速
度で動作させられないという問題がある。さらに、上述
した従来の並列符号化方法では、受信側の復号装置にお
いて、伝送されたデータから冗長データを除去する際に
もクロック速度変換回路が必要になるという問題もあ
る。
度に合わせて調整を行う必要があり、任意のクロック速
度で動作させられないという問題がある。さらに、上述
した従来の並列符号化方法では、受信側の復号装置にお
いて、伝送されたデータから冗長データを除去する際に
もクロック速度変換回路が必要になるという問題もあ
る。
【0017】また、図23に示したような従来のチャネ
ル間スキュー補償装置においては、マスターチャネルの
スキュー量が変動すると、基準になるマスターチャネル
フレーム信号の位置(タイミング)が変わるので、マス
ターチャネル以外の全てのチャネルにおいて、比較回路
84がデータ遅延回路86の信号遅延量を修正する。こ
の修正によってデータ遅延回路86の信号遅延量が変化
する際に、スキュー補償後のデータのビット列の位置
(タイミング)が瞬間的にずれるため、データに誤りが
発生する。
ル間スキュー補償装置においては、マスターチャネルの
スキュー量が変動すると、基準になるマスターチャネル
フレーム信号の位置(タイミング)が変わるので、マス
ターチャネル以外の全てのチャネルにおいて、比較回路
84がデータ遅延回路86の信号遅延量を修正する。こ
の修正によってデータ遅延回路86の信号遅延量が変化
する際に、スキュー補償後のデータのビット列の位置
(タイミング)が瞬間的にずれるため、データに誤りが
発生する。
【0018】例えば、チャネル間スキュー補償装置にお
けるデータの注目位置のビット番号が、1,2,3,
4,5,…に順次変化する場合に、注目位置のビット番
号が2の時に信号遅延量を更新してデータの位置を進み
方向に1ビットずらすと、補償後のデータにはビット番
号が1,2,4,5,…のデータが現れ、ビット番号が
3のデータは消滅する。
けるデータの注目位置のビット番号が、1,2,3,
4,5,…に順次変化する場合に、注目位置のビット番
号が2の時に信号遅延量を更新してデータの位置を進み
方向に1ビットずらすと、補償後のデータにはビット番
号が1,2,4,5,…のデータが現れ、ビット番号が
3のデータは消滅する。
【0019】また、データの注目位置のビット番号が、
1,2,3,4,5,…に順次変化する場合に、注目位
置のビット番号が3の時に信号遅延量を更新してデータ
の位置を遅れ方向に1ビットずらすと、補償後のデータ
にはビット番号が1,2,3,3,4,5,…のデータ
が現れ、同じビット番号3のデータが重複して現れる。
1,2,3,4,5,…に順次変化する場合に、注目位
置のビット番号が3の時に信号遅延量を更新してデータ
の位置を遅れ方向に1ビットずらすと、補償後のデータ
にはビット番号が1,2,3,3,4,5,…のデータ
が現れ、同じビット番号3のデータが重複して現れる。
【0020】勿論、スキュー量が変動した場合に信号遅
延量を更新しなければ、チャネル間スキューの影響によ
ってチャネル間スキュー補償後のデータに連続的に誤り
が発生するので、信号遅延量の更新は必要不可欠であ
る。なお、この種のエラーは、マスターチャネル以外の
全てのチャネルで生じる可能性がある。
延量を更新しなければ、チャネル間スキューの影響によ
ってチャネル間スキュー補償後のデータに連続的に誤り
が発生するので、信号遅延量の更新は必要不可欠であ
る。なお、この種のエラーは、マスターチャネル以外の
全てのチャネルで生じる可能性がある。
【0021】また、図23に示したようなチャネル間ス
キュー補償装置を設計する場合には、マスターチャネル
が最も遅延の大きいチャネルである可能性と、マスター
チャネルが最も遅延の小さいチャネルである可能性との
両方を考慮する必要がある。
キュー補償装置を設計する場合には、マスターチャネル
が最も遅延の大きいチャネルである可能性と、マスター
チャネルが最も遅延の小さいチャネルである可能性との
両方を考慮する必要がある。
【0022】例えば、補償可能なチャネル間スキュー量
のビット数をx(xは自然数)に定める場合には、マス
ターチャネルデータ遅延回路85におけるデータ遅延を
(x+1)ビットに定め、マスターチャネル以外のチャ
ネルについては、データ遅延回路86における最大のデ
ータ遅延を(2・x+1)ビットにする必要がある。こ
のため、xビットのチャネル間スキューの補正を保証す
る従来のチャネル間スキュー補償装置においては、最大
で(2・x+1)ビットの遅延が生じることになる。こ
のような大きな遅延は、並列データ伝送の高速化の障害
になる。
のビット数をx(xは自然数)に定める場合には、マス
ターチャネルデータ遅延回路85におけるデータ遅延を
(x+1)ビットに定め、マスターチャネル以外のチャ
ネルについては、データ遅延回路86における最大のデ
ータ遅延を(2・x+1)ビットにする必要がある。こ
のため、xビットのチャネル間スキューの補正を保証す
る従来のチャネル間スキュー補償装置においては、最大
で(2・x+1)ビットの遅延が生じることになる。こ
のような大きな遅延は、並列データ伝送の高速化の障害
になる。
【0023】さらに、ノイズの影響による誤動作等を防
止し、フレーム同期の信頼性を高めるために、チャネル
間スキュー補償装置内に同期保護回路を設け、所定数の
フレームにわたって連続的にフレーム内の同じタイミン
グでフレームビットが検出された場合に、各チャネルの
信号遅延量を更新するように制御するものもある。
止し、フレーム同期の信頼性を高めるために、チャネル
間スキュー補償装置内に同期保護回路を設け、所定数の
フレームにわたって連続的にフレーム内の同じタイミン
グでフレームビットが検出された場合に、各チャネルの
信号遅延量を更新するように制御するものもある。
【0024】このようなチャネル間スキュー補償装置の
場合、スキュー量が変動してから再びフレーム同期状態
に戻って信号遅延量が更新されるまでに、例えばフレー
ム長の10倍程度の時間の制御遅れが発生することがあ
り、この制御遅れの間、誤ったデータを補償済みのデー
タとして出力し続けてしまう。この問題は、フレーム同
期の信頼性を高めるために同期保護回路を備える様々な
種類のチャネル間スキュー補償装置に共通して発生する
恐れがある。
場合、スキュー量が変動してから再びフレーム同期状態
に戻って信号遅延量が更新されるまでに、例えばフレー
ム長の10倍程度の時間の制御遅れが発生することがあ
り、この制御遅れの間、誤ったデータを補償済みのデー
タとして出力し続けてしまう。この問題は、フレーム同
期の信頼性を高めるために同期保護回路を備える様々な
種類のチャネル間スキュー補償装置に共通して発生する
恐れがある。
【0025】よって、本発明の目的は、並列データの符
号化に関し、速度変換回路を不要として単純な構成と
し、且つ、伝送するデータのビット速度に対して柔軟性
を持たせることができる並列冗長符号化装置を提供する
ことにある。
号化に関し、速度変換回路を不要として単純な構成と
し、且つ、伝送するデータのビット速度に対して柔軟性
を持たせることができる並列冗長符号化装置を提供する
ことにある。
【0026】また、何れかの伝送チャネルでスキュー量
の変動が生じた場合、その影響が当該チャネル以外に及
ぶのを防止すると共に、スキュー補償回路での遅延量を
滅らすことができるチャネル間スキュー補償装置を提供
することも、本発明の目的の一つである。
の変動が生じた場合、その影響が当該チャネル以外に及
ぶのを防止すると共に、スキュー補償回路での遅延量を
滅らすことができるチャネル間スキュー補償装置を提供
することも、本発明の目的の一つである。
【0027】さらに、スキュー量が変動してフレーム同
期がずれてから、再びフレーム同期状態に戻って信号遅
延量が更新されるまでの時間を短縮し、誤りデータの出
力を抑制することができるチャネル間スキュー補償装置
を提供することも、本発明の目的の一つである。
期がずれてから、再びフレーム同期状態に戻って信号遅
延量が更新されるまでの時間を短縮し、誤りデータの出
力を抑制することができるチャネル間スキュー補償装置
を提供することも、本発明の目的の一つである。
【0028】
【課題を解決するための手段】上記の目的を達成するた
め、請求項1に記載の並列冗長符号化装置は、クロック
と同期して入力されるmチャネルの並列データを符号化
する場合、m’チャネルの冗長データを発生する冗長デ
ータ発生手段と、この冗長データ発生手段が発生する
m’チャネルの冗長データを付加したm+m’チャネル
の並列データが入力された時に1クロック毎に各々のチ
ャネルのデータを予め定められた規則に従って入れ替え
てm+m’チャネルの並列データとして出力するデータ
入れ替え手段を備えることを特徴とする。
め、請求項1に記載の並列冗長符号化装置は、クロック
と同期して入力されるmチャネルの並列データを符号化
する場合、m’チャネルの冗長データを発生する冗長デ
ータ発生手段と、この冗長データ発生手段が発生する
m’チャネルの冗長データを付加したm+m’チャネル
の並列データが入力された時に1クロック毎に各々のチ
ャネルのデータを予め定められた規則に従って入れ替え
てm+m’チャネルの並列データとして出力するデータ
入れ替え手段を備えることを特徴とする。
【0029】上述した並列冗長符号化装置においては、
データ入れ替え手段が、m+m’クロックの周期で繰り
返される予め定められたパターンに従ってデータの入れ
替えを行うことが望ましい。また、データ入れ替え手段
が、全てのチャネルがm+m’クロック周期の間にm’
クロック分の冗長データを出力するようにデータの入れ
替えを行うことが望ましい。さらに、データ入れ替え手
段は、全ての出力チャネルの時系列パターンが同一にな
り、且つその時系列パターンが各チャネルで1クロック
ずつずれて現れるようにデータの入れ替えを行うことが
望ましい。また、冗長データ発生手段が、m’チャネル
の冗長データを、mチャネルのデータの時系列パターン
から予め定められた規則に従って算出するようにしても
よい。
データ入れ替え手段が、m+m’クロックの周期で繰り
返される予め定められたパターンに従ってデータの入れ
替えを行うことが望ましい。また、データ入れ替え手段
が、全てのチャネルがm+m’クロック周期の間にm’
クロック分の冗長データを出力するようにデータの入れ
替えを行うことが望ましい。さらに、データ入れ替え手
段は、全ての出力チャネルの時系列パターンが同一にな
り、且つその時系列パターンが各チャネルで1クロック
ずつずれて現れるようにデータの入れ替えを行うことが
望ましい。また、冗長データ発生手段が、m’チャネル
の冗長データを、mチャネルのデータの時系列パターン
から予め定められた規則に従って算出するようにしても
よい。
【0030】また、請求項6に記載のチャネル間スキュ
ー補償装置は、時間軸上の同じ位置に2以上のNビット
が配置された並列データをN個の伝送チャネルを用いて
並列に伝送した結果得られる並列データを入力して、上
記並列データの時間軸上の位置を示すフレーム信号を、
使用する伝送チャネル毎に生成するN個のフレーム同期
回路と、上記フレーム同期回路から出力されるN個のフ
レーム信号に基づいて、基準タイミングを決定する基準
タイミング決定手段と、上記基準タイミング決定手段が
決定した基準タイミングに従って、N個のスキュー量信
号を生成するスキュー量検出手段と、上記スキュー量検
出手段が生成したスキュー量信号に応じて、上記並列デ
ータのタイミングを伝送チャネル毎に補償するタイミン
グ補償手段とを設けたことを特徴とする。
ー補償装置は、時間軸上の同じ位置に2以上のNビット
が配置された並列データをN個の伝送チャネルを用いて
並列に伝送した結果得られる並列データを入力して、上
記並列データの時間軸上の位置を示すフレーム信号を、
使用する伝送チャネル毎に生成するN個のフレーム同期
回路と、上記フレーム同期回路から出力されるN個のフ
レーム信号に基づいて、基準タイミングを決定する基準
タイミング決定手段と、上記基準タイミング決定手段が
決定した基準タイミングに従って、N個のスキュー量信
号を生成するスキュー量検出手段と、上記スキュー量検
出手段が生成したスキュー量信号に応じて、上記並列デ
ータのタイミングを伝送チャネル毎に補償するタイミン
グ補償手段とを設けたことを特徴とする。
【0031】ここで、上記伝送チャネル毎に生成される
N個のフレーム信号は、各伝送チャネルのデータ間にス
キューが生じていない場合、各伝送チャネルのデータの
内容とは関係なく、N個全てが同一時刻にフレーム同期
回路から出力される。
N個のフレーム信号は、各伝送チャネルのデータ間にス
キューが生じていない場合、各伝送チャネルのデータの
内容とは関係なく、N個全てが同一時刻にフレーム同期
回路から出力される。
【0032】上記の構成によるチャネル間スキュー補償
装置においては、マスターチャネルのような特別な固定
チャネルは存在せず、それぞれの伝送チャネルについ
て、スキュー量の検出とスキューの補償が実施される。
また、スキュー量を検出する際の基準になる基準タイミ
ングは、フレーム同期回路から出力されるN個のフレー
ム信号に基づいて決定される。これにより、タイミング
の基準になる固定チャネルが存在しなくなるので、タイ
ミング補償手段における最大遅延量は従来よりも少なく
なる。
装置においては、マスターチャネルのような特別な固定
チャネルは存在せず、それぞれの伝送チャネルについ
て、スキュー量の検出とスキューの補償が実施される。
また、スキュー量を検出する際の基準になる基準タイミ
ングは、フレーム同期回路から出力されるN個のフレー
ム信号に基づいて決定される。これにより、タイミング
の基準になる固定チャネルが存在しなくなるので、タイ
ミング補償手段における最大遅延量は従来よりも少なく
なる。
【0033】例えば、N個の伝送チャネルの各々に対応
して生成されるN個のフレーム信号の中で最後に現れた
信号のタイミングを基準タイミングに定める場合には、
基準タイミングよりも後のフレーム信号は存在しないの
で、基準タイミングに対する進み相当の時間だけタイミ
ング補償手段で遅延すればよい。よって、上述した構成
によるチャネル間スキュー補償装置では、xビットのチ
ャネル間スキューの補正を保証するための最大遅延量
は、(x+1)ビットに抑制される。また、スキュー量
検出手段およびタイミング補償手段の動作が各伝送チャ
ネルで独立しているので、特定のチャネルの影響が他の
チャネルに及ぶことはない。
して生成されるN個のフレーム信号の中で最後に現れた
信号のタイミングを基準タイミングに定める場合には、
基準タイミングよりも後のフレーム信号は存在しないの
で、基準タイミングに対する進み相当の時間だけタイミ
ング補償手段で遅延すればよい。よって、上述した構成
によるチャネル間スキュー補償装置では、xビットのチ
ャネル間スキューの補正を保証するための最大遅延量
は、(x+1)ビットに抑制される。また、スキュー量
検出手段およびタイミング補償手段の動作が各伝送チャ
ネルで独立しているので、特定のチャネルの影響が他の
チャネルに及ぶことはない。
【0034】また、請求項7に記載のチャネル間スキュ
ー補償装置は、請求項6に記載のチャネル間スキュー補
償装置において、上記基準タイミング決定手段に、入力
される上記N個のフレーム信号のそれぞれを複数クロッ
ク周期保持するN個のシフトレジスタと、これらのシフ
トレジスタの出力信号の論理演算により基準タイミング
を決定する論理演算手段とを設けたことを特徴としてい
る。
ー補償装置は、請求項6に記載のチャネル間スキュー補
償装置において、上記基準タイミング決定手段に、入力
される上記N個のフレーム信号のそれぞれを複数クロッ
ク周期保持するN個のシフトレジスタと、これらのシフ
トレジスタの出力信号の論理演算により基準タイミング
を決定する論理演算手段とを設けたことを特徴としてい
る。
【0035】例えば、上記のシフトレジスタとして、k
ビット構成のシフトレジスタを用いた場合には、データ
シフトに用いるクロックパルスのk周期の期間だけ、入
力信号をシフトレジスタ内に保持できる。これにより、
各伝送チャネルのN個のフレーム信号が複数クロック周
期の間、シフトレジスタに保持されるので、複数の時点
で現れる複数のフレーム信号を同じタイミングで監視で
きる。よって、チャネル間スキューが生じている場合で
あっても、論理演算手段は、シフトレジスタに保持され
るフレーム信号を監視することにより、特定の期間内に
N個のフレーム信号の全てが現れているか否かを識別で
きる。この識別により、基準タイミングを決定できる。
ビット構成のシフトレジスタを用いた場合には、データ
シフトに用いるクロックパルスのk周期の期間だけ、入
力信号をシフトレジスタ内に保持できる。これにより、
各伝送チャネルのN個のフレーム信号が複数クロック周
期の間、シフトレジスタに保持されるので、複数の時点
で現れる複数のフレーム信号を同じタイミングで監視で
きる。よって、チャネル間スキューが生じている場合で
あっても、論理演算手段は、シフトレジスタに保持され
るフレーム信号を監視することにより、特定の期間内に
N個のフレーム信号の全てが現れているか否かを識別で
きる。この識別により、基準タイミングを決定できる。
【0036】また、請求項8に記載のチャネル間スキュ
ー補償装置は、請求項7に記載のチャネル間スキュー補
償装置において、上記スキュー量検出手段に、上記基準
タイミング決定手段が決定した基準タイミングで、この
基準タイミング決定手段のシフトレジスタの出力信号を
保持するデータ保持手段を設けたことを特徴としてい
る。
ー補償装置は、請求項7に記載のチャネル間スキュー補
償装置において、上記スキュー量検出手段に、上記基準
タイミング決定手段が決定した基準タイミングで、この
基準タイミング決定手段のシフトレジスタの出力信号を
保持するデータ保持手段を設けたことを特徴としてい
る。
【0037】上記の構成によれば、各伝送チャネルのN
個のフレーム信号が複数クロック周期の間シフトレジス
タに保持されるので、複数の時点で現れる複数のフレー
ム信号を同じタイミングで監視できる。そして、N個の
フレーム信号がシフトレジスタに保持されている時に、
シフトレジスタの出力信号をデータ保持手段に取り込む
ことにより、伝送チャネル間のタイミングのずれ、すな
わちチャネル間スキュー量を検出できる。
個のフレーム信号が複数クロック周期の間シフトレジス
タに保持されるので、複数の時点で現れる複数のフレー
ム信号を同じタイミングで監視できる。そして、N個の
フレーム信号がシフトレジスタに保持されている時に、
シフトレジスタの出力信号をデータ保持手段に取り込む
ことにより、伝送チャネル間のタイミングのずれ、すな
わちチャネル間スキュー量を検出できる。
【0038】また、請求項9に記載のチャネル間スキュ
ー補償装置は、請求項7に記載のチャネル間スキュー補
償装置において、上記論理演算手段に、基準タイミング
決定手段内のN個のシフトレジスタ全てにフレーム信号
が保持されたことを検出している時に、スタート信号を
生成するスタート信号生成手段と、上記スタート信号に
従って所定のクロック信号の計数を開始し、並列データ
のフレーム周期と同じ周期で、基準タイミングを示す信
号を繰り返し出力する計数手段とを設けたことを特徴と
している。
ー補償装置は、請求項7に記載のチャネル間スキュー補
償装置において、上記論理演算手段に、基準タイミング
決定手段内のN個のシフトレジスタ全てにフレーム信号
が保持されたことを検出している時に、スタート信号を
生成するスタート信号生成手段と、上記スタート信号に
従って所定のクロック信号の計数を開始し、並列データ
のフレーム周期と同じ周期で、基準タイミングを示す信
号を繰り返し出力する計数手段とを設けたことを特徴と
している。
【0039】この構成によれば、フレーム長が一定のデ
ータが入力される場合には、フレーム長に対応する一定
の周期で、データが繰り返し入力される。そして、この
フレーム周期と同じ周期で基準タイミングを示す信号を
繰り返し出力することにより、それぞれのデータフレー
ムについて、スキュー量の検出が可能になる。なお、計
数手段は、1フレーム周期を検出するために用いる。
ータが入力される場合には、フレーム長に対応する一定
の周期で、データが繰り返し入力される。そして、この
フレーム周期と同じ周期で基準タイミングを示す信号を
繰り返し出力することにより、それぞれのデータフレー
ムについて、スキュー量の検出が可能になる。なお、計
数手段は、1フレーム周期を検出するために用いる。
【0040】また、請求項10に記載のチャネル間スキ
ュー補償装置は、請求項9に記載のチャネル間スキュー
補償装置において、上記論理演算手段に、上述した計数
手段が基準タイミングを示す信号を出力している時に、
基準タイミング決定手段のN個のシフトレジスタの何れ
かにフレーム信号が保持されていないことを検出する
と、計数手段の動作を停止するためのリセット信号を生
成するリセット信号生成手段を設けたことを特徴として
いる。
ュー補償装置は、請求項9に記載のチャネル間スキュー
補償装置において、上記論理演算手段に、上述した計数
手段が基準タイミングを示す信号を出力している時に、
基準タイミング決定手段のN個のシフトレジスタの何れ
かにフレーム信号が保持されていないことを検出する
と、計数手段の動作を停止するためのリセット信号を生
成するリセット信号生成手段を設けたことを特徴として
いる。
【0041】すなわち、基準タイミングを決定してから
1フレーム周期遅れてその基準タイミングを使用いる場
合には、1フレーム周期の間に生じるスキュー量の変動
を考慮する必要がある。特に、N個のフレーム信号のう
ち、最初の信号がさらに進むか、または最後の信号がさ
らに遅れると、スキュー量の検出ができないチャネルが
現れる。よって、上記の構成により、スキュー量の検出
ができないチャネルが現れると、リセット信号生成手段
がリセット信号を生成し、このリセット信号によって計
数手段の動作が停止するので、エラーの発生を抑制でき
る。
1フレーム周期遅れてその基準タイミングを使用いる場
合には、1フレーム周期の間に生じるスキュー量の変動
を考慮する必要がある。特に、N個のフレーム信号のう
ち、最初の信号がさらに進むか、または最後の信号がさ
らに遅れると、スキュー量の検出ができないチャネルが
現れる。よって、上記の構成により、スキュー量の検出
ができないチャネルが現れると、リセット信号生成手段
がリセット信号を生成し、このリセット信号によって計
数手段の動作が停止するので、エラーの発生を抑制でき
る。
【0042】また、請求項11に記載のチャネル間スキ
ュー補償装置は、請求項9に記載のチャネル間スキュー
補償装置において、上記スタート信号生成手段に、基準
タイミング決定手段内のN個のシフトレジスタ全てにフ
レーム信号が保持されたことを検出したときに、N個の
フレーム信号の中で最初に現れる信号の時間軸上の位置
を先頭位置として識別し、N個のフレーム信号の中で最
後に現れる信号の時間軸上の位置を後尾位置として識別
し、上記先頭位置と後尾位置との中間位置のフレーム信
号が、上記シフトレジスタの中央のビット位置に近づい
たときに上記スタート信号を生成する中間位置識別手段
を設けたことを特徴としている。
ュー補償装置は、請求項9に記載のチャネル間スキュー
補償装置において、上記スタート信号生成手段に、基準
タイミング決定手段内のN個のシフトレジスタ全てにフ
レーム信号が保持されたことを検出したときに、N個の
フレーム信号の中で最初に現れる信号の時間軸上の位置
を先頭位置として識別し、N個のフレーム信号の中で最
後に現れる信号の時間軸上の位置を後尾位置として識別
し、上記先頭位置と後尾位置との中間位置のフレーム信
号が、上記シフトレジスタの中央のビット位置に近づい
たときに上記スタート信号を生成する中間位置識別手段
を設けたことを特徴としている。
【0043】すなわち、例えば、N個のシフトレジスタ
全てに上述したフレーム信号が保持された時を基準タイ
ミングに定めると、1フレーム周期の間の変動により、
最後のフレーム信号がさらに遅れた場合には、スキュー
量の検出ができないチャネルが現れる可能性が高い。よ
って、上述した構成を採用した場合、先頭位置のフレー
ム信号から後尾位置のフレーム信号までの範囲全体が、
シフトレジスタのビット位置の中央に現れている時が基
準タイミングになる。これにより、先頭位置のフレーム
信号から後尾位置のフレーム信号までの位置ずれがシフ
トレジスタのビット数よりも十分に小さい場合には、1
フレーム周期の間の変動により、最初のフレーム信号が
さらに進むか、または最後のフレーム信号がさらに遅れ
た場合であっても、それらのフレーム信号の位置がシフ
トレジスタの保持範囲を外れる可能性が低いので、エラ
ーが生じにくい。
全てに上述したフレーム信号が保持された時を基準タイ
ミングに定めると、1フレーム周期の間の変動により、
最後のフレーム信号がさらに遅れた場合には、スキュー
量の検出ができないチャネルが現れる可能性が高い。よ
って、上述した構成を採用した場合、先頭位置のフレー
ム信号から後尾位置のフレーム信号までの範囲全体が、
シフトレジスタのビット位置の中央に現れている時が基
準タイミングになる。これにより、先頭位置のフレーム
信号から後尾位置のフレーム信号までの位置ずれがシフ
トレジスタのビット数よりも十分に小さい場合には、1
フレーム周期の間の変動により、最初のフレーム信号が
さらに進むか、または最後のフレーム信号がさらに遅れ
た場合であっても、それらのフレーム信号の位置がシフ
トレジスタの保持範囲を外れる可能性が低いので、エラ
ーが生じにくい。
【0044】また、請求項12に記載のチャネル間スキ
ュー補償装置は、請求項9に記載のチャネル間スキュー
補償装置において、上記スタート信号生成手段に、N個
のフレーム信号の中で時間軸上の同じ位置に現れる信号
数が最となるフレーム信号の位置を最大位置として検出
し、この最大位置のフレーム信号が、上記シフトレジス
タの中央のビット位置に近づいた時にスタート信号を生
成する最大位置識別手段を設けたことを特徴としてい
る。
ュー補償装置は、請求項9に記載のチャネル間スキュー
補償装置において、上記スタート信号生成手段に、N個
のフレーム信号の中で時間軸上の同じ位置に現れる信号
数が最となるフレーム信号の位置を最大位置として検出
し、この最大位置のフレーム信号が、上記シフトレジス
タの中央のビット位置に近づいた時にスタート信号を生
成する最大位置識別手段を設けたことを特徴としてい
る。
【0045】すなわち、各伝送チャネルの伝送所要時間
のばらつきが、統計的に分布すると仮定すれば、先頭の
フレーム信号の位置と後尾のフレーム信号の位置との中
間において、フレーム信号の分布する頻度が最大になる
と考えられる。よって、上述した構成を採用した場合、
時間軸上の同じ位置に現れる信号数が最大となるフレー
ム信号の位置がシフトレジスタの中央のビット位置にあ
る時が基準タイミングになる。これにより、先頭位置の
フレーム信号から後尾位置のフレーム信号までの位置ず
れがシフトレジスタのビット数よりも十分に小さい場合
には、1フレーム周期の間の変動により、最初のフレー
ム信号がさらに進むか、または最後のフレーム信号がさ
らに遅れた場合であっても、それらのフレーム信号の位
置がシフトレジスタの保持範囲を外れる可能性が低いの
で、エラーが生じにくい。
のばらつきが、統計的に分布すると仮定すれば、先頭の
フレーム信号の位置と後尾のフレーム信号の位置との中
間において、フレーム信号の分布する頻度が最大になる
と考えられる。よって、上述した構成を採用した場合、
時間軸上の同じ位置に現れる信号数が最大となるフレー
ム信号の位置がシフトレジスタの中央のビット位置にあ
る時が基準タイミングになる。これにより、先頭位置の
フレーム信号から後尾位置のフレーム信号までの位置ず
れがシフトレジスタのビット数よりも十分に小さい場合
には、1フレーム周期の間の変動により、最初のフレー
ム信号がさらに進むか、または最後のフレーム信号がさ
らに遅れた場合であっても、それらのフレーム信号の位
置がシフトレジスタの保持範囲を外れる可能性が低いの
で、エラーが生じにくい。
【0046】次に、スキュー量が変動してフレーム同期
がずれた場合でも、再びフレーム同期状態に戻って信号
遅延量が更新されるまでの時間を短縮し、誤りデータの
出力を抑制するという目的を達成するために、請求項1
3に記載のチャネル間スキュー補償装置は、入力された
並列データに誤り訂正が可能な符号化がなされていた場
合、誤り訂正復号を行う際に、スキュー補償を行うこと
を特徴とする。
がずれた場合でも、再びフレーム同期状態に戻って信号
遅延量が更新されるまでの時間を短縮し、誤りデータの
出力を抑制するという目的を達成するために、請求項1
3に記載のチャネル間スキュー補償装置は、入力された
並列データに誤り訂正が可能な符号化がなされていた場
合、誤り訂正復号を行う際に、スキュー補償を行うこと
を特徴とする。
【0047】すなわち、チャネル間の時間軸上の位置ず
れが補正された並列データを入力してそれの誤り訂正復
号を行うと共に、データ誤りの有無を示す誤り信号を各
伝送チャネル毎に生成する誤り訂正手段と、この誤り訂
正手段が出力する誤り信号に基づいて、並列データのチ
ャネル間の時間軸上の位置ずれを補正するチャネル間ス
キュー補償手段とを設けたことを特徴としている。
れが補正された並列データを入力してそれの誤り訂正復
号を行うと共に、データ誤りの有無を示す誤り信号を各
伝送チャネル毎に生成する誤り訂正手段と、この誤り訂
正手段が出力する誤り信号に基づいて、並列データのチ
ャネル間の時間軸上の位置ずれを補正するチャネル間ス
キュー補償手段とを設けたことを特徴としている。
【0048】ここで、前述した誤り訂正が可能な符号化
がなされた並列データとは、前述した本発明に係る冗長
符号化装置により符号化された並列データに限らず、他
の方法によりフレーム符号化された並列データであって
もよい。
がなされた並列データとは、前述した本発明に係る冗長
符号化装置により符号化された並列データに限らず、他
の方法によりフレーム符号化された並列データであって
もよい。
【0049】上記の構成によれば、誤り訂正符号化され
た上記並列データの誤り訂正復号を行う際には、各チャ
ネルのビットの誤りの有無を検出でき、検出された誤り
の発生頻度が大きい場合には、上記チャネル間スキュー
補償手段の補償量が適正でないので、その補償量を変更
する。一方、検出された誤りの発生頻度が小さい場合に
は、上記チャネル間スキュー補償手段の補償量が適正で
あるとみなすことができる。すなわち、誤り訂正手段に
よって検出された誤りに応じて上記チャネル間スキュー
補償手段を制御することにより、信頼性の高いチャネル
間スキュー補償が可能になる。
た上記並列データの誤り訂正復号を行う際には、各チャ
ネルのビットの誤りの有無を検出でき、検出された誤り
の発生頻度が大きい場合には、上記チャネル間スキュー
補償手段の補償量が適正でないので、その補償量を変更
する。一方、検出された誤りの発生頻度が小さい場合に
は、上記チャネル間スキュー補償手段の補償量が適正で
あるとみなすことができる。すなわち、誤り訂正手段に
よって検出された誤りに応じて上記チャネル間スキュー
補償手段を制御することにより、信頼性の高いチャネル
間スキュー補償が可能になる。
【0050】また、上述したチャネル間スキュー補償装
置では、誤り訂正手段が出力する信頼性の高い誤り信号
に基づいて制御を実施するので、多数フレームに渡って
同期状態を調べる必要がない。つまり、誤り訂正手段か
ら出力される誤り信号は、各クロック毎に出力されるの
で、これに基づいてフレーム同期およびフレーム外れを
検出することにより、多数フレームに渡って同期状態を
調べる必要がなくなり、チャネル間スキュー量が変化し
た場合には、それに追従するように短い時間でチャネル
間スキュー補償手段の補償量を更新することができる。
置では、誤り訂正手段が出力する信頼性の高い誤り信号
に基づいて制御を実施するので、多数フレームに渡って
同期状態を調べる必要がない。つまり、誤り訂正手段か
ら出力される誤り信号は、各クロック毎に出力されるの
で、これに基づいてフレーム同期およびフレーム外れを
検出することにより、多数フレームに渡って同期状態を
調べる必要がなくなり、チャネル間スキュー量が変化し
た場合には、それに追従するように短い時間でチャネル
間スキュー補償手段の補償量を更新することができる。
【0051】また、請求項14に記載のチャネル間スキ
ュー補償装置は、各伝送チャネル毎に上記並列データの
フレームの時間軸上の位置を検出するフレーム位置検出
手段と、上記フレーム位置検出手段が検出した少なくと
も2つの伝送チャネルにおけるフレームの時間軸上の位
置に基づいて、上記並列データのチャネル間の時間軸上
の位置ずれを補正するチャネル間スキュー補償手段と、
チャネル間の時間軸上の位置ずれが補正された並列デー
タを入力してそれの誤り訂正復号を行うとともに、デー
タ誤りの有無を示す誤り信号を各伝送チャネル毎に生成
する誤り訂正手段と、上記誤り訂正手段が出力する誤り
信号に基づいて、上記フレーム位置検出手段の検出状態
を制御する誤り制御手段とを設けたことを特徴としてい
る。
ュー補償装置は、各伝送チャネル毎に上記並列データの
フレームの時間軸上の位置を検出するフレーム位置検出
手段と、上記フレーム位置検出手段が検出した少なくと
も2つの伝送チャネルにおけるフレームの時間軸上の位
置に基づいて、上記並列データのチャネル間の時間軸上
の位置ずれを補正するチャネル間スキュー補償手段と、
チャネル間の時間軸上の位置ずれが補正された並列デー
タを入力してそれの誤り訂正復号を行うとともに、デー
タ誤りの有無を示す誤り信号を各伝送チャネル毎に生成
する誤り訂正手段と、上記誤り訂正手段が出力する誤り
信号に基づいて、上記フレーム位置検出手段の検出状態
を制御する誤り制御手段とを設けたことを特徴としてい
る。
【0052】上記チャネル間スキュー補償装置によれ
ば、フレーム位置検出手段は、各伝送チャネル毎に並列
データのフレームの時間軸上の位置を検出する。チャネ
ル間スキュー補償手段は、フレーム位置検出手段が検出
した少なくとも2つの伝送チャネルにおけるフレームの
時間軸上の位置に基づいて、並列データのチャネル間の
時間軸上の位置ずれを補正する。また、誤り訂正手段
は、チャネル間の時間軸上の位置ずれが補正された並列
データを入力してそれの誤り訂正復号を行うとともに、
データ誤りの有無を示す誤り信号を各伝送チャネル毎に
生成する。さらに、誤り制御手段は、上記誤り訂正手段
が出力する誤り信号に基づいて、上記フレーム位置検出
手段の検出状態を制御する。
ば、フレーム位置検出手段は、各伝送チャネル毎に並列
データのフレームの時間軸上の位置を検出する。チャネ
ル間スキュー補償手段は、フレーム位置検出手段が検出
した少なくとも2つの伝送チャネルにおけるフレームの
時間軸上の位置に基づいて、並列データのチャネル間の
時間軸上の位置ずれを補正する。また、誤り訂正手段
は、チャネル間の時間軸上の位置ずれが補正された並列
データを入力してそれの誤り訂正復号を行うとともに、
データ誤りの有無を示す誤り信号を各伝送チャネル毎に
生成する。さらに、誤り制御手段は、上記誤り訂正手段
が出力する誤り信号に基づいて、上記フレーム位置検出
手段の検出状態を制御する。
【0053】上記の構成のチャネル間スキュー補償装置
においては、誤り訂正符号化された並列データの誤り訂
正復号を行う際には、各チャネルのビットの誤りの有無
を検出できる。そして、検出された誤りの発生頻度が大
きい場合には、チャネル間スキュー補償手段の補償量が
適正でないので、補償量を変更する必要がある。一方、
検出された誤りの発生頻度が小さい場合には、チャネル
間スキュー補償手段の補償量が適正であるとみなし得
る。
においては、誤り訂正符号化された並列データの誤り訂
正復号を行う際には、各チャネルのビットの誤りの有無
を検出できる。そして、検出された誤りの発生頻度が大
きい場合には、チャネル間スキュー補償手段の補償量が
適正でないので、補償量を変更する必要がある。一方、
検出された誤りの発生頻度が小さい場合には、チャネル
間スキュー補償手段の補償量が適正であるとみなし得
る。
【0054】上記の構成を採用することにより、誤り訂
正手段が出力する信頼性の高い誤り信号に基づいてフレ
ーム位置検出手段の検出状態を制御するので、多数フレ
ームに渡って同期状態を調べる必要がない。つまり、チ
ャネル間スキュー量が変化した場合には、それに追従す
るように短い時間でチャネル間スキュー補償手段の補償
量を更新することができる。
正手段が出力する信頼性の高い誤り信号に基づいてフレ
ーム位置検出手段の検出状態を制御するので、多数フレ
ームに渡って同期状態を調べる必要がない。つまり、チ
ャネル間スキュー量が変化した場合には、それに追従す
るように短い時間でチャネル間スキュー補償手段の補償
量を更新することができる。
【0055】また、請求項15に記載のチャネル間スキ
ュー補償装置は、請求項14に記載のチャネル間スキュ
ー補償装置において、所定の条件が成立するまで上記フ
レーム位置検出手段が検出した位置を上記チャネル間ス
キュー補償手段の補正量に反映するのを遅らせる同期保
護手段を設けたことを特徴としている。
ュー補償装置は、請求項14に記載のチャネル間スキュ
ー補償装置において、所定の条件が成立するまで上記フ
レーム位置検出手段が検出した位置を上記チャネル間ス
キュー補償手段の補正量に反映するのを遅らせる同期保
護手段を設けたことを特徴としている。
【0056】一般に、伝送される信号はノイズ等の影響
を受けるので、並列データに含まれるフレームビット等
の同期信号の検出における信頼性は低い。したがって、
単一の同期信号だけでフレーム位置を特定しスキュー補
償量を更新すると、大きな誤りの発生につながる。そこ
で、上述した同期保護手段は、所定の条件が成立するま
でフレーム位置検出手段が検出した位置を、チャネル間
スキュー補償手段の補正量に反映するのを遅らせるの
で、ノイズ等によって生じる一時的な信号によってフレ
ーム位置が特定されるのが防止され、制御の信頼性が高
まる。
を受けるので、並列データに含まれるフレームビット等
の同期信号の検出における信頼性は低い。したがって、
単一の同期信号だけでフレーム位置を特定しスキュー補
償量を更新すると、大きな誤りの発生につながる。そこ
で、上述した同期保護手段は、所定の条件が成立するま
でフレーム位置検出手段が検出した位置を、チャネル間
スキュー補償手段の補正量に反映するのを遅らせるの
で、ノイズ等によって生じる一時的な信号によってフレ
ーム位置が特定されるのが防止され、制御の信頼性が高
まる。
【0057】また、請求項16に記載のチャネル間スキ
ュー補償装置は、請求項15に記載のチャネル間スキュ
ー補償装置において、誤り訂正手段が出力する誤り信号
に基づいて各チャネルの誤りの発生頻度を検出し、検出
した誤りの発生頻度が所定以上になると、フレーム外れ
信号を同期保護手段に出力するフレーム外れ検出手段を
設けたことを特徴としている。
ュー補償装置は、請求項15に記載のチャネル間スキュ
ー補償装置において、誤り訂正手段が出力する誤り信号
に基づいて各チャネルの誤りの発生頻度を検出し、検出
した誤りの発生頻度が所定以上になると、フレーム外れ
信号を同期保護手段に出力するフレーム外れ検出手段を
設けたことを特徴としている。
【0058】これにより、同期保護手段はフレーム外れ
信号により誤りの発生頻度が所定以上であることを認識
できる。したがって、フレーム同期が外れているとみな
し、直ちにフレーム同期を調整するための動作に移行す
ることができる。
信号により誤りの発生頻度が所定以上であることを認識
できる。したがって、フレーム同期が外れているとみな
し、直ちにフレーム同期を調整するための動作に移行す
ることができる。
【0059】さらに、請求項17に記載のチャネル間ス
キュー補償装置は、請求項15に記載のチャネル間スキ
ュー補償装置において、誤り訂正手段が出力する誤り信
号に基づいて各チャネルの誤りの発生頻度を検出し、検
出した誤りの発生頻度が所定以下になると、フレーム同
期信号を同期保護手段に出力するフレーム同期検出手段
を設けたことを特徴としている。
キュー補償装置は、請求項15に記載のチャネル間スキ
ュー補償装置において、誤り訂正手段が出力する誤り信
号に基づいて各チャネルの誤りの発生頻度を検出し、検
出した誤りの発生頻度が所定以下になると、フレーム同
期信号を同期保護手段に出力するフレーム同期検出手段
を設けたことを特徴としている。
【0060】これにより、同期保護手段はフレーム同期
信号により誤りの発生頻度が所定以下であることを認識
できる。したがって、フレーム同期が合ったとみなし、
スキュー補正量を更新するための動作に直ちに移行する
ことができる。
信号により誤りの発生頻度が所定以下であることを認識
できる。したがって、フレーム同期が合ったとみなし、
スキュー補正量を更新するための動作に直ちに移行する
ことができる。
【0061】
【発明の実施の形態】1.並列冗長符号化装置:まず、
本発明に係るチャネル間スキュー補償装置の一実施形態
について説明する前に、上記チャネル間スキュー補償装
置へ出力する並列データに対して並列冗長符号化する装
置について説明する。
本発明に係るチャネル間スキュー補償装置の一実施形態
について説明する前に、上記チャネル間スキュー補償装
置へ出力する並列データに対して並列冗長符号化する装
置について説明する。
【0062】図1は上述した並列冗長符号化装置の一般
形の構成を示す図であり、この並列冗長符号化装置1
は、冗長データ発生手段5およびデータ入れ替え手段2
を備えている。また、この並列冗長符号化装置1には、
mチャネルの並列データがクロックに同期してそれぞれ
入力される。なお、このmチャネルの入力並列データ
は、当該並列データの受信側において、データ誤りの検
出および訂正を可能とするために、誤り訂正符号化され
たデータであってもよい。
形の構成を示す図であり、この並列冗長符号化装置1
は、冗長データ発生手段5およびデータ入れ替え手段2
を備えている。また、この並列冗長符号化装置1には、
mチャネルの並列データがクロックに同期してそれぞれ
入力される。なお、このmチャネルの入力並列データ
は、当該並列データの受信側において、データ誤りの検
出および訂正を可能とするために、誤り訂正符号化され
たデータであってもよい。
【0063】冗長データ発生手段5は、m’チャネルの
冗長データを出力する。mチャネルの並列データおよび
m’チャネルの冗長データが、データ入れ替え手段2に
入力される。データ入れ替え手段2は、その出力を任意
のm+m’クロックの時間だけ観察した場合、いずれの
チャネルにおいてもm’クロック分の冗長データが含ま
れるように、また、それに続くm+m’クロックにおい
ても冗長データの出力パターンが前のm+m’クロック
と同じになるように、各チャネル間におけるデータの入
れ替えを行い、m+m’チャネルのデータを出力する。
冗長データを出力する。mチャネルの並列データおよび
m’チャネルの冗長データが、データ入れ替え手段2に
入力される。データ入れ替え手段2は、その出力を任意
のm+m’クロックの時間だけ観察した場合、いずれの
チャネルにおいてもm’クロック分の冗長データが含ま
れるように、また、それに続くm+m’クロックにおい
ても冗長データの出力パターンが前のm+m’クロック
と同じになるように、各チャネル間におけるデータの入
れ替えを行い、m+m’チャネルのデータを出力する。
【0064】この結果、データ入れ替え手段2の出力
は、いずれのチャネルにおいてもm+m’ビット毎に
m’ビット分の冗長データが挿入されており、且つ、い
ずれの時間においても入力されたmチャネルのデータが
全て出力されている。このようにデータを入れ替えるこ
とによって符号化を行うため、伝送路に出力されるデー
タのビット速度と入力データのビット速度とは同一であ
る。このため、並列冗長符号化装置が1種類のクロック
信号で動作することが可能になる。
は、いずれのチャネルにおいてもm+m’ビット毎に
m’ビット分の冗長データが挿入されており、且つ、い
ずれの時間においても入力されたmチャネルのデータが
全て出力されている。このようにデータを入れ替えるこ
とによって符号化を行うため、伝送路に出力されるデー
タのビット速度と入力データのビット速度とは同一であ
る。このため、並列冗長符号化装置が1種類のクロック
信号で動作することが可能になる。
【0065】また、上述した並列冗長符号化装置を用い
れば、データの入れ替えによって冗長データを除去する
ことができ、速度変換回路が不要であるため、構成が簡
易で且つデータ速度に対して柔軟性を持つ復号装置を実
現することができる。また、上記の並列冗長符号化装置
を並列方向に複数組合せ、a×mチャネルの並列データ
およびa×m’チャネルの冗長データをm+m’クロッ
ク周期で入れ替える装置によっても同様の効果が得られ
る。
れば、データの入れ替えによって冗長データを除去する
ことができ、速度変換回路が不要であるため、構成が簡
易で且つデータ速度に対して柔軟性を持つ復号装置を実
現することができる。また、上記の並列冗長符号化装置
を並列方向に複数組合せ、a×mチャネルの並列データ
およびa×m’チャネルの冗長データをm+m’クロッ
ク周期で入れ替える装置によっても同様の効果が得られ
る。
【0066】次に上述した並列冗長符号化装置の具体的
な例について説明する。図2は、上記のmおよびm’
を、m=3およびm’=1とした装置の構成例を示す図
である。データ入れ替え手段2は、4クロックカウンタ
3およびセレクタ4−1〜4−4を備える。セレクタ4
−1〜4−4は、3系統の入力データch1〜ch3お
よび1系統の冗長データ(フレームビット)の計4系統
の入力を、4クロックカウンタ3からの信号によって切
り替え、4チャネルのデータを出力する装置である。4
つのセレクタ4−1〜4−4はそれぞれ同一の入力を同
時に選択しないように設定されている。
な例について説明する。図2は、上記のmおよびm’
を、m=3およびm’=1とした装置の構成例を示す図
である。データ入れ替え手段2は、4クロックカウンタ
3およびセレクタ4−1〜4−4を備える。セレクタ4
−1〜4−4は、3系統の入力データch1〜ch3お
よび1系統の冗長データ(フレームビット)の計4系統
の入力を、4クロックカウンタ3からの信号によって切
り替え、4チャネルのデータを出力する装置である。4
つのセレクタ4−1〜4−4はそれぞれ同一の入力を同
時に選択しないように設定されている。
【0067】図3は、図2の並列冗長符号化装置の動作
タイムチャートを示す。以下、図3を用いて図2の並列
冗長符号化装置の動作を説明する。図3の(1)はクロ
ック、(2)は4クロックカウンタ3の出力、(3)〜
(5)はそれぞれ入力データch1〜ch3、(6)は
冗長データ発生手段5の出力、(7)〜(10)はそれ
ぞれ出力データch1〜ch4である。
タイムチャートを示す。以下、図3を用いて図2の並列
冗長符号化装置の動作を説明する。図3の(1)はクロ
ック、(2)は4クロックカウンタ3の出力、(3)〜
(5)はそれぞれ入力データch1〜ch3、(6)は
冗長データ発生手段5の出力、(7)〜(10)はそれ
ぞれ出力データch1〜ch4である。
【0068】4クロックカウンタ3は、1クロック毎に
出力を「1」から1すつインクリメントする。5クロッ
ク目には出力が「1」に戻る。入力データch1はクロ
ックと同期しており、(3)に示されるように、1クロ
ック目にはデータ11 、2クロック目にはデータ12、
nクロック目にはデータ1nが入カされる。入力データ
ch2、ch3についても同様である。
出力を「1」から1すつインクリメントする。5クロッ
ク目には出力が「1」に戻る。入力データch1はクロ
ックと同期しており、(3)に示されるように、1クロ
ック目にはデータ11 、2クロック目にはデータ12、
nクロック目にはデータ1nが入カされる。入力データ
ch2、ch3についても同様である。
【0069】セレクタ4−1は4クロックカウンタ3の
出力「1」〜「4」に対応して、入カデータch1〜c
h3およびフレームビットの4つの入力を切替えながら
出力する。その結果、出力データch1の出力は系列
(7)のようになる。セレクタ4−2、4−3および4
−4も4クロックカウンタ3の出力「1」〜「4」に対
応して同様の動作を行い、出力はそれぞれ系列(8)〜
(10)のようになる。
出力「1」〜「4」に対応して、入カデータch1〜c
h3およびフレームビットの4つの入力を切替えながら
出力する。その結果、出力データch1の出力は系列
(7)のようになる。セレクタ4−2、4−3および4
−4も4クロックカウンタ3の出力「1」〜「4」に対
応して同様の動作を行い、出力はそれぞれ系列(8)〜
(10)のようになる。
【0070】この結果、出力データの任意の一つのチャ
ネルの出力に注目すると、4ビット毎に1ビットのフレ
ームビットが挿入されており、4ビットの長さのフレー
ムが構成されている。また、特定のタイムスロットの出
力データに注目すると、フレームビットを出力している
以外のチャネルにおいて同じタイムスロットにおける入
力データch1〜ch3のデータが出力されている。
ネルの出力に注目すると、4ビット毎に1ビットのフレ
ームビットが挿入されており、4ビットの長さのフレー
ムが構成されている。また、特定のタイムスロットの出
力データに注目すると、フレームビットを出力している
以外のチャネルにおいて同じタイムスロットにおける入
力データch1〜ch3のデータが出力されている。
【0071】このような構成によれば、カウンタとセレ
クタのみでフレームビットの挿入を行うことができる。
したがって、クロック速度変換のためのPLL回路が不
要になり、回路構成が極めて容易で、かつ、回路を特定
の動作速度に調整する必要がない符号化回路を実現する
ことができる。また、入力された3チャネルのデータは
同じタイムスロットで出力されるので、フレームビット
の挿入により、データの遅延が一切生じないという利点
がある。
クタのみでフレームビットの挿入を行うことができる。
したがって、クロック速度変換のためのPLL回路が不
要になり、回路構成が極めて容易で、かつ、回路を特定
の動作速度に調整する必要がない符号化回路を実現する
ことができる。また、入力された3チャネルのデータは
同じタイムスロットで出力されるので、フレームビット
の挿入により、データの遅延が一切生じないという利点
がある。
【0072】また、一般に、マーク率(伝送するデータ
における“0”と“1”の比率)に依存して光素子の発
光スキューが生じるため、チャネル間におけるマーク率
の偏りは、チャネル間スキューの発生原因となる。これ
に対して、上記並列冗長符号化装置では、出力側におけ
る全チャネルのデータが、冗長データを含めて平等に入
れ替えられるので、出力側の全チャネルにおいて同一の
符号化が行われることになり、各チャネル間のマーク率
が均一化される(すなわち、各伝送チャネルのデータの
対称性が高くなる)。このため、上述したチャネル間の
マーク率の偏りに依存するチャネル間スキューの発生を
抑制することができると共に、スクランブル効果も期待
することができる。
における“0”と“1”の比率)に依存して光素子の発
光スキューが生じるため、チャネル間におけるマーク率
の偏りは、チャネル間スキューの発生原因となる。これ
に対して、上記並列冗長符号化装置では、出力側におけ
る全チャネルのデータが、冗長データを含めて平等に入
れ替えられるので、出力側の全チャネルにおいて同一の
符号化が行われることになり、各チャネル間のマーク率
が均一化される(すなわち、各伝送チャネルのデータの
対称性が高くなる)。このため、上述したチャネル間の
マーク率の偏りに依存するチャネル間スキューの発生を
抑制することができると共に、スクランブル効果も期待
することができる。
【0073】さらに、復号回路も、カウンタとセレクタ
のみで構成することができ、復号回路の回路構成も極め
て容易になり、フレームビット除去によるデータ遅延も
生じない。また、全チャネルに対して同一の符号化が行
われるので、各チャネルにおけるフレーム同期回路を同
一の構成とすることができ、符号化回路および復号回路
の対称性を高くすることができるという利点がある。
のみで構成することができ、復号回路の回路構成も極め
て容易になり、フレームビット除去によるデータ遅延も
生じない。また、全チャネルに対して同一の符号化が行
われるので、各チャネルにおけるフレーム同期回路を同
一の構成とすることができ、符号化回路および復号回路
の対称性を高くすることができるという利点がある。
【0074】2.チャネル間スキュー補償装置:次に、
図面を用いて本発明に係るチャネル間スキュー補償装置
の各実施形態について詳細に説明する。
図面を用いて本発明に係るチャネル間スキュー補償装置
の各実施形態について詳細に説明する。
【0075】2−1.第1の実施形態:この実施形態に
おけるチャネル間スキュー補償装置の構成および動作を
図4〜図8に示す。なお、本実施形態は請求項6から請
求項10に対応する。
おけるチャネル間スキュー補償装置の構成および動作を
図4〜図8に示す。なお、本実施形態は請求項6から請
求項10に対応する。
【0076】図4は、この実施形態のチャネル間スキュ
ー補償装置の構成を示すブロック図である。図5は、図
4のスキュー補償制御ユニット12の構成を示すブロッ
ク図である。図6は、図4のチャネル間スキュー補償装
置の主要部を示すブロック図である。図7は、スタート
信号Scsに対するカウンタ回路123の動作を示すタ
イムチャートである。図8は、リセット信号Scrに対
するカウンタ回路123の動作を示すタイムチャートで
ある。
ー補償装置の構成を示すブロック図である。図5は、図
4のスキュー補償制御ユニット12の構成を示すブロッ
ク図である。図6は、図4のチャネル間スキュー補償装
置の主要部を示すブロック図である。図7は、スタート
信号Scsに対するカウンタ回路123の動作を示すタ
イムチャートである。図8は、リセット信号Scrに対
するカウンタ回路123の動作を示すタイムチャートで
ある。
【0077】この実施形態では、請求項6のフレーム同
期回路は、図4に示すフレーム同期回路11として具体
化されている。また、基準タイミング決定手段は、図4
に示すタイミング決定回路16によって具体化されてい
る。また、スキュー量検出手段は、スキュー量検出回路
15として具体化されている。さらに、タイミング補償
手段は、データ遅延回路13として具体化されている。
また、請求項7のシフトレジスタは、シフトレジスタ1
21として具体化されている。また、論理演算手段は、
論理演算部14として具体化されている。
期回路は、図4に示すフレーム同期回路11として具体
化されている。また、基準タイミング決定手段は、図4
に示すタイミング決定回路16によって具体化されてい
る。また、スキュー量検出手段は、スキュー量検出回路
15として具体化されている。さらに、タイミング補償
手段は、データ遅延回路13として具体化されている。
また、請求項7のシフトレジスタは、シフトレジスタ1
21として具体化されている。また、論理演算手段は、
論理演算部14として具体化されている。
【0078】さらに、請求項8のデータ保持手段はデー
タラッチ122として具体化されている。また、請求項
9のスタート信号生成手段、および、計数手段は、それ
ぞれ、スタート信号発生回路124、および、カウンタ
回路123として具体化されている。また、請求項10
のリセット信号生成手段は、リセット信号発生回路12
5として具体化されている。
タラッチ122として具体化されている。また、請求項
9のスタート信号生成手段、および、計数手段は、それ
ぞれ、スタート信号発生回路124、および、カウンタ
回路123として具体化されている。また、請求項10
のリセット信号生成手段は、リセット信号発生回路12
5として具体化されている。
【0079】図4に示すチャネル間スキュー補償装置
は、n個のチャネルch1,ch2,ch3,…,ch
nに並列に入力される入力データDI(1),DI
(2),DI(3),…DI(n)のチャネル間スキュ
ーを補償して、スキュー補償後の出力データDO
(1),DO(2),DO(3),…,DO(n)を各
チャネルから出力する。
は、n個のチャネルch1,ch2,ch3,…,ch
nに並列に入力される入力データDI(1),DI
(2),DI(3),…DI(n)のチャネル間スキュ
ーを補償して、スキュー補償後の出力データDO
(1),DO(2),DO(3),…,DO(n)を各
チャネルから出力する。
【0080】この実施形態においては、並列伝送路を伝
送されてこのチャネル間スキュー補償装置に入力される
入力データDIは、全てのチャネルで同じフレーム長に
なるように、送信側において符号化が行われていること
を前提としている。また、図面には詳細を示してない
が、この実施形態では、各チャネルの入力データは、チ
ャネル間スキュー補償装置の全段でビット同期が行われ
ており、クロック信号と同期して入力される。各回路で
使用するクロック信号の周期は同一になっている。
送されてこのチャネル間スキュー補償装置に入力される
入力データDIは、全てのチャネルで同じフレーム長に
なるように、送信側において符号化が行われていること
を前提としている。また、図面には詳細を示してない
が、この実施形態では、各チャネルの入力データは、チ
ャネル間スキュー補償装置の全段でビット同期が行われ
ており、クロック信号と同期して入力される。各回路で
使用するクロック信号の周期は同一になっている。
【0081】図4に示すように、このチャネル間スキュ
ー補償装置は、フレーム同期回路11、スキュー補償制
御ユニット12およびデータ遅延回路13を備えてい
る。フレーム同期回路11およびデータ遅延回路13
は、n個のチャネルのそれぞれに設けてある。
ー補償装置は、フレーム同期回路11、スキュー補償制
御ユニット12およびデータ遅延回路13を備えてい
る。フレーム同期回路11およびデータ遅延回路13
は、n個のチャネルのそれぞれに設けてある。
【0082】なお、以下の説明および図面において、そ
れぞれ構成が同一の複数の要素に対しては、同一の符号
を付けて示す。但し、各要素が配置されたチャネルを区
別する必要がある場合には、各符号にチャネルを区別す
る記号を括弧と共に付加して示す。回路中の各信号につ
いても同様の符号で示す。
れぞれ構成が同一の複数の要素に対しては、同一の符号
を付けて示す。但し、各要素が配置されたチャネルを区
別する必要がある場合には、各符号にチャネルを区別す
る記号を括弧と共に付加して示す。回路中の各信号につ
いても同様の符号で示す。
【0083】スキュー補償制御ユニット12には、タイ
ミング決定回路16およびスキュー量検出回路15が含
まれている。フレーム同期回路11は、チャネル間スキ
ュー補償装置に入力される各チャネルの信号(入力デー
タDI)について、それぞれフレーム同期を行い、フレ
ーム信号SFを出力する。
ミング決定回路16およびスキュー量検出回路15が含
まれている。フレーム同期回路11は、チャネル間スキ
ュー補償装置に入力される各チャネルの信号(入力デー
タDI)について、それぞれフレーム同期を行い、フレ
ーム信号SFを出力する。
【0084】入力データDIは、時系列信号であり、予
め定めたフレーム長毎に区分されて入力される。このフ
レーム区分毎に、フレーム同期回路11は入力データD
Iの時間軸上の位置、すなわち到達タイミングを検出す
る。フレーム同期回路11が出力するフレーム信号SF
は、一種の同期信号であり、検出されたフレームの位置
に応じたタイミングでパルスを出力する。
め定めたフレーム長毎に区分されて入力される。このフ
レーム区分毎に、フレーム同期回路11は入力データD
Iの時間軸上の位置、すなわち到達タイミングを検出す
る。フレーム同期回路11が出力するフレーム信号SF
は、一種の同期信号であり、検出されたフレームの位置
に応じたタイミングでパルスを出力する。
【0085】チャネル間スキューが生じると、入力デー
タDI(1)〜DI(n)の到達タイミングが互いにず
れるので、各チャネルのフレーム信号SF(1)〜SF
(n)にパルスが現れるタイミングに違いが生じる。
タDI(1)〜DI(n)の到達タイミングが互いにず
れるので、各チャネルのフレーム信号SF(1)〜SF
(n)にパルスが現れるタイミングに違いが生じる。
【0086】スキュー補償制御ユニット12は、全ての
チャネルのフレーム信号SF(1)〜SF(n)を比較
して、それぞれのチャネルのスキュー量を識別する。チ
ャネル間スキュー量は相対的な時間のずれなので、スキ
ューを検出するためには基準となるタイミングが必要で
ある。この実施形態のチャネル間スキュー補償装置にお
いては、マスターチャネルが存在しないので、スキュー
検出の基準となるタイミングを、全てのチャネルのフレ
ーム信号SF(1)〜SF(n)に基づいてタイミング
決定回路16が決定する。
チャネルのフレーム信号SF(1)〜SF(n)を比較
して、それぞれのチャネルのスキュー量を識別する。チ
ャネル間スキュー量は相対的な時間のずれなので、スキ
ューを検出するためには基準となるタイミングが必要で
ある。この実施形態のチャネル間スキュー補償装置にお
いては、マスターチャネルが存在しないので、スキュー
検出の基準となるタイミングを、全てのチャネルのフレ
ーム信号SF(1)〜SF(n)に基づいてタイミング
決定回路16が決定する。
【0087】スキュー量検出回路15は、タイミング決
定回路16が決定したタイミングを基準として、各チャ
ネルのスキュー量SS(1)〜SS(n)を検出する。
これらのスキュー量SS(1)〜SS(n)が各チャネ
ルのデータ遅延回路13に制御量として印加される。デ
ータ遅延回路13は、スキュー補償制御ユニット12が
出力するスキュー量SSを受け、全てのチャネルのデー
タのフレーム位置が揃うように、各チャネルのデータ遅
延量を調整する。
定回路16が決定したタイミングを基準として、各チャ
ネルのスキュー量SS(1)〜SS(n)を検出する。
これらのスキュー量SS(1)〜SS(n)が各チャネ
ルのデータ遅延回路13に制御量として印加される。デ
ータ遅延回路13は、スキュー補償制御ユニット12が
出力するスキュー量SSを受け、全てのチャネルのデー
タのフレーム位置が揃うように、各チャネルのデータ遅
延量を調整する。
【0088】スキュー補償制御ユニット12の内部構成
を図5に示す。図5においては、シフトレジスタ121
(1)〜121(n)および論理演算部14が図4に示
したタイミング決定回路16に相当する。また、3つの
チャネルch1,ch2,chn以外のチャネルの構成
は示されていないが省略されたチャネルについてもチャ
ネルch1,ch2,chnと同様に構成されている。
図4に示したフレーム同期回路11から入力されるフレ
ーム信号SFは、チャネル毎に設けられたシフトレジス
タ121に入力される。それぞれのシフトレジスタ12
1は、「bmax」ビットのデータを保持できる。
を図5に示す。図5においては、シフトレジスタ121
(1)〜121(n)および論理演算部14が図4に示
したタイミング決定回路16に相当する。また、3つの
チャネルch1,ch2,chn以外のチャネルの構成
は示されていないが省略されたチャネルについてもチャ
ネルch1,ch2,chnと同様に構成されている。
図4に示したフレーム同期回路11から入力されるフレ
ーム信号SFは、チャネル毎に設けられたシフトレジス
タ121に入力される。それぞれのシフトレジスタ12
1は、「bmax」ビットのデータを保持できる。
【0089】なお、シフトレジスタ121には、入力さ
れるフレーム信号SFの保持およびビット位置のシフト
のために周期が一定のクロック信号が印加されるが、こ
のクロック信号の信号線は図5では省略されている。シ
フトレジスタ121の入力端子に印加されるフレーム信
号SFは、クロック信号に同期してシフトレジスタ12
1の第1ビット「b1」に保持される。クロック信号に
パルスが現れる度に、保持されたフレーム信号SFは、
「b2」,「b3」,「b4」,……,「bmax」の
各ビット位置に順次にシフトする。
れるフレーム信号SFの保持およびビット位置のシフト
のために周期が一定のクロック信号が印加されるが、こ
のクロック信号の信号線は図5では省略されている。シ
フトレジスタ121の入力端子に印加されるフレーム信
号SFは、クロック信号に同期してシフトレジスタ12
1の第1ビット「b1」に保持される。クロック信号に
パルスが現れる度に、保持されたフレーム信号SFは、
「b2」,「b3」,「b4」,……,「bmax」の
各ビット位置に順次にシフトする。
【0090】シフトレジスタ121の最大ビット数「b
max」は、入力データDIのフレーム長に相当するビ
ット数以内で任意に決定される。このビット数「bma
x」を大きくすると、補償可能なスキュー量の範囲も大
きくなる。すなわち、ビット数「bmax」より「1」
小さいビット数と、クロック信号の周期とで定まる時間
TCの範囲内でチャネル間スキューの補償が可能にな
る。
max」は、入力データDIのフレーム長に相当するビ
ット数以内で任意に決定される。このビット数「bma
x」を大きくすると、補償可能なスキュー量の範囲も大
きくなる。すなわち、ビット数「bmax」より「1」
小さいビット数と、クロック信号の周期とで定まる時間
TCの範囲内でチャネル間スキューの補償が可能にな
る。
【0091】1つのフレーム信号SFが現れてから時間
TCを経過するまでの間は、シフトレジスタ121のビ
ット位置「b1」〜「bmax」の何れかにフレーム信
号SFが保持されることになる。シフトレジスタ121
が保持するフレーム信号SFの存在するビット位置か
ら、それの時間軸上の相対位置を認識できる。
TCを経過するまでの間は、シフトレジスタ121のビ
ット位置「b1」〜「bmax」の何れかにフレーム信
号SFが保持されることになる。シフトレジスタ121
が保持するフレーム信号SFの存在するビット位置か
ら、それの時間軸上の相対位置を認識できる。
【0092】つまり、全てのチャネルのシフトレジスタ
121がビット位置「b1」〜「bmax」の何れかに
フレーム信号SFを保持している場合には、各チャネル
のシフトレジスタ121が保持するフレーム信号SFの
ビット位置に基づいて、チャネル間のフレーム信号SF
の出現時刻の差を検出できる。このフレーム信号SFの
チャネル間の出現時刻の差から、チャネル間スキュー量
が求められる。
121がビット位置「b1」〜「bmax」の何れかに
フレーム信号SFを保持している場合には、各チャネル
のシフトレジスタ121が保持するフレーム信号SFの
ビット位置に基づいて、チャネル間のフレーム信号SF
の出現時刻の差を検出できる。このフレーム信号SFの
チャネル間の出現時刻の差から、チャネル間スキュー量
が求められる。
【0093】チャネル間スキュー量は、伝送路の状態変
化に伴って時々刻々と変動する可能性がある。したがっ
て、チャネル間スキュー量が変動する場合でもチャネル
間スキューを常に補償できるように、定期的にスキュー
量を検出するのが望ましい。フレーム長が一定のデータ
を処理する場合には、一定のフレーム周期でデータが繰
り返し入力される。そこで、この形態では、スキュー量
の検出に用いる基準タイミング信号Srefを1フレー
ム毎に繰り返し出力するためにカウンタ回路123を用
いている。このカウンタ回路123は、チャネル間スキ
ューの補償を行う時に、図7に示すようなクロック信号
を計数して、1フレーム毎に基準タイミング信号Sre
fを出力する。
化に伴って時々刻々と変動する可能性がある。したがっ
て、チャネル間スキュー量が変動する場合でもチャネル
間スキューを常に補償できるように、定期的にスキュー
量を検出するのが望ましい。フレーム長が一定のデータ
を処理する場合には、一定のフレーム周期でデータが繰
り返し入力される。そこで、この形態では、スキュー量
の検出に用いる基準タイミング信号Srefを1フレー
ム毎に繰り返し出力するためにカウンタ回路123を用
いている。このカウンタ回路123は、チャネル間スキ
ューの補償を行う時に、図7に示すようなクロック信号
を計数して、1フレーム毎に基準タイミング信号Sre
fを出力する。
【0094】スキュー量の検出に用いる基準タイミング
は、スタート信号発生回路124によって決定される。
すなわち、図7に示すようにスタート信号発生回路12
4がスタート信号(パルス信号)Scsを出力すると、
その時点から1フレーム周期を経過する度に、カウンタ
回路123が基準タイミング信号(パルス信号)Sre
fを出力する。
は、スタート信号発生回路124によって決定される。
すなわち、図7に示すようにスタート信号発生回路12
4がスタート信号(パルス信号)Scsを出力すると、
その時点から1フレーム周期を経過する度に、カウンタ
回路123が基準タイミング信号(パルス信号)Sre
fを出力する。
【0095】また、カウンタ回路123の動作を停止す
るために、論理演算部14にはリセット信号発生回路1
25が設けてある。リセット信号発生回路125がリセ
ット信号Scrにパルスを出力すると、図8に示すよう
にカウンタ回路123が出力する基準タイミング信号S
refのパルスの発生が停止する。なお、図7および図
8においては、入力データDIのフレーム長(フレーム
周期)がクロック信号のパルス周期の「MAX」倍にな
っている。
るために、論理演算部14にはリセット信号発生回路1
25が設けてある。リセット信号発生回路125がリセ
ット信号Scrにパルスを出力すると、図8に示すよう
にカウンタ回路123が出力する基準タイミング信号S
refのパルスの発生が停止する。なお、図7および図
8においては、入力データDIのフレーム長(フレーム
周期)がクロック信号のパルス周期の「MAX」倍にな
っている。
【0096】図5に示すように、論理演算部14が出力
する基準タイミング信号Srefは、各チャネルのデー
タラッチ122に制御信号として印加される。そして、
基準タイミング信号Srefにパルスが現れた時(低レ
ベルから高レベルに変化する時)に、各チャネルのデー
タラッチ122は、入力データを取り込んで保持する。
する基準タイミング信号Srefは、各チャネルのデー
タラッチ122に制御信号として印加される。そして、
基準タイミング信号Srefにパルスが現れた時(低レ
ベルから高レベルに変化する時)に、各チャネルのデー
タラッチ122は、入力データを取り込んで保持する。
【0097】各チャネルのデータラッチ122は、それ
ぞれ「bmax」ビットのデータを保持できる。データ
ラッチ122のデータ入力端子は、シフトレジスタ12
1の出力端子と接続されている。したがって、データラ
ッチ122は、基準タイミング信号Srefにパルスが
現れた時に、シフトレジスタ121が保持している全ビ
ット(「b1」〜「bmax」ビット)のデータを記憶
する。
ぞれ「bmax」ビットのデータを保持できる。データ
ラッチ122のデータ入力端子は、シフトレジスタ12
1の出力端子と接続されている。したがって、データラ
ッチ122は、基準タイミング信号Srefにパルスが
現れた時に、シフトレジスタ121が保持している全ビ
ット(「b1」〜「bmax」ビット)のデータを記憶
する。
【0098】データラッチ122が記憶するデータに
は、何れかのビット位置に各チャネルにおけるフレーム
信号SFが含まれている。また、そのビット位置は、各
チャネルのフレーム信号SFの時間軸上の位置に対応す
る。入力データDIにチャネル間スキューが生じている
場合に、データラッチ122が記憶したデータに応じて
各チャネルのデータ遅延時間を調整すれば、チャネル間
のデータ位置(時間)のずれをなくすことができる。つ
まり、データラッチ122に記憶されるデータはスキュ
ー量信号SSとして利用できる。
は、何れかのビット位置に各チャネルにおけるフレーム
信号SFが含まれている。また、そのビット位置は、各
チャネルのフレーム信号SFの時間軸上の位置に対応す
る。入力データDIにチャネル間スキューが生じている
場合に、データラッチ122が記憶したデータに応じて
各チャネルのデータ遅延時間を調整すれば、チャネル間
のデータ位置(時間)のずれをなくすことができる。つ
まり、データラッチ122に記憶されるデータはスキュ
ー量信号SSとして利用できる。
【0099】図5に示すように、スタート信号発生回路
124の入力には、全てのチャネルのシフトレジスタ1
21の全ビットの出力信号(Sx)が入力されている。
これらの信号に基づいて、スタート信号発生回路124
はスタート信号Scsを出力する。また、リセット信号
発生回路125には、全チャネルのシフトレジスタ12
1の全てのビットの出力信号(Sx)と、カウンタ回路
123から出力される基準タイミング信号Srefとが
入力される。これらの信号に基づいて、リセット信号発
生回路125はリセット信号Scrを出力する。
124の入力には、全てのチャネルのシフトレジスタ1
21の全ビットの出力信号(Sx)が入力されている。
これらの信号に基づいて、スタート信号発生回路124
はスタート信号Scsを出力する。また、リセット信号
発生回路125には、全チャネルのシフトレジスタ12
1の全てのビットの出力信号(Sx)と、カウンタ回路
123から出力される基準タイミング信号Srefとが
入力される。これらの信号に基づいて、リセット信号発
生回路125はリセット信号Scrを出力する。
【0100】カウンタ回路123は、スタート信号Sc
sによりカウント動作を開始し、リセット信号Scrに
よりカウント動作を停止する。つまり、図7および図8
に示すように動作する。カウンタ回路123は、フレー
ム長と一致する周期で基準タイミング信号Srefを出
力する。この基準タイミング信号Srefが出力された
タイミングで、シフトレジスタ121の内容がデータラ
ッチ122に転送される。
sによりカウント動作を開始し、リセット信号Scrに
よりカウント動作を停止する。つまり、図7および図8
に示すように動作する。カウンタ回路123は、フレー
ム長と一致する周期で基準タイミング信号Srefを出
力する。この基準タイミング信号Srefが出力された
タイミングで、シフトレジスタ121の内容がデータラ
ッチ122に転送される。
【0101】それぞれのチャネルにおけるデータラッチ
122は、そのチャネルのスキュー量信号SSとして、
何ビット目にフレーム信号SFが保持されているかを検
出する。例えば、(m+1)番目のビット位置を基準位
置に定めた場合に、データラッチ122のm番目のビッ
ト位置でフレーム信号SFが検出されたなら、そのチャ
ネルのスキュー量は1ビットの遅れと判別できる。ま
た、別のチャネルのデータラッチ122において、(m
+5)番目のビット位置でフレーム信号の保持が検出さ
れた場合には、そのチャネルのスキュー量は4ビットの
進みとして判別できる。
122は、そのチャネルのスキュー量信号SSとして、
何ビット目にフレーム信号SFが保持されているかを検
出する。例えば、(m+1)番目のビット位置を基準位
置に定めた場合に、データラッチ122のm番目のビッ
ト位置でフレーム信号SFが検出されたなら、そのチャ
ネルのスキュー量は1ビットの遅れと判別できる。ま
た、別のチャネルのデータラッチ122において、(m
+5)番目のビット位置でフレーム信号の保持が検出さ
れた場合には、そのチャネルのスキュー量は4ビットの
進みとして判別できる。
【0102】スタート信号発生回路124は、全てのチ
ャネルのフレーム信号SFがシフトレジスタ121内に
保持されているときに、スタート信号Scsを出力す
る。このスタート信号Scsにより、最も遅延の少ない
チャネルのフレーム信号から最も遅延の大きいチャネル
のフレーム信号までの全てが各チャネルのシフトレジス
タ121に保持されているときにカウンタ回路123の
計数動作がスタートする。
ャネルのフレーム信号SFがシフトレジスタ121内に
保持されているときに、スタート信号Scsを出力す
る。このスタート信号Scsにより、最も遅延の少ない
チャネルのフレーム信号から最も遅延の大きいチャネル
のフレーム信号までの全てが各チャネルのシフトレジス
タ121に保持されているときにカウンタ回路123の
計数動作がスタートする。
【0103】スキュー量の変動が生じると、基準タイミ
ング信号Srefがアクティブ(高レベル)の時に、シ
フトレジスタ121にフレーム信号SFが保持されてい
ないチャネルが生じる可能性がある。その場合、フレー
ム信号SFが保持されていないチャネルのスキュー量は
正常に判別できない。リセット信号発生回路125は、
基準タイミング信号Srefがアクティブであり、かつ
フレーム信号SFがシフトレジスタ内に保持されていな
いチャネルが検出された場合に、リセット信号Scrを
出力する。カウンタ回路123は、リセット信号Scr
が入力されるとカウントを停止し、スタート信号Scs
が入力されるまで待つ。
ング信号Srefがアクティブ(高レベル)の時に、シ
フトレジスタ121にフレーム信号SFが保持されてい
ないチャネルが生じる可能性がある。その場合、フレー
ム信号SFが保持されていないチャネルのスキュー量は
正常に判別できない。リセット信号発生回路125は、
基準タイミング信号Srefがアクティブであり、かつ
フレーム信号SFがシフトレジスタ内に保持されていな
いチャネルが検出された場合に、リセット信号Scrを
出力する。カウンタ回路123は、リセット信号Scr
が入力されるとカウントを停止し、スタート信号Scs
が入力されるまで待つ。
【0104】再び全てのチャネルのフレーム信号がシフ
トレジスタ121に保持されると、スタート信号Scs
が出力され、カウンタ回路123がカウントを開始する
ので、正常なスキュー補償動作が再開される。データ遅
延回路13は、データラッチ122が出力するスキュー
量信号SSを元に各チャネルのデータの遅延量を調整
し、チャネル間スキューを補償する。
トレジスタ121に保持されると、スタート信号Scs
が出力され、カウンタ回路123がカウントを開始する
ので、正常なスキュー補償動作が再開される。データ遅
延回路13は、データラッチ122が出力するスキュー
量信号SSを元に各チャネルのデータの遅延量を調整
し、チャネル間スキューを補償する。
【0105】このチャネル間スキュー補償装置において
は、各チャネルのスキュー量の補償動作が独立している
ので、何れのチャネルにスキュー量の変動が生じた場合
であっても、スキュー量信号SSが変動するのは、スキ
ュー量の変動が発生したチャネルのみに限定される。ま
た、補償が可能なスキュー量の最大値は、シフトレジス
タ121のビット数が「bmax」の場合に、(bma
x−1)ビットになる。つまり、シフトレジスタ121
等のビット数に比べて比較的大きなスキューの補償も可
能である。
は、各チャネルのスキュー量の補償動作が独立している
ので、何れのチャネルにスキュー量の変動が生じた場合
であっても、スキュー量信号SSが変動するのは、スキ
ュー量の変動が発生したチャネルのみに限定される。ま
た、補償が可能なスキュー量の最大値は、シフトレジス
タ121のビット数が「bmax」の場合に、(bma
x−1)ビットになる。つまり、シフトレジスタ121
等のビット数に比べて比較的大きなスキューの補償も可
能である。
【0106】シフトレジスタ121の全ビットから出力
される信号の状態は、スタート信号発生回路124およ
びリセット信号発生回路125により監視される。すな
わち、図6に示すように、1番目のチャネルのシフトレ
ジスタ121(1)から出力される全ビット(「bma
x」ビット)の信号は、スタート信号発生回路124内
のオアゲート1241(1)に入力され、2番目のチャ
ネルのシフトレジスタ121(2)から出力される全ビ
ットの信号は、オアゲート1241(2)に入力され
る。
される信号の状態は、スタート信号発生回路124およ
びリセット信号発生回路125により監視される。すな
わち、図6に示すように、1番目のチャネルのシフトレ
ジスタ121(1)から出力される全ビット(「bma
x」ビット)の信号は、スタート信号発生回路124内
のオアゲート1241(1)に入力され、2番目のチャ
ネルのシフトレジスタ121(2)から出力される全ビ
ットの信号は、オアゲート1241(2)に入力され
る。
【0107】また、全てのチャネルのオアゲート124
1の出力は、アンドゲート1242に入力される。シフ
トレジスタ121内の何れかのビットにフレーム信号S
Fが保持されていると、オアゲート1241の出力はア
クティブ(高レベル)になる。そして、全てのチャネル
のフレーム信号SFが、それぞれのチャネルのシフトレ
ジスタ121の何れかのビットに保持されている場合に
は、アンドゲート1242の出力はアクティブ(高レベ
ル)になる。
1の出力は、アンドゲート1242に入力される。シフ
トレジスタ121内の何れかのビットにフレーム信号S
Fが保持されていると、オアゲート1241の出力はア
クティブ(高レベル)になる。そして、全てのチャネル
のフレーム信号SFが、それぞれのチャネルのシフトレ
ジスタ121の何れかのビットに保持されている場合に
は、アンドゲート1242の出力はアクティブ(高レベ
ル)になる。
【0108】アンドゲート1242の出力がスタート信
号Scsとしてカウンタ回路123に印加される。つま
り、全てのチャネルのフレーム信号SFがそれぞれのチ
ャネルのシフトレジスタ121に保持されたときに、カ
ウンタ回路123がカウントを開始する。カウンタ回路
123は、図7に示すようにフレーム周期と同じ周期で
基準タイミング信号Srefを繰り返し出力する。この
基準タイミング信号Srefに同期して、データラッチ
122にシフトレジスタ121の内容が転送される。
号Scsとしてカウンタ回路123に印加される。つま
り、全てのチャネルのフレーム信号SFがそれぞれのチ
ャネルのシフトレジスタ121に保持されたときに、カ
ウンタ回路123がカウントを開始する。カウンタ回路
123は、図7に示すようにフレーム周期と同じ周期で
基準タイミング信号Srefを繰り返し出力する。この
基準タイミング信号Srefに同期して、データラッチ
122にシフトレジスタ121の内容が転送される。
【0109】データラッテ122の各ビットの出力は、
スキュー量信号SSとしてデータ遅延回路13に入力さ
れる。データ遅延回路13は、図6に示すようにデータ
遅延用のシフトレジスタ131と、選択回路132とで
構成されている。データ遅延用のシフトレジスタ131
は、チャネル間スキュー補償装置に入力される各チャネ
ルの入力データDIを、クロック信号の1パルス毎に1
ビットずつシフトする(クロック信号の信号線は図示省
略)。
スキュー量信号SSとしてデータ遅延回路13に入力さ
れる。データ遅延回路13は、図6に示すようにデータ
遅延用のシフトレジスタ131と、選択回路132とで
構成されている。データ遅延用のシフトレジスタ131
は、チャネル間スキュー補償装置に入力される各チャネ
ルの入力データDIを、クロック信号の1パルス毎に1
ビットずつシフトする(クロック信号の信号線は図示省
略)。
【0110】選択回路132は、データ保持回路122
がk番目(kは「bmax」以下の自然数)のビットに
フレーム信号SFを保持している場合、すなわちk番目
のスキュー量信号がアクティブの場合には、データ遅延
用のシフトレジスタ131のk番目のビットのデータを
出力する。したがって、最も伝送遅延が大きいチャネル
については、データラッチ122の1ビット目にフレー
ム信号SFが保持され、データ遅延用のシフトレジスタ
131の1ビット目のデータが出力データDOとしてデ
ータ遅延回路13から出力される。
がk番目(kは「bmax」以下の自然数)のビットに
フレーム信号SFを保持している場合、すなわちk番目
のスキュー量信号がアクティブの場合には、データ遅延
用のシフトレジスタ131のk番目のビットのデータを
出力する。したがって、最も伝送遅延が大きいチャネル
については、データラッチ122の1ビット目にフレー
ム信号SFが保持され、データ遅延用のシフトレジスタ
131の1ビット目のデータが出力データDOとしてデ
ータ遅延回路13から出力される。
【0111】最も伝送遅延の大きいチャネルと比べ、j
クロック(jは「bmax」−1以下の自然数)だけ遅
延が少ないチャネルでは、データラッテ122の(j+
1)ビット目にフレーム信号SFが保持され、データ遅
延用のシフトレジスタ131の(j+1)ビット目から
出力データDOが取り出される。従って、最も伝送遅延
の大きいチャネルに比べてjクロックの遅延が加えられ
たデータが出力データとなる。このような動作により、
チャネル間スキュー補償装置の出力はチャネル間スキュ
ーが除去された出力となる。
クロック(jは「bmax」−1以下の自然数)だけ遅
延が少ないチャネルでは、データラッテ122の(j+
1)ビット目にフレーム信号SFが保持され、データ遅
延用のシフトレジスタ131の(j+1)ビット目から
出力データDOが取り出される。従って、最も伝送遅延
の大きいチャネルに比べてjクロックの遅延が加えられ
たデータが出力データとなる。このような動作により、
チャネル間スキュー補償装置の出力はチャネル間スキュ
ーが除去された出力となる。
【0112】スキュー量が変化すると、基準タイミング
信号Srefがアクティブになっている時に、シフトレ
ジスタ121にフレーム信号SFが保持されていないチ
ャネルが生じる可能性がある。例えば、最も遅延が大き
いチャネルの遅延量がさらに増加すると、基準タイミン
グ信号Srefがアクティブになっても、シフトレジス
タ121にフレーム信号が保持されない場合がある。こ
のような場合、フレーム信号が保持されていないチャネ
ルではスキュー量信号が出力されないので、正常なスキ
ュー補償動作が行えない。
信号Srefがアクティブになっている時に、シフトレ
ジスタ121にフレーム信号SFが保持されていないチ
ャネルが生じる可能性がある。例えば、最も遅延が大き
いチャネルの遅延量がさらに増加すると、基準タイミン
グ信号Srefがアクティブになっても、シフトレジス
タ121にフレーム信号が保持されない場合がある。こ
のような場合、フレーム信号が保持されていないチャネ
ルではスキュー量信号が出力されないので、正常なスキ
ュー補償動作が行えない。
【0113】カウンタ信号がアクティブの時に、シフト
レジスタ121にフレーム信号が保持されていないチャ
ネルが生じると、リセット信号発生回路125がカウン
タ回路123にリセット信号Scrを送り、カウンタ回
路123の動作をリセットする。リセットの後、再び全
てのチャネルのシフトレジスタ121にフレーム信号が
保持されると、スタート信号発生回路124がスタート
信号Scsをカウンタ回路123に送るので、カウンタ
回路123はカウントを再開し、正常なスキュー補償動
作に復帰する。
レジスタ121にフレーム信号が保持されていないチャ
ネルが生じると、リセット信号発生回路125がカウン
タ回路123にリセット信号Scrを送り、カウンタ回
路123の動作をリセットする。リセットの後、再び全
てのチャネルのシフトレジスタ121にフレーム信号が
保持されると、スタート信号発生回路124がスタート
信号Scsをカウンタ回路123に送るので、カウンタ
回路123はカウントを再開し、正常なスキュー補償動
作に復帰する。
【0114】以下、リセット信号発生回路125の動作
を詳細に説明する。なお、この実施形態では、リセット
信号発生回路125は、内部にスタート信号発生回路1
24を含んでいる。つまり、スタート信号発生回路12
4とリセット信号発生回路125は、それらの構成要素
の共通部分を互いに共有するように構成してある。機能
上の構成は図5と変わらない。
を詳細に説明する。なお、この実施形態では、リセット
信号発生回路125は、内部にスタート信号発生回路1
24を含んでいる。つまり、スタート信号発生回路12
4とリセット信号発生回路125は、それらの構成要素
の共通部分を互いに共有するように構成してある。機能
上の構成は図5と変わらない。
【0115】スタート信号発生回路124とリセット信
号発生回路125とを互いに独立した構成要素で構成す
る場合には、図9に示す変形例のように構成すればよ
い。シフトレジスタ121にフレーム信号SFが保持さ
れていれば、オアゲート1241の出力はアクティブに
なる。n個のオアゲート1241の出力はアンドゲート
1242に入力される。
号発生回路125とを互いに独立した構成要素で構成す
る場合には、図9に示す変形例のように構成すればよ
い。シフトレジスタ121にフレーム信号SFが保持さ
れていれば、オアゲート1241の出力はアクティブに
なる。n個のオアゲート1241の出力はアンドゲート
1242に入力される。
【0116】全てのチャネルのシフトレジスタ121に
フレーム信号SFが保持されていると、アンドゲート1
242の出力はアクティブになる。アンドゲート124
2の出力は、インバータ1251で反転されアンドゲー
ト1252に印加される。インバータ1251の出力
は、フレーム信号SFがシフトレジスタ121に保持さ
れていないチャネルが一つ以上ある場合にアクティブに
なる。
フレーム信号SFが保持されていると、アンドゲート1
242の出力はアクティブになる。アンドゲート124
2の出力は、インバータ1251で反転されアンドゲー
ト1252に印加される。インバータ1251の出力
は、フレーム信号SFがシフトレジスタ121に保持さ
れていないチャネルが一つ以上ある場合にアクティブに
なる。
【0117】アンドゲート1252の入力には、インバ
ータ1251の出力と基準タイミング信号Srefとが
印加されるので、基準タイミング信号Srefがアクテ
ィブで、かつシフトレジスタ121にフレーム信号が保
持されていないチャネルが生じたときに、リセット信号
Scrがアクティブになる。そして、カウンタ回路12
3がリセットされる。
ータ1251の出力と基準タイミング信号Srefとが
印加されるので、基準タイミング信号Srefがアクテ
ィブで、かつシフトレジスタ121にフレーム信号が保
持されていないチャネルが生じたときに、リセット信号
Scrがアクティブになる。そして、カウンタ回路12
3がリセットされる。
【0118】以上説明したように、この形態によれば、
マスターチャネルを廃止して、カウンタ回路123が出
力する基準タイミング信号Srefに基づいてスキュー
量の判別を行うため、スキュー量の変動が何れのチャネ
ルで生じた場合であっても、4データ遅延回路13にお
いて遅延量の調整が行われるのはスキュー量の変動があ
ったチャネルのみに限定される。
マスターチャネルを廃止して、カウンタ回路123が出
力する基準タイミング信号Srefに基づいてスキュー
量の判別を行うため、スキュー量の変動が何れのチャネ
ルで生じた場合であっても、4データ遅延回路13にお
いて遅延量の調整が行われるのはスキュー量の変動があ
ったチャネルのみに限定される。
【0119】また、「bmax」ビットの遅延回路で
(「bmax」−1)ビット以下のあらゆるスキューを
補償できる。なお、シフトレジスタ121、データラッ
チ122、データ遅延用のシフトレジスタ131のビッ
ト数を変えることにより、スキュー補償装置が補償可能
なスキュー量をフレーム長より1クロック短い時間まで
任意に設定できる。
(「bmax」−1)ビット以下のあらゆるスキューを
補償できる。なお、シフトレジスタ121、データラッ
チ122、データ遅延用のシフトレジスタ131のビッ
ト数を変えることにより、スキュー補償装置が補償可能
なスキュー量をフレーム長より1クロック短い時間まで
任意に設定できる。
【0120】2−2.第2の実施形態:この実施形態で
は、第1の実施形態のスタート信号発生回路124の代
わりに、図10に示すスタート信号発生回路124Bを
用いる。これ以外の構成については、上述した第1の実
施形態と同一である。なお、この実施形態は請求項11
に対応している。すなわち、請求項11の中間位置識別
手段は、図10に示すオアゲート1243および中間位
置識別回路1244として具体化されている。
は、第1の実施形態のスタート信号発生回路124の代
わりに、図10に示すスタート信号発生回路124Bを
用いる。これ以外の構成については、上述した第1の実
施形態と同一である。なお、この実施形態は請求項11
に対応している。すなわち、請求項11の中間位置識別
手段は、図10に示すオアゲート1243および中間位
置識別回路1244として具体化されている。
【0121】以下、第1の実施形態と異なる部分につい
て説明する。図10に示すスタート信号発生回路124
Bは、「bmax」個のオアゲート1243と、中間位
置識別回路1244とを備えている。なお、図10に示
すオアゲート1243の符号に付けた括弧内の記号は、
チャネルの区別ではなく、ビット位置の区分を示してい
る。
て説明する。図10に示すスタート信号発生回路124
Bは、「bmax」個のオアゲート1243と、中間位
置識別回路1244とを備えている。なお、図10に示
すオアゲート1243の符号に付けた括弧内の記号は、
チャネルの区別ではなく、ビット位置の区分を示してい
る。
【0122】1番目のオアゲート1243(1)には、
全てのチャネルのシフトレジスタ121の1ビット目の
出力が入力される。同様に、2番目〜「bmax」番目
までのオアゲート1243にも、それぞれ全てのチャネ
ルのシフトレジスタ121の2ビット目〜「bmax」
ビット目の信号が入力される。全てのオアゲート124
3の出力信号は、中間位置識別回路1244に入力され
る。中間位置識別回路1244の入力には、アンドゲー
ト1242の出力信号へも入力される。
全てのチャネルのシフトレジスタ121の1ビット目の
出力が入力される。同様に、2番目〜「bmax」番目
までのオアゲート1243にも、それぞれ全てのチャネ
ルのシフトレジスタ121の2ビット目〜「bmax」
ビット目の信号が入力される。全てのオアゲート124
3の出力信号は、中間位置識別回路1244に入力され
る。中間位置識別回路1244の入力には、アンドゲー
ト1242の出力信号へも入力される。
【0123】第1の実施形態で説明したように、アンド
ゲート12142の出力信号は、全てのチャネルのシフ
トレジスタ121にフレーム信号が保持されていればア
クティブになる。中間位置識別回路1244は、アンド
ゲート1242の出力がアクティブの時に、出力がアク
ティブとなっているオアゲート1243のうち、最も先
頭のビットに近いものと、最も後尾のビットに近いもの
を選び出し、両者の中間位置が、シフトレジスタ121
上のビット位置「b1」〜「bmax」の中央に達した
時に、スタート信号Scsを出力する。
ゲート12142の出力信号は、全てのチャネルのシフ
トレジスタ121にフレーム信号が保持されていればア
クティブになる。中間位置識別回路1244は、アンド
ゲート1242の出力がアクティブの時に、出力がアク
ティブとなっているオアゲート1243のうち、最も先
頭のビットに近いものと、最も後尾のビットに近いもの
を選び出し、両者の中間位置が、シフトレジスタ121
上のビット位置「b1」〜「bmax」の中央に達した
時に、スタート信号Scsを出力する。
【0124】例えば、ビット数「bmax」が(2・m
+1)ビット(m:自然数)である場合には、先頭ビッ
ト位置と後尾のビット位置との中間位置がシフトレジス
タ121の(m+1)ビット目に達した時にスタート信
号Scsを出力する。先頭ビット位置と後尾のビット位
置との差が偶数ビットの場合には、上記中間位置がシフ
トレジスタ121のmビット目と(m+1)ビット目の
間、あるいは(m+1)ビット目と(m+2)ビット目
の間になった時にスタート信号Scsを出力すればよ
い。
+1)ビット(m:自然数)である場合には、先頭ビッ
ト位置と後尾のビット位置との中間位置がシフトレジス
タ121の(m+1)ビット目に達した時にスタート信
号Scsを出力する。先頭ビット位置と後尾のビット位
置との差が偶数ビットの場合には、上記中間位置がシフ
トレジスタ121のmビット目と(m+1)ビット目の
間、あるいは(m+1)ビット目と(m+2)ビット目
の間になった時にスタート信号Scsを出力すればよ
い。
【0125】この結果、全てのチャネルのフレーム信号
がシフトレジスタ121に保持されており、かつシフト
レジスタ121に保持されているフレーム信号SFのう
ちで最も先頭に近いものと最も後尾に近いものの中間点
がシフトレジスタ121の中間点と一致した時に、スタ
ート信号発生回路124はスタート信号Scsを出力す
る。
がシフトレジスタ121に保持されており、かつシフト
レジスタ121に保持されているフレーム信号SFのう
ちで最も先頭に近いものと最も後尾に近いものの中間点
がシフトレジスタ121の中間点と一致した時に、スタ
ート信号発生回路124はスタート信号Scsを出力す
る。
【0126】第1の実施形態においては、全てのシフト
レジスタ121にフレーム信号が保持された時点でカウ
ンタ回路123にスタート信号Scsを出力するので、
最も遅延量が大きいチャネルのスキュー量が変化して、
さらに遅延量が大きくなった場合には、カウンタ回路1
23をリセットする必要がある。これに対して、第2の
実施形態では、スキューのあるデータにおけるフレーム
信号の中間点が、データラッチ122の中間点と一致す
るように基準タイミング信号Srefのタイミングが自
動的に調整されるので、スキュー量の変動に対してデー
タラッチ122が有効に利用され、第1の実施形態と比
べ、カウンタ回路123がリセットされる機会が少なく
なるという利点がある。
レジスタ121にフレーム信号が保持された時点でカウ
ンタ回路123にスタート信号Scsを出力するので、
最も遅延量が大きいチャネルのスキュー量が変化して、
さらに遅延量が大きくなった場合には、カウンタ回路1
23をリセットする必要がある。これに対して、第2の
実施形態では、スキューのあるデータにおけるフレーム
信号の中間点が、データラッチ122の中間点と一致す
るように基準タイミング信号Srefのタイミングが自
動的に調整されるので、スキュー量の変動に対してデー
タラッチ122が有効に利用され、第1の実施形態と比
べ、カウンタ回路123がリセットされる機会が少なく
なるという利点がある。
【0127】2−3.第3の実施形態:この実施形態で
は、第1の実施形態のスタート信号発生回路124の代
わりに、図11に示すスタート信号発生回路124Cを
用いる。これ以外の構成については、第1の実施形態と
同一である。なお、この実施形態は、請求項12に対応
している。すなわち、請求項12における最大位置識別
手段は、加算回路1245および多数位置識別回路12
46として具体化されている。
は、第1の実施形態のスタート信号発生回路124の代
わりに、図11に示すスタート信号発生回路124Cを
用いる。これ以外の構成については、第1の実施形態と
同一である。なお、この実施形態は、請求項12に対応
している。すなわち、請求項12における最大位置識別
手段は、加算回路1245および多数位置識別回路12
46として具体化されている。
【0128】図11に示すように、スタート信号発生回
路124Cは、「bmax」個の加算回路1245と、
多数位置識別回路1246とを備えている。ここで、加
算回路1245の符号に付加した記号はビット位置の区
分を示している。1番目の加算回路1245には、全て
のチャネルのシフトレジスタ121の1ビット目の出力
信号が入力される。従って、加算回路1245は、1ビ
ット目にフレーム信号SFを保持しているシフトレジス
タ121の数を出力する。
路124Cは、「bmax」個の加算回路1245と、
多数位置識別回路1246とを備えている。ここで、加
算回路1245の符号に付加した記号はビット位置の区
分を示している。1番目の加算回路1245には、全て
のチャネルのシフトレジスタ121の1ビット目の出力
信号が入力される。従って、加算回路1245は、1ビ
ット目にフレーム信号SFを保持しているシフトレジス
タ121の数を出力する。
【0129】同様に、2番目から「bmax」番目まで
の各加算回路1245にも、それぞれ全てのチャネルの
シフトレジスタ121の2ビット目〜「bmax」ビッ
ト目の信号が入力されるので、それぞれのビットにフレ
ーム信号を保持しているシフトレジスタの個数をそれぞ
れ出力する。全ての加算回路1245の出力は、多数位
置識別判別回路1246に入力される。
の各加算回路1245にも、それぞれ全てのチャネルの
シフトレジスタ121の2ビット目〜「bmax」ビッ
ト目の信号が入力されるので、それぞれのビットにフレ
ーム信号を保持しているシフトレジスタの個数をそれぞ
れ出力する。全ての加算回路1245の出力は、多数位
置識別判別回路1246に入力される。
【0130】多数位置識別回路1246は、アンドゲー
ト1242の出力がアクティブであれば全ての加算回路
1245の出力を比較する。そして、1〜「bmax」
の範囲の中央のビット位置に割り当てられた加算回路1
245が最も大きな数値を出力した時に、スタート信号
Scsを出力する。この結果、全てのチャネルのフレー
ム信号SFがシフトレジスタ121内に保持されてお
り、かつ、シフトレジスタ121の中間(1と「bma
x」との中間)のビット位置にフレーム信号を保持して
いるチャネルの数が他のそれぞれのビット位置にフレー
ム信号を保持しているチャネル数と比較して最大になっ
た場合にスタート信号Scsが出力される。
ト1242の出力がアクティブであれば全ての加算回路
1245の出力を比較する。そして、1〜「bmax」
の範囲の中央のビット位置に割り当てられた加算回路1
245が最も大きな数値を出力した時に、スタート信号
Scsを出力する。この結果、全てのチャネルのフレー
ム信号SFがシフトレジスタ121内に保持されてお
り、かつ、シフトレジスタ121の中間(1と「bma
x」との中間)のビット位置にフレーム信号を保持して
いるチャネルの数が他のそれぞれのビット位置にフレー
ム信号を保持しているチャネル数と比較して最大になっ
た場合にスタート信号Scsが出力される。
【0131】仮に、スキュー量が統計的に分布するので
あれば、データが最も早く到達するチャネルと最も遅く
到達するチャネルとのちょうど中間の遅延量となるチャ
ネルの数が最も多くなる。したがって、第3の実施形態
におけるスタート信号発生回路124Cは、スキュー量
が統計的に分布する並列伝送システムを用いた場合に、
スキュー量のちょうど中間点がデータラッチ122の中
間のビット位置になるように調整されることになり、デ
ータラッチ122が最も有効に利用され、第1の実施形
態に比べカウンタ回路123がリセットされる機会が少
なくなるという利点がある。
あれば、データが最も早く到達するチャネルと最も遅く
到達するチャネルとのちょうど中間の遅延量となるチャ
ネルの数が最も多くなる。したがって、第3の実施形態
におけるスタート信号発生回路124Cは、スキュー量
が統計的に分布する並列伝送システムを用いた場合に、
スキュー量のちょうど中間点がデータラッチ122の中
間のビット位置になるように調整されることになり、デ
ータラッチ122が最も有効に利用され、第1の実施形
態に比べカウンタ回路123がリセットされる機会が少
なくなるという利点がある。
【0132】2−4.第4の実施形態:本実施形態以降
のチャネル間スキュー補償装置は、入力された並列デー
タに誤り訂正が可能な符号化がなされていた場合、誤り
訂正復号を行う際に、データ誤りの有無を検出し、その
結果に基づいてチャネル間スキュー補償を行うものであ
る。ここで、上記の誤り訂正が可能な符号化がなされた
並列データとは、前述した本発明に係る冗長符号化装置
により符号化された並列データに限らず、他の方法によ
りフレーム符号化された並列データであってもよい。ま
た、上述した第1〜第3実施形態のいずれかのチャネル
間スキュー補償装置から出力された並列データであって
もよい。
のチャネル間スキュー補償装置は、入力された並列デー
タに誤り訂正が可能な符号化がなされていた場合、誤り
訂正復号を行う際に、データ誤りの有無を検出し、その
結果に基づいてチャネル間スキュー補償を行うものであ
る。ここで、上記の誤り訂正が可能な符号化がなされた
並列データとは、前述した本発明に係る冗長符号化装置
により符号化された並列データに限らず、他の方法によ
りフレーム符号化された並列データであってもよい。ま
た、上述した第1〜第3実施形態のいずれかのチャネル
間スキュー補償装置から出力された並列データであって
もよい。
【0133】以下、第4の実施形態におけるチャネル間
スキュー補償装置の構成を図12および図13に示す。
図12は、本実施形態のチャネル間スキュー補償装置の
構成を示すブロック図である。また、図13は、図12
に示すフレーム外れ検出回路23およびフレーム同期検
出回路24の詳細を示すブロック図である。なお、この
実施形態は、請求項13に対応している。すなわち、請
求項13の誤り訂正手段は、図12に示す誤り訂正回路
21に対応し、チャネル間スキュー補償手段はチャネル
間スキュー補償回路20に対応する。
スキュー補償装置の構成を図12および図13に示す。
図12は、本実施形態のチャネル間スキュー補償装置の
構成を示すブロック図である。また、図13は、図12
に示すフレーム外れ検出回路23およびフレーム同期検
出回路24の詳細を示すブロック図である。なお、この
実施形態は、請求項13に対応している。すなわち、請
求項13の誤り訂正手段は、図12に示す誤り訂正回路
21に対応し、チャネル間スキュー補償手段はチャネル
間スキュー補償回路20に対応する。
【0134】図12に示すように、このチャネル間スキ
ュー補償装置は、チャネル間スキュー補償回路20と、
誤り訂正回路21から構成されている。このチャネル間
スキュー補償装置に入力されるデータは、2値データで
あり、予め誤り訂正符号化され、並列にNビットが配置
されている。このNビットの並列データは、並列方向の
ビット毎に互いに異なるN個の伝送チャネルを通った
後、チャネル間スキュー補償回路20のN個のチャネル
ch1,ch2,…,chNに入力される。
ュー補償装置は、チャネル間スキュー補償回路20と、
誤り訂正回路21から構成されている。このチャネル間
スキュー補償装置に入力されるデータは、2値データで
あり、予め誤り訂正符号化され、並列にNビットが配置
されている。このNビットの並列データは、並列方向の
ビット毎に互いに異なるN個の伝送チャネルを通った
後、チャネル間スキュー補償回路20のN個のチャネル
ch1,ch2,…,chNに入力される。
【0135】なお、ここではチャネル間スキュー補償装
置の構成要素のうち、各チャネルで同一の構成要素を用
いる部分については、同じ構成要素に同じ符号を付けて
示すとともに、必要に応じてチャネル番号を括弧ととも
に付けて示す。
置の構成要素のうち、各チャネルで同一の構成要素を用
いる部分については、同じ構成要素に同じ符号を付けて
示すとともに、必要に応じてチャネル番号を括弧ととも
に付けて示す。
【0136】チャネル間スキュー補償回路20の各チャ
ネルに入力されるデータは、各チャネル毎に設けられた
フレーム同期回路22によってフレーム同期が行われ、
全てのチャネルのフレームの先頭が揃うように調整され
た後で出力される。誤り訂正回路21は、チャネル間ス
キュー補償回路20が出力するNチャネルデータに対し
誤り訂正符号の復号を行う。誤り訂正符号の復号によっ
て冗長なデータ成分が取り除かれるため、データの並列
方向のビット数は減少する。つまり、誤り訂正回路21
が出力する出力データは、並列方向のビット数がN’
(N以下)になる。
ネルに入力されるデータは、各チャネル毎に設けられた
フレーム同期回路22によってフレーム同期が行われ、
全てのチャネルのフレームの先頭が揃うように調整され
た後で出力される。誤り訂正回路21は、チャネル間ス
キュー補償回路20が出力するNチャネルデータに対し
誤り訂正符号の復号を行う。誤り訂正符号の復号によっ
て冗長なデータ成分が取り除かれるため、データの並列
方向のビット数は減少する。つまり、誤り訂正回路21
が出力する出力データは、並列方向のビット数がN’
(N以下)になる。
【0137】誤り訂正回路21は、誤り訂正の過程でチ
ャネル間スキュー補償回路20が出力したデータの誤り
を検出できる。誤り訂正回路21はチャネル間スキュー
補償回路20の出力データの誤りを検出した場合には、
誤りが検出されたチャネルに対して誤り信号を出力す
る。この誤り信号は、誤りの有無を示す2値信号であ
り、データの時系列方向のビット毎に出力される。各チ
ャネルの誤り信号は、それぞれのチャネルに1つすつ設
けられたフレーム外れ検出回路23とフレーム同期検出
回路24に入力される。図13に示すように、フレーム
外れ検出回路23はシフトレジスタ25,加算回路26
および比較回路27で構成され、フレーム同期検出回路
24はシフトレジスタ25,加算回路28および比較回
路29で構成されている。
ャネル間スキュー補償回路20が出力したデータの誤り
を検出できる。誤り訂正回路21はチャネル間スキュー
補償回路20の出力データの誤りを検出した場合には、
誤りが検出されたチャネルに対して誤り信号を出力す
る。この誤り信号は、誤りの有無を示す2値信号であ
り、データの時系列方向のビット毎に出力される。各チ
ャネルの誤り信号は、それぞれのチャネルに1つすつ設
けられたフレーム外れ検出回路23とフレーム同期検出
回路24に入力される。図13に示すように、フレーム
外れ検出回路23はシフトレジスタ25,加算回路26
および比較回路27で構成され、フレーム同期検出回路
24はシフトレジスタ25,加算回路28および比較回
路29で構成されている。
【0138】フレーム外れ検出回路23およびフレーム
同期検出回路24は、1つのシフトレジス夕25が出力
する信号を共有する。シフトレジスタ25の入力には誤
り信号およびクロック信号が入力される。図13に示す
ように、シフトレジスタ25にはデータを保持するビッ
ト「b1,b2,b3,…,bJ,…,bK」が備わっ
ている。つまり、シフトレジスタ25は、Kビットのデ
ータを保持できる。
同期検出回路24は、1つのシフトレジス夕25が出力
する信号を共有する。シフトレジスタ25の入力には誤
り信号およびクロック信号が入力される。図13に示す
ように、シフトレジスタ25にはデータを保持するビッ
ト「b1,b2,b3,…,bJ,…,bK」が備わっ
ている。つまり、シフトレジスタ25は、Kビットのデ
ータを保持できる。
【0139】シフトレジスタ25は、それに入力される
クロック信号の1パルス毎に、誤り信号を取り込むとと
もに、各ビット位置に保持したデータを後方にシフトす
る。つまり、シフトレジスタ25に入力される誤り信号
の情報はb1,b2,b3,…,bJ,…,bKの各ビ
ット位置に順次に保持される。シフトレジスタ25に入
力されるクロック信号の周期は、チャネル間スキュー補
償装置の各チャネルで処理されるデータのビット周期と
同一である。従って、誤り信号が生成される度に、その
情報がシフトレジスタ25の各ビットに順次に保持され
る。
クロック信号の1パルス毎に、誤り信号を取り込むとと
もに、各ビット位置に保持したデータを後方にシフトす
る。つまり、シフトレジスタ25に入力される誤り信号
の情報はb1,b2,b3,…,bJ,…,bKの各ビ
ット位置に順次に保持される。シフトレジスタ25に入
力されるクロック信号の周期は、チャネル間スキュー補
償装置の各チャネルで処理されるデータのビット周期と
同一である。従って、誤り信号が生成される度に、その
情報がシフトレジスタ25の各ビットに順次に保持され
る。
【0140】フレーム外れ検出回路23の加算回路26
は、シフトレジスタ25のビット1,2,3,…,Jに
保持されたデータを入力してそれらを加算した値を出力
する。例えば、シフトレジスタ25のビット1〜Jの範
囲内に保持された誤り信号に、誤り有りを示すビットが
3つ含まれている場合には、加算回路26は3を出力す
る。
は、シフトレジスタ25のビット1,2,3,…,Jに
保持されたデータを入力してそれらを加算した値を出力
する。例えば、シフトレジスタ25のビット1〜Jの範
囲内に保持された誤り信号に、誤り有りを示すビットが
3つ含まれている場合には、加算回路26は3を出力す
る。
【0141】つまり、加算回路26の出力する値は実際
に誤り訂正回路21で検出された各チャネルの誤りの発
生頻度に応じて変化する。加算回路26が出力する値
は、比較回路27で予め定めた閾値Aと比較される。加
算回路26の出力する値が閾値A以下の場合には比較回
路27が出力するフレーム外れ信号は0(非アクティ
ブ)レベルになり、加算回路26の出力する値が閾値A
を越えると比較回路27が出力するフレーム外れ信号は
1(アクティブ:フレーム外れ状態)レベルになる。
に誤り訂正回路21で検出された各チャネルの誤りの発
生頻度に応じて変化する。加算回路26が出力する値
は、比較回路27で予め定めた閾値Aと比較される。加
算回路26の出力する値が閾値A以下の場合には比較回
路27が出力するフレーム外れ信号は0(非アクティ
ブ)レベルになり、加算回路26の出力する値が閾値A
を越えると比較回路27が出力するフレーム外れ信号は
1(アクティブ:フレーム外れ状態)レベルになる。
【0142】同様に、フレーム同期検出回路24の加算
回路28は、シフトレジスタ25のビット1,2,3,
…,J,…,Kに保持されたデータを入力してそれらを
加算した値を出力する。例えば、シフトレジスタ25の
ビット1〜Kの範囲内に保持された誤り信号に、誤り有
りを示すビットが5つ含まれている場合には、加算回路
28は5を出力する。
回路28は、シフトレジスタ25のビット1,2,3,
…,J,…,Kに保持されたデータを入力してそれらを
加算した値を出力する。例えば、シフトレジスタ25の
ビット1〜Kの範囲内に保持された誤り信号に、誤り有
りを示すビットが5つ含まれている場合には、加算回路
28は5を出力する。
【0143】つまり、加算回路28の出力する値は、実
際に誤り訂正回路21で検出された各チャネルの誤りの
発生頻度に応じて変化する。加算回路28が出力する値
は、比較回路29で予め定めた閾値Bと比較される。加
算回路28の出力する値が閾値B以上の場合には比較回
路29が出力するフレーム同期信号は0(非アクティ
ブ)レベルになり、加算回路28の出力する値が閾値B
未満になると比較回路29が出力するフレーム同期信号
は1(アクティブ:フレーム同期状態)レベルになる。
際に誤り訂正回路21で検出された各チャネルの誤りの
発生頻度に応じて変化する。加算回路28が出力する値
は、比較回路29で予め定めた閾値Bと比較される。加
算回路28の出力する値が閾値B以上の場合には比較回
路29が出力するフレーム同期信号は0(非アクティ
ブ)レベルになり、加算回路28の出力する値が閾値B
未満になると比較回路29が出力するフレーム同期信号
は1(アクティブ:フレーム同期状態)レベルになる。
【0144】なお、図13の例ではフレーム外れ検出回
路23が参照するシフトレジスタ25のビット数(J)
よりもフレーム同期検出回路24が参照するシフトレジ
スタ25のビット数(K)が大きい場合を示してある
が、それらの大小関係を変更してもよいし、フレーム外
れ検出回路23およびフレーム同期検出回路24が参照
するビット数を変更してもよい。
路23が参照するシフトレジスタ25のビット数(J)
よりもフレーム同期検出回路24が参照するシフトレジ
スタ25のビット数(K)が大きい場合を示してある
が、それらの大小関係を変更してもよいし、フレーム外
れ検出回路23およびフレーム同期検出回路24が参照
するビット数を変更してもよい。
【0145】チャネル間スキュー補償装置に入力される
Nチャネル並列データは、N’チャネルの並列データを
次の手順で符号化したものである。まず、N’チャネル
の並列データを並列方向に誤り訂正符号化し、Nチャネ
ル並列データに変換する。その後、誤り訂正符号化され
た各チャネルにおいて、それぞれのチャネルのフレーム
長が同じになるようにフレーム符号化を行う。
Nチャネル並列データは、N’チャネルの並列データを
次の手順で符号化したものである。まず、N’チャネル
の並列データを並列方向に誤り訂正符号化し、Nチャネ
ル並列データに変換する。その後、誤り訂正符号化され
た各チャネルにおいて、それぞれのチャネルのフレーム
長が同じになるようにフレーム符号化を行う。
【0146】本実施形態のチャネル間スキュー補償装置
に入力されるNチャネル並列データは、まずチャネル間
スキュー補償回路20に入力される。スキュー補償回路
20は、それぞれのチャネルのフレーム同期回路22で
フレーム同期を行い、フレーム先頭を揃えることによ
り、スキューを補償したデータを出力する。
に入力されるNチャネル並列データは、まずチャネル間
スキュー補償回路20に入力される。スキュー補償回路
20は、それぞれのチャネルのフレーム同期回路22で
フレーム同期を行い、フレーム先頭を揃えることによ
り、スキューを補償したデータを出力する。
【0147】チャネル間スキュー補償回路20によって
スキューが補償されたデータは、誤り訂正回路21によ
り誤り訂正符号の復号が行われる。この例では、データ
の並列方向に誤り訂正符号化が行われているため、誤り
訂正符号として、例えばk誤り訂正符号(kは自然数)
が用いられていれば、最大kチャネルのデータに誤りが
ある場合でも、誤りのある全てのチャネルが特定でき、
誤りのないデータが出力される。このため、最大kチャ
ネルでフレーム同期が外れていても、誤りのないN’チ
ャネルのデータが出力される。
スキューが補償されたデータは、誤り訂正回路21によ
り誤り訂正符号の復号が行われる。この例では、データ
の並列方向に誤り訂正符号化が行われているため、誤り
訂正符号として、例えばk誤り訂正符号(kは自然数)
が用いられていれば、最大kチャネルのデータに誤りが
ある場合でも、誤りのある全てのチャネルが特定でき、
誤りのないデータが出力される。このため、最大kチャ
ネルでフレーム同期が外れていても、誤りのないN’チ
ャネルのデータが出力される。
【0148】1誤り訂正符号を用いて誤り訂正符号化を
する場合には、例えばハミング符号を用いることができ
る。また、2誤り訂正符号を用いて誤り訂正符号化をす
る場合には、例えば「BCH符号」等を用いることがで
きる。
する場合には、例えばハミング符号を用いることができ
る。また、2誤り訂正符号を用いて誤り訂正符号化をす
る場合には、例えば「BCH符号」等を用いることがで
きる。
【0149】スキュー量に変動が生じると、何れかのチ
ャネルでフレーム同期回路22の同期ずれが発生する。
その場合、誤り訂正回路21が同期ずれの生じたチャネ
ルについて「誤り有り」を示す誤り信号を高い頻度で出
力するので、フレーム外れ検出回路23の出力するフレ
ーム外れ信号がアクティブになり、フレーム同期回路2
2は同期調整を実施する。
ャネルでフレーム同期回路22の同期ずれが発生する。
その場合、誤り訂正回路21が同期ずれの生じたチャネ
ルについて「誤り有り」を示す誤り信号を高い頻度で出
力するので、フレーム外れ検出回路23の出力するフレ
ーム外れ信号がアクティブになり、フレーム同期回路2
2は同期調整を実施する。
【0150】また、フレーム同期回路22の同期調整に
より、フレーム同期回路22の状態と入力データとが実
際に同期すると、誤り訂正回路21が「誤りなし」を示
す誤り信号を出力する頻度が上がるので、フレーム同期
検出回路24が出力するフレーム同期信号がアクティブ
になる。このフレーム同期信号により、フレーム同期回
路22はフレーム同期に成功したことを認識できる。
より、フレーム同期回路22の状態と入力データとが実
際に同期すると、誤り訂正回路21が「誤りなし」を示
す誤り信号を出力する頻度が上がるので、フレーム同期
検出回路24が出力するフレーム同期信号がアクティブ
になる。このフレーム同期信号により、フレーム同期回
路22はフレーム同期に成功したことを認識できる。
【0151】このように、伝送データに誤りがあるか否
かによってフレーム同期およびフレーム同期外れが検出
される。従って、フレーム同期およびフレーム同期外れ
を判別するために複数フレームを観察する必要がなく、
スキュー量に変動が生じた場合に短い時間でフレーム外
れを検出でき、しかも短い時間でフレーム同期が完了す
る。このため、スキュー量が変動した場合に誤りを出力
する時間が短くなり、誤り訂正回路21による訂正可能
な数以上のチャネルに、誤りが発生する可能性が滅少し
チャネル間スキュー補償装置の信頼性が高まる。
かによってフレーム同期およびフレーム同期外れが検出
される。従って、フレーム同期およびフレーム同期外れ
を判別するために複数フレームを観察する必要がなく、
スキュー量に変動が生じた場合に短い時間でフレーム外
れを検出でき、しかも短い時間でフレーム同期が完了す
る。このため、スキュー量が変動した場合に誤りを出力
する時間が短くなり、誤り訂正回路21による訂正可能
な数以上のチャネルに、誤りが発生する可能性が滅少し
チャネル間スキュー補償装置の信頼性が高まる。
【0152】なお、複数の誤り訂正回路を並列方向に組
み合わせ、それを一つの誤り訂正回路21として構成し
てもよい。例えば、2誤り訂正符号である(15,7)
BCH符号復号回路を並列方向に2つ組み合わせれば、
30チャネルの並列データの入力に対して最大4チャネ
ルの誤りまで訂正でき、14チャネルの並列データを出
力する誤り訂正回路21を実現できる。
み合わせ、それを一つの誤り訂正回路21として構成し
てもよい。例えば、2誤り訂正符号である(15,7)
BCH符号復号回路を並列方向に2つ組み合わせれば、
30チャネルの並列データの入力に対して最大4チャネ
ルの誤りまで訂正でき、14チャネルの並列データを出
力する誤り訂正回路21を実現できる。
【0153】2−5.第5の実施形態:第5の実施形態
におけるチャネル間スキュー補償装置の構成および動作
を、図14〜図17および図19に示す。なお、上述し
た第4の実施形態と同一の構成要素については同一の符
号を付けて示す。
におけるチャネル間スキュー補償装置の構成および動作
を、図14〜図17および図19に示す。なお、上述し
た第4の実施形態と同一の構成要素については同一の符
号を付けて示す。
【0154】図14は、第5の実施形態におけるチャネ
ル間スキュー補償装置の構成を示すブロック図である。
図15は、図14のスレーブチャネルフレーム同期回路
31の構成を示すブロック図である。図16は、同期保
護回路35の状態遷移図である。図17は入力データの
フレーム構成の例を示す模式図である。図19はマスタ
ーチャネルフレーム同期回路30の動作を示すタイムチ
ャートである。
ル間スキュー補償装置の構成を示すブロック図である。
図15は、図14のスレーブチャネルフレーム同期回路
31の構成を示すブロック図である。図16は、同期保
護回路35の状態遷移図である。図17は入力データの
フレーム構成の例を示す模式図である。図19はマスタ
ーチャネルフレーム同期回路30の動作を示すタイムチ
ャートである。
【0155】なお、この実施形態は、請求項14から請
求項17に対応している。すなわち、請求項14のフレ
ーム位置検出手段は、図14に示す受信フレーム検出回
路33および図15に示す比較回路37に対応し、チャ
ネル間スキュー補償手段および誤り訂正手段は、図15
に示すシフトレジスタ36および図14に示す誤り訂正
回路21に対応し、誤り制御手段は、図14に示すフレ
ーム外れ検出回路23およびフレーム同期検出回路24
に対応する。
求項17に対応している。すなわち、請求項14のフレ
ーム位置検出手段は、図14に示す受信フレーム検出回
路33および図15に示す比較回路37に対応し、チャ
ネル間スキュー補償手段および誤り訂正手段は、図15
に示すシフトレジスタ36および図14に示す誤り訂正
回路21に対応し、誤り制御手段は、図14に示すフレ
ーム外れ検出回路23およびフレーム同期検出回路24
に対応する。
【0156】また、請求項15の同期保護手段、請求項
16のフレーム外れ検出手段、および、請求項17のフ
レーム同期検出手段は、それぞれ、同期保護回路35、
フレーム外れ検出回路23、および、フレーム同期検出
回路24として具体化されている。
16のフレーム外れ検出手段、および、請求項17のフ
レーム同期検出手段は、それぞれ、同期保護回路35、
フレーム外れ検出回路23、および、フレーム同期検出
回路24として具体化されている。
【0157】この実施形態では、チャネル間スキュー補
償装置のN個のチャネルch1,ch2,…,chNの
うちチャネルch1を予めマスターチャネルに割り当
て、それ以外のチャネルをスレーブチャネルに割り当て
てある。マスターチャネルch1に入力されるデータ
は、図14に示すマスターチャネルデータ遅延回路34
によって一定量の時間遅延を受ける。マスターチャネル
データ遅延回路34による時間遅延量は、マスターチャ
ネルデータ遅延回路34に印加される図示しないクロッ
ク信号のパルス数、すなわち時間軸方向のデータビット
数に換算して(m+1)である。
償装置のN個のチャネルch1,ch2,…,chNの
うちチャネルch1を予めマスターチャネルに割り当
て、それ以外のチャネルをスレーブチャネルに割り当て
てある。マスターチャネルch1に入力されるデータ
は、図14に示すマスターチャネルデータ遅延回路34
によって一定量の時間遅延を受ける。マスターチャネル
データ遅延回路34による時間遅延量は、マスターチャ
ネルデータ遅延回路34に印加される図示しないクロッ
ク信号のパルス数、すなわち時間軸方向のデータビット
数に換算して(m+1)である。
【0158】スレーブチャネルch2〜chNのそれぞ
れに入力されるデータは、スレーブチャネルフレーム同
期回路31でチャネル間スキューの補正に必要な時間遅
延を受ける。スレーブチャネルフレーム同期回路31に
おける時間遅延量は、チャネル間スキュー量に応じて変
化し、マスターチャネルのデータのフレーム位置(タイ
ミング)と各チャネルに入力されるデータのフレーム位
置とにより決定される。
れに入力されるデータは、スレーブチャネルフレーム同
期回路31でチャネル間スキューの補正に必要な時間遅
延を受ける。スレーブチャネルフレーム同期回路31に
おける時間遅延量は、チャネル間スキュー量に応じて変
化し、マスターチャネルのデータのフレーム位置(タイ
ミング)と各チャネルに入力されるデータのフレーム位
置とにより決定される。
【0159】マスターチャネルデータ遅延回路34で遅
延が加えられたデータは、マスターチャネルフレーム同
期回路30に入力される。マスターチャネルフレーム同
期回路30は、フレームカウンタ32,受信フレーム検
出回路33および同期保護回路35を備えている。
延が加えられたデータは、マスターチャネルフレーム同
期回路30に入力される。マスターチャネルフレーム同
期回路30は、フレームカウンタ32,受信フレーム検
出回路33および同期保護回路35を備えている。
【0160】ここで、マスターチャネルフレーム同期回
路30の動作について、図14および図19を参照して
説明する。マスターチャネルフレーム同期回路30に入
力されたデータは、受信フレーム検出回路33に入力さ
れる。受信フレーム検出回路33は、入力データの各フ
レームに含まれるフレームビット(図17参照)を検出
する。受信フレーム検出回路33は、マスターチャネル
フレーム同期回路30からのデータの他に、同期保護回
路35が出力する後方保護状態信号と、フレームカウン
タ32が出力するフレーム信号とが入力される。
路30の動作について、図14および図19を参照して
説明する。マスターチャネルフレーム同期回路30に入
力されたデータは、受信フレーム検出回路33に入力さ
れる。受信フレーム検出回路33は、入力データの各フ
レームに含まれるフレームビット(図17参照)を検出
する。受信フレーム検出回路33は、マスターチャネル
フレーム同期回路30からのデータの他に、同期保護回
路35が出力する後方保護状態信号と、フレームカウン
タ32が出力するフレーム信号とが入力される。
【0161】受信フレーム検出回路33は、入力データ
に含まれるフレームビットを検出する。同期保護回路3
5の状態が後述するハンティング状態の場合、すなわち
受信フレーム検出回路33にフレーム同期信号も後方保
護状態信号も入力されていない場合には、フレームカウ
ンタ32はフレームビットと一致するタイミングで、フ
レーム一致信号を出力する。
に含まれるフレームビットを検出する。同期保護回路3
5の状態が後述するハンティング状態の場合、すなわち
受信フレーム検出回路33にフレーム同期信号も後方保
護状態信号も入力されていない場合には、フレームカウ
ンタ32はフレームビットと一致するタイミングで、フ
レーム一致信号を出力する。
【0162】同期保護回路35の状態がハンティング状
態以外の場合、すなわち受信フレーム検出回路33に後
方保護状態信号あるいはフレーム同期信号が入力されて
いる場合には、受信フレーム検出回路33はフレーム信
号がアクティブであるタイミングとフレームビットのタ
イミングが一致するとフレーム一致信号を出力する。同
期保護回路35には、受信フレーム検出回路33が出力
するフレーム一致信号の他に、フレーム同期検出回路2
4が出力するフレーム同期信号と、フレーム外れ検出回
路23が出力するフレーム外れ信号が入力される。
態以外の場合、すなわち受信フレーム検出回路33に後
方保護状態信号あるいはフレーム同期信号が入力されて
いる場合には、受信フレーム検出回路33はフレーム信
号がアクティブであるタイミングとフレームビットのタ
イミングが一致するとフレーム一致信号を出力する。同
期保護回路35には、受信フレーム検出回路33が出力
するフレーム一致信号の他に、フレーム同期検出回路2
4が出力するフレーム同期信号と、フレーム外れ検出回
路23が出力するフレーム外れ信号が入力される。
【0163】同期保護回路35の状態は、図16の状態
遷移図に示すように変化する。これにより同期保護動作
が行われる。図16の状態遷移図を参照すると、特に、
フレーム外れ信号の入力に対する遷移とフレーム同期信
号の入力に対する遷移に特徴がある。同期保護回路35
が同期保護状態の時にフレーム外れ検出回路24からフ
レーム外れ信号が入カされると、直ちにハンティング状
態(非同期状態)に遷移する。また、同期保護回路35
が後方保護状態の時にフレーム同期検出回路25からフ
レーム同期信号が入力されると、直ちに同期状態に遷移
する。
遷移図に示すように変化する。これにより同期保護動作
が行われる。図16の状態遷移図を参照すると、特に、
フレーム外れ信号の入力に対する遷移とフレーム同期信
号の入力に対する遷移に特徴がある。同期保護回路35
が同期保護状態の時にフレーム外れ検出回路24からフ
レーム外れ信号が入カされると、直ちにハンティング状
態(非同期状態)に遷移する。また、同期保護回路35
が後方保護状態の時にフレーム同期検出回路25からフ
レーム同期信号が入力されると、直ちに同期状態に遷移
する。
【0164】同期保護回路35は、内部状態が図16の
後方保護状態にある時は、後方保護状態信号を出力し、
内部状態が同期状態および前方保護状態にある場合は、
同期信号を出力する。同期保護回路35に接続されたフ
レームカウンタ32は、後方保護状態信号がアクティブ
になったタイミングで図示しないクロック信号のカウン
トを開始し、フレーム長と一致する数のクロック信号を
カウントする度にフレーム信号を出力する。
後方保護状態にある時は、後方保護状態信号を出力し、
内部状態が同期状態および前方保護状態にある場合は、
同期信号を出力する。同期保護回路35に接続されたフ
レームカウンタ32は、後方保護状態信号がアクティブ
になったタイミングで図示しないクロック信号のカウン
トを開始し、フレーム長と一致する数のクロック信号を
カウントする度にフレーム信号を出力する。
【0165】フレームカウンタ32は、同期信号がアク
ティブになると、フレーム信号と同じタイミングでマス
ターチャネルのフレーム位置信号を出力する。フレーム
一致信号がk2フレーム連続して0となるか、あるい
は、フレーム外れ信号が1となることにより同期保護回
路35がハンティング状態になり、同期信号が非アクテ
ィブになると、フレームカウンタ32はリセットされカ
ウントを停止する。このような動作により、マスターチ
ャネルフレーム同期回路30は、マスターチャネルのフ
レーム信号を出力する。マスターチャネルのフレーム信
号は各スレーブチャネルのスレーブチャネルフレーム同
期回路31に印加される。
ティブになると、フレーム信号と同じタイミングでマス
ターチャネルのフレーム位置信号を出力する。フレーム
一致信号がk2フレーム連続して0となるか、あるい
は、フレーム外れ信号が1となることにより同期保護回
路35がハンティング状態になり、同期信号が非アクテ
ィブになると、フレームカウンタ32はリセットされカ
ウントを停止する。このような動作により、マスターチ
ャネルフレーム同期回路30は、マスターチャネルのフ
レーム信号を出力する。マスターチャネルのフレーム信
号は各スレーブチャネルのスレーブチャネルフレーム同
期回路31に印加される。
【0166】スレーブチャネルフレーム同期回路31の
構成を図15に示す。この図に示すように、このスレー
ブチャネルフレーム同期回路31には、(bmax)ビ
ットのデータを保持できるシフトレジスタ36が備わっ
ている。シフトレジスタ36が保持するデータのビット
数(bmax)は、図14に示すマスターチャネルデー
タ遅延回路34における遅延量(ビット数)が(m+
1)である場合には、(2・m+1)ビットに定められ
る。
構成を図15に示す。この図に示すように、このスレー
ブチャネルフレーム同期回路31には、(bmax)ビ
ットのデータを保持できるシフトレジスタ36が備わっ
ている。シフトレジスタ36が保持するデータのビット
数(bmax)は、図14に示すマスターチャネルデー
タ遅延回路34における遅延量(ビット数)が(m+
1)である場合には、(2・m+1)ビットに定められ
る。
【0167】シフトレジスタ36は、入力データのビッ
トレートと同じ周期のクロック信号に同期して、入力デ
ータを保持するとともに、各ビットに保持されたデータ
の位置をクロック信号の1パルス毎に1ビットシフトす
る。つまり、入力データは最初にビット位置b1に保持
され、この1つのビットが保持される位置は、クロック
信号が印加される度にb2,b3,b4,…の各位置に
順次にシフトされる。シフトレジスタ36の出力には、
最大でマスターチャネルデータ遅延回路34の遅延量の
ほぼ2倍の遅延量が得られる。
トレートと同じ周期のクロック信号に同期して、入力デ
ータを保持するとともに、各ビットに保持されたデータ
の位置をクロック信号の1パルス毎に1ビットシフトす
る。つまり、入力データは最初にビット位置b1に保持
され、この1つのビットが保持される位置は、クロック
信号が印加される度にb2,b3,b4,…の各位置に
順次にシフトされる。シフトレジスタ36の出力には、
最大でマスターチャネルデータ遅延回路34の遅延量の
ほぼ2倍の遅延量が得られる。
【0168】図15に示すように、シフトレジスタ36
の各ビットb1,b2,b3,…,bmax に対応し
て、比較回路37(b1)〜37(bmax)および同
期保護回路35(b1)〜35(bmax)が設けてあ
る。シフトレジスタ36の各ビットから出力されるデー
タは、それぞれ比較回路37(b1)〜37(bma
x)に入力される。比較回路37(b1)〜37(bm
ax)のそれぞれには、シフトレジスタ36の各ビット
からの出力と、マスターチャネルのフレーム信号が入力
される。
の各ビットb1,b2,b3,…,bmax に対応し
て、比較回路37(b1)〜37(bmax)および同
期保護回路35(b1)〜35(bmax)が設けてあ
る。シフトレジスタ36の各ビットから出力されるデー
タは、それぞれ比較回路37(b1)〜37(bma
x)に入力される。比較回路37(b1)〜37(bm
ax)のそれぞれには、シフトレジスタ36の各ビット
からの出力と、マスターチャネルのフレーム信号が入力
される。
【0169】各比較回路37(b1)〜37(bma
x)は、マスターチャネルのフレーム信号がアクティブ
の時、シフトレジスタ36から入力される信号がフレー
ムビットであれば、フレーム一致信号をそれぞれ同期保
護回路35(b1)〜35(bmax)に対して出力す
る。スレーブチャネルフレーム同期回路31に含まれる
同期保護回路32(b1)〜32(bmax)は、マス
ターチャネルフレーム同期回路22に含まれる同期保護
回路35(1)と同様に、図16の状態遷移図に従って
同期保護を行う。
x)は、マスターチャネルのフレーム信号がアクティブ
の時、シフトレジスタ36から入力される信号がフレー
ムビットであれば、フレーム一致信号をそれぞれ同期保
護回路35(b1)〜35(bmax)に対して出力す
る。スレーブチャネルフレーム同期回路31に含まれる
同期保護回路32(b1)〜32(bmax)は、マス
ターチャネルフレーム同期回路22に含まれる同期保護
回路35(1)と同様に、図16の状態遷移図に従って
同期保護を行う。
【0170】同期保護回路35(b1)〜35(bma
x)は、それぞれ同期状態になると同期信号を比較回路
37(b1)〜37(bmax)に出力する。比較回路
37(b1)〜37(bmax)は、それぞれ同期信号
を受け取ると、シフトレジスタ36から入力されたデー
タを出力する。選択回路38は、比較回路37(b1)
〜37(bmax)のうち同期信号を受け取った特定の
比較回路37(b1〜bmaxのいずれか)からのデー
タを出力する。
x)は、それぞれ同期状態になると同期信号を比較回路
37(b1)〜37(bmax)に出力する。比較回路
37(b1)〜37(bmax)は、それぞれ同期信号
を受け取ると、シフトレジスタ36から入力されたデー
タを出力する。選択回路38は、比較回路37(b1)
〜37(bmax)のうち同期信号を受け取った特定の
比較回路37(b1〜bmaxのいずれか)からのデー
タを出力する。
【0171】図14に示す誤り訂正回路21は、チャネ
ル間スキュー補債回路20Bから出力されるNチャネル
並列データに対し、誤り訂正符号の復号を行い、誤りが
訂正されたデータを出力データとして出力する。さらに
誤りのあったチャネルの誤り信号線に誤り信号を出力す
る。誤り信号は、各チャネルのフレーム外れ検出回路2
3とフレーム同期検出回路24に入力される。これらの
構成は前述した第1の実施形態と同様である。
ル間スキュー補債回路20Bから出力されるNチャネル
並列データに対し、誤り訂正符号の復号を行い、誤りが
訂正されたデータを出力データとして出力する。さらに
誤りのあったチャネルの誤り信号線に誤り信号を出力す
る。誤り信号は、各チャネルのフレーム外れ検出回路2
3とフレーム同期検出回路24に入力される。これらの
構成は前述した第1の実施形態と同様である。
【0172】なお、図13に示したフレーム外れ検出回
路23とフレーム同期検出回路24の構成例において
は、フレーム外れ検出回路23とフレーム同期検出回路
24は、誤り信号計数用のシフトレジスタ25を互いに
共有している。これにより、回路の小規模化が実現でき
る。また、フレーム外れ検出回路23およびフレーム同
期検出回路24にそれぞれ独立したシフトレジスタを設
けるように構成を変更してもよい。
路23とフレーム同期検出回路24の構成例において
は、フレーム外れ検出回路23とフレーム同期検出回路
24は、誤り信号計数用のシフトレジスタ25を互いに
共有している。これにより、回路の小規模化が実現でき
る。また、フレーム外れ検出回路23およびフレーム同
期検出回路24にそれぞれ独立したシフトレジスタを設
けるように構成を変更してもよい。
【0173】以上のような動作により、スレーブチャネ
ルフレーム同期回路31がスキュー量の変化による同期
外れによって誤ったデータを出力しても、誤り訂正回路
21によって誤りのないデータが出力される。また、マ
スターチャネルフレーム同期回路30がスキュー量の変
化によるフレーム同期外れを起こした場合には、スレー
ブチャネルフレーム同期回路31に正しくマスターチャ
ネルのフレーム位置信号が送れなくなり、チャネル間ス
キュー補償回路20Bの出力の全てのチャネルが誤った
データを出力する。
ルフレーム同期回路31がスキュー量の変化による同期
外れによって誤ったデータを出力しても、誤り訂正回路
21によって誤りのないデータが出力される。また、マ
スターチャネルフレーム同期回路30がスキュー量の変
化によるフレーム同期外れを起こした場合には、スレー
ブチャネルフレーム同期回路31に正しくマスターチャ
ネルのフレーム位置信号が送れなくなり、チャネル間ス
キュー補償回路20Bの出力の全てのチャネルが誤った
データを出力する。
【0174】このような場合においても、図14のチャ
ネル間スキュー補償装置は、誤りの発生頻度に応じてフ
レーム外れおよびフレーム同期を判別するので、複数フ
レームに渡ってデータを観察するよりも早く同期外れを
判別でき、また同期回復の判別も早いため、誤りを出力
する時間が短くなる。
ネル間スキュー補償装置は、誤りの発生頻度に応じてフ
レーム外れおよびフレーム同期を判別するので、複数フ
レームに渡ってデータを観察するよりも早く同期外れを
判別でき、また同期回復の判別も早いため、誤りを出力
する時間が短くなる。
【0175】2−6.第6の実施形態:本実施形態のチ
ャネル間スキュー補償装置の構成を図18に示す。この
図において、第4の実施形態および第5の実施形態のチ
ャネル間スキュー補償装置と同一の構成要素には同一の
符号を付けて示す。なお、この実施形態は請求項14か
ら請求項17に対応する。すなわち、請求項14のフレ
ーム位置検出手段、チャネル間スキュー補償手段、およ
び、誤り訂正手段は、それぞれ、図18に示す受信フレ
ーム検出回路33、データ遅延回路53、および、誤り
訂正回路21に対応し、誤り制御手段は、フレーム外れ
検出回路23およびフレーム同期検出回路24に対応す
る。
ャネル間スキュー補償装置の構成を図18に示す。この
図において、第4の実施形態および第5の実施形態のチ
ャネル間スキュー補償装置と同一の構成要素には同一の
符号を付けて示す。なお、この実施形態は請求項14か
ら請求項17に対応する。すなわち、請求項14のフレ
ーム位置検出手段、チャネル間スキュー補償手段、およ
び、誤り訂正手段は、それぞれ、図18に示す受信フレ
ーム検出回路33、データ遅延回路53、および、誤り
訂正回路21に対応し、誤り制御手段は、フレーム外れ
検出回路23およびフレーム同期検出回路24に対応す
る。
【0176】図18において、各チャネルに1つすつ準
備されたフレーム同期回路51は、図14のマスターチ
ャネルフレーム同期回路30と全く同じ構成になってい
る。マスターチャネルフレーム同期回路30と同じ動作
により、フレーム同期回路51はフレーム信号を出力す
る。
備されたフレーム同期回路51は、図14のマスターチ
ャネルフレーム同期回路30と全く同じ構成になってい
る。マスターチャネルフレーム同期回路30と同じ動作
により、フレーム同期回路51はフレーム信号を出力す
る。
【0177】また、スキュー補償制御ユニット52は、
各チャネルのフレーム同期回路51が出力したフレーム
信号を受け取り、全てのチャネルのフレーム信号を相対
的に比較することでそれぞれのチャネルのスキュー量を
判別し、それぞれのチャネルのスキュー量をスキュー量
信号として出力する。各チャネルに設けられたデータ遅
延回路53は、当該チャネルを通過するデータに対し
て、スキュー補償制御ユニット52から出力されるスキ
ュー量信号に対応する時間遅延を与える。
各チャネルのフレーム同期回路51が出力したフレーム
信号を受け取り、全てのチャネルのフレーム信号を相対
的に比較することでそれぞれのチャネルのスキュー量を
判別し、それぞれのチャネルのスキュー量をスキュー量
信号として出力する。各チャネルに設けられたデータ遅
延回路53は、当該チャネルを通過するデータに対し
て、スキュー補償制御ユニット52から出力されるスキ
ュー量信号に対応する時間遅延を与える。
【0178】その結果、全てのチャネルのデータのフレ
ーム位置が揃うようにタイミングが調整されたデータが
各チャネルのデータ遅延回路53から出力される。この
ような動作により、チャネル間スキュー補償回路20C
はチャネル間スキューが補償されたNチャネル並列デー
タを出力する。
ーム位置が揃うようにタイミングが調整されたデータが
各チャネルのデータ遅延回路53から出力される。この
ような動作により、チャネル間スキュー補償回路20C
はチャネル間スキューが補償されたNチャネル並列デー
タを出力する。
【0179】チャネル間スキュー補償回路20Cに接続
された誤り訂正回路21は、第4の実施形態および第5
の実施形態と同じ動作を行う。すなわち、チャネル間ス
キュー補償回路20Cから出力されたNチャネル並列デ
ータに対し、誤り訂正符号の復号を行い、誤りが訂正さ
れたデータを出力データとして出力する。さらに誤りの
有ったチャネルの誤り信号線に誤り信号を出力する。
された誤り訂正回路21は、第4の実施形態および第5
の実施形態と同じ動作を行う。すなわち、チャネル間ス
キュー補償回路20Cから出力されたNチャネル並列デ
ータに対し、誤り訂正符号の復号を行い、誤りが訂正さ
れたデータを出力データとして出力する。さらに誤りの
有ったチャネルの誤り信号線に誤り信号を出力する。
【0180】誤り信号は、各チャネルのフレーム外れ検
出回路23とフレーム同期検出回路24に入力される。
フレーム外れ検出回路23とフレーム同期検出回路24
の構成および動作は、第4の実施形態と同じである。フ
レーム外れ検出回路23が出力するフレーム外れ信号
と、フレーム同期検出回路24が出力するフレーム同期
信号とは、フレーム同期回路51に含まれる同期保護回
路35に入力される。同期保護回路35は、図16の状
態遷移図に従い同期保護動作を行う。
出回路23とフレーム同期検出回路24に入力される。
フレーム外れ検出回路23とフレーム同期検出回路24
の構成および動作は、第4の実施形態と同じである。フ
レーム外れ検出回路23が出力するフレーム外れ信号
と、フレーム同期検出回路24が出力するフレーム同期
信号とは、フレーム同期回路51に含まれる同期保護回
路35に入力される。同期保護回路35は、図16の状
態遷移図に従い同期保護動作を行う。
【0181】以上のような動作により、フレーム同期回
路51がスキュー量の変化による同期外れによって誤っ
たデータを出力しても、誤り訂正回路21によって誤り
のないデータが出力される。
路51がスキュー量の変化による同期外れによって誤っ
たデータを出力しても、誤り訂正回路21によって誤り
のないデータが出力される。
【0182】なお、本発明は、上記の実施形態に限定さ
れることなく、特許請求の範囲内で種々変更、応用が可
能である。
れることなく、特許請求の範囲内で種々変更、応用が可
能である。
【0183】
【発明の効果】以上説明したように、本発明の並列冗長
符号化装置によれば、受信信号の直流レベルの安定、チ
ャネル間スキューの検出、データ誤りの検出等のために
利用される並列冗長符号化装置を、速度変換回路なしで
実現することができる。速度変換回路が不要になった結
果、符号化装置の構成が簡単になるため、装置の小型
化、低消費電力化、低コスト化等を実現することができ
る。また、特定の動作速度に調整する必要がある速度変
換回路が不要になった結果、一つの並列符号化装置を任
意のクロック速度で動作させることができるため、動作
速度に応じて複数の並列符号化装置を備える必要がなく
なる。さらに、このような任意のクロック速度で動作可
能な並列符号化装置により、伝送するデータ量の増減に
応じて伝送速度を変化させることができる並列伝送シス
テムの実現が可能となり、当該並列伝送システムの低消
費電力化が可能である等の効果を奏する。
符号化装置によれば、受信信号の直流レベルの安定、チ
ャネル間スキューの検出、データ誤りの検出等のために
利用される並列冗長符号化装置を、速度変換回路なしで
実現することができる。速度変換回路が不要になった結
果、符号化装置の構成が簡単になるため、装置の小型
化、低消費電力化、低コスト化等を実現することができ
る。また、特定の動作速度に調整する必要がある速度変
換回路が不要になった結果、一つの並列符号化装置を任
意のクロック速度で動作させることができるため、動作
速度に応じて複数の並列符号化装置を備える必要がなく
なる。さらに、このような任意のクロック速度で動作可
能な並列符号化装置により、伝送するデータ量の増減に
応じて伝送速度を変化させることができる並列伝送シス
テムの実現が可能となり、当該並列伝送システムの低消
費電力化が可能である等の効果を奏する。
【0184】また、本発明のスキュー補償装置によれ
ば、基準となるマスターチャネルを設ける必要がないの
で、何れのチャネルにスキュー量の変化があってもその
チャネルにのみスキュー補正量の調整が実施され、スキ
ューの生じたチャネル以外にエラーが出力されないチャ
ネル間スキュー補償装置が実現される。これにより、動
的にスキュー量が変化する並列データ伝送システムにお
いて、従来のチャネル間スキュー補償方式より高いデー
タの信頼性が確保でき、実用上の効果が大きい。
ば、基準となるマスターチャネルを設ける必要がないの
で、何れのチャネルにスキュー量の変化があってもその
チャネルにのみスキュー補正量の調整が実施され、スキ
ューの生じたチャネル以外にエラーが出力されないチャ
ネル間スキュー補償装置が実現される。これにより、動
的にスキュー量が変化する並列データ伝送システムにお
いて、従来のチャネル間スキュー補償方式より高いデー
タの信頼性が確保でき、実用上の効果が大きい。
【0185】また、本発明のスキュー補償装置では、マ
スターチャネルを基準として遅れ進みを判別しないの
で、全てのチャネルで(2m+1)ビットの遅延が可能
であれば2mビットのチャネル間スキューが補償でき
る。したがって、マスターチャネル方式と比較して遅延
の小さいチャネル間スキュー補正が実現でき、伝送の高
速化に対し効果的である。
スターチャネルを基準として遅れ進みを判別しないの
で、全てのチャネルで(2m+1)ビットの遅延が可能
であれば2mビットのチャネル間スキューが補償でき
る。したがって、マスターチャネル方式と比較して遅延
の小さいチャネル間スキュー補正が実現でき、伝送の高
速化に対し効果的である。
【0186】さらに、本発明のスキュー補償装置では、
スキュー量の変動によりチャネル間スキュー補償手段が
誤りを出力しても、誤り訂正手段によって誤りのない出
力が得られる。また、誤り訂正手段を用いるため、フレ
ームパターンを観察する従来の方法よりも、フレーム同
期外れを早く発見できる。したがって、スキュー量が変
動した場合、従来より早くフレーム同期が完了し、チャ
ネル間スキュー補償手段が誤りを出力する時間が短くな
り、チャネル間スキュー補償装置の信頼性を高めること
が可能となる。
スキュー量の変動によりチャネル間スキュー補償手段が
誤りを出力しても、誤り訂正手段によって誤りのない出
力が得られる。また、誤り訂正手段を用いるため、フレ
ームパターンを観察する従来の方法よりも、フレーム同
期外れを早く発見できる。したがって、スキュー量が変
動した場合、従来より早くフレーム同期が完了し、チャ
ネル間スキュー補償手段が誤りを出力する時間が短くな
り、チャネル間スキュー補償装置の信頼性を高めること
が可能となる。
【0187】これらの結果、動的にチャネル間スキュー
の量が変動する並列伝送システムにおいても信頼性の高
い通信が可能となり、誤り検出および再送動作が不必要
になる。また、再送が不要になるので、装置の低遅延化
並びに誤り検出回路および再送回路が不要になり、低コ
スト化が実現できる。さらに、信頼性を必要とされる情
報処理システムにおいても、スキューの大きい低廉な並
列伝送システムが利用でき、コスト削減が可能である。
の量が変動する並列伝送システムにおいても信頼性の高
い通信が可能となり、誤り検出および再送動作が不必要
になる。また、再送が不要になるので、装置の低遅延化
並びに誤り検出回路および再送回路が不要になり、低コ
スト化が実現できる。さらに、信頼性を必要とされる情
報処理システムにおいても、スキューの大きい低廉な並
列伝送システムが利用でき、コスト削減が可能である。
【図1】 本発明の並列冗長符号化装置の一般形の構成
を示す図である。
を示す図である。
【図2】 m=3およびm’=1の場合の本発明の並列
冗長符号化装置の一実施形態を示す図である。
冗長符号化装置の一実施形態を示す図である。
【図3】 同並列冗長符号化装置における動作タイムチ
ャートである。
ャートである。
【図4】 本発明に係るチャネル間スキュー補償装置
の、第1の実施形態の構成を示すブロック図である。
の、第1の実施形態の構成を示すブロック図である。
【図5】 図4のスキュー補償制御ユニット12の構成
を示すブロック図である。
を示すブロック図である。
【図6】 図4のチャネル間スキュー補償装置の主要部
を示すブロック図である。
を示すブロック図である。
【図7】 スタート信号Scsに対するカウンタ回路1
23の動作を示すタイムチャートである。
23の動作を示すタイムチャートである。
【図8】 リセット信号Scrに対するカウンタ回路1
23の動作を示すタイムチャートである。
23の動作を示すタイムチャートである。
【図9】 図5の論理演算部14の変形例を示すブロッ
ク図である。
ク図である。
【図10】 本発明に係るチャネル間スキュー補償装置
の、第2の実施形態におけるスタート信号発生回路12
4Bの構成を示すブロック図である。
の、第2の実施形態におけるスタート信号発生回路12
4Bの構成を示すブロック図である。
【図11】 本発明に係るチャネル間スキュー補償装置
の、第3の実施形態におけるスタート信号発生回路12
4Cの構成を示すブロック図である。
の、第3の実施形態におけるスタート信号発生回路12
4Cの構成を示すブロック図である。
【図12】 本発明に係るチャネル間スキュー補償装置
の、第4の実施形態の構成を示すブロック図である。
の、第4の実施形態の構成を示すブロック図である。
【図13】 図12に示すフレーム外れ検出回路23お
よびフレーム同期検出回路24の詳細を示すブロック図
である。
よびフレーム同期検出回路24の詳細を示すブロック図
である。
【図14】 本発明に係るチャネル間スキュー補償装置
の、第5の実施形態の構成を示すブロック図である。
の、第5の実施形態の構成を示すブロック図である。
【図15】 図13のスレーブチャネルフレーム同期回
路31の構成を示すブロック図である。
路31の構成を示すブロック図である。
【図16】 同期保護回路35の状態遷移図である。
【図17】 入力データのフレーム構成の例を示す模式
図である。
図である。
【図18】 本発明に係るチャネル間スキュー補償装置
の、第6の実施形態の構成を示すブロック図である。
の、第6の実施形態の構成を示すブロック図である。
【図19】 マスターチャネルフレーム同期回路30の
動作を示すタイムチャートである。
動作を示すタイムチャートである。
【図20】 m+m’ビットのフレーム構成の例を示す
図である。
図である。
【図21】 従来の並列冗長符号化装置の構成図であ
る。
る。
【図22】 従来の他の並列冗長符号化装置の構成図で
ある。
ある。
【図23】 従来のチャネル間スキュー補償装置の構成
を示すブロック図である。
を示すブロック図である。
1 並列冗長符号化装置 2 データ入れ替え手段 3 4クロックカウンタ 4 セレクタ 5 冗長データ発生手段 11,22,51 フレーム同期回路 12,52 スキュー補償制御ユニット 13,53 データ遅延回路 14 論理演算部 15 スキュー量検出回路 16 タイミング決定回路 20,20B,20C チャネル間スキュー補償回路 21 誤り訂正回路 23 フレーム外れ検出回路 24 フレーム同期検出回路 25,36,121,131 シフトレジスタ 26,28 加算回路 27,29,37 比較回路 30 マスターチャネルフレーム同期回路 31 スレーブチャネルフレーム同期回路 32 フレームカウンタ 33 受信フレーム検出回路 34 マスターチャネルデータ遅延回路 35 同期保護回路 38,132 選択回路 122 データラッチ 123 カウンタ回路 124,124B,124C スタート信号発生回路 125 リセット信号発生回路 1241,1243,1253 オアゲート 1242,1252,1254 アンドゲート 1244 中間位置識別回路 1245 加算回路 1246 多数位置識別回路 1251 インバータ
Claims (17)
- 【請求項1】 クロックと同期して入力されるmチャネ
ルの並列データを符号化する並列冗長符号化装置におい
て、 m’チャネルの冗長データを発生する冗長データ発生手
段と、 該冗長データ発生手段が発生するm’チャネルの冗長デ
ータを付加したm+m’チャネルの並列データが入力さ
れた時に1クロック毎に各々のチャネルのデータを予め
定められた規則に従って入れ替えてm+m’チャネルの
並列データとして出力するデータ入れ替え手段とを備え
ることを特徴とする並列冗長符号化装置。 - 【請求項2】 前記データ入れ替え手段が、m+m’ク
ロックの周期で繰り返される予め定められたパターンに
従ってデータの入れ替えを行うことを特徴とする請求項
1に記載の並列冗長符号化装置。 - 【請求項3】 前記データ入れ替え手段が、全てのチャ
ネルがm+m’クロック周期の間にm’クロック分の冗
長データを出力するようにデータの入れ替えを行うこと
を特徴とする請求項2に記載の並列冗長符号化装置。 - 【請求項4】 前記データ入れ替え手段が、全ての出力
チャネルの時系列パターンが同一になり、且つその時系
列バターンが各チャネルで1クロックずつずれて現れる
ようにデータの入れ替えを行うことを特徴とする請求項
3に記載の並列冗長符号化装置。 - 【請求項5】 前記冗長データ発生手段が、m’チャネ
ルの冗長データをmチャネルのデータの時系列パターン
から予め定められた規則に従って算出することを特徴と
する請求項1に記載の並列冗長符号化装置。 - 【請求項6】 時間軸上の同じ位置に2以上のNビット
が配置された並列データをN個の伝送チャネルを用いて
並列に伝送した結果得られる並列データを入力して、前
記並列データの時間軸上の位置を示すフレーム信号を、
使用する伝送チャネル毎に生成するN個のフレーム同期
回路と、 前記フレーム同期回路から出力されるN個のフレーム信
号に基づいて、基準タイミングを決定する基準タイミン
グ決定手段と、 前記基準タイミング決定手段が決定した基準タイミング
に従って、N個のスキュー量信号を生成するスキュー量
検出手段と、 前記スキュー量検出手段が生成したスキュー量信号に応
じて、前記並列データのタイミングを伝送チャネル毎に
補償するタイミング補償手段とを設けたことを特徴とす
るチャネル間スキュー補償装置。 - 【請求項7】 前記基準タイミング決定手段に、 入力される前記N個のフレーム信号のそれぞれを複数ク
ロック周期保持するN個のシフトレジスタと、 これらのシフトレジスタの出力信号の論理演算により前
記基準タイミングを決定する論理演算手段とを設けたこ
とを特徴とする請求項6に記載のチャネル間スキュー補
償装置。 - 【請求項8】 前記スキュー量検出手段に、 前記基準タイミング決定手段が決定した基準タイミング
で、前記基準タイミング決定手段のシフトレジスタの出
力信号を保持するデータ保持手段を設けたことを特徴と
する請求項7に記載のチャネル間スキュー補償装置。 - 【請求項9】 前記論理演算手段に、 前記基準タイミング決定手段のN個のシフトレジスタ全
てに前記フレーム信号が保持されたことを検出している
時にスタート信号を生成するスタート信号生成手段と、 前記スタート信号に従って所定のクロック信号の計数を
開始し、前記並列データのフレーム周期と同じ周期で、
前記基準タイミングを示す信号を繰り返し出力する計数
手段とを設けたことを特徴とする請求項8に記載のチャ
ネル間スキュー補償装置。 - 【請求項10】 前記論理演算手段に、 前記計数手段が前記基準タイミングを示す信号を出力し
ている時に、前記基準タイミング決定手段のN個のシフ
トレジスタの何れかに前記フレーム信号が保持されてい
ないことを検出すると、前記計数手段の動作を停止する
ためのリセット信号を生成するリセット信号生成手段を
設けたことを特徴とする請求項9に記載のチャネル間ス
キュー補償装置。 - 【請求項11】 前記スタート信号生成手段に、 前記基準タイミング決定手段のN個のシフトレジスタ全
てに前記フレーム信号が保持されたことを検出した時
に、N個のフレーム信号の中で最初に現れる信号の時間
軸上の位置を先頭位置として識別し、N個のフレーム信
号の中で最後に現れる信号の時間軸上の位置を後尾位置
として識別し、前記先頭位置と後尾位置との中間位置の
フレーム信号が、前記シフトレジスタの中央のビット位
置に近づいたときに前記スタート信号を生成する中間位
置識別手段を設けたことを特徴とする請求項9に記載の
チャネル間スキュー補償装置。 - 【請求項12】 前記スタート信号生成手段に、 N個のフレーム信号の中で時間軸上の同じ位置に現れる
信号数が最大のフレーム信号の位置を最大位置として検
出し、前記最大位置のフレーム信号が、前記シフトレジ
スタの中央のビット位置に近づいた時に前記スタート信
号を生成する最大位置識別手段を設けたことを特徴とす
る請求項9に記載のチャネル間スキュー補償装置。 - 【請求項13】 予め誤り訂正符号化され時間軸上の同
じ位置に複数ビットが配置された並列データを複数の伝
送チャネルを用いて並列に伝送した結果得られる並列デ
ータを入力して、前記並列データのチャネル間の時間軸
上の位置ずれを補正するチャネル間スキュー補償装置に
おいて、 チャネル間の時間軸上の位置ずれが補正された並列デー
タを入力してそれの誤り訂正復号を行うとともに、デー
タ誤りの有無を示す誤り信号を各伝送チャネル毎に生成
する誤り訂正手段と、 前記誤り訂正手段が出力する誤り信号に基づいて、前記
並列データのチャネル間の時間軸上の位置ずれを補正す
るチャネル間スキュー補償手段とを設けたことを特徴と
するチャネル間スキュー補償装置。 - 【請求項14】 予め誤り訂正符号化され時間軸上の同
じ位置に複数ビットが配置された並列データを複数の伝
送チャネルを用いて並列に伝送した結果得られる並列デ
ータを入力して、前記並列データのチャネル間の時間軸
上の位置ずれを補正するチャネル間スキュー補償装置に
おいて、 各伝送チャネル毎に前記並列データのフレームの時間軸
上の位置を検出するフレーム位置検出手段と、 前記フレーム位置検出手段が検出した少なくとも2つの
伝送チャネルにおけるフレームの時間軸上の位置に基づ
いて、前記並列データのチャネル間の時間軸上の位置ず
れを補正するチャネル間スキュー補償手段と、 チャネル間の時間軸上の位置ずれが補正された並列デー
タを入力してそれの誤り訂正復号を行うとともに、デー
タ誤りの有無を示す誤り信号を各伝送チャネル毎に生成
する誤り訂正手段と、 前記誤り訂正手段が出力する誤り信号に基づいて、前記
フレーム位置検出手段の検出状態を制御する誤り制御手
段とを設けたことを特徴とするチャネル間スキュー補償
装置。 - 【請求項15】 所定の条件が成立するまで前記フレー
ム位置検出手段が検出した位置を前記チャネル間スキュ
ー補償手段の補正量に反映するのを遅らせる同期保護手
段を設けたことを特徴とする請求項14に記載のチャネ
ル間スキュー補償装置。 - 【請求項16】 前記誤り訂正手段が出力する誤り信号
に基づいて各チャネルの誤りの発生頻度を検出し、検出
した誤りの発生頻度が所定以上になると、フレーム外れ
信号を前記同期保護手段に出力するフレーム外れ検出手
段を設けたことを特徴とする請求項15に記載のチャネ
ル間スキュー補償装置。 - 【請求項17】 前記誤り訂正手段が出力する誤り信号
に基づいて各チャネルの誤りの発生頻度を検出し、検出
した誤りの発生頻度が所定以下になると、フレーム同期
信号を前記同期保護手段に出力するフレーム同期検出手
段を設けたことを特徴とする請求項15に記載のチャネ
ル間スキュー補償装置。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3261898 | 1998-02-16 | ||
JP5954298 | 1998-03-11 | ||
JP10-32618 | 1998-03-25 | ||
JP10-59542 | 1998-03-25 | ||
JP10-77783 | 1998-03-25 | ||
JP7778398 | 1998-03-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11341102A true JPH11341102A (ja) | 1999-12-10 |
JP3193352B2 JP3193352B2 (ja) | 2001-07-30 |
Family
ID=27287782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03784299A Expired - Fee Related JP3193352B2 (ja) | 1998-02-16 | 1999-02-16 | チャネル間スキュー補償装置 |
Country Status (5)
Country | Link |
---|---|
US (2) | US6336192B1 (ja) |
EP (1) | EP0936785A3 (ja) |
JP (1) | JP3193352B2 (ja) |
KR (2) | KR100335604B1 (ja) |
TW (1) | TW419924B (ja) |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005048520A1 (ja) * | 2003-11-14 | 2005-05-26 | Hitachi, Ltd. | データ伝送方法及びデータ伝送装置 |
KR100656377B1 (ko) | 2005-09-28 | 2006-12-11 | 한국전자통신연구원 | 다중 채널 데이터 검증 장치 및 방법 |
JP2007150950A (ja) * | 2005-11-30 | 2007-06-14 | Mitsubishi Electric Corp | 光受信装置 |
JP2008148302A (ja) * | 2006-12-05 | 2008-06-26 | Korea Electronics Telecommun | 多様なデータ量を有する高速データ間のインターフェース変換方法及び装置 |
US7434114B2 (en) | 2005-01-10 | 2008-10-07 | Samsung Electronics, Co., Ltd. | Method of compensating for a byte skew of PCI express and PCI express physical layer receiver for the same |
US7522684B2 (en) | 2002-09-17 | 2009-04-21 | Fuji Xerox Co., Ltd. | Signal transmission system |
US7555695B2 (en) | 2004-06-09 | 2009-06-30 | Fujitsu Limited | Data transmitting apparatus, data receiving apparatus, data transmitting method, and data receiving method |
JP2010016791A (ja) * | 2008-06-03 | 2010-01-21 | Nippon Telegr & Teleph Corp <Ntt> | パラレル光伝送装置及び方法 |
JP2010130574A (ja) * | 2008-11-28 | 2010-06-10 | Nippon Telegr & Teleph Corp <Ntt> | パラレル伝送方法及びパラレル伝送装置 |
WO2010119576A1 (en) | 2009-04-16 | 2010-10-21 | Nec Corporation | Method of and system for detecting skew between parallel signals |
WO2010137507A1 (ja) * | 2009-05-28 | 2010-12-02 | 三菱電機株式会社 | 通信装置 |
JP2011103595A (ja) * | 2009-11-11 | 2011-05-26 | Anritsu Corp | デスキュー回路及びエラー測定装置 |
JP2011239144A (ja) * | 2010-05-10 | 2011-11-24 | Sumitomo Electric Ind Ltd | Pon光通信システム用中継器及びこれを用いたpon光通信システム並びに中継方法 |
JP2011259128A (ja) * | 2010-06-08 | 2011-12-22 | Nec Corp | デジタルデータ伝送システム、送信装置、受信装置、及び伝送方式 |
JP2012019271A (ja) * | 2010-07-06 | 2012-01-26 | Anritsu Corp | 先頭レーン検出回路及び方法並びにデスキュー回路及び方法 |
WO2012117565A1 (en) | 2011-02-28 | 2012-09-07 | Nec Corporation | Optical communication system with monitor functions and monitoring method therefor |
JP2012257047A (ja) * | 2011-06-08 | 2012-12-27 | Fujitsu Ltd | パラレルシリアル変換回路、情報処理装置及び情報処理システム |
US8582670B2 (en) | 2009-05-08 | 2013-11-12 | Fujitsu Limited | Receiving apparatus, transmitting-receiving apparatus, and transmission system method therefor |
US9356589B2 (en) | 2011-04-25 | 2016-05-31 | Panasonic Intellectual Property Management Co., Ltd. | Interchannel skew adjustment circuit |
Families Citing this family (52)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6480548B1 (en) * | 1997-11-17 | 2002-11-12 | Silicon Graphics, Inc. | Spacial derivative bus encoder and decoder |
US7564283B1 (en) | 1998-06-22 | 2009-07-21 | Xilinx, Inc. | Automatic tap delay calibration for precise digital phase shift |
JP3699863B2 (ja) * | 1999-07-12 | 2005-09-28 | 株式会社日立コミュニケーションテクノロジー | エラー訂正符号装置、エラー訂正符号復号装置および伝送装置 |
JP3742257B2 (ja) * | 1999-09-13 | 2006-02-01 | 富士通株式会社 | 復調装置 |
US7209178B1 (en) * | 1999-09-21 | 2007-04-24 | Samsung Electronics, Co., Ltd. | Optical transfer system having a transmitter and a receiver |
US7031420B1 (en) | 1999-12-30 | 2006-04-18 | Silicon Graphics, Inc. | System and method for adaptively deskewing parallel data signals relative to a clock |
US6889357B1 (en) * | 2000-05-10 | 2005-05-03 | Micron Technology, Inc. | Timing calibration pattern for SLDRAM |
US7123616B2 (en) | 2000-06-09 | 2006-10-17 | Ixia | Determining round-trip time delay |
US7187742B1 (en) * | 2000-10-06 | 2007-03-06 | Xilinx, Inc. | Synchronized multi-output digital clock manager |
US20020104053A1 (en) * | 2000-12-15 | 2002-08-01 | Mike Lei | In-band FEC encoder for sonet |
US20020093994A1 (en) * | 2000-12-30 | 2002-07-18 | Norm Hendrickson | Reverse data de-skew method and system |
US20020093986A1 (en) * | 2000-12-30 | 2002-07-18 | Norm Hendrickson | Forward data de-skew method and system |
US7050512B1 (en) * | 2001-01-08 | 2006-05-23 | Pixelworks, Inc. | Receiver architecture |
US20020120902A1 (en) * | 2001-02-23 | 2002-08-29 | Alcatel | Method and system for frame synchronous forward error correction |
EP1393238A1 (en) * | 2001-05-03 | 2004-03-03 | Coreoptics, Inc. | Method and apparatus for compensating for timing variances in digital data transmission channels |
US6965651B1 (en) * | 2001-05-11 | 2005-11-15 | Micrel, Inc. | Method and apparatus for delay adjustment and channel reordering in baseband communication receiving system |
US20030039226A1 (en) * | 2001-08-24 | 2003-02-27 | Kwak Joseph A. | Physical layer automatic repeat request (ARQ) |
US6907552B2 (en) * | 2001-08-29 | 2005-06-14 | Tricn Inc. | Relative dynamic skew compensation of parallel data lines |
US7012935B2 (en) * | 2002-05-16 | 2006-03-14 | Intel Corporation | Alignment and deskew device, system and method |
US7359407B1 (en) * | 2002-08-27 | 2008-04-15 | Cypress Semiconductor Corp. | Data interface that is configurable into separate modes of operation for sub-bit de-skewing of parallel-fed data signals |
US7551640B1 (en) * | 2002-09-20 | 2009-06-23 | Cisco Technology, Inc. | Method and apparatus for errorless frame timing adjustment |
US7137937B2 (en) | 2002-10-07 | 2006-11-21 | Ellen Croft | Collapsible resistance exercise device |
GB2395405B (en) * | 2002-11-11 | 2005-11-09 | Phyworks Ltd | Data transmission interface |
US7653315B2 (en) | 2003-01-21 | 2010-01-26 | Gateway, Inc. | Bi-directional optical monitor interconnect |
US7496780B2 (en) * | 2003-02-11 | 2009-02-24 | Agere Systems Inc. | Reduction of data skew in parallel processing circuits |
US20070025222A1 (en) * | 2003-06-17 | 2007-02-01 | Koninklijke Philips Electronics N.V. | Channel synchronization for two-dimensional optical recording |
JP2005244479A (ja) * | 2004-02-25 | 2005-09-08 | Fujitsu Ltd | 伝送装置 |
US6999891B2 (en) * | 2004-02-27 | 2006-02-14 | Ixia | Independent deskew lane |
US7809084B2 (en) * | 2004-05-28 | 2010-10-05 | Panasonic Corporation | Signal receiving circuit and signal input detection circuit |
TWI257482B (en) * | 2004-12-15 | 2006-07-01 | Spirox Corp | Method and apparatus for measuring jitter of signal |
KR100707437B1 (ko) * | 2005-03-03 | 2007-04-13 | 엘지전자 주식회사 | 다중경로 수신신호의 지연을 보상하는 이동통신 시스템 |
US9286198B2 (en) | 2005-04-21 | 2016-03-15 | Violin Memory | Method and system for storage of data in non-volatile media |
KR101331569B1 (ko) * | 2005-04-21 | 2013-11-21 | 바이올린 메모리 인코포레이티드 | 상호접속 시스템 |
US9384818B2 (en) | 2005-04-21 | 2016-07-05 | Violin Memory | Memory power management |
US9582449B2 (en) | 2005-04-21 | 2017-02-28 | Violin Memory, Inc. | Interconnection system |
US8112655B2 (en) * | 2005-04-21 | 2012-02-07 | Violin Memory, Inc. | Mesosynchronous data bus apparatus and method of data transmission |
US8452929B2 (en) * | 2005-04-21 | 2013-05-28 | Violin Memory Inc. | Method and system for storage of data in non-volatile media |
US7516349B2 (en) * | 2005-12-29 | 2009-04-07 | Intel Corporation | Synchronized memory channels with unidirectional links |
JP5034329B2 (ja) * | 2006-06-09 | 2012-09-26 | 富士通株式会社 | デスキュー装置およびデスキュー方法 |
US7546494B2 (en) * | 2006-08-03 | 2009-06-09 | Avalon Microelectronics Inc. | Skew-correcting apparatus using dual loopback |
US7536579B2 (en) * | 2006-08-03 | 2009-05-19 | Avalon Microelectronics, Inc. | Skew-correcting apparatus using iterative approach |
US7760836B2 (en) * | 2006-08-03 | 2010-07-20 | Avalon Microelectronics, Inc. | Skew-correcting apparatus using external communications element |
US8028186B2 (en) * | 2006-10-23 | 2011-09-27 | Violin Memory, Inc. | Skew management in an interconnection system |
US8037370B2 (en) * | 2007-05-02 | 2011-10-11 | Ati Technologies Ulc | Data transmission apparatus with information skew and redundant control information and method |
KR100901704B1 (ko) * | 2007-08-16 | 2009-06-08 | 한국전자통신연구원 | 다양한 데이터 양을 가지는 고속 데이터 송수신 장치 |
US8199782B2 (en) * | 2009-02-20 | 2012-06-12 | Altera Canada Co. | Method of multiple lane distribution (MLD) deskew |
CN101902271B (zh) * | 2009-05-31 | 2013-03-06 | 国际商业机器公司 | 扭斜检测方法和设备及高速光通信接口 |
TWI482477B (zh) * | 2011-12-30 | 2015-04-21 | Bold Team Man Ltd | Wireless digital communication system and its data rate error compensation method |
US9130549B2 (en) * | 2013-08-30 | 2015-09-08 | Cavium, Inc. | Multiplexer flop |
US9264023B2 (en) | 2013-08-30 | 2016-02-16 | Cavium, Inc. | Scannable flop with a single storage element |
US10908636B2 (en) * | 2017-10-31 | 2021-02-02 | Sandisk Technologies Llc | Skew correction for source synchronous systems |
CN112834822A (zh) * | 2020-04-30 | 2021-05-25 | 神亚科技股份有限公司 | 时序误差的检测电路 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3708783A (en) * | 1971-06-18 | 1973-01-02 | Ampex | Interchannel time displacement correction method and apparatus |
US3909711A (en) | 1971-07-28 | 1975-09-30 | Sandco Ltd | Transducer for sensing a variation of a magnetic field on a conveyor belt |
US3909721A (en) * | 1972-01-31 | 1975-09-30 | Signatron | Signal processing system |
JPS6030026B2 (ja) | 1975-12-17 | 1985-07-13 | 株式会社日立製作所 | スキユー補正回路 |
US4275457A (en) | 1977-05-18 | 1981-06-23 | Martin Marietta Corporation | Apparatus and method for receiving digital data at a first rate and outputting the data at a different rate |
JPS6256040A (ja) * | 1985-09-04 | 1987-03-11 | Fujitsu Ltd | 遅延時間補償回路 |
NZ220548A (en) * | 1986-06-18 | 1990-05-28 | Fujitsu Ltd | Tdm frame synchronising circuit |
JPH01278139A (ja) * | 1988-04-30 | 1989-11-08 | Fujitsu Ltd | マルチフレーム同期・変換方式 |
JP2961743B2 (ja) | 1989-04-14 | 1999-10-12 | 日本電気株式会社 | 高速データ伝送装置 |
US5068813A (en) * | 1989-11-07 | 1991-11-26 | Mts Systems Corporation | Phased digital filtering in multichannel environment |
JPH04178047A (ja) | 1990-11-13 | 1992-06-25 | Fujitsu Ltd | スキュー補償方式 |
JPH0537580A (ja) | 1991-08-01 | 1993-02-12 | Fujitsu Ltd | 並列伝送における信号同期方式 |
JP3244543B2 (ja) | 1991-12-17 | 2002-01-07 | 富士通株式会社 | 並列伝送処理方式 |
US5267240A (en) * | 1992-02-20 | 1993-11-30 | International Business Machines Corporation | Frame-group transmission and reception for parallel/serial buses |
JP3260862B2 (ja) | 1992-10-29 | 2002-02-25 | 株式会社リコー | パラレルデータ伝送装置 |
JP3227894B2 (ja) | 1993-04-23 | 2001-11-12 | 富士通株式会社 | 並列直列変換装置 |
JP2694807B2 (ja) * | 1993-12-16 | 1997-12-24 | 日本電気株式会社 | データ伝送方式 |
US5742907A (en) * | 1995-07-19 | 1998-04-21 | Ericsson Inc. | Automatic clear voice and land-line backup alignment for simulcast system |
JPH09247140A (ja) | 1996-03-08 | 1997-09-19 | Mitsubishi Electric Corp | インタコネクション装置 |
US5761209A (en) * | 1996-03-15 | 1998-06-02 | Nec Corporation | Method of transmitting digital signals, transmitter and receiver used therefor |
JP3031249B2 (ja) | 1996-06-26 | 2000-04-10 | 日本電気株式会社 | 並列データ位相同期回路 |
JP3209720B2 (ja) | 1997-08-04 | 2001-09-17 | 松下電器産業株式会社 | 複数伝送線路間の遅延時間の調整装置及び調整方法 |
JP3387379B2 (ja) | 1997-09-01 | 2003-03-17 | 富士通株式会社 | パラレルデータスキュー検出回路 |
-
1999
- 1999-02-12 US US09/249,488 patent/US6336192B1/en not_active Expired - Fee Related
- 1999-02-12 TW TW088102301A patent/TW419924B/zh not_active IP Right Cessation
- 1999-02-13 KR KR1019990007619A patent/KR100335604B1/ko not_active IP Right Cessation
- 1999-02-15 EP EP99400357A patent/EP0936785A3/en not_active Withdrawn
- 1999-02-16 JP JP03784299A patent/JP3193352B2/ja not_active Expired - Fee Related
-
2001
- 2001-07-20 KR KR1020010043907A patent/KR100352453B1/ko not_active IP Right Cessation
- 2001-11-09 US US09/986,526 patent/US6557110B2/en not_active Expired - Fee Related
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7522684B2 (en) | 2002-09-17 | 2009-04-21 | Fuji Xerox Co., Ltd. | Signal transmission system |
US7685496B2 (en) | 2003-11-14 | 2010-03-23 | Hitachi, Ltd. | Data transmission method and data transmission device for transmitting data through a transmission line that is integrated with a plurality of links |
WO2005048520A1 (ja) * | 2003-11-14 | 2005-05-26 | Hitachi, Ltd. | データ伝送方法及びデータ伝送装置 |
US7555695B2 (en) | 2004-06-09 | 2009-06-30 | Fujitsu Limited | Data transmitting apparatus, data receiving apparatus, data transmitting method, and data receiving method |
US7434114B2 (en) | 2005-01-10 | 2008-10-07 | Samsung Electronics, Co., Ltd. | Method of compensating for a byte skew of PCI express and PCI express physical layer receiver for the same |
KR100656377B1 (ko) | 2005-09-28 | 2006-12-11 | 한국전자통신연구원 | 다중 채널 데이터 검증 장치 및 방법 |
JP2007150950A (ja) * | 2005-11-30 | 2007-06-14 | Mitsubishi Electric Corp | 光受信装置 |
JP4523540B2 (ja) * | 2005-11-30 | 2010-08-11 | 三菱電機株式会社 | 光受信装置 |
JP2008148302A (ja) * | 2006-12-05 | 2008-06-26 | Korea Electronics Telecommun | 多様なデータ量を有する高速データ間のインターフェース変換方法及び装置 |
JP2010016791A (ja) * | 2008-06-03 | 2010-01-21 | Nippon Telegr & Teleph Corp <Ntt> | パラレル光伝送装置及び方法 |
JP2010130574A (ja) * | 2008-11-28 | 2010-06-10 | Nippon Telegr & Teleph Corp <Ntt> | パラレル伝送方法及びパラレル伝送装置 |
WO2010119576A1 (en) | 2009-04-16 | 2010-10-21 | Nec Corporation | Method of and system for detecting skew between parallel signals |
US8971723B2 (en) | 2009-04-16 | 2015-03-03 | Nec Corporation | Method of and system for detecting skew between parallel signals |
US8582670B2 (en) | 2009-05-08 | 2013-11-12 | Fujitsu Limited | Receiving apparatus, transmitting-receiving apparatus, and transmission system method therefor |
WO2010137507A1 (ja) * | 2009-05-28 | 2010-12-02 | 三菱電機株式会社 | 通信装置 |
JPWO2010137507A1 (ja) * | 2009-05-28 | 2012-11-15 | 三菱電機株式会社 | 通信装置 |
JP2011103595A (ja) * | 2009-11-11 | 2011-05-26 | Anritsu Corp | デスキュー回路及びエラー測定装置 |
JP2011239144A (ja) * | 2010-05-10 | 2011-11-24 | Sumitomo Electric Ind Ltd | Pon光通信システム用中継器及びこれを用いたpon光通信システム並びに中継方法 |
JP2011259128A (ja) * | 2010-06-08 | 2011-12-22 | Nec Corp | デジタルデータ伝送システム、送信装置、受信装置、及び伝送方式 |
JP2012019271A (ja) * | 2010-07-06 | 2012-01-26 | Anritsu Corp | 先頭レーン検出回路及び方法並びにデスキュー回路及び方法 |
WO2012117565A1 (en) | 2011-02-28 | 2012-09-07 | Nec Corporation | Optical communication system with monitor functions and monitoring method therefor |
US8989599B2 (en) | 2011-02-28 | 2015-03-24 | Nec Corporation | Optical communication system with monitor functions and monitoring method therefor |
US9356589B2 (en) | 2011-04-25 | 2016-05-31 | Panasonic Intellectual Property Management Co., Ltd. | Interchannel skew adjustment circuit |
JP2012257047A (ja) * | 2011-06-08 | 2012-12-27 | Fujitsu Ltd | パラレルシリアル変換回路、情報処理装置及び情報処理システム |
Also Published As
Publication number | Publication date |
---|---|
KR19990073017A (ko) | 1999-09-27 |
US20020029355A1 (en) | 2002-03-07 |
TW419924B (en) | 2001-01-21 |
KR100352453B1 (ko) | 2002-09-11 |
EP0936785A3 (en) | 2004-01-21 |
EP0936785A2 (en) | 1999-08-18 |
JP3193352B2 (ja) | 2001-07-30 |
KR100335604B1 (ko) | 2002-05-08 |
KR20010089905A (ko) | 2001-10-13 |
US6336192B1 (en) | 2002-01-01 |
US6557110B2 (en) | 2003-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3193352B2 (ja) | チャネル間スキュー補償装置 | |
US5020023A (en) | Automatic vernier synchronization of skewed data streams | |
EP0688447B1 (en) | De-skewer for serial data bus | |
US6937681B2 (en) | Skew correction apparatus | |
US6212660B1 (en) | Methods and apparatuses for identification of the position of data packets which are located in a serial received data stream | |
US8165257B2 (en) | Methods and apparatus for interface buffer management and clock compensation in data transfers | |
US20140307759A1 (en) | Isolated Serializer-Deserializer | |
US7174484B2 (en) | Data transmission system | |
CN101390353A (zh) | 利用交替的奇偶抗扭斜信道同步数据信道的方法和装置 | |
KR20070121465A (ko) | 병렬 인터페이스의 데이터 신호와 클럭 신호 간의 스큐를보상하는 방법 및 장치 | |
US6735397B2 (en) | Skew discovery and compensation for WDM fiber communications systems using 8b10b encoding | |
US6578153B1 (en) | System and method for communications link calibration using a training packet | |
EP1506651B1 (en) | Alignment and deskew device, system and method | |
US9915971B2 (en) | Transmission apparatus | |
US6834362B2 (en) | Apparatus and method for error detection on source-synchronous buses | |
US7243253B1 (en) | Repeating switching of a cross-connect and a timing source in a network element through the use of a phase adjuster | |
US6275880B1 (en) | Framing codes for high-speed parallel data buses | |
US7280629B2 (en) | Method and apparatus for receiving data based on tracking zero crossings | |
CN102111329A (zh) | 基于嵌入式高速收发器的校准逻辑*** | |
WO2005004378A1 (en) | An intelligent universal calibration logic in embedded high speed transceiver (serdes) applications | |
US7215685B2 (en) | Frame aligning deframer | |
JP3578690B2 (ja) | 可変周期カウンタおよび位相変動追従型分離回路 | |
EP1480370A1 (en) | Transmission data frame synchronization method and transmission data frame synchronization circuit | |
JP2018006863A (ja) | 受信回路、受信装置および受信方法 | |
JP2003174433A (ja) | バイフェーズデータエラー検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |