JPH113152A - ネットワーク介在型省電力機能付き電子計算機装置 - Google Patents

ネットワーク介在型省電力機能付き電子計算機装置

Info

Publication number
JPH113152A
JPH113152A JP9153330A JP15333097A JPH113152A JP H113152 A JPH113152 A JP H113152A JP 9153330 A JP9153330 A JP 9153330A JP 15333097 A JP15333097 A JP 15333097A JP H113152 A JPH113152 A JP H113152A
Authority
JP
Japan
Prior art keywords
internal state
computer
storage device
suspend
communication means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9153330A
Other languages
English (en)
Inventor
Mutsumi Shimoda
睦 下田
Masayuki Tosaka
雅之 登坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9153330A priority Critical patent/JPH113152A/ja
Publication of JPH113152A publication Critical patent/JPH113152A/ja
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Multi Processors (AREA)
  • Computer And Data Communications (AREA)
  • Power Sources (AREA)

Abstract

(57)【要約】 【課題】内蔵クロック以外の機能を完全に停止し、内蔵
クロック・電力バックアップの必要な不揮発性メモリ以
外、電力を消費しない省電力機能を有する電子計算機
に、外部記憶装置を保有する必要がなくなる。また、外
部記憶装置に内部状態を保存した場合より、高速に再起
動出来る。 【解決手段】稼働中の電子計算機に、最優先割り込みを
使用して、割り込み先の電子計算機の内部状態を、同計
算機の内部状態収集手段により収集する。収集した内部
状態を通信手段を介し、他の電子計算機の記憶装置に保
存した後、割り込み先の電子計算機の機能を停止する。
再起動時には、他の電子計算機の記憶装置に保存した内
部状態を、内部状態復元手段により通信手段を介して復
元し、電子計算機を再起動させる。また、高速な通信手
段を使用し、内部状態を保存する他の電子計算機の記憶
装置に半導体メモリを使用する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、通信手段を介して
接続された複数の電子計算機の、省電力機能付き電子計
算機システムに関する。
【0002】特に、外部記憶装置や、高速な計算処理能
力を持たずに、通信手段を介した他の電子計算機の外部
記憶装置を用いたり、通信手段を介した他の電子計算機
と分散処理を行うことで、経済性・保守性・携帯性を向
上させた携帯端末やネットワークコンピュータ、クライ
アント・サーバシステムのクライアント端末の省電力機
能に関する。
【0003】
【従来の技術】携帯可能な従来のノートPC・情報携帯
端末などの電子計算機は、外出時の使用のためにバッテ
リーを有し、バッテリーからの電力供給だけで長く使用
出来るようにするための省電力機能を有している。この
省電力機能は、必要時以外にHDDのモータ駆動やディ
スプレイ表示などの機能を部分的に停止して、消費電力
を低減するスタンバイモード、さらに多くの周辺機器の
機能を停止して消費電力を大幅に低減するサスペンドモ
ードなどがある。また、内蔵クロック以外の機能を完全
に停止し、内蔵クロック・電力バックアップの必要な不
揮発性メモリ以外、電力を消費しない0Vサスペンドモ
ードを有するものもある。
【0004】また、省エネルギーのために、オフィスや
家庭で使用される端末・パーソナルコンピュータにも、
上記の省電力機能を標準で有するものも多くなってい
る。
【0005】0Vサスペンドへの移行には、移行直前の
電子計算機の内部状態を保存し、再起動時に保存した内
部状態を復帰させなくてはならない。内部状態の保存に
は、電力の供給を停止しても記憶内容が失われることの
ない、ハードディスクなどの外部記憶装置が使用され
る。
【0006】近年では、外部記憶装置や、高速な計算処
理能力を持たずに、通信手段を介した他の電子計算機の
外部記憶装置を用いたり、通信手段を介した他の電子計
算機と分散処理を行うことで、経済性・保守性・携帯性
を向上させた電子計算機システムが実用化されつつあ
る。
【0007】また、近年では、内部メモリとして使用さ
れる半導体メモリ素子のビット単価が低下している。将
来、外部記憶装置として使用されるハードディスクなど
のビット単価を下回ることが予想される。半導体メモリ
はハードディスクなどの外部記憶装置に比べ、複雑な機
械的機構を必要としないため、保守が容易であり、書き
込み・読み出し速度が速い。また、0Vサスペンドモー
ドからの復帰の際には、外部記憶装置の初期化に要する
時間、例えば、ハードディスクの磁気ディスクの回転を
し始め、安定させるまでの時間が必須である。
【0008】さらに、イーサネットなどの通信手段も年
々高速化している。
【0009】
【発明が解決しようとする課題】上記のような外部記憶
装置を持たない電子計算機では、内部状態を保存するた
めの外部記憶装置がないために、0Vサスペンドは実現
できない。
【0010】また、外部記憶装置を持っていても、0V
サスペンドモードからの復帰の際には、外部記憶装置の
初期化に要する時間のために、復帰にかかる時間を高速
化するには限界がある。
【0011】本発明の第一の目的は、外部記憶装置や、
高速な計算処理能力を持たずに、通信手段を介した他の
電子計算機の外部記憶装置を用いたり、通信手段を介し
た他の電子計算機と分散処理を行うことで、経済性・保
守性・携帯性を向上させた電子計算機システムでも、内
蔵クロック以外の機能を完全に停止し、内蔵クロック・
電力バックアップの必要な不揮発性メモリ以外、電力を
消費しない省電力モードを実現する手段を提供すること
を目的とする。
【0012】本発明の第二の目的は、外部記憶装置を用
いた場合よりも、内蔵クロック以外の機能を完全に停止
し、内蔵クロック・電力バックアップの必要な不揮発性
メモリ以外、電力を消費しない省電力モードから、高速
に復帰する手段を提供することを目的とする。
【0013】
【課題を解決するための手段】本発明の目的は、最優先
割り込みを有する複数の電子計算機と、電子計算機の内
部状態を収集する内部状態収集手段、収集した内部状態
を他の電子計算機に転送する通信手段、内部状態を保存
する他の電子計算機の記憶装置、通信手段を介して、元
の電子計算機に転送しなおされた内部状態を復元する内
部状態復元手段、とを設けることにより達成される。
【0014】稼働中の電子計算機に、最優先割り込みを
使用して、割り込み先の電子計算機の内部状態を、同計
算機の内部状態収集手段により収集する。収集した内部
状態を通信手段を介し、他の電子計算機の記憶装置に保
存した後、割り込み先の電子計算機の機能を停止する。
再起動時には、他の電子計算機の記憶装置に保存した内
部状態を、内部状態復元手段により通信手段を介して復
元し、電子計算機を再起動させる。
【0015】これにより、停止する電子計算機に外部記
憶装置を保有する必要がなくなる。
【0016】また、高速な通信手段を使用し、内部状態
を保存する他の電子計算機の記憶装置に半導体メモリを
使用することによって、外部記憶装置に内部状態を保存
した場合より、高速に再起動出来る。
【0017】
【発明の実施の形態】以下に発明の具体的な例を図を参
照しながら説明する。
【0018】(電子計算機システムの構成)第1図を用
いて、本発明の前提となるハードウェアの機能構成を説
明する。複数の電子計算機100・110・120が通
信手段150を介して接続されている。それぞれの電子
計算機は、通信手段150を介した他の電子計算機の外
部記憶装置を用いたり、通信手段150を介した他の電
子計算機と分散処理を行なえる。
【0019】また、外部記憶装置を持たない電子計算機
100は、通信手段を介した他の電子計算機の外部記憶
装置を用いることが可能である。携帯端末やネットワー
クコンピュータ、クライアント・サーバシステムのクラ
イアント端末などは、このようなシステム形態をとるこ
とで経済性・保守性・携帯性を向上させている。
【0020】さらに本システムは、個々のまたは、一部
の電子計算機に内部状態収集手段101・111・12
1と、内部状態復元手段102・112・122を持
つ。内部状態収集手段101・111・121は、最優
先割り込みをきっかけとして、各電子計算機の内部状態
を収集し、通信手段150を介して接続している稼働中
の他の電子計算機の記憶装置に保存し、内部状態収集済
みの電子計算機の機能の一部または全部を停止出来る。
また、内部状態を収集する電子計算機が、他の停止中の
電子計算機の内部状態を保存している場合、この内部状
態も同様に稼働中の他の電子計算機の記憶装置に保存出
来る。
【0021】内部状態復元手段102・112・122
は、他の電子計算機に内部状態を保存して機能を停止し
た電子計算機が再起動する際、同電子計算機の内部状態
を保存している他の電子計算機を通信手段150を介し
て特定し、内部状態を電子計算機に復元してから起動す
ることが出来る。
【0022】(個々の電子計算機ハードウエアの前提、
ブロック図)省電力機能を備えた電子計算機では通常ハ
ードウエアでサポートされる最優先割り込みを用いた省
電力機能を有している。この省電力機能を実現する手段
としてSMI(System Management Interrupt)等の最
優先割り込みが利用され、その割り込みで動作する割り
込みハンドラはSMIハンドラと呼ばれ、このハンドラ
(ソフトウエアルーチン)で具体的な省電力動作が実行
される。省電力機能としては、使用されていないIOデ
バイス類の電源をダイナミックに切断していくローカル
スタンバイ機能、メモリの内容を保持したままIOデバ
イス類の電源を切りかつCPUのクロックを停止するサ
スペンド機能、すべてのIOデバイス類の情報・CPU
の状態・メモリの内容をハードディスク等の外部デバイ
スに保存し電子計算機の電源をすべてオフにする0Vサ
スペンド機能がある。このような省電力機能を有した電
子計算機のブロック図の一例を第2図に示す。
【0023】(一般的な省電力機能の動作概要)Intel
社の86系CPUではこの省電力機能を実現する具体的
な手段として前記のSMI(System Management Inte
rrupt)と呼ばれる最優先割り込みをサポートしている。
SMIはCPUが実行する最優先割り込みであり、CP
Uがいかなる動作をしている間でも最優先処理として実
行される。SMIの実行されるモードはSMM(System
Management Mode)と呼ばれる通常のCPUが実行す
るモードとは異なるモードでの動作となる。SMI及び
SMMの動作について第3図を基に説明する。SMMは
通常の86系CPUの動作するリアルモード、プロテク
テッドモード、仮想86モードといった動作とは根本的
に異なるモードである。SMMはSMIで起動されるモ
ードであり、前記通常モードに対する割り込みモードと
して動作する。このSMMでは例えば16のメモリアド
レスの30000h番地代の64KBが17のSM R
AMと呼ばれるSMIハンドラを格納する特殊なRAM
にハード的にマッピングされ、CPUの制御はこのSM
RAM上のエントリポイントに移される。その後の動
作はSMI処理が終了するまですべて18のSMIハン
ドラが制御する。19で示すようにSMIハンドラは電
子計算機の起動時に15のBIOS ROMからこのS
M RAM上にコピーされ、SMI発生ごとに制御が渡
されるようにしてある。このSMIハンドラ内ではSM
Iの発生した要因を19のSMI要因レジスタ等から確
認し、その要因に応じた省電力動作を行う。例えば、一
定時間ハードディスクへのアクセスがなく、ハードディ
スクアクセスを監視するタイマがエクスパイアした場合
はハードディスクの回転を停止し、余分な電力を消費し
ないようにしたり、一定時間キーボードやマウスの動作
がなかった場合は表示デバイスの電源を切る、といった
処理が行われる。また、オペレータがしばらく電子計算
機の使用を停止したい場合はサスペンド/レジュームス
イッチを押すこともあり得る。この場合の動作は通常サ
スペンドであるが、設定により0Vサスペンドとするこ
とも通常可能である。
【0024】以下にこのような節電機能の具体的な動き
について第2図を用いて説明する。第2図は最優先ハー
ドウエア割り込みとデータ退避用のメモリとIOデバイ
ス監視論理を備えた電子計算機のハードウエアの構成の
一例である。これは本発明の前提となるハードウエアの
ブロック図を示したものである。1はCPUであり、4
のホストバスを介して2のメモリコントローラ及び3の
メインメモリに接続されている。また、4のCPUバス
は6のホスト−PCIブリッジを介して7のPCIバス
に接続されており、このPCIバス上の9,10の各I
Oコントローラは1のCPUからアクセス可能な構造と
なっている。さらに7のPCI−ISAブリッジは13
のPCIバスと14のISAバスを接続する機能を持っ
ており、ISAバス上の11,12といったIOコント
ローラはこのブリッジ経由でCPUからアクセス可能と
なっている。ここで6の周辺論理にはIOアクセス監視
ロジックが含まれ、CPUのIOコントローラへのアク
セスを監視する機能を持っている。ここでメモリコント
ローラ、ブリッジ、IOアクセス監視ロジック等の電子
計算機の基本的な機能を実現するハードウエアは16で
示すチップセットと呼ばれる一式の半導体チップという
形で提供されるケースが多い。IOアクセス監視ロジッ
クは、その内部に20で示す1つ以上のタイマを持ち、
一定時間の間そのタイマに対応付けられた特定のIOコ
ントローラに対してCPUのアクセスが無かった場合、
CPUに対して最優先割り込みを発生する機能を持つ。
このタイマは各々省電力動作を行うデバイスごとに1個
づつ割り当てる。また、スタンバイ、サスペンド用にも
それぞれタイマを割り当てる。このタイマの値及びIO
アクセス監視の対象となるIOコントローラはソフトウ
エアからのプログラムが可能であり、電子計算機システ
ムに最適な条件のIOアクセス監視条件の設定が可能の
構造となっている。これらの設定は通常15のROMに
格納されるBIOS(Basic Input Output System)
が行う。タイマによる最優先割り込みの他にオペレータ
が意図的に最優先割り込みを発生する為にオペレータが
操作可能なスイッチをもうけることも可能である。これ
は一般にサスペンド/レジュームスイッチと呼ばれユー
ザが意図的に電子計算機をサスペンドまたは0Vサスペ
ンドに移行することができるものである。
【0025】(0Vサスペンドの動作)本発明ではハー
ドウエアの保存情報を障害解析に使用するが、その保存
情報として0Vサスペンド時に生成する保存情報を利用
する動作を一例として以下に示す。一般的には保存情報
はハードディスク等の外部記憶装置に記憶されるので、
以下に示す例では22のハードディスクを使用した場合
の動作を本発明の例として第4図、第5図を参照しなが
ら説明する。0Vサスペンドは前記の通りサスペンドタ
イマがエクスパイアした場合、又はサスペンド/レジュ
ームスイッチを押下した場合に動作する。サスペンド/
レジュームスイッチはハードウエア的に電子計算機の基
本的な機能を提供するチップセットの信号線に接続され
る。この信号線は例えば21のSRBTN−Nといった
信号名を持ちサスペンド/レジュームをオペレータが操
作する為の信号線として用意されているケースが多い。
SRBTN−N等の信号はサスペンド/レジュームスイ
ッチを押下るとアサートされそれを受けたチップセット
は内部の論理でサスペンド/レジュームスイッチが押さ
れたという要因を19のSMI要因レジスタ等のソフト
ウエアが認識できる部分に出力し、かつCPUに最優先
割り込みであるSMIを発行する。SMIを受けたCP
UはSMM(System Management Mode)に入り、SM
RAM上のSMIハンドラを実行する。SMIハンド
ラはまず最初にどの要因でSMIが発生したかを検出す
る為に、要因判定レジスタを読みとる。この場合はサス
ペンド/レジュームスイッチが押されたという要因をこ
こで見つけるため、サスペンド動作を開始する。具体的
な内容はSMI発生時のハードウエアの動きによりSM
−RAMにPushされている24のCPUコンテキスト
のハードディスクへの保存、27,29,31,33,
34で示す各種IOレジスタのその時点でのステータス
のハードディスクへの保存、25のメインメモリの内容
のハードディスクへの保存、30のVRAM(ビデオメ
モリ)の内容のハードディスクへの保存、等である。こ
れらの情報はすべて22のハードディスクの特定のエリ
ア、例えば23で示すような特定のパーティションある
いは特定のファイルに格納される。必要なすべての情報
をハードディスクに保存した後にリアルタイムクロック
等に内蔵される不揮発性メモリの中の0Vサスペンド処
理実行フラグをオンにして、ソフトウエアから電源オフ
制御レジスタに命令を発行し、装置の電源をオフする処
理を行う。これで電子計算機の状態を完全にハードディ
スクに格納した状態で装置の電源がオフされたことにな
る。
【0026】(0Vサスペンドからのレジューム)次に
0Vサスペンドからのレジューム処理について第6図の
フローチャートを基に説明する。0Vサスペンドは完全
に装置の電源を切ってしまうため、レジューム処理の最
初は通常の電源オンと全く同じ処理で始まる。つまり、
電子計算機の電源が投入された時点で、CPUはROM
の内容を実行する。CPUは電源投入でリセットがかか
ると、特定のアドレスから実行を開始するようになって
いる。このCPUが最初に実行するアドレスを15のR
OMにハードウエア的に割り当てておき、このROMの
中にROM自身のプログラムの内容を検証するプログラ
ムやメインメモリやIOコントローラのテストを実行す
るプログラムをあらかじめ書き込んでおくことにより、
電源投入時に電子計算機を構成するハードウエアの自己
診断を一括して行っている。これらのハードウエアの初
期化及び診断がある程度終了し、ハードウエアの動作が
保証された時点で、初期診断プログラムは、不揮発性メ
モリ内に前回電源を切ったときの処理が0Vサスペンド
であったかどうかのフラグをチェックする。もし、チェ
ック結果が0Vサスペンドを示していなければそのまま
通常のOSブート処理を継続するが、チェック結果が0
Vサスペンドを指している場合には、自らソフトウエア
的にSMIを発行し、ハードディスクに保存しているす
べてのIOデバイス類の情報・CPUの状態・メモリの
内容をそれぞれのIOデバイス、メモリに書き戻す処理
を実行する。最後にCPUのResume命令によりCPU
のコンテキストにかかれていた0Vサスペンドのトリガ
となったSMIが発生する直前の実行アドレスに制御を
戻し、SMI発生以前の状態で動作を再開することがで
きる。ここでResume命令はSM RAM上にスタック
されたCPUのコンテキストをすべてCPUに書き戻す
Intel86系CPUの命令である。
【0027】(外部記憶装置を持たない電子計算機の0
Vサスペンドとレジューム)第1図を用いて通信手段を
介して接続している電子計算機の0Vサスペンドとレジ
ュームの処理を説明する。
【0028】稼働中の電子計算機100に、最優先割り
込みを使用して、割り込み先の電子計算機100の内部
状態を、同計算機の内部状態収集手段101により収集
する。収集した内部状態を通信手段を介し、稼働中の他
の電子計算機110の外部記憶装置114に保存した
後、割り込み先の電子計算機100の機能を停止する。
再起動時には、他の電子計算機110の外部記憶装置1
14に保存した内部状態を、内部状態復元手段102に
より通信手段を介して復元し、電子計算機100を再起
動させる。
【0029】これにより、電子計算機100に外部記憶
装置がなくても0Vサスペンドすることが可能となる。
【0030】(他の電子計算機の主記憶メモリを用いた
0Vサスペンドとレジューム)上記での内部状態の保存
を、他の電子計算機の主記憶メモリー113に保存する
事もできる。このようにすれば、他の電子計算機110
の外部記憶装置114に保存した場合よりも、0Vサス
ペンドからのレジュームを高速に行うことが可能とな
る。
【0031】(その他:内部状態を保存した先の電子計
算機の0Vサスペンドとレジューム)上記の処理手順で
0Vサスペンド状態になった電子計算機100の内部状
態を保存している他の電子計算機110が、さらに0V
サスペンドしても、最初に0Vサスペンドした電子計算
機100がレジューム出来るようにすることが出来る。
【0032】電子計算機100の内部状態を保存してい
る他の電子計算機110が、さらに0Vサスペンドする
処理を以下に述べる。
【0033】稼働中の電子計算機110に、最優先割り
込みを使用して、割り込み先の電子計算機110の内部
状態を、同計算機の内部状態収集手段111により収集
する。収集した内部状態を通信手段を介し、稼働中の他
の電子計算機120の外部記憶装置124または主記憶
メモリ123に保存する。また、内部状態収集手段11
1が電子計算機110に保存した電子計算機100の内
部状態も収集し、同様に稼働中の他の電子計算機120
に保存する。その後、割り込み先の電子計算機110の
機能を停止する。
【0034】最初に0Vサスペンドした電子計算機10
0がレジュームする処理を以下に述べる。
【0035】最初に0Vサスペンドした電子計算機10
0の再起動時には、内部状態復元手段102が、ブロー
ドキャストやポーリングなどの手法で、内部状態収集手
段に問い合わせ、内部状態保存先の電子計算機120の
内部状態収集手段121を特定する。特定された内部状
態復元手段102により稼働中の電子計算機120の外
部記憶装置124に保存した内部状態を、通信手段を介
して復元し、電子計算機100を再起動させる。
【0036】以上の処理により、他の電子計算機の0V
サスペンドからのレジュームに必要な内部状態を保存し
ている稼働中の電子計算機が0Vサスペンドを行って
も、最初に0Vサスペンド状態になった電子計算機10
0のレジュームを可能にすることが出来る。
【0037】
【発明の効果】本発明では、外部記憶装置や、高速な計
算処理能力を持たずに、通信手段を介した他の電子計算
機の外部記憶装置を用いたり、通信手段を介した他の電
子計算機と分散処理を行うことで、経済性・保守性・携
帯性を向上させた電子計算機システムでも、内蔵クロッ
ク以外の機能を完全に停止し、内蔵クロック・電力バッ
クアップの必要な不揮発性メモリ以外、電力を消費しな
い省電力モードを実現する手段を提供することが出来
る。
【0038】また、外部記憶装置を用いた場合よりも、
内蔵クロック以外の機能を完全に停止し、内蔵クロック
・電力バックアップの必要な不揮発性メモリ以外、電力
を消費しない省電力モードから、高速に復帰する手段を
提供することが出来る。
【図面の簡単な説明】
【図1】本発明の通信手段で接続された電子計算機シス
テムを説明する図。
【図2】省電力機能を有した電子計算機を説明するブロ
ック図。
【図3】SMI及びSMMの動作について説明する図。
【図4】ハードディスクを使用した場合の0Vサスペン
ドの動作を説明する図。
【図5】ハードディスクを使用した場合の0Vサスペン
ドの保存情報を説明する図。
【図6】0Vサスペンドからのレジューム処理について
説明する図。
【符号の説明】
100…外部記憶装置を持たない電子計算機、101…
内部状態収集手段、102…内部状態復元手段、
103…主記憶メモリ、110…外部記憶装
置を持つ電子計算機、 111…内部状態収集手段、
112…内部状態復元手段、113…主記憶メモリ、1
14…外部記憶装置、120…外部記憶装置を持つ電子
計算機、 121…内部状態収集手段、122…内部
状態復元手段、123…主記憶メモリ、124…外部記
憶装置、150…通信手段。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】複数の電子計算機が通信手段を介して接続
    されている電子計算機システムにおいて、一部または全
    部の電子計算機が最優先割り込み機能と、最優先割り込
    みをきっかけに、最優先割り込み先の電子計算機の一部
    または全部の内部状態を収集する内部状態収集手段と、
    収集した内部状態を保存する、通信手段を介して接続さ
    れる他の電子計算機の記憶装置と、最優先割り込み先の
    電子計算機の一部または全部の機能を停止する機能と、
    保存した内部状態を通信手段を介して転送しなおし、復
    元する内部状態復元手段と、内部状態を保存する直前の
    状態から再起動する機能とを有することを特徴とする、
    電子計算機システム
  2. 【請求項2】請求項1の内部状態収集手段において、そ
    の内部状態収集手段の存在する電子計算機の記憶装置に
    他の内部状態が保存されていた場合、これも収集し、通
    信手段を介して接続されるさらに他の電子計算機の記憶
    装置に保存することを特徴とする、電子計算機システ
    ム。
JP9153330A 1997-06-11 1997-06-11 ネットワーク介在型省電力機能付き電子計算機装置 Pending JPH113152A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9153330A JPH113152A (ja) 1997-06-11 1997-06-11 ネットワーク介在型省電力機能付き電子計算機装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9153330A JPH113152A (ja) 1997-06-11 1997-06-11 ネットワーク介在型省電力機能付き電子計算機装置

Publications (1)

Publication Number Publication Date
JPH113152A true JPH113152A (ja) 1999-01-06

Family

ID=15560141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9153330A Pending JPH113152A (ja) 1997-06-11 1997-06-11 ネットワーク介在型省電力機能付き電子計算機装置

Country Status (1)

Country Link
JP (1) JPH113152A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002354886A (ja) * 2001-05-28 2002-12-06 Matsushita Electric Works Ltd 手持ち式電動工具

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002354886A (ja) * 2001-05-28 2002-12-06 Matsushita Electric Works Ltd 手持ち式電動工具

Similar Documents

Publication Publication Date Title
US6243831B1 (en) Computer system with power loss protection mechanism
KR100352045B1 (ko) 컴퓨터시스템에서전력소모를감소시키기위한방법및장치
US5931951A (en) Computer system for preventing cache malfunction by invalidating the cache during a period of switching to normal operation mode from power saving mode
US5784628A (en) Method and system for controlling power consumption in a computer system
US6453423B1 (en) Computer remote power on
US6832311B2 (en) Information processing system and resume processing method used in the system
EP2367091B1 (en) Operating system independent network event handling
TWI407300B (zh) 電源管理控制器與方法
JP3106401B2 (ja) 情報処理システム
JP2838375B2 (ja) Scsiディスクドライブパワーダウン装置
JP3869049B2 (ja) コンピュータシステムにおけるスタンバイ中のデバイス構成のロス防止方法およびデバイス構成の捕捉のためのコントローラ回路
EP1351146A1 (en) Power management system and method with recovery after power failure
CN101634884B (zh) 电源管理控制器与方法
US7360045B2 (en) System and method for backing up data from a quiesced storage device
JP2002215597A (ja) マルチプロセッサ装置
JPH04362717A (ja) システム再起動装置
US6154846A (en) System for controlling a power saving mode in a computer system
US20190004818A1 (en) Method of UEFI Shell for Supporting Power Saving Mode and Computer System thereof
JP3102455B2 (ja) 情報処理システム
US20040103345A1 (en) Method, apparatus and system for ensuring reliable power down of a personal computer
US6567931B1 (en) Preventing false remote system wake events following AC power loss
CN101281416A (zh) 确保***关机完成的方法
JP3961669B2 (ja) コンピュータシステムおよびデータ転送制御方法
JPH113152A (ja) ネットワーク介在型省電力機能付き電子計算機装置
JPH11102238A (ja) コンピュータシステムおよびそのシステムにおけるサスペンド制御方法