JPH11274359A - Manufacture of ceramic multilayer circuit board and motherboard thereof - Google Patents
Manufacture of ceramic multilayer circuit board and motherboard thereofInfo
- Publication number
- JPH11274359A JPH11274359A JP7680798A JP7680798A JPH11274359A JP H11274359 A JPH11274359 A JP H11274359A JP 7680798 A JP7680798 A JP 7680798A JP 7680798 A JP7680798 A JP 7680798A JP H11274359 A JPH11274359 A JP H11274359A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer circuit
- ceramic multilayer
- circuit board
- motherboard
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、セラミック多層
回路基板の製造方法およびセラミック多層回路基板用親
基板に関するもので、特に、高い寸法精度をもってセラ
ミック多層回路基板を製造するための技術に関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a ceramic multilayer circuit board and a mother board for a ceramic multilayer circuit board, and more particularly to a technique for manufacturing a ceramic multilayer circuit board with high dimensional accuracy. .
【０００２】[0002]
【従来の技術】図４（１）には、焼成前の生の状態にあ
る従来のセラミック多層回路基板用親基板１が平面図で
示されている。従来の親基板１は、図４（１）に示すよ
うな正方形あるいは長方形であることがほとんどであ
る。この親基板１は、ここから６×６個すなわち３６個
の子基板としてのセラミック多層回路基板２を切り出す
ことが意図されている。2. Description of the Related Art FIG. 4A is a plan view showing a conventional ceramic multilayer circuit board parent substrate 1 in a raw state before firing. In most cases, the conventional mother board 1 is square or rectangular as shown in FIG. The mother board 1 is intended to cut out 6 × 6, that is, 36, sub-boards of the ceramic multilayer circuit board 2 therefrom.
【０００３】このような親基板１を得るため、たとえば
正方形に打ち抜かれた複数のセラミックグリーンシート
３を用意し、各セラミックグリーンシート３における、
各セラミック多層回路基板２となるべき領域に対応する
各領域に対して、各セラミック多層回路基板２にとって
必要な配線パターンの印刷等を施した後、これらセラミ
ックグリーンシート３を積み重ね、次いでプレスするこ
とが行なわれる。図４（１）では、生の親基板１におけ
る最も上にあるセラミックグリーンシート３が図示され
ている。In order to obtain such a mother substrate 1, a plurality of ceramic green sheets 3 punched out in a square, for example, are prepared.
After printing a wiring pattern necessary for each ceramic multilayer circuit board 2 on each area corresponding to the area to be each ceramic multilayer circuit board 2, the ceramic green sheets 3 are stacked and then pressed. Is performed. FIG. 4A shows the uppermost ceramic green sheet 3 in the raw mother substrate 1.
【０００４】このような生の親基板１は、次いで焼成さ
れる。この焼成によって、生の親基板１は収縮して、理
想的には、図４（２）に示すような焼結後の親基板１が
得られる。このとき、生の親基板１上における点ａ１〜
ａ９は、焼結後の親基板１上における点ｂ１〜ｂ９にそ
れぞれ対応する。たとえば、焼成前の親基板１が１２ｃ
ｍ角であるとき、焼成後の親基板１は約１０ｃｍ角とな
るように収縮している。[0004] Such a raw parent substrate 1 is then fired. By this firing, the raw parent substrate 1 shrinks, and ideally, the sintered parent substrate 1 as shown in FIG. 4 (2) is obtained. At this time, the points a1 to a1 on the raw parent substrate 1
a9 corresponds to points b1 to b9 on the mother substrate 1 after sintering, respectively. For example, the parent substrate 1 before firing is 12c
When it is m-square, the parent substrate 1 after firing is shrunk to be about 10 cm square.
【０００５】次に、親基板１における各セラミック多層
回路基板２に対応する位置に、たとえば部品搭載用の導
電ランドが形成されている場合には、これら導電ランド
の所定の位置にメタルマスクなどを用いて半田クリーム
を印刷したり、ベアチップを搭載したり、半導体チップ
など、その他の電子部品を搭載したりすることが行なわ
れる。[0005] Next, when conductive lands for mounting components, for example, are formed at positions corresponding to the respective ceramic multilayer circuit boards 2 on the parent substrate 1, a metal mask or the like is placed at predetermined positions of these conductive lands. Printing of a solder cream, mounting of a bare chip, and mounting of other electronic components such as a semiconductor chip are performed using such a method.
【０００６】そして、親基板１からセラミック多層回路
基板２が切り出され、個々の独立した複数個のセラミッ
ク多層回路基板２が得られる。[0006] Then, the ceramic multilayer circuit board 2 is cut out from the parent board 1 to obtain a plurality of individual ceramic multilayer circuit boards 2.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、上述し
た親基板１の焼成工程において、通常は、図４（２）に
示すように等方的には収縮せず、たとえば図４（３）に
示すように歪んで収縮する。その原因は、次のように考
えられる。図５を参照して、（１）は、焼成前の親基板
１の平面図を図解的に示している。親基板１は、通常、
１０枚以上のセラミックグリーンシートを積み重ねた状
態となっているが、このような親基板１を焼成炉に入れ
たときには、特に親基板１の厚み方向の中央部において
は、その上下からの熱伝導よりも、矢印４で示すような
側面方向からの熱輻射が支配的となる。そのため、Ａ部
およびＤ部においては、２方向からの熱輻射を受ける
が、Ｂ部およびＣ部においては、１方向からしか熱輻射
を受けない。However, in the above-described firing step of the mother substrate 1, the shrinkage does not usually occur isotropically as shown in FIG. Shrink and shrink. The cause is considered as follows. Referring to FIG. 5, (1) schematically shows a plan view of the parent substrate 1 before firing. The parent board 1 is usually
Although a state in which ten or more ceramic green sheets are stacked, when such a parent substrate 1 is placed in a firing furnace, heat conduction from the top and bottom of the central substrate in the thickness direction of the parent substrate 1 is particularly large. Rather, heat radiation from the side direction as shown by arrow 4 becomes dominant. Therefore, the heat radiation from two directions is received in the part A and the heat radiation in the part B, but the heat radiation is received only from one direction in the heat radiation in the part B and the heat radiation.
【０００８】その結果、焼成炉において焼成温度に保た
れるとき、親基板１は、平面視において、たとえば図５
（２）に示すように歪み、また、親基板１の表面には、
図示しないが、うねりが生じる。そして、焼結後の親基
板１を焼成炉から出したときには、たとえば図５（３）
に示すような歪みが残ることが多い。この図５（３）に
示すように歪んだ親基板１においては、図４（１）に示
した焼成前における点ａ１〜ａ９が、それぞれ、図４
（３）に示す点ｃ１〜ｃ９のようにずれてしまってい
る。たとえば、焼成後の寸法が１０ｃｍ角に設定された
親基板１にあっては、図５（３）に示した最大歪み量５
が１５０μｍにまで達することがある。As a result, when the firing temperature is maintained in the firing furnace, the master substrate 1 is, for example, shown in FIG.
As shown in (2), the surface is distorted.
Although not shown, undulation occurs. Then, when the sintered mother substrate 1 is taken out of the firing furnace, for example, as shown in FIG.
Distortion often remains. In the parent substrate 1 which is distorted as shown in FIG. 5C, points a1 to a9 before firing shown in FIG.
They are shifted like points c1 to c9 shown in (3). For example, in the case of the parent substrate 1 whose size after firing is set to 10 cm square, the maximum distortion amount 5 shown in FIG.
May reach 150 μm.
【０００９】このように歪みが生じた親基板１に対し
て、前述したように、たとえば、メタルマスクを用い
て、半田クリームを印刷しようとするとき、マスクは、
図４（２）に示すように歪みのない親基板１に適合する
ように製作されているため、図４（３）のように歪みの
生じた親基板１上に重ねると、親基板１の表面に形成さ
れた導電ランドとの間でずれを生じてしまう。そのた
め、実装の高密度化を図ることに対する障害となる。As described above, when the solder cream is to be printed on the distorted parent substrate 1 using, for example, a metal mask, the mask is
As shown in FIG. 4 (2), since it is manufactured so as to be compatible with the parent substrate 1 having no distortion, as shown in FIG. A deviation occurs from the conductive land formed on the surface. This is an obstacle to increasing the mounting density.
【００１０】また、親基板１内の各セラミック多層回路
基板２となるべき領域の所定の位置に、たとえばベアチ
ップのような電子部品を搭載しようとする場合には、個
々のセラミック多層回路基板２の位置をセンサにより検
知してから搭載することも可能である。したがって、こ
のようにすれば、上述したような歪みによるずれの問題
はある程度軽減されることになるが、図４（３）に示す
ように、３６個のセラミック多層回路基板２の各位置を
センサによって検知するには時間がかかり、実用的では
ない。そのため、たとえば、図４（３）に示した点ｃ１
〜ｃ９の９つの点のみをセンサによって検知することな
どが行なわれる。しかしながら、親基板１が図４（３）
に示すように複雑に歪んでいる場合には、精度高く電子
部品を搭載するには限界がある。When an electronic component such as a bare chip is to be mounted at a predetermined position in a region to be each of the ceramic multilayer circuit boards 2 in the mother board 1, each of the ceramic multilayer circuit boards 2 is to be mounted. It is also possible to mount after detecting the position with a sensor. Accordingly, the above-described problem of the displacement due to the distortion can be reduced to some extent. However, as shown in FIG. 4 (3), each position of the 36 ceramic multilayer circuit boards 2 is Detection is time consuming and impractical. Therefore, for example, the point c1 shown in FIG.
For example, only the nine points c9 to c9 are detected by the sensor. However, the mother board 1 is not shown in FIG.
In the case of complicated distortion as shown in (1), there is a limit in mounting electronic components with high accuracy.
【００１１】そこで、この発明の目的は、上述したよう
な問題を解決し得る、セラミック多層回路基板の製造方
法およびセラミック多層回路基板用親基板を提供しよう
とすることである。An object of the present invention is to provide a method of manufacturing a ceramic multilayer circuit board and a mother board for a ceramic multilayer circuit board which can solve the above-mentioned problems.
【００１２】[0012]
【課題を解決するための手段】この発明は、まず、セラ
ミック多層回路基板の製造方法に向けられる。この製造
方法は、少なくとも１つのセラミック多層回路基板を切
り出すための焼成前の生の状態にある親基板を用意する
工程と、生の親基板を焼成する工程と、焼成によって得
られた焼結後の親基板からセラミック多層回路基板を切
り出す工程とを備えるものであるが、上述した技術的課
題を解決するため、実質的に円形の親基板が用意され、
この実質的に円形の親基板が焼成されることを特徴とし
ている。SUMMARY OF THE INVENTION The present invention is first directed to a method for manufacturing a ceramic multilayer circuit board. The method comprises the steps of: preparing a raw parent substrate before firing to cut out at least one ceramic multilayer circuit board; firing the raw parent substrate; A step of cutting out the ceramic multilayer circuit board from the parent board of the above, but in order to solve the above-mentioned technical problem, a substantially circular parent board is prepared,
The substantially circular parent substrate is fired.
【００１３】この発明に係るセラミック多層回路基板の
製造方法において、好ましくは、１つの親基板から複数
のセラミック多層回路基板を切り出すようにされる。ま
た、この発明に係るセラミック多層回路基板の製造方法
は、好ましくは、生の親基板の少なくとも一方の主面上
に、セラミック多層回路基板の輪郭に沿うブレーク用の
切り込みを設ける工程をさらに備えており、この切り込
みを介して親基板をブレークすることによって、セラミ
ック多層回路基板を切り出すようにされる。In the method for manufacturing a ceramic multilayer circuit board according to the present invention, preferably, a plurality of ceramic multilayer circuit boards are cut out from one parent board. In addition, the method for manufacturing a ceramic multilayer circuit board according to the present invention preferably further includes a step of providing a cut for break along the contour of the ceramic multilayer circuit board on at least one main surface of the raw mother board. The ceramic multilayer circuit board is cut out by breaking the parent board through the cut.
【００１４】また、この発明は、少なくとも１つのセラ
ミック多層回路基板を切り出すためのセラミック多層回
路基板用親基板にも向けられる。この発明では、このよ
うなセラミック多層回路基板用親基板が、焼成前の生の
状態で実質的に円形をなしていることを特徴としてい
る。また、この発明において、セラミック多層回路基板
用親基板は、その直径が５ｃｍ以上であることが好まし
い。The present invention is also directed to a ceramic multilayer circuit board parent board for cutting at least one ceramic multilayer circuit board. The present invention is characterized in that such a mother substrate for a ceramic multilayer circuit board has a substantially circular shape in a raw state before firing. In the present invention, it is preferable that the diameter of the parent substrate for a ceramic multilayer circuit board is 5 cm or more.
【００１５】[0015]
【発明の実施の形態】図１は、この発明の一実施形態に
よるセラミック多層回路基板用親基板１１を示す斜視図
である。図１に示すように、親基板１１は、実質的に円
形をなしている。親基板１１は、ここから複数、たとえ
ば６×６個すなわち３６個のセラミック多層回路基板１
２を切り出すためのものである。これらセラミック多層
回路基板１２となるべき各領域の表面には、図１におい
て概略的に示すような導電ランド１３が形成されてい
る。また、図示しないが、セラミック多層回路基板１２
となるべき各領域の内部にも、配線パターンやビアホー
ル接続部のような配線導体等が形成されている。また、
各セラミック多層回路基板１２の輪郭に沿うように、ブ
レーク用の切り込み１４が設けられ、セラミック多層回
路基板１２を切り出す際には、これら切り込み１４を介
して親基板１１をブレークすることが行なわれる。FIG. 1 is a perspective view showing a parent substrate 11 for a ceramic multilayer circuit board according to an embodiment of the present invention. As shown in FIG. 1, the mother board 11 has a substantially circular shape. The parent substrate 11 is a plurality of, for example, 6 × 6, that is, 36 ceramic multilayer circuit boards 1
This is for cutting out 2. Conductive lands 13 as schematically shown in FIG. 1 are formed on the surfaces of the respective regions to become the ceramic multilayer circuit boards 12. Although not shown, the ceramic multilayer circuit board 12
Wiring conductors such as wiring patterns and via hole connection portions are also formed inside each of the regions to be formed. Also,
Cuts 14 for break are provided along the outline of each ceramic multilayer circuit board 12, and when the ceramic multilayer circuit board 12 is cut out, the mother board 11 is broken through these cuts 14.
【００１６】上述したような親基板１１を得るため、図
２に示すように、複数のセラミックグリーンシート１５
ａ，１５ｂ，１５ｃ，…，１５ｎが用意される。セラミ
ックグリーンシート１５ａ，…，１５ｎは、たとえば、
ＢａＯ、Ａｌ2 Ｏ3 およびＳｉＯ2 を主成分とする低温
焼結セラミック材料を含む厚み２００μｍのセラミック
グリーンシートを直径１７ｃｍの円板状に打ち抜いて得
られたものである。In order to obtain the parent substrate 11 as described above, as shown in FIG.
a, 15b, 15c,..., 15n are prepared. The ceramic green sheets 15a,.
It is obtained by punching a ceramic green sheet having a thickness of 200 μm containing a low-temperature sintered ceramic material containing BaO, Al 2 O 3 and SiO 2 as main components into a disk having a diameter of 17 cm.
【００１７】図２において、最も上に位置するセラミッ
クグリーンシート１５ａにおける各セラミック多層回路
基板１２に対応する領域に形成された前述の導電ランド
１３が図示されているように、得ようとするセラミック
多層回路基板１２にとって必要な導電ランド１３を含む
配線パターンやビアホール接続部のような配線導体等
が、セラミックグリーンシート１５ａ，…，１５ｎのう
ちの特定のものに形成される。このような配線導体等の
形成のために、たとえば、銅ペーストが用いられ、スク
リーン印刷が適用される。In FIG. 2, the above-mentioned conductive lands 13 formed in the region corresponding to each ceramic multilayer circuit board 12 in the uppermost ceramic green sheet 15a are shown, as shown in FIG. A wiring pattern including a conductive land 13 necessary for the circuit board 12 and a wiring conductor such as a via hole connection portion are formed on a specific one of the ceramic green sheets 15a,..., 15n. For forming such wiring conductors and the like, for example, a copper paste is used, and screen printing is applied.
【００１８】次いで、乾燥工程を経た後、複数のセラミ
ックグリーンシート１５ａ，…，１５ｎは積み重ねら
れ、プレスされ、それによって、焼成前の生の状態にあ
る親基板１１が得られる。次に、各セラミック多層回路
基板１２の輪郭に沿うように、図１に示したブレーク用
の切り込み１４が設けられる。Next, after a drying step, the plurality of ceramic green sheets 15a,..., 15n are stacked and pressed, whereby the mother substrate 11 in a raw state before firing is obtained. Next, break notches 14 shown in FIG. 1 are provided along the outline of each ceramic multilayer circuit board 12.
【００１９】なお、円形の親基板１１を得るために、上
述したように、前もって円板状に打ち抜かれたセラミッ
クグリーンシート１５ａ，…，１５ｎを積み重ねる方法
に代えて、積み重ね後において、円板状に打ち抜く方法
を採用してもよい。次に、生の親基板１１を焼成する工
程が実施される。たとえば、親基板１１を、中性雰囲気
中において９８０℃の温度で焼成することが行なわれ
る。これによって、焼結後の親基板１１が得られる。前
述したように、たとえば、直径１７ｃｍの円板状のセラ
ミックグリーンシート１５ａ，…，１５ｎを用いたと
き、焼成後の親基板１１の直径は約１４ｃｍとなる。In order to obtain the circular parent substrate 11, as described above, instead of stacking the ceramic green sheets 15a,. May be adopted. Next, a step of firing the raw parent substrate 11 is performed. For example, firing base substrate 11 at a temperature of 980 ° C. in a neutral atmosphere is performed. As a result, the sintered parent substrate 11 is obtained. As described above, for example, when the disc-shaped ceramic green sheets 15a,..., 15n having a diameter of 17 cm are used, the diameter of the parent substrate 11 after firing is about 14 cm.
【００２０】この焼成工程において、上述のように、親
基板１１は収縮するが、親基板１１は実質的に円形であ
るため、焼成時の輻射熱は親基板１１に対して等方的に
付与される。したがって、焼結に伴う親基板１１の収縮
も、円形を保ったまま進行し、親基板１１の焼成前の形
状と焼成後の形状とは互いに実質的に相似形となる。そ
の結果、導電ランド１３のような配線導体等も、等方的
に収縮することになる。In this baking step, as described above, the parent substrate 11 contracts, but since the parent substrate 11 is substantially circular, the radiant heat at the time of firing is isotropically applied to the parent substrate 11. You. Accordingly, the shrinkage of the parent substrate 11 due to sintering also proceeds while maintaining a circular shape, and the shape of the parent substrate 11 before firing and the shape after firing become substantially similar to each other. As a result, wiring conductors such as the conductive lands 13 also contract isotropically.
【００２１】このように、親基板１１が円形であるた
め、焼成工程で生じる収縮が等方的に生じ、歪みを小さ
くできることを確認するため、焼成前の生の状態で正方
形の親基板と円形の親基板とのそれぞれについて種々の
寸法の試料を用意し、これら試料の焼成後における最大
歪み量を評価した。以下の表１にその結果が示されてい
る。As described above, since the parent substrate 11 is circular, the shrinkage generated in the firing step isotropically generated, and it is confirmed that the distortion can be reduced. Samples of various dimensions were prepared for each of the parent substrates, and the maximum strain amount of these samples after firing was evaluated. The results are shown in Table 1 below.
【００２２】[0022]
【表１】 表１において、「寸法」は各親基板の焼結後の寸法を示
し、「最大歪み量」は図５（３）に示した最大歪み量５
に相当するものである。[Table 1] In Table 1, “dimension” indicates the size of each parent substrate after sintering, and “maximum strain amount” indicates the maximum strain amount 5 shown in FIG.
Is equivalent to
【００２３】表１からわかるように、正方形の親基板
は、その寸法の増大にほぼ比例して、最大歪み量が増大
しているのに対し、円形の親基板では、寸法が異なって
も、最大歪み量があまり変化せず、また、歪み量自身も
小さく抑えられている。また、円形の親基板における寸
法と最大歪み量との関係を見ればわかるように、直径３
ｃｍの場合と直径５ｃｍの場合とにおける最大歪み量を
比較すれば、両者とも２５μｍと互いに等しい値を示し
ている。これに対して、直径が５ｃｍから２倍の１０ｃ
ｍにまで大きくなっても、最大歪み量については、２５
μｍから１．２倍の３０μｍにまでしか増加していな
い。このことから、直径５ｃｍ以上の親基板において、
焼成による歪みを低減する効果が顕著に現れていること
がわかる。As can be seen from Table 1, the maximum distortion amount of the square parent substrate increases substantially in proportion to the increase in the dimensions, whereas the circular parent substrate has different dimensions even if the dimensions are different. The maximum distortion amount does not change much, and the distortion amount itself is kept small. In addition, as can be seen from the relationship between the size of the circular parent substrate and the maximum amount of distortion, the diameter is 3 mm.
Comparing the maximum strain amount in the case of cm and the case of the diameter of 5 cm, both show a value equal to 25 μm. On the other hand, the diameter is 5cm to double 10c.
m, the maximum distortion amount is 25
It has increased only from μm to 1.2 μm to 30 μm. From this, in the parent substrate having a diameter of 5 cm or more,
It can be seen that the effect of reducing the distortion due to firing is remarkably exhibited.
【００２４】次に、必要に応じて、焼結後の親基板１１
の表面の導電ランド１３の所望の位置に、たとえばメタ
ルマスクを用いて半田クリームが印刷された後、たとえ
ばベアチップのような電子部品が搭載され、所望の半田
付けが達成される。このような半田クリームの印刷や電
子部品の搭載を行なうとき、親基板１１を円形のままで
取り扱ってもよいが、親基板１１の円周の一部を適当に
ブレークして直線部を形成した状態で行なう方が作業性
に優れている。Next, if necessary, the sintered mother substrate 11
After a solder cream is printed on a desired position of the conductive land 13 on the surface of the substrate by using, for example, a metal mask, an electronic component such as a bare chip is mounted, and desired soldering is achieved. When printing such a solder cream or mounting electronic components, the parent substrate 11 may be handled in a circular shape. However, a part of the circumference of the parent substrate 11 is appropriately broken to form a linear portion. Performing in a state is excellent in workability.
【００２５】なお、親基板１１の表面上の導電ランド１
３のような配線パターンを、親基板１１の焼結後に形成
する場合もある。この場合、たとえば、リソグラフィを
使って、パターニングされた金属薄膜を形成する方法を
採用することがある。この場合、親基板１１の表面にレ
ジストを塗布するが、このレジスト塗布のためにスピン
コータを有利に適用することができる。すなわち、スピ
ンコータによってレジストを塗布する場合、図４に示し
た従来の親基板１のように正方形または長方形である
と、表面張力のため隅の部分において膜厚が厚くなり、
均一な膜厚を得ることが困難であるが、この実施形態の
ように円形の親基板１１であれば、均一な膜厚をもって
レジストを塗布することが可能で、そのため、金属薄膜
のパターニング精度が向上する。The conductive land 1 on the surface of the parent substrate 11
A wiring pattern such as 3 may be formed after sintering of the mother substrate 11. In this case, for example, a method of forming a patterned metal thin film using lithography may be adopted. In this case, a resist is applied to the surface of the mother substrate 11, and a spin coater can be advantageously applied for applying the resist. That is, when a resist is applied by a spin coater, if the resist is square or rectangular as in the conventional master substrate 1 shown in FIG.
Although it is difficult to obtain a uniform film thickness, the resist can be applied with a uniform film thickness in the case of the circular parent substrate 11 as in this embodiment, and therefore, the patterning accuracy of the metal thin film is reduced. improves.
【００２６】また、焼結による親基板１１の収縮率は、
ロットの変更により変動することがあるが、収縮は実質
的に相似形を維持した状態で生じるので、導電ランド１
３を形成するときに用いられるマスクや半田クリームを
印刷するときに用いられるマスク等としては、外径の異
なるものを複数種類用意しておけば、収縮率の変動に即
座に対応することができる。The shrinkage ratio of the parent substrate 11 due to sintering is
Although it may fluctuate due to a change in lot, since the contraction occurs while maintaining a substantially similar shape, the conductive land 1
If a plurality of masks having different outer diameters are prepared as masks used for forming 3 or printing solder cream, it is possible to immediately respond to fluctuations in shrinkage. .
【００２７】次に、親基板１１は、切り込み１４を介し
て、ブレークされることにより、複数、たとえば３６個
のセラミック多層回路基板１２が切り出される。以上説
明した実施形態では、親基板１１における四辺形、より
具体的には、正方形の領域から複数個のセラミック多層
回路基板１２を切り出すようにしたが、図３に示すよう
に、親基板１１の円周部分と正方形との間の領域も、セ
ラミック多層回路基板１２を切り出すための領域として
使用してもよい。Next, a plurality of, for example, 36 ceramic multilayer circuit boards 12 are cut out by breaking the parent board 11 through the cuts 14. In the embodiment described above, a plurality of ceramic multilayer circuit boards 12 are cut out from a quadrilateral, more specifically, a square area of the parent board 11, but as shown in FIG. The area between the circumference and the square may also be used as an area for cutting out the ceramic multilayer circuit board 12.
【００２８】以上、この発明を図示した実施形態に関連
して説明したが、この発明の範囲内において、その他、
種々の変形例が可能である。たとえば、図示の実施形態
では、１つの親基板１１から複数のセラミック多層回路
基板１２を切り出すようにしたが、１つの親基板から単
に１つのセラミック多層回路基板を切り出すように親基
板の寸法を設定してもよい。As described above, the present invention has been described in relation to the illustrated embodiment.
Various modifications are possible. For example, in the illustrated embodiment, a plurality of ceramic multilayer circuit boards 12 are cut out from one master board 11, but the dimensions of the master board are set such that only one ceramic multilayer circuit board is cut out from one master board. May be.
【００２９】[0029]
【発明の効果】以上のように、この発明によれば、セラ
ミック多層回路基板を切り出すための親基板が、焼成前
の生の状態で実質的に円形をなしているので、焼成工程
において輻射熱を親基板に対して等方的に付与すること
ができるようになり、実質的に相似形を維持したまま、
焼成による収縮を生じさせることができる。したがっ
て、焼結後の親基板において不所望な歪みが生じること
を抑制でき、この親基板の状態で進める導電ランドの形
成や半田クリームの印刷や電子部品の搭載等の各工程で
の精度を高めることができるとともに、この親基板から
切り出されたセラミック多層回路基板の精度も高めるこ
とができる。As described above, according to the present invention, the parent substrate for cutting out the ceramic multilayer circuit board is substantially circular in a raw state before firing, so that radiant heat is generated in the firing step. It becomes possible to apply isotropically to the parent substrate, and while maintaining a substantially similar shape,
Shrinkage due to firing can be caused. Therefore, it is possible to suppress the occurrence of undesired distortion in the mother substrate after sintering, and to enhance the accuracy in each step of forming the conductive land, printing the solder cream, mounting electronic components, and the like in the state of the mother substrate. In addition to this, the accuracy of the ceramic multilayer circuit board cut out from the mother board can be improved.
【００３０】また、円形の親基板は、実質的に相似形を
維持したまま収縮するので、たとえばロットの変更によ
る収縮率の変動が生じても、親基板に対して適用される
各種パターン形成のためのマスク等として、外径の異な
るものを予め複数種類用意しておけば、収縮率の変動に
即座に対応することができる。また、親基板が円形であ
るので、この親基板上にたとえばレジストを塗布するた
めにスピンコータを適用したとき、均一な膜厚をもって
レジスト等を塗布することが容易になる。Further, since the circular parent substrate shrinks while maintaining a substantially similar shape, even if the shrinkage ratio varies due to a change in lot, for example, various patterns applied to the parent substrate can be formed. If a plurality of masks having different outer diameters are prepared in advance as a mask or the like, it is possible to immediately respond to a change in the shrinkage ratio. Further, since the parent substrate is circular, when a spin coater is applied on the parent substrate, for example, to apply a resist, it becomes easy to apply the resist or the like with a uniform film thickness.
【００３１】この発明において、焼結後の親基板の直径
が５ｃｍ以上となるようにされると、前述した実験例か
ら明らかなように、焼成による歪みを抑制する効果がよ
り顕著に現れる。また、この発明において、生の親基板
にブレーク用の切り込みを設けておくと、セラミック多
層回路基板を切り出す工程を能率的に進めることができ
るとともに、このような切り込みは、焼成時において生
じる親基板のうねりを抑制する効果もあり、焼結後の親
基板の平坦化にも寄与させることができる。In the present invention, when the diameter of the parent substrate after sintering is set to 5 cm or more, the effect of suppressing the distortion due to firing is more remarkably exhibited, as is apparent from the above-described experimental examples. Further, in the present invention, if a cut for a break is provided in the raw master substrate, the step of cutting out the ceramic multilayer circuit board can be efficiently performed, and such a cut is caused by the master substrate generated during firing. It also has the effect of suppressing undulation and can contribute to the flattening of the parent substrate after sintering.
【図１】この発明の一実施形態によるセラミック多層回
路基板用親基板１１を示す斜視図である。FIG. 1 is a perspective view showing a parent substrate 11 for a ceramic multilayer circuit board according to an embodiment of the present invention.
【図２】図１に示した親基板１１を得るために用意され
るセラミックグリーンシート１５ａ，…，１５ｎを互い
に分離して示す斜視図である。FIG. 2 is a perspective view showing ceramic green sheets 15a,..., 15n prepared for obtaining the mother board 11 shown in FIG.
【図３】親基板１１から複数のセラミック多層回路基板
１２を切り出す態様の他の例を示す平面図である。FIG. 3 is a plan view showing another example of a mode in which a plurality of ceramic multilayer circuit boards 12 are cut out from a mother board 11;
【図４】この発明にとって興味ある従来のセラミック多
層回路基板用親基板１を示す平面図であり、（１）は焼
成前の状態、（２）は焼成後の理想的な状態、（３）は
焼成後において歪みが生じた状態を示している。FIG. 4 is a plan view showing a conventional ceramic multilayer circuit board parent substrate 1 which is of interest to the present invention, wherein (1) is a state before firing, (2) is an ideal state after firing, and (3). Indicates a state in which distortion has occurred after firing.
【図５】図４（３）に示した歪みが生じる原因を説明す
るための親基板１の平面図であり、（１）は焼成時にお
いて親基板１に及ぼされる熱輻射の状態を示し、（２）
は焼成温度にあるときの親基板１の状態を示し、（３）
は焼成後の親基板１の状態を示している。FIG. 5 is a plan view of the parent substrate 1 for explaining the cause of the distortion shown in FIG. 4 (3), wherein (1) shows a state of heat radiation applied to the parent substrate 1 during firing; (2)
Indicates the state of the parent substrate 1 at the firing temperature, and (3)
Indicates the state of the parent substrate 1 after firing.
１１ 親基板 １２ セラミック多層回路基板 １４ 切り込み １５ａ，…，１５ｎセラミックグリーンシート DESCRIPTION OF SYMBOLS 11 Parent board 12 Ceramic multilayer circuit board 14 Cut 15a, ..., 15n ceramic green sheet
Claims (6)
板を切り出すための焼成前の生の状態にある親基板を用
意する工程と、生の前記親基板を焼成する工程と、焼成
によって得られた焼結後の前記親基板から前記セラミッ
ク多層回路基板を切り出す工程とを備え、 前記親基板を用意する工程は、実質的に円形の親基板を
用意する工程を含み、前記生の親基板を焼成する工程
は、前記実質的に円形の親基板を焼成する工程を含む、
セラミック多層回路基板の製造方法。1. A step of preparing a raw parent substrate before firing for cutting out at least one ceramic multilayer circuit board; a step of firing the raw parent substrate; and a sintering obtained by firing. Cutting out the ceramic multilayer circuit board from the parent substrate, and preparing the parent substrate includes preparing a substantially circular parent substrate, and firing the raw parent substrate. Comprises firing the substantially circular parent substrate,
A method for manufacturing a ceramic multilayer circuit board.
工程は、１つの前記親基板から複数の前記セラミック多
層回路基板を切り出す工程を含む、請求項１に記載のセ
ラミック多層回路基板の製造方法。2. The method according to claim 1, wherein the step of cutting out the ceramic multilayer circuit board includes the step of cutting out a plurality of the ceramic multilayer circuit boards from one parent board.
上に、前記セラミック多層回路基板の輪郭に沿うブレー
ク用の切り込みを設ける工程をさらに備え、前記セラミ
ック多層回路基板を切り出す工程は、前記切り込みを介
して前記親基板をブレークする工程を含む、請求項１ま
たは２に記載のセラミック多層回路基板の製造方法。3. The method according to claim 1, further comprising the step of: providing a cut for breaking along a contour of the ceramic multilayer circuit board on at least one main surface of the raw mother board; and cutting the ceramic multilayer circuit board, 3. The method for manufacturing a ceramic multilayer circuit board according to claim 1, further comprising a step of breaking the parent board through a cut.
上である、請求項１ないし３のいずれかに記載のセラミ
ック多層回路基板の製造方法。4. The method for manufacturing a ceramic multilayer circuit board according to claim 1, wherein the diameter of said mother board after sintering is 5 cm or more.
板を切り出すためのセラミック多層回路基板用親基板で
あって、焼成前の生の状態で実質的に円形をなしてい
る、セラミック多層回路基板用親基板。5. A master substrate for a ceramic multilayer circuit board for cutting out at least one ceramic multilayer circuit board, wherein the master substrate for a ceramic multilayer circuit board has a substantially circular shape in a raw state before firing. .
載のセラミック多層回路基板用親基板。6. The mother board for a ceramic multilayer circuit board according to claim 5, having a diameter of 5 cm or more.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7680798A JPH11274359A (en) | 1998-03-25 | 1998-03-25 | Manufacture of ceramic multilayer circuit board and motherboard thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7680798A JPH11274359A (en) | 1998-03-25 | 1998-03-25 | Manufacture of ceramic multilayer circuit board and motherboard thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11274359A true JPH11274359A (en) | 1999-10-08 |
Family
ID=13615946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7680798A Pending JPH11274359A (en) | 1998-03-25 | 1998-03-25 | Manufacture of ceramic multilayer circuit board and motherboard thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11274359A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113660781A (en) * | 2021-08-17 | 2021-11-16 | 江西景旺精密电路有限公司 | PCB processing technology |
-
1998
- 1998-03-25 JP JP7680798A patent/JPH11274359A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113660781A (en) * | 2021-08-17 | 2021-11-16 | 江西景旺精密电路有限公司 | PCB processing technology |
| CN113660781B (en) * | 2021-08-17 | 2023-03-28 | 江西景旺精密电路有限公司 | PCB processing technology |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3351043B2 (en) | Method for manufacturing multilayer ceramic substrate | |
| JPH11274359A (en) | Manufacture of ceramic multilayer circuit board and motherboard thereof | |
| US20090002124A1 (en) | Apertured chip resistor and method for fabricating same | |
| JPS61124197A (en) | Manufacture of ceramic multilayer circuit board | |
| JPS59132698A (en) | Method of producing multilayer ceramic circuit board | |
| JPH09283654A (en) | Glass ceramic board and manufacture thereof | |
| JPS5924542B2 (en) | Method for manufacturing substrates for semiconductor devices | |
| JP2000332378A (en) | Manufacture of wiring substrate | |
| JPH06268376A (en) | Manufacture of multilayer circuit board | |
| JPS62149190A (en) | Manufacture of ceramic circuit board | |
| TW571426B (en) | Manufacturing method of non-optical etched thin film resistor | |
| JPH03151655A (en) | Manufacture of insulation substrate of package for integrated circuit | |
| JPH04346492A (en) | Manufacture of hybrid integrated circuit board | |
| JP2681205B2 (en) | Printed wiring board with membrane element | |
| KR100476027B1 (en) | Method for manufacturing ceramic stacking device with built-in capacitor | |
| WO1979000860A1 (en) | Ceramic condenser and method of manufacturing the same | |
| JPH07202428A (en) | Production of multilayer circuit board | |
| JP2757349B2 (en) | Hybrid integrated circuit substrate and method of manufacturing hybrid integrated circuit device using the same | |
| JP2003304060A (en) | Method of manufacturing double-sided circuit board | |
| JPH0537156A (en) | Multilayer circuit board and manufacture of the same | |
| JPH0131320B2 (en) | ||
| JPS62171194A (en) | Matrix wiring board | |
| JP2006147913A (en) | Circuit board and its manufacturing method | |
| JP2001308525A (en) | Method for manufacturing wiring board | |
| JPH03235397A (en) | Manufacture of thick film circuit board |