JPH11261179A

JPH11261179A - 試験用プリント回路基板

Info

Publication number: JPH11261179A
Application number: JP10334259A
Authority: JP
Inventors: Robert J Wharton; ロバート・ジェイ・ワートン; Eric R Daniel; エリック・アール・ダニエル; Joseph D Brown; ジョセフ・ディー・ブラウン
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1997-12-05
Filing date: 1998-11-25
Publication date: 1999-09-24
Also published as: EP0926930B1; DE69827754D1; DE69827754T2; EP0926930A3; EP0926930A2; SG70122A1; US6040530A

Abstract

(57)【要約】【課題】プリント回路基板についての処理の信頼性を試
験するための多機能プリント回路基板を提供する。【解決手段】本発明の一実施例によれば、第１のイメー
ジを有するプリント回路基板が提供される。第１のイメ
ージには、第１の入出力ボール・グリッド・アレイ・パ
ッケージ（ＢＧＡパッケージ）を取り付けるための第１
のＢＧＡパターンがある。第１のＢＧＡパターンは、密
度の低い中心部分を含む。第１の表面絶縁抵抗パターン
が、第１のＢＧＡパターンの密度の低い中心部分に配置
される。第２のＢＧＡパターンを第１のイメージ内に含
むこともできる。第２のＢＧＡパターンは、第２の入出
力ＢＧＡパッケージを取り付けるためのものである。第
２のＢＧＡパターンは、相互接続パッドの列を有する。
第２の表面絶縁抵抗パターンが相互接続パッドの列の間
に配置される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プリント回路基板を作
成する際に行われる処理の信頼性の試験に関する。

【０００２】

【従来の技術】プリント回路基板は、しばしば自動処理
装置を使って処理される。そのような自動処理装置をセ
ットアップする場合、販売するプリント回路基板を自動
処理装置を使って作成する前に自動化処理を試験するこ
とが一般に必要である。

【０００３】この試験は、一般に、はんだ付けプロセス
の完全性の検査を含む。これは、部品をプリント回路基
板にはんだ付けしたときに接続が強力かつ確実で、はん
だ付け処理の間に部品が破損しないことの保証を含む。
さらに、洗浄が終了した後、はんだの接合部が清浄で、
短絡を引き起こす可能性のある汚れが残っていないこと
を確認する必要がある。また、環境的な応力がある条件
下ではんだ接合部の信頼性を試験する必要もある。自動
試験装置を様々なサイズと形状のプリント回路基板に使
用する場合は、製品のプリント回路基板と類似のサイズ
と形状のプリント回路基板で試験を行う必要がある。

【０００４】自動処理装置を試験するために、しばしば
試験カードが使用される。既存の試験カードは、通常、
熱風はんだレベリングで作成されている。これらの試験
カードは、デイジー・チェーン・パターンを含む。デイ
ジー・チェーン・パターンを使用することにより、はん
だ付けしたパッケージを連続的に試験することができ
る。そのような試験を行うために、自動処理装置を試験
するために特別に設計された集積回路パッケージが試験
カードにはんだ付けされる。組立工程が終了した後で、
オーム計を使って電気接続が完全かどうかを決定する。
既存の試験カードは、自動処理装置の試験には有用であ
るが、現在入手可能なカードは、利用できるカードのサ
イズが制限され、パッケージの選択が制限され、行うこ
とがきる試験の種類と融通性が制限されている。

【０００５】

【発明が解決しようとする課題】本発明は、プリント回
路基板についての処理の信頼性を試験するための多機能
プリント回路基板を提供することを目的とする。

【０００６】

【課題を解決するための手段】本発明の好ましい実施形
態によれば、プリント回路基板は、第１のイメージを有
する。第１のイメージには、第１の入出力ボール・グリ
ッド・アレイ・パッケージを取り付けるための第１のボ
ール・グリッド・アレイ・パターンがある。第１のボー
ル・グリッド・アレイ・パターンは、密度の低い中心部
分を含む。第１の表面絶縁抵抗パターンは、第１のボー
ル・グリッド・アレイ・パターンの密度の低い中心部分
に配置される。

【０００７】本発明の同じ実施形態の一部または代替実
施形態の一部として、第１のイメージ内に、第２のボー
ル・グリッド・アレイ・パターンがある。第２のボール
・グリッド・アレイ・パターンは、第２の入出力ボール
・グリッド・アレイ・パッケージを取り付けるためのも
のである。第２のボール・グリッド・アレイ・パターン
は、相互接続パッドの列を有する。相互接続パッドの列
の間に、第２の表面絶縁抵抗パターンが配置される。た
とえば、第２の表面絶縁抵抗パターンは、相互接続パッ
ドの列に対して４５度の角度で配置される。

【０００８】また、好ましい実施形態において、第１の
イメージは、第３の入出力ボール・グリッド・アレイ・
パッケージを取り付けるための第３のボール・グリッド
・アレイ・パターンを含み、第４の入出力ボール・グリ
ッド・アレイ・パッケージを取り付けるための第４のボ
ール・グリッド・アレイ・パターンを含む。また、第１
のイメージは、１つのスルーホール・コネクタおよび複
数のワゴン・ホイール・フェ−スプレ−ト・コネクタの
リード線を受け取るスルーホール・コネクタ領域を含
む。これにより、同一のプリント回路基板を使って様々
な種類の試験が可能になる。

【０００９】第１のイメージ内には、ＬＥＤを取り付け
るための複数対の表面実装パッドがある。また、環境試
験の間に試験装置の端子を接続するための複数の相互接
続バイア（via）がある。

【００１０】プリント回路基板は、その他のイメージを
含むこともできる。たとえば、プリント回路基板は、第
１のイメージと実質上同一の第２のイメージを含み、第
１のイメージおよび第２のイメージと実質上同一の第３
のイメージを含む。

【００１１】本発明は、従来技術の試験ボードを大きく
越える利点を有する。たとえば、表面絶縁抵抗（ＳＩ
Ｒ）パターンにより、ボードの清浄度を試験することが
できる。ＬＥＤが取り付けられているため、オーム計を
使用せずに視覚的な試験が可能である。相互接続バイア
が、環境試験用の接続を容易にする。分離可能な３つの
イメージを使用することにより、様々なサイズの試験カ
ードを試験することができる。プリント回路を有機被覆
銅（ＯＣＣ）を使って製作することにより、この技術で
作成されたボードを試験することができる。熱風はんだ
レベリング（ＨＡＳＬ）を利用することにより、この技
術で作成されたボードを試験することができる。さら
に、複数の層を使用するため、製品を適切にシミュレー
トすることができる。また、様々な組立工程を使用する
スルーホール・コネクタとフェースプレート・コネクタ
を使用するため、この試験カードは、実際の製品を適切
にシミュレートすることができる。

【００１２】

【実施例】図１は、ボール・グリッド・アレイ（ＢＧ
Ａ）試験ボード１０の配置を概略的に示した図である。
ＢＧＡ試験ボード１０は、６層のＦＲ−４ガラス・エポ
キシ樹脂からなるプリント回路基板である。ＢＧＡ試験
ボード１０は、有機被覆銅（ＯＣＣ）を使って製作され
る。試験ボード１０上には、３つの部分すなわちイメー
ジがある。図１には、イメージ１１、イメージ１２およ
びイメージ１３を示す。それぞれのイメージは、ボード
に表示された番号以外は互いに同じものである。好まし
い実施形態において、イメージ１１のパッケージにはす
べて１０台の番号が付けられる。イメージ１２のパッケ
ージにはすべて２０台の番号が付けられる。イメージ１
３のパッケージにはすべて３０台の番号が付けられる。

【００１３】ルーティング領域１４が、イメージ１１を
イメージ１２から分離する。ルーティング領域１４によ
り、個別の試験のためにイメージ１１とイメージ１２を
別のボードに分離することができる。イメージ１１をイ
メージ１２から分離するときは、ルーティング領域１４
で分離が行われる。

【００１４】ルーティング領域１４は、イメージ１１の
ＶＣＣ面をイメージ１２のＶＣＣ面から分離する。ルー
ティング領域１４は、単一のトレース１６を除きイメー
ジ１１のグランド面をイメージ１２のグランド面から分
離する。単一のトレース１６を使用することにより、イ
メージ１１とイメージ１２が取り付けられたままのとき
に共通グランドを利用して試験することができる。

【００１５】同様に、ルーティング領域１５は、イメー
ジ１２をイメージ１３から分離する。ルーティング領域
１５によって、個別の試験のためにイメージ１２とイメ
ージ１３を別々のボードに分離することができる。イメ
ージ１２をイメージ１３から分離するときは、ルーティ
ング領域１５で分離が行われる。

【００１６】ルーティング領域１５は、イメージ１２の
ＶＣＣ面をイメージ１３のＶＣＣ面から分離する。ルー
ティング領域１５は、単一のトレース１７を除いてイメ
ージ１２のグランド面をイメージ１３のグランド面から
分離する。単一のトレース１７を使用することによっ
て、イメージ１２とイメージ１３が取り付けられたまま
のときに、共通グランドを利用して試験することができ
る。

【００１７】図２は、イメージ１１のさらに詳細な図で
ある。イメージ１２とイメージ１３は、同一の配置を有
する。図２に示したように、異なる４つのパッケージを
イメージ１１に取り付けることができる。２５６ＢＧ
Ａ入出力パッケージは、「２５６」ＢＧＡパターン２２
においてイメージ１１に取り付けることができる。３２
４ＢＧＡ入出力パッケージは、「３２４」ＢＧＡパタ
ーン２３においてイメージ１１に取り付けることができ
る。３１３ＢＧＡ入出力パッケージは、「３１３」Ｂ
ＧＡパターン２４においてイメージ１１に取り付けるこ
とができる。３８８ＢＧＡ入出力パッケージは、「３
８８」ＢＧＡパターン２５においてイメージ１１に取り
付けることができる。

【００１８】スルーホール・コネクタ領域２１には、ス
ルーホール・コネクタを取り付けることができる。サブ
エリア２６内の８０個の相互接続バイアは、コネクタの
ピンを受けることができる。取付け穴２７と取付け穴２
８を使って、コネクタをＢＧＡ試験ボード１０に固定す
ることができる

【００１９】相互接続バイア４１、相互接続バイア４
２、相互接続バイア４３、相互接続バイア４４、相互接
続バイア４７、相互接続バイア４８、相互接続バイア４
９、相互接続バイア５３および相互接続バイア５０は、
それぞれ直径が０．０５０インチで、試験ポストにはん
だ付けするのに適切であり、試験装置の接続を容易にす
る。

【００２０】相互接続バイア４３は、イメージ１１に取
り付けられた２５６ＢＧＡ入出力パッケージの環境的
な検査を行うための環境試験ポイントである。相互接続
バイア４４は、イメージ１１に取り付けられた３２４
ＢＧＡ入出力パッケージの環境的な検査を行うための環
境試験ポイントである。相互接続バイア４９は、イメー
ジ１１に取り付けられた３１３ＢＧＡ入出力パッケー
ジの環境的な検査を行うための環境試験ポイントであ
る。相互接続バイア５３は、イメージ１１に取り付けら
れた３８８ＢＧＡ入出力パッケージの環境的な検査を
行うための環境試験ポイントである。相互接続バイア５
０は、環境的な検査を行うための共通の環境試験ポイン
トである。表面パッドではなく相互接続バイアを使用す
ることにより、環境試験のためのプローブの永久接続が
可能になる。

【００２１】相互接続バイア４１と相互接続バイア４２
は、「２５６」ＢＧＡパターン２２の密度の低い中心領
域に配置された表面絶縁抵抗（ＳＩＲ）パターン（図３
に示した）の完全性を検査するためのものである。相互
接続バイア４７と相互接続バイア４８は、「３１３」Ｂ
ＧＡパターン２４の領域内の相互接続パッドの列の間に
４５度の角度で配置された表面絶縁抵抗（ＳＩＲ）パタ
ーン（図５に示した）の完全性を検査する。

【００２２】ＢＧＡ入出力パッケージ用のそれぞれのパ
ッドの同心列（またはリング）、または「３１３」ＢＧ
Ａパターン２４の場合には一対の同心列（リング）が、
ＬＥＤ、および他のリングから独立したリングを試験す
るための試験パッドまで延びる。さらに、すべての組の
パッドは、１回の測定でＬＥＤまたはオーム計を使って
パッケージ全体を試験することができるように接続され
る。

【００２３】表面実装パッド２９、表面実装パッド３
０、表面実装パッド３１および表面実装パッド３２は、
試験に使用されるＬＥＤを取り付けるためのものであ
る。表面実装パッド３３、表面実装パッド３４、表面実
装パッド３５および表面実装パッド３６は、電流制限抵
抗器を取り付けるためのものである。

【００２４】試験パッド３７は、「２５６」ＢＧＡパタ
ーン２２の個々の同心列を試験するためのものである。
最も外側の同心列の試験パッドは左側にあり、最も内側
の同心列の試験パッドは右側にある。共通試験パッド４
５は、「２５６」ＢＧＡパターン２２の同心列を試験す
るために試験パッド３７と共に使用される。試験パッド
３９は、「３２４」ＢＧＡパターン２３の個々同心列を
試験するためのものである。最も外側の同心列の試験パ
ッドは左側にあり、最も内側の同心列の試験パッドは右
側にある。共通の試験パッド４６は、「３２４」ＢＧＡ
パターン２３の同心列を試験するために試験パッド３９
と共に使用される。

【００２５】試験パッド３８は、「３１３」ＢＧＡパタ
ーン２４の対をなす同心列を試験するためものである。
最も外側の対になった同心列の試験パッドは左側にあ
る。また、最も内側の対になった同心列の試験パッドは
右側にある。共通試験パッド５１は、「３１３」ＢＧＡ
パターン２４の同心列を試験するために試験パッド３８
と共に使用される。試験パッド４０は、「３８８」ＢＧ
Ａパターン２５の個々の同心列を試験するためのもので
ある。最も外側の同心列の試験パッドは左側にある。ま
た、最も内側の同心列の試験パッドは右側にある。共通
試験パッド５２は、「３８８」ＢＧＡパターン２５の同
心列を試験するために試験パッド４０と共に使用され
る。

【００２６】ワゴン・ホイール５４、ワゴン・ホイール
５５、ワゴン・ホイール５６およびワゴン・ホイール５
７は、フェースプレート接続のために使用される。

【００２７】前述のように、共通グランドは、ＢＧＡ試
験ボード１０全体に延びる。共通グランドは、ＢＧＡ試
験ボード１０の３つのイメージが別々に分割された場合
に、共通グランドがそれぞれ個別のイメージ上に取り付
けられた４つのパッケージの間で機能し続けるように接
続される。共通グランドは、共通試験パッド４５、共通
試験パッド４６、共通試験パッド５１および共通試験パ
ッド５２に電気的に接続される。

【００２８】また、各イメージは、自分自身の位置決め
孔と視準マークを有し、それにより、それぞれ個々のイ
メージを自動的に処理することができる。たとえば、図
２は、視準マーク５８、視準マーク５９、位置決め孔６
４、位置決め孔６５および位置決め孔６６を示す。ま
た、左下と右上の角のｘ座標には、ペースト・ステンシ
ルのアラインメントを検査するために使用される副尺付
きのアライメント・マークがある。

【００２９】４つのパッケージと抵抗器とＬＥＤを配置
し、リフローし、はんだを流動させ、洗浄した後で、Ｌ
ＥＤを使ってボードの外観試験を行うことができる。Ｌ
ＥＤを使用することにより、オーム計を使用するのでは
なく試験バッテリでの試験が可能になる。個々の相互接
続の同心列を試験するために、３ボルトＤＣバッテリの
一方のリード線を、試験するＢＧＡ入出力パッケージの
共通試験パッドに取り付ける。バッテリの他方のリード
線は、試験する同心列の試験ポイントに接続する。その
列のすべての相互接続に問題がない場合は、その同心列
のＬＥＤが点灯して、「合格」の状態を示す。

【００３０】環境試験を実行するために、オーム計など
の継続的な測定装置の一方のリード線を、バイア５０な
どの共通の環境試験ポイントに取り付ける。オーム計の
他方のリード線は、試験するＢＧＡ入出力パッケージの
環境試験ポイントに接続する。２５６ＢＧＡ入出力
（Ｉ／０）パッケージの場合、環境試験ポイントは相互
接続バイア４３である。３２４ＢＧＡ入出力パッケー
ジの場合、環境試験ポイントは、相互接続バイア４４で
ある。３１３ＢＧＡ入出力パッケージの場合は、環境
試験ポイントは、相互接続バイア４９である。３８８
ＢＧＡ入出力パッケージの場合は、環境試験ポイント
は、相互接続バイア５３である。相互接続がすべて良好
な場合は、オーム計の読取り値がほんの数オームの範囲
でなければならない。次に、ＢＧＡ試験ボード１０は、
環境試験の条件にさらされる。

【００３１】表面絶縁抵抗（ＳＩＲ）試験を実行するた
めに、試験装置が、試験のための２つのＳＩＲ試験ポイ
ントに接続される。「２５６」ＢＧＡパターン２２の密
度の低い中心部分に配置されたＳＩＲくし形パターンを
試験するときは、相互接続バイア４１と相互接続バイア
４２を使用する。「３１３」ＢＧＡパターン２４の領域
内の相互接続パッドの列の間に４５度の角度で配置され
たＳＩＲくし形パターンを試験するときは、相互接続バ
イア４７と相互接続バイア４８を使用する。次に、ＢＧ
Ａ試験ボード１０が環境条件にさらされ、工業規格の手
順でＳＩＲ試験を実行することができる。

【００３２】図３は、「２５６」ＢＧＡパターン２２の
相互接続バイア６１を示す。相互接続パッド６１の密度
の低い中心部分には表面絶縁抵抗（ＳＩＲ）パターン６
２がある。ＳＩＲくし形パターン６２を使って、２５６
ＢＧＡ入出力（Ｉ／Ｏ）パッケージの清浄度を試験す
る。

【００３３】図４は、「３２４」ＢＧＡパターン２３の
相互接続パッド７１を示す。

【００３４】図５は、「３１３」ＢＧＡパターン２４の
相互接続パッド８１を示す。表面絶縁抵抗（ＳＩＲ）パ
ターン８２は、「３１３」ＢＧＡパターン２４の領域内
の相互接続パッド８１の列の間に４５度の角度で配置さ
れる。ＳＩＲくし形パターン８２を使って、３１３Ｂ
ＧＡ入出力（Ｉ／Ｏ）パッケージの下の清浄度が試験さ
れる。ＳＩＲくし形パターン８２の独特な設計により、
３１３ＢＧＡ入出力パッケージの中央からはんだボー
ルを除去する必要がなくなる。ＢＧＡ入出力パッケージ
の中央からはんだボールを除去すると、試験条件が、製
造条件や使用条件下で実際に生じる条件から変化する。

【００３５】図６は、「３８８」ＢＧＡパターン２５の
相互接続パッド９１を示す。

【００３６】図７は、ＢＧＡ試験ボード１０の６つの層
を示す。最上層１０１は、図１から図６に示したように
配置される。層１０２には、グランド面をシミュレート
するために使用される固体銅が配置される。信号伝達層
をシミュレートするために、層１０３と層１０４にトレ
ースが配置される。また、層１０４において、識別マー
クが特定のパターンでエッチングされ、それにより、各
イメージをＸ線で識別することができる。層１０５上に
は、ＶＣＣ面をシミュレートするために使用される固体
銅が配置される。トレースが層１０６上に配置される。
トレースは、それぞれのＢＧＡ入出力パッケージの隣接
コネクタを接続する「縫い目」として使用される。

【００３７】以上の考察は、本発明の単なる例示的な方
法および実施形態を開示し説明したものである。当業者
は、本発明が、本発明の精神または本質的特徴から逸脱
することなく他の固有の形態で実施できることを理解さ
れよう。したがって、本発明の開示は、併記の特許請求
の範囲で説明する本発明の範囲の例示に過ぎずそれに制
限されるものではない。

【００３８】以上、本発明の実施例について詳述した
が、以下、本発明の各実施態様の例を示す。

【００３９】[実施態様１]パッケージを取り付ける第１
のアレイ・パータン（２２〜２５）と、第１の電源面
（１０５）と、第１のグランド面（１０２）と有する第
１のイメージ（１１）と、パッケージを取り付ける第２
のアレイ・パターン（２２〜２５）と、第２の電源面
（１０５）と、第２のグランド面（１０２）とを有する
第２のイメージ（１２）と、前記第１のイメージ（１
１）と前記第２のイメージ（１２）との間の第１のルー
ティング領域（１４）であって、第１の電源面（１０
５）を第２の電源面（１０５）から電気的かつ物理的に
分離し、また、前記第１のグランド面（１０２）を前記
第２のグランド面（１０２）から物理的に分離する第１
のルーティング領域（１４）と、前記第１のルーティン
グ領域（１４）を貫通して延び、前記第１のグランド面
（１０２）を第２のグランド面（１０２）に電気的に接
続する第１の単一トレース（１６）と、を備えて成るプ
リント回路基板（１０）。

【００４０】[実施態様２]パッケージを取り付ける第３
のアレイ・パータン（２２〜２５）と、第３の電源面
（１０５）と、第３のグランド面（１０２）とを有する
第３のイメージ（１３）と、前記第２のイメージ（１
２）と前記第３のイメージ（１３）との間の第２のルー
ティング領域（１５）であって、前記第２の電源面（１
０５）を前記第３の電源面（１０５）から電気的かつ物
理的に分離し、また、前記第２のグランド面（１０２）
を前記第３のグランド面（１０２）から物理的に分離す
る第２のルーティング領域（１５）と、前記第２のルー
ティング領域（１５）を貫通して延び、前記第２のグラ
ンド面（１０２）を前記第３のグランド面（１０２）に
電気的に接続する第２の単一トレース（１７）と、をさ
らに備えて成ることを特徴とする実施態様１に記載のプ
リント回路基板（１０）。

【００４１】[実施態様３]前記第１のアレイ・パターン
（２２〜２５）が、第１の入出力ボール・グリッド・ア
レイ・パッケージを取り付ける第１のボール・グリッド
・アレイ・パターン（６１）であり、該第１のボール・
グリッド・アレイ・パターン（６１）は、密度の低い中
心部分を含み、第１の表面絶縁抵抗パターン（６２）
が、前記第１のボール・グリッド・アレイ・パターン
（６１）の密度の低い中心部分に配置されていることを
特徴とする実施態様１または２に記載のプリント回路基
板（１０）。

【００４２】[実施態様４]前記第１のイメージ（１１）
が、第２の入出力ボール・グリッド・アレイ・パッケー
ジを取り付けるための、相互接続パッド（８１）の列を
有する第２のボール・グリッド・アレイ・パターン（２
４）と、前記相互接続パッド（８１）の列の間に配置さ
れた第２の表面絶縁抵抗パターン（８２）と、をさらに
備えて成ることを特徴とする実施態様１から３のいずれ
か一項に記載のプリント回路基板（１０）。

【００４３】[実施態様５]前記第１のアレイ・パターン
（２２〜２５）が、第１の入出力ボール・グリッド・ア
レイ・パッケージを取り付ける第１のボール・グリッド
・アレイ・パターン（８１）であり、該第１のボール・
グリッド・アレイ・パターン（８１）は相互接続パッド
の列を有し、第１の表面絶縁抵抗パターン（８２）が、
相互接続パッドの列の間に配置されていることを特徴と
する実施態様１、２または４に記載のプリント回路基板
（１０）。

【００４４】[実施態様６]前記第１のイメージ（１１）
が、ＬＥＤを取り付けるための複数対の表面実装パッド
（２９〜３２）をさらに備えて成ることを特徴とする実
施態様１から５のいずれか一項に記載のプリント回路基
板（１０）。

【００４５】[実施態様７]第１のイメージ（１１）が、
環境試験中に試験装置の端子を接続するための複数の相
互接続バイア（３７〜３９）をさらに備えて成ることを
特徴とする実施態様１から６のいずれか一項に記載のプ
リント回路基板（１０）。

【００４６】[実施態様８]前記第１のイメージ（１１）
が、第１の視準マーク（５８、５９）と第１の位置決め
孔（６４〜６６）を有し、前記第２のイメージ（１２）
が、第２の視準マーク（５８、５９）と第２の位置決め
孔（６４〜６６）とを有する、ことを特徴とする実施態
様１から７のいずれか一項に記載のプリント回路基板
（１０）。

【００４７】[実施態様９]相互接続パッドの列を有し、
第１の入出力ボール・グリッド・アレイ・パッケージを
取り付ける第１のボール・グリッド・アレイ・パターン
（８１）と、前記相互接続パッドの列の間に配置された
第１の表面絶縁抵抗パターン（８２）と、を有する第１
のイメージ（１１）を備えて成るプリント回路基板（１
０）。

【００４８】[実施態様１０]前記第１のイメージ（１
１）が、追加の入出力ボール・グリッド・アレイ・パッ
ケージを取り付けるための追加のボール・グリッド・ア
レイ・パターン（２２〜２４）をさらに備えて成ること
を特徴とする実施態様９に記載のプリント回路基板（１
０）。

【００４９】

【発明の効果】以上説明したように、本発明を用いるこ
とにより、プリント回路基板についての処理の信頼性を
試験するための多機能プリント回路基板を提供すること
ができる。

【図面の簡単な説明】

【図１】本発明の好ましい実施形態による、試験に使用
されるプリント回路基板の配置を示す簡略化したブロッ
ク図である。

【図２】本発明の好ましい実施形態による図１に示した
プリント回路基板のイメージの接続を示す簡略化した図
である。

【図３】本発明の好ましい実施形態により、図１に示し
たプリント回路基板上に配置された２５６入出力ボール
・グリッド・アレイ・パターンと表面絶縁抵抗パターン
を示す簡略化した図である。

【図４】本発明の好ましい実施形態により、図１に示し
たプリント回路基板上に配置された３２４入出力ボール
・グリッド・アレイ・パターンを示す簡略化した図であ
る。

【図５】本発明の好ましい実施形態により、図１に示し
たプリント回路基板上に配置された３１３入出力ボール
・グリッド・アレイ・パターンと表面絶縁抵抗パターン
を示す簡略化した図である。

【図６】本発明の好ましい実施形態により、図１に示し
たプリント回路基板上に配置された３８８入出力ボール
・グリッド・アレイ・パターンを示す簡略化した図であ
る。

【図７】本発明の好ましい実施形態による図１に示した
プリント回路基板の簡略化した断面図である。

【符号の説明】

１１、１２：イメージ１４、１５：ルーティング領域１６、１７：トレース２１：スルーホール・コネクタ領域２２〜２５：ボール・グリッド・アレイ・パターン２６：サブエリア２７、２８：穴２９〜４０：パッド４１〜４４：相互接続バイア４５、４６：共通試験パッド４７〜５０：相互接続バイア５１、５２：共通試験パッド５３：相互接続バイア５４〜５７：ワゴン・ホイール５８〜５９：視準マーク

───────────────────────────────────────────────────── フロントページの続き (72)発明者ジョセフ・ディー・ブラウンアメリカ合衆国カリフォルニア州ロックリンポーツマス・ストリート3434

Claims

【特許請求の範囲】

【請求項１】パッケージを取り付ける第１のアレイ・パ
ータンと、第１の電源面と、第１のグランド面と有する
第１のイメージと、パッケージを取り付ける第２のアレイ・パターンと、第
２の電源面と、第２のグランド面とを有する第２のイメ
ージと、前記第１のイメージと前記第２のイメージの間の第１の
ルーティング領域であって、第１の電源面を第２の電源
面から電気的かつ物理的に分離し、また、前記第１のグ
ランド面を前記第２のグランド面から物理的に分離する
第１のルーティング領域と、前記第１のルーティング領域を貫通して延び、前記第１
のグランド面を第２のグランド面に電気的に接続する第
１の単一トレースと、を備えて成るプリント回路基板。