JPH11261179A - 試験用プリント回路基板 - Google Patents
試験用プリント回路基板Info
- Publication number
- JPH11261179A JPH11261179A JP10334259A JP33425998A JPH11261179A JP H11261179 A JPH11261179 A JP H11261179A JP 10334259 A JP10334259 A JP 10334259A JP 33425998 A JP33425998 A JP 33425998A JP H11261179 A JPH11261179 A JP H11261179A
- Authority
- JP
- Japan
- Prior art keywords
- image
- test
- pattern
- plane
- bga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/316—Testing of analog circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0753—Insulation
- H05K2201/0761—Insulation resistance, e.g. of the surface of the PCB between the conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09345—Power and ground in the same plane; Power planes for two voltages in one plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09772—Conductors directly under a component but not electrically connected to the component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10106—Light emitting diode [LED]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Structure Of Printed Boards (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】プリント回路基板についての処理の信頼性を試
験するための多機能プリント回路基板を提供する。 【解決手段】本発明の一実施例によれば、第1のイメー
ジを有するプリント回路基板が提供される。第1のイメ
ージには、第1の入出力ボール・グリッド・アレイ・パ
ッケージ(BGAパッケージ)を取り付けるための第1
のBGAパターンがある。第1のBGAパターンは、密
度の低い中心部分を含む。第1の表面絶縁抵抗パターン
が、第1のBGAパターンの密度の低い中心部分に配置
される。第2のBGAパターンを第1のイメージ内に含
むこともできる。第2のBGAパターンは、第2の入出
力BGAパッケージを取り付けるためのものである。第
2のBGAパターンは、相互接続パッドの列を有する。
第2の表面絶縁抵抗パターンが相互接続パッドの列の間
に配置される。
験するための多機能プリント回路基板を提供する。 【解決手段】本発明の一実施例によれば、第1のイメー
ジを有するプリント回路基板が提供される。第1のイメ
ージには、第1の入出力ボール・グリッド・アレイ・パ
ッケージ(BGAパッケージ)を取り付けるための第1
のBGAパターンがある。第1のBGAパターンは、密
度の低い中心部分を含む。第1の表面絶縁抵抗パターン
が、第1のBGAパターンの密度の低い中心部分に配置
される。第2のBGAパターンを第1のイメージ内に含
むこともできる。第2のBGAパターンは、第2の入出
力BGAパッケージを取り付けるためのものである。第
2のBGAパターンは、相互接続パッドの列を有する。
第2の表面絶縁抵抗パターンが相互接続パッドの列の間
に配置される。
Description
【0001】
【産業上の利用分野】本発明は、プリント回路基板を作
成する際に行われる処理の信頼性の試験に関する。
成する際に行われる処理の信頼性の試験に関する。
【0002】
【従来の技術】プリント回路基板は、しばしば自動処理
装置を使って処理される。そのような自動処理装置をセ
ットアップする場合、販売するプリント回路基板を自動
処理装置を使って作成する前に自動化処理を試験するこ
とが一般に必要である。
装置を使って処理される。そのような自動処理装置をセ
ットアップする場合、販売するプリント回路基板を自動
処理装置を使って作成する前に自動化処理を試験するこ
とが一般に必要である。
【0003】この試験は、一般に、はんだ付けプロセス
の完全性の検査を含む。これは、部品をプリント回路基
板にはんだ付けしたときに接続が強力かつ確実で、はん
だ付け処理の間に部品が破損しないことの保証を含む。
さらに、洗浄が終了した後、はんだの接合部が清浄で、
短絡を引き起こす可能性のある汚れが残っていないこと
を確認する必要がある。また、環境的な応力がある条件
下ではんだ接合部の信頼性を試験する必要もある。自動
試験装置を様々なサイズと形状のプリント回路基板に使
用する場合は、製品のプリント回路基板と類似のサイズ
と形状のプリント回路基板で試験を行う必要がある。
の完全性の検査を含む。これは、部品をプリント回路基
板にはんだ付けしたときに接続が強力かつ確実で、はん
だ付け処理の間に部品が破損しないことの保証を含む。
さらに、洗浄が終了した後、はんだの接合部が清浄で、
短絡を引き起こす可能性のある汚れが残っていないこと
を確認する必要がある。また、環境的な応力がある条件
下ではんだ接合部の信頼性を試験する必要もある。自動
試験装置を様々なサイズと形状のプリント回路基板に使
用する場合は、製品のプリント回路基板と類似のサイズ
と形状のプリント回路基板で試験を行う必要がある。
【0004】自動処理装置を試験するために、しばしば
試験カードが使用される。既存の試験カードは、通常、
熱風はんだレベリングで作成されている。これらの試験
カードは、デイジー・チェーン・パターンを含む。デイ
ジー・チェーン・パターンを使用することにより、はん
だ付けしたパッケージを連続的に試験することができ
る。そのような試験を行うために、自動処理装置を試験
するために特別に設計された集積回路パッケージが試験
カードにはんだ付けされる。組立工程が終了した後で、
オーム計を使って電気接続が完全かどうかを決定する。
既存の試験カードは、自動処理装置の試験には有用であ
るが、現在入手可能なカードは、利用できるカードのサ
イズが制限され、パッケージの選択が制限され、行うこ
とがきる試験の種類と融通性が制限されている。
試験カードが使用される。既存の試験カードは、通常、
熱風はんだレベリングで作成されている。これらの試験
カードは、デイジー・チェーン・パターンを含む。デイ
ジー・チェーン・パターンを使用することにより、はん
だ付けしたパッケージを連続的に試験することができ
る。そのような試験を行うために、自動処理装置を試験
するために特別に設計された集積回路パッケージが試験
カードにはんだ付けされる。組立工程が終了した後で、
オーム計を使って電気接続が完全かどうかを決定する。
既存の試験カードは、自動処理装置の試験には有用であ
るが、現在入手可能なカードは、利用できるカードのサ
イズが制限され、パッケージの選択が制限され、行うこ
とがきる試験の種類と融通性が制限されている。
【0005】
【発明が解決しようとする課題】本発明は、プリント回
路基板についての処理の信頼性を試験するための多機能
プリント回路基板を提供することを目的とする。
路基板についての処理の信頼性を試験するための多機能
プリント回路基板を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明の好ましい実施形
態によれば、プリント回路基板は、第1のイメージを有
する。第1のイメージには、第1の入出力ボール・グリ
ッド・アレイ・パッケージを取り付けるための第1のボ
ール・グリッド・アレイ・パターンがある。第1のボー
ル・グリッド・アレイ・パターンは、密度の低い中心部
分を含む。第1の表面絶縁抵抗パターンは、第1のボー
ル・グリッド・アレイ・パターンの密度の低い中心部分
に配置される。
態によれば、プリント回路基板は、第1のイメージを有
する。第1のイメージには、第1の入出力ボール・グリ
ッド・アレイ・パッケージを取り付けるための第1のボ
ール・グリッド・アレイ・パターンがある。第1のボー
ル・グリッド・アレイ・パターンは、密度の低い中心部
分を含む。第1の表面絶縁抵抗パターンは、第1のボー
ル・グリッド・アレイ・パターンの密度の低い中心部分
に配置される。
【0007】本発明の同じ実施形態の一部または代替実
施形態の一部として、第1のイメージ内に、第2のボー
ル・グリッド・アレイ・パターンがある。第2のボール
・グリッド・アレイ・パターンは、第2の入出力ボール
・グリッド・アレイ・パッケージを取り付けるためのも
のである。第2のボール・グリッド・アレイ・パターン
は、相互接続パッドの列を有する。相互接続パッドの列
の間に、第2の表面絶縁抵抗パターンが配置される。た
とえば、第2の表面絶縁抵抗パターンは、相互接続パッ
ドの列に対して45度の角度で配置される。
施形態の一部として、第1のイメージ内に、第2のボー
ル・グリッド・アレイ・パターンがある。第2のボール
・グリッド・アレイ・パターンは、第2の入出力ボール
・グリッド・アレイ・パッケージを取り付けるためのも
のである。第2のボール・グリッド・アレイ・パターン
は、相互接続パッドの列を有する。相互接続パッドの列
の間に、第2の表面絶縁抵抗パターンが配置される。た
とえば、第2の表面絶縁抵抗パターンは、相互接続パッ
ドの列に対して45度の角度で配置される。
【0008】また、好ましい実施形態において、第1の
イメージは、第3の入出力ボール・グリッド・アレイ・
パッケージを取り付けるための第3のボール・グリッド
・アレイ・パターンを含み、第4の入出力ボール・グリ
ッド・アレイ・パッケージを取り付けるための第4のボ
ール・グリッド・アレイ・パターンを含む。また、第1
のイメージは、1つのスルーホール・コネクタおよび複
数のワゴン・ホイール・フェ−スプレ−ト・コネクタの
リード線を受け取るスルーホール・コネクタ領域を含
む。これにより、同一のプリント回路基板を使って様々
な種類の試験が可能になる。
イメージは、第3の入出力ボール・グリッド・アレイ・
パッケージを取り付けるための第3のボール・グリッド
・アレイ・パターンを含み、第4の入出力ボール・グリ
ッド・アレイ・パッケージを取り付けるための第4のボ
ール・グリッド・アレイ・パターンを含む。また、第1
のイメージは、1つのスルーホール・コネクタおよび複
数のワゴン・ホイール・フェ−スプレ−ト・コネクタの
リード線を受け取るスルーホール・コネクタ領域を含
む。これにより、同一のプリント回路基板を使って様々
な種類の試験が可能になる。
【0009】第1のイメージ内には、LEDを取り付け
るための複数対の表面実装パッドがある。また、環境試
験の間に試験装置の端子を接続するための複数の相互接
続バイア(via)がある。
るための複数対の表面実装パッドがある。また、環境試
験の間に試験装置の端子を接続するための複数の相互接
続バイア(via)がある。
【0010】プリント回路基板は、その他のイメージを
含むこともできる。たとえば、プリント回路基板は、第
1のイメージと実質上同一の第2のイメージを含み、第
1のイメージおよび第2のイメージと実質上同一の第3
のイメージを含む。
含むこともできる。たとえば、プリント回路基板は、第
1のイメージと実質上同一の第2のイメージを含み、第
1のイメージおよび第2のイメージと実質上同一の第3
のイメージを含む。
【0011】本発明は、従来技術の試験ボードを大きく
越える利点を有する。たとえば、表面絶縁抵抗(SI
R)パターンにより、ボードの清浄度を試験することが
できる。LEDが取り付けられているため、オーム計を
使用せずに視覚的な試験が可能である。相互接続バイア
が、環境試験用の接続を容易にする。分離可能な3つの
イメージを使用することにより、様々なサイズの試験カ
ードを試験することができる。プリント回路を有機被覆
銅(OCC)を使って製作することにより、この技術で
作成されたボードを試験することができる。熱風はんだ
レベリング(HASL)を利用することにより、この技
術で作成されたボードを試験することができる。さら
に、複数の層を使用するため、製品を適切にシミュレー
トすることができる。また、様々な組立工程を使用する
スルーホール・コネクタとフェースプレート・コネクタ
を使用するため、この試験カードは、実際の製品を適切
にシミュレートすることができる。
越える利点を有する。たとえば、表面絶縁抵抗(SI
R)パターンにより、ボードの清浄度を試験することが
できる。LEDが取り付けられているため、オーム計を
使用せずに視覚的な試験が可能である。相互接続バイア
が、環境試験用の接続を容易にする。分離可能な3つの
イメージを使用することにより、様々なサイズの試験カ
ードを試験することができる。プリント回路を有機被覆
銅(OCC)を使って製作することにより、この技術で
作成されたボードを試験することができる。熱風はんだ
レベリング(HASL)を利用することにより、この技
術で作成されたボードを試験することができる。さら
に、複数の層を使用するため、製品を適切にシミュレー
トすることができる。また、様々な組立工程を使用する
スルーホール・コネクタとフェースプレート・コネクタ
を使用するため、この試験カードは、実際の製品を適切
にシミュレートすることができる。
【0012】
【実施例】図1は、ボール・グリッド・アレイ(BG
A)試験ボード10の配置を概略的に示した図である。
BGA試験ボード10は、6層のFR−4ガラス・エポ
キシ樹脂からなるプリント回路基板である。BGA試験
ボード10は、有機被覆銅(OCC)を使って製作され
る。試験ボード10上には、3つの部分すなわちイメー
ジがある。図1には、イメージ11、イメージ12およ
びイメージ13を示す。それぞれのイメージは、ボード
に表示された番号以外は互いに同じものである。好まし
い実施形態において、イメージ11のパッケージにはす
べて10台の番号が付けられる。イメージ12のパッケ
ージにはすべて20台の番号が付けられる。イメージ1
3のパッケージにはすべて30台の番号が付けられる。
A)試験ボード10の配置を概略的に示した図である。
BGA試験ボード10は、6層のFR−4ガラス・エポ
キシ樹脂からなるプリント回路基板である。BGA試験
ボード10は、有機被覆銅(OCC)を使って製作され
る。試験ボード10上には、3つの部分すなわちイメー
ジがある。図1には、イメージ11、イメージ12およ
びイメージ13を示す。それぞれのイメージは、ボード
に表示された番号以外は互いに同じものである。好まし
い実施形態において、イメージ11のパッケージにはす
べて10台の番号が付けられる。イメージ12のパッケ
ージにはすべて20台の番号が付けられる。イメージ1
3のパッケージにはすべて30台の番号が付けられる。
【0013】ルーティング領域14が、イメージ11を
イメージ12から分離する。ルーティング領域14によ
り、個別の試験のためにイメージ11とイメージ12を
別のボードに分離することができる。イメージ11をイ
メージ12から分離するときは、ルーティング領域14
で分離が行われる。
イメージ12から分離する。ルーティング領域14によ
り、個別の試験のためにイメージ11とイメージ12を
別のボードに分離することができる。イメージ11をイ
メージ12から分離するときは、ルーティング領域14
で分離が行われる。
【0014】ルーティング領域14は、イメージ11の
VCC面をイメージ12のVCC面から分離する。ルー
ティング領域14は、単一のトレース16を除きイメー
ジ11のグランド面をイメージ12のグランド面から分
離する。単一のトレース16を使用することにより、イ
メージ11とイメージ12が取り付けられたままのとき
に共通グランドを利用して試験することができる。
VCC面をイメージ12のVCC面から分離する。ルー
ティング領域14は、単一のトレース16を除きイメー
ジ11のグランド面をイメージ12のグランド面から分
離する。単一のトレース16を使用することにより、イ
メージ11とイメージ12が取り付けられたままのとき
に共通グランドを利用して試験することができる。
【0015】同様に、ルーティング領域15は、イメー
ジ12をイメージ13から分離する。ルーティング領域
15によって、個別の試験のためにイメージ12とイメ
ージ13を別々のボードに分離することができる。イメ
ージ12をイメージ13から分離するときは、ルーティ
ング領域15で分離が行われる。
ジ12をイメージ13から分離する。ルーティング領域
15によって、個別の試験のためにイメージ12とイメ
ージ13を別々のボードに分離することができる。イメ
ージ12をイメージ13から分離するときは、ルーティ
ング領域15で分離が行われる。
【0016】ルーティング領域15は、イメージ12の
VCC面をイメージ13のVCC面から分離する。ルー
ティング領域15は、単一のトレース17を除いてイメ
ージ12のグランド面をイメージ13のグランド面から
分離する。単一のトレース17を使用することによっ
て、イメージ12とイメージ13が取り付けられたまま
のときに、共通グランドを利用して試験することができ
る。
VCC面をイメージ13のVCC面から分離する。ルー
ティング領域15は、単一のトレース17を除いてイメ
ージ12のグランド面をイメージ13のグランド面から
分離する。単一のトレース17を使用することによっ
て、イメージ12とイメージ13が取り付けられたまま
のときに、共通グランドを利用して試験することができ
る。
【0017】図2は、イメージ11のさらに詳細な図で
ある。イメージ12とイメージ13は、同一の配置を有
する。図2に示したように、異なる4つのパッケージを
イメージ11に取り付けることができる。256 BG
A入出力パッケージは、「256」BGAパターン22
においてイメージ11に取り付けることができる。32
4 BGA入出力パッケージは、「324」BGAパタ
ーン23においてイメージ11に取り付けることができ
る。313 BGA入出力パッケージは、「313」B
GAパターン24においてイメージ11に取り付けるこ
とができる。388 BGA入出力パッケージは、「3
88」BGAパターン25においてイメージ11に取り
付けることができる。
ある。イメージ12とイメージ13は、同一の配置を有
する。図2に示したように、異なる4つのパッケージを
イメージ11に取り付けることができる。256 BG
A入出力パッケージは、「256」BGAパターン22
においてイメージ11に取り付けることができる。32
4 BGA入出力パッケージは、「324」BGAパタ
ーン23においてイメージ11に取り付けることができ
る。313 BGA入出力パッケージは、「313」B
GAパターン24においてイメージ11に取り付けるこ
とができる。388 BGA入出力パッケージは、「3
88」BGAパターン25においてイメージ11に取り
付けることができる。
【0018】スルーホール・コネクタ領域21には、ス
ルーホール・コネクタを取り付けることができる。サブ
エリア26内の80個の相互接続バイアは、コネクタの
ピンを受けることができる。取付け穴27と取付け穴2
8を使って、コネクタをBGA試験ボード10に固定す
ることができる
ルーホール・コネクタを取り付けることができる。サブ
エリア26内の80個の相互接続バイアは、コネクタの
ピンを受けることができる。取付け穴27と取付け穴2
8を使って、コネクタをBGA試験ボード10に固定す
ることができる
【0019】相互接続バイア41、相互接続バイア4
2、相互接続バイア43、相互接続バイア44、相互接
続バイア47、相互接続バイア48、相互接続バイア4
9、相互接続バイア53および相互接続バイア50は、
それぞれ直径が0.050インチで、試験ポストにはん
だ付けするのに適切であり、試験装置の接続を容易にす
る。
2、相互接続バイア43、相互接続バイア44、相互接
続バイア47、相互接続バイア48、相互接続バイア4
9、相互接続バイア53および相互接続バイア50は、
それぞれ直径が0.050インチで、試験ポストにはん
だ付けするのに適切であり、試験装置の接続を容易にす
る。
【0020】相互接続バイア43は、イメージ11に取
り付けられた256 BGA入出力パッケージの環境的
な検査を行うための環境試験ポイントである。相互接続
バイア44は、イメージ11に取り付けられた324
BGA入出力パッケージの環境的な検査を行うための環
境試験ポイントである。相互接続バイア49は、イメー
ジ11に取り付けられた313 BGA入出力パッケー
ジの環境的な検査を行うための環境試験ポイントであ
る。相互接続バイア53は、イメージ11に取り付けら
れた388 BGA入出力パッケージの環境的な検査を
行うための環境試験ポイントである。相互接続バイア5
0は、環境的な検査を行うための共通の環境試験ポイン
トである。表面パッドではなく相互接続バイアを使用す
ることにより、環境試験のためのプローブの永久接続が
可能になる。
り付けられた256 BGA入出力パッケージの環境的
な検査を行うための環境試験ポイントである。相互接続
バイア44は、イメージ11に取り付けられた324
BGA入出力パッケージの環境的な検査を行うための環
境試験ポイントである。相互接続バイア49は、イメー
ジ11に取り付けられた313 BGA入出力パッケー
ジの環境的な検査を行うための環境試験ポイントであ
る。相互接続バイア53は、イメージ11に取り付けら
れた388 BGA入出力パッケージの環境的な検査を
行うための環境試験ポイントである。相互接続バイア5
0は、環境的な検査を行うための共通の環境試験ポイン
トである。表面パッドではなく相互接続バイアを使用す
ることにより、環境試験のためのプローブの永久接続が
可能になる。
【0021】相互接続バイア41と相互接続バイア42
は、「256」BGAパターン22の密度の低い中心領
域に配置された表面絶縁抵抗(SIR)パターン(図3
に示した)の完全性を検査するためのものである。相互
接続バイア47と相互接続バイア48は、「313」B
GAパターン24の領域内の相互接続パッドの列の間に
45度の角度で配置された表面絶縁抵抗(SIR)パタ
ーン(図5に示した)の完全性を検査する。
は、「256」BGAパターン22の密度の低い中心領
域に配置された表面絶縁抵抗(SIR)パターン(図3
に示した)の完全性を検査するためのものである。相互
接続バイア47と相互接続バイア48は、「313」B
GAパターン24の領域内の相互接続パッドの列の間に
45度の角度で配置された表面絶縁抵抗(SIR)パタ
ーン(図5に示した)の完全性を検査する。
【0022】BGA入出力パッケージ用のそれぞれのパ
ッドの同心列(またはリング)、または「313」BG
Aパターン24の場合には一対の同心列(リング)が、
LED、および他のリングから独立したリングを試験す
るための試験パッドまで延びる。さらに、すべての組の
パッドは、1回の測定でLEDまたはオーム計を使って
パッケージ全体を試験することができるように接続され
る。
ッドの同心列(またはリング)、または「313」BG
Aパターン24の場合には一対の同心列(リング)が、
LED、および他のリングから独立したリングを試験す
るための試験パッドまで延びる。さらに、すべての組の
パッドは、1回の測定でLEDまたはオーム計を使って
パッケージ全体を試験することができるように接続され
る。
【0023】表面実装パッド29、表面実装パッド3
0、表面実装パッド31および表面実装パッド32は、
試験に使用されるLEDを取り付けるためのものであ
る。表面実装パッド33、表面実装パッド34、表面実
装パッド35および表面実装パッド36は、電流制限抵
抗器を取り付けるためのものである。
0、表面実装パッド31および表面実装パッド32は、
試験に使用されるLEDを取り付けるためのものであ
る。表面実装パッド33、表面実装パッド34、表面実
装パッド35および表面実装パッド36は、電流制限抵
抗器を取り付けるためのものである。
【0024】試験パッド37は、「256」BGAパタ
ーン22の個々の同心列を試験するためのものである。
最も外側の同心列の試験パッドは左側にあり、最も内側
の同心列の試験パッドは右側にある。共通試験パッド4
5は、「256」BGAパターン22の同心列を試験す
るために試験パッド37と共に使用される。試験パッド
39は、「324」BGAパターン23の個々同心列を
試験するためのものである。最も外側の同心列の試験パ
ッドは左側にあり、最も内側の同心列の試験パッドは右
側にある。共通の試験パッド46は、「324」BGA
パターン23の同心列を試験するために試験パッド39
と共に使用される。
ーン22の個々の同心列を試験するためのものである。
最も外側の同心列の試験パッドは左側にあり、最も内側
の同心列の試験パッドは右側にある。共通試験パッド4
5は、「256」BGAパターン22の同心列を試験す
るために試験パッド37と共に使用される。試験パッド
39は、「324」BGAパターン23の個々同心列を
試験するためのものである。最も外側の同心列の試験パ
ッドは左側にあり、最も内側の同心列の試験パッドは右
側にある。共通の試験パッド46は、「324」BGA
パターン23の同心列を試験するために試験パッド39
と共に使用される。
【0025】試験パッド38は、「313」BGAパタ
ーン24の対をなす同心列を試験するためものである。
最も外側の対になった同心列の試験パッドは左側にあ
る。また、最も内側の対になった同心列の試験パッドは
右側にある。共通試験パッド51は、「313」BGA
パターン24の同心列を試験するために試験パッド38
と共に使用される。試験パッド40は、「388」BG
Aパターン25の個々の同心列を試験するためのもので
ある。最も外側の同心列の試験パッドは左側にある。ま
た、最も内側の同心列の試験パッドは右側にある。共通
試験パッド52は、「388」BGAパターン25の同
心列を試験するために試験パッド40と共に使用され
る。
ーン24の対をなす同心列を試験するためものである。
最も外側の対になった同心列の試験パッドは左側にあ
る。また、最も内側の対になった同心列の試験パッドは
右側にある。共通試験パッド51は、「313」BGA
パターン24の同心列を試験するために試験パッド38
と共に使用される。試験パッド40は、「388」BG
Aパターン25の個々の同心列を試験するためのもので
ある。最も外側の同心列の試験パッドは左側にある。ま
た、最も内側の同心列の試験パッドは右側にある。共通
試験パッド52は、「388」BGAパターン25の同
心列を試験するために試験パッド40と共に使用され
る。
【0026】ワゴン・ホイール54、ワゴン・ホイール
55、ワゴン・ホイール56およびワゴン・ホイール5
7は、フェースプレート接続のために使用される。
55、ワゴン・ホイール56およびワゴン・ホイール5
7は、フェースプレート接続のために使用される。
【0027】前述のように、共通グランドは、BGA試
験ボード10全体に延びる。共通グランドは、BGA試
験ボード10の3つのイメージが別々に分割された場合
に、共通グランドがそれぞれ個別のイメージ上に取り付
けられた4つのパッケージの間で機能し続けるように接
続される。共通グランドは、共通試験パッド45、共通
試験パッド46、共通試験パッド51および共通試験パ
ッド52に電気的に接続される。
験ボード10全体に延びる。共通グランドは、BGA試
験ボード10の3つのイメージが別々に分割された場合
に、共通グランドがそれぞれ個別のイメージ上に取り付
けられた4つのパッケージの間で機能し続けるように接
続される。共通グランドは、共通試験パッド45、共通
試験パッド46、共通試験パッド51および共通試験パ
ッド52に電気的に接続される。
【0028】また、各イメージは、自分自身の位置決め
孔と視準マークを有し、それにより、それぞれ個々のイ
メージを自動的に処理することができる。たとえば、図
2は、視準マーク58、視準マーク59、位置決め孔6
4、位置決め孔65および位置決め孔66を示す。ま
た、左下と右上の角のx座標には、ペースト・ステンシ
ルのアラインメントを検査するために使用される副尺付
きのアライメント・マークがある。
孔と視準マークを有し、それにより、それぞれ個々のイ
メージを自動的に処理することができる。たとえば、図
2は、視準マーク58、視準マーク59、位置決め孔6
4、位置決め孔65および位置決め孔66を示す。ま
た、左下と右上の角のx座標には、ペースト・ステンシ
ルのアラインメントを検査するために使用される副尺付
きのアライメント・マークがある。
【0029】4つのパッケージと抵抗器とLEDを配置
し、リフローし、はんだを流動させ、洗浄した後で、L
EDを使ってボードの外観試験を行うことができる。L
EDを使用することにより、オーム計を使用するのでは
なく試験バッテリでの試験が可能になる。個々の相互接
続の同心列を試験するために、3ボルトDCバッテリの
一方のリード線を、試験するBGA入出力パッケージの
共通試験パッドに取り付ける。バッテリの他方のリード
線は、試験する同心列の試験ポイントに接続する。その
列のすべての相互接続に問題がない場合は、その同心列
のLEDが点灯して、「合格」の状態を示す。
し、リフローし、はんだを流動させ、洗浄した後で、L
EDを使ってボードの外観試験を行うことができる。L
EDを使用することにより、オーム計を使用するのでは
なく試験バッテリでの試験が可能になる。個々の相互接
続の同心列を試験するために、3ボルトDCバッテリの
一方のリード線を、試験するBGA入出力パッケージの
共通試験パッドに取り付ける。バッテリの他方のリード
線は、試験する同心列の試験ポイントに接続する。その
列のすべての相互接続に問題がない場合は、その同心列
のLEDが点灯して、「合格」の状態を示す。
【0030】環境試験を実行するために、オーム計など
の継続的な測定装置の一方のリード線を、バイア50な
どの共通の環境試験ポイントに取り付ける。オーム計の
他方のリード線は、試験するBGA入出力パッケージの
環境試験ポイントに接続する。256 BGA入出力
(I/0)パッケージの場合、環境試験ポイントは相互
接続バイア43である。324 BGA入出力パッケー
ジの場合、環境試験ポイントは、相互接続バイア44で
ある。313 BGA入出力パッケージの場合は、環境
試験ポイントは、相互接続バイア49である。388
BGA入出力パッケージの場合は、環境試験ポイント
は、相互接続バイア53である。相互接続がすべて良好
な場合は、オーム計の読取り値がほんの数オームの範囲
でなければならない。次に、BGA試験ボード10は、
環境試験の条件にさらされる。
の継続的な測定装置の一方のリード線を、バイア50な
どの共通の環境試験ポイントに取り付ける。オーム計の
他方のリード線は、試験するBGA入出力パッケージの
環境試験ポイントに接続する。256 BGA入出力
(I/0)パッケージの場合、環境試験ポイントは相互
接続バイア43である。324 BGA入出力パッケー
ジの場合、環境試験ポイントは、相互接続バイア44で
ある。313 BGA入出力パッケージの場合は、環境
試験ポイントは、相互接続バイア49である。388
BGA入出力パッケージの場合は、環境試験ポイント
は、相互接続バイア53である。相互接続がすべて良好
な場合は、オーム計の読取り値がほんの数オームの範囲
でなければならない。次に、BGA試験ボード10は、
環境試験の条件にさらされる。
【0031】表面絶縁抵抗(SIR)試験を実行するた
めに、試験装置が、試験のための2つのSIR試験ポイ
ントに接続される。「256」BGAパターン22の密
度の低い中心部分に配置されたSIRくし形パターンを
試験するときは、相互接続バイア41と相互接続バイア
42を使用する。「313」BGAパターン24の領域
内の相互接続パッドの列の間に45度の角度で配置され
たSIRくし形パターンを試験するときは、相互接続バ
イア47と相互接続バイア48を使用する。次に、BG
A試験ボード10が環境条件にさらされ、工業規格の手
順でSIR試験を実行することができる。
めに、試験装置が、試験のための2つのSIR試験ポイ
ントに接続される。「256」BGAパターン22の密
度の低い中心部分に配置されたSIRくし形パターンを
試験するときは、相互接続バイア41と相互接続バイア
42を使用する。「313」BGAパターン24の領域
内の相互接続パッドの列の間に45度の角度で配置され
たSIRくし形パターンを試験するときは、相互接続バ
イア47と相互接続バイア48を使用する。次に、BG
A試験ボード10が環境条件にさらされ、工業規格の手
順でSIR試験を実行することができる。
【0032】図3は、「256」BGAパターン22の
相互接続バイア61を示す。相互接続パッド61の密度
の低い中心部分には表面絶縁抵抗(SIR)パターン6
2がある。SIRくし形パターン62を使って、256
BGA入出力(I/O)パッケージの清浄度を試験す
る。
相互接続バイア61を示す。相互接続パッド61の密度
の低い中心部分には表面絶縁抵抗(SIR)パターン6
2がある。SIRくし形パターン62を使って、256
BGA入出力(I/O)パッケージの清浄度を試験す
る。
【0033】図4は、「324」BGAパターン23の
相互接続パッド71を示す。
相互接続パッド71を示す。
【0034】図5は、「313」BGAパターン24の
相互接続パッド81を示す。表面絶縁抵抗(SIR)パ
ターン82は、「313」BGAパターン24の領域内
の相互接続パッド81の列の間に45度の角度で配置さ
れる。SIRくし形パターン82を使って、313 B
GA入出力(I/O)パッケージの下の清浄度が試験さ
れる。SIRくし形パターン82の独特な設計により、
313 BGA入出力パッケージの中央からはんだボー
ルを除去する必要がなくなる。BGA入出力パッケージ
の中央からはんだボールを除去すると、試験条件が、製
造条件や使用条件下で実際に生じる条件から変化する。
相互接続パッド81を示す。表面絶縁抵抗(SIR)パ
ターン82は、「313」BGAパターン24の領域内
の相互接続パッド81の列の間に45度の角度で配置さ
れる。SIRくし形パターン82を使って、313 B
GA入出力(I/O)パッケージの下の清浄度が試験さ
れる。SIRくし形パターン82の独特な設計により、
313 BGA入出力パッケージの中央からはんだボー
ルを除去する必要がなくなる。BGA入出力パッケージ
の中央からはんだボールを除去すると、試験条件が、製
造条件や使用条件下で実際に生じる条件から変化する。
【0035】図6は、「388」BGAパターン25の
相互接続パッド91を示す。
相互接続パッド91を示す。
【0036】図7は、BGA試験ボード10の6つの層
を示す。最上層101は、図1から図6に示したように
配置される。層102には、グランド面をシミュレート
するために使用される固体銅が配置される。信号伝達層
をシミュレートするために、層103と層104にトレ
ースが配置される。また、層104において、識別マー
クが特定のパターンでエッチングされ、それにより、各
イメージをX線で識別することができる。層105上に
は、VCC面をシミュレートするために使用される固体
銅が配置される。トレースが層106上に配置される。
トレースは、それぞれのBGA入出力パッケージの隣接
コネクタを接続する「縫い目」として使用される。
を示す。最上層101は、図1から図6に示したように
配置される。層102には、グランド面をシミュレート
するために使用される固体銅が配置される。信号伝達層
をシミュレートするために、層103と層104にトレ
ースが配置される。また、層104において、識別マー
クが特定のパターンでエッチングされ、それにより、各
イメージをX線で識別することができる。層105上に
は、VCC面をシミュレートするために使用される固体
銅が配置される。トレースが層106上に配置される。
トレースは、それぞれのBGA入出力パッケージの隣接
コネクタを接続する「縫い目」として使用される。
【0037】以上の考察は、本発明の単なる例示的な方
法および実施形態を開示し説明したものである。当業者
は、本発明が、本発明の精神または本質的特徴から逸脱
することなく他の固有の形態で実施できることを理解さ
れよう。したがって、本発明の開示は、併記の特許請求
の範囲で説明する本発明の範囲の例示に過ぎずそれに制
限されるものではない。
法および実施形態を開示し説明したものである。当業者
は、本発明が、本発明の精神または本質的特徴から逸脱
することなく他の固有の形態で実施できることを理解さ
れよう。したがって、本発明の開示は、併記の特許請求
の範囲で説明する本発明の範囲の例示に過ぎずそれに制
限されるものではない。
【0038】以上、本発明の実施例について詳述した
が、以下、本発明の各実施態様の例を示す。
が、以下、本発明の各実施態様の例を示す。
【0039】[実施態様1]パッケージを取り付ける第1
のアレイ・パータン(22〜25)と、第1の電源面
(105)と、第1のグランド面(102)と有する第
1のイメージ(11)と、パッケージを取り付ける第2
のアレイ・パターン(22〜25)と、第2の電源面
(105)と、第2のグランド面(102)とを有する
第2のイメージ(12)と、前記第1のイメージ(1
1)と前記第2のイメージ(12)との間の第1のルー
ティング領域(14)であって、第1の電源面(10
5)を第2の電源面(105)から電気的かつ物理的に
分離し、また、前記第1のグランド面(102)を前記
第2のグランド面(102)から物理的に分離する第1
のルーティング領域(14)と、前記第1のルーティン
グ領域(14)を貫通して延び、前記第1のグランド面
(102)を第2のグランド面(102)に電気的に接
続する第1の単一トレース(16)と、を備えて成るプ
リント回路基板(10)。
のアレイ・パータン(22〜25)と、第1の電源面
(105)と、第1のグランド面(102)と有する第
1のイメージ(11)と、パッケージを取り付ける第2
のアレイ・パターン(22〜25)と、第2の電源面
(105)と、第2のグランド面(102)とを有する
第2のイメージ(12)と、前記第1のイメージ(1
1)と前記第2のイメージ(12)との間の第1のルー
ティング領域(14)であって、第1の電源面(10
5)を第2の電源面(105)から電気的かつ物理的に
分離し、また、前記第1のグランド面(102)を前記
第2のグランド面(102)から物理的に分離する第1
のルーティング領域(14)と、前記第1のルーティン
グ領域(14)を貫通して延び、前記第1のグランド面
(102)を第2のグランド面(102)に電気的に接
続する第1の単一トレース(16)と、を備えて成るプ
リント回路基板(10)。
【0040】[実施態様2]パッケージを取り付ける第3
のアレイ・パータン(22〜25)と、第3の電源面
(105)と、第3のグランド面(102)とを有する
第3のイメージ(13)と、前記第2のイメージ(1
2)と前記第3のイメージ(13)との間の第2のルー
ティング領域(15)であって、前記第2の電源面(1
05)を前記第3の電源面(105)から電気的かつ物
理的に分離し、また、前記第2のグランド面(102)
を前記第3のグランド面(102)から物理的に分離す
る第2のルーティング領域(15)と、前記第2のルー
ティング領域(15)を貫通して延び、前記第2のグラ
ンド面(102)を前記第3のグランド面(102)に
電気的に接続する第2の単一トレース(17)と、をさ
らに備えて成ることを特徴とする実施態様1に記載のプ
リント回路基板(10)。
のアレイ・パータン(22〜25)と、第3の電源面
(105)と、第3のグランド面(102)とを有する
第3のイメージ(13)と、前記第2のイメージ(1
2)と前記第3のイメージ(13)との間の第2のルー
ティング領域(15)であって、前記第2の電源面(1
05)を前記第3の電源面(105)から電気的かつ物
理的に分離し、また、前記第2のグランド面(102)
を前記第3のグランド面(102)から物理的に分離す
る第2のルーティング領域(15)と、前記第2のルー
ティング領域(15)を貫通して延び、前記第2のグラ
ンド面(102)を前記第3のグランド面(102)に
電気的に接続する第2の単一トレース(17)と、をさ
らに備えて成ることを特徴とする実施態様1に記載のプ
リント回路基板(10)。
【0041】[実施態様3]前記第1のアレイ・パターン
(22〜25)が、第1の入出力ボール・グリッド・ア
レイ・パッケージを取り付ける第1のボール・グリッド
・アレイ・パターン(61)であり、該第1のボール・
グリッド・アレイ・パターン(61)は、密度の低い中
心部分を含み、第1の表面絶縁抵抗パターン(62)
が、前記第1のボール・グリッド・アレイ・パターン
(61)の密度の低い中心部分に配置されていることを
特徴とする実施態様1または2に記載のプリント回路基
板(10)。
(22〜25)が、第1の入出力ボール・グリッド・ア
レイ・パッケージを取り付ける第1のボール・グリッド
・アレイ・パターン(61)であり、該第1のボール・
グリッド・アレイ・パターン(61)は、密度の低い中
心部分を含み、第1の表面絶縁抵抗パターン(62)
が、前記第1のボール・グリッド・アレイ・パターン
(61)の密度の低い中心部分に配置されていることを
特徴とする実施態様1または2に記載のプリント回路基
板(10)。
【0042】[実施態様4]前記第1のイメージ(11)
が、第2の入出力ボール・グリッド・アレイ・パッケー
ジを取り付けるための、相互接続パッド(81)の列を
有する第2のボール・グリッド・アレイ・パターン(2
4)と、前記相互接続パッド(81)の列の間に配置さ
れた第2の表面絶縁抵抗パターン(82)と、をさらに
備えて成ることを特徴とする実施態様1から3のいずれ
か一項に記載のプリント回路基板(10)。
が、第2の入出力ボール・グリッド・アレイ・パッケー
ジを取り付けるための、相互接続パッド(81)の列を
有する第2のボール・グリッド・アレイ・パターン(2
4)と、前記相互接続パッド(81)の列の間に配置さ
れた第2の表面絶縁抵抗パターン(82)と、をさらに
備えて成ることを特徴とする実施態様1から3のいずれ
か一項に記載のプリント回路基板(10)。
【0043】[実施態様5]前記第1のアレイ・パターン
(22〜25)が、第1の入出力ボール・グリッド・ア
レイ・パッケージを取り付ける第1のボール・グリッド
・アレイ・パターン(81)であり、該第1のボール・
グリッド・アレイ・パターン(81)は相互接続パッド
の列を有し、第1の表面絶縁抵抗パターン(82)が、
相互接続パッドの列の間に配置されていることを特徴と
する実施態様1、2または4に記載のプリント回路基板
(10)。
(22〜25)が、第1の入出力ボール・グリッド・ア
レイ・パッケージを取り付ける第1のボール・グリッド
・アレイ・パターン(81)であり、該第1のボール・
グリッド・アレイ・パターン(81)は相互接続パッド
の列を有し、第1の表面絶縁抵抗パターン(82)が、
相互接続パッドの列の間に配置されていることを特徴と
する実施態様1、2または4に記載のプリント回路基板
(10)。
【0044】[実施態様6]前記第1のイメージ(11)
が、LEDを取り付けるための複数対の表面実装パッド
(29〜32)をさらに備えて成ることを特徴とする実
施態様1から5のいずれか一項に記載のプリント回路基
板(10)。
が、LEDを取り付けるための複数対の表面実装パッド
(29〜32)をさらに備えて成ることを特徴とする実
施態様1から5のいずれか一項に記載のプリント回路基
板(10)。
【0045】[実施態様7]第1のイメージ(11)が、
環境試験中に試験装置の端子を接続するための複数の相
互接続バイア(37〜39)をさらに備えて成ることを
特徴とする実施態様1から6のいずれか一項に記載のプ
リント回路基板(10)。
環境試験中に試験装置の端子を接続するための複数の相
互接続バイア(37〜39)をさらに備えて成ることを
特徴とする実施態様1から6のいずれか一項に記載のプ
リント回路基板(10)。
【0046】[実施態様8]前記第1のイメージ(11)
が、第1の視準マーク(58、59)と第1の位置決め
孔(64〜66)を有し、前記第2のイメージ(12)
が、第2の視準マーク(58、59)と第2の位置決め
孔(64〜66)とを有する、ことを特徴とする実施態
様1から7のいずれか一項に記載のプリント回路基板
(10)。
が、第1の視準マーク(58、59)と第1の位置決め
孔(64〜66)を有し、前記第2のイメージ(12)
が、第2の視準マーク(58、59)と第2の位置決め
孔(64〜66)とを有する、ことを特徴とする実施態
様1から7のいずれか一項に記載のプリント回路基板
(10)。
【0047】[実施態様9]相互接続パッドの列を有し、
第1の入出力ボール・グリッド・アレイ・パッケージを
取り付ける第1のボール・グリッド・アレイ・パターン
(81)と、前記相互接続パッドの列の間に配置された
第1の表面絶縁抵抗パターン(82)と、を有する第1
のイメージ(11)を備えて成るプリント回路基板(1
0)。
第1の入出力ボール・グリッド・アレイ・パッケージを
取り付ける第1のボール・グリッド・アレイ・パターン
(81)と、前記相互接続パッドの列の間に配置された
第1の表面絶縁抵抗パターン(82)と、を有する第1
のイメージ(11)を備えて成るプリント回路基板(1
0)。
【0048】[実施態様10]前記第1のイメージ(1
1)が、追加の入出力ボール・グリッド・アレイ・パッ
ケージを取り付けるための追加のボール・グリッド・ア
レイ・パターン(22〜24)をさらに備えて成ること
を特徴とする実施態様9に記載のプリント回路基板(1
0)。
1)が、追加の入出力ボール・グリッド・アレイ・パッ
ケージを取り付けるための追加のボール・グリッド・ア
レイ・パターン(22〜24)をさらに備えて成ること
を特徴とする実施態様9に記載のプリント回路基板(1
0)。
【0049】
【発明の効果】以上説明したように、本発明を用いるこ
とにより、プリント回路基板についての処理の信頼性を
試験するための多機能プリント回路基板を提供すること
ができる。
とにより、プリント回路基板についての処理の信頼性を
試験するための多機能プリント回路基板を提供すること
ができる。
【図1】本発明の好ましい実施形態による、試験に使用
されるプリント回路基板の配置を示す簡略化したブロッ
ク図である。
されるプリント回路基板の配置を示す簡略化したブロッ
ク図である。
【図2】本発明の好ましい実施形態による図1に示した
プリント回路基板のイメージの接続を示す簡略化した図
である。
プリント回路基板のイメージの接続を示す簡略化した図
である。
【図3】本発明の好ましい実施形態により、図1に示し
たプリント回路基板上に配置された256入出力ボール
・グリッド・アレイ・パターンと表面絶縁抵抗パターン
を示す簡略化した図である。
たプリント回路基板上に配置された256入出力ボール
・グリッド・アレイ・パターンと表面絶縁抵抗パターン
を示す簡略化した図である。
【図4】本発明の好ましい実施形態により、図1に示し
たプリント回路基板上に配置された324入出力ボール
・グリッド・アレイ・パターンを示す簡略化した図であ
る。
たプリント回路基板上に配置された324入出力ボール
・グリッド・アレイ・パターンを示す簡略化した図であ
る。
【図5】本発明の好ましい実施形態により、図1に示し
たプリント回路基板上に配置された313入出力ボール
・グリッド・アレイ・パターンと表面絶縁抵抗パターン
を示す簡略化した図である。
たプリント回路基板上に配置された313入出力ボール
・グリッド・アレイ・パターンと表面絶縁抵抗パターン
を示す簡略化した図である。
【図6】本発明の好ましい実施形態により、図1に示し
たプリント回路基板上に配置された388入出力ボール
・グリッド・アレイ・パターンを示す簡略化した図であ
る。
たプリント回路基板上に配置された388入出力ボール
・グリッド・アレイ・パターンを示す簡略化した図であ
る。
【図7】本発明の好ましい実施形態による図1に示した
プリント回路基板の簡略化した断面図である。
プリント回路基板の簡略化した断面図である。
11、12:イメージ 14、15:ルーティング領域 16、17:トレース 21:スルーホール・コネクタ領域 22〜25:ボール・グリッド・アレイ・ パターン 26:サブエリア 27、28:穴 29〜40:パッド 41〜44:相互接続バイア 45、46:共通試験パッド 47〜50:相互接続バイア 51、52:共通試験パッド 53:相互接続バイア 54〜57:ワゴン・ホイール 58〜59:視準マーク
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョセフ・ディー・ブラウン アメリカ合衆国カリフォルニア州 ロック リン ポーツマス・ストリート3434
Claims (1)
- 【請求項1】パッケージを取り付ける第1のアレイ・パ
ータンと、第1の電源面と、第1のグランド面と有する
第1のイメージと、 パッケージを取り付ける第2のアレイ・パターンと、第
2の電源面と、第2のグランド面とを有する第2のイメ
ージと、 前記第1のイメージと前記第2のイメージの間の第1の
ルーティング領域であって、第1の電源面を第2の電源
面から電気的かつ物理的に分離し、また、前記第1のグ
ランド面を前記第2のグランド面から物理的に分離する
第1のルーティング領域と、 前記第1のルーティング領域を貫通して延び、前記第1
のグランド面を第2のグランド面に電気的に接続する第
1の単一トレースと、 を備えて成るプリント回路基板。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US986,078 | 1997-12-05 | ||
US08/986,078 US6040530A (en) | 1997-12-05 | 1997-12-05 | Versatile printed circuit board for testing processing reliability |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11261179A true JPH11261179A (ja) | 1999-09-24 |
Family
ID=25532056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10334259A Withdrawn JPH11261179A (ja) | 1997-12-05 | 1998-11-25 | 試験用プリント回路基板 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6040530A (ja) |
EP (1) | EP0926930B1 (ja) |
JP (1) | JPH11261179A (ja) |
DE (1) | DE69827754T2 (ja) |
SG (1) | SG70122A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003255020A (ja) * | 2002-03-01 | 2003-09-10 | Advantest Corp | 基板異常検出回路付き装置 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6662250B1 (en) * | 2000-02-25 | 2003-12-09 | Hewlett-Packard Development Company, L.P. | Optimized routing strategy for multiple synchronous bus groups |
US6564986B1 (en) * | 2001-03-08 | 2003-05-20 | Xilinx, Inc. | Method and assembly for testing solder joint fractures between integrated circuit package and printed circuit board |
US6788092B2 (en) * | 2002-04-15 | 2004-09-07 | Advanced Semiconductor Engineering, Inc. | Test assembly for integrated circuit package |
EP1566995B1 (en) * | 2004-02-20 | 2007-08-15 | Research In Motion Limited | Surface mount technology evaluation board |
US6888360B1 (en) * | 2004-02-20 | 2005-05-03 | Research In Motion Limited | Surface mount technology evaluation board having varied board pad characteristics |
EP1615483B1 (de) * | 2004-07-09 | 2009-09-30 | Diehl Aerospace GmbH | Leiterkarte mit Karbonisierungssensor |
US9853007B2 (en) * | 2014-12-30 | 2017-12-26 | Microsemi Solutions (U.S.), Inc. | Method for producing an integrated circuit package and apparatus produced thereby |
US9698093B2 (en) * | 2015-08-24 | 2017-07-04 | Nxp Usa,Inc. | Universal BGA substrate |
JP7078791B2 (ja) * | 2019-02-19 | 2022-05-31 | 株式会社Fuji | 基準マーク特定装置、基準マーク特定方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3588616A (en) * | 1969-01-24 | 1971-06-28 | Sprague Electric Co | Compensation substrate for dual in line package |
US3964087A (en) * | 1975-05-15 | 1976-06-15 | Interdyne Company | Resistor network for integrated circuit |
US4426773A (en) * | 1981-05-15 | 1984-01-24 | General Electric Ceramics, Inc. | Array of electronic packaging substrates |
US4583150A (en) * | 1983-01-21 | 1986-04-15 | Methode Electronics, Inc. | Printed circuit boards |
US4725775A (en) * | 1986-06-12 | 1988-02-16 | Environmental Processing, Incorporated | Resistor isolated burn-in socket board |
US4926546A (en) * | 1988-06-09 | 1990-05-22 | A. O. Smith Corporation | PC board panel configuration technique |
JPH02197190A (ja) * | 1989-01-26 | 1990-08-03 | Shin Kobe Electric Mach Co Ltd | 多層印刷配線板 |
ATE91059T1 (de) * | 1989-08-17 | 1993-07-15 | Schlegel Georg Gmbh & Co | Elektrische leiterplatte. |
US5561584A (en) * | 1993-09-30 | 1996-10-01 | Vimak Corporation | Electrical ground plane apparatus |
JP3037043B2 (ja) * | 1993-10-29 | 2000-04-24 | 日本電気株式会社 | プリント基板のテスト容易化回路実装方式 |
US5457390A (en) * | 1993-12-13 | 1995-10-10 | Northern Telecom Limited | Circuit board manufacture |
JPH07333300A (ja) * | 1994-06-14 | 1995-12-22 | Mitsubishi Electric Corp | 電気特性評価用基板 |
JP2570637B2 (ja) * | 1994-11-28 | 1997-01-08 | 日本電気株式会社 | Mcmキャリア |
US5761051A (en) * | 1994-12-29 | 1998-06-02 | Compaq Computer Corporation | Multi-layer circuit board having a supply bus and discrete voltage supply planes |
US5642262A (en) * | 1995-02-23 | 1997-06-24 | Altera Corporation | High-density programmable logic device in a multi-chip module package with improved interconnect scheme |
TW382736B (en) * | 1996-04-18 | 2000-02-21 | Eastern Kk | Circuit board for a semiconductor device and method of making the same |
US6612022B1 (en) * | 1996-05-03 | 2003-09-02 | Invensys Systems, Inc. | Printed circuit board including removable auxiliary area with test points |
US5896037A (en) * | 1996-10-10 | 1999-04-20 | Methode Electronics, Inc. | Interface test adapter for actively testing an integrated circuit chip package |
-
1997
- 1997-12-05 US US08/986,078 patent/US6040530A/en not_active Expired - Lifetime
-
1998
- 1998-09-11 SG SG1998003614A patent/SG70122A1/en unknown
- 1998-11-25 JP JP10334259A patent/JPH11261179A/ja not_active Withdrawn
- 1998-12-02 DE DE69827754T patent/DE69827754T2/de not_active Expired - Fee Related
- 1998-12-02 EP EP98309866A patent/EP0926930B1/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003255020A (ja) * | 2002-03-01 | 2003-09-10 | Advantest Corp | 基板異常検出回路付き装置 |
Also Published As
Publication number | Publication date |
---|---|
EP0926930B1 (en) | 2004-11-24 |
DE69827754D1 (de) | 2004-12-30 |
DE69827754T2 (de) | 2005-11-03 |
EP0926930A3 (en) | 2000-06-28 |
EP0926930A2 (en) | 1999-06-30 |
SG70122A1 (en) | 2000-01-25 |
US6040530A (en) | 2000-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6462570B1 (en) | Breakout board using blind vias to eliminate stubs | |
US5834705A (en) | Arrangement for modifying eletrical printed circuit boards | |
JP2008102145A (ja) | プローブ・カードの製造方法 | |
JP2008197118A (ja) | プローブ・カードの製造方法 | |
JP2004523908A (ja) | プラスチックリード付きチップキャリア(plcc)および他の表面実装技術(smt)チップキャリアのためのアダプタ | |
JPH11261179A (ja) | 試験用プリント回路基板 | |
JPH1187003A (ja) | 実装検査システム | |
US5966020A (en) | Method and apparatus for facilitating detection of solder opens of SMT components | |
JP2006234780A (ja) | 評価基板及びケーブルアッセンブリ評価方法 | |
TWI753476B (zh) | 印刷電路板及銅厚測試方法 | |
US6818838B1 (en) | PCB component placement and trace routing therebetween | |
JPH0371071A (ja) | 印刷回路基板をテストするための装置及び方法 | |
JP2006165325A (ja) | Icパッケージを実装した基板の配線構造、及び電気接続不良検査方法 | |
JPS58172561A (ja) | プリント配線板の検査方法並びにチエツカ−治具 | |
JPS6340391A (ja) | 表面実装プリント配線板 | |
JPH11112152A (ja) | フリップチップ実装の多層プリント基板 | |
JP2008060162A (ja) | ランドパターンの設計の適否を試験する実装試験装置及びその実装試験方法 | |
CN113687207B (zh) | 用于装设半导体集成电路的测试板及方法 | |
KR101148669B1 (ko) | 기판 검사 장치 | |
JPH06174786A (ja) | バーンインボード | |
JP3191205B2 (ja) | プリント基板の検査装置 | |
JP3447496B2 (ja) | 半導体搭載用配線板 | |
JP2003329726A (ja) | 中継基板 | |
JPH05346455A (ja) | インサーキットテスタ治具 | |
KR101350793B1 (ko) | 인쇄회로기판 통전 검사 지그 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051122 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051122 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20061225 |