JPH11251312A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11251312A JPH11251312A JP5466898A JP5466898A JPH11251312A JP H11251312 A JPH11251312 A JP H11251312A JP 5466898 A JP5466898 A JP 5466898A JP 5466898 A JP5466898 A JP 5466898A JP H11251312 A JPH11251312 A JP H11251312A
- Authority
- JP
- Japan
- Prior art keywords
- sog
- film
- baking
- solution
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 ポストベーク時のSOG膜のクラック発生を
防止する半導体装置の製造法を提供する。 【解決手段】 主面上に配線12を形成した半導体基板
11の上にCVD膜13を形成し、CVD膜表面に窒素
或は酸素プラズマ処理を行って、CVD膜表面を親水性
に変質させる。その後、Si−O結合を含むSOG溶液
14を塗布し、SOG溶液14を300℃でプリベーク
した後、ポストベーク処理を行うことにより、クラック
の発生しないSOG膜15を焼成する。
防止する半導体装置の製造法を提供する。 【解決手段】 主面上に配線12を形成した半導体基板
11の上にCVD膜13を形成し、CVD膜表面に窒素
或は酸素プラズマ処理を行って、CVD膜表面を親水性
に変質させる。その後、Si−O結合を含むSOG溶液
14を塗布し、SOG溶液14を300℃でプリベーク
した後、ポストベーク処理を行うことにより、クラック
の発生しないSOG膜15を焼成する。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関わり、特に、層間絶縁膜のクラックを防止する
半導体装置の製造方法に関するものである。
方法に関わり、特に、層間絶縁膜のクラックを防止する
半導体装置の製造方法に関するものである。
【0002】
【従来の技術】近年、半導体装置の大集積化が急速に進
むにつれ、配線等による下地の段差を少なくする層間絶
縁膜の平坦化技術が用いられている。平坦化技術として
は、配線間の窪みに無機系塗布ガラス(以下、SOGと
いう)等の塗布材料で埋め込む方法がこれまで広く用い
られている。
むにつれ、配線等による下地の段差を少なくする層間絶
縁膜の平坦化技術が用いられている。平坦化技術として
は、配線間の窪みに無機系塗布ガラス(以下、SOGと
いう)等の塗布材料で埋め込む方法がこれまで広く用い
られている。
【0003】以下、従来の半導体装置の製造方法につい
て説明する。図2は従来の半導体装置の製造方法の断面
図を示すものであり、SOG(スピンオンガラスの略)
を活用した従来の平坦化技術について、図面を用いて説
明する。図2において、1は半導体基板、2は金属等の
配線、3はCVD法によって形成した絶縁膜(以下、C
VD膜という)、4は無機系塗布ガラス溶液(SOG溶
液)、5はSOG溶液4を硬化したSOG膜である。
て説明する。図2は従来の半導体装置の製造方法の断面
図を示すものであり、SOG(スピンオンガラスの略)
を活用した従来の平坦化技術について、図面を用いて説
明する。図2において、1は半導体基板、2は金属等の
配線、3はCVD法によって形成した絶縁膜(以下、C
VD膜という)、4は無機系塗布ガラス溶液(SOG溶
液)、5はSOG溶液4を硬化したSOG膜である。
【0004】従来の半導体装置の製造方法は、まず、主
面に配線2を形成した半導体基板1(図2(a)を参
照)の上に絶縁膜となるCVD膜3を形成する(図2
(b)を参照)。次に、CVD膜3の上にリンを含んだ
SOG溶液4を回転塗布する(図2(c)を参照)。S
OGは、Si−O結合を含む無機系塗布ガラス材料であ
る。SOG溶液4を塗布した後、200℃程度のプリベ
ークを行い、その後400℃から450℃の温度範囲内
でポストベークを行う。この2段階のベーク処理によ
り、SOG溶液4を焼成してSi−O結合を含む無機膜
(SOG膜5)を形成する(図2(d)を参照)。
面に配線2を形成した半導体基板1(図2(a)を参
照)の上に絶縁膜となるCVD膜3を形成する(図2
(b)を参照)。次に、CVD膜3の上にリンを含んだ
SOG溶液4を回転塗布する(図2(c)を参照)。S
OGは、Si−O結合を含む無機系塗布ガラス材料であ
る。SOG溶液4を塗布した後、200℃程度のプリベ
ークを行い、その後400℃から450℃の温度範囲内
でポストベークを行う。この2段階のベーク処理によ
り、SOG溶液4を焼成してSi−O結合を含む無機膜
(SOG膜5)を形成する(図2(d)を参照)。
【0005】多層構造の配線を施す場合は、更にこの
後、CVD膜3およびSOG膜5の所定箇所に開口部
(図示せず)を形成した後、第2層目の配線(図示せ
ず)を形成して、複数の配線層を用いた配線が行われ
る。
後、CVD膜3およびSOG膜5の所定箇所に開口部
(図示せず)を形成した後、第2層目の配線(図示せ
ず)を形成して、複数の配線層を用いた配線が行われ
る。
【0006】
【発明が解決しようとする課題】しかしながら上記従来
の方法では、ポストベークでSOG溶液4を焼成する際
には、低温(約200℃)のプリベークによって、事前
にSOGの溶剤を揮発させ、SOG膜5を焼成する際の
収縮応力によって、SOG膜5が破損することを防止す
る配慮がなされていた。
の方法では、ポストベークでSOG溶液4を焼成する際
には、低温(約200℃)のプリベークによって、事前
にSOGの溶剤を揮発させ、SOG膜5を焼成する際の
収縮応力によって、SOG膜5が破損することを防止す
る配慮がなされていた。
【0007】しかし、CVD膜3の表面は、CVD装置
内でのプラズマ発生に伴う発熱やCVD膜3形成後の加
熱処理等によって、CVD膜3表面の膜質が疎水性にな
り易い。CVD膜3の表面が疎水性になると、後工程で
SOG溶液4を塗布する際にSOG溶液4の濡れ性が低
下し、下地の凹部にSOG溶液が溜まり過ぎることがあ
る。この液溜まり部分(膜厚が厚くなる部分)が生じる
と、その後SOGを焼成する時に、液溜まり部分でスト
レスが生じ、SOG膜5を破損する。
内でのプラズマ発生に伴う発熱やCVD膜3形成後の加
熱処理等によって、CVD膜3表面の膜質が疎水性にな
り易い。CVD膜3の表面が疎水性になると、後工程で
SOG溶液4を塗布する際にSOG溶液4の濡れ性が低
下し、下地の凹部にSOG溶液が溜まり過ぎることがあ
る。この液溜まり部分(膜厚が厚くなる部分)が生じる
と、その後SOGを焼成する時に、液溜まり部分でスト
レスが生じ、SOG膜5を破損する。
【0008】SOGの収縮は、SOG溶液4中の溶剤や
水分が脱離する時に起きる現象で、塗布直後から最終の
焼成温度である400℃までの間に水分脱離量のピーク
が2箇所存在することを昇温脱離分析により明らかにし
た。その分析結果を図3に示す。図3は、昇温脱離分析
を示す図であり、横軸を温度(℃)、縦軸を排出ガス中
の水分の割合(%)として表し、50℃から450℃ま
で温度を上昇させつつ、排出ガス中に含まれる水分の割
合を調べた。図3に示すように、100℃までの温度範
囲では温度の上昇に比例して水分の脱離量が増大し、第
1の水分脱離のピークは170℃前後に在る。この付近
の温度では、水分の脱離に伴って、溶剤が揮発する。更
に温度上昇させると、水分の脱離量が減少する傾向とな
り、270℃付近でボトムとなる。そこから更に温度上
昇させると、水分の脱離量が再び上昇傾向となり、第2
の水分脱離のピークは370℃前後に在る。この付近の
温度では、SOG膜5中の有機物質が脱離され、有機物
質に付随する水分が脱離される。この2度の水分脱離時
にその度に膜収縮が発生するのであるが、SOG膜のク
ラックは第2の水分脱離時の膜収縮によって発生するこ
とが既に判明している。なお、第2の水分脱離のピーク
はSOG溶液中にリンを含有させると顕著に現れ、第1
の水分脱離のピークはリンの含有量には左右されない。
図2中の実線(1)はリンの含有量が4wt%の時のデ
ータ、図2中の破線(2)はリンの含有量が2wt%の
時のデータである。
水分が脱離する時に起きる現象で、塗布直後から最終の
焼成温度である400℃までの間に水分脱離量のピーク
が2箇所存在することを昇温脱離分析により明らかにし
た。その分析結果を図3に示す。図3は、昇温脱離分析
を示す図であり、横軸を温度(℃)、縦軸を排出ガス中
の水分の割合(%)として表し、50℃から450℃ま
で温度を上昇させつつ、排出ガス中に含まれる水分の割
合を調べた。図3に示すように、100℃までの温度範
囲では温度の上昇に比例して水分の脱離量が増大し、第
1の水分脱離のピークは170℃前後に在る。この付近
の温度では、水分の脱離に伴って、溶剤が揮発する。更
に温度上昇させると、水分の脱離量が減少する傾向とな
り、270℃付近でボトムとなる。そこから更に温度上
昇させると、水分の脱離量が再び上昇傾向となり、第2
の水分脱離のピークは370℃前後に在る。この付近の
温度では、SOG膜5中の有機物質が脱離され、有機物
質に付随する水分が脱離される。この2度の水分脱離時
にその度に膜収縮が発生するのであるが、SOG膜のク
ラックは第2の水分脱離時の膜収縮によって発生するこ
とが既に判明している。なお、第2の水分脱離のピーク
はSOG溶液中にリンを含有させると顕著に現れ、第1
の水分脱離のピークはリンの含有量には左右されない。
図2中の実線(1)はリンの含有量が4wt%の時のデ
ータ、図2中の破線(2)はリンの含有量が2wt%の
時のデータである。
【0009】プリベーク温度を200℃で実施した場
合、第1の水分の脱離量が不十分であり、プリベーク後
のSOG膜中に水分が残存することになる。第1の水分
脱離で残存した水分が、ポストベークを行う際に第2の
水分の脱離量を増加させることになり、水分の脱離量が
過剰になる。そして、ポストベーク時のSOG膜の収縮
率が大きくなり、クラックの発生を促す要因となってい
た。
合、第1の水分の脱離量が不十分であり、プリベーク後
のSOG膜中に水分が残存することになる。第1の水分
脱離で残存した水分が、ポストベークを行う際に第2の
水分の脱離量を増加させることになり、水分の脱離量が
過剰になる。そして、ポストベーク時のSOG膜の収縮
率が大きくなり、クラックの発生を促す要因となってい
た。
【0010】本発明の目的は、SOG膜のクラックを防
止できる半導体装置の製造方法を提供することである。
止できる半導体装置の製造方法を提供することである。
【0011】
【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置の製造方法は、半導体基板上に第
1の配線を形成する第1の工程と、前記第1の配線を含
む前記半導体基板の上にCVD法によって絶縁膜を形成
する第2の工程と、その後、前記絶縁膜の表面を窒素あ
るいは酸素によるプラズマ処理を行う第3の工程と、そ
の後、無機系塗布ガラスを塗布した後に加熱処理してS
OG膜を形成する第4の工程とからなる。
に本発明の半導体装置の製造方法は、半導体基板上に第
1の配線を形成する第1の工程と、前記第1の配線を含
む前記半導体基板の上にCVD法によって絶縁膜を形成
する第2の工程と、その後、前記絶縁膜の表面を窒素あ
るいは酸素によるプラズマ処理を行う第3の工程と、そ
の後、無機系塗布ガラスを塗布した後に加熱処理してS
OG膜を形成する第4の工程とからなる。
【0012】この構成によって、SOGを塗布する前
に、CVD膜の表面を窒素あるいは酸素によるプラズマ
処理を行い、CVD膜の膜質を疎水性から親水性に変え
る。これにより、下地段差による凹部にSOGが過剰に
溜まることを抑えて、SOG膜を焼成するから、この凹
部におけるSOG膜のクラックを無くすことができる。
に、CVD膜の表面を窒素あるいは酸素によるプラズマ
処理を行い、CVD膜の膜質を疎水性から親水性に変え
る。これにより、下地段差による凹部にSOGが過剰に
溜まることを抑えて、SOG膜を焼成するから、この凹
部におけるSOG膜のクラックを無くすことができる。
【0013】また、第2の発明は、上記第1の発明の構
成の第4の工程において、Si−O結合を含む無機系塗
布ガラスを塗布して形成したSOG膜を、270℃〜3
30℃で低温加熱した後、ポストベークで焼成する構成
を有する。この構成によって、低温加熱時に水分を十分
に脱離し、SOG膜をポストベークする際に、水分の脱
離量を抑制して、クラックの発生を防止することができ
る。
成の第4の工程において、Si−O結合を含む無機系塗
布ガラスを塗布して形成したSOG膜を、270℃〜3
30℃で低温加熱した後、ポストベークで焼成する構成
を有する。この構成によって、低温加熱時に水分を十分
に脱離し、SOG膜をポストベークする際に、水分の脱
離量を抑制して、クラックの発生を防止することができ
る。
【0014】また、第3の発明は、前記第1の発明の構
成の第4の工程において、リンを含む無機系塗布ガラス
を塗布して形成したSOG膜を、低温加熱した後ポスト
ベークで焼成する構成を有する。
成の第4の工程において、リンを含む無機系塗布ガラス
を塗布して形成したSOG膜を、低温加熱した後ポスト
ベークで焼成する構成を有する。
【0015】
【発明の実施の形態】以下、本発明の一実施形態につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
【0016】図1は、本発明の第1および第2の実施形
態における半導体装置の製造方法の工程断面図を示すも
ので、まず第1の実施形態について説明する。図1にお
いて、11はシリコンや化合物半導体等による半導体基
板、12はアルミニウムまたはアルミニウム合金等によ
る配線、13はCVD法によって形成した絶縁膜(CV
D膜)、14はSOG溶液である。そして、仕上がり状
態(図1(d)を参照)の構造は図2の従来例と同様な
ものである。従来例と異なるのはCVD膜13を形成し
た後、プラズマ処理を追加した点である。
態における半導体装置の製造方法の工程断面図を示すも
ので、まず第1の実施形態について説明する。図1にお
いて、11はシリコンや化合物半導体等による半導体基
板、12はアルミニウムまたはアルミニウム合金等によ
る配線、13はCVD法によって形成した絶縁膜(CV
D膜)、14はSOG溶液である。そして、仕上がり状
態(図1(d)を参照)の構造は図2の従来例と同様な
ものである。従来例と異なるのはCVD膜13を形成し
た後、プラズマ処理を追加した点である。
【0017】以下、本実施形態の半導体装置の製造方法
について、工程の順を追って詳しく説明する。まず、シ
リコン等の半導体基板11の主面上にアルミニウムまた
はアルミニウム合金の金属を蒸着した後、その金属を食
刻して所望パターンの配線12を形成する(図1の
(a)を参照)。
について、工程の順を追って詳しく説明する。まず、シ
リコン等の半導体基板11の主面上にアルミニウムまた
はアルミニウム合金の金属を蒸着した後、その金属を食
刻して所望パターンの配線12を形成する(図1の
(a)を参照)。
【0018】次に、配線12を形成した半導体基板11
に対して、SiH4(モノシラン)とN2Oを導入して約
60WのRFパワーによるプラズマ処理を行い、配線1
2を含む半導体基板11の表面全域に400nmから5
00nmの膜厚の絶縁膜(CVD膜13)を形成する
(図1の(b)を参照)。
に対して、SiH4(モノシラン)とN2Oを導入して約
60WのRFパワーによるプラズマ処理を行い、配線1
2を含む半導体基板11の表面全域に400nmから5
00nmの膜厚の絶縁膜(CVD膜13)を形成する
(図1の(b)を参照)。
【0019】その後、CVD膜13をエッチングしない
窒素ガスあるいは酸素ガスを導入して200Wから50
0WのRFパワーによるプラズマ処理をCVD膜13の
表面に行う(図1の(b)を参照)。この時、プラズマ
処理前には疎水性であったCVD膜13の表面を親水性
に変質させる。
窒素ガスあるいは酸素ガスを導入して200Wから50
0WのRFパワーによるプラズマ処理をCVD膜13の
表面に行う(図1の(b)を参照)。この時、プラズマ
処理前には疎水性であったCVD膜13の表面を親水性
に変質させる。
【0020】その後、Si−O結合を含む無機系塗布ガ
ラス(SOG)溶液14を、CVD膜13の表面に10
0nmから200nmの膜厚で回転塗布する(図1の
(c)を参照)。ここでは、CVD膜13表面が親水性
になっているため、CVD膜13とSOG溶液14との
なじみが良い。従って、SOG溶液を回転塗布する際
に、SOG溶液14がCVD膜13上を移動しやすく、
従来例に比べて膜厚の不均一さの少ない状態でSOG溶
液14を塗布できる。
ラス(SOG)溶液14を、CVD膜13の表面に10
0nmから200nmの膜厚で回転塗布する(図1の
(c)を参照)。ここでは、CVD膜13表面が親水性
になっているため、CVD膜13とSOG溶液14との
なじみが良い。従って、SOG溶液を回転塗布する際
に、SOG溶液14がCVD膜13上を移動しやすく、
従来例に比べて膜厚の不均一さの少ない状態でSOG溶
液14を塗布できる。
【0021】その後、従来例と同じ条件の低温(200
℃)でのプリベークを行った後、400℃から450
℃、約30分の条件でポストベークを行って焼成する。
この2段階のベーク処理により、Si−O結合を含むS
OG膜15を形成する(図1の(d)を参照)。
℃)でのプリベークを行った後、400℃から450
℃、約30分の条件でポストベークを行って焼成する。
この2段階のベーク処理により、Si−O結合を含むS
OG膜15を形成する(図1の(d)を参照)。
【0022】上述の第1の実施形態の製造方法によれ
ば、SOG溶液を塗布する前にCVD膜13の表面を、
窒素あるいは酸素によるプラズマ処理することによっ
て、CVD膜13の表面を親水性に変質させる。そし
て、SOG溶液の液溜まりを少なくし、ポストベーク時
に発生しやすいSOG膜13の破損を防止できる。
ば、SOG溶液を塗布する前にCVD膜13の表面を、
窒素あるいは酸素によるプラズマ処理することによっ
て、CVD膜13の表面を親水性に変質させる。そし
て、SOG溶液の液溜まりを少なくし、ポストベーク時
に発生しやすいSOG膜13の破損を防止できる。
【0023】(第2の実施形態)以下、本発明の第2の
実施形態について説明する。上述の第1の実施形態のプ
リベークの温度が200℃であったのに対して、第2の
実施形態では、300℃でプリベークする点で異なり、
その他の条件は第1の実施形態と同様である。
実施形態について説明する。上述の第1の実施形態のプ
リベークの温度が200℃であったのに対して、第2の
実施形態では、300℃でプリベークする点で異なり、
その他の条件は第1の実施形態と同様である。
【0024】即ち、CVD膜13の表面に窒素ガスある
いは酸素ガスを導入したプラズマ処理を行った後、Si
−O結合を含む無機系塗布ガラス(SOG)溶液14
を、CVD膜13の表面に100nmから200nmの
膜厚で回転塗布する(図1の(c)を参照)。
いは酸素ガスを導入したプラズマ処理を行った後、Si
−O結合を含む無機系塗布ガラス(SOG)溶液14
を、CVD膜13の表面に100nmから200nmの
膜厚で回転塗布する(図1の(c)を参照)。
【0025】その後、低温でのプリベークを行う。プリ
ベークの条件としては、150℃から50℃のピッチで
上昇させて最終温度を300℃とし、その各温度で1分
間づつの加熱処理する手段、あるいは、300℃の一定
温度で3分間の加熱処理する手段のどちらであっても良
い。
ベークの条件としては、150℃から50℃のピッチで
上昇させて最終温度を300℃とし、その各温度で1分
間づつの加熱処理する手段、あるいは、300℃の一定
温度で3分間の加熱処理する手段のどちらであっても良
い。
【0026】その後、300℃の減圧炉あるいは常圧炉
内に投入し、10℃/分の速度で昇温させ、400℃か
ら450℃の一定温度で、約30分の条件でポストベー
クを行って焼成する。この2段階のベーク処理により、
Si−O結合を含むSOG膜15を形成する(図1の
(d)を参照)。
内に投入し、10℃/分の速度で昇温させ、400℃か
ら450℃の一定温度で、約30分の条件でポストベー
クを行って焼成する。この2段階のベーク処理により、
Si−O結合を含むSOG膜15を形成する(図1の
(d)を参照)。
【0027】この方法によると、従来より高い温度であ
る300℃でプリベークするため、ポストベーク前にS
OG膜15中の水分を十分に脱離させて、ポストベーク
時の水分の脱離量を少なくし、ポストベーク時の収縮応
力を小さくして、SOG膜15でクラックが発生する余
裕度を拡大できる。
る300℃でプリベークするため、ポストベーク前にS
OG膜15中の水分を十分に脱離させて、ポストベーク
時の水分の脱離量を少なくし、ポストベーク時の収縮応
力を小さくして、SOG膜15でクラックが発生する余
裕度を拡大できる。
【0028】なお、プリベークの温度としては、270
℃から330℃の温度範囲で上記300℃と同等な結果
が得られた。また、SOG溶液として、リンを含んだS
OG溶液を使用した場合のSOGクラックの発生頻度
は、従来例に比べ大幅に低減することができた。
℃から330℃の温度範囲で上記300℃と同等な結果
が得られた。また、SOG溶液として、リンを含んだS
OG溶液を使用した場合のSOGクラックの発生頻度
は、従来例に比べ大幅に低減することができた。
【0029】
【発明の効果】以上のように本発明は、CVD膜の表面
に窒素あるいは酸素ガスによるプラズマ処理を行って、
CVD膜表面の膜質を親水性に変えた後、SOG溶液を
回転塗布するから、凹部におけるSOG溶液の液溜まり
を少なくでき、SOG膜の膜厚の不均一さが少なくな
り、ポストベーク時に生じやすいSOGクラックを防止
できる。
に窒素あるいは酸素ガスによるプラズマ処理を行って、
CVD膜表面の膜質を親水性に変えた後、SOG溶液を
回転塗布するから、凹部におけるSOG溶液の液溜まり
を少なくでき、SOG膜の膜厚の不均一さが少なくな
り、ポストベーク時に生じやすいSOGクラックを防止
できる。
【0030】また、第2の発明では、従来より高い温
度、即ち250〜350℃でSOG膜をプリベークする
ことにより、ポストベーク前にSOG膜中の水分を十分
少なくして、ポストベーク時に生じやすいSOG膜のク
ラックを防止し、欠陥のない絶縁膜を形成できる。
度、即ち250〜350℃でSOG膜をプリベークする
ことにより、ポストベーク前にSOG膜中の水分を十分
少なくして、ポストベーク時に生じやすいSOG膜のク
ラックを防止し、欠陥のない絶縁膜を形成できる。
【図1】本発明の実施形態における半導体装置の製造方
法の工程断面図
法の工程断面図
【図2】従来の半導体装置の製造方法の工程断面図
【図3】昇温脱離分析を説明するための図
11 半導体基板 12 配線 13 絶縁膜(CVD膜) 14 SOG溶液 15 SOG膜
Claims (3)
- 【請求項1】 半導体基板上に第1の配線を形成する第
1の工程と、 前記第1の配線を含む前記半導体基板の上にCVD法に
よって絶縁膜を形成する第2の工程と、 その後、前記絶縁膜の表面を窒素あるいは酸素によるプ
ラズマ処理を行う第3の工程と、 その後、無機系塗布ガラスを塗布した後に加熱処理して
SOG膜を形成する第4の工程とからなる半導体装置の
製造方法。 - 【請求項2】 第4の工程において、Si−O結合を含
む無機系塗布ガラスを塗布して形成したSOG膜を、2
70℃〜330℃で低温加熱した後、ポストベークで焼
成することを特徴とする請求項1記載の半導体装置の製
造方法。 - 【請求項3】 第4の工程において、リンを含む無機系
塗布ガラスを塗布して形成したSOG膜を、低温加熱し
た後ポストベークで焼成することを特徴とする請求項1
記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5466898A JPH11251312A (ja) | 1998-03-06 | 1998-03-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5466898A JPH11251312A (ja) | 1998-03-06 | 1998-03-06 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11251312A true JPH11251312A (ja) | 1999-09-17 |
Family
ID=12977166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5466898A Pending JPH11251312A (ja) | 1998-03-06 | 1998-03-06 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11251312A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6551442B2 (en) | 2000-07-24 | 2003-04-22 | Mitsubishi Denki Kabushiki Kaisha | Method of producing semiconductor device and system for producing the same |
JP2007509499A (ja) * | 2003-10-21 | 2007-04-12 | フリースケール セミコンダクター インコーポレイテッド | 低k誘電体を半導体製造プロセスにおいて形成する方法 |
KR20160120678A (ko) * | 2015-04-08 | 2016-10-18 | 수스 마이크로텍 리소그라피 게엠바하 | 기판 코팅 방법 |
-
1998
- 1998-03-06 JP JP5466898A patent/JPH11251312A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6551442B2 (en) | 2000-07-24 | 2003-04-22 | Mitsubishi Denki Kabushiki Kaisha | Method of producing semiconductor device and system for producing the same |
JP2007509499A (ja) * | 2003-10-21 | 2007-04-12 | フリースケール セミコンダクター インコーポレイテッド | 低k誘電体を半導体製造プロセスにおいて形成する方法 |
JP4659751B2 (ja) * | 2003-10-21 | 2011-03-30 | フリースケール セミコンダクター インコーポレイテッド | 低k誘電体を半導体製造プロセスにおいて形成する方法 |
KR20160120678A (ko) * | 2015-04-08 | 2016-10-18 | 수스 마이크로텍 리소그라피 게엠바하 | 기판 코팅 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0160338B1 (ko) | 반도체 장치의 제조 방법 | |
US5393709A (en) | Method of making stress released VLSI structure by the formation of porous intermetal layer | |
US5290399A (en) | Surface planarizing methods for integrated circuit devices | |
JPH11251312A (ja) | 半導体装置の製造方法 | |
JPS63142A (ja) | 半導体装置の製造方法 | |
JPH06291202A (ja) | 半導体装置の製造方法 | |
KR100271941B1 (ko) | 반도체 장치 및 반도체 장치용 절연막 제조 방법 | |
JPS6046036A (ja) | 半導体装置の製造方法 | |
JPH0329298B2 (ja) | ||
JP2928409B2 (ja) | 半導体装置の製造方法 | |
KR100611452B1 (ko) | 스핀 온 글라스 공정에서 균열 발생을 방지하는 방법 | |
JPS63302537A (ja) | 集積回路の製造方法 | |
JPS6376351A (ja) | 多層配線の形成方法 | |
JP2001097787A (ja) | 平坦化膜の形成方法、セラミック基板、および電子部品 | |
JPH0430524A (ja) | 半導体装置の製造方法 | |
KR100440470B1 (ko) | 반도체 소자 제조 방법 | |
JP3390890B2 (ja) | 半導体装置の製造方法 | |
JPH10214892A (ja) | 半導体装置の製造方法 | |
JPH0372657A (ja) | 表面平坦化成膜法 | |
KR100273224B1 (ko) | 반도체소자의평탄화막형성방법 | |
JPS61164242A (ja) | 半導体装置の製造方法 | |
JP2001189310A (ja) | 半導体装置の製造方法 | |
JPH0778816A (ja) | 半導体装置の製造方法 | |
JPS6321850A (ja) | 半導体装置の製造方法 | |
JPH0494127A (ja) | 半導体装置の製造方法 |