JPH11186881A

JPH11186881A - ラッチ装置

Info

Publication number: JPH11186881A
Application number: JP9328563A
Authority: JP
Inventors: Terunuro Luigi Jr; テルヌロジュニアルイジ; Ematould Christopher; エマトゥルドクリストファー
Original assignee: SHIJIE XIANJIN JITI ELECTRIC C; SHIJIE XIANJIN JITI ELECTRIC CO Ltd
Current assignee: SHIJIE XIANJIN JITI ELECTRIC C; SHIJIE XIANJIN JITI ELECTRIC CO Ltd
Priority date: 1997-11-28
Filing date: 1997-11-28
Publication date: 1999-07-09

Abstract

(57)【要約】【課題】駆動能力に優れ、消費電力が少なく、チップ占
有面積が小さいラッチ装置を提供する。【解決手段】ラッチ装置において、そのフィードバック
インバータ２０７中に、基本構成となるＰチャネルトラ
ンジスタ２１３およびＮチャネルトランジスタ２１５の
外に、直列のＮチャネルトランジスタ２１７および直列
のＰチャネルトランジスタ２１１を挿入して、小さい入
力容量のフィードバックインバータとして構成すること
で、その駆動インバータ２０５に対する負荷を減少させ
ると同時に、フィードバックインバータ２０７の小さい
出力強度を維持できるものであり、かつチップ占有面積
を縮小できるものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、信号ラッチ装置に
関し、特に、そのフィードバックインバータのトランジ
スタを直列に挿入して、駆動能力に優れ、消費電力が少
なく、チップ占有面積が小さいラッチ装置に関する。

【０００２】

【従来の技術】信号ラッチ装置は、集積回路で常用され
る回路であって、一般に、ラッチ装置またはラッチと呼
ばれている。このラッチ装置は、データ入力（通常は１
つの電位値）を受け入れて保存するものである。図１に
おいて、従来のラッチ装置１０１を示すと、入力インバ
ータ１０３と、駆動インバータ１０５と、フィードバッ
クインバータ１０７と、クロックパルス回路１０９とか
ら構成され、ラッチ装置入力信号３００を入力し、ラッ
チ装置出力信号４００を出力するようになっているが、
パスゲート（pass gate）等価回路でクロックパルス回
路１０９に置き換えることもできる。通常、フィードバ
ックインバータ１０７は、Ｐチャネルトランジスタ１１
１及びＮチャネルトランジスタ１１３からなる。

【０００３】ラッチ装置１０１動作中に、フィードバッ
クインバータ１０７のフィードバック入力端、つまり駆
動インバータ１０５の駆動出力端がＰチャネルトランジ
スタ１１１及びＮチャネルトランジスタ１１３のゲート
に接続され、その入力が高電位である時、Ｐチャネルト
ランジスタ１１１がオフでＮチャネルトランジスタ１１
３がオンとなり、フィードバックインバータ１０７のフ
ィードバック出力端が接地されるので、Ａ点（駆動イン
バータ１０５の駆動入力端）は電圧がゼロ、つまり低電
位となる。反対に、フィードバックインバータ１０７の
フィードバック入力端が低電位である時、Ｐチャネルト
ランジスタ１１１がオンでＮチャネルトランジスタ１１
３がオフとなり、フィードバックインバータ１０７のフ
ィードバック出力端が高電位の電源Ｖ_DDに接続され、Ａ
点が高電位となる。入力インバータ１０３及びクロック
パルス回路１０９の動作は、当業者には周知のことなの
で、説明を省略する。

【０００４】ところで、ラッチ装置１０１の使用にあた
っては、一般に駆動インバータ１０５がその出力端負荷
を十分に駆動できる能力を備えるようにする必要があっ
た。従って、フィードバックインバータ１０７の入力端
負荷を減少、つまり、その入力容量を減少させて、フィ
ードバックインバータ１０７が駆動インバータ１０５に
対して形成する負荷を低下させることで、相対的に駆動
インバータ１０５が出力端負荷に対して大きな駆動能力
を獲得するようにしなければならなかった。

【０００５】しかしながら、ラッチ装置１０１の設計の
もう１つの目的は、フィードバックインバータ１０７の
フィードバック出力を減少させることであり、フィード
バック出力の電流を減少させることで新しいデータの書
き込みが容易に行われるようにすることであった。つま
り、入力インバータ１０３の出力信号がデータ書き込み
過程において、フィードバックインバータ１０７のフィ
ードバック出力信号を十分にオーバーレイできるように
して、ラッチ装置１０１の保存状態を変更できるように
する必要があった。

【０００６】

【発明が解決しようとする課題】従来のラッチ装置１０
１において、フィードバックインバータ１０７の入力端
負荷を低下させるという目的とそのフィードバック出力
を減少させるという目標とは、互いに矛盾するものであ
った。フィードバックインバータ１０７素子のゲート幅
／ゲート長（アスペクト比）を減少させる時、フィード
バックインバータ１０７の強度もそれに正比例して減少
するので、従来のラッチ装置１０１においては、最小ゲ
ート幅においてゲート長を長くすることが行われたが、
ゲート面積を増大させるので、ゲートの入力容量を増大
させることとなっていた。一般に、ラッチ装置１０１に
おいて適切な信号の一時遅延ならびに動作保持を実現す
るために、経験法則から、配線容量を無視できるものと
仮定した上で、最良の駆動インバータ１０５のゲート面
積は、それが駆動する素子のゲート面積の１／３に等し
いことが分かっている。従って、フィードバックインバ
ータ１０７素子のゲート長を長くすると、その入力容量
も同時に増大するので、適切な信号の一時遅延を維持す
るためには、駆動インバータ１０５のゲート面積も増大
させなければならなくなって、ラッチ装置１０１が集積
回路において占有する面積も増大するため、デバイス面
積を縮小することができなくなっていた。

【０００７】このため、フィードバックインバータ１０
７を設計するにあたって、駆動インバータ１０５に対し
て比較的小さな入力容量を提供するとともに、その強度
が不変あるいは更に小さなフィードバック出力を発生さ
せて、入力インバータ１０３の出力信号で、フィードバ
ックインバータ１０７のフィードバック出力信号を十分
にオーバーレイして書き換えを容易にする必要があっ
た。

【０００８】本発明は、上述の課題を解決するために鑑
みて為されたもので、その目的とするところは、駆動能
力に優れ、消費電力が少なく、チップ占有面積が小さい
ラッチ装置及びハーフラッチ装置を提供することを特徴
とする。

【０００９】

【課題を解決するための手段】上記課題を解決するため
に、請求項１の発明にかかるラッチ装置は、ラッチ装置
入力信号及びラッチ装置出力信号を有するものであっ
て、少なくとも、駆動入力端及び駆動出力端を有して、
上記駆動出力端が上記ラッチ装置出力信号を提供し、上
記ラッチ装置入力信号を上記駆動入力端に接続する駆動
インバータと、上記駆動インバータに接続され、フィー
ドバック入力端及びフィードバック出力端を有して、上
記フィードバック入力端が上記駆動出力端に接続され、
上記ラッチ装置出力信号をその入力信号として上記フィ
ードバック入力端に接続し、その出力信号を上記駆動入
力端に提供するフィードバックインバータとを具備する
とともに、当該フィードバックインバータが、少なくと
も、上記フィードバック入力端をそのゲートに接続する
Ｐチャネルトランジスタと、上記Ｐチャネルトランジス
タに直列接続され、上記フィードバック入力端をそのゲ
ートに接続して、上記フィードバック出力端を上記Ｐチ
ャネルトランジスタとの間に接続するＮチャネルトラン
ジスタと、上記Ｎチャネルトランジスタに直列接続さ
れ、常時オン状態を保持する少なくとも１つの直列Ｎチ
ャネルトランジスタとを具備するものである。

【００１０】請求項２の発明にかかるラッチ装置は、ラ
ッチ装置入力信号及びラッチ装置出力信号を有するもの
であって、少なくとも、駆動入力端及び駆動出力端を有
して、上記駆動出力端が上記ラッチ装置出力信号を提供
し、上記ラッチ装置入力信号を上記駆動入力端に接続す
る駆動インバータと、上記駆動インバータに接続され、
フィードバック入力端及びフィードバック出力端を有し
て、上記フィードバック入力端が上記駆動出力端に接続
され、上記ラッチ装置出力信号をその入力信号として上
記フィードバック入力端に接続し、その出力信号を上記
駆動入力端に提供するフィードバックインバータとを具
備するとともに、当該フィードバックインバータが、少
なくとも、上記フィードバック入力端をそのゲートに接
続するＰチャネルトランジスタと、上記Ｐチャネルトラ
ンジスタに直列接続され、上記フィードバック入力端を
そのゲートに接続して、上記フィードバック出力端を上
記Ｐチャネルトランジスタとの間に接続するＮチャネル
トランジスタと、上記Ｐチャネルトランジスタに直列接
続され、常時オン状態を保持する少なくとも１つの直列
Ｐチャネルトランジスタとを具備するものである。

【００１１】請求項３の発明にかかるラッチ装置は、請
求項２の発明において、上記Ｎチャネルトランジスタに
直列接続され、常時オン状態を保持する少なくとも１つ
の直列Ｎチャネルトランジスタを具備するものである。
請求項４の発明にかかるラッチ装置は、ラッチ装置入力
信号及びラッチ装置出力信号を有するものであって、少
なくとも、駆動入力端及び駆動出力端を有して、上記駆
動出力端が上記ラッチ装置出力信号を提供し、上記ラッ
チ装置入力信号を上記駆動入力端に接続する駆動インバ
ータと、上記駆動インバータに接続され、フィードバッ
ク入力端及びフィードバック出力端を有して、上記フィ
ードバック入力端が上記駆動出力端に接続され、上記ラ
ッチ装置出力信号をその入力信号として上記フィードバ
ック入力端に接続し、その出力信号を上記駆動入力端に
提供するフィードバックインバータとを具備するととも
に、当該フィードバックインバータが、少なくとも、上
記フィードバック入力端をそのゲートに接続するＰチャ
ネルトランジスタと、上記フィードバック入力端をその
ゲートに接続するＮチャネルトランジスタと、上記Ｐチ
ャネルトランジスタ及び上記Ｎチャネルトランジスタの
間に直列接続されて常時オン状態を保持し、上記フィー
ドバック出力端を上記Ｐチャネルトランジスタとの間に
接続する、少なくとも１つの直列Ｎチャネルトランジス
タとを具備するものである。

【００１２】請求項５の発明にかかるラッチ装置は、請
求項４の発明において、上記Ｐチャネルトランジスタ及
び上記した直列Ｎチャネルトランジスタの間に直列接続
されて常時オン状態を保持し、上記フィードバック出力
端を上記した直列Ｎチャネルトランジスタとの間に接続
する、少なくとも１つの直列Ｐチャネルトランジスタを
具備するものである。

【００１３】請求項６の発明にかかるラッチ装置は、ラ
ッチ装置入力信号及びラッチ装置出力信号を有するもの
であって、少なくとも、駆動入力端及び駆動出力端を有
して、上記駆動出力端が上記ラッチ装置出力信号を提供
し、上記ラッチ装置入力信号を上記駆動入力端に接続す
る駆動インバータと、上記駆動インバータに接続され、
フィードバック入力端及びフィードバック出力端を有し
て、上記フィードバック入力端が上記駆動出力端に接続
され、上記ラッチ装置出力信号をその入力信号として上
記フィードバック入力端に接続し、その出力信号を上記
駆動入力端に提供するフィードバックインバータとを具
備するとともに、当該フィードバックインバータが、少
なくとも、上記フィードバック入力端をそのゲートに接
続するＰチャネルトランジスタと、上記フィードバック
入力端をそのゲートに接続するＮチャネルトランジスタ
と、上記Ｐチャネルトランジスタ及び上記Ｎチャネルト
ランジスタの間に直列接続されて常時オン状態を保持
し、上記フィードバック出力端を上記Ｎチャネルトラン
ジスタとの間に接続する、少なくとも１つの直列Ｐチャ
ネルトランジスタとを具備するものである。

【００１４】請求項７の発明にかかるラッチ装置は、請
求項６の発明において、上記した直列Ｐチャネルトラン
ジスタ及び上記Ｎチャネルトランジスタの間に直列接続
されて常時オン状態を保持し、上記フィードバック出力
端を上記した直列Ｐチャネルトランジスタとの間に接続
する、少なくとも１つの直列Ｎチャネルトランジスタを
具備するものである。

【００１５】請求項８の発明にかかるラッチ装置は、請
求項１〜７の何れか１項の発明において、上記Ｐチャネ
ルトランジスタに直列接続され、常時オン状態を保持す
る少なくとも１つの直列Ｐチャネルトランジスタを具備
するものである。請求項９の発明にかかるラッチ装置
は、請求項１〜８の何れか１項の発明において、インバ
ータ入力端並びにインバータ出力端を有した入力インバ
ータを備えて、上記ラッチ装置入力信号及び上記駆動入
力端の間に接続し、上記インバータ入力端を上記ラッチ
装置入力信号に接続し、上記インバータ出力端を上記駆
動入力端に接続して、上記ラッチ装置入力信号の反転信
号を発生させるとともに、上記駆動入力端に入力するも
のである。

【００１６】請求項１０の発明にかかるラッチ装置は、
請求項９の発明において、クロックパルス回路を備え
て、上記入力インバータ及び上記駆動入力端の間に接続
されるとともに、クロックパルス信号が接続され、上記
クロックパルス信号に対応して上記インバータ出力端な
らびに上記駆動入力端を接続させるものである。請求項
１１の発明にかかるラッチ装置は、請求項１〜１０の何
れか１項の発明において、上記直列Ｎチャネルトランジ
スタのゲート長が、上記Ｎチャネルトランジスタのゲー
ト長より長いものである。

【００１７】請求項１２の発明にかかるラッチ装置は、
請求項１〜１１の何れか１項の発明において、上記直列
Ｐチャネルトランジスタのゲート長が、上記Ｐチャネル
トランジスタのゲート長より長いものである。請求項１
３の発明にかかるラッチ装置は、請求項１〜１２の何れ
か１項の発明において、上記直列Ｎチャネルトランジス
タのゲート長が、上記Ｎチャネルトランジスタのゲート
長の少なくとも２倍である。

【００１８】請求項１４の発明にかかるラッチ装置は、
請求項１〜１３の何れか１項の発明において、上記直列
Ｐチャネルトランジスタのゲート長が、上記Ｐチャネル
トランジスタのゲート長の少なくとも２倍である。請求
項１５の発明にかかるラッチ装置は、ハーフラッチ装置
入力信号及びハーフラッチ装置出力信号を有するもので
あって、少なくとも、駆動入力端及び駆動出力端を有し
て、上記駆動出力端が上記ハーフラッチ装置出力信号を
提供し、上記ハーフラッチ装置入力信号が上記駆動入力
端に接続される駆動インバータと、上記駆動インバータ
に接続され、フィードバック入力端及びフィードバック
出力端を有して、上記フィードバック入力端が上記駆動
出力端に接続され、上記ハーフラッチ装置出力信号をそ
の入力信号として上記フィードバック入力端に接続さ
れ、その出力信号を上記駆動入力端に提供するフィード
バックインバータとを具備するとともに、当該フィード
バックインバータが、少なくとも、上記フィードバック
入力端をそのゲートに接続するＮチャネルトランジスタ
と、上記Ｎチャネルトランジスタの一極に直列接続さ
れ、上記フィードバック出力端を上記Ｎチャネルトラン
ジスタの他の一極に接続して常時オン状態を保持する、
少なくとも１つの直列Ｎチャネルトランジスタとを具備
し、ハーフラッチ装置を構成するものである。

【００１９】請求項１６の発明にかかるラッチ装置は、
ハーフラッチ装置入力信号及びハーフラッチ装置出力信
号を有するものであって、少なくとも、駆動入力端及び
駆動出力端を有して、上記駆動出力端が上記ハーフラッ
チ装置出力信号を提供し、上記ハーフラッチ装置入力信
号が上記駆動入力端に接続される駆動インバータと、上
記駆動インバータに接続され、フィードバック入力端及
びフィードバック出力端を有して、上記フィードバック
入力端が上記駆動出力端に接続され、上記ハーフラッチ
装置出力信号をその入力信号として上記フードバック入
力端に接続され、その出力信号を上記駆動入力端に提供
するフィードバックインバータとを具備するとともに、
当該フィードバックインバータが、少なくとも、上記フ
ィードバック入力端をそのゲートに接続するＰチャネル
トランジスタと、上記Ｐチャネルトランジスタの一極に
直列接続され、上記フィードバック出力端を上記Ｐチャ
ネルトランジスタの他の一極に接続して常時オン状態を
保持する、少なくとも１つの直列Ｐチャネルトランジス
タとを具備し、ハーフラッチ装置を構成するものであ
る。

【００２０】請求項１７の発明にかかるラッチ装置は、
請求項１５又は１６の発明において、インバータ入力端
ならびにインバータ出力端を有した入力インバータを備
えて、上記ハーフラッチ装置入力信号及び上記駆動入力
端の間に接続し、上記インバータ入力端を上記ハーフラ
ッチ装置入力信号に接続し、上記インバータ出力端を上
記駆動入力端に接続して、上記ハーフラッチ装置入力信
号の反転信号を発生させるとともに、上記駆動入力端に
入力するものである。

【００２１】請求項１８の発明にかかるラッチ装置は、
請求項１５〜１７の何れか１項の発明において、クロッ
クパルス回路を備えて、上記入力インバータ及び上記駆
動入力端の間に接続するとともに、クロックパルス信号
に接続させ、上記クロックパルス信号に対応して上記イ
ンバータ出力端ならびに上記駆動入力端を接続させるも
のである。

【００２２】請求項１９の発明にかかるラッチ装置は、
請求項１５〜１８の何れか１項の発明において、上記直
列Ｎチャネルトランジスタのゲート長が、上記Ｎチャネ
ルトランジスタのゲート長より長いものである。請求項
２０の発明にかかるラッチ装置は、請求項１５〜１９の
何れか１項の発明において、上記直列Ｎチャネルトラン
ジスタのゲート長が、上記Ｎチャネルトランジスタのゲ
ート長の少なくとも２倍である。

【００２３】請求項２１の発明にかかるラッチ装置は、
請求項１５〜２０の何れか１項の発明において、上記直
列Ｐチャネルトランジスタのゲート長が、上記Ｐチャネ
ルトランジスタのゲート長の少なくとも２倍である。請
求項２２の発明にかかるラッチ装置は、請求項１５〜２
１の何れか１項の発明において、上記直列Ｐチャネルト
ランジスタのゲート長が、上記Ｐチャネルトランジスタ
のゲート長の少なくとも２倍である。

【００２４】上記の構成によって、本発明にかかるラッ
チ装置は、フィードバックインバータに直列トランジス
タを挿入して、フィードバックインバータが駆動インバ
ータに比較的小さな入力容量を提供するとともに、フィ
ードバック出力強度を不変状態に維持することができ
る。また、その結果、駆動能力に優れ、消費電力が少な
く、チップ占有面積が小さいラッチ装置とすることがで
きる。

【００２５】

【発明の実施の形態】( 実施形態１）図２において、本
実施形態のラッチ装置２０１は、入力インバータ２０３
と、駆動インバータ２０５と、フィードバックインバー
タ２０７と、クロックパルス回路２０９とから構成さ
れ、ラッチ装置入力信号３００を入力し、ラッチ装置出
力信号４００を出力する。

【００２６】図２に示したラッチ装置２０１は、図１に
示した従来技術のラッチ装置１０１と多くの類似点があ
るが、両者の相違点はフィードバックインバータ２０７
の回路構成にあり、その他の入力インバータ１０３，２
０３と、駆動インバータ１０５，２０５と、クロックパ
ルス回路１０９，２０９とは、いずれも従来技術と同じ
なので改めて説明しない。

【００２７】図２において、フィードバックインバータ
２０７は、Ｐチャネルトランジスタ２１１と、Ｐチャネ
ルトランジスタ２１３と、Ｎチャネルトランジスタ２１
５と、Ｎチャネルトランジスタ２１７とから構成され、
それぞれのソース／ドレインが接続されて直列となって
いる。Ｐチャネルトランジスタ２１１は、高電位の電源
Ｖ_DDに接続され、Ｎチャネルトランジスタ２１７は、低
電位に接続または接地されている。Ｐチャネルトランジ
スタ２１１のゲートは接地され、Ｎチャネルトランジス
タ２１７のゲートは高電位の電源Ｖ_DDに接続されてお
り、直列のＰチャネルトランジスタ２１１及びＮチャネ
ルトランジスタ２１７を常時オンに保持するものとなっ
ている。フィードバックインバータ２０７のフィードバ
ック入力端がＰチャネルトランジスタ２１３及びＮチャ
ネルトランジスタ２１５のゲートに接続され、フィード
バックインバータ２０７のフィードバック出力端がＰチ
ャネルトランジスタ２１３及びＮチャネルトランジスタ
２１５の間に設けられている。

【００２８】ラッチ装置２０１の動作において、フィー
ドバックインバータ２０７のフィードバック入力端が高
電位である時、Ｐチャネルトランジスタ２１３がオフと
なり、Ｎチャネルトランジスタ２１５がオンとなり、か
つ直列のＮチャネルトランジスタ２１７が常時オン状態
に保持されているので、フィードバックインバータ２０
７のフィードバック出力端が接地されて、Ａ点の電位が
低電位となる。反対に、フィードバックインバータ２０
７のフィードバック入力端が低電位である時、Ｐチャネ
ルトランジスタ２１３がオンとなり、Ｎチャネルトラン
ジスタ２１５がオフとなり、かつＰチャネルトランジス
タ２１１が常時オン状態に保持されているので、フィー
ドバックインバータ２０７のフィードバック出力端が高
電位の電源Ｖ_DDに接続されてＡ点の電圧が高電位とな
る。従って、フィードバックインバータ２０７がインバ
ータとしての機能を果たしていることになる。

【００２９】本実施形態のフィードバックインバータ２
０７においては、各Ｐチャネルトランジスタ及びＮチャ
ネルトランジスタの幅と長さとのうちから適切なものを
選択して、フィードバックインバータ２０７の入力容量
を最小のものとすると同時に、その出力強度を低減させ
るという要求に応じて、入力インバータ２０３出力のフ
ィードバックインバータ２０７出力に対する比例値を保
持できるように構成しているので、データ書き込みが容
易に行われるとともに、さらに大きな比例値を提供して
フィードバックインバータ２０７の入力容量の増大を抑
制することもできる。

【００３０】Ｐチャネルトランジスタ２１１とＰチャネ
ルトランジスタ２１３とを直列接続し、Ｎチャネルトラ
ンジスタ２１５とＮチャネルトランジスタ２１７とを直
列接続することで、本実施形態のフィードバックインバ
ータ２０７が低入力容量と低出力電流という特性を同時
に備えるものとなるから、入力インバータ２０３の出力
信号で書き込みが容易に行われとともに、フィードバッ
クインバータ２０７が十分な出力電流を提供してラッチ
装置２０１の正常な動作を維持することができる。

【００３１】ここで、図１のＰチャネルトランジスタ１
１１のゲート幅を４．２μｍ（マイクロメートル）、長
さを２μｍとし、Ｎチャネルトランジスタ１１３のゲー
ト幅を２．１μｍ、長さを２μｍとすれば、「従来の技
術」の項目で述べたように、駆動インバータ１０５の最
良なゲートの大きさは、その駆動する素子のゲート面積
の大きさと関係があるから、Ｐチャネルトランジスタ１
１１のゲート面積が８．４μｍ²、Ｎチャネルトランジ
スタ１１３のゲート面積が４．２μｍ²となり、総ゲー
ト面積が１２．６μｍ²となる。集積回路設計の経験法
則によって、参考値０．５μｍを駆動インバータ１０５
のゲート長とすれば、面積１２．６μｍ ²を０．５μｍ
で割るとゲート幅２５．２μｍが得られる。このラッチ
装置１０１の出力が駆動しなければならないゲートによ
って駆動インバータ１０５にかかる余分な等価幅が１０
０μｍであると仮定すると、駆動インバータ１０５は、
０．５μｍというゲート長の参考値においては、駆動す
べき等価幅が１２５．２μｍとなる。経験法則により、
駆動インバータ１０５のゲート面積は、駆動すべき総ゲ
ート面積の１／３に等しいから、駆動インバータ１０５
の等価幅は１２５．２μｍを３で割って４１．７μｍと
なる。駆動インバータ１０５を構成するＰチャネルトラ
ンジスタ及びＮチャネルトランジスタにおいて、Ｐチャ
ネルトランジスタの低いキャリア移動率を考慮して、両
者の面積比を２：１と仮定すれば、駆動インバータ１０
５のＮチャネルトランジスタにおける等価幅が４１．７
μｍを３で割って１３．９μｍとなり、面積比２：１か
らＰチャネルトランジスタの等価幅が１３．９μｍの２
倍の２７．８μｍとなる。

【００３２】さて、図２に戻って、本実施形態のラッチ
装置２０１は、そのフィードバックインバータ２０７の
入力ゲート面積が減少するので、駆動インバータ２０５
が駆動すべき負荷が従来技術の駆動インバータ１０５よ
りも小さくなる。本実施形態において、フィードバック
インバータ２０７のＰチャネルトランジスタ２１３及び
Ｎチャネルトランジスタ２１５の面積は従来のフィード
バックインバータ１０７の１／４にすぎないので、その
等価面積は１２．６μｍ²の１／４である３．１５μｍ
²となり、上述の手順で計算すると、駆動インバータ１
０５のＮチャネルトランジスタ２１５の等価幅が１１．
８μｍとなり、Ｐチャネルトランジスタ２１３の等価幅
が２３．６μｍとなるので、ゲート幅を６．３μｍ縮小
できたことになる。

【００３３】フィードバックインバータ２０７の出力電
流を十分に小さい値に維持して書き込みを行うという要
求を満足させるために、直列のＰチャネルトランジスタ
２１１のゲート幅を４．２μｍ、ゲート長を１．５μｍ
とし、直列のＮチャネルトランジスタ２１７のゲート幅
を２．１μｍ、ゲート長を１．５μｍとしてから、直列
のＰチャネルトランジスタ２１１及び直列のＮチャネル
トランジスタ２１７のゲート長を調整することで、フィ
ードバックインバータ２０７の出力電流を低い値に保持
することができる。直列のＰチャネルトランジスタ２１
１及び直列のＮチャネルトランジスタ２１７のゲート長
を調整することにより、フィードバックインバータ２０
７の出力電流を指定したい値に調整することができると
同時に、駆動インバータ２０５に対応する入力容量に影
響を及ぼすこともない。図１に示した従来のラッチ装置
１０１では、そのフィードバックインバータ１０７のサ
イズ増大が駆動インバータ２０５に対応する入力容量に
影響を及ぼして負荷を増大させることになるので、上記
の要求を満たすことができない。

【００３４】本実施形態にかかるフィードバックインバ
ータ２０７は、出力電流を不変状態に維持しながら、比
較的小さい入力容量とすることができるので、入力イン
バータ２０３の出力信号強度とフィードバックインバー
タ２０７の出力信号強度とを適切な比率に維持できると
ともに、その比率をさらに大きくすることでデータの書
き込みが容易に行えるようになる。また、駆動インバー
タ２０５の負荷駆動能力を増強することもできる。すな
わち、ラッチ装置２０１において、フィードバックイン
バータ２０７が信号出力端に対して形成する負荷を低下
させることによって、ラッチ装置２０１のその信号出力
端に対する駆動能力を増強させることができ、かつ性能
及び信頼性を向上させることができる。

【００３５】また、フィードバックインバータ２０７の
入力容量が減少するという特性を利用して、駆動インバ
ータ２０５については負荷減少により必要面積を減少さ
せることができるとともに、駆動インバータ２０５の入
力容量の減少によって、入力インバータ２０３の出力負
荷を減少させるので、その面積も縮小することができ
る。つまり、ラッチ装置２０１のチップ占有面積を縮小
させると同時に、消費電力を減少させることができる。 ( 実施形態２）実施形態１においては、図２に示したよ
うに、１つの直列のＰチャネルトランジスタ２１１及び
１つの直列のＮチャネルトランジスタ２１７を採用した
が、本実施形態においては、図３に示したように、トラ
ンジスタの直列位置を変更することで、常時オン状態の
直列のＰチャネルトランジスタ２１１とＰチャネルトラ
ンジスタ２１３とを入れ換え、Ｎチャネルトランジスタ
２１５と常時オン状態の直列のＮチャネルトランジスタ
２１７と入れ換えて、１つの等価回路として構成したも
のである。図３のラッチ装置２０１の動作は、実施形態
１と同じであり、フィードバックインバータ２０７のフ
ィードバック入力端が高電位である時、Ｐチャネルトラ
ンジスタ２１３がオフとなり、Ｎチャネルトランジスタ
２１５がオンとなり、かつＮチャネルトランジスタ２１
７が常時オン状態に保持されているので、フィードバッ
クインバータ２０７のフィードバック出力端が接地され
てＡ点の電位が低電位となる。反対に、フィードバック
インバータ２０７のフィードバック入力端が低電位であ
る時、Ｐチャネルトランジスタ２１３がオンとなり、Ｎ
チャネルトランジスタ２１５がオフとなり、かつＰチャ
ネルトランジスタ２１１が常時オン状態に保持されてい
るので、フィードバックインバータ２０７のフィードバ
ック出力端が高電位の電源Ｖ_DDに接続されてＡ点の電圧
が高電位となる。従って、フィードバックインバータ２
０７がインバータとしての機能を果たしていることにな
る。（実施形態３）図４において、ラッチ装置２０１中のフ
ィードバックインバータ２０７としては、基本構成とな
るＰチャネルトランジスタ２１３及びＮチャネルトラン
ジスタ２１５の外に、直列のＮチャネルトランジスタ２
１７または直列のＰチャネルトランジスタ２１１を１つ
だけ挿入して、不均衡形のフィードバックインバータ２
０７を構成することができる。図４（ａ）において、本
実施形態の一例を示すと、直列のＮチャネルトランジス
タ２１７を１つだけ挿入して、その低電位に対する駆動
能力を低下させ、高電位信号（つまり信号“１”）を保
存する能力を強化したフィードバックインバータ２０７
とすることができる。図４（ｂ）において、本実施形態
の別の例を示すと、Ｎチャネルトランジスタ２１５と常
時オンのＮチャネルトランジスタ２１７を入れ換えて、
直列順序を変更した等価回路とすることができる。図４
（ｃ）において、本実施形態の他の例を示すと、直列の
Ｐチャネルトランジスタ２１１を１つだけ挿入して、そ
の高電位に対する駆動能力を低下させ、低電位信号（つ
まり信号“０”）を保存する能力を強化したフィードバ
ックインバータ２０７とすることができる。図４（ｄ）
において、本実施形態の更に他の例を示すと、Ｐチャネ
ルトランジスタ２１３と常時オンのＰチャネルトランジ
スタ２１１を入れ換えて、直列順序を変更した等価回路
とすることができる。ただし、このような不均衡形のフ
ィードバックインバータ２０７は、各トランジスタのゲ
ート長と幅とを調整することで均衡構造とすることがで
き、従来装置と比較してフィードバックインバータ２０
７の入力容量を部分的に減少させることができる。（実施形態４）本実施形態は上記のラッチ装置を応用し
たハーフラッチ装置にかかるもので、図５（ａ）におい
て、本実施形態の一例であるハーフラッチ装置５０ａを
示すと、このハーフラッチ装置５０ａは、高電位信号
（つまり信号“１”）を保存するためだけに用いられる
もの、すなわち高電位出力だけを維持するもので、予備
保存状態の回路またはダイナミックロジック回路として
採用することができる。この図５（ａ）に示すハーフラ
ッチ装置５０ａは、入力ロジック５０１と、駆動インバ
ータ５０５と、フィードバックインバータ５０７とから
構成され、フィードバックインバータ５０７には、Ｎチ
ャネルトランジスタ５１１及び直列のＮチャネルトラン
ジスタ５１３が使用されている。図５（ｂ）において、
本実施形態の別の例であるラッチ装置を応用したハーフ
ラッチ装置５０ｂを示すと、この図５（Ｂ）のハーフラ
ッチ装置５０ｂは、低電位信号（つまり信号“０”）を
保存するためだけに用いられるもの、すなわち低電位出
力だけを維持するものである。そのフィードバックイン
バータ５０７には、Ｐチャネルトランジスタ５１５及び
直列のＰチャネルトランジスタ５１７が使用されてい
る。

【００３６】尚図５（ａ）（ｂ）に示すハーフラッチ装
置５０ａ，５０ｂにおいて、入力ロッジク５０１は例え
ば、入力インバータやクロックパルス回路を備えている
もの等から構成される。また図５（ａ）の回路において
直列のＮチャネルトランジスタ５１３のゲート長長をＮ
チャネルトランジスタ５１１のゲート長の少なくとも２
倍であるようしてある。また図５（ａ）の回路において
直列のＰチャネルトランジスタ５１７のゲート長をＰチ
ャネルトランジスタ５１６のゲート長の少なくとも２倍
であるようにしてある。

【００３７】以上のごとく、本発明を好適な実施形態１
〜４により開示したが、当業者であれば容易に理解でき
るように、本発明の技術思想の範囲内において、適当な
変更ならびに潤色が当然なされうるものであるから、そ
の特許権保護の範囲は、特許請求の範囲及び、それと均
等な領域を基準として定めなければならないものとす
る。

【００３８】

【発明の効果】上記のような構成により、本発明にかか
るラッチ装置は、フィードバックインバータに直列トラ
ンジスタを挿入して、フィードバックインバータが駆動
インバータに比較的小さな入力容量を提供するととも
に、フィードバック出力強度を不変状態に維持すること
ができるので、駆動能力に優れ、消費電力が少なく、チ
ップ占有面積が小さいラッチ装置やハーフラッチ装置と
することができ、従って、産業上の利用価値が高いとい
う効果がある。

【図面の簡単な説明】

【図１】従来技術にかかるラッチ装置を示す回路構成図
である。

【図２】本発明のラッチ装置の実施形態１を示す回路構
成図である。

【図３】本発明のラッチ装置の実施形態２を示す回路構
成図である。

【図４】本発明のラッチ装置の実施形態３を示す回路構
成図である。

【図５】本発明のラッチ装置の実施形態４を示す回路構
成図である。

【符号の説明】

２０１ラッチ装置２０３入力インバータ２０５駆動インバータ２０７フィードバックインバータ２０９クロックパルス回路２１１Ｐチャネルトランジスタ２１３Ｐチャネルトランジスタ２１５Ｎチャネルトランジスタ２１７Ｎチャネルトランジスタ５０ａハーフラッチ装置５０ｂハーフラッチ装置５０１入力ロジック５０５駆動インバータ５０７フィードバックインバータ５１１Ｎチャネルトランジスタ５１３Ｎチャネルトランジスタ５１５Ｐチャネルトランジスタ５１７Ｐチャネルトランジスタ

Claims

【特許請求の範囲】

【請求項１】ラッチ装置入力信号及びラッチ装置出力信
号を有するものであって、少なくとも、駆動入力端及び駆動出力端を有して、上記駆動出力端が
上記ラッチ装置出力信号を提供し、上記ラッチ装置入力
信号を上記駆動入力端に接続する駆動インバータと、上記駆動インバータに接続され、フィードバック入力端
及びフィードバック出力端を有して、上記フィードバッ
ク入力端が上記駆動出力端に接続され、上記ラッチ装置
出力信号をその入力信号として上記フィードバック入力
端に接続し、その出力信号を上記駆動入力端に提供する
フィードバックインバータとを具備するとともに、当該フィードバックインバータが、少なくとも、上記フィードバック入力端をそのゲートに接続するＰチ
ャネルトランジスタと、上記Ｐチャネルトランジスタに直列接続され、上記フィ
ードバック入力端をそのゲートに接続して、上記フィー
ドバック出力端を上記Ｐチャネルトランジスタとの間に
接続するＮチャネルトランジスタと、上記Ｎチャネルトランジスタに直列接続され、常時オン
状態を保持する少なくとも１つの直列Ｎチャネルトラン
ジスタとを具備することを特徴とするラッチ装置。
【請求項２】ラッチ装置入力信号及びラッチ装置出力信
号を有するものであって、少なくとも、駆動入力端及び駆動出力端を有して、上記駆動出力端が
上記ラッチ装置出力信号を提供し、上記ラッチ装置入力
信号を上記駆動入力端に接続する駆動インバータと、上記駆動インバータに接続され、フィードバック入力端
及びフィードバック出力端を有して、上記フィードバッ
ク入力端が上記駆動出力端に接続され、上記ラッチ装置
出力信号をその入力信号として上記フィードバック入力
端に接続し、その出力信号を上記駆動入力端に提供する
フィードバックインバータとを具備するとともに、当該フィードバックインバータが、少なくとも、上記フィードバック入力端をそのゲートに接続するＰチ
ャネルトランジスタと、上記Ｐチャネルトランジスタに直列接続され、上記フィ
ードバック入力端をそのゲートに接続して、上記フィー
ドバック出力端を上記Ｐチャネルトランジスタとの間に
接続するＮチャネルトランジスタと、上記Ｐチャネルトランジスタに直列接続され、常時オン
状態を保持する少なくとも１つの直列Ｐチャネルトラン
ジスタとを具備することを特徴とするラッチ装置。
【請求項３】上記Ｎチャネルトランジスタに直列接続さ
れ、常時オン状態を保持する少なくとも１つの直列Ｎチ
ャネルトランジスタを具備することを特徴とする請求項
２記載のラッチ装置。
【請求項４】ラッチ装置入力信号及びラッチ装置出力信
号を有するものであって、少なくとも、駆動入力端及び駆動出力端を有して、上記駆動出力端が
上記ラッチ装置出力信号を提供し、上記ラッチ装置入力
信号を上記駆動入力端に接続する駆動インバータと、上記駆動インバータに接続され、フィードバック入力端
及びフィードバック出力端を有して、上記フィードバッ
ク入力端が上記駆動出力端に接続され、上記ラッチ装置
出力信号をその入力信号として上記フィードバック入力
端に接続し、その出力信号を上記駆動入力端に提供する
フィードバックインバータとを具備するとともに、当該フィードバックインバータが、少なくとも、上記フィードバック入力端をそのゲートに接続するＰチ
ャネルトランジスタと、上記フィードバック入力端をそのゲートに接続するＮチ
ャネルトランジスタと、上記Ｐチャネルトランジスタ及び上記Ｎチャネルトラン
ジスタの間に直列接続されて常時オン状態を保持し、上
記フィードバック出力端を上記Ｐチャネルトランジスタ
との間に接続する、少なくとも１つの直列Ｎチャネルト
ランジスタとを具備することを特徴とするラッチ装置。
【請求項５】上記Ｐチャネルトランジスタ及び上記直列
Ｎチャネルトランジスタの間に直列接続されて常時オン
状態を保持し、上記フィードバック出力端を上記直列Ｎ
チャネルトランジスタとの間に接続する、少なくとも１
つの直列Ｐチャネルトランジスタを具備することを特徴
とした請求項４記載のラッチ装置。
【請求項６】ラッチ装置入力信号及びラッチ装置出力信
号を有するものであって、少なくとも、駆動入力端及び駆動出力端を有して、上記駆動出力端が
上記ラッチ装置出力信号を提供し、上記ラッチ装置入力
信号を上記駆動入力端に接続する駆動インバータと、上記駆動インバータに接続され、フィードバック入力端
及びフィードバック出力端を有して、上記フィードバッ
ク入力端が上記駆動出力端に接続され、上記ラッチ装置
出力信号をその入力信号として上記フィードバック入力
端に接続し、その出力信号を上記駆動入力端に提供する
フィードバックインバータとを具備するとともに、当該フィードバックインバータが、少なくとも、上記フィードバック入力端をそのゲートに接続するＰチ
ャネルトランジスタと、上記フィードバック入力端をそのゲートに接続するＮチ
ャネルトランジスタと、上記Ｐチャネルトランジスタ及び上記Ｎチャネルトラン
ジスタの間に直列接続されて常時オン状態を保持し、上
記フィードバック出力端を上記Ｎチャネルトランジスタ
との間に接続する、少なくとも１つの直列Ｐチャネルト
ランジスタとを具備することを特徴とするラッチ装置。
【請求項７】上記した直列Ｐチャネルトランジスタ及び
上記Ｎチャネルトランジスタの間に直列接続されて常時
オン状態を保持し、上記フィードバック出力端を上記し
た直列Ｐチャネルトランジスタとの間に接続する、少な
くとも１つの直列Ｎチャネルトランジスタを具備するこ
とを特徴とする請求項６記載のラッチ装置。
【請求項８】上記Ｐチャネルトランジスタに直列接続さ
れ、常時オン状態を保持する少なくとも１つの直列Ｐチ
ャネルトランジスタを具備することを特徴とする請求項
１〜７の何れか１項に記載のラッチ装置。
【請求項９】インバータ入力端並びにインバータ出力端
を有した入力インバータを備えて、上記ラッチ装置入力
信号及び上記駆動入力端の間に接続し、上記インバータ
入力端を上記ラッチ装置入力信号に接続し、上記インバ
ータ出力端を上記駆動入力端に接続して、上記ラッチ装
置入力信号の反転信号を発生させるとともに、上記駆動
入力端に入力することを特徴とする請求項１〜８の何れ
か１項記載のラッチ装置。
【請求項１０】上記ラッチ装置が、さらに、クロックパ
ルス回路を備えて、上記入力インバータ及び上記駆動入力端の間に接続され
るとともに、クロックパルス信号が接続され、上記クロ
ックパルス信号に対応して上記インバータ出力端ならび
に上記駆動入力端を接続させることを特徴とする請求項
９の記載のラッチ装置。
【請求項１１】上記直列Ｎチャネルトランジスタのゲー
ト長が、上記Ｎチャネルトランジスタのゲート長より長
いことを特徴とする請求項１〜１０の何れか１項記載の
ラッチ装置。
【請求項１２】上記直列Ｐチャネルトランジスタのゲー
ト長が、上記Ｐチャネルトランジスタのゲート長より長
いことを特徴とする請求項１〜１１の何れか１項記載の
ラッチ装置。
【請求項１３】上記直列Ｎチャネルトランジスタのゲー
ト長が、上記Ｎチャネルトランジスタのゲート長の少な
くとも２倍である請求項１〜１２の何れか１項記載のラ
ッチ装置。
【請求項１４】上記直列Ｐチャネルトランジスタのゲー
ト長が、上記Ｐチャネルトランジスタのゲート長の少な
くとも２倍である請求項１〜１３の何れか１項記載のラ
ッチ装置。
【請求項１５】ハーフラッチ装置入力信号及びハーフラ
ッチ装置出力信号を有するものであって、少なくとも、駆動入力端及び駆動出力端を有して、上記駆動出力端が
上記ハーフラッチ装置出力信号を提供し、上記ハーフラ
ッチ装置入力信号が上記駆動入力端に接続される駆動イ
ンバータと、上記駆動インバータに接続され、フィードバック入力端
及びフィードバック出力端を有して、上記フィードバッ
ク入力端が上記駆動出力端に接続され、上記ハーフラッ
チ装置出力信号をその入力信号として上記フィードバッ
ク入力端に接続され、その出力信号を上記駆動入力端に
提供するフィードバックインバータとを具備するととも
に、当該フィードバックインバータが、少なくとも、上記フィードバック入力端をそのゲートに接続するＮチ
ャネルトランジスタと、上記Ｎチャネルトランジスタの一極に直列接続され、上
記フィードバック出力端を上記Ｎチャネルトランジスタ
の他の一極に接続して常時オン状態を保持する、少なくとも１つの直列Ｎチャネルトランジスタとを具備
して、ハーフラッチ装置を構成することを特徴とするラ
ッチ装置。
【請求項１６】ハーフラッチ装置入力信号及びハーフラ
ッチ装置出力信号を有するものであって、少なくとも、駆動入力端及び駆動出力端を有して、上記駆動出力端が
上記ハーフラッチ装置出力信号を提供し、上記ハーフラ
ッチ装置入力信号が上記駆動入力端に接続される駆動イ
ンバータと、上記駆動インバータに接続され、フィードバック入力端
及びフィードバック出力端を有して、上記フィードバッ
ク入力端が上記駆動出力端に接続され、上記ハーフラッ
チ装置出力信号をその入力信号として上記フードバック
入力端に接続され、その出力信号を上記駆動入力端に提
供するフィードバックインバータとを具備するととも
に、当該フィードバックインバータが、少なくとも、上記フィードバック入力端をそのゲートに接続するＰチ
ャネルトランジスタと、上記Ｐチャネルトランジスタの一極に直列接続され、上
記フィードバック出力端を上記Ｐチャネルトランジスタ
の他の一極に接続して常時オン状態を保持する、少なく
とも１つの直列Ｐチャネルトランジスタとを具備し、ハ
ーフラッチ装置を構成することを特徴とするラッチ装
置。
【請求項１７】インバータ入力端ならびにインバータ出
力端を有した入力インバータを備えて、上記ハーフラッチ装置入力信号及び上記駆動入力端の間
に接続し、上記インバータ入力端を上記ハーフラッチ装
置入力信号に接続し、上記インバータ出力端を上記駆動
入力端に接続して、上記ハーフラッチ装置入力信号の反
転信号を発生させるとともに、上記駆動入力端に入力す
ることを特徴とする請求項１５又は１６記載のラッチ装
置。
【請求項１８】クロックパルス回路を備えて、上記入力インバータ及び上記駆動入力端の間に接続する
とともに、クロックパルス信号に接続させ、上記クロッ
クパルス信号に対応して上記インバータ出力端ならびに
上記駆動入力端を接続させることを特徴とする請求項１
５〜１７の何れか１項記載のラッチ装置。
【請求項１９】上記直列Ｎチャネルトランジスタのゲー
ト長が、上記Ｎチャネルトランジスタのゲート長より長
いことを特徴とする請求項１５〜１８の何れか１項記載
のラッチ装置。
【請求項２０】上記直列Ｎチャネルトランジスタのゲー
ト長が、上記Ｎチャネルトランジスタのゲート長の少な
くとも２倍であることを特徴とする請求項１５〜１９の
何れか１項記載のラッチ装置。
【請求項２１】上記直列Ｐチャネルトランジスタのゲー
ト長が、上記Ｐチャネルトランジスタのゲート長の少な
くとも２倍であることを特徴とする請求項１５〜２０の
何れか１項記載のラッチ装置。
【請求項２２】上記直列Ｐチャネルトランジスタのゲー
ト長が、上記Ｐチャネルトランジスタのゲート長の少な
くとも２倍であることを特徴とする請求項１５〜２１の
何れか１項記載のラッチ装置。