JPH1115451A

JPH1115451A - 液晶駆動回路及びその制御方法

Info

Publication number: JPH1115451A
Application number: JP17916997A
Authority: JP
Inventors: Nobuyuki Yuki; 信行幸
Original assignee: NEC IC Microcomputer Systems Co Ltd
Current assignee: NEC IC Microcomputer Systems Co Ltd
Priority date: 1997-06-20
Filing date: 1997-06-20
Publication date: 1999-01-22
Anticipated expiration: 2017-06-20
Also published as: JP3076272B2

Abstract

(57)【要約】【課題】マスタとスレーブ液晶駆動回路の階調レベル
信号の値を同期させる際に表示オフを無くし、液晶ディ
スプレイのブラックアウトを防ぐ。【解決手段】同期ズレを起こしたスレーブモード自身
でマスタモードの階調レベル信号を同期を取るためにパ
ルス補正回路にて生成された信号を階調レベル信号発生
器に送信し自己補正を行う。また同期ズレを起こしたス
レーブモードが自身及び他の階調レベル信号発生器およ
びタイミング発生器を初期化して同期化する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶駆動回路に関
し、特に表示ＲＡＭや表示ＲＡＭアドレス，階調演算回
路等のコントロール回路を内蔵する液晶駆動回路及びそ
の制御方法に関する。

【０００２】

【従来の技術】近年、ＰＤＡ(Personal Digital Assist
ants 携帯用情報端末) 等では、低消費電力化が重要視
されることから、液晶表示装置のカラム側液晶駆動回路
に表示ＲＡＭや表示ＲＡＭアドレス回路，階調演算回路
等のコントロール回路を内蔵させ、この液晶表示装置を
使用する装置の低消費電力化を図る技術の開発が進めら
れている。このような液晶表示装置の駆動回路は、カラ
ム側液晶駆動回路である階調表示用液晶駆動回路の出力
と、ロウ側液晶駆動回路であるライン選択液晶駆動回路
の出力とを組み合わせて液晶ディスプレイ表示が行われ
る。

【０００３】カラム側液晶駆動回路には、マスタモー
ド，スレーブモードの２モードがあり、マスタモードで
は内蔵発振器を動作させ、スレーブモード液晶駆動回路
及びロウ側液晶駆動回路へ同期信号を送信する。それぞ
れのカラム側液晶駆動回路は、表示ＲＡＭやコントロー
ル回路等を内蔵しているため、マスタ液晶駆動回路から
の同期信号を基に、各スレーブ液晶駆動回路のコントロ
ール回路が、マスタ液晶駆動回路のコントロール回路と
同期を取る構成となっている。然しながらマスタ液晶駆
動回路からの供給信号線に外来ノイズ等が乗り、スレー
ブ液晶駆動回路が誤ってこのノイズを信号と判断する
と、マスタとスレーブ間のコントロール回路の階調演算
回路等の動作に同期ズレが生じ、階調演算回路より生成
されたカラム側液晶駆動出力値と、液晶階調レベル信号
を基に出力されるロウ側液晶駆動出力値との差で現され
る液晶ディスプレイ表示が、マスタ駆動回路と同期がズ
レたスレーブ駆動回路によって、その出力分の縦ライン
の液晶表示パネルの表示異常が継続する。

【０００４】このような同期ズレは、マスタ側のコント
ロール回路で生成され、ロウ側液晶駆動回路に送信され
る階調レベル信号と、スレーブ液晶駆動回路の各々コン
トロール回路で生成された階調レベル信号との比較で判
断できることから、従来の液晶駆動回路では、スレーブ
液晶駆動回路内の自己診断回路で同期ズレを判断し、判
断したスレーブ液晶駆動回路から全スレーブ液晶駆動回
路にシステムリセット信号を供給し、カラム側の全液晶
駆動回路の初期化を行い同期ズレを解消することとして
いる。然しながらこの初期化を行うために、液晶ディス
プレイ表示が一瞬ブラックアウトするという問題が生じ
る。以下、これについて詳述する。

【０００５】図１２は従来の液晶表示装置の一例を示す
ブロック図である。４８０×２４０サイズの液晶ディス
プレイ１にカラム側液晶駆動回路ＩＣ２〜４が３個設け
られ、ロウ側液晶駆動回路ＩＣ５が１個設けられた構成
において、カラム側液晶駆動回路２〜４のうち、液晶駆
動回路２はマスタモードに、他のカラム側液晶駆動回路
３〜４はスレーブモードに設定され、マスタモードの液
晶駆動回路２は、発振用外付け抵抗Ｒ１を接続し、内部
発振器を動作して、液晶駆動タイミング信号ＳＴＢ，フ
レーム信号ＦＲＭＢ，階調レベル信号Ｌ１，Ｌ２を、カ
ラム側スレーブモード液晶駆動回路３〜４と、ロウ側液
晶駆動回路５に供給する構成となっており、また自己診
断回路出力ＲＥＦＲＨＢは各カラム側液晶駆動回路２〜
４を互いに接続している。またＣＰＵインタフェース信
号７及びシステムリセット信号６は、外部から入力され
る。

【０００６】次に図１３を参照し、カラム側液晶駆動回
路のうちのマスタモード２とスレーブモード３との構成
および接続関係について説明する。マスタモード２及び
スレーブモード３共に、発振器１３，２３、タイミング
発生器１２，２２、自己診断回路１８，２８、コントロ
ール回路１４，２４、表示ＲＡＭ１５，２５、出力回路
１６，２６を備えている。

【０００７】なお実際には、マスタモードに指定された
カラム側液晶駆動回路では、自己診断回路１８は不要と
なり、スレーブモードに指定されたカラム側液晶駆動回
路では、発振器２３及びタイミング発生器２２は不要と
なるが、同一の液晶駆動回路を使用しているためスイッ
チＳＷ１〜ＳＷ８でこれらの切換を行っている。マスタ
モード２では、スイッチＳＷ１〜４がオンすると、発振
器用外付け抵抗Ｒ１が取り付けられた発振器１３が動作
して、タイミング発生器１２より液晶駆動タイミング信
号ＳＴＢおよびフレーム信号ＦＲＭＢが出力され、これ
らの信号が自己のコントロール回路１４へ入力されて表
示ＲＡＭ１５および出力回路１６が動作し、液晶駆動出
力が行われる。また、これらの信号はスレーブモード３
及び図１２に示すロウ側液晶駆動回路５へも供給され
る。またコントロール回路１４より、階調レベル信号Ｌ
１とＬ２とが出力され、これらの信号がスレーブモード
３およびロウ側液晶駆動回路５へ供給される。

【０００８】スレーブモード液晶駆動回路３は、スイッ
チＳＷ５〜８がオフし、発振器２３及びタイミング発生
器２２が停止しているため、コントロール回路２４への
信号ＳＴＢ，ＦＲＭＢ及び自己診断回路２８への信号Ｆ
ＲＭＢは、マスタモード２からこれらの信号を入力し、
表示ＲＡＭ２５及び出力回路２６を動作させ液晶駆動出
力を行い、またコントロール回路２４から階調レベル信
号Ｌ１とＬ２とを出力して、自己診断回路２８に信号Ｌ
１’，Ｌ２’として入力している。上述のように自己診
断回路２８への信号Ｌ１，Ｌ２は、マスタモード２のコ
ントロール回路１４から入力されており、信号Ｌ１，Ｌ
２とＬ１’，Ｌ２’とが比較され、その結果、自己診断
回路出力ＲＥＦＲＨＢが生成され、自己のＡＮＤ回路２
７の一方に入力され、他方に入力されるシステムリセッ
ト信号とＡＮＤされると共に、この自己診断回路出力Ｒ
ＥＦＲＨＢがマスタモード２や他のスレーブモード４へ
も供給される構成となっている。

【０００９】次に図１４を参照して自己診断回路２８の
構成および動作について説明する。セット信号Ｓが
「Ｈ」で、自己診断回路出力ＲＥＦＲＨＢは「Ｈ」がセ
ットされ、信号Ｌ１とＬ１’およびＬ２とＬ２’の一致
を、ＸＯＲ１〜２、ＮＯＲ１で行い、何れか不一致が発
生すると、フィリップフロップＦＦ１のデータＤに
「Ｌ」レベルが入力され、その状態でフレーム信号ＲＲ
ＭＢが立ち上がると、ＦＦ１の出力Ｑが「Ｈ」から
「Ｌ」になり、この出力が遅延回路Ｄ１，インバータ回
路ＩＮＶ１，ＮＯＲ回路ＮＯＲ２、Ｎ型ＭＯＳトランジ
スタＮｃｈ，プルアップ抵抗ＲＵで構成される回路によ
り、自己診断回路出力ＲＥＦＲＨＢは遅延回路Ｄ１の遅
延時間分の「Ｌ」となるように構成されている。

【００１０】次に図１５を参照し、従来の液晶駆動回路
で同期ズレが発生し、このズレが復帰されるまでの動作
について説明する。まずマスタモード２で出力される階
調レベル信号Ｌ１，Ｌ２の動作サイクルについて、図１
５（Ｂ）を用いて説明する。１サイクルはフレーム信号
ＦＲＭＢが、Ｆ１〜Ｆ４の４回のロウパルス信号の入力
で１サイクルとなっており、液晶駆動タイミング信号Ｓ
ＴＢはフレーム信号ＦＲＭＢの「Ｌ」パルスと、次の
「Ｌ」パルスとの間に、１２１回の立上り信号が入力さ
れる。

【００１１】最初のフレーム信号ＦＲＭＢのＦ１のタイ
ミングで「Ｌ」パルスが入力されたときに、液晶駆動タ
イミング信号ＳＴＢの１回目の立上り信号で、Ｌ１＝
「Ｈ」，Ｌ２＝「Ｈ」が出力され、次にＦ２の「Ｌ」パ
ルスが入力されるまでのＳＴＢ信号の立上り信号で、Ｌ
２のレベルが反転する。以降、Ｆ２の時はＬ１＝
「Ｈ」，Ｌ２＝「Ｌ」、Ｆ３の時はＬ１＝「Ｌ」，Ｌ２
＝「Ｌ」、Ｆ４のときはＬ１＝「Ｌ」，Ｌ２＝「Ｈ」と
言うように、ＳＴＢの１回目の立上りでＬ２のレベルが
反転する。

【００１２】次に図１５（Ａ）において、フレーム信号
ＦＲＭＢにノイズ（Ｎ１）が乗った場合について説明す
る。最初にシステムリセット信号ＲＥＳＥＴＢが入り、
Ｌ１，Ｌ２の１サイクル分Ｓ１の間は、液晶駆動回路の
初期化時間になっており、液晶ディスプレイ表示のちら
つき防止のために、Ｙ出力がオフ（ブラックアウト）と
なっており、次のサイクルＳ２以降はＹ出力が表示オン
出力となる。そしてＳ２のオン出力の中で、ノイズＮ１
がフレーム信号ＦＲＭＢに１パルス乗った場合、次の液
晶駆動タイミング信号ＳＴＢの３の立上りで同期ズレが
発生し、自己診断回路２８の検出タイミングＫ１〜Ｋ１
１のＫ６で同期ズレが検出され、自己診断回路出力ＲＥ
ＦＲＨＢが所定期間「Ｌ」となり、自身も含め全てのカ
ラム側液晶駆動回路ＩＣ２〜４がＡＮＤ回路２７等によ
ってリセットされ初期化される。従って階調レベル信号
Ｌ１，Ｌ２は同期化されるが、次のサイクルＳ３ではＹ
出力がオフとなり、次のサイクルＳ４以降にオンとな
る。

【００１３】

【発明が解決しようとする課題】従来の液晶駆動回路は
以上のように例えばフレーム信号にノイズが乗ってマス
タとスレーブの階調レベル信号に同期ズレが生じた場
合、同期ズレを検出した自己診断回路出力ＲＥＦＲＨＢ
を他の全てのカラム側液晶駆動回路へ送信して、全ての
カラム側液晶駆動回路をリセットして初期化を行い同期
ズレを解消することとしている。全てのカラム側液晶駆
動回路が初期化されると、表示ＲＡＭ及びコントロール
回路の初期化時間の間の液晶ディスプレイ表示のちらつ
きを防止するため、表示オフ出力が働き、液晶ディスプ
レイ表示は正規のシステムリセット入力がないのに一瞬
ブラックアウトされてしまい、目障りになると共に、表
示故障と誤判断される恐れがある等の問題点があった。

【００１４】本発明はかかる問題点を解決するためにな
されたものであり、マスタとスレーブの階調レベル信号
に同期ズレが生じ、この同期ズレを解消する間も液晶デ
ィスプレイ表示がブラックアウトすることのない液晶駆
動回路及びその制御方法を提供することを目的としてい
る。

【００１５】

【課題を解決するための手段】本発明の液晶駆動回路の
制御方法は、それぞれが階調レベル信号発生器を内蔵す
るコントロール回路を備えたカラム側液晶駆動回路でマ
スタモード液晶駆動回路と単数または複数のスレーブモ
ード液晶駆動回路とが構成され、前記マスタモード液晶
駆動回路は、発振器１３およびタイミング発生器１２に
より液晶駆動タイミング信号ＳＴＢおよびフレーム信号
ＦＲＭＢを生成して自己のコントロール回路１４に入力
して液晶駆動出力を出力すると共に、この液晶駆動タイ
ミング信号ＳＴＢおよびフレーム信号ＦＲＭＢを前記ス
レーブモード液晶駆動回路へ送出し、自己のコントロー
ル回路１４から階調レベル信号Ｌ１，Ｌ２を出力して前
記スレーブモード液晶駆動回路へ送出し、前記スレーブ
モード液晶駆動回路は、前記液晶駆動タイミング信号Ｓ
ＴＢおよびフレーム信号ＦＲＭＢを自己のコントロール
回路２４に入力して液晶駆動出力を出力すると共に、自
己のコントロール回路２４から階調レベル信号Ｌ１’，
Ｌ２’を出力して自己診断回路２８に入力し、この自己
診断回路２８に入力される前記階調レベル信号Ｌ１，Ｌ
２と、Ｌ１＝Ｌ１’，Ｌ２＝Ｌ２’であるか否かを比較
し、これらが一致しない場合同期ズレが生じているとし
て前記自己診断回路２８からの信号ＲＥＦＲＨＢの論理
を不一致の間反転し、この信号ＲＥＦＲＨＢの論理の反
転によって同期ズレを解消する液晶駆動回路の制御方法
において、前記信号ＲＥＦＲＨＢの論理が反転している
間、前記マスタモード液晶駆動回路から前記コントロー
ル回路２４へ入力されるフレーム信号ＦＲＭＢの「Ｌ」
期間の間に「Ｈ」パルスを挿入していって同期ズレを解
消することを特徴とする。従ってシステム全体をリセッ
トする必要なく同期ズレを解消でき、液晶ディスプレイ
表示がブラックアウトされることがなくなる。

【００１６】また、前記信号ＲＥＦＲＨＢの論理が反転
している間、前記マスタモード液晶駆動回路から前記コ
ントロール回路２４へ入力される前記フレーム信号ＦＲ
ＭＢ及び液前記晶駆動タイミング信号ＳＴＢの入力を停
止させて同期ズレを解消することを特徴とする。従って
システム全体をリセットする必要なく同期ズレを解消で
き、液晶ディスプレイ表示がブラックアウトされること
がなくなる。

【００１７】さらに、前記信号ＲＥＦＲＨＢを全てのカ
ラム側液晶駆動回路の前記タイミング発生器及びコント
ロール回路へ入力し、前記タイミング発生器と前記コン
トロール回路に内蔵される前記階調レベル信号発生器を
リセットすることによって同期ズレを解消することを特
徴とする。従ってシステム全体をリセットする必要なく
同期ズレを解消でき、液晶ディスプレイ表示がブラック
アウトされることがなくなる。

【００１８】また本発明の液晶駆動回路は、それぞれが
階調レベル信号発生器を内蔵するコントロール回路を備
えたカラム側液晶駆動回路でマスタモード液晶駆動回路
と単数又は複数のスレーブモード液晶駆動回路とが構成
され、前記マスタモード液晶駆動回路は、発振器１３お
よびタイミング発生器１２により液晶駆動タイミング信
号ＳＴＢおよびフレーム信号ＦＲＭＢを生成して自己の
コントロール回路１４に入力して液晶駆動出力を出力す
ると共に、この液晶駆動タイミング信号ＳＴＢおよびフ
レーム信号ＦＲＭＢを前記スレーブモード液晶駆動回路
へ送出し、自己のコントロール回路１４から階調レベル
信号Ｌ１，Ｌ２を出力して前記スレーブモード液晶駆動
回路へ送出する手段を備え、前記スレーブモード液晶駆
動回路は、前記液晶駆動タイミング信号ＳＴＢおよびフ
レーム信号ＦＲＭＢを自己のコントロール回路２４に入
力して液晶駆動出力を出力すると共に、自己のコントロ
ール回路２４から階調レベル信号Ｌ１’，Ｌ２’を出力
して自己診断回路２８に入力し、この自己診断回路２８
に入力される前記階調レベル信号Ｌ１，Ｌ２と、Ｌ１＝
Ｌ１’，Ｌ２＝Ｌ２’であるか否かを比較し、これらが
一致しない場合同期ズレが生じているとして前記自己診
断回路２８からの信号ＲＥＦＲＨＢの論理を不一致の間
反転し、この信号ＲＥＦＲＨＢの論理の反転によって同
期ズレを解消する手段を備えた液晶駆動回路において、
前記スレーブモード液晶駆動回路に、前記信号ＲＥＦＲ
ＨＢの論理が反転している間、前記マスタモード液晶駆
動回路から前記コントロール回路２４へ入力されるフレ
ーム信号ＦＲＭＢの「Ｌ」期間の間に「Ｈ」パルスを挿
入していって同期ズレを解消する補正回路を備えたこと
を特徴とする。従ってシステム全体をリセットする必要
なく同期ズレを解消でき、液晶ディスプレイ表示がブラ
ックアウトされることがなくなる。

【００１９】また、前記スレーブモード液晶駆動回路
に、前記信号ＲＥＦＲＨＢの論理が反転している間、前
記マスタモード液晶駆動回路から前記コントロール回路
２４へ入力される前記フレーム信号ＦＲＭＢ及び液前記
晶駆動タイミング信号ＳＴＢの入力を停止させて同期ズ
レを解消する補正回路を備えたことを特徴とする。従っ
てシステム全体をリセットする必要なく同期ズレを解消
でき、液晶ディスプレイ表示がブラックアウトされるこ
とがなくなる。

【００２０】また前記自己診断回路２８は、その最終段
にインバータを備えたことを特徴とする。従って更に低
消費電流化が可能となる。

【００２１】さらに、前記信号ＲＥＦＲＨＢを全てのカ
ラム側液晶駆動回路の前記タイミング発生器及びコント
ロール回路へ入力し、前記タイミング発生器と前記コン
トロール回路に内蔵される前記階調レベル信号発生器を
リセットして同期ズレを解消する手段を備えたことを特
徴とする。従って簡単な回路構成で、システム全体をリ
セットする必要なく同期ズレを解消でき、液晶ディスプ
レイ表示がブラックアウトされることがなくなる。

【００２２】

【発明の実施の形態】以下、本発明の第１の実施形態を
図面を参照して説明する。図１は、本発明の第１の実施
形態が適用される液晶表示装置の装置構成の一例を示す
図である。図１において、１は液晶ディスプレイ、２は
カラム側液晶駆動回路ＩＣ（マスターモード）、３およ
び４はカラム側液晶駆動回路ＩＣ（スレーブモード）、
５はロウ側液晶駆動回路ＩＣ、６はシステムリセット信
号、７はＣＰＵインタフェース信号である。

【００２３】４８０×２４０サイズの液晶ディスプレイ
１にカラム側液晶駆動回路ＩＣ２〜４が３個設けられ、
ロウ側液晶駆動回路ＩＣ５が１個設けられた構成におい
て、カラム側液晶駆動回路２〜４のうち、液晶駆動回路
２はマスタモードに、他のカラム側液晶駆動回路３〜４
はスレーブモードに設定され、マスタモードの液晶駆動
回路２は、発振用外付け抵抗Ｒ１を接続し、内部発振器
を動作して、液晶駆動タイミング信号ＳＴＢ，フレーム
信号ＦＲＭＢ，階調レベル信号Ｌ１，Ｌ２を、カラム側
スレーブモード液晶駆動回路３〜４と、ロウ側液晶駆動
回路５に供給する構成となっており、またＣＰＵインタ
フェース信号７及びシステムリセット信号６が外部から
入力される構成となっている。

【００２４】次に図２を参照し、カラム側液晶駆動回路
のうちのマスタモード２とスレーブモード３との構成お
よび接続関係について説明する。マスタモード２及びス
レーブモード３共に、発振器１３，２３、タイミング発
生器１２，２２、自己診断回路１８，２８、コントロー
ル回路１４，２４、表示ラム１５，２５、パルス補正回
路１９，２９、ＯＲ回路ｏｒ１１，ｏｒ１２を備えてい
る。

【００２５】なお実際には、マスタモードに指定された
カラム側液晶駆動回路では、自己診断回路１８，パルス
補正回路１９，ＯＲ回路ｏｒ１１は不要となり、スレー
ブモードに指定されたカラム側液晶駆動回路では、発振
器２３及びタイミング発生器２２は不要となるが、同一
の液晶駆動回路を使用しているためスイッチＳＷ１〜Ｓ
Ｗ８等でこれらの切換を行っている。マスタモード２で
は、スイッチＳＷ１〜４がオンすると、発振器用外付け
抵抗Ｒ１が取り付けられた発振器１３が動作して、タイ
ミング発生器１２より液晶駆動タイミング信号ＳＴＢお
よびフレーム信号ＦＲＭＢが出力され、これらの信号が
自己のコントロール回路１４へ入力されて表示ＲＡＭ１
５および出力回路１６が動作し、液晶駆動出力が行われ
る。また、これらの信号はスレーブモード３及び図１に
示すロウ側液晶駆動回路５へも供給される。またコント
ロール回路１４より、階調レベル信号Ｌ１とＬ２とが出
力され、これらの信号がスレーブモード３〜４およびロ
ウ側液晶駆動回路５へ供給される。

【００２６】スレーブモード液晶駆動回路３は、スイッ
チＳＷ５〜８がオフし、発振器２３及びタイミング発生
器２２が停止しているため、コントロール回路２４への
ＳＴＢ，ＦＲＭＢ信号は、マスタモード２からこれらの
信号を入力し、表示ＲＡＭ２５及び出力回路２６を動作
させ液晶駆動出力を行うが、入力されるフレーム信号Ｆ
ＲＭＢは、３つに分岐され、その１つがパルス補正回路
２９の一方の入力端子に入力され、他の１つは０Ｒ回路
ｏｒ２１の一方の入力端子に入力され、この０Ｒ回路ｏ
ｒ２１の他の一方の入力端子に入力されるパルス補正回
路２９の出力とＯＲが取られてコントロール回路２４に
入力され、更に他の１つが自己診断回路２８へ入力され
る構成となっている。またコントロール回路２４から階
調レベル信号Ｌ１とＬ２とを出力して、自己診断回路２
８に信号Ｌ１’，Ｌ２’として入力している。上述のよ
うに自己診断回路２８へは、マスタモード２のコントロ
ール回路１４から信号Ｌ１，Ｌ２が入力されており、信
号Ｌ１，Ｌ２とＬ１’，Ｌ２’とが比較され、その結
果、自己診断回路出力ＲＥＦＲＨＢが生成され、パルス
補正回路２９の一方の端子へ入力される構成となってい
る。

【００２７】次に図３を参照して、本実施形態の自己診
断回路２８の構成および動作について説明する。セット
信号Ｓが「Ｈ」で、自己診断回路出力ＲＥＦＲＨＢに
「Ｈ」がセットされ、信号Ｌ１とＬ１’およびＬ２とＬ
２’の一致を、ＸＯＲ１〜２、ＮＯＲ１で行い、何れか
不一致が発生すると、フィリップフロップＦＦ１のデー
タＤに「Ｌ」レベルが入力され、その状態でフレーム信
号ＦＲＭＢが立ち上がると、ＦＦ１の出力Ｑが「Ｈ」か
ら「Ｌ」になり、その信号が遅延回路Ｄ１，インバータ
回路ＩＮＶ１，ＮＯＲ回路ＮＯＲ２，インバータ回路Ｉ
ＮＶ２で構成される回路により、自己診断回路出力ＲＥ
ＦＲＨＢは遅延回路Ｄ１の遅延時間分「Ｌ」となるよう
に構成されている。すなわち図１４に示す従来の自己診
断回路のＮｃｈトランジスタに替えてインバータ回路Ｉ
ＮＶ２を使用している。これは後述するように全てのカ
ラム側液晶駆動回路を初期化する必要がないためであ
る。

【００２８】次に図４を参照して本実施形態のパルス補
正回路２９の構成および動作について説明する。リセッ
ト信号ＲＢで初期化され補正回路出力ＦＲＰＷは「Ｌ」
がセットされ、フレーム信号ＦＲＭＢの立上り時、図３
の自己診断回路出力ＲＥＦＲＨＢが入力され、次のフレ
ーム信号ＦＲＭＢの立下りでＦＦ１０のＱ出力が「Ｌ」
から「Ｈ」になると、遅延回路Ｄ２０，遅延回路Ｄ３
０，インバータ回路ＩＮＶ１０，ＡＮＤ回路ＡＮＤ１０
により、遅延回路Ｄ２０の遅延時間分Ｄｙ１後に、遅延
回路Ｄ３０の遅延時間分の「Ｈ」パルス信号（ＰＷ１）
が補正出力ＦＲＰＷより出力される構成となっている。

【００２９】次に図５を参照し、本実施形態の液晶駆動
回路で同期ズレが発生し、このズレが復帰されるまでの
動作について説明する。まずマスタモード２で出力され
る階調レベル信号Ｌ１，Ｌ２の動作サイクルについて、
図５（Ｂ）を用いて説明する。１サイクルはフレーム信
号ＦＲＭＢが、Ｆ１〜Ｆ４の４回のロウパルス信号の入
力で１サイクルとなっており、液晶駆動タイミング信号
ＳＴＢはフレーム信号ＦＲＭＢの「Ｌ」パルスと、次の
「Ｌ」パルスとの間に、１２１回の立上り信号が入力さ
れる。

【００３０】最初のフレーム信号ＦＲＭＢのＦ１のタイ
ミングで「Ｌ」パルスが入力されたときに、液晶駆動タ
イミング信号ＳＴＢの１回目の立上り信号で、Ｌ１＝
「Ｈ」，Ｌ２＝「Ｈ」が出力され、次にＦ２の「Ｌ」パ
ルスが入力されるまでのＳＴＢ信号の立上り信号で、Ｌ
２のレベルが反転する。以降、Ｆ２の時はＬ１＝
「Ｈ」，Ｌ２＝「Ｌ」、Ｆ３の時はＬ１＝「Ｌ」，Ｌ２
＝「Ｌ」、Ｆ４の時はＬ１＝「Ｌ」，Ｌ２＝「Ｈ」と言
うように、ＳＴＢの１回目の立上りでＬ２のレベルが反
転する。

【００３１】次に図５（Ａ）において、フレーム信号Ｆ
ＲＭＢにノイズ（Ｎ１）が乗った場合について説明す
る。最初にシステムリセット信号ＲＥＳＥＴＢが入り、
Ｌ１，Ｌ２の１サイクル分Ｓ１の間は、液晶駆動回路の
初期化時間になっており、液晶デイスプレイ表示のちら
つき防止のために、Ｙ出力がオフ（ブラックアウト）と
なっており、次のサイクルＳ２以降はＹ出力がオンとな
る。そしてＳ２のオン出力の中で、ノイズＮ１がフレー
ム信号ＦＲＭＢに１パルス乗った場合、次の液晶駆動タ
イミング信号ＳＴＢの３の立上りで同期ズレが発生し、
自己診断回路２８の検出タイミングＫ１〜Ｋ１０のＫ６
で、Ｌ１≠Ｌ１’となり、自己診断回路２８の出力ＲＥ
ＦＲＨＢに「Ｌ」パルス信号が発生し、自身のパルス補
正回路２９の一方に入力され、このパルス補正回路２９
の他の一方に入力されるフレーム信号ＦＲＭＢの立下り
で、図４（Ｂ）の（ＰＷ１）に示すように、パルス補正
回路出力ＦＲＰＷに遅延回路Ｄ３０の遅延時間分の
「Ｈ」パルス信号が発生し、この「Ｈ」パルスがフレー
ム信号ＦＲＭＢとのＯＲ回路ｏｒ２１に入力され、この
ＯＲ回路ｏｒ２１の出力であるコントロール回路２４に
入力されるフレーム信号ＦＲＭＢに「Ｈ」パルスが＋１
追加され、自身のコントロール回路２４の階調レベル信
号のサイクルの状態がマスタモード２の階調レベル信号
のサイクルの状態より＋１進み、信号Ｌ１’，Ｌ２’
は、「Ｌ」，「Ｌ」となるが、次のＫ７のタイミングで
Ｌ１≠Ｌ１’、Ｌ２≠Ｌ２’と未だ同期がズレているた
め、フレーム信号ＦＲＭＢのＦ４の立下りで、パルス補
正回路２９から再び「Ｈ」パルスが＋１追加され（ＰＷ
２）、このようにしてＫ９のタイミングで同期が取れる
までパルス補正回路２９から「Ｈ」パルスが＋１追加さ
れて（ＰＷ３）、同期化される。従って何れのカラム側
液晶駆動回路２〜４のリセットを行うことなく、同期ズ
レを解消でき、同期化されるまでの間もＹ出力は表示オ
ン出力となり、ブラックアウトされることを回避できる
ようになっている。

【００３２】次に本発明の第２の実施形態について図面
を参照して説明する。この第２の実施形態の液晶駆動回
路が適用される液晶表示装置は、図１に示す液晶表示装
置と同じであり、その説明は省略する。図６はこの第２
の実施形態におけるマスタモード２とスレーブモード３
との構成および接続関係を示す図であり、図７で後述す
るようにパルス補正回路２９の構成と、ＯＲ回路ｏｒ２
１およびｏｒ２２により、マスタモード２から入力され
る液晶駆動タイミング信号ＳＴＢとフレーム信号ＦＲＭ
Ｂとがパルス補正回路２９の出力ＭＡＳＫとＯＲされて
コントロール回路２４に入力される構成となっている点
を除き、図２に示す第１の実施形態の構成と同様であ
る。また自己診断回路２８の構成及び動作も図３に示す
第１の実施形態と同様であり、これらの説明は省略す
る。

【００３３】次に図７を参照し本実施形態におけるパル
ス補正回路の構成及び動作について説明する。リセット
信号ＲＢで初期化され、パルス補正回路出力ＭＡＳＫは
「Ｌ」状態となっており、自己診断回路出力ＲＥＦＲＨ
Ｂの「Ｌ」で、パルス補正回路出力ＭＡＳＫが「Ｈ」と
なり、次のフレーム信号ＦＲＭＢの立上りでパルス補正
回路出力ＭＡＳＫが「Ｈ」から「Ｌ」になるように構成
されている。

【００３４】次に図８を参照し、この第２の実施形態の
液晶駆動回路で同期ズレが発生し、このズレが復帰され
るまでの動作について説明する。なお、図８（Ｂ）に示
すマスタモード２で出力される階調レベル信号Ｌ１，Ｌ
２の動作サイクルについては、図５（Ｂ）に示す第１の
実施形態と同様であるのでその説明は省略する。次に図
８（Ａ）において、フレーム信号ＦＲＭＢにノイズ（Ｎ
１）が乗った場合について説明する。最初にシステムリ
セット信号ＲＥＳＥＴＢが入り、Ｌ１，Ｌ２の１サイク
ル分Ｓ１の間は、液晶駆動回路の初期化時間になってお
り、液晶デイスプレイ表示のちらつき防止のために、Ｙ
出力がオフ（ブラックアウト）となっており、次のサイ
クルＳ２以降はＹ出力がオンとなる。そしてＳ２のオン
出力の中で、ノイズＮ１がフレーム信号ＦＲＭＢに１パ
ルス乗った場合、次の液晶駆動タイミング信号ＳＴＢの
３の立上りで同期ズレが発生し、自己診断回路２８の検
出タイミングＫ１〜Ｋ１０のＫ６で、Ｌ１≠Ｌ１’とな
り、自己診断回路２８の出力ＲＥＦＲＨＢに「Ｌ」パル
ス信号が発生し、自身のパルス補正回路２９の一方に入
力され、このパルス補正回路２９の出力ＭＳＡＫが
「Ｈ」となり、それぞれのＯＲ回路ｏｒ２１，ｏｒ２２
の出力が「Ｈ」となり、マスタモード２から入力される
液晶駆動タイミング信号ＳＴＢとフレーム信号ＦＲＭＢ
のクロックはコントロール回路２４には入力されない。
以降Ｋ７のタイミングで同期が確立し自己診断回路２８
の出力ＲＥＦＲＨＢが「Ｈ」となると、パルス補正回路
２９の出力ＭＳＡＫが「Ｌ」となり、コントロール回路
２４へはマスタモードからの液晶駆動タイミング信号Ｓ
ＴＢとフレーム信号ＦＲＭＢのクロックが入力され、通
常の動作に復帰する。従って何れのカラム側液晶駆動回
路２〜４のリセットを行うことなく、同期ズレを解消で
き、同期化されるまでの間もＹ出力は表示オン出力とな
り、ブラックアウトされることを回避できるようにな
る。

【００３５】次に本発明の第３の実施形態を図面を参照
して説明する。この第３の実施形態が適用される液晶表
示装置は、従来技術として説明した図１２と同様であ
り、その説明は省略する。図９はこの第３の実施形態に
おけるマスタモード２とスレーブモード３との構成およ
び接続関係を示す図であり、その構成は自己診断回路出
力ＲＥＦＲＨＢとシステムリセット信号とがＡＮＤ回路
を介さずにそのままコントロール回路２４に入力されて
いる点、および自己診断回路の出力ＲＥＦＲＨＢがそれ
ぞれのタイミング発生器１２に入力されている点を除
き、図１３に示す従来技術の構成と同様になっている。

【００３６】図１０は、この第３の実施形態のコントロ
ール回路２４に内蔵されている階調レベル信号発生器３
１の接続関係を示す図である。階調レベル信号発生器３
１は、図１１（Ｂ）のＬ１，Ｌ２の動作のサイクルを発
生させる回路であり、システムリセット信号と自己診断
回路の出力ＲＥＦＲＨＢのＡＮＤ論理で初期化され、次
の液晶駆動タイミング信号ＳＴＢの立上りで信号Ｌ１＝
「Ｈ」，Ｌ２＝「Ｈ」の状態になる（図１１（Ｂ）のＦ
１）。

【００３７】次に図１１（Ａ）において、フレーム信号
ＦＲＭＢにノイズ（Ｎ１）が乗った場合について説明す
る。最初にシステムリセット信号ＲＥＳＥＴＢが入り、
Ｌ１，Ｌ２の１サイクル分Ｓ１の間は、液晶駆動回路の
初期化時間になっており、液晶デイスプレイ表示のちら
つき防止のために、Ｙ出力がオフ（ブラックアウト）と
なっており、次のサイクルＳ２以降はＹ出力がオンとな
る。そしてＳ２のオン出力の中で、ノイズＮ１がフレー
ム信号ＦＲＭＢに１パルス乗った場合、次の液晶駆動タ
イミング信号ＳＴＢの３の立上りで同期ズレが発生し、
自己診断回路２８の検出タイミングＫ１〜Ｋ１１のＫ６
で、Ｌ１≠Ｌ１’となり、自己診断回路２８の出力ＲＥ
ＦＲＨＢに「Ｌ」パルス信号が発生し、自身のコントロ
ール回路２４及びタイミング発生器２２にこの自己診断
出力ＲＥＦＲＨＢが入力される他、他の全てのカラム側
液晶駆動回路に入力され、各々のタイミング発生器およ
びコントロール回路に内蔵された階調レベル信号発生器
３１がリセットされるが、各々のコントロール回路の他
の制御回路へはシステムリセット信号の「Ｈ」がそのま
ま継続して維持され、従って何れのカラム側液晶駆動回
路２〜４の表示動作はリセットされることなく、同期ズ
レを解消でき、同期化されるまでの間もＹ出力は表示オ
ン出力となり、ブラックアウトされることを回避できる
ようになる。

【００３８】

【発明の効果】本発明の液晶駆動回路及びその制御方法
は以上説明したように構成され動作することで以下のよ
うな効果が生じる。同期ズレが発生し、同期ズレを解消
する際にシステムリセット機能を利用せずに同期化を行
う構成としたので、液晶デイスプレイ表示のブラックア
ウトをなくすことができる。また第１の実施形態および
第２の実施形態においては、同期ズレが生じた液晶駆動
回路自身で同期化を行う構成としたため、全てのカラム
液晶駆動回路ＩＣを初期化する必要がなく、各カラム液
晶駆動回路ＩＣ間を接続する自己診断回路出力ＲＥＦＲ
ＨＢ線を省略でき、液晶表示装置の簡素化が図れる。さ
らに全てのカラム液晶駆動回路ＩＣを初期化するための
ＲＥＦＲＨＢ端子のＮｃｈオープンドレインが不要とな
るため、更なる低消費電流化が図れる（例えばＶＧＡサ
イズ８個の場合リセット時間中の貫通電流ＭＡＸ５ｍＡ
が削減できる）等の効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施形態が適用される液晶表示
装置の装置構成の一例を示す図である。

【図２】本発明の第１の実施形態を説明するための図で
ある。

【図３】本実施形態の自己診断回路２８の構成および動
作を説明するための図である。

【図４】図２に示す第１の実施形態のパルス補正回路２
９の構成および動作を説明するための図である。

【図５】第１の実施形態における同期ズレ解消動作を説
明するための図である。

【図６】本発明の第２の実施形態を説明するための図で
ある。

【図７】図６に示す第２の実施形態のパルス補正回路２
９の構成および動作を説明するための図である。

【図８】第２の実施形態における同期ズレ解消動作を説
明するための図である。

【図９】本発明の第３の実施形態を説明するための図で
ある。

【図１０】第３の実施形態における階調レベル信号発生
器の接続関係を示す図である。

【図１１】第３の実施形態における同期ズレ解消動作を
説明するための図である。

【図１２】従来の液晶駆動回路が適用される液晶表示装
置の一例を示す図である。

【図１３】従来の液晶駆動回路を説明するための図であ
る。

【図１４】従来の液晶駆動回路の自己診断回路２８の構
成および動作を説明するための図である。

【図１５】従来の液晶駆動回路における同期ズレ解消動
作を説明するための図である。

【符号の説明】

１液晶ディスプレイ２カラム側液晶駆動回路ＩＣ（マスターモード）３〜４カラム側液晶駆動回路ＩＣ（スレーブモード）５ロウ側液晶駆動回路ＩＣ６システムリセット信号７ＣＰＵインタフェース信号１２，２２タイミング発生器１３，２３発振器１４，２４コントロール回路１５，２５表示ラム１７，２７，ＡＮＤ１０，ＡＮＤ２０，ＡＮＤ３０，Ａ
ＮＤ４０ＡＮＤ回路１８，２８自己診断回路１９，２９パルス補正回路３１階調レベル信号発生器ｏｒ１１，ｏｒ１２，ｏｒ２１，ｏｒ２２ＯＲ回路ＸＯＲ１，ＸＯＲ２ＸＯＲ回路ＮＯＲ１，ＮＯＲ２ＮＯＲ回路ＦＦ１，ＦＦ１０，ＦＦ１１，フリップフロップＩＮＶ１，ＩＮＶ２，ＩＮＶ１０インバータ回路Ｄ１，Ｄ１０，Ｄ１１，Ｄ２０，Ｄ３０遅延回路ＮｃｈＮ型ＭＯＳトランジスタＤＯＯＦＢ’ 表示フ出力ＳＴＢ液晶駆動タイミング信号ＦＲＭＢフレーム信号Ｌ１，Ｌ２マスタモード階調レベル信号Ｌ１’，Ｌ２’ スレーブモード階調レベル信号ＲＥＦＲＨＢ自己診断回路出力ＲＥＳＥＴＢシステムリセット信号ＦＲＰＷ，ＭＡＳＫパルス補正回路出力Ｎ１ノイズＳ１〜４Ｌ１，Ｌ２の動作サイクルＫ１〜Ｋ１１自己診断検出タイミングＰＷ１〜３パルス補正回路出力Ｙ出力液晶駆動出力

Claims

【特許請求の範囲】

【請求項１】それぞれが階調レベル信号発生器を内蔵
するコントロール回路を備えたカラム側液晶駆動回路で
マスタモード液晶駆動回路と単数または複数のスレーブ
モード液晶駆動回路とが構成され、前記マスタモード液晶駆動回路は、発振器１３およびタイミング発生器１２により液晶駆動
タイミング信号ＳＴＢおよびフレーム信号ＦＲＭＢを生
成して自己のコントロール回路１４に入力して液晶駆動
出力を出力すると共に、この液晶駆動タイミング信号Ｓ
ＴＢおよびフレーム信号ＦＲＭＢを前記スレーブモード
液晶駆動回路へ送出し、自己のコントロール回路１４か
ら階調レベル信号Ｌ１，Ｌ２を出力して前記スレーブモ
ード液晶駆動回路へ送出し、前記スレーブモード液晶駆動回路は、前記液晶駆動タイミング信号ＳＴＢおよびフレーム信号
ＦＲＭＢを自己のコントロール回路２４に入力して液晶
駆動出力を出力すると共に、自己のコントロール回路２
４から階調レベル信号Ｌ１’，Ｌ２’を出力して自己診
断回路２８に入力し、この自己診断回路２８に入力され
る前記階調レベル信号Ｌ１，Ｌ２と、Ｌ１＝Ｌ１’，Ｌ
２＝Ｌ２’であるか否かを比較し、これらが一致しない
場合同期ズレが生じているとして前記自己診断回路２８
からの信号ＲＥＦＲＨＢの論理を不一致の間反転し、こ
の信号ＲＥＦＲＨＢの論理の反転によって同期ズレを解
消する液晶駆動回路の制御方法において、前記信号ＲＥＦＲＨＢの論理が反転している間、前記マ
スタモード液晶駆動回路から前記コントロール回路２４
へ入力されるフレーム信号ＦＲＭＢの「Ｌ」期間の間に
「Ｈ」パルスを挿入していって同期ズレを解消すること
を特徴とする液晶駆動回路の制御方法。
【請求項２】それぞれが階調レベル信号発生器を内蔵
するコントロール回路を備えたカラム側液晶駆動回路で
マスタモード液晶駆動回路と単数又は複数のスレーブモ
ード液晶駆動回路とが構成され、前記マスタモード液晶駆動回路は、発振器１３およびタイミング発生器１２により液晶駆動
タイミング信号ＳＴＢおよびフレーム信号ＦＲＭＢを生
成して自己のコントロール回路１４に入力して液晶駆動
出力を出力すると共に、この液晶駆動タイミング信号Ｓ
ＴＢおよびフレーム信号ＦＲＭＢを前記スレーブモード
液晶駆動回路へ送出し、自己のコントロール回路１４か
ら階調レベル信号Ｌ１，Ｌ２を出力して前記スレーブモ
ード液晶駆動回路へ送出し、前記スレーブモード液晶駆動回路は、前記液晶駆動タイミング信号ＳＴＢおよびフレーム信号
ＦＲＭＢを自己のコントロール回路２４に入力して液晶
駆動出力を出力すると共に、自己のコントロール回路２
４から階調レベル信号Ｌ１’，Ｌ２’を出力して自己診
断回路２８に入力し、この自己診断回路２８に入力され
る前記階調レベル信号Ｌ１，Ｌ２と、Ｌ１＝Ｌ１’，Ｌ
２＝Ｌ２’であるか否かを比較し、これらが一致しない
場合同期ズレが生じているとして不一致の間前記自己診
断回路２８からの信号ＲＥＦＲＨＢの論理を反転し、こ
の信号ＲＥＦＲＨＢの論理の反転によって同期ズレを解
消する液晶駆動回路の制御方法において、前記信号ＲＥＦＲＨＢの論理が反転している間、前記マ
スタモード液晶駆動回路から前記コントロール回路２４
へ入力される前記フレーム信号ＦＲＭＢ及び液前記晶駆
動タイミング信号ＳＴＢの入力を停止させて同期ズレを
解消することを特徴とする液晶駆動回路の制御方法。
【請求項３】それぞれが階調レベル信号発生器を内蔵
するコントロール回路を備えたカラム側液晶駆動回路で
マスタモード液晶駆動回路と単数または複数のスレーブ
モード液晶駆動回路とが構成され、前記マスタモード液晶駆動回路は、発振器１３およびタイミング発生器１２により液晶駆動
タイミング信号ＳＴＢおよびフレーム信号ＦＲＭＢを生
成して自己のコントロール回路１４に入力して液晶駆動
出力を出力すると共に、この液晶駆動タイミング信号Ｓ
ＴＢおよびフレーム信号ＦＲＭＢを前記スレーブモード
液晶駆動回路へ送出し、自己のコントロール回路１４か
ら階調レベル信号Ｌ１，Ｌ２を出力して前記スレーブモ
ード液晶駆動回路へ送出し、前記スレーブモード液晶駆動回路は、前記液晶駆動タイミング信号ＳＴＢおよびフレーム信号
ＦＲＭＢを自己のコントロール回路２４に入力して液晶
駆動出力を出力すると共に、自己のコントロール回路２
４から階調レベル信号Ｌ１’，Ｌ２’を出力して自己診
断回路２８に入力し、この自己診断回路２８に入力され
る前記階調レベル信号Ｌ１，Ｌ２と、Ｌ１＝Ｌ１’，Ｌ
２＝Ｌ２’であるか否かを比較し、これらが一致しない
場合同期ズレが生じているとして不一致の間前記自己診
断回路２８からの信号ＲＥＦＲＨＢの論理を反転し、こ
の信号ＲＥＦＲＨＢの論理の反転によって同期ズレを解
消する液晶駆動回路の制御方法において、前記信号ＲＥＦＲＨＢを全てのカラム側液晶駆動回路の
前記タイミング発生器及びコントロール回路へ入力し、
前記タイミング発生器と前記コントロール回路に内蔵さ
れる前記階調レベル信号発生器をリセットすることによ
って同期ズレを解消することを特徴とする液晶駆動回路
の制御方法。
【請求項４】それぞれが階調レベル信号発生器を内蔵
するコントロール回路を備えたカラム側液晶駆動回路で
マスタモード液晶駆動回路と単数又は複数のスレーブモ
ード液晶駆動回路とが構成され、前記マスタモード液晶駆動回路は、発振器１３およびタイミング発生器１２により液晶駆動
タイミング信号ＳＴＢおよびフレーム信号ＦＲＭＢを生
成して自己のコントロール回路１４に入力して液晶駆動
出力を出力すると共に、この液晶駆動タイミング信号Ｓ
ＴＢおよびフレーム信号ＦＲＭＢを前記スレーブモード
液晶駆動回路へ送出し、自己のコントロール回路１４か
ら階調レベル信号Ｌ１，Ｌ２を出力して前記スレーブモ
ード液晶駆動回路へ送出する手段を備え、前記スレーブモード液晶駆動回路は、前記液晶駆動タイミング信号ＳＴＢおよびフレーム信号
ＦＲＭＢを自己のコントロール回路２４に入力して液晶
駆動出力を出力すると共に、自己のコントロール回路２
４から階調レベル信号Ｌ１’，Ｌ２’を出力して自己診
断回路２８に入力し、この自己診断回路２８に入力され
る前記階調レベル信号Ｌ１，Ｌ２と、Ｌ１＝Ｌ１’，Ｌ
２＝Ｌ２’であるか否かを比較し、これらが一致しない
場合同期ズレが生じているとして前記自己診断回路２８
からの信号ＲＥＦＲＨＢの論理を不一致の間反転し、こ
の信号ＲＥＦＲＨＢの論理の反転によって同期ズレを解
消する手段を備えた液晶駆動回路において、前記スレーブモード液晶駆動回路に、前記信号ＲＥＦＲＨＢの論理が反転している間、前記マ
スタモード液晶駆動回路から前記コントロール回路２４
へ入力されるフレーム信号ＦＲＭＢの「Ｌ」期間の間に
「Ｈ」パルスを挿入していって同期ズレを解消する補正
回路を備えたことを特徴とする液晶駆動回路。
【請求項５】それぞれが階調レベル信号発生器を内蔵
するコントロール回路を備えたカラム側液晶駆動回路で
マスタモード液晶駆動回路と単数又は複数のスレーブモ
ード液晶駆動回路とが構成され、前記マスタモード液晶駆動回路は、発振器１３およびタイミング発生器１２により液晶駆動
タイミング信号ＳＴＢおよびフレーム信号ＦＲＭＢを生
成して自己のコントロール回路１４に入力して液晶駆動
出力を出力すると共に、この液晶駆動タイミング信号Ｓ
ＴＢおよびフレーム信号ＦＲＭＢを前記スレーブモード
液晶駆動回路へ送出し、自己のコントロール回路１４か
ら階調レベル信号Ｌ１，Ｌ２を出力して前記スレーブモ
ード液晶駆動回路へ送出する手段を備え、前記スレーブモード液晶駆動回路は、前記液晶駆動タイミング信号ＳＴＢおよびフレーム信号
ＦＲＭＢを自己のコントロール回路２４に入力して液晶
駆動出力を出力すると共に、自己のコントロール回路２
４から階調レベル信号Ｌ１’，Ｌ２’を出力して自己診
断回路２８に入力し、この自己診断回路２８に入力され
る前記階調レベル信号Ｌ１，Ｌ２と、Ｌ１＝Ｌ１’，Ｌ
２＝Ｌ２’であるか否かを比較し、これらが一致しない
場合同期ズレが生じているとして前記自己診断回路２８
からの信号ＲＥＦＲＨＢの論理を不一致の間反転し、こ
の信号ＲＥＦＲＨＢの論理の反転によって同期ズレを解
消する手段を備えた液晶駆動回路において、前記スレーブモード液晶駆動回路に、前記信号ＲＥＦＲＨＢの論理が反転している間、前記マ
スタモード液晶駆動回路から前記コントロール回路２４
へ入力される前記フレーム信号ＦＲＭＢ及び液前記晶駆
動タイミング信号ＳＴＢの入力を停止させて同期ズレを
解消する補正回路を備えたことを特徴とする液晶駆動回
路。
【請求項６】前記自己診断回路２８は、その最終段に
インバータを備えたことを特徴とする請求項４乃至請求
項５の何れかに記載の液晶駆動回路。
【請求項７】それぞれが階調レベル信号発生器を内蔵
するコントロール回路を備えたカラム側液晶駆動回路で
マスタモード液晶駆動回路と単数又は複数のスレーブモ
ード液晶駆動回路とが構成され、前記マスタモード液晶駆動回路は、発振器１３およびタイミング発生器１２により液晶駆動
タイミング信号ＳＴＢおよびフレーム信号ＦＲＭＢを生
成して自己のコントロール回路１４に入力して液晶駆動
出力を出力すると共に、この液晶駆動タイミング信号Ｓ
ＴＢおよびフレーム信号ＦＲＭＢを前記スレーブモード
液晶駆動回路へ送出し、自己のコントロール回路１４か
ら階調レベル信号Ｌ１，Ｌ２を出力して前記スレーブモ
ード液晶駆動回路へ送出する手段を備え、前記スレーブモード液晶駆動回路は、前記液晶駆動タイミング信号ＳＴＢおよびフレーム信号
ＦＲＭＢを自己のコントロール回路２４に入力して液晶
駆動出力を出力すると共に、自己のコントロール回路２
４から階調レベル信号Ｌ１’，Ｌ２’を出力して自己診
断回路２８に入力し、この自己診断回路２８に入力され
る前記階調レベル信号Ｌ１，Ｌ２と、Ｌ１＝Ｌ１’，Ｌ
２＝Ｌ２’であるか否かを比較し、これらが一致しない
場合同期ズレが生じているとして前記自己診断回路２８
からの信号ＲＥＦＲＨＢの論理を不一致の間反転し、こ
の信号ＲＥＦＲＨＢの論理の反転によって同期ズレを解
消する手段を備えた液晶駆動回路において、前記信号ＲＥＦＲＨＢを全てのカラム側液晶駆動回路の
前記タイミング発生器及びコントロール回路へ入力し、
前記タイミング発生器と前記コントロール回路に内蔵さ
れる前記階調レベル信号発生器をリセットして同期ズレ
を解消する手段を備えたことを特徴とする液晶駆動回
路。