JPH1078878A - Multi-functional parallel processing type electronic device - Google Patents
Multi-functional parallel processing type electronic deviceInfo
- Publication number
- JPH1078878A JPH1078878A JP25552396A JP25552396A JPH1078878A JP H1078878 A JPH1078878 A JP H1078878A JP 25552396 A JP25552396 A JP 25552396A JP 25552396 A JP25552396 A JP 25552396A JP H1078878 A JPH1078878 A JP H1078878A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- time
- control
- function
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Facsimiles In General (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、複数組の制御プロ
グラムを時分割にて並行処理する多機能並行処理型電子
装置に関し、特に並行処理する複数の制御プログラムの
うちの処理負荷の低い制御に割り当てられた処理時間を
短縮して他の処理負荷の高い制御の処理時間に充当する
ことで、並行処理の有効化を図るようにしたものに関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-function parallel processing type electronic device for processing a plurality of sets of control programs in parallel in a time-division manner, and more particularly to a control having a low processing load among a plurality of control programs for performing parallel processing. The present invention relates to a method in which parallel processing is enabled by shortening an allocated processing time and applying the reduced processing time to a processing time of another control having a high processing load.
【０００２】[0002]
【従来の技術】従来、コンピュータや各種の情報処理装
置などの電子装置においては、複数の機能の処理速度の
高速化を図る為に、演算処理機能や情報の入出力処理機
能などの複数の機能を並行して処理できるように、多機
能並行処理方式が採用されている。この多機能並行処理
方式としては、複数の中央演算装置（ＣＰＵ）を相互に
連結接続し、複数の制御プログラムが複数の中央演算装
置において夫々別個の処理として実行されるようにした
マルチ処理方式（多重処理方式）が実用化されている一
方、１つの中央演算装置により、微小時間に時分割され
た所定の処理時間毎に、複数の制御プログラムを所定の
順番に実行するようにしたタイムシェアリング処理方式
（時分割処理方式）も実用化されている。2. Description of the Related Art Conventionally, in an electronic device such as a computer or various information processing devices, a plurality of functions such as an arithmetic processing function and an information input / output processing function are provided in order to increase the processing speed of the plurality of functions. , A multi-function parallel processing method is adopted so that the processing can be performed in parallel. As the multi-function parallel processing system, a plurality of central processing units (CPUs) are interconnected and connected to each other, and a plurality of control programs are executed by the plurality of central processing units as separate processes. Time sharing in which a plurality of control programs are executed in a predetermined order by one central processing unit for each predetermined processing time that is time-divided in a minute time. A processing method (time-division processing method) has also been put to practical use.
【０００３】[0003]
【発明が解決しようとする課題】前述したように、マル
チ処理方式で複数の処理を並行して実行する場合には、
複数の中央演算装置を必要とするとともに、制御装置の
制御基板が大型化することから電子装置がコスト高にな
るという問題がある。また、タイムシェアリング処理方
式で複数の処理を並行して実行する場合、例えば情報の
入出力が行われていないで、多量の演算処理を実行する
ようなときでも、情報入出力処理用の制御プログラムと
しては、情報の入出力処理を実行しないにも拘わらず、
割り当てられた所定の処理時間を専有するので、無駄な
処理時間を必要とすることから、並行処理の効率化が図
れないという問題がある。As described above, when a plurality of processes are executed in parallel by the multi-processing method,
In addition to the need for a plurality of central processing units, there is a problem that the cost of the electronic device increases due to the increase in the size of the control board of the control device. Also, when a plurality of processes are executed in parallel by the time sharing processing method, for example, even when a large amount of arithmetic processing is executed without input / output of information, control for information input / output processing is performed. As a program, despite not executing the information input / output processing,
Since the allocated predetermined processing time is occupied, wasteful processing time is required, so that there is a problem that the efficiency of the parallel processing cannot be improved.
【０００４】本発明の目的は、安価でしかも処理負荷の
低い制御プログラムの時分割用に割り当てられた処理時
間を短縮して処理負荷の高い制御プログラムの処理時間
として充当することで、並行処理の効率化を図れるよう
な多機能並行処理型電子装置を提供することである。An object of the present invention is to reduce the processing time allocated for time-sharing of a low-cost control program with a low processing load and to use the reduced processing time as the processing time of a control program with a high processing load, thereby realizing parallel processing. An object of the present invention is to provide a multi-function parallel processing type electronic device capable of achieving efficiency.
【０００５】[0005]
【課題を解決するための手段】請求項１の多機能並行処
理型電子装置は、１つのＣＰＵを備え、このＣＰＵに接
続されたメモリに複数の機能に対応する複数組の制御プ
ログラムを組み込み、時分割方式にて２組以上の制御プ
ログラムを並行処理することにより、複数の機能を実現
可能な電子装置において、少なくとも１組の制御プログ
ラムに含まれる複数のステップのうちの、外部信号待ち
等の処理負荷の低い一連のステップに、時分割切換えタ
イミングよりも早期に強制的に並行処理中の相手側の処
理に切換える強制切換えステップを組み込んだものであ
る。According to a first aspect of the present invention, there is provided a multi-function parallel processing electronic device comprising a CPU, and incorporating a plurality of sets of control programs corresponding to a plurality of functions into a memory connected to the CPU. In an electronic device capable of realizing a plurality of functions by executing two or more sets of control programs in parallel in a time-sharing manner, at least one of a plurality of steps included in at least one set of control programs, such as waiting for an external signal, is executed. A series of steps having a low processing load incorporates a forced switching step for forcibly switching to the other party's processing in parallel processing earlier than the time division switching timing.
【０００６】ＣＰＵに接続されたメモリに組み込まれた
複数組の制御プログラムのうち、必要に応じて２組以上
の制御プログラムが時分割にて並行処理されて、複数の
機能が実現される。ここで、並行処理されている何れか
の制御プログラムの処理負荷が低い場合に、その処理負
荷の低い一連のステップに強制切換えステップが組み込
まれているときには、その強制切換えステップが実行さ
れることにより、割り当てられた所定の微少時間毎の時
分割切換えタイミングよりも早期に強制的に並行処理中
の処理負荷の高い相手側の処理に切換えられるので、そ
の相手側の制御プログラムの処理時間としては、その早
期に切換えられた残りの処理時間を加算した分だけ長期
化することになる。[0006] Of a plurality of sets of control programs incorporated in a memory connected to the CPU, two or more sets of control programs are processed in parallel in a time-division manner as required, and a plurality of functions are realized. Here, when the processing load of any of the control programs that are being processed in parallel is low, and the forced switching step is incorporated in a series of steps with a low processing load, the forced switching step is executed. Since the processing is forcibly switched to the processing of the other party having a high processing load during the parallel processing earlier than the assigned time-division switching timing for each predetermined minute time, the processing time of the control program of the other party is as follows: It is prolonged by the sum of the remaining processing time switched earlier.
【０００７】請求項２の多機能並行処理型電子装置は、
請求項１の発明において、前記複数組の制御プログラム
は、少なくともプリンタの機能実現の為の制御プログラ
ムと、ファクシミリの機能実現の為の制御プログラムと
を含むものである。ファクシミリの機能実現の為の制御
プログラムに強制切換えステップを組み込んだ場合、こ
れらプリンタの機能実現の為の制御プログラムとファク
シミリの機能実現の為の制御プログラムとが並行処理さ
れているときに、ファクシミリ用の制御プログラムで処
理負荷の低い一連のステップが実行されたときには、強
制的に処理負荷の高いプリンタ用の制御プログラムによ
る処理に切換えられ、そのプリンタ用の制御プログラム
の処理時間を延長させることができる。その他、請求項
１と同様の作用を奏する。The multi-function parallel processing type electronic device according to claim 2 is
In the invention of claim 1, the plurality of sets of control programs include at least a control program for realizing a function of a printer and a control program for realizing a function of a facsimile. When the forced switching step is incorporated in the control program for realizing the facsimile function, when the control program for realizing the function of the printer and the control program for realizing the function of the facsimile are processed in parallel, the When a series of steps with a low processing load is executed by the control program of the above, the processing is forcibly switched to the processing by the control program for the printer with a high processing load, and the processing time of the control program for the printer can be extended. . In addition, the same operation as the first aspect is achieved.
【０００８】請求項３の多機能並行処理型電子装置は、
請求項２の発明において、前記ファクシミリの機能実現
の為の制御プログラムは、処理負荷の低い一連のステッ
プとして、装置エラー検出、タイマ送信タイムアップ検
出、表示器駆動、キー入力検出、着呼検出等のステップ
を含むものである。この場合には、ファクシミリの機能
実現の為の処理負荷の低い一連のステップにおいて、装
置エラー検出、タイマ送信タイムアップ検出、表示器駆
動、キー入力検出、着呼検出等を実行することができ
る。その他、請求項２と同様の作用を奏する。[0008] According to a third aspect of the present invention, there is provided a multi-function parallel processing electronic device.
In the invention according to claim 2, the control program for realizing the function of the facsimile includes, as a series of steps with a low processing load, device error detection, timer transmission time-up detection, display drive, key input detection, incoming call detection, and the like. Steps are included. In this case, in a series of steps with a low processing load for realizing the facsimile function, device error detection, timer transmission time-up detection, display drive, key input detection, incoming call detection, and the like can be executed. In addition, the same operation as the second aspect is achieved.
【０００９】[0009]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。本実施形態は、レーザプリ
ンタやイメージスキャナ装置を有し、受信したファクシ
ミリデータを記録したり、原稿の画像データを送信する
などの通常のファクシミリの機能に加えて、接続ケーブ
ルを介して接続されたパーソナルコンピュータに対する
データの通信機能を実現可能な多機能並行処理型電子装
置（以下、マルチファンクション情報処理装置という）
に本発明を適用した場合のものである。マルチファンク
ション情報処理装置１は、図１に示すように、基本的
に、１つのコンピュータ１０を有するコントロールユニ
ット２０と、このコントロールユニット２０に接続され
た操作パネル２、レーザプリンタ３、イメージスキャナ
装置４などから構成されている。Embodiments of the present invention will be described below with reference to the drawings. This embodiment has a laser printer or an image scanner device, and records received facsimile data, and in addition to a normal facsimile function such as transmitting image data of a document, is connected via a connection cable. A multi-function parallel processing electronic device capable of realizing a data communication function for a personal computer (hereinafter, referred to as a multi-function information processing device)
In this case, the present invention is applied. As shown in FIG. 1, the multifunction information processing apparatus 1 basically includes a control unit 20 having one computer 10, an operation panel 2, a laser printer 3, and an image scanner 4 connected to the control unit 20. It is composed of
【００１０】前記コンピュータ１０は、基本的に、ＣＰ
Ｕ１１と、このＣＰＵ１１にデータバスなどを含むコモ
ンバス１６で接続されたＲＯＭ１２（メモリに相当す
る）と、ＥＥＰＲＯＭ（電気的に消去して書換え可能な
ＲＯＭ）１３と、ＲＡＭ１４と、ＤＭＡコントローラ１
５などで構成されている。また、コモンバス１６には、
画像データを符号化する符号化部及び通信データを復号
化する復号化部を有するＣＯＤＥＣ２１と、ハードロジ
ック回路からなる入出力用ＡＳＩＣ（アプリケーション
・スペシフィック・インテグレーテッド・サーキット）
２２と、ファクシミリ通信用のモデム２３と、バッファ
２５と、外部のパーソナルコンピュータ６に接続ケーブ
ル７を介して接続された通信用インターフェース（通信
用Ｉ／Ｆ）２６とが夫々接続されている。The computer 10 basically has a CP
U11, a ROM 12 (corresponding to a memory) connected to the CPU 11 by a common bus 16 including a data bus, an EEPROM (an electrically erasable and rewritable ROM) 13, a RAM 14, and a DMA controller 1.
5 and the like. Also, the common bus 16 includes
CODEC 21 having an encoding unit for encoding image data and a decoding unit for decoding communication data, and an input / output ASIC (application-specific integrated circuit) comprising a hard logic circuit
22, a modem 23 for facsimile communication, a buffer 25, and a communication interface (communication I / F) 26 connected to the external personal computer 6 via the connection cable 7 are connected to each other.
【００１１】また、モデム２３には、電話回線５及び受
話器８に接続されたＮＣＵ（ネットワーク・コントロー
ル・ユニット）２４が接続されている。更に、入出力用
ＡＳＩＣ２２には、ディスプレイ２ａ及びキーボード２
ｂを有する操作パネル２と、レーザプリンタ３とが接続
されるとともに、ＤＲＡＭ（ダイナミック・ＲＡＭ）２
７を介してイメージスキャナ装置４が接続されている。An NCU (Network Control Unit) 24 connected to the telephone line 5 and the receiver 8 is connected to the modem 23. Further, the input / output ASIC 22 includes a display 2 a and a keyboard 2.
b and a laser printer 3 are connected, and a DRAM (dynamic RAM) 2
The image scanner device 4 is connected to the image scanner device 7 via an image scanner 7.
【００１２】ここで、ＲＯＭ１２には、電話回線５を介
して相手方のファクシミリ装置（図示略）に対してファ
クシミリデータの送受信を制御するファクシミリの機能
実現の為の制御プログラム、イメージスキャナ装置４で
読み込んだ原稿の画像を記録するコピー機能を実現する
為の制御プログラム、パーソナルコンピュータ６から受
信した印字データを記録する印字データ記録機能（プリ
ンタの機能に相当する）を実現する為の制御プログラ
ム、イメージスキャナ装置４で読み込んだ原稿の画像デ
ータをパーソナルコンピュータ６に送信するイメージ送
信機能を実現する為の制御プログラムなどが格納されて
いる。Here, a control program for realizing a facsimile function for controlling transmission / reception of facsimile data to / from a partner facsimile apparatus (not shown) via the telephone line 5 is read into the ROM 12 by the image scanner apparatus 4. A control program for realizing a copy function for recording an image of an original, a control program for realizing a print data recording function (corresponding to a function of a printer) for recording print data received from the personal computer 6, and an image scanner. A control program for realizing an image transmission function of transmitting image data of a document read by the apparatus 4 to the personal computer 6 is stored.
【００１３】前記ファクシミリの機能実現の為の制御プ
ログラムには、外部信号待ちや装置のエラー検出等の処
理負荷の低い一連のステップを有し、マルチファンクシ
ョン情報処理装置１の状態変化を常に検出するアイドリ
ング処理、電話回線５を介して受信したファクシミリデ
ータを受信する受信制御処理、その受信したファクシミ
リデータをレーザプリンタ３で記録する記録処理、イメ
ージスキャナ装置４を介して原稿の画像を読み取るイメ
ージ読み取り処理、その画像のデータを電話回線５を介
してファクシミリデータとして送信する送信制御処理な
どの複数のサブルーチンが設けられている。The control program for realizing the function of the facsimile has a series of steps with a low processing load, such as waiting for an external signal and detecting an error in the apparatus, and constantly detects a state change of the multifunction information processing apparatus 1. Idling processing, reception control processing for receiving facsimile data received via the telephone line 5, recording processing for recording the received facsimile data with the laser printer 3, image reading processing for reading an image of a document via the image scanner device 4. A plurality of subroutines such as a transmission control process for transmitting the image data as facsimile data via the telephone line 5 are provided.
【００１４】このマルチファンクション情報処理装置１
においては、前記ＣＰＵ１１は、図示外の内蔵タイマに
よるタイマ割り込みを受け付け可能になっている。そし
て、例えば、アイドリング処理の制御プログラムと印字
データ記録機能を実現する為の制御プログラムとを並行
処理したり、また記録処理とイメージ送信機能を実現す
る為の制御プログラムとを並行処理するなど、複数の機
能を並行処理する場合には、ＣＰＵ１１が例えば、約１
／６０秒のタイマ割り込みを受け付ける毎に、これら複
数の機能に対応する複数の制御プログラムの処理をその
割当てられた約１／６０秒毎に時分割方式で順次に切換
えて並行処理することにより、複数の機能を実現可能に
なっている。This multifunction information processing apparatus 1
In, the CPU 11 can receive a timer interrupt by a built-in timer (not shown). For example, the control program for the idling process and the control program for realizing the print data recording function are processed in parallel, or the recording program and the control program for realizing the image transmission function are processed in parallel. When the functions are performed in parallel, the CPU 11
Each time a / 60 second timer interrupt is received, the processing of a plurality of control programs corresponding to the plurality of functions is sequentially switched in a time-sharing manner about every 1/60 second allocated to perform the parallel processing. Multiple functions can be realized.
【００１５】前記ＥＥＰＲＯＭ１３には、ファクシミリ
機能を実現するときの各種の設定モードが変更可能に記
憶されるとともに、複数の送信先の電話番号などが記憶
されるようになっている。また、ＲＡＭ１４には、受信
したデータを記憶する受信データメモリ、その受信デー
タをレーザプリンタ３で記録可能に展開したドットイメ
ージデータを記憶する記録データメモリに加えて、ファ
クシミリ機能やコピー機能などの複数の機能を実現する
制御プログラムの実行に必要な各種のメモリやバッファ
が設けられている。更に、ＤＲＡＭ２７には、イメージ
スキャナ装置４で読み込んだ２〜３ドットライン分のド
ットデータが一時的に記憶されるようになっている。The EEPROM 13 stores various setting modes for realizing the facsimile function in a changeable manner, and also stores a plurality of telephone numbers of transmission destinations. The RAM 14 includes a reception data memory for storing received data, a recording data memory for storing dot image data obtained by developing the received data so that the laser printer 3 can record the received data, and a plurality of functions such as a facsimile function and a copy function. There are provided various memories and buffers necessary for executing a control program for realizing the above functions. Further, the DRAM 27 temporarily stores dot data for two to three dot lines read by the image scanner device 4.
【００１６】次に、パーソナルコンピュータ６について
説明すると、図２に示すように、基本的に、制御装置３
０と、これに接続されたハードディスクドライブ装置
（ＨＤＤ）４０と、フロッピィーディスクドライブ装置
（ＦＤＤ）４１と、ＣＲＴディスプレイ（ＣＲＴＤ）４
２と、キーボード４３と、座標入力装置（マウス）４４
などで構成されている。制御装置３０は、ＣＰＵ３１
と、このＣＰＵ３１にデータバスを含むコモンバス３６
に接続されたＲＯＭ３２、ＲＡＭ３３、入出力インター
フェース３４及び通信用インターフェース（通信用Ｉ／
Ｆ）３５とで構成されている。Next, the personal computer 6 will be described. As shown in FIG.
0, a hard disk drive (HDD) 40 connected thereto, a floppy disk drive (FDD) 41, and a CRT display (CRTD) 4
2, a keyboard 43, and a coordinate input device (mouse) 44
It is composed of The control device 30 includes a CPU 31
And a common bus 36 including a data bus
ROM 32, RAM 33, input / output interface 34, and communication interface (communication I /
F) 35.
【００１７】また、入出力インターフェース３４には、
ハードディスクドライブ装置４０を駆動制御するハード
ディスクドライブコントローラ（ＨＤＣ）３７と、フロ
ッピィーディスクドライブ装置４１を駆動制御するフロ
ッピィーディスクドライブコントローラ（ＦＤＣ）３８
と、ＣＲＴディスプレイ４２を駆動制御するＣＲＴコン
トローラ（ＣＲＴＣ）３９とが夫々接続されている。前
記通信用インターフェース３５には、接続ケーブル７を
介してマルチファンクション情報処理装置１が接続され
ている。これにより、作成した印字データをマルチファ
ンクション情報処理装置１に送信して、情報処理装置１
のレーザプリンタ３で記録することができる一方、イメ
ージスキャナ装置４で読み込んだイメージデータを受信
すること等が可能になっている。The input / output interface 34 includes:
A hard disk drive controller (HDC) 37 for driving and controlling the hard disk drive 40 and a floppy disk drive controller (FDC) 38 for driving and controlling the floppy disk drive 41
And a CRT controller (CRTC) 39 for driving and controlling the CRT display 42 are connected to each other. The multifunction information processing apparatus 1 is connected to the communication interface 35 via a connection cable 7. As a result, the created print data is transmitted to the multi-function
Can be recorded by the laser printer 3, while it is possible to receive image data read by the image scanner device 4.
【００１８】次に、マルチファンクション情報処理装置
１のコントロールユニット２０により、前述したように
複数の機能を実現する為に、複数の機能に対応する複数
の制御プログラムが時分割方式により並行処理される
が、ここでは、ファクシミリ制御のうちの処理負荷の低
いアイドリング処理制御と、印字データ記録制御とを時
分割により並行処理する場合について説明する。そこ
で、先ずアイドリング処理制御のサブルーチンについ
て、図３のフローチャートに基づいて説明する。尚、図
中符号Ｓｉ（ｉ＝１０、１１、１２・・）は各ステップ
である。Next, in order to realize a plurality of functions as described above, a plurality of control programs corresponding to a plurality of functions are processed in parallel by a time division system by the control unit 20 of the multifunction information processing apparatus 1. However, here, a case will be described in which the idling processing control with a low processing load of the facsimile control and the print data recording control are processed in parallel by time division. Therefore, first, a subroutine of the idling process control will be described based on the flowchart of FIG. In the figure, reference numerals Si (i = 10, 11, 12,...) Indicate each step.
【００１９】この情報処理装置１に電源が投入されると
このアイドリング処理制御が開始され、先ず情報処理装
置１全体のエラー検出処理が実行され（Ｓ10）、次にタ
イマ送信タイムアップ検出処理が実行され（Ｓ11）、次
に、ディスプレイ２ａへの表示処理が実行され（Ｓ1
2）、次にキー入力検出処理が実行され（Ｓ13）、次に
着呼検出処理が実行され（Ｓ14）、次に強制切換え処理
（Ｓ15）のルーチンに移行し、ＣＰＵ１１のレジスタ部
に格納された並行処理フラグデータを読み込んで、印字
データ記録制御が実行されていないときには（Ｓ16：N
o）、上記各検出処理にもとづいてアイドル以外の所定
の処理に移行する場合を除き、これらＳ10〜Ｓ15を繰り
返して実行される。When the power of the information processing apparatus 1 is turned on, the idling processing control is started, first, an error detection processing of the entire information processing apparatus 1 is executed (S10), and then a timer transmission time-up detection processing is executed. (S11), and display processing on the display 2a is executed (S1).
2) Next, a key input detection process is executed (S13), an incoming call detection process is executed (S14), and the process proceeds to a forced switching process (S15) routine, which is stored in the register unit of the CPU 11. When the parallel processing flag data is read and the print data recording control is not executed (S16: N
o) These steps S10 to S15 are repeatedly executed, except for the case where the processing shifts to a predetermined processing other than the idle processing based on the above detection processing.
【００２０】ここで、Ｓ10の「装置エラー検出処理」に
おいては、記録用紙の有無、通信エラー、カバーオープ
ン状態などの各種のエラー検出が実行され、エラーが検
出されたときには、そのエラー内容に対応するメッセー
ジがディスプレイ２ａに表示される。また、Ｓ11の「タ
イマ送信タイムアップ検出処理」においては、ファクシ
ミリ送信の送信時刻が設定されている場合に、現在の時
刻とその送信時刻とが一致するか否かが検出され、一致
するときには、イメージ読み取り処理や送信制御処理の
制御プログラムに対して起動するように指令される。Here, in the "device error detection process" of S10, various types of error detection such as presence / absence of a recording sheet, a communication error, and a cover open state are performed, and when an error is detected, the error is dealt with. Message is displayed on the display 2a. Further, in the "timer transmission time-up detection process" of S11, when the transmission time of facsimile transmission is set, it is detected whether or not the current time matches the transmission time. A control program for image reading processing and transmission control processing is instructed to start.
【００２１】また、Ｓ12の「ディスプレイの表示処理」
においては、現在時刻の表示切換え、エラー情報などの
各種の情報の表示処理が実行される。Ｓ13の「キー入力
検出処理」においては、数字キーや各種の機能キーが操
作されたか否かが検出され、操作された機能キーに対応
する制御プログラムが起動される。例えば、複数の数字
キーからなる送信先の電話番号に基づいて回線制御プロ
グラムが起動され、送信キーによりイメージ読み取り処
理や送信制御処理の制御プログラムが起動される。更
に、Ｓ14の「着呼検出処理」においては、外部のファク
シミリ装置からの着信の検出処理が実行される。In step S12, "display processing of display"
In, display switching of the current time and display processing of various information such as error information are executed. In the "key input detection process" of S13, it is detected whether a numeric key or various function keys have been operated, and a control program corresponding to the operated function key is started. For example, a line control program is started based on a destination telephone number composed of a plurality of numeric keys, and a control program for image reading processing and transmission control processing is started by the transmission key. Further, in the "incoming call detection process" of S14, a process of detecting an incoming call from an external facsimile machine is executed.
【００２２】ところで、この一連のアイドリング処理制
御を実行中、強制切換え処理（Ｓ15）のルーチンに移行
して、並行処理フラグデータを読み込んた結果、印字デ
ータ記録制御が実行されているときには（Ｓ16：Yes
）、処理制御をその印字データ記録制御に強制的に切
換える切換え処理が実行され（Ｓ17）、この制御を中断
する。ここで、この強制切換え処理について説明する
と、通常の割り込みによりサブルーチンコールする場合
と同様であり、実行していたアイドリング処理制御に関
するＣＰＵ１１のＰＣ（プログラム・カウンタ）のデー
タ、ＳＲ（ステータスレジスタ）のデータ等をＲＡＭ１
４の所定の領域にスタックする一方、切換えて実行する
印字データ記録制御に関するＰＣのデータやＳＲのデー
タ等をＲＡＭ１４のスタック領域から読み出して、ＣＰ
Ｕ１１のＰＣとＳＲ等に夫々格納することで切換えられ
る。By the way, during execution of this series of idling process control, the routine shifts to the routine of the forced switching process (S15), and as a result of reading the parallel process flag data, when the print data recording control is being executed (S16: Yes
), A switching process for forcibly switching the processing control to the print data recording control is executed (S17), and this control is interrupted. Here, the forced switching process will be described in the same way as a subroutine call by a normal interrupt. The data of the PC (program counter) of the CPU 11 and the data of the SR (status register) relating to the idling process control being executed are described. RAM1 etc.
4 is read out from the stack area of the RAM 14 while PC data and SR data relating to print data recording control to be switched and executed are read out from the stack area.
Switching is performed by storing the information in the PC of U11 and the SR, respectively.
【００２３】次に、印字データ記録制御のルーチンにつ
いて、図４のフローチャートに基づいて説明する。この
制御が開始されると、先ずパーソナルコンピュータ６か
ら送信される印字データを受信してＲＡＭ１４に格納す
る受信処理が実行される（Ｓ20）。次に、その印字デー
タをドットイメージデータに展開する展開処理が実行さ
れる（Ｓ21）。そして、そのドットイメージデータを順
次読み出しながらレーザプリンタ３で記録する記録処理
が実行され（Ｓ22）、この制御を終了する。Next, the print data recording control routine will be described with reference to the flowchart of FIG. When this control is started, first, a reception process of receiving print data transmitted from the personal computer 6 and storing the print data in the RAM 14 is executed (S20). Next, a development process for developing the print data into dot image data is executed (S21). Then, a recording process of recording by the laser printer 3 while sequentially reading out the dot image data is executed (S22), and this control ends.
【００２４】次に、ファクシミリ制御のうちのアイドリ
ング処理と、印字データ記録制御とを時分割で並行処理
することで複数の機能を実現する状態を、図５に基づい
て説明する。電源投入された時点Ｔ０からアイドリング
処理TA0 が実行されているときに、時点Ｔ１において、
タイマ送信タイムアップ検出処理により、イメージ読み
取り処理や送信制御処理の制御プログラムが起動されて
データ送信処理が開始されたときには、その時点Ｔ１か
らデータ送信処理TA1 が実行される。ところで、そのデ
ータ送信処理TA1 の実行中の時点Ｔ２において、パーソ
ナルコンピュータ６から記録データを受信したときに
は、その時点Ｔ２から、データ送信処理TAとデータ記録
処理TBとが時分割による並行処理が実行される。Next, a state where a plurality of functions are realized by performing the idle processing of the facsimile control and the print data recording control in a time-division manner in parallel will be described with reference to FIG. When the idling process TA0 is executed from the time T0 when the power is turned on, at the time T1,
When the control program of the image reading process or the transmission control process is started by the timer transmission time-up detection process and the data transmission process is started, the data transmission process TA1 is executed from the time T1. By the way, when the recording data is received from the personal computer 6 at the time T2 during the execution of the data transmission process TA1, the data transmission process TA and the data recording process TB are executed in parallel by time division from the time T2. You.
【００２５】即ち、時点Ｔ２以降において、１／６０秒
毎の時分割切換えタイミングｔ１、ｔ２、ｔ３・・・毎
に、データ記録処理TB1 、TB2 、TB3 ・・と、データ送
信処理TA2 、TA3 、TA4 ・・とが交互に実行されて時分
割で並行処理される。ところで、時点Ｔ３において、デ
ータ送信処理TA4 が終了したことにより実行されるアイ
ドリング処理制御の一連のステップの末尾の強制切換え
処理により、次の時分割切換えタイミングｔ7 よりも早
期に強制的にデータ記録処理TB4 に切換えられ、このデ
ータ記録処理TB4 は次の時分割切換えタイミングｔ8 ま
で長期化して実行される。That is, after the time T2, the data recording processes TB1, TB2, TB3,... And the data transmission processes TA2, TA3,... Are performed at time division switching timings t1, t2, t3. TA4 ··· are executed alternately and are processed in parallel in time division. By the way, at the time T3, the data recording processing is forcibly performed earlier than the next time division switching timing t7 by the forced switching processing at the end of a series of steps of the idling processing control executed when the data transmission processing TA4 is completed. The time is switched to TB4, and this data recording process TB4 is executed with a longer time until the next time division switching timing t8.
【００２６】それ以降においても同様にして、アイドリ
ング処理TA5 〜TA8 は時分割切換えタイミングｔ9 、t1
1 、ｔ13、t15 よりも夫々早期に強制的にデータ記録処
理TB5 〜TB8 に切換えられ、これらデータ記録処理TB5
〜TB8 の各々は長期化して処理される。即ち、そのデー
タ記録処理TB5 〜TB8 の処理時間としては、アイドリン
グ処理TA5 〜TA8 に対して早期に切換えられた残りの処
理時間を加算した分だけ長期化することになり、処理負
荷が高いデータ記録処理TBの処理時間を増加すること
で、並行処理の効率化を図ることができる。そして、時
点Ｔ７においてデータ記録処理TBが終了したので、時点
Ｔ７以降においては、アイドリング処理TA9 だけが実行
される。Thereafter, the idling processes TA5 to TA8 are similarly performed at the time-division switching timings t9 and t1.
1, forcibly switching to the data recording processing TB5 to TB8 earlier than t13 and t15, respectively.
~ TB8 is processed for a long time. That is, the processing time of the data recording processing TB5 to TB8 is lengthened by the sum of the remaining processing time switched earlier to the idling processing TA5 to TA8. By increasing the processing time of the processing TB, the efficiency of the parallel processing can be improved. Then, since the data recording process TB is completed at the time T7, only the idling process TA9 is executed after the time T7.
【００２７】以上説明したように、１つのＣＰＵ１１を
備え、このＣＰＵ１１にコモンバス１６を介して接続さ
れたＲＯＭ１２に、ファクシミリ機能や印字データ記録
機能などの複数の機能に対応する複数組の制御プログラ
ムを組み込むとともに、ファクシミリ制御に含まれる処
理負荷の低いアイドリング処理制御の一連のステップ
に、時分割切換えタイミングよりも早期に強制的に並行
処理中の相手側の処理に切換える強制切換えステップを
組み込んだので、このアイドリング処理制御と印字デー
タ記録制御とを時分割方式にて並行処理する場合に、ア
イドリング処理制御に組み込まれている強制切換えステ
ップが実行されることにより、割り当てられた所定の微
少時間毎の時分割切換えタイミングよりも早期に強制的
に並行処理中の処理負荷の高い印字データ記録制御に切
換えられて、その印字データ記録制御プログラムの処理
時間としては、その早期に切換えられた残りの処理時間
を加算した分だけ長期化することになり、処理負荷が高
いデータ記録処理の処理時間を増加することで、並行処
理の効率化を図ることができ、また情報処理装置１を低
コスト化することができる。As described above, a single CPU 11 is provided, and a plurality of sets of control programs corresponding to a plurality of functions such as a facsimile function and a print data recording function are stored in a ROM 12 connected to the CPU 11 via a common bus 16. Along with incorporating, a series of steps of idling processing control with a low processing load included in facsimile control incorporated a forced switching step of forcibly switching to parallel partner processing earlier than time-division switching timing, When the idling process control and the print data recording control are performed in parallel in a time-division manner, the forced switching step incorporated in the idling process control is executed, so that the time is allocated at every predetermined minute time. Processing during parallel processing forcibly earlier than the timing of division switching Switching to high-load print data recording control, the processing time of the print data recording control program is lengthened by the sum of the remaining processing time switched earlier, and the processing load is high. By increasing the processing time of the data recording processing, the efficiency of the parallel processing can be improved, and the cost of the information processing apparatus 1 can be reduced.
【００２８】ここで、前記実施形態の変更態様として、
並行処理する２つ又は３つの制御プログラムのうちの処
理負荷の低い任意の制御プログラムに強制切換えステッ
プを組み込むようにしてもよい。例えば、ファクシミリ
制御のうちの記録処理制御とイメージ送信機能の為の制
御プログラムとを並行処理するように場合には、処理負
荷の低い方のイメージ送信制御に強制切換えステップを
組み込んでもよい。更に、演算処理や情報の入出力処理
などの複数の機能を並行して処理する多機能並行処理方
式を採用した各種の電子装置に本発明を適用するように
してもよい。Here, as a modification of the above embodiment,
The forced switching step may be incorporated in an arbitrary control program having a low processing load among the two or three control programs to be processed in parallel. For example, when the recording processing control of the facsimile control and the control program for the image transmission function are processed in parallel, a forced switching step may be incorporated in the image transmission control with the lower processing load. Further, the present invention may be applied to various electronic devices adopting a multi-function parallel processing system for performing a plurality of functions such as arithmetic processing and information input / output processing in parallel.
【００２９】[0029]
【発明の効果】請求項１の多機能並行処理型電子装置に
よれば、１つのＣＰＵを備え、このＣＰＵに接続された
メモリに複数の機能に対応する複数組の制御プログラム
を組み込み、時分割方式にて２組以上の制御プログラム
を並行処理することにより、複数の機能を実現可能な電
子装置において、少なくとも１組の制御プログラムに含
まれる複数のステップのうちの、外部信号待ち等の処理
負荷の低い一連のステップに、時分割切換えタイミング
よりも早期に強制的に並行処理中の相手側の処理に切換
える強制切換えステップを組み込んだので、並行処理さ
れている何れかの制御プログラムの処理負荷が低い場合
に、その処理負荷の低い一連のステップに組み込まれて
いる強制切換えステップが実行されることにより、割り
当てられた所定の微少時間毎の時分割切換えタイミング
よりも早期に強制的に並行処理中の処理負荷の高い相手
側の処理に切換えられて、その相手側の制御プログラム
の処理時間としては、その早期に切換えられた残りの処
理時間を加算した分だけ長期化することになり、並行処
理の効率化を図ることができる。According to the multi-function parallel processing electronic device of the first aspect, a single CPU is provided, a plurality of sets of control programs corresponding to a plurality of functions are incorporated in a memory connected to the CPU, and time division is performed. In an electronic device capable of realizing a plurality of functions by executing two or more sets of control programs in parallel by a system, a processing load such as waiting for an external signal among a plurality of steps included in at least one set of control programs. Is incorporated into the series of steps having a low processing time, so that the processing load of any of the control programs being processed in parallel is reduced because a forced switching step of forcibly switching to the processing of the other side in parallel processing is incorporated earlier than the time division switching timing. If it is low, the forced switching step incorporated in the series of steps having a low processing load is executed, so that the assigned predetermined The processing is forcibly switched to the processing of the partner having a high processing load during the parallel processing earlier than the time-division switching timing of every short time, and the processing time of the control program of the partner is switched earlier. The time is extended by the sum of the remaining processing time, and the efficiency of the parallel processing can be improved.
【００３０】請求項２の多機能並行処理型電子装置によ
れば、請求項１と同様の効果を奏するが、前記複数組の
制御プログラムは、少なくともプリンタの機能実現の為
の制御プログラムと、ファクシミリの機能実現の為の制
御プログラムとを含むものなので、ファクシミリの機能
実現の為の制御プログラムに強制切換えステップを組み
込んだ場合、これらプリンタの機能実現の為の制御プロ
グラムとファクシミリの機能実現の為の制御プログラム
とが並行処理されているときに、ファクシミリ用の制御
プログラムで処理負荷の低い一連のステップが実行され
たときには、強制的に処理負荷の高いプリンタ用の制御
プログラムによる処理に切換えられ、そのプリンタ用の
制御プログラムの処理時間を延長させることができる。According to the multi-function parallel processing electronic device of the second aspect, the same effects as those of the first aspect can be obtained, but the plurality of sets of control programs include at least a control program for realizing the functions of the printer and a facsimile. If the forced switching step is incorporated in the control program for realizing the facsimile function, the control program for realizing the functions of these printers and the control program for realizing the facsimile function are included. When a series of steps with a low processing load are executed in the facsimile control program while the control program is being processed in parallel, the processing is forcibly switched to the processing by the control program for the printer with a high processing load, and The processing time of the control program for the printer can be extended.
【００３１】請求項３の多機能並行処理型電子装置によ
れば、請求項２と同様の効果を奏するが、前記ファクシ
ミリの機能実現の為の制御プログラムは、処理負荷の低
い一連のステップとして、装置エラー検出、タイマ送信
タイムアップ検出、表示器駆動、キー入力検出、着呼検
出等のステップを含むものなので、ファクシミリの機能
実現の為の処理負荷の低い一連のステップにおいて、装
置エラー検出、タイマ送信タイムアップ検出、表示器駆
動、キー入力検出、着呼検出等を実行することができ
る。According to the multi-function parallel processing electronic device of the third aspect, the same effects as those of the second aspect can be obtained, but the control program for realizing the function of the facsimile has a series of steps with a low processing load. Since it includes steps such as device error detection, timer transmission time-up detection, display drive, key input detection, incoming call detection, etc., in a series of steps with a low processing load for realizing the facsimile function, device error detection, timer Transmission time-up detection, display drive, key input detection, incoming call detection, and the like can be executed.
【図１】本発明の実施形態に係るマルチファンクション
情報処理装置の制御系のブロック図である。FIG. 1 is a block diagram of a control system of a multifunction information processing apparatus according to an embodiment of the present invention.
【図２】パーソナルコンピュータの制御系のブロック図
である。FIG. 2 is a block diagram of a control system of the personal computer.
【図３】ファクシミリ制御のうちのアイドリング処理制
御のルーチンの概略フローチャートである。FIG. 3 is a schematic flowchart of a routine of idling process control in facsimile control.
【図４】印字データ記録制御のルーチンの概略フローチ
ャートである。FIG. 4 is a schematic flowchart of a print data recording control routine.
【図５】ファクシミリ制御と印字データ記録制御とを時
分割方式で処理するときのタイムチャートである。FIG. 5 is a time chart when facsimile control and print data recording control are processed in a time-division manner.
１ マルチファンクション情報処理装置 １０ コンピュータ １２ ＲＯＭ １４ ＲＡＭ ２０ コントロールユニット DESCRIPTION OF SYMBOLS 1 Multi-function information processing apparatus 10 Computer 12 ROM 14 RAM 20 Control unit
Claims (3)
されたメモリに複数の機能に対応する複数組の制御プロ
グラムを組み込み、時分割方式にて２組以上の制御プロ
グラムを並行処理することにより、複数の機能を実現可
能な電子装置において、 少なくとも１組の制御プログラムに含まれる複数のステ
ップのうちの、外部信号待ち等の処理負荷の低い一連の
ステップに、時分割切換えタイミングよりも早期に強制
的に並行処理中の相手側の処理に切換える強制切換えス
テップを組み込んだことを特徴とする多機能並行処理型
電子装置。A plurality of control programs corresponding to a plurality of functions are incorporated in a memory connected to the CPU, and two or more control programs are processed in parallel in a time-division manner. In an electronic device capable of realizing a plurality of functions, among a plurality of steps included in at least one set of control programs, a series of steps having a low processing load such as waiting for an external signal is performed earlier than the time division switching timing. A multi-function parallel processing type electronic apparatus characterized by incorporating a forced switching step of forcibly switching to processing of a partner side during parallel processing.
ともプリンタの機能実現の為の制御プログラムと、ファ
クシミリの機能実現の為の制御プログラムとを含むこと
を特徴とする請求項１に記載の多機能並行処理型電子装
置。2. The multi-function apparatus according to claim 1, wherein the plurality of sets of control programs include at least a control program for realizing a function of a printer and a control program for realizing a function of a facsimile. Parallel processing electronic device.
プログラムは、処理負荷の低い一連のステップとして、
装置エラー検出、タイマ送信タイムアップ検出、表示器
駆動、キー入力検出、着呼検出等のステップを含むこと
を特徴とする請求項２に記載の多機能並行処理型電子装
置。3. The control program for realizing the function of the facsimile includes a series of steps with a low processing load.
3. The multi-function parallel processing type electronic device according to claim 2, further comprising steps such as device error detection, timer transmission time-up detection, display drive, key input detection, and incoming call detection.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25552396A JP3148804B2 (en) | 1996-09-04 | 1996-09-04 | Multi-function parallel processing electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25552396A JP3148804B2 (en) | 1996-09-04 | 1996-09-04 | Multi-function parallel processing electronic device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1078878A true JPH1078878A (en) | 1998-03-24 |
| JP3148804B2 JP3148804B2 (en) | 2001-03-26 |
Family
ID=17279933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25552396A Expired - Fee Related JP3148804B2 (en) | 1996-09-04 | 1996-09-04 | Multi-function parallel processing electronic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3148804B2 (en) |
-
1996
- 1996-09-04 JP JP25552396A patent/JP3148804B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3148804B2 (en) | 2001-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH082068A (en) | Printer with facsimile | |
| JP3769839B2 (en) | Multifunctional parallel processing electronic device | |
| JP3707509B2 (en) | Multifunctional parallel processing electronic device | |
| JP3148804B2 (en) | Multi-function parallel processing electronic device | |
| JPH1065884A (en) | Multi-function peripheral equipment and storage medium | |
| JP3276844B2 (en) | Multi-function peripheral | |
| JP3292447B2 (en) | Multi-function parallel processing type information processing device | |
| JPH10105417A (en) | Multi-function parallel processing electronic equipment | |
| JPH1097433A (en) | Multifunctional parallel processing type electronic device | |
| JP3739527B2 (en) | Image forming apparatus | |
| US20110102825A1 (en) | Image processing device having a plurality of control units | |
| JPH09305527A (en) | Dma controller | |
| JP3494198B2 (en) | Composite device | |
| JP3111448B2 (en) | Composite device | |
| JP3180685B2 (en) | Multifunctional information processing device | |
| JPH09307718A (en) | Image processor and storage medium | |
| JP3050119B2 (en) | Communication device | |
| JPH10147042A (en) | Composite apparatus | |
| JPH1091461A (en) | Multifunction parallel processing electronic device | |
| JP2001113789A (en) | Image-forming apparatus | |
| JPH10275068A (en) | Image processor and its control method | |
| JP3221753B2 (en) | Image reading device | |
| JP2563724B2 (en) | Sub-scanning control device | |
| JP3167062B2 (en) | Image recording device | |
| JPH0948164A (en) | Extended multi-functional system with printer as base |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140112 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |