JPH1069787A - 感知増幅器 - Google Patents
感知増幅器Info
- Publication number
- JPH1069787A JPH1069787A JP10695097A JP10695097A JPH1069787A JP H1069787 A JPH1069787 A JP H1069787A JP 10695097 A JP10695097 A JP 10695097A JP 10695097 A JP10695097 A JP 10695097A JP H1069787 A JPH1069787 A JP H1069787A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- node
- transistor
- sensing
- sense amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
Landscapes
- Read Only Memory (AREA)
- Static Random-Access Memory (AREA)
- Amplifiers (AREA)
- Dram (AREA)
Abstract
知速度及び感度が向上した感知増幅器を提供する。 【解決手段】 負荷トランジスタ204及びセル電流源
207からノードN20に設定される感知電圧と、負荷
トランジスタ104及び基準電流源107からノードN
2に設定される基準電圧と、を差動増幅する感知増幅器
において、負荷トランジスタ104,204の両方を同
じ電圧、例えばノードN2の電圧で制御する。例えばオ
フセル読出では、セル電流源207による電流がないの
でノードN20から放出される電流はない一方、負荷ト
ランジスタ204はノードN2の電圧に応じるためオフ
することなくノードN20へ電流供給するので、ノード
N20の感知電圧は大きく上昇し、ノードN20の感知
電圧とノードN2の基準電圧との差が従来より更に大き
く広がる。
Description
アンプ)に関するもので、特に、読出データによる感知
電圧を基準電圧と比較することにより増幅を行う半導体
メモリ装置の感知増幅器に関する。
インルール縮小に従い必然的にメモリセル電流は減少す
ることになるが、最近の電子機器の携帯化に伴う低電圧
動作化により、メモリセル電流の減少に更に拍車がかか
っている状況にある。メモリセル電流が減少すると、こ
れに比例して感知増幅器の感知速度が遅くなり、従って
半導体メモリ装置の動作速度が全体的に低下する不具合
が生じる。
セルにより流れるセル電流に従う感知電圧と、感知動作
のために設定された基準電流に従う基準電圧との差を感
知し、増幅するための回路として使用される。このよう
な感知増幅器では、感知電圧と基準電圧との差が大きい
ほど高速感知が可能であるが、上記のような高集積及び
低電圧化によるセル電流の減少で感知電圧と基準電圧と
の電圧差は小さくなる傾向にあるため、高速化の妨げと
なっている。そこで、これら2つの電圧の差をより広げ
てメモリの動作速度を向上させる技術開発が進められて
いる。
知増幅器は、比較用の基準電圧を発生する基準電圧発生
回路100と、メモリセルから読出されたデータ信号に
従う感知電圧を発生する感知電圧発生回路200と、感
知電圧と基準電圧とを比較してその差を増幅する差動増
幅回路300と、から構成される。
SAを反転するインバータトランジスタ101,102
と、このインバータの出力端子につながるノードN1と
接地電圧との間にチャネルが設けられ、ゲートがノード
N3に接続されたNMOSトランジスタ106と、ノー
ドN2とノードN3との間にチャネルが設けられ、ゲー
トがノードN1に接続されたNMOSトランジスタ10
5と、からなるトランジスタグループ、及び、負荷部と
してノードN3に接続された抵抗R1をプリチャージ電
圧設定用の制御手段として備えている。インバータトラ
ンジスタ101,102は、電源電圧と接地電圧との間
に各チャネルが直列に設けられ、各ゲートに制御信号バ
ーSAを受けて動作するPMOSトランジスタ及びNM
OSトランジスタである。
信号φPREに応じて電源電圧をノードN2へ供給する
プリチャージトランジスタのNMOSトランジスタ10
3と、電源電圧とノードN2との間にチャネルが設けら
れ、ゲートがノードN2に接続された負荷トランジスタ
のPMOSトランジスタ104と、が設けられている。
号バーSAが論理“ハイ”から論理“ロウ”へ遷移する
ことにより、PMOSトランジスタ101がオンすると
共にNMOSトランジスタ102がオフし、ノードN1
に論理“ハイ”電圧が設定される。このとき制御信号バ
ーSAの“ロウ”遷移と共に信号φPREが論理“ロ
ウ”から論理“ハイ”へ遷移すると、NMOSトランジ
スタ103がオンしてノードN2へ電源電圧を提供す
る。
すると、NMOSトランジスタ105のオンによりノー
ドN2からノードN3へ電流が流れ、ノードN3にかか
る静電容量C1が充電されてノードN3の電圧が上昇す
ることになる。これにより、ノードN3にゲート接続し
たNMOSトランジスタ106がオンすると、ノードN
1の電圧は、PMOSトランジスタ101の電流供給能
力とNMOSトランジスタ106の電流放出能力とが均
衡するレベルで固定される。
φPREの活性化により基準電圧発生回路100の各ノ
ードN1〜N3の電圧が固定され、プリチャージ電圧が
設定された後、信号φPREが論理“ハイ”から論理
“ロウ”へ非活性化すると、NMOSトランジスタ10
3による電流供給が停止し、ノードN2への電流供給
は、感知動作の電流供給元であるPMOSトランジスタ
104のみに従うことになる。これによりノードN2の
電圧は、PMOSトランジスタ104による供給電流と
基準電流源107による放出電流とにより決定され、こ
れが基準電圧として差動増幅回路300の基準入力端子
へ印加される。
路部100と同じ構成をもち、基本動作も同様のもので
ある。ただし、感知電圧発生回路200では、信号φP
REが非活性化したときに、メモリセル電流に従うセル
電流源207による放出電流と負荷トランジスタのPM
OSトランジスタ204による供給電流とでノードN2
0の電圧が決定され、これが感知電圧として差動増幅回
路300の感知入力端子に印加されるようになってい
る。
1/2程度に固定してあり、従ってノードN2の基準電
圧は、オン状態のメモリセルによる感知電圧とオフ状態
のメモリセルによる感知電圧との間の中間電圧に保持さ
れる。
したときのノードN20及びノードN2における電圧変
化を示してある。
器において、基準電流源107により電流が流されると
きに、感知動作の基準電流供給元であるPMOSトラン
ジスタ104は、ゲートとドレインをノードN2へ共通
接続しているので、基準ノードであるノードN2の電圧
により帰還制御される。また、セル電流源207により
電流が流されるときに、感知動作の感知電流供給元であ
るPMOSトランジスタ204は、ゲートとドレインを
ノードN20へ共通接続しているので、感知ノードであ
るノードN20の電圧により帰還制御される。このよう
にして、負荷トランジスタのPMOSトランジスタ10
4,204をそれぞれ帰還形にした場合、次のように動
作することになる。
ル(“OFF”CELL)を読み取る場合は、セル電流
が発生しないのでセル電流源207による電流は流れな
いことになり、従ってノードN20の感知電圧は、プリ
チャージ電圧よりも高くなる。このとき、PMOSトラ
ンジスタ204の電流供給によりある程度の電圧までノ
ードN20の電圧が上昇すれば、PMOSトランジスタ
204がオフするために、そこでノードN20の電圧は
一定となる。
(“ON”CELL)を読み取る場合は、オンセルに従
いセル電流源207による電流が流れることになり、従
ってノードN20の感知電圧は、プリチャージ電圧より
も下がることになる。このとき、PMOSトランジスタ
204の電流供給が多くなるので、ノードN20の電圧
はある程度の電圧まで下がったところで一定となる。
20との電圧差を差動増幅回路300で増幅することに
より感知増幅が実行されるので、感知速度及び感度を向
上させるためにはノードN2とノードN20との電圧差
を大きくすることが重要である。しかし上記のように、
基準と感知の両負荷トランジスタがそれぞれノードN
2,N20に帰還形で接続されているために、負荷トラ
ンジスタの性能によるある一定の値までしか差が広がら
ない。この差は、セル電流が減少するほど小さくなって
しまうので、高速化にとっては不利である。
は、基準電圧と感知電圧との差を更に拡大することがで
き、感知速度及び感度を向上させることにある。
は、電源電圧側の負荷トランジスタ及び接地電圧側のセ
ル電流源から感知ノードに設定される感知電圧と、電源
電圧側の負荷トランジスタ及び接地電圧側の基準電流源
から基準ノードに設定される基準電圧と、を差動増幅す
る感知増幅器において、前記感知ノード及び前記基準ノ
ードの負荷トランジスタを同じ電圧で制御することを特
徴とする。その負荷トランジスタの同一制御電圧は、基
準電圧によるもの、或いは、感知電圧によるもののいず
れかとしておくとよい。
信号に応答してプリチャージ電圧を設定する制御手段を
設ける。その感知ノードの制御手段は、制御信号に応答
して感知ノードからの電流路を形成するトランジスタグ
ループと、このトランジスタグループからセル電流源ま
での間に設けられた負荷部と、から構成することができ
る。そして感知ノードの制御手段をなすトランジスタグ
ループは、制御信号に応答するインバータトランジスタ
と、感知ノードに接続されて前記インバータの出力によ
り制御される第1トランジスタと、この第1トランジス
タにより前記感知ノードから流れる電流に従って前記イ
ンバータの出力を接地電圧へつなぐ第2トランジスタ
と、からなるものとすることができる。
る制御信号に応答してプリチャージ電圧を設定する制御
手段を設る。その基準ノードの制御手段は、制御信号に
応答して基準ノードからの電流路を形成するトランジス
タグループと、このトランジスタグループから基準電流
源までの間に設けられた負荷部と、から構成することが
できる。そして基準ノードの制御手段をなすトランジス
タグループは、制御信号に応答するインバータトランジ
スタと、基準ノードに接続されて前記インバータの出力
により制御される第1トランジスタと、この第1トラン
ジスタにより前記基準ノードから流れる電流に従って前
記インバータの出力を接地電圧へつなぐ第2トランジス
タと、からなるものとすることができる。
電圧を感知ノード及び基準ノードへつなぐプリチャージ
トランジスタを備えるとよい。
て電源電圧を感知ノード及び基準ノードへつなぐ負荷ト
ランジスタと、制御信号に応じて前記感知ノードにプリ
チャージ電圧を設定する第1の制御手段と、この第1の
制御手段を介して前記感知ノードからセル状態に従う電
流を流すセル電流源と、前記制御信号に応じて前記基準
ノードにプリチャージ電圧を設定する第2の制御手段
と、この第2の制御手段を介して前記基準ノードから所
定の電流を流す基準電流源と、前記感知ノードの電圧と
前記基準ノードの電圧との差を増幅する差動増幅回路
と、を少なくとも備えてなる感知増幅器が提供される。
更に、プリチャージ制御信号に応じて電源電圧を感知ノ
ード及び基準ノードへつなぐプリチャージトランジスタ
を備えておくとよい。この場合も負荷トランジスタの同
一制御電圧は、基準ノードの電圧によるもの、或いは、
感知ノードの電圧によるもののいずれかとしておくこと
ができる。
添付図面を参照して詳細に説明する。
実施形態を示し、その基準電圧及び感知電圧についての
グラフを図4に示してある。
は、負荷トランジスタであるPMOSトランジスタ10
4,204の両ゲートが接続線L100により互いに接
続され、そして基準ノードN2のみにつなぐことで同じ
電圧、即ち基準電圧の1電圧で制御されるようにしてあ
る。その他は、図1に示す従来例と同構成であり、負荷
部108,208についても従来同様のものを使用する
ことができる。
OSトランジスタ104のゲートと、セル電流(感知電
流)の供給元であるPMOSトランジスタ204のゲー
トとを共通電圧で制御しておくと、2つの負荷トランジ
スタ104,204は、カレントミラーのような動作を
行って常に同電流を供給することになる。
てみてみると、セル電流に従うセル電流源207による
電流が発生しないのでノードN20から放出される電流
はなく、一方、PMOSトランジスタ204は、ノード
N2の電圧に応じるためオフすることなく、PMOSト
ランジスタ104と同等の電流をノードN20へ供給す
るので、ノードN20における感知電圧は素早く且つ大
きく上昇することができる。これに対しノードN2の基
準電圧は、基準電圧発生回路100が従来同様の構成を
もつので、従来同様一定に保持される。従って、ノード
N20の感知電圧とノードN2の基準電圧との差は、従
来より更に大きく広がることになる。
ると、ノードN20に設定されたプリチャージ電圧はセ
ル電流に従うセル電流源207による電流で放電される
が、これによりノードN20の電圧が下がると、従来で
はPMOSトランジスタ204の導電度が増してノード
N20への供給電流量が増える結果となっていた。これ
に対し、本第1実施形態では、PMOSトランジスタ2
04がノードN2の電圧に従うため、ノードN20の電
圧が下がっても電流供給量は変化せず、従ってノードN
20における感知電圧は素早く且つ大きく下降すること
ができる。一方、ノードN2の基準電圧は従来同様に一
定に保持されるので、ノードN2の基準電圧とノードN
20の感知電圧との差は大きく広がることとなる。
路図を示してあり、図6にその基準電圧及び感知電圧の
グラフを示している。
のPMOSトランジスタ104,204の両ゲートを接
続線L200によりつないで感知ノードN20のみへ接
続し、感知電圧の1電圧で制御してある。従って図3の
第1実施形態同様に、2つの負荷トランジスタ104,
204はカレントミラーのような動作を行って常に同じ
電流を供給する。
207による電流が流れずノードN20の電圧が上昇す
ると、感知電流供給元のPMOSトランジスタ204が
従来同様に動作してオフするのに伴って、基準電流供給
元のPMOSトランジスタ104もノードN20の電圧
に従うためオフすることになる。従って、ノードN2へ
の電流供給が細っていく一方で基準電流源107による
電流が流れるので、ノードN2の電圧は下降し、その結
果、ノードN2の基準電圧とノードN20の感知電圧と
の差は大きく広がることになる。
7による電流が流れてノードN20の電圧が下降する
と、PMOSトランジスタ204の導電度が従来同様に
増すのに伴って、PMOSトランジスタ104もノード
N20の電圧降下に従うため導電度が上がる。従って、
基準電流源107による電流が一定なのに対してノード
N2への電流供給は増えるので、ノードN2の電圧は上
昇し、その結果、ノードN2の基準電圧とノードN20
の感知電圧との差は大きく広がることになる。
で電流供給元となる基準と感知の負荷トランジスタにつ
いて同じ電圧で制御する方式としたことにより、セルデ
ータによる感知電圧の変化量を大きくする、或いは、セ
ルデータに応じて基準電圧を高低に調整することがで
き、基準電圧と感知電圧との差を迅速に大きく広げら
れ、差動増幅回路の感知速度及び感度を向上させること
が可能である。従って、特に低電圧型の半導体メモリ装
置の高速化に貢献する。
の関係を示した縦軸=電圧、横軸=時間のグラフ。
た回路図。
の関係を示した縦軸=電圧、横軸=時間のグラフ。
た回路図。
の関係を示した縦軸=電圧、横軸=時間のグラフ。
プ(制御手段) 103 プリチャージトランジスタ 104 負荷トランジスタ 107 基準電流源 108 負荷部(制御手段) 200 感知電圧発生回路 201,202,205,206 トランジスタグルー
プ(制御手段) 203 プリチャージトランジスタ 204 負荷トランジスタ 207 セル電流源 208 負荷部(制御手段) 300 差動増幅回路
Claims (14)
- 【請求項1】 電源電圧側の負荷トランジスタ及び接地
電圧側のセル電流源から感知ノードに設定される感知電
圧と、電源電圧側の負荷トランジスタ及び接地電圧側の
基準電流源から基準ノードに設定される基準電圧と、を
差動増幅する感知増幅器において、 前記感知ノード及び前記基準ノードの負荷トランジスタ
を同じ電圧で制御するようにしたことを特徴とする感知
増幅器。 - 【請求項2】 感知ノードには、感知動作を制御する制
御信号に応答してプリチャージ電圧を設定する制御手段
が設けられる請求項1記載の感知増幅器。 - 【請求項3】 感知ノードの制御手段は、制御信号に応
答して感知ノードからの電流路を形成するトランジスタ
グループと、このトランジスタグループからセル電流源
までの間に設けられた負荷部と、から構成される請求項
2記載の感知増幅器。 - 【請求項4】 感知ノードの制御手段をなすトランジス
タグループは、制御信号に応答するインバータトランジ
スタと、感知ノードに接続されて前記インバータの出力
により制御される第1トランジスタと、この第1トラン
ジスタにより前記感知ノードから流れる電流に従って前
記インバータの出力を接地電圧へつなぐ第2トランジス
タと、からなるものである請求項3記載の感知増幅器。 - 【請求項5】 基準ノードには、感知動作を制御する制
御信号に応答してプリチャージ電圧を設定する制御手段
が設けられる請求項1〜4のいずれか1項に記載の感知
増幅器。 - 【請求項6】 基準ノードの制御手段は、制御信号に応
答して基準ノードからの電流路を形成するトランジスタ
グループと、このトランジスタグループから基準電流源
までの間に設けられた負荷部と、から構成される請求項
5記載の感知増幅器。 - 【請求項7】 基準ノードの制御手段をなすトランジス
タグループは、制御信号に応答するインバータトランジ
スタと、基準ノードに接続されて前記インバータの出力
により制御される第1トランジスタと、この第1トラン
ジスタにより前記基準ノードから流れる電流に従って前
記インバータの出力を接地電圧へつなぐ第2トランジス
タと、からなるものである請求項6記載の感知増幅器。 - 【請求項8】 プリチャージ制御信号に応じて電源電圧
を感知ノード及び基準ノードへつなぐプリチャージトラ
ンジスタを備える請求項2〜7のいずれか1項に記載の
感知増幅器。 - 【請求項9】 負荷トランジスタの制御電圧が基準電圧
によるものである請求項1〜8のいずれか1項に記載の
感知増幅器。 - 【請求項10】 負荷トランジスタの制御電圧が感知電
圧によるものである請求項1〜8のいずれか1項に記載
の感知増幅器。 - 【請求項11】 同じ電圧で制御されて電源電圧を感知
ノード及び基準ノードへつなぐ負荷トランジスタと、制
御信号に応じて前記感知ノードにプリチャージ電圧を設
定する第1の制御手段と、この第1の制御手段を介して
前記感知ノードからセル状態に従う電流を流すセル電流
源と、前記制御信号に応じて前記基準ノードにプリチャ
ージ電圧を設定する第2の制御手段と、この第2の制御
手段を介して前記基準ノードから所定の電流を流す基準
電流源と、前記感知ノードの電圧と前記基準ノードの電
圧との差を増幅する差動増幅回路と、を少なくとも備え
てなる感知増幅器。 - 【請求項12】 プリチャージ制御信号に応じて電源電
圧を感知ノード及び基準ノードへつなぐプリチャージト
ランジスタを備える請求項11記載の感知増幅器。 - 【請求項13】 負荷トランジスタの制御電圧が基準ノ
ードの電圧によるものである請求項11又は請求項12
記載の感知増幅器。 - 【請求項14】 負荷トランジスタの制御電圧が感知ノ
ードの電圧によるものである請求項11又は請求項12
記載の感知増幅器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960012701A KR100205530B1 (ko) | 1996-04-24 | 1996-04-24 | 감지 증폭기 |
KR1996P12701 | 1996-04-24 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1069787A true JPH1069787A (ja) | 1998-03-10 |
Family
ID=19456576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10695097A Pending JPH1069787A (ja) | 1996-04-24 | 1997-04-24 | 感知増幅器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5856748A (ja) |
JP (1) | JPH1069787A (ja) |
KR (1) | KR100205530B1 (ja) |
TW (1) | TW464867B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001176287A (ja) * | 1999-12-06 | 2001-06-29 | Samsung Electronics Co Ltd | 半導体メモリ装置及びそれの読み出し方法 |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3968818B2 (ja) * | 1997-05-26 | 2007-08-29 | 富士通株式会社 | アンプ |
KR100267012B1 (ko) * | 1997-12-30 | 2000-10-02 | 윤종용 | 반도체 메모리 장치의 감지 증폭기 |
US6222592B1 (en) * | 1998-01-13 | 2001-04-24 | Samsung Electronics Co., Ltd. | TV receiver equalizer storing channel characterizations for each TV channel between times of reception therefrom |
DE69827109D1 (de) * | 1998-02-13 | 2004-11-25 | St Microelectronics Srl | Abfühlverstärker für nichtflüchtigen Speicher mit niedriger Spannung |
JP3237610B2 (ja) * | 1998-05-19 | 2001-12-10 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
US6433590B1 (en) * | 1998-12-18 | 2002-08-13 | Samsung Electronics Co., Ltd. | Current mirror type sense amplifier circuits for semiconductor memory devices and methods of operating same |
US7031214B2 (en) * | 1999-01-14 | 2006-04-18 | Silicon Storage Technology, Inc. | Digital multilevel memory system having multistage autozero sensing |
US6975539B2 (en) * | 1999-01-14 | 2005-12-13 | Silicon Storage Technology, Inc. | Digital multilevel non-volatile memory system |
US6956779B2 (en) * | 1999-01-14 | 2005-10-18 | Silicon Storage Technology, Inc. | Multistage autozero sensing for a multilevel non-volatile memory integrated circuit system |
US7139196B2 (en) * | 1999-01-14 | 2006-11-21 | Silicon Storage Technology, Inc. | Sub-volt sensing for digital multilevel flash memory |
KR100336840B1 (ko) * | 1999-06-10 | 2002-05-16 | 윤종용 | 반도체 메모리 장치의 감지 증폭기 |
US6232801B1 (en) | 1999-08-04 | 2001-05-15 | Vlsi Technology, Inc. | Comparators and comparison methods |
DE10053374C2 (de) * | 2000-10-27 | 2002-11-07 | Infineon Technologies Ag | Bipolarer Komparator |
JP2002237193A (ja) * | 2001-02-13 | 2002-08-23 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
KR100382734B1 (ko) * | 2001-02-26 | 2003-05-09 | 삼성전자주식회사 | 전류소모가 작고 dc전류가 작은 반도체 메모리장치의입출력라인 감지증폭기 |
US6707715B2 (en) * | 2001-08-02 | 2004-03-16 | Stmicroelectronics, Inc. | Reference generator circuit and method for nonvolatile memory devices |
US6940772B1 (en) | 2002-03-18 | 2005-09-06 | T-Ram, Inc | Reference cells for TCCT based memory cells |
US7123508B1 (en) | 2002-03-18 | 2006-10-17 | T-Ram, Inc. | Reference cells for TCCT based memory cells |
US6850096B2 (en) * | 2002-05-10 | 2005-02-01 | Yoshio Nishida | Interpolating sense amplifier circuits and methods of operating the same |
TW583677B (en) * | 2002-07-25 | 2004-04-11 | Ememory Technology Inc | Flash memory with sensing amplifier using load transistors driven by coupled gate voltages |
EP1453061B1 (en) * | 2003-02-27 | 2006-04-26 | eMemory Technology Inc. | Flash memory with sensing amplifier using load transistors driven by coupled gate voltages |
JP2005141827A (ja) * | 2003-11-06 | 2005-06-02 | Sanyo Electric Co Ltd | 半導体記憶装置およびその不揮発性メモリ検証方法、マイクロコンピュータおよびその不揮発性メモリ制御方法 |
JP4541355B2 (ja) * | 2004-02-19 | 2010-09-08 | スパンション エルエルシー | 電流電圧変換回路 |
US7312641B2 (en) * | 2004-12-28 | 2007-12-25 | Spansion Llc | Sense amplifiers with high voltage swing |
TWI275243B (en) * | 2005-09-14 | 2007-03-01 | Princeton Technology Corp | Voltage controlled amplifier for a signal processing system |
CN101042923B (zh) * | 2006-03-24 | 2010-05-12 | 财团法人工业技术研究院 | 读出放大器 |
WO2008047416A1 (fr) * | 2006-10-18 | 2008-04-24 | Spansion Llc | Circuit de détection de tension |
KR100781984B1 (ko) * | 2006-11-03 | 2007-12-06 | 삼성전자주식회사 | 셀프 레퍼런스를 갖는 센스앰프 회로 및 그에 의한 센싱방법 |
US7477076B2 (en) * | 2006-12-04 | 2009-01-13 | International Business Machines Corporation | Low-voltage, low-power-consumption, and high-speed differential current-sense amplification |
US7382305B1 (en) * | 2007-02-26 | 2008-06-03 | Analog Devices, Inc. | Reference generators for enhanced signal converter accuracy |
CN101369450B (zh) * | 2007-08-17 | 2011-03-16 | 财团法人工业技术研究院 | 相变存储器的感测电路及其感测方法 |
US20090102610A1 (en) * | 2007-10-22 | 2009-04-23 | The Stanley Works | Rfid antenna selection system and method |
JP2010055679A (ja) * | 2008-08-27 | 2010-03-11 | Toshiba Corp | 半導体記憶装置及びその検査方法 |
KR20100098954A (ko) * | 2009-03-02 | 2010-09-10 | 삼성전자주식회사 | 레벨 검출기 및 이를 구비하는 전압 발생기 |
US20120235708A1 (en) * | 2011-03-16 | 2012-09-20 | Mark Slamowitz | Method and System for High Speed Differential Synchronous Sense Amplifier |
US8378716B2 (en) * | 2011-07-08 | 2013-02-19 | National Tsing Hua University | Bulk-driven current-sense amplifier and operating method thereof |
CN103383857B (zh) * | 2012-05-04 | 2016-03-16 | 北京兆易创新科技股份有限公司 | 灵敏放大器电路 |
CN103854698B (zh) * | 2012-11-29 | 2017-05-31 | 华邦电子股份有限公司 | 闪存存储器的感测放大器 |
US10783066B2 (en) * | 2016-02-24 | 2020-09-22 | Micro Focus Llc | Application content display at target screen resolutions |
KR102508532B1 (ko) * | 2016-05-02 | 2023-03-09 | 삼성전자주식회사 | 감지 증폭기 및 이를 포함하는 메모리 장치 |
US11978518B2 (en) * | 2021-06-18 | 2024-05-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Sense amplifier control |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4670675A (en) * | 1986-02-07 | 1987-06-02 | Advanced Micro Devices, Inc. | High gain sense amplifier for small current differential |
JPS62197996A (ja) * | 1986-02-24 | 1987-09-01 | Toshiba Corp | 半導体メモリのセンスアンプ |
US5638322A (en) * | 1995-07-19 | 1997-06-10 | Cypress Semiconductor Corp. | Apparatus and method for improving common mode noise rejection in pseudo-differential sense amplifiers |
-
1996
- 1996-04-24 KR KR1019960012701A patent/KR100205530B1/ko not_active IP Right Cessation
-
1997
- 1997-03-14 TW TW086103218A patent/TW464867B/zh not_active IP Right Cessation
- 1997-04-24 JP JP10695097A patent/JPH1069787A/ja active Pending
- 1997-04-24 US US08/845,270 patent/US5856748A/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001176287A (ja) * | 1999-12-06 | 2001-06-29 | Samsung Electronics Co Ltd | 半導体メモリ装置及びそれの読み出し方法 |
JP4495854B2 (ja) * | 1999-12-06 | 2010-07-07 | 三星電子株式会社 | 半導体メモリ装置及びそれの読み出し方法 |
Also Published As
Publication number | Publication date |
---|---|
KR100205530B1 (ko) | 1999-07-01 |
KR970071820A (ko) | 1997-11-07 |
US5856748A (en) | 1999-01-05 |
TW464867B (en) | 2001-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1069787A (ja) | 感知増幅器 | |
JP2647527B2 (ja) | センス増幅回路 | |
JP3259243B2 (ja) | 半導体メモリ装置の感知増幅器 | |
JP3886669B2 (ja) | 半導体記憶装置 | |
KR100386085B1 (ko) | 고전압 발생회로 | |
JP3474068B2 (ja) | 差動増幅器 | |
JP3323119B2 (ja) | 半導体集積回路装置 | |
US7483306B2 (en) | Fast and accurate sensing amplifier for low voltage semiconductor memory | |
JP2784023B2 (ja) | Mos・ep romメモリにおけるマトリックスセルの状態を検知するための回路 | |
JP3532721B2 (ja) | 定電圧発生回路 | |
JP2000243096A (ja) | パルス発生回路及び半導体メモリ | |
JP2002260393A (ja) | 昇圧電圧発生回路 | |
US6721218B2 (en) | Semiconductor memory device and data read method thereof | |
US6885250B1 (en) | Cascode amplifier circuit for generating and maintaining a fast, stable and accurate bit line voltage | |
JP2004032689A (ja) | 電流センス増幅器 | |
US6870783B2 (en) | Mode entrance control circuit and mode entering method in semiconductor memory device | |
JP7273599B2 (ja) | 半導体装置およびメモリの読み出し方法 | |
JPH10125084A (ja) | 電流増幅器 | |
JP2002260392A (ja) | 半導体記憶装置の基準電圧発生回路及びメモリ読出回路 | |
JPH10134574A (ja) | 半導体メモリ装置 | |
JP2934520B2 (ja) | レベル判定回路 | |
US5565802A (en) | Semiconductor device with differential amplifier operable at high speed | |
JP2985526B2 (ja) | センスアンプ回路 | |
JPH06314490A (ja) | 半導体icチップ内蔵用のデータアンプ | |
JP3498451B2 (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040824 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040827 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040902 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040907 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050411 |