JPH1069787A - 感知増幅器 - Google Patents

感知増幅器

Info

Publication number
JPH1069787A
JPH1069787A JP10695097A JP10695097A JPH1069787A JP H1069787 A JPH1069787 A JP H1069787A JP 10695097 A JP10695097 A JP 10695097A JP 10695097 A JP10695097 A JP 10695097A JP H1069787 A JPH1069787 A JP H1069787A
Authority
JP
Japan
Prior art keywords
voltage
node
transistor
sensing
sense amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10695097A
Other languages
English (en)
Inventor
Yoseki Jo
用錫 徐
Koshu Nin
興洙 任
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH1069787A publication Critical patent/JPH1069787A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs

Landscapes

  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)
  • Amplifiers (AREA)
  • Dram (AREA)

Abstract

(57)【要約】 【課題】 基準電圧と感知電圧との差を大きく出せ、感
知速度及び感度が向上した感知増幅器を提供する。 【解決手段】 負荷トランジスタ２０４及びセル電流源
２０７からノードＮ２０に設定される感知電圧と、負荷
トランジスタ１０４及び基準電流源１０７からノードＮ
２に設定される基準電圧と、を差動増幅する感知増幅器
において、負荷トランジスタ１０４，２０４の両方を同
じ電圧、例えばノードＮ２の電圧で制御する。例えばオ
フセル読出では、セル電流源２０７による電流がないの
でノードＮ２０から放出される電流はない一方、負荷ト
ランジスタ２０４はノードＮ２の電圧に応じるためオフ
することなくノードＮ２０へ電流供給するので、ノード
Ｎ２０の感知電圧は大きく上昇し、ノードＮ２０の感知
電圧とノードＮ２の基準電圧との差が従来より更に大き
く広がる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は感知増幅器（センス
アンプ）に関するもので、特に、読出データによる感知
電圧を基準電圧と比較することにより増幅を行う半導体
メモリ装置の感知増幅器に関する。
【０００２】
【従来の技術】更なる高集積を目指す半導体装置のデザ
インルール縮小に従い必然的にメモリセル電流は減少す
ることになるが、最近の電子機器の携帯化に伴う低電圧
動作化により、メモリセル電流の減少に更に拍車がかか
っている状況にある。メモリセル電流が減少すると、こ
れに比例して感知増幅器の感知速度が遅くなり、従って
半導体メモリ装置の動作速度が全体的に低下する不具合
が生じる。
【０００３】メモリ装置において感知増幅器は、メモリ
セルにより流れるセル電流に従う感知電圧と、感知動作
のために設定された基準電流に従う基準電圧との差を感
知し、増幅するための回路として使用される。このよう
な感知増幅器では、感知電圧と基準電圧との差が大きい
ほど高速感知が可能であるが、上記のような高集積及び
低電圧化によるセル電流の減少で感知電圧と基準電圧と
の電圧差は小さくなる傾向にあるため、高速化の妨げと
なっている。そこで、これら２つの電圧の差をより広げ
てメモリの動作速度を向上させる技術開発が進められて
いる。
【０００４】図１に、感知増幅器の一例を示す。この感
知増幅器は、比較用の基準電圧を発生する基準電圧発生
回路１００と、メモリセルから読出されたデータ信号に
従う感知電圧を発生する感知電圧発生回路２００と、感
知電圧と基準電圧とを比較してその差を増幅する差動増
幅回路３００と、から構成される。
【０００５】基準電圧発生回路１００は、制御信号バー
ＳＡを反転するインバータトランジスタ１０１，１０２
と、このインバータの出力端子につながるノードＮ１と
接地電圧との間にチャネルが設けられ、ゲートがノード
Ｎ３に接続されたＮＭＯＳトランジスタ１０６と、ノー
ドＮ２とノードＮ３との間にチャネルが設けられ、ゲー
トがノードＮ１に接続されたＮＭＯＳトランジスタ１０
５と、からなるトランジスタグループ、及び、負荷部と
してノードＮ３に接続された抵抗Ｒ１をプリチャージ電
圧設定用の制御手段として備えている。インバータトラ
ンジスタ１０１，１０２は、電源電圧と接地電圧との間
に各チャネルが直列に設けられ、各ゲートに制御信号バ
ーＳＡを受けて動作するＰＭＯＳトランジスタ及びＮＭ
ＯＳトランジスタである。
【０００６】また、ノードＮ２には、プリチャージ制御
信号φＰＲＥに応じて電源電圧をノードＮ２へ供給する
プリチャージトランジスタのＮＭＯＳトランジスタ１０
３と、電源電圧とノードＮ２との間にチャネルが設けら
れ、ゲートがノードＮ２に接続された負荷トランジスタ
のＰＭＯＳトランジスタ１０４と、が設けられている。
【０００７】この基準電圧発生回路１００では、制御信
号バーＳＡが論理“ハイ”から論理“ロウ”へ遷移する
ことにより、ＰＭＯＳトランジスタ１０１がオンすると
共にＮＭＯＳトランジスタ１０２がオフし、ノードＮ１
に論理“ハイ”電圧が設定される。このとき制御信号バ
ーＳＡの“ロウ”遷移と共に信号φＰＲＥが論理“ロ
ウ”から論理“ハイ”へ遷移すると、ＮＭＯＳトランジ
スタ１０３がオンしてノードＮ２へ電源電圧を提供す
る。
【０００８】ノードＮ１及びノードＮ２の各電圧が上昇
すると、ＮＭＯＳトランジスタ１０５のオンによりノー
ドＮ２からノードＮ３へ電流が流れ、ノードＮ３にかか
る静電容量Ｃ１が充電されてノードＮ３の電圧が上昇す
ることになる。これにより、ノードＮ３にゲート接続し
たＮＭＯＳトランジスタ１０６がオンすると、ノードＮ
１の電圧は、ＰＭＯＳトランジスタ１０１の電流供給能
力とＮＭＯＳトランジスタ１０６の電流放出能力とが均
衡するレベルで固定される。
【０００９】このようにして制御信号バーＳＡ及び信号
φＰＲＥの活性化により基準電圧発生回路１００の各ノ
ードＮ１〜Ｎ３の電圧が固定され、プリチャージ電圧が
設定された後、信号φＰＲＥが論理“ハイ”から論理
“ロウ”へ非活性化すると、ＮＭＯＳトランジスタ１０
３による電流供給が停止し、ノードＮ２への電流供給
は、感知動作の電流供給元であるＰＭＯＳトランジスタ
１０４のみに従うことになる。これによりノードＮ２の
電圧は、ＰＭＯＳトランジスタ１０４による供給電流と
基準電流源１０７による放出電流とにより決定され、こ
れが基準電圧として差動増幅回路３００の基準入力端子
へ印加される。
【００１０】感知電圧発生回路２００は基準電圧発生回
路部１００と同じ構成をもち、基本動作も同様のもので
ある。ただし、感知電圧発生回路２００では、信号φＰ
ＲＥが非活性化したときに、メモリセル電流に従うセル
電流源２０７による放出電流と負荷トランジスタのＰＭ
ＯＳトランジスタ２０４による供給電流とでノードＮ２
０の電圧が決定され、これが感知電圧として差動増幅回
路３００の感知入力端子に印加されるようになってい
る。
【００１１】通常、基準電流源１０７はオンセル電流の
１／２程度に固定してあり、従ってノードＮ２の基準電
圧は、オン状態のメモリセルによる感知電圧とオフ状態
のメモリセルによる感知電圧との間の中間電圧に保持さ
れる。
【００１２】図２のグラフには、この感知増幅器が動作
したときのノードＮ２０及びノードＮ２における電圧変
化を示してある。
【００１３】
【発明が解決しようとする課題】上記のような感知増幅
器において、基準電流源１０７により電流が流されると
きに、感知動作の基準電流供給元であるＰＭＯＳトラン
ジスタ１０４は、ゲートとドレインをノードＮ２へ共通
接続しているので、基準ノードであるノードＮ２の電圧
により帰還制御される。また、セル電流源２０７により
電流が流されるときに、感知動作の感知電流供給元であ
るＰＭＯＳトランジスタ２０４は、ゲートとドレインを
ノードＮ２０へ共通接続しているので、感知ノードであ
るノードＮ２０の電圧により帰還制御される。このよう
にして、負荷トランジスタのＰＭＯＳトランジスタ１０
４，２０４をそれぞれ帰還形にした場合、次のように動
作することになる。
【００１４】まず、オフ状態のメモリセルつまりオフセ
ル（“ＯＦＦ”ＣＥＬＬ）を読み取る場合は、セル電流
が発生しないのでセル電流源２０７による電流は流れな
いことになり、従ってノードＮ２０の感知電圧は、プリ
チャージ電圧よりも高くなる。このとき、ＰＭＯＳトラ
ンジスタ２０４の電流供給によりある程度の電圧までノ
ードＮ２０の電圧が上昇すれば、ＰＭＯＳトランジスタ
２０４がオフするために、そこでノードＮ２０の電圧は
一定となる。
【００１５】オン状態のメモリセルつまりオンセル
（“ＯＮ”ＣＥＬＬ）を読み取る場合は、オンセルに従
いセル電流源２０７による電流が流れることになり、従
ってノードＮ２０の感知電圧は、プリチャージ電圧より
も下がることになる。このとき、ＰＭＯＳトランジスタ
２０４の電流供給が多くなるので、ノードＮ２０の電圧
はある程度の電圧まで下がったところで一定となる。
【００１６】この感知増幅器ではノードＮ２とノードＮ
２０との電圧差を差動増幅回路３００で増幅することに
より感知増幅が実行されるので、感知速度及び感度を向
上させるためにはノードＮ２とノードＮ２０との電圧差
を大きくすることが重要である。しかし上記のように、
基準と感知の両負荷トランジスタがそれぞれノードＮ
２，Ｎ２０に帰還形で接続されているために、負荷トラ
ンジスタの性能によるある一定の値までしか差が広がら
ない。この差は、セル電流が減少するほど小さくなって
しまうので、高速化にとっては不利である。
【００１７】以上のような課題に着目して本発明の目的
は、基準電圧と感知電圧との差を更に拡大することがで
き、感知速度及び感度を向上させることにある。
【００１８】
【課題が解決するための手段】この目的のために本発明
は、電源電圧側の負荷トランジスタ及び接地電圧側のセ
ル電流源から感知ノードに設定される感知電圧と、電源
電圧側の負荷トランジスタ及び接地電圧側の基準電流源
から基準ノードに設定される基準電圧と、を差動増幅す
る感知増幅器において、前記感知ノード及び前記基準ノ
ードの負荷トランジスタを同じ電圧で制御することを特
徴とする。その負荷トランジスタの同一制御電圧は、基
準電圧によるもの、或いは、感知電圧によるもののいず
れかとしておくとよい。
【００１９】感知ノードには、感知動作を制御する制御
信号に応答してプリチャージ電圧を設定する制御手段を
設ける。その感知ノードの制御手段は、制御信号に応答
して感知ノードからの電流路を形成するトランジスタグ
ループと、このトランジスタグループからセル電流源ま
での間に設けられた負荷部と、から構成することができ
る。そして感知ノードの制御手段をなすトランジスタグ
ループは、制御信号に応答するインバータトランジスタ
と、感知ノードに接続されて前記インバータの出力によ
り制御される第１トランジスタと、この第１トランジス
タにより前記感知ノードから流れる電流に従って前記イ
ンバータの出力を接地電圧へつなぐ第２トランジスタ
と、からなるものとすることができる。
【００２０】また、基準ノードには、感知動作を制御す
る制御信号に応答してプリチャージ電圧を設定する制御
手段を設る。その基準ノードの制御手段は、制御信号に
応答して基準ノードからの電流路を形成するトランジス
タグループと、このトランジスタグループから基準電流
源までの間に設けられた負荷部と、から構成することが
できる。そして基準ノードの制御手段をなすトランジス
タグループは、制御信号に応答するインバータトランジ
スタと、基準ノードに接続されて前記インバータの出力
により制御される第１トランジスタと、この第１トラン
ジスタにより前記基準ノードから流れる電流に従って前
記インバータの出力を接地電圧へつなぐ第２トランジス
タと、からなるものとすることができる。
【００２１】更に、プリチャージ制御信号に応じて電源
電圧を感知ノード及び基準ノードへつなぐプリチャージ
トランジスタを備えるとよい。
【００２２】この本発明によれば、同じ電圧で制御され
て電源電圧を感知ノード及び基準ノードへつなぐ負荷ト
ランジスタと、制御信号に応じて前記感知ノードにプリ
チャージ電圧を設定する第１の制御手段と、この第１の
制御手段を介して前記感知ノードからセル状態に従う電
流を流すセル電流源と、前記制御信号に応じて前記基準
ノードにプリチャージ電圧を設定する第２の制御手段
と、この第２の制御手段を介して前記基準ノードから所
定の電流を流す基準電流源と、前記感知ノードの電圧と
前記基準ノードの電圧との差を増幅する差動増幅回路
と、を少なくとも備えてなる感知増幅器が提供される。
更に、プリチャージ制御信号に応じて電源電圧を感知ノ
ード及び基準ノードへつなぐプリチャージトランジスタ
を備えておくとよい。この場合も負荷トランジスタの同
一制御電圧は、基準ノードの電圧によるもの、或いは、
感知ノードの電圧によるもののいずれかとしておくこと
ができる。
【００２３】
【発明の実施の形態】以下、本発明の実施の形態につき
添付図面を参照して詳細に説明する。
【００２４】図３の回路図に本発明の感知増幅器の第１
実施形態を示し、その基準電圧及び感知電圧についての
グラフを図４に示してある。
【００２５】この第１実施形態の感知増幅器において
は、負荷トランジスタであるＰＭＯＳトランジスタ１０
４，２０４の両ゲートが接続線Ｌ１００により互いに接
続され、そして基準ノードＮ２のみにつなぐことで同じ
電圧、即ち基準電圧の１電圧で制御されるようにしてあ
る。その他は、図１に示す従来例と同構成であり、負荷
部１０８，２０８についても従来同様のものを使用する
ことができる。
【００２６】このように、基準電流の供給元であるＰＭ
ＯＳトランジスタ１０４のゲートと、セル電流（感知電
流）の供給元であるＰＭＯＳトランジスタ２０４のゲー
トとを共通電圧で制御しておくと、２つの負荷トランジ
スタ１０４，２０４は、カレントミラーのような動作を
行って常に同電流を供給することになる。
【００２７】即ちまず、オフセルを読み取る場合につい
てみてみると、セル電流に従うセル電流源２０７による
電流が発生しないのでノードＮ２０から放出される電流
はなく、一方、ＰＭＯＳトランジスタ２０４は、ノード
Ｎ２の電圧に応じるためオフすることなく、ＰＭＯＳト
ランジスタ１０４と同等の電流をノードＮ２０へ供給す
るので、ノードＮ２０における感知電圧は素早く且つ大
きく上昇することができる。これに対しノードＮ２の基
準電圧は、基準電圧発生回路１００が従来同様の構成を
もつので、従来同様一定に保持される。従って、ノード
Ｎ２０の感知電圧とノードＮ２の基準電圧との差は、従
来より更に大きく広がることになる。
【００２８】また、オンセルを読み取る場合についてみ
ると、ノードＮ２０に設定されたプリチャージ電圧はセ
ル電流に従うセル電流源２０７による電流で放電される
が、これによりノードＮ２０の電圧が下がると、従来で
はＰＭＯＳトランジスタ２０４の導電度が増してノード
Ｎ２０への供給電流量が増える結果となっていた。これ
に対し、本第１実施形態では、ＰＭＯＳトランジスタ２
０４がノードＮ２の電圧に従うため、ノードＮ２０の電
圧が下がっても電流供給量は変化せず、従ってノードＮ
２０における感知電圧は素早く且つ大きく下降すること
ができる。一方、ノードＮ２の基準電圧は従来同様に一
定に保持されるので、ノードＮ２の基準電圧とノードＮ
２０の感知電圧との差は大きく広がることとなる。
【００２９】図５には、第２実施形態の感知増幅器の回
路図を示してあり、図６にその基準電圧及び感知電圧の
グラフを示している。
【００３０】この第２実施形態では、負荷トランジスタ
のＰＭＯＳトランジスタ１０４，２０４の両ゲートを接
続線Ｌ２００によりつないで感知ノードＮ２０のみへ接
続し、感知電圧の１電圧で制御してある。従って図３の
第１実施形態同様に、２つの負荷トランジスタ１０４，
２０４はカレントミラーのような動作を行って常に同じ
電流を供給する。
【００３１】この場合のオフセル読出では、セル電流源
２０７による電流が流れずノードＮ２０の電圧が上昇す
ると、感知電流供給元のＰＭＯＳトランジスタ２０４が
従来同様に動作してオフするのに伴って、基準電流供給
元のＰＭＯＳトランジスタ１０４もノードＮ２０の電圧
に従うためオフすることになる。従って、ノードＮ２へ
の電流供給が細っていく一方で基準電流源１０７による
電流が流れるので、ノードＮ２の電圧は下降し、その結
果、ノードＮ２の基準電圧とノードＮ２０の感知電圧と
の差は大きく広がることになる。
【００３２】また、オンセル読出では、セル電流源２０
７による電流が流れてノードＮ２０の電圧が下降する
と、ＰＭＯＳトランジスタ２０４の導電度が従来同様に
増すのに伴って、ＰＭＯＳトランジスタ１０４もノード
Ｎ２０の電圧降下に従うため導電度が上がる。従って、
基準電流源１０７による電流が一定なのに対してノード
Ｎ２への電流供給は増えるので、ノードＮ２の電圧は上
昇し、その結果、ノードＮ２の基準電圧とノードＮ２０
の感知電圧との差は大きく広がることになる。
【００３３】
【発明の効果】本発明の感知増幅器によれば、感知動作
で電流供給元となる基準と感知の負荷トランジスタにつ
いて同じ電圧で制御する方式としたことにより、セルデ
ータによる感知電圧の変化量を大きくする、或いは、セ
ルデータに応じて基準電圧を高低に調整することがで
き、基準電圧と感知電圧との差を迅速に大きく広げら
れ、差動増幅回路の感知速度及び感度を向上させること
が可能である。従って、特に低電圧型の半導体メモリ装
置の高速化に貢献する。
【図面の簡単な説明】
【図１】従来の感知増幅器を示した回路図。
【図２】図１の感知増幅器における基準電圧と感知電圧
の関係を示した縦軸＝電圧、横軸＝時間のグラフ。
【図３】本発明による感知増幅器の第１実施形態を示し
た回路図。
【図４】図３の感知増幅器における基準電圧と感知電圧
の関係を示した縦軸＝電圧、横軸＝時間のグラフ。
【図５】本発明による感知増幅器の第２実施形態を示し
た回路図。
【図６】図５の感知増幅器における基準電圧と感知電圧
の関係を示した縦軸＝電圧、横軸＝時間のグラフ。
【符号の説明】
１００ 基準電圧発生回路 １０１，１０２，１０５，１０６ トランジスタグルー
プ（制御手段） １０３ プリチャージトランジスタ １０４ 負荷トランジスタ １０７ 基準電流源 １０８ 負荷部（制御手段） ２００ 感知電圧発生回路 ２０１，２０２，２０５，２０６ トランジスタグルー
プ（制御手段） ２０３ プリチャージトランジスタ ２０４ 負荷トランジスタ ２０７ セル電流源 ２０８ 負荷部（制御手段） ３００ 差動増幅回路

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 電源電圧側の負荷トランジスタ及び接地
    電圧側のセル電流源から感知ノードに設定される感知電
    圧と、電源電圧側の負荷トランジスタ及び接地電圧側の
    基準電流源から基準ノードに設定される基準電圧と、を
    差動増幅する感知増幅器において、 前記感知ノード及び前記基準ノードの負荷トランジスタ
    を同じ電圧で制御するようにしたことを特徴とする感知
    増幅器。
  2. 【請求項２】 感知ノードには、感知動作を制御する制
    御信号に応答してプリチャージ電圧を設定する制御手段
    が設けられる請求項１記載の感知増幅器。
  3. 【請求項３】 感知ノードの制御手段は、制御信号に応
    答して感知ノードからの電流路を形成するトランジスタ
    グループと、このトランジスタグループからセル電流源
    までの間に設けられた負荷部と、から構成される請求項
    ２記載の感知増幅器。
  4. 【請求項４】 感知ノードの制御手段をなすトランジス
    タグループは、制御信号に応答するインバータトランジ
    スタと、感知ノードに接続されて前記インバータの出力
    により制御される第１トランジスタと、この第１トラン
    ジスタにより前記感知ノードから流れる電流に従って前
    記インバータの出力を接地電圧へつなぐ第２トランジス
    タと、からなるものである請求項３記載の感知増幅器。
  5. 【請求項５】 基準ノードには、感知動作を制御する制
    御信号に応答してプリチャージ電圧を設定する制御手段
    が設けられる請求項１〜４のいずれか１項に記載の感知
    増幅器。
  6. 【請求項６】 基準ノードの制御手段は、制御信号に応
    答して基準ノードからの電流路を形成するトランジスタ
    グループと、このトランジスタグループから基準電流源
    までの間に設けられた負荷部と、から構成される請求項
    ５記載の感知増幅器。
  7. 【請求項７】 基準ノードの制御手段をなすトランジス
    タグループは、制御信号に応答するインバータトランジ
    スタと、基準ノードに接続されて前記インバータの出力
    により制御される第１トランジスタと、この第１トラン
    ジスタにより前記基準ノードから流れる電流に従って前
    記インバータの出力を接地電圧へつなぐ第２トランジス
    タと、からなるものである請求項６記載の感知増幅器。
  8. 【請求項８】 プリチャージ制御信号に応じて電源電圧
    を感知ノード及び基準ノードへつなぐプリチャージトラ
    ンジスタを備える請求項２〜７のいずれか１項に記載の
    感知増幅器。
  9. 【請求項９】 負荷トランジスタの制御電圧が基準電圧
    によるものである請求項１〜８のいずれか１項に記載の
    感知増幅器。
  10. 【請求項１０】 負荷トランジスタの制御電圧が感知電
    圧によるものである請求項１〜８のいずれか１項に記載
    の感知増幅器。
  11. 【請求項１１】 同じ電圧で制御されて電源電圧を感知
    ノード及び基準ノードへつなぐ負荷トランジスタと、制
    御信号に応じて前記感知ノードにプリチャージ電圧を設
    定する第１の制御手段と、この第１の制御手段を介して
    前記感知ノードからセル状態に従う電流を流すセル電流
    源と、前記制御信号に応じて前記基準ノードにプリチャ
    ージ電圧を設定する第２の制御手段と、この第２の制御
    手段を介して前記基準ノードから所定の電流を流す基準
    電流源と、前記感知ノードの電圧と前記基準ノードの電
    圧との差を増幅する差動増幅回路と、を少なくとも備え
    てなる感知増幅器。
  12. 【請求項１２】 プリチャージ制御信号に応じて電源電
    圧を感知ノード及び基準ノードへつなぐプリチャージト
    ランジスタを備える請求項１１記載の感知増幅器。
  13. 【請求項１３】 負荷トランジスタの制御電圧が基準ノ
    ードの電圧によるものである請求項１１又は請求項１２
    記載の感知増幅器。
  14. 【請求項１４】 負荷トランジスタの制御電圧が感知ノ
    ードの電圧によるものである請求項１１又は請求項１２
    記載の感知増幅器。
JP10695097A 1996-04-24 1997-04-24 感知増幅器 Pending JPH1069787A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960012701A KR100205530B1 (ko) 1996-04-24 1996-04-24 감지 증폭기
KR1996P12701 1996-04-24

Publications (1)

Publication Number Publication Date
JPH1069787A true JPH1069787A (ja) 1998-03-10

Family

ID=19456576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10695097A Pending JPH1069787A (ja) 1996-04-24 1997-04-24 感知増幅器

Country Status (4)

Country Link
US (1) US5856748A (ja)
JP (1) JPH1069787A (ja)
KR (1) KR100205530B1 (ja)
TW (1) TW464867B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176287A (ja) * 1999-12-06 2001-06-29 Samsung Electronics Co Ltd 半導体メモリ装置及びそれの読み出し方法

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3968818B2 (ja) * 1997-05-26 2007-08-29 富士通株式会社 アンプ
KR100267012B1 (ko) * 1997-12-30 2000-10-02 윤종용 반도체 메모리 장치의 감지 증폭기
US6222592B1 (en) * 1998-01-13 2001-04-24 Samsung Electronics Co., Ltd. TV receiver equalizer storing channel characterizations for each TV channel between times of reception therefrom
DE69827109D1 (de) * 1998-02-13 2004-11-25 St Microelectronics Srl Abfühlverstärker für nichtflüchtigen Speicher mit niedriger Spannung
JP3237610B2 (ja) * 1998-05-19 2001-12-10 日本電気株式会社 不揮発性半導体記憶装置
US6433590B1 (en) * 1998-12-18 2002-08-13 Samsung Electronics Co., Ltd. Current mirror type sense amplifier circuits for semiconductor memory devices and methods of operating same
US7031214B2 (en) * 1999-01-14 2006-04-18 Silicon Storage Technology, Inc. Digital multilevel memory system having multistage autozero sensing
US6975539B2 (en) * 1999-01-14 2005-12-13 Silicon Storage Technology, Inc. Digital multilevel non-volatile memory system
US6956779B2 (en) * 1999-01-14 2005-10-18 Silicon Storage Technology, Inc. Multistage autozero sensing for a multilevel non-volatile memory integrated circuit system
US7139196B2 (en) * 1999-01-14 2006-11-21 Silicon Storage Technology, Inc. Sub-volt sensing for digital multilevel flash memory
KR100336840B1 (ko) * 1999-06-10 2002-05-16 윤종용 반도체 메모리 장치의 감지 증폭기
US6232801B1 (en) 1999-08-04 2001-05-15 Vlsi Technology, Inc. Comparators and comparison methods
DE10053374C2 (de) * 2000-10-27 2002-11-07 Infineon Technologies Ag Bipolarer Komparator
JP2002237193A (ja) * 2001-02-13 2002-08-23 Mitsubishi Electric Corp 不揮発性半導体記憶装置
KR100382734B1 (ko) * 2001-02-26 2003-05-09 삼성전자주식회사 전류소모가 작고 ｄｃ전류가 작은 반도체 메모리장치의입출력라인 감지증폭기
US6707715B2 (en) * 2001-08-02 2004-03-16 Stmicroelectronics, Inc. Reference generator circuit and method for nonvolatile memory devices
US6940772B1 (en) 2002-03-18 2005-09-06 T-Ram, Inc Reference cells for TCCT based memory cells
US7123508B1 (en) 2002-03-18 2006-10-17 T-Ram, Inc. Reference cells for TCCT based memory cells
US6850096B2 (en) * 2002-05-10 2005-02-01 Yoshio Nishida Interpolating sense amplifier circuits and methods of operating the same
TW583677B (en) * 2002-07-25 2004-04-11 Ememory Technology Inc Flash memory with sensing amplifier using load transistors driven by coupled gate voltages
EP1453061B1 (en) * 2003-02-27 2006-04-26 eMemory Technology Inc. Flash memory with sensing amplifier using load transistors driven by coupled gate voltages
JP2005141827A (ja) * 2003-11-06 2005-06-02 Sanyo Electric Co Ltd 半導体記憶装置およびその不揮発性メモリ検証方法、マイクロコンピュータおよびその不揮発性メモリ制御方法
JP4541355B2 (ja) * 2004-02-19 2010-09-08 スパンション エルエルシー 電流電圧変換回路
US7312641B2 (en) * 2004-12-28 2007-12-25 Spansion Llc Sense amplifiers with high voltage swing
TWI275243B (en) * 2005-09-14 2007-03-01 Princeton Technology Corp Voltage controlled amplifier for a signal processing system
CN101042923B (zh) * 2006-03-24 2010-05-12 财团法人工业技术研究院 读出放大器
WO2008047416A1 (fr) * 2006-10-18 2008-04-24 Spansion Llc Circuit de détection de tension
KR100781984B1 (ko) * 2006-11-03 2007-12-06 삼성전자주식회사 셀프 레퍼런스를 갖는 센스앰프 회로 및 그에 의한 센싱방법
US7477076B2 (en) * 2006-12-04 2009-01-13 International Business Machines Corporation Low-voltage, low-power-consumption, and high-speed differential current-sense amplification
US7382305B1 (en) * 2007-02-26 2008-06-03 Analog Devices, Inc. Reference generators for enhanced signal converter accuracy
CN101369450B (zh) * 2007-08-17 2011-03-16 财团法人工业技术研究院 相变存储器的感测电路及其感测方法
US20090102610A1 (en) * 2007-10-22 2009-04-23 The Stanley Works Rfid antenna selection system and method
JP2010055679A (ja) * 2008-08-27 2010-03-11 Toshiba Corp 半導体記憶装置及びその検査方法
KR20100098954A (ko) * 2009-03-02 2010-09-10 삼성전자주식회사 레벨 검출기 및 이를 구비하는 전압 발생기
US20120235708A1 (en) * 2011-03-16 2012-09-20 Mark Slamowitz Method and System for High Speed Differential Synchronous Sense Amplifier
US8378716B2 (en) * 2011-07-08 2013-02-19 National Tsing Hua University Bulk-driven current-sense amplifier and operating method thereof
CN103383857B (zh) * 2012-05-04 2016-03-16 北京兆易创新科技股份有限公司 灵敏放大器电路
CN103854698B (zh) * 2012-11-29 2017-05-31 华邦电子股份有限公司 闪存存储器的感测放大器
US10783066B2 (en) * 2016-02-24 2020-09-22 Micro Focus Llc Application content display at target screen resolutions
KR102508532B1 (ko) * 2016-05-02 2023-03-09 삼성전자주식회사 감지 증폭기 및 이를 포함하는 메모리 장치
US11978518B2 (en) * 2021-06-18 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Sense amplifier control

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4670675A (en) * 1986-02-07 1987-06-02 Advanced Micro Devices, Inc. High gain sense amplifier for small current differential
JPS62197996A (ja) * 1986-02-24 1987-09-01 Toshiba Corp 半導体メモリのセンスアンプ
US5638322A (en) * 1995-07-19 1997-06-10 Cypress Semiconductor Corp. Apparatus and method for improving common mode noise rejection in pseudo-differential sense amplifiers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176287A (ja) * 1999-12-06 2001-06-29 Samsung Electronics Co Ltd 半導体メモリ装置及びそれの読み出し方法
JP4495854B2 (ja) * 1999-12-06 2010-07-07 三星電子株式会社 半導体メモリ装置及びそれの読み出し方法

Also Published As

Publication number Publication date
KR100205530B1 (ko) 1999-07-01
KR970071820A (ko) 1997-11-07
US5856748A (en) 1999-01-05
TW464867B (en) 2001-11-21

Similar Documents

Publication Publication Date Title
JPH1069787A (ja) 感知増幅器
JP2647527B2 (ja) センス増幅回路
JP3259243B2 (ja) 半導体メモリ装置の感知増幅器
JP3886669B2 (ja) 半導体記憶装置
KR100386085B1 (ko) 고전압 발생회로
JP3474068B2 (ja) 差動増幅器
JP3323119B2 (ja) 半導体集積回路装置
US7483306B2 (en) Fast and accurate sensing amplifier for low voltage semiconductor memory
JP2784023B2 (ja) Ｍｏｓ・ｅｐ ｒｏｍメモリにおけるマトリックスセルの状態を検知するための回路
JP3532721B2 (ja) 定電圧発生回路
JP2000243096A (ja) パルス発生回路及び半導体メモリ
JP2002260393A (ja) 昇圧電圧発生回路
US6721218B2 (en) Semiconductor memory device and data read method thereof
US6885250B1 (en) Cascode amplifier circuit for generating and maintaining a fast, stable and accurate bit line voltage
JP2004032689A (ja) 電流センス増幅器
US6870783B2 (en) Mode entrance control circuit and mode entering method in semiconductor memory device
JP7273599B2 (ja) 半導体装置およびメモリの読み出し方法
JPH10125084A (ja) 電流増幅器
JP2002260392A (ja) 半導体記憶装置の基準電圧発生回路及びメモリ読出回路
JPH10134574A (ja) 半導体メモリ装置
JP2934520B2 (ja) レベル判定回路
US5565802A (en) Semiconductor device with differential amplifier operable at high speed
JP2985526B2 (ja) センスアンプ回路
JPH06314490A (ja) 半導体ｉｃチップ内蔵用のデータアンプ
JP3498451B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040608

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040824

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040827

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040902

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040907

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050411