JPH1064168A - データ記録装置 - Google Patents
データ記録装置Info
- Publication number
- JPH1064168A JPH1064168A JP21868096A JP21868096A JPH1064168A JP H1064168 A JPH1064168 A JP H1064168A JP 21868096 A JP21868096 A JP 21868096A JP 21868096 A JP21868096 A JP 21868096A JP H1064168 A JPH1064168 A JP H1064168A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- recording
- signal
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
- Rotational Drive Of Disk (AREA)
Abstract
(57)【要約】
【課題】 この発明は、所望のゾーンへ移動した際に、
そのゾーンの回転数に達する前でしかも回転数が安定し
ていなくても記録動作を行うことができ、データを記録
する際のアクセス時間を短縮することができる。 【解決手段】 この発明は、ゾーンごとに光ディスク1
の回転数の異るMCLV方式の光ディスク装置におい
て、ゾーンを移動してデータの記録を行う場合に、記録
を行うゾーンに対応する回転数の±20%の回転数に達
した際に、データの記録が行えるようにしたものであ
る。
そのゾーンの回転数に達する前でしかも回転数が安定し
ていなくても記録動作を行うことができ、データを記録
する際のアクセス時間を短縮することができる。 【解決手段】 この発明は、ゾーンごとに光ディスク1
の回転数の異るMCLV方式の光ディスク装置におい
て、ゾーンを移動してデータの記録を行う場合に、記録
を行うゾーンに対応する回転数の±20%の回転数に達
した際に、データの記録が行えるようにしたものであ
る。
Description
【0001】
【発明の属する技術分野】この発明は、たとえば複数の
トラックずつの複数のゾーンからなる光ディスクに対し
て、各ゾーンごとに異なった回転数で回転することによ
りデータの記録を行う光ディスク装置等のデータ記録装
置に関する。
トラックずつの複数のゾーンからなる光ディスクに対し
て、各ゾーンごとに異なった回転数で回転することによ
りデータの記録を行う光ディスク装置等のデータ記録装
置に関する。
【0002】
【従来の技術】近年、光ディスクを半径方向に複数のト
ラックからなる複数のゾーンに分割し、それぞれのゾー
ンについて1トラック当りのセクタ数が同じものとなっ
ており、ゾーンごとに1トラック当りのセクタ数が異な
っている。光ディスクに対してデータの記録あるいは記
録されているデータの再生を行う際、光ディスクを各ゾ
ーンごとに異なった回転数で回転することにより、光学
ヘッドによりデータの記録、あるいは記録されているデ
ータの再生を行うようになっている。この光学ヘッドは
光ディスクの半径方向に移動することにより、所定のト
ラックでデータの記録、あるいは記録されているデータ
の再生を行うようになっている。
ラックからなる複数のゾーンに分割し、それぞれのゾー
ンについて1トラック当りのセクタ数が同じものとなっ
ており、ゾーンごとに1トラック当りのセクタ数が異な
っている。光ディスクに対してデータの記録あるいは記
録されているデータの再生を行う際、光ディスクを各ゾ
ーンごとに異なった回転数で回転することにより、光学
ヘッドによりデータの記録、あるいは記録されているデ
ータの再生を行うようになっている。この光学ヘッドは
光ディスクの半径方向に移動することにより、所定のト
ラックでデータの記録、あるいは記録されているデータ
の再生を行うようになっている。
【0003】上記回転数は、光ディスクの内側から外側
に行くにしたがって、徐々に遅くなるようになってい
る。このような光ディスク装置では、データの記録を行
う際に、記録を行うゾーンの回転数に達し、回転が安定
してからでないとデータの記録を行うことができなかっ
た。すなわち、力学的に、回転が安定するまで時間がか
かってしまっていた。
に行くにしたがって、徐々に遅くなるようになってい
る。このような光ディスク装置では、データの記録を行
う際に、記録を行うゾーンの回転数に達し、回転が安定
してからでないとデータの記録を行うことができなかっ
た。すなわち、力学的に、回転が安定するまで時間がか
かってしまっていた。
【0004】
【発明が解決しようとする課題】上記したように、ゾー
ンごとに異なった回転数で回転することによりデータの
記録を行うものにおいて、データの記録を行う際に、記
録を行うゾーンの回転数に達し、回転が安定してからで
ないとデータの記録を行うことができ図、アクセス時間
がかかってしまうという欠点を除去するもので、所望の
ゾーンへ移動した際に、そのゾーンの回転数に達する前
でしかも回転数が安定していなくても記録動作を行うこ
とができ、データを記録する際のアクセス時間を短縮す
ることができるデータ記録装置を提供することを目的と
する。
ンごとに異なった回転数で回転することによりデータの
記録を行うものにおいて、データの記録を行う際に、記
録を行うゾーンの回転数に達し、回転が安定してからで
ないとデータの記録を行うことができ図、アクセス時間
がかかってしまうという欠点を除去するもので、所望の
ゾーンへ移動した際に、そのゾーンの回転数に達する前
でしかも回転数が安定していなくても記録動作を行うこ
とができ、データを記録する際のアクセス時間を短縮す
ることができるデータ記録装置を提供することを目的と
する。
【0005】
【課題を解決するための手段】この発明のデータ記録装
置は、うずまき状又は同心円状のデータを記録するグル
ーブおよびランドを有し、一定長のグルーブおよびラン
ドからなりアドレスデータからなるヘッダ部とデータが
記録されるデータ領域とからなる複数の記録領域を有
し、複数のグルーブおよびランドずつのゾーンからなる
光ディスクにデータを記録するものにおいて、上記光デ
ィスクに対してデータの記録を行う光学ヘッド、上記光
ディスクを各ゾーンごとに異なった回転数で回転する回
転手段、上記光学ヘッドを上記光ディスクの半径方向へ
移動することにより所定のゾーンへ移動する移動手段、
上記光ディスクの各ゾーンごとの回転数に対応する速度
データを記憶している記憶手段、上記移動手段により光
学ヘッドを移動して別のゾーンでの記録を行う際に、移
動先のゾーンに対応する速度データを上記記憶手段から
読出す読出手段、この読出手段により読出される速度デ
ータで上記回転手段を回転する処理手段、上記移動先の
ゾーンの回転数に達する前の回転数に対応する第1のク
ロック信号を発生する第1の発生手段、この第1の発生
手段により発生される第1のクロック信号に応じて上記
光学ヘッドにより再生される再生データによりヘッダ部
を検知してヘッダ検知信号を出力する出力手段、この出
力手段により出力されるヘッダ検知信号の間隔に応じた
第2のクロック信号を発生する第2の発生手段、および
この第2の発生手段により発生される第2のクロック信
号に基づいてデータの記録を行う記録手段から構成され
ている。
置は、うずまき状又は同心円状のデータを記録するグル
ーブおよびランドを有し、一定長のグルーブおよびラン
ドからなりアドレスデータからなるヘッダ部とデータが
記録されるデータ領域とからなる複数の記録領域を有
し、複数のグルーブおよびランドずつのゾーンからなる
光ディスクにデータを記録するものにおいて、上記光デ
ィスクに対してデータの記録を行う光学ヘッド、上記光
ディスクを各ゾーンごとに異なった回転数で回転する回
転手段、上記光学ヘッドを上記光ディスクの半径方向へ
移動することにより所定のゾーンへ移動する移動手段、
上記光ディスクの各ゾーンごとの回転数に対応する速度
データを記憶している記憶手段、上記移動手段により光
学ヘッドを移動して別のゾーンでの記録を行う際に、移
動先のゾーンに対応する速度データを上記記憶手段から
読出す読出手段、この読出手段により読出される速度デ
ータで上記回転手段を回転する処理手段、上記移動先の
ゾーンの回転数に達する前の回転数に対応する第1のク
ロック信号を発生する第1の発生手段、この第1の発生
手段により発生される第1のクロック信号に応じて上記
光学ヘッドにより再生される再生データによりヘッダ部
を検知してヘッダ検知信号を出力する出力手段、この出
力手段により出力されるヘッダ検知信号の間隔に応じた
第2のクロック信号を発生する第2の発生手段、および
この第2の発生手段により発生される第2のクロック信
号に基づいてデータの記録を行う記録手段から構成され
ている。
【0006】
【発明の実施の形態】以下、この発明の一実施例につい
て図面を参照して説明する。図1は、光ディスク装置を
示すものである。この光ディスク装置は光ディスク1に
対し集束光を用いてデータの記録、あるいは記録されて
いるデータの再生を行うものである。
て図面を参照して説明する。図1は、光ディスク装置を
示すものである。この光ディスク装置は光ディスク1に
対し集束光を用いてデータの記録、あるいは記録されて
いるデータの再生を行うものである。
【0007】上記光ディスク1は、例えばガラスあるい
はプラスチックス等で円形に形成された基板の表面にテ
ルルあるいはビスマス等の金属被膜層がドーナツ型にコ
ーティングされて構成され、同心円状あるいはスパイラ
ル状のグルーブおよびランドの両方を用いてデータの記
録あるいは記録されているデータの再生が行われ、マス
タリング工程で記録マークにより所定間隔ごとにアドレ
スデータが記録されている相変化形で書換え形のディス
クである。
はプラスチックス等で円形に形成された基板の表面にテ
ルルあるいはビスマス等の金属被膜層がドーナツ型にコ
ーティングされて構成され、同心円状あるいはスパイラ
ル状のグルーブおよびランドの両方を用いてデータの記
録あるいは記録されているデータの再生が行われ、マス
タリング工程で記録マークにより所定間隔ごとにアドレ
スデータが記録されている相変化形で書換え形のディス
クである。
【0008】上記光ディスク1は、図2に示すように、
半径方向に複数のトラックからなる複数のゾーン1a、
…に分割されている。各ゾーン1a、…に対するクロッ
ク信号は同一であり、各ゾーン1a、…に対する光ディ
スク1の回転数(速度)はそれぞれ異なったもの(内周
から外周に向かうのにしたがって遅くなる)となってお
り、各ゾーン1a、…ごとに1トラックずつのセクタ数
は異なったものとなっている。上記各ゾーン1a、…に
対する回転数としての速度データと1トラックずつのセ
クタ数との関係は、図3に示すようにメモリ2のテーブ
ル2aに記録されている。
半径方向に複数のトラックからなる複数のゾーン1a、
…に分割されている。各ゾーン1a、…に対するクロッ
ク信号は同一であり、各ゾーン1a、…に対する光ディ
スク1の回転数(速度)はそれぞれ異なったもの(内周
から外周に向かうのにしたがって遅くなる)となってお
り、各ゾーン1a、…ごとに1トラックずつのセクタ数
は異なったものとなっている。上記各ゾーン1a、…に
対する回転数としての速度データと1トラックずつのセ
クタ数との関係は、図3に示すようにメモリ2のテーブ
ル2aに記録されている。
【0009】上記光ディスク1の各ゾーン1a、…のト
ラックには、それぞれアドレス等が記録されているヘッ
ダ部11 、…が各セクタごとにあらかじめプリフォーマ
ッティングされている。
ラックには、それぞれアドレス等が記録されているヘッ
ダ部11 、…が各セクタごとにあらかじめプリフォーマ
ッティングされている。
【0010】上記光ディスク1の各ゾーン1a、…ごと
の1セクタごとのフォーマットが、図4に示されてい
る。図4において、1セクタは、2697バイト(byte
s)で構成され、128バイトのヘッダ領域(ヘッダ部1
1 に対応)、5バイトのミラーマーク領域、2564バ
イトの記録領域から構成されている。
の1セクタごとのフォーマットが、図4に示されてい
る。図4において、1セクタは、2697バイト(byte
s)で構成され、128バイトのヘッダ領域(ヘッダ部1
1 に対応)、5バイトのミラーマーク領域、2564バ
イトの記録領域から構成されている。
【0011】上記セクタに記録されるチャネルビット
は、8ビットのデータを16ビットのチャネルビットに
8−16コード変調された形式になっている。ヘッダ領
域は、光ディスクを製造する際に所定のデータが記録さ
れているエリアである。このヘッダ領域は、4つのアド
レス領域PID1、PID2、PID3、PID4によ
り構成されている。
は、8ビットのデータを16ビットのチャネルビットに
8−16コード変調された形式になっている。ヘッダ領
域は、光ディスクを製造する際に所定のデータが記録さ
れているエリアである。このヘッダ領域は、4つのアド
レス領域PID1、PID2、PID3、PID4によ
り構成されている。
【0012】各アドレス領域PID1〜4は、46バイ
トあるいは18バイトで構成され、36バイトあるいは
8バイトの同期コード部VFO(Variable Frequency O
scillator )、3バイトのアドレスマークAM(Addres
s Mark)、4バイトのアドレス部PID(Position Ide
ntifier )、2バイトの誤り検出コードIED(ID Err
or Detection Code)、1バイトのポストアンブルPA
(Postambles)により構成されている。
トあるいは18バイトで構成され、36バイトあるいは
8バイトの同期コード部VFO(Variable Frequency O
scillator )、3バイトのアドレスマークAM(Addres
s Mark)、4バイトのアドレス部PID(Position Ide
ntifier )、2バイトの誤り検出コードIED(ID Err
or Detection Code)、1バイトのポストアンブルPA
(Postambles)により構成されている。
【0013】アドレス領域PID1、PID3は、36
バイトの同期コード部VFO1を有し、アドレス領域P
ID2、PID4は、8バイトの同期コード部VFO2
を有している。
バイトの同期コード部VFO1を有し、アドレス領域P
ID2、PID4は、8バイトの同期コード部VFO2
を有している。
【0014】同期コード部VFO1、2は、PLLの引
き込みを行うための領域で、同期コード部VFO1はチ
ャネルビットで“010…”の連続を“36”バイト
(チャネルビットで646ビット)分記録(一定間隔の
パターンを記録)したものであり、同期コード部VFO
2はチャネルビットで“010…”の連続を“8”バイ
ト(チャネルビットで128ビット)分記録したもので
ある。
き込みを行うための領域で、同期コード部VFO1はチ
ャネルビットで“010…”の連続を“36”バイト
(チャネルビットで646ビット)分記録(一定間隔の
パターンを記録)したものであり、同期コード部VFO
2はチャネルビットで“010…”の連続を“8”バイ
ト(チャネルビットで128ビット)分記録したもので
ある。
【0015】アドレスマークAMは、どこからセクタア
ドレスが始まるかを示す“3”バイトの同期コードであ
る。このアドレスマークAMの各バイトのパターンは
“0100100000000100”というデータ部分には現れない特
殊なパターンが用いられる。
ドレスが始まるかを示す“3”バイトの同期コードであ
る。このアドレスマークAMの各バイトのパターンは
“0100100000000100”というデータ部分には現れない特
殊なパターンが用いられる。
【0016】アドレス部PID1〜4は、4バイトのア
ドレス情報としてのセクタアドレス(ID番号を含む)
が記録されている領域である。ID番号は、例えばPI
D1の場合は“1”で、1つのヘッダ部11 で4回重ね
書きしている内の何番目かを表す番号である。
ドレス情報としてのセクタアドレス(ID番号を含む)
が記録されている領域である。ID番号は、例えばPI
D1の場合は“1”で、1つのヘッダ部11 で4回重ね
書きしている内の何番目かを表す番号である。
【0017】誤り検出コードIEDは、セクタアドレス
(ID番号含む)に対するエラー(誤り)検出符号で、
読み込まれたPID内のエラーの有無を検出することが
できる。
(ID番号含む)に対するエラー(誤り)検出符号で、
読み込まれたPID内のエラーの有無を検出することが
できる。
【0018】ポストアンブルPAは、復調に必要なステ
ート情報を含んでおり、ヘッダ部11 がスペースで終了
するよう極性調整の役割も持つ。ミラーマーク領域は、
トラック差信号のオフセット補正、ランド/グルーブ切
り替え信号のタイミング発生等に利用される。
ート情報を含んでおり、ヘッダ部11 がスペースで終了
するよう極性調整の役割も持つ。ミラーマーク領域は、
トラック差信号のオフセット補正、ランド/グルーブ切
り替え信号のタイミング発生等に利用される。
【0019】記録領域は、17〜19バイトのギャップ
領域、50バイトのVFO3領域、2418バイトのデ
ータ領域、30バイトのガードデータ領域、および47
〜49バイトのバッファ領域により構成されている。
領域、50バイトのVFO3領域、2418バイトのデ
ータ領域、30バイトのガードデータ領域、および47
〜49バイトのバッファ領域により構成されている。
【0020】ギャップ領域は、何も書かない領域であ
る。VFO3領域もPLLロック用の領域ではあるが、
同一パターンの中に同期コードを挿入し、バイト境界の
同期をとることも目的とする領域である。
る。VFO3領域もPLLロック用の領域ではあるが、
同一パターンの中に同期コードを挿入し、バイト境界の
同期をとることも目的とする領域である。
【0021】データ領域は、同期コード、ECC(Erro
r Collection Code )、EDC(Error Detection Cod
e)、ユーザデータ等から構成される領域である。ガー
ドデータ領域は、相変化記録媒体特有の繰り返し記録時
の終端劣化がデータ領域にまで及ばないようにするため
に設けられた領域である。
r Collection Code )、EDC(Error Detection Cod
e)、ユーザデータ等から構成される領域である。ガー
ドデータ領域は、相変化記録媒体特有の繰り返し記録時
の終端劣化がデータ領域にまで及ばないようにするため
に設けられた領域である。
【0022】バッファ領域は、データ領域が次のヘッダ
部11 にかからないように、光ディスク1を回転するモ
ータの回転変動などを吸収するために設けられた領域で
ある。
部11 にかからないように、光ディスク1を回転するモ
ータの回転変動などを吸収するために設けられた領域で
ある。
【0023】ギャップ領域が、17〜19バイトという
表現になっているのは、ランダムシフトを行うからであ
る。ランダムシフトとは相変化記録媒体の繰り返し記録
劣化を緩和するため、データの書き始めの位置をずらす
ことである。ランダムシフトの長さはデータ領域の最後
尾に位置するバッファ領域の長さで調整され、1つのセ
クタ全体の長さは2697バイト一定である。
表現になっているのは、ランダムシフトを行うからであ
る。ランダムシフトとは相変化記録媒体の繰り返し記録
劣化を緩和するため、データの書き始めの位置をずらす
ことである。ランダムシフトの長さはデータ領域の最後
尾に位置するバッファ領域の長さで調整され、1つのセ
クタ全体の長さは2697バイト一定である。
【0024】また、図1において、光ディスク1はモー
タ3によって例えば、ゾーンごとに異なった回転数で回
転される。このモータ3は、モータ制御回路4により制
御される。光ディスク1に対するデータの記録、再生
は、光学ヘッド5によって行われる。光学ヘッド5は、
リニアモータ6の可動部を構成する駆動コイル7に固定
されており、その駆動コイル7はリニアモータ制御回路
8に接続される。
タ3によって例えば、ゾーンごとに異なった回転数で回
転される。このモータ3は、モータ制御回路4により制
御される。光ディスク1に対するデータの記録、再生
は、光学ヘッド5によって行われる。光学ヘッド5は、
リニアモータ6の可動部を構成する駆動コイル7に固定
されており、その駆動コイル7はリニアモータ制御回路
8に接続される。
【0025】リニアモータ制御回路8に速度検出器9が
接続され、その速度検出器9で検出される光学ヘッド5
の速度信号がリニアモータ制御回路8に送られる。リニ
アモータ6の固定部に、図示しない永久磁石が設けられ
ており、上記駆動コイル7がリニアモータ制御回路8に
よって励磁されることにより、光学ヘッド5が光ディス
ク1の半径方向に移動される。
接続され、その速度検出器9で検出される光学ヘッド5
の速度信号がリニアモータ制御回路8に送られる。リニ
アモータ6の固定部に、図示しない永久磁石が設けられ
ており、上記駆動コイル7がリニアモータ制御回路8に
よって励磁されることにより、光学ヘッド5が光ディス
ク1の半径方向に移動される。
【0026】光学ヘッド5には、図示しないワイヤある
いは板ばねによって支持された対物レンズ10が設けら
れる。この対物レンズ10は、駆動コイル11の駆動に
よりフォーカシング方向(レンズの光軸方向)への移動
が可能で、また駆動コイル12の駆動によりトラッキン
グ方向(レンズの光軸と直交する方向)への移動が可能
である。
いは板ばねによって支持された対物レンズ10が設けら
れる。この対物レンズ10は、駆動コイル11の駆動に
よりフォーカシング方向(レンズの光軸方向)への移動
が可能で、また駆動コイル12の駆動によりトラッキン
グ方向(レンズの光軸と直交する方向)への移動が可能
である。
【0027】レーザ制御回路13の駆動制御により、半
導体レーザ発振器9からレーザ光ビームが発せられる。
レーザ制御回路13は、変調回路14とレーザ駆動回路
15からなり、PLL回路16から供給される記録用ク
ロック信号に同期して動作する。変調回路14は、エラ
ー訂正回路32から供給される記録データを記録に適し
た信号つまり8−16変調データに変調する。レーザ駆
動回路15は、変調回路14からの8−16変調データ
に応じて、半導体レーザ発振器(あるいはアルゴンネオ
ンレーザ発振器)19を駆動する。
導体レーザ発振器9からレーザ光ビームが発せられる。
レーザ制御回路13は、変調回路14とレーザ駆動回路
15からなり、PLL回路16から供給される記録用ク
ロック信号に同期して動作する。変調回路14は、エラ
ー訂正回路32から供給される記録データを記録に適し
た信号つまり8−16変調データに変調する。レーザ駆
動回路15は、変調回路14からの8−16変調データ
に応じて、半導体レーザ発振器(あるいはアルゴンネオ
ンレーザ発振器)19を駆動する。
【0028】PLL(Phase Locked Loop )回路16
は、記録時、水晶発振器17から発せられる基本クロッ
ク信号をCPU30により設定される分周値で分周ある
いは光ディスク1上のヘッダ部11 が再生される時間間
隔(ヘッダ間隔)に対応した周波数に分周し、これによ
り記録用のクロック信号を発生すると共に、再生時は、
再生した同期コードに対応の再生用クロック信号を発生
するものである。また、PLL回路16は、CPU30
からの制御信号とデータ再生回路18の2値化回路41
からの信号に応じて、記録用あるいは再生用のクロック
信号を選択的に出力する。
は、記録時、水晶発振器17から発せられる基本クロッ
ク信号をCPU30により設定される分周値で分周ある
いは光ディスク1上のヘッダ部11 が再生される時間間
隔(ヘッダ間隔)に対応した周波数に分周し、これによ
り記録用のクロック信号を発生すると共に、再生時は、
再生した同期コードに対応の再生用クロック信号を発生
するものである。また、PLL回路16は、CPU30
からの制御信号とデータ再生回路18の2値化回路41
からの信号に応じて、記録用あるいは再生用のクロック
信号を選択的に出力する。
【0029】半導体レーザ発振器19から発せられるレ
ーザ光ビームは、コリメータレンズ20、ハーフプリズ
ム21、対物レンズ10を介して光ディスク1上に照射
される。光ディスク1からの反射光は、対物レンズ1
0、ハーフプリズム21、集光レンズ22、およびシリ
ンドリカルレンズ23を介して、光検出器24に導かれ
る。
ーザ光ビームは、コリメータレンズ20、ハーフプリズ
ム21、対物レンズ10を介して光ディスク1上に照射
される。光ディスク1からの反射光は、対物レンズ1
0、ハーフプリズム21、集光レンズ22、およびシリ
ンドリカルレンズ23を介して、光検出器24に導かれ
る。
【0030】光検出器24は、4分割の光検出セル24
a、24b、24c、24dにからなる。このうち、光
検出セル24aの出力信号は、増幅器25aを介して加
算器26aの一端に供給される。光検出セル24bの出
力信号は、増幅器25bを介して加算器26bの一端に
供給される。光検出セル24cの出力信号は、増幅器2
5cを介して加算器26aの他端に供給される。光検出
セル24dの出力信号は、増幅器25dを介して加算器
26bの他端に供給される。
a、24b、24c、24dにからなる。このうち、光
検出セル24aの出力信号は、増幅器25aを介して加
算器26aの一端に供給される。光検出セル24bの出
力信号は、増幅器25bを介して加算器26bの一端に
供給される。光検出セル24cの出力信号は、増幅器2
5cを介して加算器26aの他端に供給される。光検出
セル24dの出力信号は、増幅器25dを介して加算器
26bの他端に供給される。
【0031】さらに、光検出セル24aの出力信号は、
増幅器25aを介して加算器26cの一端に供給され
る。光検出セル24bの出力信号は、増幅器25bを介
して加算器26dの一端に供給される。光検出セル24
cの出力信号は、増幅器25cを介して加算器26dの
他端に供給される。光検出セル24dの出力信号は、増
幅器25dを介して加算器26cの他端に供給される。
増幅器25aを介して加算器26cの一端に供給され
る。光検出セル24bの出力信号は、増幅器25bを介
して加算器26dの一端に供給される。光検出セル24
cの出力信号は、増幅器25cを介して加算器26dの
他端に供給される。光検出セル24dの出力信号は、増
幅器25dを介して加算器26cの他端に供給される。
【0032】加算器26aの出力信号は差動増幅器OP
2の反転入力端に供給され、その差動増幅器OPの非反
転入力端に加算器26bの出力信号が供給される。差動
増幅器OP2は、加算器26a、26bの両出力信号の
差に応じた、フォーカス点に関する信号を出力する。こ
の出力はフォーカシング制御回路27に供給される。フ
ォーカシング制御回路27の出力信号は、フォーカシン
グ駆動コイル12に供給される。これにより、レーザ光
ビームが、光ディスク1上で常時ジャストフォーカスと
なる制御される。
2の反転入力端に供給され、その差動増幅器OPの非反
転入力端に加算器26bの出力信号が供給される。差動
増幅器OP2は、加算器26a、26bの両出力信号の
差に応じた、フォーカス点に関する信号を出力する。こ
の出力はフォーカシング制御回路27に供給される。フ
ォーカシング制御回路27の出力信号は、フォーカシン
グ駆動コイル12に供給される。これにより、レーザ光
ビームが、光ディスク1上で常時ジャストフォーカスと
なる制御される。
【0033】加算器26cの出力信号は差動増幅器OP
1の反転入力端に供給され、その差動増幅器OP1の非
反転入力端に加算器26dの出力信号が供給される。差
動増幅器OP1は、加算器26c、26dの両出力信号
の差に応じたトラック差信号を出力する。この出力はト
ラッキング制御回路28に供給される。トラッキング制
御回路28は、差動増幅器OP1からのトラック差信号
に応じてトラック駆動信号を作成する。
1の反転入力端に供給され、その差動増幅器OP1の非
反転入力端に加算器26dの出力信号が供給される。差
動増幅器OP1は、加算器26c、26dの両出力信号
の差に応じたトラック差信号を出力する。この出力はト
ラッキング制御回路28に供給される。トラッキング制
御回路28は、差動増幅器OP1からのトラック差信号
に応じてトラック駆動信号を作成する。
【0034】トラッキング制御回路28から出力される
トラック駆動信号は、トラッキング方向の駆動コイル1
1に供給される。また、トラッキング制御回路28で用
いられるトラック差信号が、リニアモータ制御回路8に
供給される。
トラック駆動信号は、トラッキング方向の駆動コイル1
1に供給される。また、トラッキング制御回路28で用
いられるトラック差信号が、リニアモータ制御回路8に
供給される。
【0035】上記フォーカシングおよびトラッキングが
なされることで、光検出器24の各光検出セル24a,
…24dの出力信号の和信号には、つまり加算器26
c、26dの両出力信号の加算である加算器26eの出
力信号には、トラック上に形成されたピット(記録デー
タ)からの反射率の変化が反映される。この信号は、デ
ータ再生回路18に供給される。データ再生回路18
は、PLL回路16からの再生用クロック信号に基づ
き、記録データを再生する。
なされることで、光検出器24の各光検出セル24a,
…24dの出力信号の和信号には、つまり加算器26
c、26dの両出力信号の加算である加算器26eの出
力信号には、トラック上に形成されたピット(記録デー
タ)からの反射率の変化が反映される。この信号は、デ
ータ再生回路18に供給される。データ再生回路18
は、PLL回路16からの再生用クロック信号に基づ
き、記録データを再生する。
【0036】また、データ再生回路18は、加算器26
eの出力信号とPLL回路16からの再生用クロック信
号とに基づいてプリフォーマットデータ内のセクタマー
クを検出すると共に、PLL回路16から供給される2
値化信号および再生用クロック信号に基づき、その2値
化信号からアドレス情報としてのトラック番号とセクタ
番号を再生する。
eの出力信号とPLL回路16からの再生用クロック信
号とに基づいてプリフォーマットデータ内のセクタマー
クを検出すると共に、PLL回路16から供給される2
値化信号および再生用クロック信号に基づき、その2値
化信号からアドレス情報としてのトラック番号とセクタ
番号を再生する。
【0037】データ再生回路18の再生データはバス2
9を介してエラー訂正回路32に供給される。エラー訂
正回路32は、再生データ内のエラー訂正コード(EC
C)によりエラーを訂正したり、あるいはインターフェ
ース回路35から供給される記録データにエラー訂正コ
ード(ECC)を付与してメモリ2に出力する。
9を介してエラー訂正回路32に供給される。エラー訂
正回路32は、再生データ内のエラー訂正コード(EC
C)によりエラーを訂正したり、あるいはインターフェ
ース回路35から供給される記録データにエラー訂正コ
ード(ECC)を付与してメモリ2に出力する。
【0038】このエラー訂正回路32でエラー訂正され
る再生データはバス29およびインターフェース回路3
5を介して外部装置としての光ディスク制御装置36に
供給される。光ディスク制御装置36から発せられる記
録データは、インターフェース回路35およびバス29
を介してエラー訂正回路32に供給される。
る再生データはバス29およびインターフェース回路3
5を介して外部装置としての光ディスク制御装置36に
供給される。光ディスク制御装置36から発せられる記
録データは、インターフェース回路35およびバス29
を介してエラー訂正回路32に供給される。
【0039】上記トラッキング制御回路28によって対
物レンズ10が移動されているとき、リニアモータ制御
回路8により、対物レンズ10が光学ヘッド5内の中心
位置近傍に位置するようリニアモータ6つまり光学ヘッ
ド5が移動される。
物レンズ10が移動されているとき、リニアモータ制御
回路8により、対物レンズ10が光学ヘッド5内の中心
位置近傍に位置するようリニアモータ6つまり光学ヘッ
ド5が移動される。
【0040】D/A変換器31は、フォーカシング制御
回路27、トラッキング制御回路28、リニアモータ制
御回路8と光ディスク装置の全体を制御するCPU30
との間でのデータの授受に用いられる。
回路27、トラッキング制御回路28、リニアモータ制
御回路8と光ディスク装置の全体を制御するCPU30
との間でのデータの授受に用いられる。
【0041】モータ制御回路4、リニアモータ制御回路
8、レーザ制御回路15、PLL回路16、データ再生
回路18、フォーカシング制御回路27、トラッキング
制御回路28、エラー訂正回路32等は、バス29を介
してCPU30によって制御される。CPU30は、メ
モリ2に記録されたプログラムによって所定の動作を行
う。
8、レーザ制御回路15、PLL回路16、データ再生
回路18、フォーカシング制御回路27、トラッキング
制御回路28、エラー訂正回路32等は、バス29を介
してCPU30によって制御される。CPU30は、メ
モリ2に記録されたプログラムによって所定の動作を行
う。
【0042】上記PLL回路16は、図5に示すよう
に、第1、第2の位相比較器41、42、選択回路4
3、平滑用フィルタ部44、電圧制御発振器45、第
1、第2、第3の分周器46、47、48、カウンタ4
9、ラッチ部50、およびインバータ回路51によって
構成されており、選択回路43、平滑用フィルタ部4
4、電圧制御発振器45はアナログ回路で、第1、第2
の位相比較器41、42、第1、第2、第3の分周器4
6、47、48、カウンタ49、ラッチ部50、および
インバータ回路51はディジタル回路である。このPL
L回路16は、1個の電圧制御発振器45(VOC)で
記録および再生用のクロック信号を発生することができ
るものである。このPLL回路16は、予想される周波
数に電圧制御発振器45の出力周波数を合わせる機能、
光ディスク1上のヘッダ部11 が再生される時間間隔
(ヘッダ間隔)に合わせて電圧制御発振器45の出力周
波数を保持する機能、再生された2値化信号によりクロ
ックとデータを解読する機能がある。
に、第1、第2の位相比較器41、42、選択回路4
3、平滑用フィルタ部44、電圧制御発振器45、第
1、第2、第3の分周器46、47、48、カウンタ4
9、ラッチ部50、およびインバータ回路51によって
構成されており、選択回路43、平滑用フィルタ部4
4、電圧制御発振器45はアナログ回路で、第1、第2
の位相比較器41、42、第1、第2、第3の分周器4
6、47、48、カウンタ49、ラッチ部50、および
インバータ回路51はディジタル回路である。このPL
L回路16は、1個の電圧制御発振器45(VOC)で
記録および再生用のクロック信号を発生することができ
るものである。このPLL回路16は、予想される周波
数に電圧制御発振器45の出力周波数を合わせる機能、
光ディスク1上のヘッダ部11 が再生される時間間隔
(ヘッダ間隔)に合わせて電圧制御発振器45の出力周
波数を保持する機能、再生された2値化信号によりクロ
ックとデータを解読する機能がある。
【0043】第1の位相比較器41は、ロックイン型の
位相比較器であり、上記データ再生回路18内の比較回
路61からの2値化信号(再生信号)と電圧制御発振器
45からのクロック信号との位相を比較し、その比較し
た位相差に比例したパルス幅を持つ信号を出力する。こ
の第1の位相比較器41からの信号は選択回路43に出
力され、クロック信号に同期したデータはデータ再生回
路43に出力される。
位相比較器であり、上記データ再生回路18内の比較回
路61からの2値化信号(再生信号)と電圧制御発振器
45からのクロック信号との位相を比較し、その比較し
た位相差に比例したパルス幅を持つ信号を出力する。こ
の第1の位相比較器41からの信号は選択回路43に出
力され、クロック信号に同期したデータはデータ再生回
路43に出力される。
【0044】第1の位相比較器41は、比較回路61か
らの2値化信号がパルスの周期が規則的ではない歯抜け
の信号が入力されても動作する構成となっている。第2
の位相比較器42は、プルイン型の位相比較器であり、
第2の分周器47からの信号と第3の分周器48からの
信号との位相を比較し、その比較した位相差、周波数差
に比例したパルス幅を持つ信号を出力する。この第2の
位相比較器42からの信号は選択回路43に出力され
る。
らの2値化信号がパルスの周期が規則的ではない歯抜け
の信号が入力されても動作する構成となっている。第2
の位相比較器42は、プルイン型の位相比較器であり、
第2の分周器47からの信号と第3の分周器48からの
信号との位相を比較し、その比較した位相差、周波数差
に比例したパルス幅を持つ信号を出力する。この第2の
位相比較器42からの信号は選択回路43に出力され
る。
【0045】選択回路43は、CPU30からのリード
/ライト信号に応じて、第1の位相比較器41からの信
号あるいは第2の位相比較器42からの信号を選択的に
平滑用フィルタ部44に出力する。リード/ライト信号
が「1」の場合(再生時)、第1の位相比較器41から
の信号を選択して平滑用フィルタ部44へ出力し、リー
ド/ライト信号が「0」の場合(記録時)、第2の位相
比較器42からの信号を選択して平滑用フィルタ部44
へ出力する。リード/ライト信号がローレベルの場合、
インバータ回路51の出力により、第2、第3の分周器
47、48が作動するようになっている。
/ライト信号に応じて、第1の位相比較器41からの信
号あるいは第2の位相比較器42からの信号を選択的に
平滑用フィルタ部44に出力する。リード/ライト信号
が「1」の場合(再生時)、第1の位相比較器41から
の信号を選択して平滑用フィルタ部44へ出力し、リー
ド/ライト信号が「0」の場合(記録時)、第2の位相
比較器42からの信号を選択して平滑用フィルタ部44
へ出力する。リード/ライト信号がローレベルの場合、
インバータ回路51の出力により、第2、第3の分周器
47、48が作動するようになっている。
【0046】平滑用フィルタ部44は、抵抗、コンデン
サ、反転アンプ、ダイオードなどから構成され、選択回
路43から供給される第1の位相比較器41からの信号
あるいは第2の位相比較器42からの信号の高調波を除
去する。平滑用フィルタ部44は、CPU30からの制
御信号によりデータの記録時と再生時とで、遮断周波数
を切換えている。平滑用フィルタ部44は、完全積分型
であり、高域の折点周波数を記録時には、再生時の1/
10程度に切換えることにより、ジッタを抑えることが
できる。平滑用フィルタ部44からの信号は電圧制御発
振器45に出力される。
サ、反転アンプ、ダイオードなどから構成され、選択回
路43から供給される第1の位相比較器41からの信号
あるいは第2の位相比較器42からの信号の高調波を除
去する。平滑用フィルタ部44は、CPU30からの制
御信号によりデータの記録時と再生時とで、遮断周波数
を切換えている。平滑用フィルタ部44は、完全積分型
であり、高域の折点周波数を記録時には、再生時の1/
10程度に切換えることにより、ジッタを抑えることが
できる。平滑用フィルタ部44からの信号は電圧制御発
振器45に出力される。
【0047】電圧制御発振器(VCO;voltage
control oscillator)45は、平
滑用フィルタ部44から供給される信号の電圧値(アナ
ログ値)に比例した周波数の2値のクロック信号を出力
する。
control oscillator)45は、平
滑用フィルタ部44から供給される信号の電圧値(アナ
ログ値)に比例した周波数の2値のクロック信号を出力
する。
【0048】この電圧制御発振器45のクロック信号
は、第1の位相比較器41と第3の分周器48に出力さ
れるとともに、データ再生回路18およびレーザ制御回
路13に出力される。
は、第1の位相比較器41と第3の分周器48に出力さ
れるとともに、データ再生回路18およびレーザ制御回
路13に出力される。
【0049】第1の分周器46は、水晶発振器17から
のたとえば30[MHz]の基準クロック信号を分周比
(1/56)で分周した分周信号を出力するものであ
る。第1の分周器46は、データ再生回路18内のヘッ
ダ検知信号発生回路70からのヘッダ検知信号によりト
リガされるようになっている。この第1の分周器46か
らの分周信号はカウンタ49に出力される。
のたとえば30[MHz]の基準クロック信号を分周比
(1/56)で分周した分周信号を出力するものであ
る。第1の分周器46は、データ再生回路18内のヘッ
ダ検知信号発生回路70からのヘッダ検知信号によりト
リガされるようになっている。この第1の分周器46か
らの分周信号はカウンタ49に出力される。
【0050】たとえば、水晶発振器17からの基準クロ
ック信号の周波数が30[MHz]の場合、その56分
周信号の周期は1.87[μm]となる。第2の分周器
47は、水晶発振器17からの基準クロック信号をラッ
チ部50により設定される分周比(1/M;Mは自然
数)で分周した分周信号を出力する。この第2の分周器
47からの分周信号は、第2の位相比較器42へ出力さ
れる。
ック信号の周波数が30[MHz]の場合、その56分
周信号の周期は1.87[μm]となる。第2の分周器
47は、水晶発振器17からの基準クロック信号をラッ
チ部50により設定される分周比(1/M;Mは自然
数)で分周した分周信号を出力する。この第2の分周器
47からの分周信号は、第2の位相比較器42へ出力さ
れる。
【0051】第3の分周器48は、電圧制御発振器45
からのクロック信号を分周比(1/770(10進))
で分周した分周信号を出力する。この第3の分周器48
からの分周信号は、第2の位相比較器42に出力され
る。
からのクロック信号を分周比(1/770(10進))
で分周した分周信号を出力する。この第3の分周器48
からの分周信号は、第2の位相比較器42に出力され
る。
【0052】カウンタ49は、データ再生回路18内の
ヘッダ検知信号発生回路70からのヘッダ検知信号をト
リガとして、第1の分周器46からの分周信号をカウン
トするものであり、最大1024進(10ビット)のバ
イナリカウンタである。このカウンタ49からのカウン
ト値はラッチ部50に出力される。
ヘッダ検知信号発生回路70からのヘッダ検知信号をト
リガとして、第1の分周器46からの分周信号をカウン
トするものであり、最大1024進(10ビット)のバ
イナリカウンタである。このカウンタ49からのカウン
ト値はラッチ部50に出力される。
【0053】ラッチ部50は、たとえば10ビット構成
で、データ再生回路18内のヘッダ検知信号発生回路7
0からのヘッダ検知信号をトリガとして、カウンタ49
からのカウント値をラッチしたり、CPU30からの回
転数に対応した速度データ(10ビット;目標の速度デ
ータから±20%の速度データ)が設定されるようにな
っている。この場合、現在の速度が目標の速度よりも遅
い場合、目標の速度データより−20%の速度データが
設定され、現在の速度が目標の速度よりも早い場合、目
標の速度データより+20%の速度データが設定され
る。現在の速度は、モータ制御回路4により測定される
ようになっている。このラッチ部50のラッチ出力
(M)は分周比(1/M)として第2の分周器47に設
定される。このラッチ部50のビット数と第2の分周器
47のビット数は同じものとなっている。
で、データ再生回路18内のヘッダ検知信号発生回路7
0からのヘッダ検知信号をトリガとして、カウンタ49
からのカウント値をラッチしたり、CPU30からの回
転数に対応した速度データ(10ビット;目標の速度デ
ータから±20%の速度データ)が設定されるようにな
っている。この場合、現在の速度が目標の速度よりも遅
い場合、目標の速度データより−20%の速度データが
設定され、現在の速度が目標の速度よりも早い場合、目
標の速度データより+20%の速度データが設定され
る。現在の速度は、モータ制御回路4により測定される
ようになっている。このラッチ部50のラッチ出力
(M)は分周比(1/M)として第2の分周器47に設
定される。このラッチ部50のビット数と第2の分周器
47のビット数は同じものとなっている。
【0054】上記データ再生回路18は、図6に示すよ
うに、2値化回路61、シフトレジスタ62、復調回路
63、アドレスマーク検知回路64、語境界カウンタ6
5、IEDチェック回路66、アドレス比較回路67、
およびヘッダ検知信号発生回路68によって構成されて
いる。
うに、2値化回路61、シフトレジスタ62、復調回路
63、アドレスマーク検知回路64、語境界カウンタ6
5、IEDチェック回路66、アドレス比較回路67、
およびヘッダ検知信号発生回路68によって構成されて
いる。
【0055】2値化回路61は、上記加算器26eから
の加算信号を2値化するものである。この2値化回路6
1からの2値化信号は上記PLL回路16に供給され、
再生用クロック信号(チャネルクロック)に同期したデ
ータ系列(チャネルデータ)に変換される。
の加算信号を2値化するものである。この2値化回路6
1からの2値化信号は上記PLL回路16に供給され、
再生用クロック信号(チャネルクロック)に同期したデ
ータ系列(チャネルデータ)に変換される。
【0056】PLL回路16の出力信号としてのチャネ
ルクロックとチャネルデータは16ビット構成のシフト
レジスタ62に供給される。このチャネルクロックは、
復調回路63、アドレスマーク検知回路64、語境界カ
ウンタ65にも供給される。
ルクロックとチャネルデータは16ビット構成のシフト
レジスタ62に供給される。このチャネルクロックは、
復調回路63、アドレスマーク検知回路64、語境界カ
ウンタ65にも供給される。
【0057】シフトレジスタ62は、供給されるチャネ
ルデータを16ビットのパラレルデータに変換して出力
する。このシフトレジスタ62からの16ビットのチャ
ネルデータは、復調回路63、およびアドレスマーク検
知回路64に供給される。
ルデータを16ビットのパラレルデータに変換して出力
する。このシフトレジスタ62からの16ビットのチャ
ネルデータは、復調回路63、およびアドレスマーク検
知回路64に供給される。
【0058】復調回路63は、語境界カウンタ65から
の語境界信号が供給された際のシフトレジスタ62から
の16ビットのアドレスデータに対応したアドレスに記
憶されているデータをROM出力データとして出力する
復調ROM(図示しない)と、この復調ROMからのR
OM出力データとしての復調データをPLL回路16か
らのチャネルクロックを分周して作成したデータクロッ
クに応じて、シリアルに変換して出力するパラレル−シ
リアル変換部(図示しない)などから構成されている。
の語境界信号が供給された際のシフトレジスタ62から
の16ビットのアドレスデータに対応したアドレスに記
憶されているデータをROM出力データとして出力する
復調ROM(図示しない)と、この復調ROMからのR
OM出力データとしての復調データをPLL回路16か
らのチャネルクロックを分周して作成したデータクロッ
クに応じて、シリアルに変換して出力するパラレル−シ
リアル変換部(図示しない)などから構成されている。
【0059】このROM出力データは、上記アドレスデ
ータに対応したあらかじめ定められているたとえば
(8、16)符号変換規則に基づいて、つまり16ビッ
トのチャネルビットを8ビットのデータに復調されるデ
ータである。
ータに対応したあらかじめ定められているたとえば
(8、16)符号変換規則に基づいて、つまり16ビッ
トのチャネルビットを8ビットのデータに復調されるデ
ータである。
【0060】復調回路63からの復調データ信号は、I
EDチェック回路66、およびアドレス比較回路67へ
出力される。また、復調回路63で作成されたデータク
ロックは、IEDチェック回路66、アドレス比較回路
67、およびヘッダ検知信号発生回路68へ出力され
る。
EDチェック回路66、およびアドレス比較回路67へ
出力される。また、復調回路63で作成されたデータク
ロックは、IEDチェック回路66、アドレス比較回路
67、およびヘッダ検知信号発生回路68へ出力され
る。
【0061】アドレスマーク検知回路64は、比較器に
より構成され、PLL回路16からのチャネルクロック
が供給されるごとに、シフトレジスタ62からの16ビ
ットのチャネルデータと16ビットのアドレスマークと
が一致するか否かを比較し、一致した際に、アドレスマ
ーク検知信号を出力するものである。アドレスマーク検
知回路64からのアドレスマーク検知信号は語境界カウ
ンタ65、IEDチェック回路66、アドレス比較回路
67、およびヘッダ検知信号発生回路68に出力され
る。
より構成され、PLL回路16からのチャネルクロック
が供給されるごとに、シフトレジスタ62からの16ビ
ットのチャネルデータと16ビットのアドレスマークと
が一致するか否かを比較し、一致した際に、アドレスマ
ーク検知信号を出力するものである。アドレスマーク検
知回路64からのアドレスマーク検知信号は語境界カウ
ンタ65、IEDチェック回路66、アドレス比較回路
67、およびヘッダ検知信号発生回路68に出力され
る。
【0062】語境界カウンタ65は、アドレスマーク検
知回路64からのアドレスマーク検知信号をトリガとし
てカウントを行い、固定長ブロック符号(16チャネル
ビット)ごとに語境界信号を出力するものである。語境
界カウンタ65からの語境界信号は復調回路63に出力
される。
知回路64からのアドレスマーク検知信号をトリガとし
てカウントを行い、固定長ブロック符号(16チャネル
ビット)ごとに語境界信号を出力するものである。語境
界カウンタ65からの語境界信号は復調回路63に出力
される。
【0063】IEDチェック回路66は、アドレスマー
ク検知回路64からのアドレスマーク検知信号が供給さ
れた後、復調回路63から供給される6バイト分のアド
レス部PIDのセクタアドレスと誤り検出コードIED
とをデータクロックに基づいて受入れ、この受入れたセ
クタアドレスの誤り検出コードIEDとの演算結果が
「0」か否かで、セクタアドレスが正しいか否かを判定
するものである。
ク検知回路64からのアドレスマーク検知信号が供給さ
れた後、復調回路63から供給される6バイト分のアド
レス部PIDのセクタアドレスと誤り検出コードIED
とをデータクロックに基づいて受入れ、この受入れたセ
クタアドレスの誤り検出コードIEDとの演算結果が
「0」か否かで、セクタアドレスが正しいか否かを判定
するものである。
【0064】このIEDチェック回路66のチェック結
果は、ヘッダ検知信号発生回路68に出力される。アド
レス比較回路67は、アドレスマーク検知回路64から
のアドレスマーク検知信号が供給された後、復調回路6
3から供給される4バイト分のアドレス部PIDのセク
タアドレスをデータクロックに基づいて受入れ、この受
入れたセクタアドレス内のID番号が「1」〜「4」の
いずれに対応しているかを比較し、一致するID番号に
対応する信号を出力するものである。アドレス比較回路
67からのID番号に対応する信号はヘッダ検知信号発
生回路68に出力される。たとえば、ID番号が「1」
の場合「00」が出力され、ID番号が「2」の場合
「01」が出力され、ID番号が「3」の場合「10」
が出力され、ID番号が「41」の場合「11」が出力
される。
果は、ヘッダ検知信号発生回路68に出力される。アド
レス比較回路67は、アドレスマーク検知回路64から
のアドレスマーク検知信号が供給された後、復調回路6
3から供給される4バイト分のアドレス部PIDのセク
タアドレスをデータクロックに基づいて受入れ、この受
入れたセクタアドレス内のID番号が「1」〜「4」の
いずれに対応しているかを比較し、一致するID番号に
対応する信号を出力するものである。アドレス比較回路
67からのID番号に対応する信号はヘッダ検知信号発
生回路68に出力される。たとえば、ID番号が「1」
の場合「00」が出力され、ID番号が「2」の場合
「01」が出力され、ID番号が「3」の場合「10」
が出力され、ID番号が「41」の場合「11」が出力
される。
【0065】また、アドレス比較回路67は、受入れた
セクタアドレスをアドレスデータとしてCPU30へ出
力するようになっている。ヘッダ検知信号発生回路68
は、IEDチェック回路66からのチェック結果が正し
いものである場合にアドレス比較回路67から供給され
るID番号に対応する信号と、アドレスマーク検知回路
64からのアドレスマーク検知信号と復調回路からのデ
ータクロックとにより計数されるバイト数とに応じて、
ミラーマーク領域の終了時に対応してヘッダ検知信号を
発生するものであり、たとえばアドレスマーク検知信号
が供給されてからのバイト数を復調回路からのデータク
ロックにより計数するバイナリカウンタる。このヘッダ
検知信号発生回路68からのヘッダ検知信号は、PLL
回路16およびCPU30へ出力される。たとえば、チ
ェック結果が正しくID番号として「1」を示す信号が
供給された場合、アドレスマーク検知回路64からのア
ドレスマーク検知信号が供給されてから94バイト後に
ヘッダ検知信号を発生し、チェック結果が正しくID番
号として「2」を示す信号が供給された場合、アドレス
マーク検知回路64からのアドレスマーク検知信号が供
給されてから76バイト後にヘッダ検知信号を発生し、
チェック結果が正しくID番号として「3」を示す信号
が供給された場合、アドレスマーク検知回路64からの
アドレスマーク検知信号が供給されてから30バイト後
にヘッダ検知信号を発生し、チェック結果が正しくID
番号として「4」を示す信号が供給された場合、アドレ
スマーク検知回路64からのアドレスマーク検知信号が
供給されてから12バイト後にヘッダ検知信号を発生す
るようになっている。
セクタアドレスをアドレスデータとしてCPU30へ出
力するようになっている。ヘッダ検知信号発生回路68
は、IEDチェック回路66からのチェック結果が正し
いものである場合にアドレス比較回路67から供給され
るID番号に対応する信号と、アドレスマーク検知回路
64からのアドレスマーク検知信号と復調回路からのデ
ータクロックとにより計数されるバイト数とに応じて、
ミラーマーク領域の終了時に対応してヘッダ検知信号を
発生するものであり、たとえばアドレスマーク検知信号
が供給されてからのバイト数を復調回路からのデータク
ロックにより計数するバイナリカウンタる。このヘッダ
検知信号発生回路68からのヘッダ検知信号は、PLL
回路16およびCPU30へ出力される。たとえば、チ
ェック結果が正しくID番号として「1」を示す信号が
供給された場合、アドレスマーク検知回路64からのア
ドレスマーク検知信号が供給されてから94バイト後に
ヘッダ検知信号を発生し、チェック結果が正しくID番
号として「2」を示す信号が供給された場合、アドレス
マーク検知回路64からのアドレスマーク検知信号が供
給されてから76バイト後にヘッダ検知信号を発生し、
チェック結果が正しくID番号として「3」を示す信号
が供給された場合、アドレスマーク検知回路64からの
アドレスマーク検知信号が供給されてから30バイト後
にヘッダ検知信号を発生し、チェック結果が正しくID
番号として「4」を示す信号が供給された場合、アドレ
スマーク検知回路64からのアドレスマーク検知信号が
供給されてから12バイト後にヘッダ検知信号を発生す
るようになっている。
【0066】次に、上記のような構成において、動作を
説明する。たとえば今、データの記録を行う際、光ディ
スク制御装置36からトラック番号とセクタ番号とがイ
ンターフェース回路35、バス29を介してCPU30
に供給されると共に、光ディスク制御装置36からの記
録データがインターフェース回路35、バス29を介し
てメモリ2に供給され、記憶される。
説明する。たとえば今、データの記録を行う際、光ディ
スク制御装置36からトラック番号とセクタ番号とがイ
ンターフェース回路35、バス29を介してCPU30
に供給されると共に、光ディスク制御装置36からの記
録データがインターフェース回路35、バス29を介し
てメモリ2に供給され、記憶される。
【0067】また、CPU30は、トラック番号により
ゾーンを判断し、このゾーンに対する光ディスク1の回
転数に対応する速度データをテーブル2aから読出し、
モータ制御回路4に出力する。さらにCPU30は、そ
の目標の速度データから+20%あるいは−20%の速
度データ(10ビット)をPLL回路16のラッチ部5
0へ出力する。この場合、CPU30は、モータ制御回
路4により測定されている現在の速度が目標の速度より
も遅い場合、目標の速度データより−20%の速度デー
タを出力し、現在の速度が目標の速度よりも早い場合、
目標の速度データより+20%の速度データを出力す
る。これにより、モータ制御回路4は、供給される目標
の速度データに合わせた回転数にモータ3の回転数を変
更する。また、ラッチ部50にラッチされた目標の速度
データから±20%の速度データを分周比Mとして、第
2の分周器47に設定されることにより、水晶発振器1
7からの基準クロック信号がその分周比Mで分周された
信号が第2の分周器47から第2の位相比較器42へ出
力される。
ゾーンを判断し、このゾーンに対する光ディスク1の回
転数に対応する速度データをテーブル2aから読出し、
モータ制御回路4に出力する。さらにCPU30は、そ
の目標の速度データから+20%あるいは−20%の速
度データ(10ビット)をPLL回路16のラッチ部5
0へ出力する。この場合、CPU30は、モータ制御回
路4により測定されている現在の速度が目標の速度より
も遅い場合、目標の速度データより−20%の速度デー
タを出力し、現在の速度が目標の速度よりも早い場合、
目標の速度データより+20%の速度データを出力す
る。これにより、モータ制御回路4は、供給される目標
の速度データに合わせた回転数にモータ3の回転数を変
更する。また、ラッチ部50にラッチされた目標の速度
データから±20%の速度データを分周比Mとして、第
2の分周器47に設定されることにより、水晶発振器1
7からの基準クロック信号がその分周比Mで分周された
信号が第2の分周器47から第2の位相比較器42へ出
力される。
【0068】また、CPU30は、PLL回路16の選
択回路43へ記録時を示すリード/ライト信号を出力す
る。これにより、第2の位相比較器42で第2の分周器
47からの信号と第3の分周器48からの信号との位相
差、周波数差に比例したパルス幅を持つ信号が選択回路
43、平滑用フィルタ部44、電圧制御発振器45を介
して出力される。この結果、PLL回路16は、第2、
第3の分周器47、48からの信号の位相差に比例した
パルス幅を持つ信号を出力するプルイン型の位相比較器
42を用いて生成されたクロック信号(CPU30から
の速度データに依存)を第1の位相比較器41、第3の
分周器48、データ再生回路18へ出力する。この際、
CPU30からの目標の速度データから±20%の速度
データに対応したクロック信号が出力される。
択回路43へ記録時を示すリード/ライト信号を出力す
る。これにより、第2の位相比較器42で第2の分周器
47からの信号と第3の分周器48からの信号との位相
差、周波数差に比例したパルス幅を持つ信号が選択回路
43、平滑用フィルタ部44、電圧制御発振器45を介
して出力される。この結果、PLL回路16は、第2、
第3の分周器47、48からの信号の位相差に比例した
パルス幅を持つ信号を出力するプルイン型の位相比較器
42を用いて生成されたクロック信号(CPU30から
の速度データに依存)を第1の位相比較器41、第3の
分周器48、データ再生回路18へ出力する。この際、
CPU30からの目標の速度データから±20%の速度
データに対応したクロック信号が出力される。
【0069】また、CPU30は、上記トラック番号に
対応して、リニアモータ制御回路8とトラッキング制御
回路28とを制御する。これにより、光学ヘッド5によ
るレーザ光が上記トラック番号に対応するトラックに移
動する(アクセス処理)。
対応して、リニアモータ制御回路8とトラッキング制御
回路28とを制御する。これにより、光学ヘッド5によ
るレーザ光が上記トラック番号に対応するトラックに移
動する(アクセス処理)。
【0070】この状態において、加算器26eからの出
力信号としての再生信号が2値化回路61で2値化さ
れ、PLL回路16の第1の位相比較器41を介してデ
ータ再生回路18内のシフトレジスタ62へ供給され
る。また、PLL回路16の電圧制御発振器45からの
クロック信号もチャネルクロックとしてデータ再生回路
18内のシフトレジスタ62、復調回路63、アドレス
マーク検知回路64、語境界カウンタ65に供給され
る。
力信号としての再生信号が2値化回路61で2値化さ
れ、PLL回路16の第1の位相比較器41を介してデ
ータ再生回路18内のシフトレジスタ62へ供給され
る。また、PLL回路16の電圧制御発振器45からの
クロック信号もチャネルクロックとしてデータ再生回路
18内のシフトレジスタ62、復調回路63、アドレス
マーク検知回路64、語境界カウンタ65に供給され
る。
【0071】シフトレジスタ62は、供給されるチャネ
ルデータを16ビットのパラレルデータに変換し、復調
回路63、およびてアドレスマーク検知回路64に供給
する。アドレスマーク検知回路64は、シフトレジスタ
62からのチャネルデータによりアドレスマークが検知
された際にアドレスマーク検知信号を語境界カウンタ6
5、IEDチェック回路66、アドレス比較回路67、
およびヘッダ検知信号発生回路68に供給する。語境界
カウンタ65は、アドレスマーク検知回路64からのア
ドレスマーク検知信号をトリガとしてカウントを行い、
固定長ブロック符号(16チャネルビット)ごとに語境
界信号を復調回路63に出力する。
ルデータを16ビットのパラレルデータに変換し、復調
回路63、およびてアドレスマーク検知回路64に供給
する。アドレスマーク検知回路64は、シフトレジスタ
62からのチャネルデータによりアドレスマークが検知
された際にアドレスマーク検知信号を語境界カウンタ6
5、IEDチェック回路66、アドレス比較回路67、
およびヘッダ検知信号発生回路68に供給する。語境界
カウンタ65は、アドレスマーク検知回路64からのア
ドレスマーク検知信号をトリガとしてカウントを行い、
固定長ブロック符号(16チャネルビット)ごとに語境
界信号を復調回路63に出力する。
【0072】復調回路63は、語境界カウンタ65から
の語境界信号が供給された際のシフトレジスタ62から
の16ビットのアドレスデータをROM出力データに変
換し、チャネルクロックを分周して作成したデータクロ
ックに応じて、シリアルに変換した復調データ信号をI
EDチェック回路66、およびアドレス比較回路67へ
出力する。また、復調回路63で作成されたデータクロ
ックは、IEDチェック回路66、アドレス比較回路6
7、およびヘッダ検知信号発生回路68へ出力される。
の語境界信号が供給された際のシフトレジスタ62から
の16ビットのアドレスデータをROM出力データに変
換し、チャネルクロックを分周して作成したデータクロ
ックに応じて、シリアルに変換した復調データ信号をI
EDチェック回路66、およびアドレス比較回路67へ
出力する。また、復調回路63で作成されたデータクロ
ックは、IEDチェック回路66、アドレス比較回路6
7、およびヘッダ検知信号発生回路68へ出力される。
【0073】IEDチェック回路66は、アドレスマー
ク検知回路64からのアドレスマーク検知信号が供給さ
れた後、復調回路63から供給される6バイト分のアド
レス部PIDのセクタアドレスと誤り検出コードIED
とをデータクロックに基づいて受入れ、この受入れたセ
クタアドレスの誤り検出コードIEDとの演算結果が
「0」か否かで、セクタアドレスが正しいか否かを判定
し、この判定結果をヘッダ検知信号発生回路68に出力
する。
ク検知回路64からのアドレスマーク検知信号が供給さ
れた後、復調回路63から供給される6バイト分のアド
レス部PIDのセクタアドレスと誤り検出コードIED
とをデータクロックに基づいて受入れ、この受入れたセ
クタアドレスの誤り検出コードIEDとの演算結果が
「0」か否かで、セクタアドレスが正しいか否かを判定
し、この判定結果をヘッダ検知信号発生回路68に出力
する。
【0074】また、アドレス比較回路67は、アドレス
マーク検知回路64からのアドレスマーク検知信号が供
給された後、復調回路63から供給される4バイト分の
アドレス部PIDのセクタアドレスをデータクロックに
基づいて受入れ、この受入れたセクタアドレス内のID
番号が「1」〜「4」のいずれに対応しているかを比較
し、一致するID番号に対応する信号をヘッダ検知信号
発生回路68に出力する。
マーク検知回路64からのアドレスマーク検知信号が供
給された後、復調回路63から供給される4バイト分の
アドレス部PIDのセクタアドレスをデータクロックに
基づいて受入れ、この受入れたセクタアドレス内のID
番号が「1」〜「4」のいずれに対応しているかを比較
し、一致するID番号に対応する信号をヘッダ検知信号
発生回路68に出力する。
【0075】このような状態において、光ディスク1の
回転数が目標の速度データから±20%の速度データと
なる前は、アドレスマーク検知回路64により、アドレ
スマークを検知することができないため、ヘッダ検知信
号発生回路68からヘッダ検知信号が出力されないた
め、PLL回路16は上述したCPU30からの目標の
速度データから±20%の速度データに対応したクロッ
ク信号が出力されている。
回転数が目標の速度データから±20%の速度データと
なる前は、アドレスマーク検知回路64により、アドレ
スマークを検知することができないため、ヘッダ検知信
号発生回路68からヘッダ検知信号が出力されないた
め、PLL回路16は上述したCPU30からの目標の
速度データから±20%の速度データに対応したクロッ
ク信号が出力されている。
【0076】そして、光ディスク1の回転数が目標の速
度データから±20%の速度データとなった際に、アド
レスマーク検知回路64により、アドレスマークが検知
されることにより、復調回路63、語境界カウンタ6
5、IEDチェック回路66、アドレス比較回路67、
およびヘッダ検知信号発生回路68が作動し、ヘッダ検
知信号発生回路68からのヘッダ検知信号がPLL回路
18の第1の分周器46、カウンタ49、ラッチ部50
へ出力される。この出力により、第1の分周器46、カ
ウンタ49がそれぞれ作動する。
度データから±20%の速度データとなった際に、アド
レスマーク検知回路64により、アドレスマークが検知
されることにより、復調回路63、語境界カウンタ6
5、IEDチェック回路66、アドレス比較回路67、
およびヘッダ検知信号発生回路68が作動し、ヘッダ検
知信号発生回路68からのヘッダ検知信号がPLL回路
18の第1の分周器46、カウンタ49、ラッチ部50
へ出力される。この出力により、第1の分周器46、カ
ウンタ49がそれぞれ作動する。
【0077】これにより、第1の分周器46は、水晶発
振器17からの基準クロック信号を分周比(1/56)
で分周した分周信号をカウンタ49に出力する。カウン
タ49は、第1の分周器46からの分周信号をカウント
したカウント値をラッチ部50に出力する。
振器17からの基準クロック信号を分周比(1/56)
で分周した分周信号をカウンタ49に出力する。カウン
タ49は、第1の分周器46からの分周信号をカウント
したカウント値をラッチ部50に出力する。
【0078】この結果、ラッチ部50には、ヘッダ検知
信号発生回路70からのヘッダ検知信号をトリガとし
て、カウンタ49からのカウント値がラッチされる。す
なわち、ヘッダ検知信号とヘッダ検知信号との間隔、つ
まりヘッダ部11 の間隔に対応したカウント値がラッチ
される。
信号発生回路70からのヘッダ検知信号をトリガとし
て、カウンタ49からのカウント値がラッチされる。す
なわち、ヘッダ検知信号とヘッダ検知信号との間隔、つ
まりヘッダ部11 の間隔に対応したカウント値がラッチ
される。
【0079】このラッチ部50にラッチされたヘッダ部
11 の間隔に対応したカウント値を分周比Mとして、第
2の分周器47に設定されることにより、水晶発振器1
7からの基準クロック信号がその分周比Mで分周された
信号が第2の分周器47から第2の位相比較器42へ出
力される。
11 の間隔に対応したカウント値を分周比Mとして、第
2の分周器47に設定されることにより、水晶発振器1
7からの基準クロック信号がその分周比Mで分周された
信号が第2の分周器47から第2の位相比較器42へ出
力される。
【0080】これにより、第2の位相比較器42で第2
の分周器47からの信号と第3の分周器48からの信号
との位相差、周波数差に比例したパルス幅を持つ信号が
選択回路43、平滑用フィルタ部44、電圧制御発振器
45を介して出力される。この結果、PLL回路16
は、第2、第3の分周器47、48からの信号の位相差
に比例したパルス幅を持つ信号を出力するプルイン型の
位相比較器42を用いて生成されたクロック信号(ヘッ
ダ部11 の間隔に対応したカウント値に依存)を第1の
位相比較器41、第3の分周器48、データ再生回路1
8へ出力する。この際、ヘッダ部11 の間隔に対応した
カウント値に対応したクロック信号が出力される。
の分周器47からの信号と第3の分周器48からの信号
との位相差、周波数差に比例したパルス幅を持つ信号が
選択回路43、平滑用フィルタ部44、電圧制御発振器
45を介して出力される。この結果、PLL回路16
は、第2、第3の分周器47、48からの信号の位相差
に比例したパルス幅を持つ信号を出力するプルイン型の
位相比較器42を用いて生成されたクロック信号(ヘッ
ダ部11 の間隔に対応したカウント値に依存)を第1の
位相比較器41、第3の分周器48、データ再生回路1
8へ出力する。この際、ヘッダ部11 の間隔に対応した
カウント値に対応したクロック信号が出力される。
【0081】この後、このPLL回路16からのクロッ
ク信号に応じてアドレスマークの検知が上記同様になさ
れる。そして、光ディスク1の回転速度が、目標の速度
に達した際、その速度に依存した間隔でヘッダ検知信号
が発生されることにより、その速度に対応するカウント
値がラッチ部50に設定され、目標の速度に対応したク
ロック信号がPLL回路16から出力される。
ク信号に応じてアドレスマークの検知が上記同様になさ
れる。そして、光ディスク1の回転速度が、目標の速度
に達した際、その速度に依存した間隔でヘッダ検知信号
が発生されることにより、その速度に対応するカウント
値がラッチ部50に設定され、目標の速度に対応したク
ロック信号がPLL回路16から出力される。
【0082】また、上記光ディスク1の回転数が目標の
速度データから±20%の速度データとなり、アドレス
マーク検知回路64によりアドレスマークが検知された
際に、アドレス比較回路67からのアドレスデータがC
PU30へ出力される。
速度データから±20%の速度データとなり、アドレス
マーク検知回路64によりアドレスマークが検知された
際に、アドレス比較回路67からのアドレスデータがC
PU30へ出力される。
【0083】そして、CPU30は、そのアドレスデー
タとデータを記録するアドレスデータとが一致するか否
かを判断し、一致しない場合、再度上述したアクセス処
理を行う。
タとデータを記録するアドレスデータとが一致するか否
かを判断し、一致しない場合、再度上述したアクセス処
理を行う。
【0084】一致している場合、CPU30はメモリ2
に記憶されている記録データにエラー訂正回路32でエ
ラー訂正コードを付与するとともに、同期コードVFO
3を付与して、変調回路14へ出力する。変調回路14
は、同期コードVFO3と記録データをPLL回路16
からのクロック信号を用いて変調して、レーザ駆動回路
15へ出力する。
に記憶されている記録データにエラー訂正回路32でエ
ラー訂正コードを付与するとともに、同期コードVFO
3を付与して、変調回路14へ出力する。変調回路14
は、同期コードVFO3と記録データをPLL回路16
からのクロック信号を用いて変調して、レーザ駆動回路
15へ出力する。
【0085】そして、ヘッダ検知信号発生回路68から
ヘッダ検知信号が出力された際に、レーザ駆動回路15
は、変調回路14から供給される記録データとPLL回
路16からのクロック信号に基づいて半導体レーザ発振
器9を駆動制御する。
ヘッダ検知信号が出力された際に、レーザ駆動回路15
は、変調回路14から供給される記録データとPLL回
路16からのクロック信号に基づいて半導体レーザ発振
器9を駆動制御する。
【0086】したがって、光ディスク1における記録位
置のヘッダ部11 の後段の記録領域に同期コードVFO
3と記録データが記録される。上記したように、ゾーン
ごとに光ディスクの回転数の異るMCLV方式の光ディ
スク装置において、ゾーンを移動してデータの記録を行
う場合に、記録を行うゾーンに対応する回転数の±20
%の回転数に達した際に、データの記録が行えるように
したものである。
置のヘッダ部11 の後段の記録領域に同期コードVFO
3と記録データが記録される。上記したように、ゾーン
ごとに光ディスクの回転数の異るMCLV方式の光ディ
スク装置において、ゾーンを移動してデータの記録を行
う場合に、記録を行うゾーンに対応する回転数の±20
%の回転数に達した際に、データの記録が行えるように
したものである。
【0087】これにより、所望のゾーンへ移動した際
に、そのゾーンの回転数に達する前でしかも回転数が安
定していなくても記録動作を行うことができ、データを
記録する際のアクセス時間を短縮することができる。
に、そのゾーンの回転数に達する前でしかも回転数が安
定していなくても記録動作を行うことができ、データを
記録する際のアクセス時間を短縮することができる。
【0088】また、アクセスを行うゾーンの回転数の±
20%の回転数に対応する速度データに対応するクロッ
ク信号に基づいてアドレスマークの検知を行い、このア
ドレスマークの検知に基づいてヘッダ検知信号を発生さ
せ、ヘッダ検知信号の間隔つまりヘッダ部の間隔により
生成されるクロック信号に基づいてデータの記録が行わ
れる。これにより、偏心等による回転数変動に伴うデー
タの記録エラーも軽減できる。
20%の回転数に対応する速度データに対応するクロッ
ク信号に基づいてアドレスマークの検知を行い、このア
ドレスマークの検知に基づいてヘッダ検知信号を発生さ
せ、ヘッダ検知信号の間隔つまりヘッダ部の間隔により
生成されるクロック信号に基づいてデータの記録が行わ
れる。これにより、偏心等による回転数変動に伴うデー
タの記録エラーも軽減できる。
【0089】
【発明の効果】以上詳述したように、この発明によれ
ば、所望のゾーンへ移動した際に、そのゾーンの回転数
に達する前でしかも回転数が安定していなくても記録動
作を行うことができ、データを記録する際のアクセス時
間を短縮することができるデータ記録装置を提供でき
る。
ば、所望のゾーンへ移動した際に、そのゾーンの回転数
に達する前でしかも回転数が安定していなくても記録動
作を行うことができ、データを記録する際のアクセス時
間を短縮することができるデータ記録装置を提供でき
る。
【図1】この発明の一実施例を説明するための光ディス
ク装置の概略構成を示す図。
ク装置の概略構成を示す図。
【図2】光ディスクのフォーマット例を説明するための
図。
図。
【図3】各ゾーンごとの光ディスクの回転数に対応する
速度データ値が記憶されるテーブルを説明するための
図。
速度データ値が記憶されるテーブルを説明するための
図。
【図4】光ディスクのセクタフォーマットを示す図。
【図5】PLL回路の構成を示すブロック図。
【図6】データ再生回路の要部の構成を示すブロック
図。
図。
1…光ディスク 11 …ヘッダ部 2…メモリ 2a…テーブル 13…レーザ制御回路 14…変調回路 15…レーザ駆動回路 16…PLL回路 17…水晶発振器 18…データ再生回路 30…CPU 61…2値化回路 62…シフトレジスタ 63…復調回路 64…アドレスマーク検知回路 65…語境界カウンタ 66…IEDチェック回路 67…アドレス比較回路 68…ヘッダ検知信号発生回路
Claims (5)
- 【請求項1】 うずまき状又は同心円状のデータを記録
するグルーブおよびランドを有し、一定長のグルーブお
よびランドからなりアドレスデータからなるヘッダ部と
データが記録されるデータ領域とからなる複数の記録領
域を有し、複数のグルーブおよびランドずつのゾーンか
らなる光ディスクにデータを記録するデータ記録装置に
おいて、 上記光ディスクに対してデータの記録を行う光学ヘッド
と、 上記光ディスクを各ゾーンごとに異なった回転数で回転
する回転手段と、 上記光学ヘッドを上記光ディスクの半径方向へ移動する
ことにより所定のゾーンへ移動する移動手段と、 上記光ディスクの各ゾーンごとの回転数に対応する速度
データを記憶している記憶手段と、 上記移動手段により光学ヘッドを移動して別のゾーンで
の記録を行う際に、移動先のゾーンに対応する速度デー
タを上記記憶手段から読出す読出手段と、 この読出手段により読出される速度データで上記回転手
段を回転する処理手段と、 上記移動先のゾーンの回転数に達する前の回転数に対応
する第1のクロック信号を発生する第1の発生手段と、 この第1の発生手段により発生される第1のクロック信
号に応じて上記光学ヘッドにより再生される再生データ
によりヘッダ部を検知してヘッダ検知信号を出力する出
力手段と、 この出力手段により出力されるヘッダ検知信号の間隔に
応じた第2のクロック信号を発生する第2の発生手段
と、 この第2の発生手段により発生される第2のクロック信
号に基づいてデータの記録を行う記録手段と、 を具備したことを特徴とするデータ記録装置。 - 【請求項2】 上記移動先のゾーンの回転数に達する前
の回転数が、上記移動先のゾーンの回転数の±20%の
回転数であることを特徴とする請求項1に記載のデータ
記録装置。 - 【請求項3】 上記第1の発生手段が、上記移動先のゾ
ーンの回転数が現在の回転数よりも小さい場合、上記移
動先のゾーンの回転数よりも−20%の回転数に対応す
る第1のクロック信号を発生することを特徴とする請求
項1に記載のデータ記録装置。 - 【請求項4】 上記第1の発生手段が、上記移動先のゾ
ーンの回転数が現在の回転数よりも大きい場合、上記移
動先のゾーンの回転数よりも+20%の回転数に対応す
る第1のクロック信号を発生することを特徴とする請求
項1に記載のデータ記録装置。 - 【請求項5】 上記ヘッダ部が、同期コード部、アドレ
スマーク、アドレス部、誤り検出コード、ポストアンブ
ルにより構成され、上記記録領域が、ギャップ領域、同
期コード領域、データ領域、ガードデータ領域、バッフ
ァ領域により構成されていることを特徴とする請求項1
に記載のデータ記録装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21868096A JPH1064168A (ja) | 1996-08-20 | 1996-08-20 | データ記録装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21868096A JPH1064168A (ja) | 1996-08-20 | 1996-08-20 | データ記録装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1064168A true JPH1064168A (ja) | 1998-03-06 |
Family
ID=16723742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21868096A Pending JPH1064168A (ja) | 1996-08-20 | 1996-08-20 | データ記録装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1064168A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007149185A (ja) * | 2005-11-25 | 2007-06-14 | Hitachi Ltd | 光ディスク装置及び光ディスクへのデータ記録方法 |
-
1996
- 1996-08-20 JP JP21868096A patent/JPH1064168A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007149185A (ja) * | 2005-11-25 | 2007-06-14 | Hitachi Ltd | 光ディスク装置及び光ディスクへのデータ記録方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2954083B2 (ja) | 情報記録再生用媒体及び情報記録再生用媒体フォーマット装置並びに情報記録再生装置 | |
JPH11120564A (ja) | 光ディスク装置及び光ディスク再生方法 | |
JPH07262566A (ja) | 光ディスクと光ディスク装置 | |
KR100243457B1 (ko) | 광디스크장치와 그 트랙킹 제어회로와 트랙킹 위치의 변경방법 | |
JP3875399B2 (ja) | 光ディスク装置のトラッキング方法とdvd−ramドライブ装置のトラッキング方法 | |
JP3959149B2 (ja) | 光ディスク、光ディスク再生装置、光ディスク再生方法、及び光ディスク記録方法 | |
JP3959147B2 (ja) | 光ディスク、光ディスク再生装置、光ディスク再生方法、及び光ディスク記録方法 | |
JPH1064168A (ja) | データ記録装置 | |
JPH1166726A (ja) | 光ディスク装置 | |
JPH10247325A (ja) | データ記録装置と光ディスク装置のトラッキング方法と光ディスク装置の信号処理方法 | |
JP3762029B2 (ja) | 光ディスク、光ディスク再生装置、光ディスク再生方法、及び光ディスク記録方法 | |
JP3762028B2 (ja) | 光ディスク、光ディスク再生装置、光ディスク再生方法、及び光ディスク記録方法 | |
JP3908347B2 (ja) | 光ディスク再生装置及び光ディスク再生方法 | |
JP3762027B2 (ja) | 光ディスク、光ディスク再生装置、光ディスク再生方法、及び光ディスク記録方法 | |
JP3987183B2 (ja) | 再生クロック生成回路と光ディスク装置 | |
JPH10208364A (ja) | 光ディスク装置及び光ディスク再生方法 | |
JP3959148B2 (ja) | 光ディスク、光ディスク再生装置、光ディスク再生方法、及び光ディスク記録方法 | |
JP2954135B2 (ja) | 情報記録再生用媒体及び情報記録再生用媒体フォーマット装置並びに情報記録再生装置 | |
JP2954130B2 (ja) | 情報記録再生用媒体及び情報記録再生用媒体フォーマット装置並びに情報記録再生装置 | |
JP2954133B2 (ja) | 情報記録再生用媒体及び情報記録再生用媒体フォーマット装置並びに情報記録再生装置 | |
JP2954132B2 (ja) | 情報記録再生用媒体及び情報記録再生用媒体フォーマット装置並びに情報記録再生装置 | |
JP2954131B2 (ja) | 情報記録再生用媒体及び情報記録再生用媒体フォーマット装置並びに情報記録再生装置 | |
JP2954129B2 (ja) | 情報記録再生用媒体及び情報記録再生用媒体フォーマット装置並びに情報記録再生装置 | |
JP2954128B2 (ja) | 情報記録再生用媒体及び情報記録再生用媒体フォーマット装置並びに情報記録再生装置 | |
JP2954134B2 (ja) | 情報記録再生用媒体及び情報記録再生用媒体フォーマット装置並びに情報記録再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060213 |
|
A02 | Decision of refusal |
Effective date: 20070109 Free format text: JAPANESE INTERMEDIATE CODE: A02 |