JPH1064168A - データ記録装置 - Google Patents

Abstract

(57)【要約】 【課題】 この発明は、所望のゾーンへ移動した際に、
そのゾーンの回転数に達する前でしかも回転数が安定し
ていなくても記録動作を行うことができ、データを記録
する際のアクセス時間を短縮することができる。 【解決手段】 この発明は、ゾーンごとに光ディスク１
の回転数の異るＭＣＬＶ方式の光ディスク装置におい
て、ゾーンを移動してデータの記録を行う場合に、記録
を行うゾーンに対応する回転数の±２０％の回転数に達
した際に、データの記録が行えるようにしたものであ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、たとえば複数の
トラックずつの複数のゾーンからなる光ディスクに対し
て、各ゾーンごとに異なった回転数で回転することによ
りデータの記録を行う光ディスク装置等のデータ記録装
置に関する。

【０００２】

【従来の技術】近年、光ディスクを半径方向に複数のト
ラックからなる複数のゾーンに分割し、それぞれのゾー
ンについて１トラック当りのセクタ数が同じものとなっ
ており、ゾーンごとに１トラック当りのセクタ数が異な
っている。光ディスクに対してデータの記録あるいは記
録されているデータの再生を行う際、光ディスクを各ゾ
ーンごとに異なった回転数で回転することにより、光学
ヘッドによりデータの記録、あるいは記録されているデ
ータの再生を行うようになっている。この光学ヘッドは
光ディスクの半径方向に移動することにより、所定のト
ラックでデータの記録、あるいは記録されているデータ
の再生を行うようになっている。

【０００３】上記回転数は、光ディスクの内側から外側
に行くにしたがって、徐々に遅くなるようになってい
る。このような光ディスク装置では、データの記録を行
う際に、記録を行うゾーンの回転数に達し、回転が安定
してからでないとデータの記録を行うことができなかっ
た。すなわち、力学的に、回転が安定するまで時間がか
かってしまっていた。

【０００４】

【発明が解決しようとする課題】上記したように、ゾー
ンごとに異なった回転数で回転することによりデータの
記録を行うものにおいて、データの記録を行う際に、記
録を行うゾーンの回転数に達し、回転が安定してからで
ないとデータの記録を行うことができ図、アクセス時間
がかかってしまうという欠点を除去するもので、所望の
ゾーンへ移動した際に、そのゾーンの回転数に達する前
でしかも回転数が安定していなくても記録動作を行うこ
とができ、データを記録する際のアクセス時間を短縮す
ることができるデータ記録装置を提供することを目的と
する。

【０００５】

【課題を解決するための手段】この発明のデータ記録装
置は、うずまき状又は同心円状のデータを記録するグル
ーブおよびランドを有し、一定長のグルーブおよびラン
ドからなりアドレスデータからなるヘッダ部とデータが
記録されるデータ領域とからなる複数の記録領域を有
し、複数のグルーブおよびランドずつのゾーンからなる
光ディスクにデータを記録するものにおいて、上記光デ
ィスクに対してデータの記録を行う光学ヘッド、上記光
ディスクを各ゾーンごとに異なった回転数で回転する回
転手段、上記光学ヘッドを上記光ディスクの半径方向へ
移動することにより所定のゾーンへ移動する移動手段、
上記光ディスクの各ゾーンごとの回転数に対応する速度
データを記憶している記憶手段、上記移動手段により光
学ヘッドを移動して別のゾーンでの記録を行う際に、移
動先のゾーンに対応する速度データを上記記憶手段から
読出す読出手段、この読出手段により読出される速度デ
ータで上記回転手段を回転する処理手段、上記移動先の
ゾーンの回転数に達する前の回転数に対応する第１のク
ロック信号を発生する第１の発生手段、この第１の発生
手段により発生される第１のクロック信号に応じて上記
光学ヘッドにより再生される再生データによりヘッダ部
を検知してヘッダ検知信号を出力する出力手段、この出
力手段により出力されるヘッダ検知信号の間隔に応じた
第２のクロック信号を発生する第２の発生手段、および
この第２の発生手段により発生される第２のクロック信
号に基づいてデータの記録を行う記録手段から構成され
ている。

【０００６】

【発明の実施の形態】以下、この発明の一実施例につい
て図面を参照して説明する。図１は、光ディスク装置を
示すものである。この光ディスク装置は光ディスク１に
対し集束光を用いてデータの記録、あるいは記録されて
いるデータの再生を行うものである。

【０００７】上記光ディスク１は、例えばガラスあるい
はプラスチックス等で円形に形成された基板の表面にテ
ルルあるいはビスマス等の金属被膜層がドーナツ型にコ
ーティングされて構成され、同心円状あるいはスパイラ
ル状のグルーブおよびランドの両方を用いてデータの記
録あるいは記録されているデータの再生が行われ、マス
タリング工程で記録マークにより所定間隔ごとにアドレ
スデータが記録されている相変化形で書換え形のディス
クである。

【０００８】上記光ディスク１は、図２に示すように、
半径方向に複数のトラックからなる複数のゾーン１ａ、
…に分割されている。各ゾーン１ａ、…に対するクロッ
ク信号は同一であり、各ゾーン１ａ、…に対する光ディ
スク１の回転数（速度）はそれぞれ異なったもの（内周
から外周に向かうのにしたがって遅くなる）となってお
り、各ゾーン１ａ、…ごとに１トラックずつのセクタ数
は異なったものとなっている。上記各ゾーン１ａ、…に
対する回転数としての速度データと１トラックずつのセ
クタ数との関係は、図３に示すようにメモリ２のテーブ
ル２ａに記録されている。

【０００９】上記光ディスク１の各ゾーン１ａ、…のト
ラックには、それぞれアドレス等が記録されているヘッ
ダ部１₁ 、…が各セクタごとにあらかじめプリフォーマ
ッティングされている。

【００１０】上記光ディスク１の各ゾーン１ａ、…ごと
の１セクタごとのフォーマットが、図４に示されてい
る。図４において、１セクタは、２６９７バイト（byte
s)で構成され、１２８バイトのヘッダ領域（ヘッダ部１
₁ に対応）、５バイトのミラーマーク領域、２５６４バ
イトの記録領域から構成されている。

【００１１】上記セクタに記録されるチャネルビット
は、８ビットのデータを１６ビットのチャネルビットに
８−１６コード変調された形式になっている。ヘッダ領
域は、光ディスクを製造する際に所定のデータが記録さ
れているエリアである。このヘッダ領域は、４つのアド
レス領域ＰＩＤ１、ＰＩＤ２、ＰＩＤ３、ＰＩＤ４によ
り構成されている。

【００１２】各アドレス領域ＰＩＤ１〜４は、４６バイ
トあるいは１８バイトで構成され、３６バイトあるいは
８バイトの同期コード部ＶＦＯ（Variable Frequency O
scillator ）、３バイトのアドレスマークＡＭ（Addres
s Mark）、４バイトのアドレス部ＰＩＤ（Position Ide
ntifier ）、２バイトの誤り検出コードＩＥＤ（ID Err
or Detection Code)、１バイトのポストアンブルＰＡ
（Postambles）により構成されている。

【００１３】アドレス領域ＰＩＤ１、ＰＩＤ３は、３６
バイトの同期コード部ＶＦＯ１を有し、アドレス領域Ｐ
ＩＤ２、ＰＩＤ４は、８バイトの同期コード部ＶＦＯ２
を有している。

【００１４】同期コード部ＶＦＯ１、２は、ＰＬＬの引
き込みを行うための領域で、同期コード部ＶＦＯ１はチ
ャネルビットで“０１０…”の連続を“３６”バイト
（チャネルビットで６４６ビット）分記録（一定間隔の
パターンを記録）したものであり、同期コード部ＶＦＯ
２はチャネルビットで“０１０…”の連続を“８”バイ
ト（チャネルビットで１２８ビット）分記録したもので
ある。

【００１５】アドレスマークＡＭは、どこからセクタア
ドレスが始まるかを示す“３”バイトの同期コードであ
る。このアドレスマークＡＭの各バイトのパターンは
“0100100000000100”というデータ部分には現れない特
殊なパターンが用いられる。

【００１６】アドレス部ＰＩＤ１〜４は、４バイトのア
ドレス情報としてのセクタアドレス（ＩＤ番号を含む）
が記録されている領域である。ＩＤ番号は、例えばＰＩ
Ｄ１の場合は“１”で、１つのヘッダ部１₁ で４回重ね
書きしている内の何番目かを表す番号である。

【００１７】誤り検出コードＩＥＤは、セクタアドレス
（ＩＤ番号含む）に対するエラー（誤り）検出符号で、
読み込まれたＰＩＤ内のエラーの有無を検出することが
できる。

【００１８】ポストアンブルＰＡは、復調に必要なステ
ート情報を含んでおり、ヘッダ部１₁ がスペースで終了
するよう極性調整の役割も持つ。ミラーマーク領域は、
トラック差信号のオフセット補正、ランド／グルーブ切
り替え信号のタイミング発生等に利用される。

【００１９】記録領域は、１７〜１９バイトのギャップ
領域、５０バイトのＶＦＯ３領域、２４１８バイトのデ
ータ領域、３０バイトのガードデータ領域、および４７
〜４９バイトのバッファ領域により構成されている。

【００２０】ギャップ領域は、何も書かない領域であ
る。ＶＦＯ３領域もＰＬＬロック用の領域ではあるが、
同一パターンの中に同期コードを挿入し、バイト境界の
同期をとることも目的とする領域である。

【００２１】データ領域は、同期コード、ＥＣＣ（Erro
r Collection Code ）、ＥＤＣ（Error Detection Cod
e）、ユーザデータ等から構成される領域である。ガー
ドデータ領域は、相変化記録媒体特有の繰り返し記録時
の終端劣化がデータ領域にまで及ばないようにするため
に設けられた領域である。

【００２２】バッファ領域は、データ領域が次のヘッダ
部１₁ にかからないように、光ディスク１を回転するモ
ータの回転変動などを吸収するために設けられた領域で
ある。

【００２３】ギャップ領域が、１７〜１９バイトという
表現になっているのは、ランダムシフトを行うからであ
る。ランダムシフトとは相変化記録媒体の繰り返し記録
劣化を緩和するため、データの書き始めの位置をずらす
ことである。ランダムシフトの長さはデータ領域の最後
尾に位置するバッファ領域の長さで調整され、１つのセ
クタ全体の長さは２６９７バイト一定である。

【００２４】また、図１において、光ディスク１はモー
タ３によって例えば、ゾーンごとに異なった回転数で回
転される。このモータ３は、モータ制御回路４により制
御される。光ディスク１に対するデータの記録、再生
は、光学ヘッド５によって行われる。光学ヘッド５は、
リニアモータ６の可動部を構成する駆動コイル７に固定
されており、その駆動コイル７はリニアモータ制御回路
８に接続される。

【００２５】リニアモータ制御回路８に速度検出器９が
接続され、その速度検出器９で検出される光学ヘッド５
の速度信号がリニアモータ制御回路８に送られる。リニ
アモータ６の固定部に、図示しない永久磁石が設けられ
ており、上記駆動コイル７がリニアモータ制御回路８に
よって励磁されることにより、光学ヘッド５が光ディス
ク１の半径方向に移動される。

【００２６】光学ヘッド５には、図示しないワイヤある
いは板ばねによって支持された対物レンズ１０が設けら
れる。この対物レンズ１０は、駆動コイル１１の駆動に
よりフォーカシング方向（レンズの光軸方向）への移動
が可能で、また駆動コイル１２の駆動によりトラッキン
グ方向（レンズの光軸と直交する方向）への移動が可能
である。

【００２７】レーザ制御回路１３の駆動制御により、半
導体レーザ発振器９からレーザ光ビームが発せられる。
レーザ制御回路１３は、変調回路１４とレーザ駆動回路
１５からなり、ＰＬＬ回路１６から供給される記録用ク
ロック信号に同期して動作する。変調回路１４は、エラ
ー訂正回路３２から供給される記録データを記録に適し
た信号つまり８−１６変調データに変調する。レーザ駆
動回路１５は、変調回路１４からの８−１６変調データ
に応じて、半導体レーザ発振器（あるいはアルゴンネオ
ンレーザ発振器）１９を駆動する。

【００２８】ＰＬＬ（Phase Locked Loop ）回路１６
は、記録時、水晶発振器１７から発せられる基本クロッ
ク信号をＣＰＵ３０により設定される分周値で分周ある
いは光ディスク１上のヘッダ部１₁ が再生される時間間
隔（ヘッダ間隔）に対応した周波数に分周し、これによ
り記録用のクロック信号を発生すると共に、再生時は、
再生した同期コードに対応の再生用クロック信号を発生
するものである。また、ＰＬＬ回路１６は、ＣＰＵ３０
からの制御信号とデータ再生回路１８の２値化回路４１
からの信号に応じて、記録用あるいは再生用のクロック
信号を選択的に出力する。

【００２９】半導体レーザ発振器１９から発せられるレ
ーザ光ビームは、コリメータレンズ２０、ハーフプリズ
ム２１、対物レンズ１０を介して光ディスク１上に照射
される。光ディスク１からの反射光は、対物レンズ１
０、ハーフプリズム２１、集光レンズ２２、およびシリ
ンドリカルレンズ２３を介して、光検出器２４に導かれ
る。

【００３０】光検出器２４は、４分割の光検出セル２４
ａ、２４ｂ、２４ｃ、２４ｄにからなる。このうち、光
検出セル２４ａの出力信号は、増幅器２５ａを介して加
算器２６ａの一端に供給される。光検出セル２４ｂの出
力信号は、増幅器２５ｂを介して加算器２６ｂの一端に
供給される。光検出セル２４ｃの出力信号は、増幅器２
５ｃを介して加算器２６ａの他端に供給される。光検出
セル２４ｄの出力信号は、増幅器２５ｄを介して加算器
２６ｂの他端に供給される。

【００３１】さらに、光検出セル２４ａの出力信号は、
増幅器２５ａを介して加算器２６ｃの一端に供給され
る。光検出セル２４ｂの出力信号は、増幅器２５ｂを介
して加算器２６ｄの一端に供給される。光検出セル２４
ｃの出力信号は、増幅器２５ｃを介して加算器２６ｄの
他端に供給される。光検出セル２４ｄの出力信号は、増
幅器２５ｄを介して加算器２６ｃの他端に供給される。

【００３２】加算器２６ａの出力信号は差動増幅器ＯＰ
２の反転入力端に供給され、その差動増幅器ＯＰの非反
転入力端に加算器２６ｂの出力信号が供給される。差動
増幅器ＯＰ２は、加算器２６ａ、２６ｂの両出力信号の
差に応じた、フォーカス点に関する信号を出力する。こ
の出力はフォーカシング制御回路２７に供給される。フ
ォーカシング制御回路２７の出力信号は、フォーカシン
グ駆動コイル１２に供給される。これにより、レーザ光
ビームが、光ディスク１上で常時ジャストフォーカスと
なる制御される。

【００３３】加算器２６ｃの出力信号は差動増幅器ＯＰ
１の反転入力端に供給され、その差動増幅器ＯＰ１の非
反転入力端に加算器２６ｄの出力信号が供給される。差
動増幅器ＯＰ１は、加算器２６ｃ、２６ｄの両出力信号
の差に応じたトラック差信号を出力する。この出力はト
ラッキング制御回路２８に供給される。トラッキング制
御回路２８は、差動増幅器ＯＰ１からのトラック差信号
に応じてトラック駆動信号を作成する。

【００３４】トラッキング制御回路２８から出力される
トラック駆動信号は、トラッキング方向の駆動コイル１
１に供給される。また、トラッキング制御回路２８で用
いられるトラック差信号が、リニアモータ制御回路８に
供給される。

【００３５】上記フォーカシングおよびトラッキングが
なされることで、光検出器２４の各光検出セル２４ａ，
…２４ｄの出力信号の和信号には、つまり加算器２６
ｃ、２６ｄの両出力信号の加算である加算器２６ｅの出
力信号には、トラック上に形成されたピット（記録デー
タ）からの反射率の変化が反映される。この信号は、デ
ータ再生回路１８に供給される。データ再生回路１８
は、ＰＬＬ回路１６からの再生用クロック信号に基づ
き、記録データを再生する。

【００３６】また、データ再生回路１８は、加算器２６
ｅの出力信号とＰＬＬ回路１６からの再生用クロック信
号とに基づいてプリフォーマットデータ内のセクタマー
クを検出すると共に、ＰＬＬ回路１６から供給される２
値化信号および再生用クロック信号に基づき、その２値
化信号からアドレス情報としてのトラック番号とセクタ
番号を再生する。

【００３７】データ再生回路１８の再生データはバス２
９を介してエラー訂正回路３２に供給される。エラー訂
正回路３２は、再生データ内のエラー訂正コード（ＥＣ
Ｃ）によりエラーを訂正したり、あるいはインターフェ
ース回路３５から供給される記録データにエラー訂正コ
ード（ＥＣＣ）を付与してメモリ２に出力する。

【００３８】このエラー訂正回路３２でエラー訂正され
る再生データはバス２９およびインターフェース回路３
５を介して外部装置としての光ディスク制御装置３６に
供給される。光ディスク制御装置３６から発せられる記
録データは、インターフェース回路３５およびバス２９
を介してエラー訂正回路３２に供給される。

【００３９】上記トラッキング制御回路２８によって対
物レンズ１０が移動されているとき、リニアモータ制御
回路８により、対物レンズ１０が光学ヘッド５内の中心
位置近傍に位置するようリニアモータ６つまり光学ヘッ
ド５が移動される。

【００４０】Ｄ／Ａ変換器３１は、フォーカシング制御
回路２７、トラッキング制御回路２８、リニアモータ制
御回路８と光ディスク装置の全体を制御するＣＰＵ３０
との間でのデータの授受に用いられる。

【００４１】モータ制御回路４、リニアモータ制御回路
８、レーザ制御回路１５、ＰＬＬ回路１６、データ再生
回路１８、フォーカシング制御回路２７、トラッキング
制御回路２８、エラー訂正回路３２等は、バス２９を介
してＣＰＵ３０によって制御される。ＣＰＵ３０は、メ
モリ２に記録されたプログラムによって所定の動作を行
う。

【００４２】上記ＰＬＬ回路１６は、図５に示すよう
に、第１、第２の位相比較器４１、４２、選択回路４
３、平滑用フィルタ部４４、電圧制御発振器４５、第
１、第２、第３の分周器４６、４７、４８、カウンタ４
９、ラッチ部５０、およびインバータ回路５１によって
構成されており、選択回路４３、平滑用フィルタ部４
４、電圧制御発振器４５はアナログ回路で、第１、第２
の位相比較器４１、４２、第１、第２、第３の分周器４
６、４７、４８、カウンタ４９、ラッチ部５０、および
インバータ回路５１はディジタル回路である。このＰＬ
Ｌ回路１６は、１個の電圧制御発振器４５（ＶＯＣ）で
記録および再生用のクロック信号を発生することができ
るものである。このＰＬＬ回路１６は、予想される周波
数に電圧制御発振器４５の出力周波数を合わせる機能、
光ディスク１上のヘッダ部１₁ が再生される時間間隔
（ヘッダ間隔）に合わせて電圧制御発振器４５の出力周
波数を保持する機能、再生された２値化信号によりクロ
ックとデータを解読する機能がある。

【００４３】第１の位相比較器４１は、ロックイン型の
位相比較器であり、上記データ再生回路１８内の比較回
路６１からの２値化信号（再生信号）と電圧制御発振器
４５からのクロック信号との位相を比較し、その比較し
た位相差に比例したパルス幅を持つ信号を出力する。こ
の第１の位相比較器４１からの信号は選択回路４３に出
力され、クロック信号に同期したデータはデータ再生回
路４３に出力される。

【００４４】第１の位相比較器４１は、比較回路６１か
らの２値化信号がパルスの周期が規則的ではない歯抜け
の信号が入力されても動作する構成となっている。第２
の位相比較器４２は、プルイン型の位相比較器であり、
第２の分周器４７からの信号と第３の分周器４８からの
信号との位相を比較し、その比較した位相差、周波数差
に比例したパルス幅を持つ信号を出力する。この第２の
位相比較器４２からの信号は選択回路４３に出力され
る。

【００４５】選択回路４３は、ＣＰＵ３０からのリード
／ライト信号に応じて、第１の位相比較器４１からの信
号あるいは第２の位相比較器４２からの信号を選択的に
平滑用フィルタ部４４に出力する。リード／ライト信号
が「１」の場合（再生時）、第１の位相比較器４１から
の信号を選択して平滑用フィルタ部４４へ出力し、リー
ド／ライト信号が「０」の場合（記録時）、第２の位相
比較器４２からの信号を選択して平滑用フィルタ部４４
へ出力する。リード／ライト信号がローレベルの場合、
インバータ回路５１の出力により、第２、第３の分周器
４７、４８が作動するようになっている。

【００４６】平滑用フィルタ部４４は、抵抗、コンデン
サ、反転アンプ、ダイオードなどから構成され、選択回
路４３から供給される第１の位相比較器４１からの信号
あるいは第２の位相比較器４２からの信号の高調波を除
去する。平滑用フィルタ部４４は、ＣＰＵ３０からの制
御信号によりデータの記録時と再生時とで、遮断周波数
を切換えている。平滑用フィルタ部４４は、完全積分型
であり、高域の折点周波数を記録時には、再生時の１／
１０程度に切換えることにより、ジッタを抑えることが
できる。平滑用フィルタ部４４からの信号は電圧制御発
振器４５に出力される。

【００４７】電圧制御発振器（ＶＣＯ；ｖｏｌｔａｇｅ
ｃｏｎｔｒｏｌ ｏｓｃｉｌｌａｔｏｒ）４５は、平
滑用フィルタ部４４から供給される信号の電圧値（アナ
ログ値）に比例した周波数の２値のクロック信号を出力
する。

【００４８】この電圧制御発振器４５のクロック信号
は、第１の位相比較器４１と第３の分周器４８に出力さ
れるとともに、データ再生回路１８およびレーザ制御回
路１３に出力される。

【００４９】第１の分周器４６は、水晶発振器１７から
のたとえば３０［ＭＨｚ］の基準クロック信号を分周比
（１／５６）で分周した分周信号を出力するものであ
る。第１の分周器４６は、データ再生回路１８内のヘッ
ダ検知信号発生回路７０からのヘッダ検知信号によりト
リガされるようになっている。この第１の分周器４６か
らの分周信号はカウンタ４９に出力される。

【００５０】たとえば、水晶発振器１７からの基準クロ
ック信号の周波数が３０［ＭＨｚ］の場合、その５６分
周信号の周期は１．８７［μｍ］となる。第２の分周器
４７は、水晶発振器１７からの基準クロック信号をラッ
チ部５０により設定される分周比（１／Ｍ；Ｍは自然
数）で分周した分周信号を出力する。この第２の分周器
４７からの分周信号は、第２の位相比較器４２へ出力さ
れる。

【００５１】第３の分周器４８は、電圧制御発振器４５
からのクロック信号を分周比（１／７７０（１０進））
で分周した分周信号を出力する。この第３の分周器４８
からの分周信号は、第２の位相比較器４２に出力され
る。

【００５２】カウンタ４９は、データ再生回路１８内の
ヘッダ検知信号発生回路７０からのヘッダ検知信号をト
リガとして、第１の分周器４６からの分周信号をカウン
トするものであり、最大１０２４進（１０ビット）のバ
イナリカウンタである。このカウンタ４９からのカウン
ト値はラッチ部５０に出力される。

【００５３】ラッチ部５０は、たとえば１０ビット構成
で、データ再生回路１８内のヘッダ検知信号発生回路７
０からのヘッダ検知信号をトリガとして、カウンタ４９
からのカウント値をラッチしたり、ＣＰＵ３０からの回
転数に対応した速度データ（１０ビット；目標の速度デ
ータから±２０％の速度データ）が設定されるようにな
っている。この場合、現在の速度が目標の速度よりも遅
い場合、目標の速度データより−２０％の速度データが
設定され、現在の速度が目標の速度よりも早い場合、目
標の速度データより＋２０％の速度データが設定され
る。現在の速度は、モータ制御回路４により測定される
ようになっている。このラッチ部５０のラッチ出力
（Ｍ）は分周比（１／Ｍ）として第２の分周器４７に設
定される。このラッチ部５０のビット数と第２の分周器
４７のビット数は同じものとなっている。

【００５４】上記データ再生回路１８は、図６に示すよ
うに、２値化回路６１、シフトレジスタ６２、復調回路
６３、アドレスマーク検知回路６４、語境界カウンタ６
５、ＩＥＤチェック回路６６、アドレス比較回路６７、
およびヘッダ検知信号発生回路６８によって構成されて
いる。

【００５５】２値化回路６１は、上記加算器２６ｅから
の加算信号を２値化するものである。この２値化回路６
１からの２値化信号は上記ＰＬＬ回路１６に供給され、
再生用クロック信号（チャネルクロック）に同期したデ
ータ系列（チャネルデータ）に変換される。

【００５６】ＰＬＬ回路１６の出力信号としてのチャネ
ルクロックとチャネルデータは１６ビット構成のシフト
レジスタ６２に供給される。このチャネルクロックは、
復調回路６３、アドレスマーク検知回路６４、語境界カ
ウンタ６５にも供給される。

【００５７】シフトレジスタ６２は、供給されるチャネ
ルデータを１６ビットのパラレルデータに変換して出力
する。このシフトレジスタ６２からの１６ビットのチャ
ネルデータは、復調回路６３、およびアドレスマーク検
知回路６４に供給される。

【００５８】復調回路６３は、語境界カウンタ６５から
の語境界信号が供給された際のシフトレジスタ６２から
の１６ビットのアドレスデータに対応したアドレスに記
憶されているデータをＲＯＭ出力データとして出力する
復調ＲＯＭ（図示しない）と、この復調ＲＯＭからのＲ
ＯＭ出力データとしての復調データをＰＬＬ回路１６か
らのチャネルクロックを分周して作成したデータクロッ
クに応じて、シリアルに変換して出力するパラレル−シ
リアル変換部（図示しない）などから構成されている。

【００５９】このＲＯＭ出力データは、上記アドレスデ
ータに対応したあらかじめ定められているたとえば
（８、１６）符号変換規則に基づいて、つまり１６ビッ
トのチャネルビットを８ビットのデータに復調されるデ
ータである。

【００６０】復調回路６３からの復調データ信号は、Ｉ
ＥＤチェック回路６６、およびアドレス比較回路６７へ
出力される。また、復調回路６３で作成されたデータク
ロックは、ＩＥＤチェック回路６６、アドレス比較回路
６７、およびヘッダ検知信号発生回路６８へ出力され
る。

【００６１】アドレスマーク検知回路６４は、比較器に
より構成され、ＰＬＬ回路１６からのチャネルクロック
が供給されるごとに、シフトレジスタ６２からの１６ビ
ットのチャネルデータと１６ビットのアドレスマークと
が一致するか否かを比較し、一致した際に、アドレスマ
ーク検知信号を出力するものである。アドレスマーク検
知回路６４からのアドレスマーク検知信号は語境界カウ
ンタ６５、ＩＥＤチェック回路６６、アドレス比較回路
６７、およびヘッダ検知信号発生回路６８に出力され
る。

【００６２】語境界カウンタ６５は、アドレスマーク検
知回路６４からのアドレスマーク検知信号をトリガとし
てカウントを行い、固定長ブロック符号（１６チャネル
ビット）ごとに語境界信号を出力するものである。語境
界カウンタ６５からの語境界信号は復調回路６３に出力
される。

【００６３】ＩＥＤチェック回路６６は、アドレスマー
ク検知回路６４からのアドレスマーク検知信号が供給さ
れた後、復調回路６３から供給される６バイト分のアド
レス部ＰＩＤのセクタアドレスと誤り検出コードＩＥＤ
とをデータクロックに基づいて受入れ、この受入れたセ
クタアドレスの誤り検出コードＩＥＤとの演算結果が
「０」か否かで、セクタアドレスが正しいか否かを判定
するものである。

【００６４】このＩＥＤチェック回路６６のチェック結
果は、ヘッダ検知信号発生回路６８に出力される。アド
レス比較回路６７は、アドレスマーク検知回路６４から
のアドレスマーク検知信号が供給された後、復調回路６
３から供給される４バイト分のアドレス部ＰＩＤのセク
タアドレスをデータクロックに基づいて受入れ、この受
入れたセクタアドレス内のＩＤ番号が「１」〜「４」の
いずれに対応しているかを比較し、一致するＩＤ番号に
対応する信号を出力するものである。アドレス比較回路
６７からのＩＤ番号に対応する信号はヘッダ検知信号発
生回路６８に出力される。たとえば、ＩＤ番号が「１」
の場合「００」が出力され、ＩＤ番号が「２」の場合
「０１」が出力され、ＩＤ番号が「３」の場合「１０」
が出力され、ＩＤ番号が「４１」の場合「１１」が出力
される。

【００６５】また、アドレス比較回路６７は、受入れた
セクタアドレスをアドレスデータとしてＣＰＵ３０へ出
力するようになっている。ヘッダ検知信号発生回路６８
は、ＩＥＤチェック回路６６からのチェック結果が正し
いものである場合にアドレス比較回路６７から供給され
るＩＤ番号に対応する信号と、アドレスマーク検知回路
６４からのアドレスマーク検知信号と復調回路からのデ
ータクロックとにより計数されるバイト数とに応じて、
ミラーマーク領域の終了時に対応してヘッダ検知信号を
発生するものであり、たとえばアドレスマーク検知信号
が供給されてからのバイト数を復調回路からのデータク
ロックにより計数するバイナリカウンタる。このヘッダ
検知信号発生回路６８からのヘッダ検知信号は、ＰＬＬ
回路１６およびＣＰＵ３０へ出力される。たとえば、チ
ェック結果が正しくＩＤ番号として「１」を示す信号が
供給された場合、アドレスマーク検知回路６４からのア
ドレスマーク検知信号が供給されてから９４バイト後に
ヘッダ検知信号を発生し、チェック結果が正しくＩＤ番
号として「２」を示す信号が供給された場合、アドレス
マーク検知回路６４からのアドレスマーク検知信号が供
給されてから７６バイト後にヘッダ検知信号を発生し、
チェック結果が正しくＩＤ番号として「３」を示す信号
が供給された場合、アドレスマーク検知回路６４からの
アドレスマーク検知信号が供給されてから３０バイト後
にヘッダ検知信号を発生し、チェック結果が正しくＩＤ
番号として「４」を示す信号が供給された場合、アドレ
スマーク検知回路６４からのアドレスマーク検知信号が
供給されてから１２バイト後にヘッダ検知信号を発生す
るようになっている。

【００６６】次に、上記のような構成において、動作を
説明する。たとえば今、データの記録を行う際、光ディ
スク制御装置３６からトラック番号とセクタ番号とがイ
ンターフェース回路３５、バス２９を介してＣＰＵ３０
に供給されると共に、光ディスク制御装置３６からの記
録データがインターフェース回路３５、バス２９を介し
てメモリ２に供給され、記憶される。

【００６７】また、ＣＰＵ３０は、トラック番号により
ゾーンを判断し、このゾーンに対する光ディスク１の回
転数に対応する速度データをテーブル２ａから読出し、
モータ制御回路４に出力する。さらにＣＰＵ３０は、そ
の目標の速度データから＋２０％あるいは−２０％の速
度データ（１０ビット）をＰＬＬ回路１６のラッチ部５
０へ出力する。この場合、ＣＰＵ３０は、モータ制御回
路４により測定されている現在の速度が目標の速度より
も遅い場合、目標の速度データより−２０％の速度デー
タを出力し、現在の速度が目標の速度よりも早い場合、
目標の速度データより＋２０％の速度データを出力す
る。これにより、モータ制御回路４は、供給される目標
の速度データに合わせた回転数にモータ３の回転数を変
更する。また、ラッチ部５０にラッチされた目標の速度
データから±２０％の速度データを分周比Ｍとして、第
２の分周器４７に設定されることにより、水晶発振器１
７からの基準クロック信号がその分周比Ｍで分周された
信号が第２の分周器４７から第２の位相比較器４２へ出
力される。

【００６８】また、ＣＰＵ３０は、ＰＬＬ回路１６の選
択回路４３へ記録時を示すリード／ライト信号を出力す
る。これにより、第２の位相比較器４２で第２の分周器
４７からの信号と第３の分周器４８からの信号との位相
差、周波数差に比例したパルス幅を持つ信号が選択回路
４３、平滑用フィルタ部４４、電圧制御発振器４５を介
して出力される。この結果、ＰＬＬ回路１６は、第２、
第３の分周器４７、４８からの信号の位相差に比例した
パルス幅を持つ信号を出力するプルイン型の位相比較器
４２を用いて生成されたクロック信号（ＣＰＵ３０から
の速度データに依存）を第１の位相比較器４１、第３の
分周器４８、データ再生回路１８へ出力する。この際、
ＣＰＵ３０からの目標の速度データから±２０％の速度
データに対応したクロック信号が出力される。

【００６９】また、ＣＰＵ３０は、上記トラック番号に
対応して、リニアモータ制御回路８とトラッキング制御
回路２８とを制御する。これにより、光学ヘッド５によ
るレーザ光が上記トラック番号に対応するトラックに移
動する（アクセス処理）。

【００７０】この状態において、加算器２６ｅからの出
力信号としての再生信号が２値化回路６１で２値化さ
れ、ＰＬＬ回路１６の第１の位相比較器４１を介してデ
ータ再生回路１８内のシフトレジスタ６２へ供給され
る。また、ＰＬＬ回路１６の電圧制御発振器４５からの
クロック信号もチャネルクロックとしてデータ再生回路
１８内のシフトレジスタ６２、復調回路６３、アドレス
マーク検知回路６４、語境界カウンタ６５に供給され
る。

【００７１】シフトレジスタ６２は、供給されるチャネ
ルデータを１６ビットのパラレルデータに変換し、復調
回路６３、およびてアドレスマーク検知回路６４に供給
する。アドレスマーク検知回路６４は、シフトレジスタ
６２からのチャネルデータによりアドレスマークが検知
された際にアドレスマーク検知信号を語境界カウンタ６
５、ＩＥＤチェック回路６６、アドレス比較回路６７、
およびヘッダ検知信号発生回路６８に供給する。語境界
カウンタ６５は、アドレスマーク検知回路６４からのア
ドレスマーク検知信号をトリガとしてカウントを行い、
固定長ブロック符号（１６チャネルビット）ごとに語境
界信号を復調回路６３に出力する。

【００７２】復調回路６３は、語境界カウンタ６５から
の語境界信号が供給された際のシフトレジスタ６２から
の１６ビットのアドレスデータをＲＯＭ出力データに変
換し、チャネルクロックを分周して作成したデータクロ
ックに応じて、シリアルに変換した復調データ信号をＩ
ＥＤチェック回路６６、およびアドレス比較回路６７へ
出力する。また、復調回路６３で作成されたデータクロ
ックは、ＩＥＤチェック回路６６、アドレス比較回路６
７、およびヘッダ検知信号発生回路６８へ出力される。

【００７３】ＩＥＤチェック回路６６は、アドレスマー
ク検知回路６４からのアドレスマーク検知信号が供給さ
れた後、復調回路６３から供給される６バイト分のアド
レス部ＰＩＤのセクタアドレスと誤り検出コードＩＥＤ
とをデータクロックに基づいて受入れ、この受入れたセ
クタアドレスの誤り検出コードＩＥＤとの演算結果が
「０」か否かで、セクタアドレスが正しいか否かを判定
し、この判定結果をヘッダ検知信号発生回路６８に出力
する。

【００７４】また、アドレス比較回路６７は、アドレス
マーク検知回路６４からのアドレスマーク検知信号が供
給された後、復調回路６３から供給される４バイト分の
アドレス部ＰＩＤのセクタアドレスをデータクロックに
基づいて受入れ、この受入れたセクタアドレス内のＩＤ
番号が「１」〜「４」のいずれに対応しているかを比較
し、一致するＩＤ番号に対応する信号をヘッダ検知信号
発生回路６８に出力する。

【００７５】このような状態において、光ディスク１の
回転数が目標の速度データから±２０％の速度データと
なる前は、アドレスマーク検知回路６４により、アドレ
スマークを検知することができないため、ヘッダ検知信
号発生回路６８からヘッダ検知信号が出力されないた
め、ＰＬＬ回路１６は上述したＣＰＵ３０からの目標の
速度データから±２０％の速度データに対応したクロッ
ク信号が出力されている。

【００７６】そして、光ディスク１の回転数が目標の速
度データから±２０％の速度データとなった際に、アド
レスマーク検知回路６４により、アドレスマークが検知
されることにより、復調回路６３、語境界カウンタ６
５、ＩＥＤチェック回路６６、アドレス比較回路６７、
およびヘッダ検知信号発生回路６８が作動し、ヘッダ検
知信号発生回路６８からのヘッダ検知信号がＰＬＬ回路
１８の第１の分周器４６、カウンタ４９、ラッチ部５０
へ出力される。この出力により、第１の分周器４６、カ
ウンタ４９がそれぞれ作動する。

【００７７】これにより、第１の分周器４６は、水晶発
振器１７からの基準クロック信号を分周比（１／５６）
で分周した分周信号をカウンタ４９に出力する。カウン
タ４９は、第１の分周器４６からの分周信号をカウント
したカウント値をラッチ部５０に出力する。

【００７８】この結果、ラッチ部５０には、ヘッダ検知
信号発生回路７０からのヘッダ検知信号をトリガとし
て、カウンタ４９からのカウント値がラッチされる。す
なわち、ヘッダ検知信号とヘッダ検知信号との間隔、つ
まりヘッダ部１₁ の間隔に対応したカウント値がラッチ
される。

【００７９】このラッチ部５０にラッチされたヘッダ部
１₁ の間隔に対応したカウント値を分周比Ｍとして、第
２の分周器４７に設定されることにより、水晶発振器１
７からの基準クロック信号がその分周比Ｍで分周された
信号が第２の分周器４７から第２の位相比較器４２へ出
力される。

【００８０】これにより、第２の位相比較器４２で第２
の分周器４７からの信号と第３の分周器４８からの信号
との位相差、周波数差に比例したパルス幅を持つ信号が
選択回路４３、平滑用フィルタ部４４、電圧制御発振器
４５を介して出力される。この結果、ＰＬＬ回路１６
は、第２、第３の分周器４７、４８からの信号の位相差
に比例したパルス幅を持つ信号を出力するプルイン型の
位相比較器４２を用いて生成されたクロック信号（ヘッ
ダ部１₁ の間隔に対応したカウント値に依存）を第１の
位相比較器４１、第３の分周器４８、データ再生回路１
８へ出力する。この際、ヘッダ部１₁ の間隔に対応した
カウント値に対応したクロック信号が出力される。

【００８１】この後、このＰＬＬ回路１６からのクロッ
ク信号に応じてアドレスマークの検知が上記同様になさ
れる。そして、光ディスク１の回転速度が、目標の速度
に達した際、その速度に依存した間隔でヘッダ検知信号
が発生されることにより、その速度に対応するカウント
値がラッチ部５０に設定され、目標の速度に対応したク
ロック信号がＰＬＬ回路１６から出力される。

【００８２】また、上記光ディスク１の回転数が目標の
速度データから±２０％の速度データとなり、アドレス
マーク検知回路６４によりアドレスマークが検知された
際に、アドレス比較回路６７からのアドレスデータがＣ
ＰＵ３０へ出力される。

【００８３】そして、ＣＰＵ３０は、そのアドレスデー
タとデータを記録するアドレスデータとが一致するか否
かを判断し、一致しない場合、再度上述したアクセス処
理を行う。

【００８４】一致している場合、ＣＰＵ３０はメモリ２
に記憶されている記録データにエラー訂正回路３２でエ
ラー訂正コードを付与するとともに、同期コードＶＦＯ
３を付与して、変調回路１４へ出力する。変調回路１４
は、同期コードＶＦＯ３と記録データをＰＬＬ回路１６
からのクロック信号を用いて変調して、レーザ駆動回路
１５へ出力する。

【００８５】そして、ヘッダ検知信号発生回路６８から
ヘッダ検知信号が出力された際に、レーザ駆動回路１５
は、変調回路１４から供給される記録データとＰＬＬ回
路１６からのクロック信号に基づいて半導体レーザ発振
器９を駆動制御する。

【００８６】したがって、光ディスク１における記録位
置のヘッダ部１₁ の後段の記録領域に同期コードＶＦＯ
３と記録データが記録される。上記したように、ゾーン
ごとに光ディスクの回転数の異るＭＣＬＶ方式の光ディ
スク装置において、ゾーンを移動してデータの記録を行
う場合に、記録を行うゾーンに対応する回転数の±２０
％の回転数に達した際に、データの記録が行えるように
したものである。

【００８７】これにより、所望のゾーンへ移動した際
に、そのゾーンの回転数に達する前でしかも回転数が安
定していなくても記録動作を行うことができ、データを
記録する際のアクセス時間を短縮することができる。

【００８８】また、アクセスを行うゾーンの回転数の±
２０％の回転数に対応する速度データに対応するクロッ
ク信号に基づいてアドレスマークの検知を行い、このア
ドレスマークの検知に基づいてヘッダ検知信号を発生さ
せ、ヘッダ検知信号の間隔つまりヘッダ部の間隔により
生成されるクロック信号に基づいてデータの記録が行わ
れる。これにより、偏心等による回転数変動に伴うデー
タの記録エラーも軽減できる。

【００８９】

【発明の効果】以上詳述したように、この発明によれ
ば、所望のゾーンへ移動した際に、そのゾーンの回転数
に達する前でしかも回転数が安定していなくても記録動
作を行うことができ、データを記録する際のアクセス時
間を短縮することができるデータ記録装置を提供でき
る。

【図面の簡単な説明】

【図１】この発明の一実施例を説明するための光ディス
ク装置の概略構成を示す図。

【図２】光ディスクのフォーマット例を説明するための
図。

【図３】各ゾーンごとの光ディスクの回転数に対応する
速度データ値が記憶されるテーブルを説明するための
図。

【図４】光ディスクのセクタフォーマットを示す図。

【図５】ＰＬＬ回路の構成を示すブロック図。

【図６】データ再生回路の要部の構成を示すブロック
図。

【符号の説明】

１…光ディスク １₁ …ヘッダ部 ２…メモリ ２ａ…テーブル １３…レーザ制御回路 １４…変調回路 １５…レーザ駆動回路 １６…ＰＬＬ回路 １７…水晶発振器 １８…データ再生回路 ３０…ＣＰＵ ６１…２値化回路 ６２…シフトレジスタ ６３…復調回路 ６４…アドレスマーク検知回路 ６５…語境界カウンタ ６６…ＩＥＤチェック回路 ６７…アドレス比較回路 ６８…ヘッダ検知信号発生回路

Claims (5)

【特許請求の範囲】
1. 【請求項１】 うずまき状又は同心円状のデータを記録
   するグルーブおよびランドを有し、一定長のグルーブお
   よびランドからなりアドレスデータからなるヘッダ部と
   データが記録されるデータ領域とからなる複数の記録領
   域を有し、複数のグルーブおよびランドずつのゾーンか
   らなる光ディスクにデータを記録するデータ記録装置に
   おいて、 上記光ディスクに対してデータの記録を行う光学ヘッド
   と、 上記光ディスクを各ゾーンごとに異なった回転数で回転
   する回転手段と、 上記光学ヘッドを上記光ディスクの半径方向へ移動する
   ことにより所定のゾーンへ移動する移動手段と、 上記光ディスクの各ゾーンごとの回転数に対応する速度
   データを記憶している記憶手段と、 上記移動手段により光学ヘッドを移動して別のゾーンで
   の記録を行う際に、移動先のゾーンに対応する速度デー
   タを上記記憶手段から読出す読出手段と、 この読出手段により読出される速度データで上記回転手
   段を回転する処理手段と、 上記移動先のゾーンの回転数に達する前の回転数に対応
   する第１のクロック信号を発生する第１の発生手段と、 この第１の発生手段により発生される第１のクロック信
   号に応じて上記光学ヘッドにより再生される再生データ
   によりヘッダ部を検知してヘッダ検知信号を出力する出
   力手段と、 この出力手段により出力されるヘッダ検知信号の間隔に
   応じた第２のクロック信号を発生する第２の発生手段
   と、 この第２の発生手段により発生される第２のクロック信
   号に基づいてデータの記録を行う記録手段と、 を具備したことを特徴とするデータ記録装置。
2. 【請求項２】 上記移動先のゾーンの回転数に達する前
   の回転数が、上記移動先のゾーンの回転数の±２０％の
   回転数であることを特徴とする請求項１に記載のデータ
   記録装置。
3. 【請求項３】 上記第１の発生手段が、上記移動先のゾ
   ーンの回転数が現在の回転数よりも小さい場合、上記移
   動先のゾーンの回転数よりも−２０％の回転数に対応す
   る第１のクロック信号を発生することを特徴とする請求
   項１に記載のデータ記録装置。
4. 【請求項４】 上記第１の発生手段が、上記移動先のゾ
   ーンの回転数が現在の回転数よりも大きい場合、上記移
   動先のゾーンの回転数よりも＋２０％の回転数に対応す
   る第１のクロック信号を発生することを特徴とする請求
   項１に記載のデータ記録装置。
5. 【請求項５】 上記ヘッダ部が、同期コード部、アドレ
   スマーク、アドレス部、誤り検出コード、ポストアンブ
   ルにより構成され、上記記録領域が、ギャップ領域、同
   期コード領域、データ領域、ガードデータ領域、バッフ
   ァ領域により構成されていることを特徴とする請求項１
   に記載のデータ記録装置。