JPH104024A - セラミック電子部品の製造方法 - Google Patents
セラミック電子部品の製造方法Info
- Publication number
- JPH104024A JPH104024A JP8175765A JP17576596A JPH104024A JP H104024 A JPH104024 A JP H104024A JP 8175765 A JP8175765 A JP 8175765A JP 17576596 A JP17576596 A JP 17576596A JP H104024 A JPH104024 A JP H104024A
- Authority
- JP
- Japan
- Prior art keywords
- mother block
- forming
- stick
- break groove
- ceramic electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 方向性のあるチップ部品を、チッピング、ワ
レ、カケなどによる歩留りの低下を引き起こすことな
く、効率よく製造することが可能なセラミック電子部品
の製造方法を提供する。 【解決手段】 複数のセラミック電子部品が取り出され
ることになる未焼成のマザーブロック1を焼成し、スク
ライブ工法を用いてスクライブすることにより、マザー
ブロック1の所定方向に一次ブレーク溝2を形成した
後、一次ブレーク溝2に沿ってマザーブロック1をブレ
ークして複数のスティック状素子集合体4を形成すると
ともに、得られた各スティック状素子集合体4に外部電
極を形成する。また、ブレーク溝形成工程において、ス
クライブ工法を用いてスクライブすることにより、一次
ブレーク溝2及び一次ブレーク溝2と交差する二次ブレ
ーク溝3を形成しておき、外部電極形成工程において外
部電極5を形成した後、各スティック状素子集合体4を
外部電極5の方向性を保ちつつ、2次ブレーク溝3に沿
って複数に分割する。
レ、カケなどによる歩留りの低下を引き起こすことな
く、効率よく製造することが可能なセラミック電子部品
の製造方法を提供する。 【解決手段】 複数のセラミック電子部品が取り出され
ることになる未焼成のマザーブロック1を焼成し、スク
ライブ工法を用いてスクライブすることにより、マザー
ブロック1の所定方向に一次ブレーク溝2を形成した
後、一次ブレーク溝2に沿ってマザーブロック1をブレ
ークして複数のスティック状素子集合体4を形成すると
ともに、得られた各スティック状素子集合体4に外部電
極を形成する。また、ブレーク溝形成工程において、ス
クライブ工法を用いてスクライブすることにより、一次
ブレーク溝2及び一次ブレーク溝2と交差する二次ブレ
ーク溝3を形成しておき、外部電極形成工程において外
部電極5を形成した後、各スティック状素子集合体4を
外部電極5の方向性を保ちつつ、2次ブレーク溝3に沿
って複数に分割する。
Description
【0001】
【発明の属する技術分野】本願発明は、セラミック電子
部品の製造方法に関し、詳しくは、素子の少なくとも一
つの面に配設された外部電極を備えており、表裏や前後
に方向性を有する、表面実装型積層コイル部品などのセ
ラミック電子部品の製造方法に関する。
部品の製造方法に関し、詳しくは、素子の少なくとも一
つの面に配設された外部電極を備えており、表裏や前後
に方向性を有する、表面実装型積層コイル部品などのセ
ラミック電子部品の製造方法に関する。
【0002】
【従来の技術及び発明が解決しようとする課題】セラミ
ック電子部品の一つに、素子中に配設された積層型コイ
ルと、素子の表面に配設された外部電極とを備えた表面
実装型積層コイル部品がある。この表面実装型積層コイ
ル部品の製造方法の一例を図6のフローチャートを参照
しつつ説明する。まず、セラミック原料からグリーンシ
ートを形成する。そして、このグリーンシートの表面に
導電ペーストを印刷してコイルパターンを形成する。
ック電子部品の一つに、素子中に配設された積層型コイ
ルと、素子の表面に配設された外部電極とを備えた表面
実装型積層コイル部品がある。この表面実装型積層コイ
ル部品の製造方法の一例を図6のフローチャートを参照
しつつ説明する。まず、セラミック原料からグリーンシ
ートを形成する。そして、このグリーンシートの表面に
導電ペーストを印刷してコイルパターンを形成する。
【0003】それから、表面にコイルパターンが配設さ
れたグリーンシートを、各コイルパターンが導通するよ
うに積み重ねて未焼成の積層ブロック(マザーブロッ
ク)を形成する。次に、未焼成のマザーブロックをカッ
トして各素子を切り出した後、所定の条件で焼成する。
それから、焼成後の各素子に導電ペーストを塗布、焼付
けした後、メッキを施して外部電極を形成する。最後
に、測定を行い表面実装型積層コイル部品が完成する。
れたグリーンシートを、各コイルパターンが導通するよ
うに積み重ねて未焼成の積層ブロック(マザーブロッ
ク)を形成する。次に、未焼成のマザーブロックをカッ
トして各素子を切り出した後、所定の条件で焼成する。
それから、焼成後の各素子に導電ペーストを塗布、焼付
けした後、メッキを施して外部電極を形成する。最後
に、測定を行い表面実装型積層コイル部品が完成する。
【0004】すなわち、従来から実施されている表面実
装型積層コイル部品の製造方法では、印刷工程及び積み
重ね工程終了後の未焼成のマザーブロックをカットし、
これを焼成工程で焼成した後、ばらばらになった状態の
各素子に外部電極を形成していた。
装型積層コイル部品の製造方法では、印刷工程及び積み
重ね工程終了後の未焼成のマザーブロックをカットし、
これを焼成工程で焼成した後、ばらばらになった状態の
各素子に外部電極を形成していた。
【0005】しかし、上記従来の方法により、表裏や前
後に方向性を有する表面実装型積層コイル部品を製造し
た場合、未焼成のマザーブロックをカットした後の段階
では各素子の方向がばらばらになり、外観上では方向性
が分からなくなってしまうという問題点がある。これ
は、表面実装型積層コイル部品以外のセラミック電子部
品の場合にも当てはまるものである。
後に方向性を有する表面実装型積層コイル部品を製造し
た場合、未焼成のマザーブロックをカットした後の段階
では各素子の方向がばらばらになり、外観上では方向性
が分からなくなってしまうという問題点がある。これ
は、表面実装型積層コイル部品以外のセラミック電子部
品の場合にも当てはまるものである。
【0006】そこで、従来は、焼成前にマザーブロック
をカットして個々の素子を切り出すことをせず、マザー
ブロックを焼成した後、ダイシングブレードを用いるダ
イシング法により、図7に示すように、マザーブロック
21を所定の方向に沿ってカットしてスティック状素子
集合体22に分割した後、その状態で外部電極23(図
8(a))を形成し、その後、同じくダイシング法によ
り、スティック状素子集合体22をカットすることによ
り個々のセラミック電子部品24(図8(b))を得るよ
うにしている。しかし、上記従来の方法では、ダイヤモ
ンド粒子を埋め込んだダイシングブレードを用いてマザ
ーブロック21やスティック状素子集合体22をカッ
ト、分割するようにしているので、その際に、切削面の
エッジ部分などにチッピング、ワレ、カケなどが発生し
やすく歩留りが低下するという問題点があり、特に素子
が小型化するほどその影響が大きくなる。
をカットして個々の素子を切り出すことをせず、マザー
ブロックを焼成した後、ダイシングブレードを用いるダ
イシング法により、図7に示すように、マザーブロック
21を所定の方向に沿ってカットしてスティック状素子
集合体22に分割した後、その状態で外部電極23(図
8(a))を形成し、その後、同じくダイシング法によ
り、スティック状素子集合体22をカットすることによ
り個々のセラミック電子部品24(図8(b))を得るよ
うにしている。しかし、上記従来の方法では、ダイヤモ
ンド粒子を埋め込んだダイシングブレードを用いてマザ
ーブロック21やスティック状素子集合体22をカッ
ト、分割するようにしているので、その際に、切削面の
エッジ部分などにチッピング、ワレ、カケなどが発生し
やすく歩留りが低下するという問題点があり、特に素子
が小型化するほどその影響が大きくなる。
【0007】また、焼成前に方向性を判断するための認
識マークを個々のチップに付与しておき、チップに分割
して焼成した後、最終の測定・テーピング工程で再整列
させて方向性を合わせる方法もあるが、この方法におい
ては、認識マークを付与する工程、方向性を認識して再
整列させる工程などが必要になるため、コストアップを
招くという問題点がある。
識マークを個々のチップに付与しておき、チップに分割
して焼成した後、最終の測定・テーピング工程で再整列
させて方向性を合わせる方法もあるが、この方法におい
ては、認識マークを付与する工程、方向性を認識して再
整列させる工程などが必要になるため、コストアップを
招くという問題点がある。
【0008】本願発明は、上記問題点を解決するもので
あり、方向性のあるセラミック電子部品を、チッピン
グ、ワレ、カケなどによる歩留りの低下を引き起こすこ
となく効率よく製造することが可能なセラミック電子部
品の製造方法を提供することを目的とする。
あり、方向性のあるセラミック電子部品を、チッピン
グ、ワレ、カケなどによる歩留りの低下を引き起こすこ
となく効率よく製造することが可能なセラミック電子部
品の製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】上記目的を達成するため
に、本願の発明者等は種々の実験、検討を行ない、通
常、固い材料をブレークするには適さないと考えられて
いたスクライブ工法を用いてブレークした場合に、意外
にも、マザーブロックやスティック状素子集合体のよう
な固いセラミック焼結体を、チッピング、ワレ、カケな
どを生じることなくブレークすることが可能であること
を知り、さらに実験を行なって本願発明を完成した。す
なわち、本願第1の発明のセラミック電子部品の製造方
法は、素子の少なくとも一つの面に配設された外部電極
を備えており、表裏や前後に方向性を有するセラミック
電子部品を製造するための方法であって、複数のセラミ
ック電子部品が取り出されることになる未焼成のマザー
ブロックを焼成するマザーブロック焼成工程と、前記マ
ザーブロック焼成工程において焼成されたマザーブロッ
クをスクライブ工法を用いてスクライブすることによ
り、マザーブロックの表面に所定方向に一次ブレーク溝
を形成するブレーク溝形成工程と、前記ブレーク溝形成
工程において形成された一次ブレーク溝に沿ってマザー
ブロックをブレークして複数のスティック状素子集合体
を形成するスティック状素子集合体形成工程と、前記ス
ティック状素子集合体形成工程において形成された各ス
ティック状素子集合体に外部電極を形成する外部電極形
成工程とを含むことを特徴としている。
に、本願の発明者等は種々の実験、検討を行ない、通
常、固い材料をブレークするには適さないと考えられて
いたスクライブ工法を用いてブレークした場合に、意外
にも、マザーブロックやスティック状素子集合体のよう
な固いセラミック焼結体を、チッピング、ワレ、カケな
どを生じることなくブレークすることが可能であること
を知り、さらに実験を行なって本願発明を完成した。す
なわち、本願第1の発明のセラミック電子部品の製造方
法は、素子の少なくとも一つの面に配設された外部電極
を備えており、表裏や前後に方向性を有するセラミック
電子部品を製造するための方法であって、複数のセラミ
ック電子部品が取り出されることになる未焼成のマザー
ブロックを焼成するマザーブロック焼成工程と、前記マ
ザーブロック焼成工程において焼成されたマザーブロッ
クをスクライブ工法を用いてスクライブすることによ
り、マザーブロックの表面に所定方向に一次ブレーク溝
を形成するブレーク溝形成工程と、前記ブレーク溝形成
工程において形成された一次ブレーク溝に沿ってマザー
ブロックをブレークして複数のスティック状素子集合体
を形成するスティック状素子集合体形成工程と、前記ス
ティック状素子集合体形成工程において形成された各ス
ティック状素子集合体に外部電極を形成する外部電極形
成工程とを含むことを特徴としている。
【0010】上記製造方法においては、マザーブロック
を焼成した後、スクライブ工法を用いてスクライブする
ことにより、マザーブロックの表面に所定方向に一次ブ
レーク溝を形成し、この一次ブレーク溝に沿ってマザー
ブロックをブレークすることにより複数のスティック状
素子集合体を形成するようにしているので、ダイシング
法によりカットする場合に生じるようなエッジ部分での
チッピング、ワレ、カケ、シェルクラックなどを発生さ
せることなくマザーブロックをブレークしてスティック
状素子集合体を形成することが可能になる。したがっ
て、方向性のあるセラミック電子部品を、チッピング、
ワレ、カケなどによる歩留りの低下を招いたりすること
なく効率よく製造することが可能になる。なお、本願発
明の方法によれば、上述のように、スティック状素子集
合体の状態で外部電極を形成するようにしているので、
カット工程で各素子をばらばらの状態に切り離してその
後の焼成工程や外部電極形成工程などを進める方法に比
べて容易に所定の方向性を維持した状態で各工程を進め
ることができるようになる。また、各スティック状素子
集合体に外部電極を形成するようにしているので、外部
電極形成工程における素子(スティック状素子集合体)
の取り扱い(ハンドリング)が容易になる。さらに、素
子集合体をスティック状としているので、素子集合体の
保持が容易となり、また各素子(チップ)の整列も必要
がなくなる。その結果、製造工程及び製造設備を簡略化
して、コストダウンを図ることが可能になる。
を焼成した後、スクライブ工法を用いてスクライブする
ことにより、マザーブロックの表面に所定方向に一次ブ
レーク溝を形成し、この一次ブレーク溝に沿ってマザー
ブロックをブレークすることにより複数のスティック状
素子集合体を形成するようにしているので、ダイシング
法によりカットする場合に生じるようなエッジ部分での
チッピング、ワレ、カケ、シェルクラックなどを発生さ
せることなくマザーブロックをブレークしてスティック
状素子集合体を形成することが可能になる。したがっ
て、方向性のあるセラミック電子部品を、チッピング、
ワレ、カケなどによる歩留りの低下を招いたりすること
なく効率よく製造することが可能になる。なお、本願発
明の方法によれば、上述のように、スティック状素子集
合体の状態で外部電極を形成するようにしているので、
カット工程で各素子をばらばらの状態に切り離してその
後の焼成工程や外部電極形成工程などを進める方法に比
べて容易に所定の方向性を維持した状態で各工程を進め
ることができるようになる。また、各スティック状素子
集合体に外部電極を形成するようにしているので、外部
電極形成工程における素子(スティック状素子集合体)
の取り扱い(ハンドリング)が容易になる。さらに、素
子集合体をスティック状としているので、素子集合体の
保持が容易となり、また各素子(チップ)の整列も必要
がなくなる。その結果、製造工程及び製造設備を簡略化
して、コストダウンを図ることが可能になる。
【0011】また、本願第2の発明のセラミック電子部
品の製造方法は、素子中に配設されたコイルと、素子の
少なくとも一つの面に配設された外部電極とを備えてお
り、表裏や前後に方向性を有する表面実装型のセラミッ
ク電子部品(積層コイル部品)を製造するための方法で
あって、複数のコイルパターンが配設されたグリーンシ
ートを積層して内部に積層型コイルが形成された未焼成
のマザーブロック(積層マザーブロック)を形成するマ
ザーブロック形成工程と、前記マザーブロック形成工程
において形成された積層マザーブロックを焼成するマザ
ーブロック焼成工程と、前記マザーブロック焼成工程に
おいて焼成されたマザーブロックをスクライブ工法を用
いてスクライブすることにより、マザーブロックの表面
に所定方向に一次ブレーク溝を形成するブレーク溝形成
工程と、前記ブレーク溝形成工程において形成された一
次ブレーク溝に沿ってマザーブロックをブレークして複
数のスティック状素子集合体を形成するスティック状素
子集合体形成工程と、前記スティック状素子集合体形成
工程において形成された各スティック状素子集合体に外
部電極を形成する外部電極工程とを含むことを特徴とし
ている。
品の製造方法は、素子中に配設されたコイルと、素子の
少なくとも一つの面に配設された外部電極とを備えてお
り、表裏や前後に方向性を有する表面実装型のセラミッ
ク電子部品(積層コイル部品)を製造するための方法で
あって、複数のコイルパターンが配設されたグリーンシ
ートを積層して内部に積層型コイルが形成された未焼成
のマザーブロック(積層マザーブロック)を形成するマ
ザーブロック形成工程と、前記マザーブロック形成工程
において形成された積層マザーブロックを焼成するマザ
ーブロック焼成工程と、前記マザーブロック焼成工程に
おいて焼成されたマザーブロックをスクライブ工法を用
いてスクライブすることにより、マザーブロックの表面
に所定方向に一次ブレーク溝を形成するブレーク溝形成
工程と、前記ブレーク溝形成工程において形成された一
次ブレーク溝に沿ってマザーブロックをブレークして複
数のスティック状素子集合体を形成するスティック状素
子集合体形成工程と、前記スティック状素子集合体形成
工程において形成された各スティック状素子集合体に外
部電極を形成する外部電極工程とを含むことを特徴とし
ている。
【0012】この製造方法においては、複数のコイルパ
ターンが配設されたグリーンシートを積層して積層マザ
ーブロックを形成し、これを焼成した後、スクライブ工
法を用いてスクライブすることにより、積層マザーブロ
ックの表面に所定方向に一次ブレーク溝を形成し、この
一次ブレーク溝に沿って積層マザーブロックをブレーク
することにより複数のスティック状素子集合体を形成す
るようにしているので、上記本願第1の発明の場合と同
様に、チッピング、ワレ、カケなどを発生させることな
く、積層マザーブロックをブレークしてスティック状素
子集合体を形成することが可能になる。したがって、上
記本願第1の発明の場合と同様に効率よく表面実装型の
積層コイル部品を製造することが可能になる。
ターンが配設されたグリーンシートを積層して積層マザ
ーブロックを形成し、これを焼成した後、スクライブ工
法を用いてスクライブすることにより、積層マザーブロ
ックの表面に所定方向に一次ブレーク溝を形成し、この
一次ブレーク溝に沿って積層マザーブロックをブレーク
することにより複数のスティック状素子集合体を形成す
るようにしているので、上記本願第1の発明の場合と同
様に、チッピング、ワレ、カケなどを発生させることな
く、積層マザーブロックをブレークしてスティック状素
子集合体を形成することが可能になる。したがって、上
記本願第1の発明の場合と同様に効率よく表面実装型の
積層コイル部品を製造することが可能になる。
【0013】また、本願発明のセラミック電子部品の製
造方法は、前記ブレーク溝形成工程において、スクライ
ブ工法を用いてスクライブすることにより、一次ブレー
ク溝及び一次ブレーク溝と交差する二次ブレーク溝を形
成しておき、前記外部電極形成工程において外部電極を
形成した後、各スティック状素子集合体を外部電極の方
向性を保ちつつ、前記ブレーク溝形成工程において形成
された前記二次ブレーク溝に沿って複数に分割するステ
ィック状素子集合体分割工程をさらに含むことを特徴と
している。
造方法は、前記ブレーク溝形成工程において、スクライ
ブ工法を用いてスクライブすることにより、一次ブレー
ク溝及び一次ブレーク溝と交差する二次ブレーク溝を形
成しておき、前記外部電極形成工程において外部電極を
形成した後、各スティック状素子集合体を外部電極の方
向性を保ちつつ、前記ブレーク溝形成工程において形成
された前記二次ブレーク溝に沿って複数に分割するステ
ィック状素子集合体分割工程をさらに含むことを特徴と
している。
【0014】ブレーク溝を形成する際に、スクライブ工
法を用いてスクライブすることにより、一次ブレーク溝
と交差する方向に二次ブレーク溝を形成しておき、一次
ブレークした後のスティック状素子集合体に外部電極を
形成した後、各スティック状素子集合体を外部電極の方
向性を保ちつつ二次ブレーク溝に沿って複数に分割する
ことにより、一次ブレーク及び二次ブレークのいずれの
工程でも、チッピング、ワレ、カケなどを引き起こすこ
となく効率よくセラミック電子部品を製造することが可
能になる。また、各スティック状素子集合体を外部電極
の方向性を保ちつつ、ブレーク溝形成工程において形成
された二次ブレーク溝に沿って複数に分割してその後の
工程を進めることにより、最終工程まで方向性を合わせ
ることが不要になり、さらに効率よくセラミック電子部
品を製造することができるようになる。なお、本願発明
のセラミック電子部品の製造方法において、スクライブ
工法に用いられるスクライバーのタイプや種類に特別の
制約はないが、好ましいスクライバーとしては、例え
ば、ダイヤモンドや超鋼からなる算盤玉状のスクライブ
チップを、一定の加圧力で基板に押し当てながら転がし
て、基板にブレークのための垂直クラックと歪みを発生
させる方式のスクライバー、あるいは、先端の尖がった
固定のスクライブチップを基板に押し当てながら移動さ
せて基板表面に引っ掻き傷をつける方式のスクライバー
などを挙げることができる。
法を用いてスクライブすることにより、一次ブレーク溝
と交差する方向に二次ブレーク溝を形成しておき、一次
ブレークした後のスティック状素子集合体に外部電極を
形成した後、各スティック状素子集合体を外部電極の方
向性を保ちつつ二次ブレーク溝に沿って複数に分割する
ことにより、一次ブレーク及び二次ブレークのいずれの
工程でも、チッピング、ワレ、カケなどを引き起こすこ
となく効率よくセラミック電子部品を製造することが可
能になる。また、各スティック状素子集合体を外部電極
の方向性を保ちつつ、ブレーク溝形成工程において形成
された二次ブレーク溝に沿って複数に分割してその後の
工程を進めることにより、最終工程まで方向性を合わせ
ることが不要になり、さらに効率よくセラミック電子部
品を製造することができるようになる。なお、本願発明
のセラミック電子部品の製造方法において、スクライブ
工法に用いられるスクライバーのタイプや種類に特別の
制約はないが、好ましいスクライバーとしては、例え
ば、ダイヤモンドや超鋼からなる算盤玉状のスクライブ
チップを、一定の加圧力で基板に押し当てながら転がし
て、基板にブレークのための垂直クラックと歪みを発生
させる方式のスクライバー、あるいは、先端の尖がった
固定のスクライブチップを基板に押し当てながら移動さ
せて基板表面に引っ掻き傷をつける方式のスクライバー
などを挙げることができる。
【0015】
【発明の実施の形態】以下、本願発明の実施形態を図面
を参照しつつ説明し、本願発明の特徴とするところをさ
らに詳しく説明する。図1は本願発明の一実施形態にか
かるセラミック電子部品(表面実装型積層コイル部品)
の製造方法を示すフローチャート、図2はマザーブロッ
クにブレーク溝を形成した状態を示す斜視図、図3はス
ティック状素子集合体を形成した状態を示す斜視図、図
4はスティック状素子集合体に外部電極を形成した状態
を示す斜視図、図5はスティック状素子集合体をカット
して個々の素子に分割する工程を示す斜視図である。な
お、図2〜図5においては、コイルパターンを省略して
いる。
を参照しつつ説明し、本願発明の特徴とするところをさ
らに詳しく説明する。図1は本願発明の一実施形態にか
かるセラミック電子部品(表面実装型積層コイル部品)
の製造方法を示すフローチャート、図2はマザーブロッ
クにブレーク溝を形成した状態を示す斜視図、図3はス
ティック状素子集合体を形成した状態を示す斜視図、図
4はスティック状素子集合体に外部電極を形成した状態
を示す斜視図、図5はスティック状素子集合体をカット
して個々の素子に分割する工程を示す斜視図である。な
お、図2〜図5においては、コイルパターンを省略して
いる。
【0016】本実施形態にかかる表面実装型積層コイル
部品の製造方法においては、まず、セラミック原料から
グリーンシートを形成する。そして、このグリーンシー
トの表面に導電ペーストを印刷してコイルパターンを形
成する。それから、表面にコイルパターンが配設された
グリーンシートを積み重ねて、未焼成のマザーブロック
1を形成した後、これを所定の条件で焼成する。
部品の製造方法においては、まず、セラミック原料から
グリーンシートを形成する。そして、このグリーンシー
トの表面に導電ペーストを印刷してコイルパターンを形
成する。それから、表面にコイルパターンが配設された
グリーンシートを積み重ねて、未焼成のマザーブロック
1を形成した後、これを所定の条件で焼成する。
【0017】次いで、焼成後のマザーブロック1にスク
ライブ工法を用いてマトリクス状にブレーク溝2,3を
形成する。具体的には、スクライバーにより、図2に一
点鎖線で示すように、マザーブロック1の列方向Xに沿
って複数の一次ブレーク溝2を、マザーブロック1の列
方向Xと直交する行方向Yに沿って二次ブレーク溝3を
それぞれ形成する。
ライブ工法を用いてマトリクス状にブレーク溝2,3を
形成する。具体的には、スクライバーにより、図2に一
点鎖線で示すように、マザーブロック1の列方向Xに沿
って複数の一次ブレーク溝2を、マザーブロック1の列
方向Xと直交する行方向Yに沿って二次ブレーク溝3を
それぞれ形成する。
【0018】そして、ブレーク溝2,3を形成したマザ
ーブロック1を、一次ブレーク溝2に沿ってブレーク
し、図3に示すようなスティック状(短冊状)の素子集
合体4を複数形成する。この場合、例えば、ローラブレ
ーク工法を用いることにより、ブレーク後のスティック
状素子集合体の、表裏、前後の配列をマザーブロックと
同様の状態にして仕上げることが可能であるため、得ら
れたスティック状素子集合体4の表裏や前後の方向性に
誤りが生じることを防止することが可能になり有利であ
る。
ーブロック1を、一次ブレーク溝2に沿ってブレーク
し、図3に示すようなスティック状(短冊状)の素子集
合体4を複数形成する。この場合、例えば、ローラブレ
ーク工法を用いることにより、ブレーク後のスティック
状素子集合体の、表裏、前後の配列をマザーブロックと
同様の状態にして仕上げることが可能であるため、得ら
れたスティック状素子集合体4の表裏や前後の方向性に
誤りが生じることを防止することが可能になり有利であ
る。
【0019】次いで、図4に示すように、各スティック
状素子集合体4の表面及び裏面側の長手方向に沿う端部
(縁部)及び両端面に導電ペーストを塗布して焼成した
後、その表面にメッキを施して外部電極5を形成する。
なお、外部電極5は、素子の構造に応じて、スティック
状素子集合体4の表面、裏面あるいは両端面のいずれか
一つ又は2つの面に形成するようにしてもよく、その具
体的な形成位置には特に制約はない。
状素子集合体4の表面及び裏面側の長手方向に沿う端部
(縁部)及び両端面に導電ペーストを塗布して焼成した
後、その表面にメッキを施して外部電極5を形成する。
なお、外部電極5は、素子の構造に応じて、スティック
状素子集合体4の表面、裏面あるいは両端面のいずれか
一つ又は2つの面に形成するようにしてもよく、その具
体的な形成位置には特に制約はない。
【0020】それから、図5に示すように、各スティッ
ク状素子集合体4を外部電極5の方向性を保ちつつ二次
ブレーク溝3に沿って複数に分割してチップ化した後、
測定を行う。これにより、表面実装型積層コイル部品が
完成する。なお、二次ブレークと測定、さらに、この後
に続く出荷のためのテーピング工程を同時並行的に行な
うことにより、最終工程まで方向性を乱すことなく効率
よく製造作業を行なうことが可能になる。
ク状素子集合体4を外部電極5の方向性を保ちつつ二次
ブレーク溝3に沿って複数に分割してチップ化した後、
測定を行う。これにより、表面実装型積層コイル部品が
完成する。なお、二次ブレークと測定、さらに、この後
に続く出荷のためのテーピング工程を同時並行的に行な
うことにより、最終工程まで方向性を乱すことなく効率
よく製造作業を行なうことが可能になる。
【0021】したがって、上記実施形態の製造方法によ
れば、マザーブロック1を焼成した後、スクライブ工法
により列方向Xに沿って複数の一次ブレーク溝2を形成
し、行方向Yに沿って複数の二次ブレーク溝3を形成
し、スティック状素子集合体形成工程において一次ブレ
ーク溝2に沿ってマザーブロック1を分割し、スティッ
ク状素子集合体分割工程において二次ブレーク溝3に沿
ってスティック状素子集合体4を分割するようにしてい
るので、一次ブレーク及び二次ブレークのいずれの工程
でも、チッピング、ワレ、カケなどを引き起こすことな
くマザーブロック1及びスティック状素子集合体4を分
割することが可能になり、効率よくセラミック電子部品
を製造することができるという特有の効果を得ることが
できる。
れば、マザーブロック1を焼成した後、スクライブ工法
により列方向Xに沿って複数の一次ブレーク溝2を形成
し、行方向Yに沿って複数の二次ブレーク溝3を形成
し、スティック状素子集合体形成工程において一次ブレ
ーク溝2に沿ってマザーブロック1を分割し、スティッ
ク状素子集合体分割工程において二次ブレーク溝3に沿
ってスティック状素子集合体4を分割するようにしてい
るので、一次ブレーク及び二次ブレークのいずれの工程
でも、チッピング、ワレ、カケなどを引き起こすことな
くマザーブロック1及びスティック状素子集合体4を分
割することが可能になり、効率よくセラミック電子部品
を製造することができるという特有の効果を得ることが
できる。
【0022】また、上記実施形態の製造方法では、各一
次ブレーク溝2に沿ってマザーブロック1をブレークし
て複数のスティック状素子集合体4を形成した後、各ス
ティック状素子集合体4に外部電極5を形成するように
しているので、カット工程で各素子をばらばらにした状
態でその後の工程を進める方法に比べて、容易に方向性
を一致させたままで最終工程までの作業を進めることが
可能になる。また、製造設備の構造も簡単となるためコ
ストダウンを図ることが可能になる。さらに、各スティ
ック状素子集合体4に外部電極5を形成するようにして
いるので、外部電極形成工程でのスティック状素子集合
体4の取り扱い(ハンドリング)が容易になる。また、
素子集合体4をスティック状としているので、素子集合
体4の保持が容易となり、またチップの整列も必要がな
くなる結果、コストダウンを実現することができる。ま
た、スクライブ工法によりブレーク溝を形成する際に、
各一次ブレーク溝2と直交する行方向Yに沿って複数の
二次ブレーク溝3を形成しておき、二次ブレークと測定
やテーピングをドッキングすべく、各スティック状素子
集合体4を外部電極5の方向性を保ちつつ二次ブレーク
溝3に沿って複数に分割してチップ化し、測定やテーピ
ングを行うことにより、最終工程で素子の方向性を合わ
せるための手間が不要になり、本願発明をさらに実効あ
らしめることができる。
次ブレーク溝2に沿ってマザーブロック1をブレークし
て複数のスティック状素子集合体4を形成した後、各ス
ティック状素子集合体4に外部電極5を形成するように
しているので、カット工程で各素子をばらばらにした状
態でその後の工程を進める方法に比べて、容易に方向性
を一致させたままで最終工程までの作業を進めることが
可能になる。また、製造設備の構造も簡単となるためコ
ストダウンを図ることが可能になる。さらに、各スティ
ック状素子集合体4に外部電極5を形成するようにして
いるので、外部電極形成工程でのスティック状素子集合
体4の取り扱い(ハンドリング)が容易になる。また、
素子集合体4をスティック状としているので、素子集合
体4の保持が容易となり、またチップの整列も必要がな
くなる結果、コストダウンを実現することができる。ま
た、スクライブ工法によりブレーク溝を形成する際に、
各一次ブレーク溝2と直交する行方向Yに沿って複数の
二次ブレーク溝3を形成しておき、二次ブレークと測定
やテーピングをドッキングすべく、各スティック状素子
集合体4を外部電極5の方向性を保ちつつ二次ブレーク
溝3に沿って複数に分割してチップ化し、測定やテーピ
ングを行うことにより、最終工程で素子の方向性を合わ
せるための手間が不要になり、本願発明をさらに実効あ
らしめることができる。
【0023】また、上記実施形態においては、表面実装
型積層コイル部品を製造する場合を例にとって説明した
が、本願発明のセラミック電子部品の製造方法は表面実
装型積層コイル部品に限らず、素子の表面に外部電極を
備え、表裏や前後に方向性を有する種々のセラミック電
子部品(積層セラミックコンデンサ、セラミック圧電部
品など)を製造する際にも適用することが可能である。
その場合、具体的には上記実施形態の場合と同様に、複
数のセラミック電子部品が取り出されることになる未焼
成のマザーブロックを焼成した後、マザーブロックの表
面に、スクライブ工法により所定方向にブレーク溝を形
成し、各ブレーク溝に沿ってマザーブロックをブレーク
して複数のスティック状素子集合体を形成すればよく、
その場合にも上記実施形態の場合と同様の効果が得られ
る。
型積層コイル部品を製造する場合を例にとって説明した
が、本願発明のセラミック電子部品の製造方法は表面実
装型積層コイル部品に限らず、素子の表面に外部電極を
備え、表裏や前後に方向性を有する種々のセラミック電
子部品(積層セラミックコンデンサ、セラミック圧電部
品など)を製造する際にも適用することが可能である。
その場合、具体的には上記実施形態の場合と同様に、複
数のセラミック電子部品が取り出されることになる未焼
成のマザーブロックを焼成した後、マザーブロックの表
面に、スクライブ工法により所定方向にブレーク溝を形
成し、各ブレーク溝に沿ってマザーブロックをブレーク
して複数のスティック状素子集合体を形成すればよく、
その場合にも上記実施形態の場合と同様の効果が得られ
る。
【0024】本願発明は、さらにその他の点においても
上記実施形態に限定されるものではなく、マザーブロッ
クの具体的な形状、外部電極のパターン、一次ブレーク
溝及び二次ブレーク溝の形成位置、スクライブ工法によ
るブレーク溝の形成条件、用いるべきスクライバーの種
類などに関し、発明の要旨の範囲内において種々の応
用、変形を加えることが可能である。
上記実施形態に限定されるものではなく、マザーブロッ
クの具体的な形状、外部電極のパターン、一次ブレーク
溝及び二次ブレーク溝の形成位置、スクライブ工法によ
るブレーク溝の形成条件、用いるべきスクライバーの種
類などに関し、発明の要旨の範囲内において種々の応
用、変形を加えることが可能である。
【0025】
【発明の効果】上述のように、本願第1の発明は、マザ
ーブロックを焼成した後、スクライブ工法を用いてスク
ライブすることにより、マザーブロックの表面に所定方
向に一次ブレーク溝を形成し、この一次ブレーク溝に沿
ってマザーブロックをブレークすることにより複数のス
ティック状素子集合体を形成するようにしているので、
チッピング、ワレ、カケなどを発生させることなく、マ
ザーブロックをブレークしてスティック状素子集合体を
形成することが可能になる。したがって、方向性のある
セラミック電子部品を、チッピング、ワレ、カケなどに
よる歩留りの低下を招くことなく効率よく製造すること
ができる。
ーブロックを焼成した後、スクライブ工法を用いてスク
ライブすることにより、マザーブロックの表面に所定方
向に一次ブレーク溝を形成し、この一次ブレーク溝に沿
ってマザーブロックをブレークすることにより複数のス
ティック状素子集合体を形成するようにしているので、
チッピング、ワレ、カケなどを発生させることなく、マ
ザーブロックをブレークしてスティック状素子集合体を
形成することが可能になる。したがって、方向性のある
セラミック電子部品を、チッピング、ワレ、カケなどに
よる歩留りの低下を招くことなく効率よく製造すること
ができる。
【0026】また、本願第2の発明によれば、複数のコ
イルパターンが配設されたグリーンシートを積層して積
層マザーブロックを形成し、これを焼成した後、スクラ
イブ工法を用いてスクライブすることにより、積層マザ
ーブロックの表面に所定方向に一次ブレーク溝を形成
し、一次ブレーク溝に沿って積層マザーブロックをブレ
ークして複数のスティック状素子集合体を形成し、各ス
ティック状素子集合体に外部電極を形成するようにして
いるので、上記の本願第1の発明の場合と同様の効果が
得られ、方向性のある表面実装型積層コイル部品を、チ
ッピング、ワレ、カケなどによる歩留りの低下を招くこ
となく効率よく製造することが可能になる。
イルパターンが配設されたグリーンシートを積層して積
層マザーブロックを形成し、これを焼成した後、スクラ
イブ工法を用いてスクライブすることにより、積層マザ
ーブロックの表面に所定方向に一次ブレーク溝を形成
し、一次ブレーク溝に沿って積層マザーブロックをブレ
ークして複数のスティック状素子集合体を形成し、各ス
ティック状素子集合体に外部電極を形成するようにして
いるので、上記の本願第1の発明の場合と同様の効果が
得られ、方向性のある表面実装型積層コイル部品を、チ
ッピング、ワレ、カケなどによる歩留りの低下を招くこ
となく効率よく製造することが可能になる。
【0027】また、ブレーク溝を形成する際に、スクラ
イブ工法を用いてスクライブすることにより、一次ブレ
ーク溝と交差する方向に二次ブレーク溝を形成してお
き、一次ブレークした後のスティック状素子集合体に外
部電極を形成した後、各スティック状素子集合体を外部
電極の方向性を保ちつつ二次ブレーク溝に沿って複数に
分割することにより、一次ブレーク及び二次ブレークの
いずれの工程でも、チッピング、ワレ、カケなどを引き
起こすことなく効率よくセラミック電子部品を製造する
ことが可能になる。また、各スティック状素子集合体を
外部電極の方向性を保ちつつ、ブレーク溝形成工程にお
いて形成された二次ブレーク溝に沿って複数に分割して
その後の工程を進めることにより、最終工程まで方向性
を合わせることが不要になり、さらに効率よくセラミッ
ク電子部品を製造することができるようになり、本願発
明をより実効あらしめることができる。なお、本願発明
は、マザーブロックやスティック状素子集合体の分割工
程でのチッピング、ワレ、カケなどによる歩留りの低下
を招きやすい小型のセラミック電子部品の製造方法に適
用した場合に特に有意義である。
イブ工法を用いてスクライブすることにより、一次ブレ
ーク溝と交差する方向に二次ブレーク溝を形成してお
き、一次ブレークした後のスティック状素子集合体に外
部電極を形成した後、各スティック状素子集合体を外部
電極の方向性を保ちつつ二次ブレーク溝に沿って複数に
分割することにより、一次ブレーク及び二次ブレークの
いずれの工程でも、チッピング、ワレ、カケなどを引き
起こすことなく効率よくセラミック電子部品を製造する
ことが可能になる。また、各スティック状素子集合体を
外部電極の方向性を保ちつつ、ブレーク溝形成工程にお
いて形成された二次ブレーク溝に沿って複数に分割して
その後の工程を進めることにより、最終工程まで方向性
を合わせることが不要になり、さらに効率よくセラミッ
ク電子部品を製造することができるようになり、本願発
明をより実効あらしめることができる。なお、本願発明
は、マザーブロックやスティック状素子集合体の分割工
程でのチッピング、ワレ、カケなどによる歩留りの低下
を招きやすい小型のセラミック電子部品の製造方法に適
用した場合に特に有意義である。
【図1】本願発明の一実施形態にかかるセラミック電子
部品(表面実装型積層コイル部品)の製造方法を示すフ
ローチャートである。
部品(表面実装型積層コイル部品)の製造方法を示すフ
ローチャートである。
【図2】本願発明の一実施形態にかかるセラミック電子
部品の製造方法において、マザーブロックにブレーク溝
を形成した状態を示す斜視図である。
部品の製造方法において、マザーブロックにブレーク溝
を形成した状態を示す斜視図である。
【図3】本願発明の一実施形態にかかるセラミック電子
部品の製造方法において、スティック状素子集合体を形
成した状態を示す斜視図である。
部品の製造方法において、スティック状素子集合体を形
成した状態を示す斜視図である。
【図4】本願発明の一実施形態にかかるセラミック電子
部品の製造方法において、スティック状素子集合体に外
部電極を形成した状態を示す斜視図である。
部品の製造方法において、スティック状素子集合体に外
部電極を形成した状態を示す斜視図である。
【図5】本願発明の一実施形態にかかるセラミック電子
部品の製造方法において、スティック状素子集合体をカ
ットして個々の素子に分割する工程を示す斜視図であ
る。
部品の製造方法において、スティック状素子集合体をカ
ットして個々の素子に分割する工程を示す斜視図であ
る。
【図6】従来の表面実装型積層コイル部品の製造方法を
示すフローチャートである。
示すフローチャートである。
【図7】従来の表面実装型積層コイル部品の製造工程を
示す図である。
示す図である。
【図8】従来の表面実装型積層コイル部品の製造工程を
示す図である。
示す図である。
1 マザーブロック 2 一次ブレーク溝 3 二次ブレーク溝 4 スティック状素子集合体 5 外部電極
Claims (3)
- 【請求項1】素子の少なくとも一つの面に配設された外
部電極を備えており、表裏や前後に方向性を有するセラ
ミック電子部品を製造するための方法であって、 複数のセラミック電子部品が取り出されることになる未
焼成のマザーブロックを焼成するマザーブロック焼成工
程と、 前記マザーブロック焼成工程において焼成されたマザー
ブロックをスクライブ工法を用いてスクライブすること
により、マザーブロックの表面に所定方向に一次ブレー
ク溝を形成するブレーク溝形成工程と、 前記ブレーク溝形成工程において形成された一次ブレー
ク溝に沿ってマザーブロックをブレークして複数のステ
ィック状素子集合体を形成するスティック状素子集合体
形成工程と、 前記スティック状素子集合体形成工程において形成され
た各スティック状素子集合体に外部電極を形成する外部
電極形成工程とを含むことを特徴とするセラミック電子
部品の製造方法。 - 【請求項2】素子中に配設されたコイルと、素子の少な
くとも一つの面に配設された外部電極とを備えており、
表裏や前後に方向性を有する表面実装型のセラミック電
子部品(積層コイル部品)を製造するための方法であっ
て、 複数のコイルパターンが配設されたグリーンシートを積
層して内部に積層型コイルが形成された未焼成のマザー
ブロック(積層マザーブロック)を形成するマザーブロ
ック形成工程と、 前記マザーブロック形成工程において形成された積層マ
ザーブロックを焼成するマザーブロック焼成工程と、 前記マザーブロック焼成工程において焼成されたマザー
ブロックをスクライブ工法を用いてスクライブすること
により、マザーブロックの表面に所定方向に一次ブレー
ク溝を形成するブレーク溝形成工程と、 前記ブレーク溝形成工程において形成された一次ブレー
ク溝に沿ってマザーブロックをブレークして複数のステ
ィック状素子集合体を形成するスティック状素子集合体
形成工程と、 前記スティック状素子集合体形成工程において形成され
た各スティック状素子集合体に外部電極を形成する外部
電極工程とを含むことを特徴とするセラミック電子部品
の製造方法。 - 【請求項3】前記ブレーク溝形成工程において、スクラ
イブ工法を用いてスクライブすることにより、一次ブレ
ーク溝及び一次ブレーク溝と交差する二次ブレーク溝を
形成しておき、前記外部電極形成工程において外部電極
を形成した後、各スティック状素子集合体を外部電極の
方向性を保ちつつ、前記ブレーク溝形成工程において形
成された前記二次ブレーク溝に沿って複数に分割するス
ティック状素子集合体分割工程をさらに含むことを特徴
とする請求項1又は2記載のセラミック電子部品の製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8175765A JPH104024A (ja) | 1996-06-14 | 1996-06-14 | セラミック電子部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8175765A JPH104024A (ja) | 1996-06-14 | 1996-06-14 | セラミック電子部品の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH104024A true JPH104024A (ja) | 1998-01-06 |
Family
ID=16001875
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8175765A Pending JPH104024A (ja) | 1996-06-14 | 1996-06-14 | セラミック電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH104024A (ja) |
-
1996
- 1996-06-14 JP JP8175765A patent/JPH104024A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7509716B2 (en) | Method for manufacturing piezoelectric actuator | |
JP2004071852A (ja) | 積層基板 | |
KR100674843B1 (ko) | 기판의 치수변형을 최소화할 수 있는 ltcc기판의제조방법 및 이로부터 제조된 ltcc기판 | |
JPH104024A (ja) | セラミック電子部品の製造方法 | |
JPH09260187A (ja) | セラミック電子部品の製造方法 | |
JPH0799263A (ja) | セラミック基板の製造方法 | |
JPH10125565A (ja) | セラミック積層体の切断分割方法と切断分割装置 | |
JP2001332857A (ja) | 配線基板の製造方法 | |
JP2002223044A (ja) | 電子部品の製造方法及び集合基板 | |
JP2007036057A (ja) | 積層セラミック基板 | |
JP2974153B2 (ja) | 積層セラミックコンデンサの製造方法 | |
JP2003158376A (ja) | セラミックス多層基板の製造方法 | |
JPS59100510A (ja) | 積層セラミツクコンデンサの製造方法 | |
US5175044A (en) | Sheet-like ceramic substrate for tip parts | |
JPH09306710A (ja) | チップネットワーク電子部品 | |
JP3325483B2 (ja) | サーマルヘッド用グレーズ基板の製造方法 | |
JPH04145674A (ja) | 電歪効果素子及びその製造方法 | |
JPH10321421A (ja) | チップ型抵抗器の製造方法 | |
JP3526527B2 (ja) | セラミック基板 | |
EP1065745A2 (en) | Method of producing a dielectric strip line | |
JPH10158070A (ja) | セラミック焼結治具及びセラミック部品の製造方法 | |
JP2590335Y2 (ja) | 分割溝を有するセラミック基板 | |
JPH02235393A (ja) | セラミック基板の切断方法 | |
JPH01264805A (ja) | セラミックス基板の製造方法 | |
JP4315293B2 (ja) | 集合基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040629 |