JPH1039837A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】液晶の応答時間短縮とヒステリシス軽減するこ
とができる液晶パネルの駆動方法を提供する。 【解決手段】液晶表示装置は、アクティブマトリクス基
板と対向電極基板との間に液晶を挟持した表示パネル
と、その表示パネルの駆動回路と、順次入力される映像
信号を一時記憶し１フレーム前の映像信号を出力するフ
レームメモリ手段５と、順次入力される映像信号２と１
フレーム前の映像信号４を入力して液晶駆動信号６を出
力する映像信号変換手段７で構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画素電極毎に能動
素子を配置した液晶表示装置に関する。

【０００２】

【従来の技術】従来、画素電極毎に能動素子を配置した
液晶表示装置の液晶は、ＴＮ（ツイストネマテック）型
が用いられてきた。ＴＮ型液晶は、その旋光性を用いる
ため、基本的に２枚の偏光板を必要とする。偏光板は光
の約半分を吸収するので、ＴＮ型液晶は光の利用効率が
小さいという問題点を有している。この問題に対して、
偏光板を使わなくてもよい透過−散乱型の液晶を用いる
ことで、解決しようと試みがなされている。その液晶の
一つに、高分子分散型液晶（以下ＰＤＬＣと略する）が
提案されている。

【０００３】ＰＤＬＣの応答時間は、例えば、黒表示か
ら白表示もしくは白表示から黒表示の場合は数ミリ秒と
短い。しかし、中間調表示から中間調表示への応答時間
は、数百ミリ秒と非常に遅い。応答時間が遅いと、動き
の速い動画の場合、残像が目立つという問題があった。

【０００４】また、ＰＤＬＣは、電圧−表示階調特性に
ヒステリシスが存在する。ヒステリシスが存在すると、
表示画像の変化時に階調のずれが生じる。このため、表
示画像によっては、前画面の情報が残るという問題（ヒ
ステリシスに基づく残像）があった。図３はＰＤＬＣの
電圧−表示階調特性のヒステリシスとそれによる階調の
ずれを示したものである。ＰＤＬＣの表示階調は、電圧
の昇圧過程と降圧過程で異なる。このため、ＰＤＬＣの
表示階調は過去の表示状態に依存する。例えば、２５６
階調表示とし、このＰＤＬＣの特定画素に電圧Ｖ０を印
加したとする。その画素の階調がＶ０を印加する前に０
だった場合、Ａ１の階調が表示される。一方、その画素
の階調がＶ０を印加する前２５５だった場合、Ａ２の階
調が表示される。このように、同じ電圧を印加しても、
その画素の過去の履歴に依存して、表示階調が異なると
いう問題が生じる。

【０００５】このように、液晶表示装置の表示特性は、
液晶の特性に大きく依存する。このため、液晶の応答時
間遅れとヒステリシス特性による残像を抑制する駆動方
法が必要となる。これまで、その駆動方法について、従
来例は、特開平5−40252号公報，特開平5−153530号公
報，特開平7−20828号公報などがある。

【０００６】特開平5−40252号公報は、振幅の異なる二
つの電圧を繰り返し印加することにより、表示階調を二
値の間で変化させる駆動方法である。この方法により、
電圧の昇圧時と降圧時との差を減らすことにより残像現
象を軽減することができる。しかし、液晶材料によって
は、表示階調を二値の間で変化させることにより、フリ
ッカが目立つという問題があり、逆に表示品質を悪化さ
せるという問題があった。また、この方法は、ヒステリ
シスに基づく残像現象を改善することはできるが、応答
時間に基づく残像問題は解決されていなかった。

【０００７】特開平5−153530 号公報は、フレーム間の
動き検出回路を用いて、階調データに補正係数を掛ける
という方法である。しかし、実際の高分子分散型液晶の
応答特性で、階調変化のパターンによっては数百ｍｓか
かって応答する場合が存在する。従って、この方法に基
づいてヒステリシスを改善するように補正係数を乗じて
も、液晶が必ずしも１フレーム以内に応答することがで
きない。従って、この方法では１フレーム以上かかって
応答する応答時間の遅い液晶について、ヒステリシスを
改善することはできない。

【０００８】特開平7−20828号公報は、特開平5−15353
0 号公報の手段に、応答予測手段を用いる方法である。
この方法は、応答時間とヒステリシスの両方を解決する
ことができるが、回路規模が大きくなるという問題があ
った。

【０００９】

【発明が解決しようとする課題】本発明の目的は、液晶
の応答時間が遅いために生じていた残像を発生する液晶
表示装置に対して、そのような残像を目立たなくさせる
液晶表示装置を提供することにある。

【００１０】さらに、本発明は、どんな表示パターンで
も、液晶の応答時間を短縮するようにした液晶表示装置
を提供するものである。

【００１１】さらに、本発明は、ＰＤＬＣのような電圧
−表示階調にヒステリシスを持つような液晶に対して
も、単にヒステリシスに基づく残像をなくすだけでな
く、さらに液晶の応答時間を短縮するようにし、かつ、
回路規模の小さい液晶表示装置を提供するものである。

【００１２】

【課題を解決するための手段】本発明の液晶表示装置
は、アクティブマトリクス基板と対向電極基板との間に
液晶を挟持した表示パネルと、その表示パネルの駆動回
路と、順次入力される映像信号を一時記憶し１フレーム
前の映像信号を出力するフレームメモリ手段と、前記順
次入力される映像信号と前記１フレーム前の映像信号を
入力して液晶駆動信号を出力する映像信号変換手段で構
成される。

【００１３】さらに、本発明の液晶表示装置は、前記映
像信号変換手段にメモリルックアップテーブルを設けて
いる。

【００１４】さらに、本発明の液晶表示装置は、前記メ
モリルックアップテーブルに補間演算を設けている。

【００１５】さらに、本発明の液晶表示装置は、前記液
晶に高分子分散型液晶を用いている。

【００１６】

【発明の実施の形態】図１は本発明における実施例の要
部のブロック図である。アナログ信号である映像信号１
をデジタル信号２に変換するＡ／Ｄ変換器３，順次入力
される映像信号１を一時記憶して１フレーム前の映像信
号４を出力するフレームメモリ手段５，現フレームの映
像信号２と１フレーム前の映像信号４を入力して液晶駆
動信号６を出力する映像信号変換器７，デジタル信号で
ある液晶駆動信号６をアナログ映像信号８に変換するＤ
／Ａ変換器９から構成される。映像信号８は、図２に示
される液晶駆動回路１１に送られる。また、映像信号変
換器７には、図３に示すようなメモリルックアップテー
ブルが用いられている。ルックアップテーブルは、現フ
レームの映像信号の階調値と１フレーム前の映像信号の
階調値の二値を引数とし、液晶に印加すべき電圧データ
が格納されている。例えば、現フレームの映像信号の階
調値がａ、１フレーム前の映像信号の階調値がｂとする
と、液晶に印加すべき電圧データはｃとなる。なお、図
１における映像信号１は、ビデオ信号のＲ，Ｇ，Ｂ信号
に対して同じ処理を行うので、ここではそのうちの１チ
ャネルのみ示している。

【００１７】図２は液晶駆動回路１１及び液晶表示パネ
ル１２の構成である。液晶駆動回路１１は、映像信号制
御部１３，データ線駆動回路１４，走査線駆動回路１５
から構成される。また、液晶表示パネル１２は、画素１
６ごとに能動素子１７を設けたアクティブマトリクス基
板１８と、対向電極１９を設けた対向電極基板２０との
間に液晶を挟持している。

【００１８】次に、ルックアップテーブルの値をどのよ
うに決めるかを説明する。図４(ａ)は、本発明の特定画
素における印加電圧を示す波形例である。図４（ｂ）
は、図４（ａ）の印加電圧による液晶の階調変化の模式
的に示したものである。図４で、入力されてくる階調信
号の時間的な遷移は、時刻ｔ′で階調値ａ，時刻ｔ０か
ら時刻ｔ３は階調値ｂとする。すなわち、時刻ｔ０を境
に階調はｂからａへ変化したとする。ここで、言葉の定
義は、１フレーム前の階調値を現在階調値とし、現フレ
ーム階調値を目標階調値とし、映像信号変換器で変換さ
れた映像信号の階調値を印加階調値とする。現在階調値
ｂおよび目標階調値ａに対応する印加階調値をｃとし、
ｂはａより小さいとする。また、階調値ａ，ｂ，ｃそれ
ぞれに対応する電圧値をＶａ，Ｖｂ，Ｖｃとする。図４
（ｂ）波形１は、従来の駆動方法(目標階調値に対応し
た電圧を印加する方法)により、時刻ｔ０から時刻ｔ３
までＶａを印加した場合の液晶の光学応答である。波形
１の応答時間は(ｔ３−ｔ０)時間である。図４（ｂ）の
波形３は、時刻ｔ０から時刻ｔ３までＶｃを印加した場
合の液晶の光学応答である。波形３は、時刻ｔ１で表示
階調はちょうどａとなる。図４（ｂ）の波形２は、時刻
ｔ０から時刻ｔ１までＶｃを印加し時刻ｔ１から時刻ｔ
３までＶａを印加した場合で、すなわち、図４（ａ）の
ように電圧を印加した場合の液晶の光学応答である。従
って、図４（ａ）のような電圧を印加することにより、
１フレーム以内に液晶の応答が完了することができる。
従って、階調変化の全パターンに対応する印加電圧値ｃ
をあらかじめ求めることにより、ルックアップテーブル
を作ることができる。

【００１９】以下、液晶表示素子にＰＤＬＣを用いた液
晶表示装置について、発明の実施形態を述べる。もちろ
ん、ＴＮ（ツイストネマテック）型などのような他の液
晶にも、本発明は適用することができる。

【００２０】本発明の動作を図７の（ａ）（ｂ）（ｃ）
を用いて説明する。前提条件として、映像信号の階調値
が、時間ｔ０で階調値ｂから階調値ａに変化したとす
る。図７（ａ）は、図２で実際の液晶に印加される電圧
波形図である。図７（ａ）のＶａ，Ｖｂ，Ｖｃは、各々
階調ａ，ｂ，ｃに相当する電圧値である。また、１フレ
ームを３３ｍｓ（周波数３０Ｈｚ）とした。図７（ｂ）
は、図７（ａ）の印加電圧波形により、ＰＤＬＣの透過
率が変化し、その表示階調の変化を示したものである。
図７（ｂ）の波形１，２，３は、図７（ａ）のｔ０から
ｔ１時間の印加電圧値を変化させたときの、ＰＤＬＣの
表示階調変化を示したものである。

【００２１】波形１はＶｃ＝Ｖａの場合で、すなわち、
従来の駆動方法（目標階調値に対応した電圧を印加する
方法）である。階調がｂからａに変化する時間（ｂから
ａに変化する率を１００％とすると０％から９０％に到
達するまでの時間、これを応答時間という）は、ｔ３時
間要する。しかし、波形１は、目標階調値ａに到達する
ことはできない。なぜならば、ＰＤＬＣの電圧−階調特
性におけるヒステリシス現象だからである。ここで、目
標階調値は、電圧−階調特性の印加電圧の昇圧過程と降
圧過程の平均値としている。

【００２２】図５はＰＤＬＣの電圧−表示階調特性のヒ
ステリシスとそれによる階調のずれを示したものであ
る。図５に示されるように、ＰＤＬＣの表示階調は、電
圧の昇圧過程と降圧過程で異なる。このため、ＰＤＬＣ
の表示階調は過去の表示状態に依存する。例えば、２５
６階調表示とし、このＰＤＬＣの特定画素に電圧Ｖ０を
印加したとする。その画素の階調がＶ０を印加する前に
０だった場合、Ａ１の階調が表示される。一方、その画
素の階調がＶ０を印加する前２５５だった場合、Ａ２の
階調が表示される。このように、同じ電圧を印加して
も、その画素の過去の履歴に依存して、表示階調が異な
るという問題が生じる。この問題を解決するため、図７
（ｂ）波形２はＶｃ＞Ｖｂでかつオーバシュートしない
電圧を印加する方法（発明の構成は全く異なるが、特開
平7−20828号公報と同じような電圧印加方法）がある。
応答時間はｔ４となり、波形１と比較して速くなる。し
かし、波形２は一瞬、目標階調値ａに到達したかのよう
に見えるが、時間ｔ１を過ぎたら、液晶の表示階調が元
に戻る方向へ減衰してしまう。なぜならば、ＰＤＬＣの
応答特性が、領域によって異なるからである。ＰＤＬＣ
は、図８に示すように、高分子膜中にドロップレット状
の液晶が分散配置され、この高分子膜を挟むように電極
が対向配置されたものである。このドロップレット状の
液晶の例えば高分子膜との界面領域と、中央領域とで
は、応答特性が異なる。すなわち、界面ほど応答が遅
く、中央領域ほど応答が速い。このような液晶に電圧を
印加した場合、ドロップレット状の液晶の中央領域がま
ず応答し、界面領域がゆっくりと応答する。従って、図
７（ｂ）波形２の場合、中央領域のＶｃまで電圧応答し
ていた液晶が電圧Ｖａに相当する配向に戻り、１フレー
ムではまだ追従し切れていなかった界面の液晶がゆっく
りと応答を続けている。そのために、表示階調が少し戻
る。ヒステリシス現象の原因は、特にこの界面の液晶の
配向部分であり、従って界面の液晶の配向部分が表示階
調ａに到達していない以上、ヒステリシス問題を解決す
ることはできない。

【００２３】この問題を解決するにはさらに、工夫が必
要である。例えば、図６で０階調からＡ３という階調表
示させたい場合は、Ａ４までオーバーシュートの階調レ
ベルを印加する。一方、２５５階調からＡ３という階調
表示させたい場合は、Ａ５までオーバーシュートの階調
レベルを印加する。オーバーシュートさせた結果、Ｖ３
という電圧を印加したとき、目標のＡ３という階調が表
示することができる。従って、オーバーシュートさせる
ような電圧を印加することにより、ヒステリシスをなく
すことができる。

【００２４】図７（ｂ）波形３は、Ｖｃ＞Ｖｂでかつ、
階調ｄまでオーバーシュートさせるように電圧を印加し
たときの場合である。応答時間は、オーバーシュートす
るので、変化率の９０〜１００％内に落ち着くのは、波
形Ｂに比較してやや長くｔ５までかかる。しかし目標階
調ａに到達することができ、従ってＰＤＬＣのヒステリ
シスに基づく階調のずれをなくすことができる。

【００２５】なお、本発明は上述した実施例に限定され
るものではなく、その要旨を逸脱しない範囲で、種々に
変形して実施することができる。

【００２６】

【発明の効果】本発明は、画素毎に能動素子を配置した
液晶表示装置で、映像信号変換器及びフレームメモリを
付加するだけで、その駆動方法を改善することができ
る。従って、液晶の応答時間が短縮化し、しかもそれと
同時にヒステリシスに基づく階調のずれが軽減される。
本発明によって、残像現象がなくなり、飛躍的に表示品
質が向上する。

【図面の簡単な説明】

【図１】本発明の要部構成を示すブロック図。

【図２】液晶表示装置の構成を示す説明図。

【図３】メモリルックアップテーブルの説明図。

【図４】本発明の特定画素における印加電圧を示す波形
例とその印加電圧によるPDLCの階調変化の説明図。

【図５】ＰＤＬＣの電圧−階調特性のヒステリシスを示
した説明図。

【図６】ヒステリシスがなくなることの説明図。

【図７】本発明の特定画素における印加電圧を示す波形
例とその印加電圧によるPDLCの階調変化を示した説明
図。

【図８】ＰＤＬＣの構成を示す説明図。

【符号の説明】

１…入力アナログ映像信号、２…デジタル映像信号、３
…Ａ／Ｄ変換器、５…フレームメモリ、６…液晶駆動信
号、７…映像信号変換器、８…液晶駆動回路へ出力する
映像信号、９…Ｄ／Ａ変換器。

Claims (5)

【特許請求の範囲】
1. 【請求項１】画素電極毎に能動素子を設けたアクティブ
   マトリクス基板と対向電極を設けた対向電極基板との間
   に液晶を挟持してなる表示パネルと、その駆動回路とか
   ら構成される液晶表示装置において、 順次入力される映像信号Ａを一時記憶して１フレーム前
   の映像信号Ｂを出力するフレームメモリ手段と、 前記映像信号Ａと前記映像信号Ｂを入力して液晶駆動信
   号を出力する映像信号変換手段とを具備したことを特徴
   とする液晶表示装置。
2. 【請求項２】請求項１において、前記映像信号変換手段
   にメモリルックアップテーブルを用いた液晶表示装置。
3. 【請求項３】請求項２において、前記メモリルックアッ
   プテーブルの補間演算によって前記液晶駆動信号を求め
   る液晶表示装置。
4. 【請求項４】請求項２において、前記映像信号Ｂから前
   記映像信号Ａに対応する映像を表示するとき、光学応答
   の変化が前記映像信号Ａに対応する値と比較して等しい
   か、またはそれ以上となるようにメモリルックアップテ
   ーブルのデータを設定した液晶表示装置。
5. 【請求項５】請求項１において、前記液晶に高分子分散
   型液晶を用いた液晶表示装置。