JPH10337000A - ゲート駆動回路 - Google Patents
ゲート駆動回路Info
- Publication number
- JPH10337000A JPH10337000A JP14400097A JP14400097A JPH10337000A JP H10337000 A JPH10337000 A JP H10337000A JP 14400097 A JP14400097 A JP 14400097A JP 14400097 A JP14400097 A JP 14400097A JP H10337000 A JPH10337000 A JP H10337000A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switch
- turned
- semiconductor
- voltage
- reactor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】電圧制御形半導体素子のゲート駆動回路の変換
効率を改善する。 【解決手段】直流電源１１と、半導体スイッチ２１〜２
４と、リアクトル３１とからなるゲート駆動回路４０に
おいて、半導体スイッチ２１〜２４のオン・オフによる
リアクトル３１とＭＯＳＦＥＴ１の入力容量とに基づく
共振動作を利用して、ＭＯＳＦＥＴ１のターンオン時に
該入力容量に低損失で充電し、またターンオフ時に該入
力容量に蓄積したエネルギーを直流電源１１に回生す
る。
効率を改善する。 【解決手段】直流電源１１と、半導体スイッチ２１〜２
４と、リアクトル３１とからなるゲート駆動回路４０に
おいて、半導体スイッチ２１〜２４のオン・オフによる
リアクトル３１とＭＯＳＦＥＴ１の入力容量とに基づく
共振動作を利用して、ＭＯＳＦＥＴ１のターンオン時に
該入力容量に低損失で充電し、またターンオフ時に該入
力容量に蓄積したエネルギーを直流電源１１に回生す
る。
Description
【０００１】
【発明の属する技術分野】この発明は、ＭＯＳＦＥＴ，
ＩＧＢＴなどのＭＯＳゲート構造を有する電圧制御形半
導体素子をターンオン又はターンオフさせるゲート駆動
回路に関する。
ＩＧＢＴなどのＭＯＳゲート構造を有する電圧制御形半
導体素子をターンオン又はターンオフさせるゲート駆動
回路に関する。
【０００２】
【従来の技術】図１７はこの種のゲート駆動回路の従来
例を示し、１は電圧制御形半導体素子としてのＭＯＳＦ
ＥＴ、５０はゲート駆動回路である。図１７において、
ゲート駆動回路５０は直流電源５１とトランジスタ５２
とトランジスタ５３とから構成されている。
例を示し、１は電圧制御形半導体素子としてのＭＯＳＦ
ＥＴ、５０はゲート駆動回路である。図１７において、
ゲート駆動回路５０は直流電源５１とトランジスタ５２
とトランジスタ５３とから構成されている。
【０００３】このゲート駆動回路５０の動作を、図１８
に示す動作波形図を参照しつつ、以下に説明する。先
ず、トランジスタ５２をオン，トランジスタ５３をオフ
にすると、トランジスタ５２を介して期間に示すよう
な電流が流れ、ＭＯＳＦＥＴ１のゲート・ソース間の入
力容量が直流電源５１の直流電圧まで充電され、この充
電によりＭＯＳＦＥＴ１がターンオンする。
に示す動作波形図を参照しつつ、以下に説明する。先
ず、トランジスタ５２をオン，トランジスタ５３をオフ
にすると、トランジスタ５２を介して期間に示すよう
な電流が流れ、ＭＯＳＦＥＴ１のゲート・ソース間の入
力容量が直流電源５１の直流電圧まで充電され、この充
電によりＭＯＳＦＥＴ１がターンオンする。
【０００４】また、トランジスタ５２をオフ，トランジ
スタ５３をオンにすると、トランジスタ５３を介して期
間に示すような電流が流れ、ＭＯＳＦＥＴ１の入力容
量に蓄積された電荷が放電し、この放電によりＭＯＳＦ
ＥＴ１がターンオフする。
スタ５３をオンにすると、トランジスタ５３を介して期
間に示すような電流が流れ、ＭＯＳＦＥＴ１の入力容
量に蓄積された電荷が放電し、この放電によりＭＯＳＦ
ＥＴ１がターンオフする。
【０００５】
【発明が解決しようとする課題】上記従来のゲート駆動
回路５０において、直流電源５１の電圧をＶｄｃとし、
図１８に示す期間において、直流電源５１が出力する
電荷の総和をＱとすると、ＭＯＳＦＥＴ１がターンオン
するときに直流電源５１が出力するエネルギーＥｉｎ
は、式（１）で表される。
回路５０において、直流電源５１の電圧をＶｄｃとし、
図１８に示す期間において、直流電源５１が出力する
電荷の総和をＱとすると、ＭＯＳＦＥＴ１がターンオン
するときに直流電源５１が出力するエネルギーＥｉｎ
は、式（１）で表される。
【０００６】
【数１】Ｅｉｎ＝Ｑ×Ｖｄｃ …（１） 次に、図１８に示す期間において、ＭＯＳＦＥＴ１の
入力容量に蓄積されるエネルギーＥｃｈは、式（２）で
表される。
入力容量に蓄積されるエネルギーＥｃｈは、式（２）で
表される。
【０００７】
【数２】Ｅｃｈ＝（１／２）×Ｑ×Ｖｄｃ …（２） 従って、ＭＯＳＦＥＴ１がターンオンするときにゲート
駆動回路５０が消費するエネルギーＥｏｎは、式（３）
で表される。
駆動回路５０が消費するエネルギーＥｏｎは、式（３）
で表される。
【０００８】
【数３】 Ｅｏｎ＝Ｅｉｎ−Ｅｃｈ＝（１／２）×Ｑ×Ｖｄｃ …（３） 一方、ＭＯＳＦＥＴ１がターンオフするときにゲート駆
動回路５０が消費するエネルギーＥｏｆｆはＥｃｈに等
しいので、ＭＯＳＦＥＴ１が周波数ｆで繰り返してター
ンオン・ターンオフする場合、ゲート駆動回路５０の全
消費電力Ｐは、式（４）で表される。
動回路５０が消費するエネルギーＥｏｆｆはＥｃｈに等
しいので、ＭＯＳＦＥＴ１が周波数ｆで繰り返してター
ンオン・ターンオフする場合、ゲート駆動回路５０の全
消費電力Ｐは、式（４）で表される。
【０００９】
【数４】 Ｐ＝（Ｅｏｎ＋Ｅｃｈ）×ｆ＝Ｑ×Ｖｄｃ×ｆ …（４） すなわち、式（４）において、Ｑまたはｆが大きくなる
と、ゲート駆動回路５０の消費電力が大きくなる。この
ため、入力容量の大きな電圧制御形半導体素子を採用
し、且つ前記繰り返し周波数（ｆ）を高くした場合に
は、このゲート駆動回路５０とＭＯＳＦＥＴ１とを含む
電力変換装置全体の変換効率が低下し、また、トランジ
スタ５２，トランジスタ５３には冷却フィンなどの冷却
機構が必要となり、その結果、ゲート駆動回路５０が大
型化するといった難点があった。
と、ゲート駆動回路５０の消費電力が大きくなる。この
ため、入力容量の大きな電圧制御形半導体素子を採用
し、且つ前記繰り返し周波数（ｆ）を高くした場合に
は、このゲート駆動回路５０とＭＯＳＦＥＴ１とを含む
電力変換装置全体の変換効率が低下し、また、トランジ
スタ５２，トランジスタ５３には冷却フィンなどの冷却
機構が必要となり、その結果、ゲート駆動回路５０が大
型化するといった難点があった。
【００１０】この発明の目的は、ゲート駆動回路を大型
化させず、前記装置の変換効率を向上させることにあ
る。
化させず、前記装置の変換効率を向上させることにあ
る。
【００１１】
【課題を解決するための手段】この第１の発明は、直流
電源の正側端子と第１半導体スイッチの一端とを接続
し、直流電源の負側端子と第２半導体スイッチの一端と
を接続し、第１半導体スイッチの他端と第２半導体スイ
ッチの他端とリアクトルの一端とを接続し、電圧制御形
半導体素子のゲート端子と第３半導体スイッチの一端と
を接続し、電圧制御形半導体素子のソースまたはエミッ
タ端子と第４半導体スイッチの一端と直流電源の負側端
子とを接続し、第３半導体スイッチの他端と第４半導体
スイッチの他端とリアクトルの他端とを接続してなるゲ
ート駆動回路とする。
電源の正側端子と第１半導体スイッチの一端とを接続
し、直流電源の負側端子と第２半導体スイッチの一端と
を接続し、第１半導体スイッチの他端と第２半導体スイ
ッチの他端とリアクトルの一端とを接続し、電圧制御形
半導体素子のゲート端子と第３半導体スイッチの一端と
を接続し、電圧制御形半導体素子のソースまたはエミッ
タ端子と第４半導体スイッチの一端と直流電源の負側端
子とを接続し、第３半導体スイッチの他端と第４半導体
スイッチの他端とリアクトルの他端とを接続してなるゲ
ート駆動回路とする。
【００１２】この第２の発明は、第１直流電源と第２直
流電源とを直列接続し、前記第１直流電源の正側端子と
第１半導体スイッチの一端とを接続し、前記第２直流電
源の負側端子と第２半導体スイッチの一端とを接続し、
第１半導体スイッチの他端と第２半導体スイッチの他端
とリアクトルの一端とを接続し、電圧制御形半導体素子
のゲート端子と第３半導体スイッチの一端とを接続し、
電圧制御形半導体素子のソースまたはエミッタ端子と前
記第１，第２直流電源の中間接続点とを接続し、第３半
導体スイッチの他端とリアクトルの他端と第４半導体ス
イッチの一端とを接続し、第４半導体スイッチの他端と
前記第２直流電源の負側端子とを接続してなるゲート駆
動回路とする。
流電源とを直列接続し、前記第１直流電源の正側端子と
第１半導体スイッチの一端とを接続し、前記第２直流電
源の負側端子と第２半導体スイッチの一端とを接続し、
第１半導体スイッチの他端と第２半導体スイッチの他端
とリアクトルの一端とを接続し、電圧制御形半導体素子
のゲート端子と第３半導体スイッチの一端とを接続し、
電圧制御形半導体素子のソースまたはエミッタ端子と前
記第１，第２直流電源の中間接続点とを接続し、第３半
導体スイッチの他端とリアクトルの他端と第４半導体ス
イッチの一端とを接続し、第４半導体スイッチの他端と
前記第２直流電源の負側端子とを接続してなるゲート駆
動回路とする。
【００１３】第３の発明は前記第１又は第２の発明にお
いて、前記リアクトルに代えて、第１リアクトルと第１
ダイオードの直列回路と、第２リアクトルと第２ダイオ
ードの直列回路とを逆並列接続してなる回路としたゲー
ト駆動回路にする。第４の発明は前記第１〜第３のいず
れかの発明において、前記第１，第３半導体スイッチそ
れぞれは自己消弧形半導体素子とダイオードの逆並列回
路からなり、前記第２半導体スイッチは自己消弧形半導
体素子からなり、前記第４半導体スイッチはダイオード
からなり、前記電圧制御形半導体素子をターンオンさせ
るときには、先ず第１半導体スイッチと第３半導体スイ
ッチとをオンにし、前記リアクトルと該電圧制御形半導
体素子の入力容量とに基づき該リアクトルに流れる共振
電流が零になった時点で第３半導体スイッチをオフに
し、前記電圧制御形半導体素子をターンオフさせるとき
には、先ず第２半導体スイッチと第３半導体スイッチと
をオンにし、前記リアクトルと該電圧制御形半導体素子
の入力容量とに基づき該リアクトルに流れる共振電流が
最大となった時点より所定の期間が経過した後、第２半
導体スイッチをオフ，第１半導体スイッチをオンにす
る。
いて、前記リアクトルに代えて、第１リアクトルと第１
ダイオードの直列回路と、第２リアクトルと第２ダイオ
ードの直列回路とを逆並列接続してなる回路としたゲー
ト駆動回路にする。第４の発明は前記第１〜第３のいず
れかの発明において、前記第１，第３半導体スイッチそ
れぞれは自己消弧形半導体素子とダイオードの逆並列回
路からなり、前記第２半導体スイッチは自己消弧形半導
体素子からなり、前記第４半導体スイッチはダイオード
からなり、前記電圧制御形半導体素子をターンオンさせ
るときには、先ず第１半導体スイッチと第３半導体スイ
ッチとをオンにし、前記リアクトルと該電圧制御形半導
体素子の入力容量とに基づき該リアクトルに流れる共振
電流が零になった時点で第３半導体スイッチをオフに
し、前記電圧制御形半導体素子をターンオフさせるとき
には、先ず第２半導体スイッチと第３半導体スイッチと
をオンにし、前記リアクトルと該電圧制御形半導体素子
の入力容量とに基づき該リアクトルに流れる共振電流が
最大となった時点より所定の期間が経過した後、第２半
導体スイッチをオフ，第１半導体スイッチをオンにす
る。
【００１４】第５の発明は前記第１〜第３のいずれかの
発明において、前記第１，第３，第４半導体スイッチそ
れぞれは自己消弧形半導体素子とダイオードの逆並列回
路からなり、前記第２半導体スイッチは自己消弧形半導
体素子からなり、前記電圧制御形半導体素子をターンオ
ンさせるときには、先ず第１半導体スイッチと第４半導
体スイッチとを所定の期間オンにした後、第４半導体ス
イッチをオフ，第３半導体スイッチをオンにし、前記リ
アクトルと該電圧制御形半導体素子の入力容量とに基づ
き該リアクトルに流れる共振電流が零になった時点で第
３半導体スイッチをオフにし、前記電圧制御形半導体素
子をターンオフさせるときには、先ず第２半導体スイッ
チと第３半導体スイッチとをオンにし、前記リアクトル
と該電圧制御形半導体素子の入力容量とに基づき該リア
クトルに流れる共振電流が最大となった時点で第４半導
体スイッチをオンにし、所定の期間が経過した後、第２
半導体スイッチをオフ，第１半導体スイッチをオンにす
る。
発明において、前記第１，第３，第４半導体スイッチそ
れぞれは自己消弧形半導体素子とダイオードの逆並列回
路からなり、前記第２半導体スイッチは自己消弧形半導
体素子からなり、前記電圧制御形半導体素子をターンオ
ンさせるときには、先ず第１半導体スイッチと第４半導
体スイッチとを所定の期間オンにした後、第４半導体ス
イッチをオフ，第３半導体スイッチをオンにし、前記リ
アクトルと該電圧制御形半導体素子の入力容量とに基づ
き該リアクトルに流れる共振電流が零になった時点で第
３半導体スイッチをオフにし、前記電圧制御形半導体素
子をターンオフさせるときには、先ず第２半導体スイッ
チと第３半導体スイッチとをオンにし、前記リアクトル
と該電圧制御形半導体素子の入力容量とに基づき該リア
クトルに流れる共振電流が最大となった時点で第４半導
体スイッチをオンにし、所定の期間が経過した後、第２
半導体スイッチをオフ，第１半導体スイッチをオンにす
る。
【００１５】第６の発明は前記第１〜第３のいずれかの
発明において、前記第１乃至第３半導体スイッチそれぞ
れは、自己消弧形半導体素子とダイオードの逆並列回路
からなり、前記第４半導体スイッチはダイオードからな
り、前記電圧制御形半導体素子をターンオンさせるとき
には、先ず第１半導体スイッチと第３半導体スイッチと
を前記リアクトルと該電圧制御形半導体素子の入力容量
とに基づく共振動作の１／４周期以内の期間オンにした
後、第１半導体スイッチをオフ，第２半導体スイッチを
オンにし、前記リアクトルと該電圧制御形半導体素子の
入力容量とに基づき該リアクトルに流れる共振電流が零
になった時点で第３半導体スイッチをオフにし、前記電
圧制御形半導体素子をターンオフさせるときには、先ず
第２半導体スイッチと第３半導体スイッチとをオンし、
前記リアクトルと該電圧制御形半導体素子の入力容量と
に基づき該リアクトルに流れる共振電流が最大となった
時点より所定の期間が経過した後、第２半導体スイッチ
をオフ，第１半導体スイッチをオンにする。
発明において、前記第１乃至第３半導体スイッチそれぞ
れは、自己消弧形半導体素子とダイオードの逆並列回路
からなり、前記第４半導体スイッチはダイオードからな
り、前記電圧制御形半導体素子をターンオンさせるとき
には、先ず第１半導体スイッチと第３半導体スイッチと
を前記リアクトルと該電圧制御形半導体素子の入力容量
とに基づく共振動作の１／４周期以内の期間オンにした
後、第１半導体スイッチをオフ，第２半導体スイッチを
オンにし、前記リアクトルと該電圧制御形半導体素子の
入力容量とに基づき該リアクトルに流れる共振電流が零
になった時点で第３半導体スイッチをオフにし、前記電
圧制御形半導体素子をターンオフさせるときには、先ず
第２半導体スイッチと第３半導体スイッチとをオンし、
前記リアクトルと該電圧制御形半導体素子の入力容量と
に基づき該リアクトルに流れる共振電流が最大となった
時点より所定の期間が経過した後、第２半導体スイッチ
をオフ，第１半導体スイッチをオンにする。
【００１６】第７の発明は前記第１〜第３のいずれかの
発明において、前記第１乃至第４半導体スイッチそれぞ
れは自己消弧形半導体素子とダイオードの逆並列回路か
らなり、前記電圧制御形半導体素子をターンオンさせる
ときには、先ず第１半導体スイッチと第４半導体スイッ
チとを所定の期間オンにした後、第１半導体スイッチと
第４半導体スイッチとをオフ，第２半導体スイッチと第
３半導体スイッチをオンにし、前記リアクトルと該電圧
制御形半導体素子の入力容量とに基づき該リアクトルに
流れる共振電流が零になった時点で第３半導体スイッチ
をオフにし、前記電圧制御形半導体素子をターンオフさ
せるときには、先ず第２半導体スイッチと第３半導体ス
イッチをオンにし、前記リアクトルと該電圧制御形半導
体素子の入力容量とに基づき該リアクトルに流れる共振
電流が最大となった時点で第４半導体スイッチをオンに
し、所定の期間が経過した後、第２半導体スイッチをオ
フ，第１半導体スイッチをオンにする。
発明において、前記第１乃至第４半導体スイッチそれぞ
れは自己消弧形半導体素子とダイオードの逆並列回路か
らなり、前記電圧制御形半導体素子をターンオンさせる
ときには、先ず第１半導体スイッチと第４半導体スイッ
チとを所定の期間オンにした後、第１半導体スイッチと
第４半導体スイッチとをオフ，第２半導体スイッチと第
３半導体スイッチをオンにし、前記リアクトルと該電圧
制御形半導体素子の入力容量とに基づき該リアクトルに
流れる共振電流が零になった時点で第３半導体スイッチ
をオフにし、前記電圧制御形半導体素子をターンオフさ
せるときには、先ず第２半導体スイッチと第３半導体ス
イッチをオンにし、前記リアクトルと該電圧制御形半導
体素子の入力容量とに基づき該リアクトルに流れる共振
電流が最大となった時点で第４半導体スイッチをオンに
し、所定の期間が経過した後、第２半導体スイッチをオ
フ，第１半導体スイッチをオンにする。
【００１７】第８の発明は前記第１〜第３のいずれかの
発明において、前記第１，第３，第４半導体スイッチそ
れぞれは自己消弧形半導体素子とダイオードの逆並列回
路からなり、前記第２半導体スイッチは省略し、前記電
圧制御形半導体素子をターンオフさせるときには、先ず
第１半導体スイッチと第４半導体スイッチとを所定の期
間オンした後、第４半導体スイッチをオフ，第３半導体
スイッチをオンにし、前記リアクトルと該電圧制御形半
導体素子の入力容量とに基づき該リアクトルに流れる共
振電流が零になった時点で第３半導体スイッチをオフに
し、前記電圧制御形半導体素子をターンオフさせるとき
には、先ず第１半導体スイッチと第３半導体スイッチと
をオンにし、該電圧制御形半導体素子のゲート端子とソ
ースまたはエミッタ端子間の電圧が所定の値となった時
点で第４半導体スイッチをオンにし、所定の期間が経過
した後、第１半導体スイッチをオンにする。
発明において、前記第１，第３，第４半導体スイッチそ
れぞれは自己消弧形半導体素子とダイオードの逆並列回
路からなり、前記第２半導体スイッチは省略し、前記電
圧制御形半導体素子をターンオフさせるときには、先ず
第１半導体スイッチと第４半導体スイッチとを所定の期
間オンした後、第４半導体スイッチをオフ，第３半導体
スイッチをオンにし、前記リアクトルと該電圧制御形半
導体素子の入力容量とに基づき該リアクトルに流れる共
振電流が零になった時点で第３半導体スイッチをオフに
し、前記電圧制御形半導体素子をターンオフさせるとき
には、先ず第１半導体スイッチと第３半導体スイッチと
をオンにし、該電圧制御形半導体素子のゲート端子とソ
ースまたはエミッタ端子間の電圧が所定の値となった時
点で第４半導体スイッチをオンにし、所定の期間が経過
した後、第１半導体スイッチをオンにする。
【００１８】第９の発明は前記第１〜第３のいずれかの
発明において、前記第１，第３，第４半導体スイッチそ
れぞれは自己消弧形半導体素子とダイオードの逆並列回
路からなり、前記第２半導体スイッチはダイオードから
なり、前記電圧制御形半導体素子をターンオフさせると
きには、先ず第１半導体スイッチと第４半導体スイッチ
とを所定の期間オンした後、第４半導体スイッチをオ
フ，第３半導体スイッチをオンにし、前記リアクトルと
該電圧制御形半導体素子の入力容量とに基づき該リアク
トルに流れる共振電流が零になった時点で第３半導体ス
イッチをオフにし、前記電圧制御形半導体素子をターン
オフさせるときには、先ず第１半導体スイッチと第３半
導体スイッチとをオンにし、該電圧制御形半導体素子の
ゲート端子とソースまたはエミッタ端子間の電圧が所定
の値となった時点で第４半導体スイッチをオンにし、所
定の期間が経過した後、第１半導体スイッチをオンにす
る。
発明において、前記第１，第３，第４半導体スイッチそ
れぞれは自己消弧形半導体素子とダイオードの逆並列回
路からなり、前記第２半導体スイッチはダイオードから
なり、前記電圧制御形半導体素子をターンオフさせると
きには、先ず第１半導体スイッチと第４半導体スイッチ
とを所定の期間オンした後、第４半導体スイッチをオ
フ，第３半導体スイッチをオンにし、前記リアクトルと
該電圧制御形半導体素子の入力容量とに基づき該リアク
トルに流れる共振電流が零になった時点で第３半導体ス
イッチをオフにし、前記電圧制御形半導体素子をターン
オフさせるときには、先ず第１半導体スイッチと第３半
導体スイッチとをオンにし、該電圧制御形半導体素子の
ゲート端子とソースまたはエミッタ端子間の電圧が所定
の値となった時点で第４半導体スイッチをオンにし、所
定の期間が経過した後、第１半導体スイッチをオンにす
る。
【００１９】第１０の発明は前記第５又は第７〜第９の
いずれかの発明において、前記電圧制御形半導体素子が
ターンオフを完了し、再度ターンオンする迄の期間は、
第１半導体スイッチをオフにし、第３，第４半導体スイ
ッチをオンにする。この発明によれば、後述の如く、ゲ
ート駆動回路に備えたリアクトルと前記電圧制御形半導
体素子の入力容量とに基づく共振動作を利用して、該入
力容量に蓄積したエネルギーを直流電源に回生すること
により、該ゲート駆動回路と電圧制御形半導体素子とを
含む電力変換装置全体の変換効率を向上させている。
いずれかの発明において、前記電圧制御形半導体素子が
ターンオフを完了し、再度ターンオンする迄の期間は、
第１半導体スイッチをオフにし、第３，第４半導体スイ
ッチをオンにする。この発明によれば、後述の如く、ゲ
ート駆動回路に備えたリアクトルと前記電圧制御形半導
体素子の入力容量とに基づく共振動作を利用して、該入
力容量に蓄積したエネルギーを直流電源に回生すること
により、該ゲート駆動回路と電圧制御形半導体素子とを
含む電力変換装置全体の変換効率を向上させている。
【００２０】
【発明の実施の形態】図１は、この発明の第１の実施の
形態を示すゲート駆動回路の構成図である。図１におい
て、１は電圧制御形半導体素子としてのＭＯＳＦＥＴ
１、４０はゲート駆動回路を示し、このゲート駆動回路
４０は直流電源１１と、第１半導体スイッチ２１と、第
２半導体スイッチ２２と、第３半導体スイッチ２３と、
第４半導体スイッチ２４と、リアクトル３１とから構成
されている。
形態を示すゲート駆動回路の構成図である。図１におい
て、１は電圧制御形半導体素子としてのＭＯＳＦＥＴ
１、４０はゲート駆動回路を示し、このゲート駆動回路
４０は直流電源１１と、第１半導体スイッチ２１と、第
２半導体スイッチ２２と、第３半導体スイッチ２３と、
第４半導体スイッチ２４と、リアクトル３１とから構成
されている。
【００２１】図２は、この発明の第２の実施の形態を示
すゲート駆動回路の構成図であり、図１に示した構成図
と同一機能を有するものには同一符号を付している。す
なわち図２に示すゲート駆動回路４１は第１直流電源と
しての直流電源１１と第２直流電源としての直流電源１
２とを直列接続した直流電源と、第１〜第４半導体スイ
ッチ２１〜２４と、リアクトル３１とから構成されてい
る。
すゲート駆動回路の構成図であり、図１に示した構成図
と同一機能を有するものには同一符号を付している。す
なわち図２に示すゲート駆動回路４１は第１直流電源と
しての直流電源１１と第２直流電源としての直流電源１
２とを直列接続した直流電源と、第１〜第４半導体スイ
ッチ２１〜２４と、リアクトル３１とから構成されてい
る。
【００２２】図３は、この発明の第３の実施の形態を示
すゲート駆動回路の構成図であり、図１に示した構成図
と同一機能を有するものには同一符号を付している。す
なわち図３に示すゲート駆動回路４２は図１に示したゲ
ート駆動回路４０のリアクトル３１に代えて、第１リア
クトルとしてのリアクトル３２と第１ダイオードとして
のダイオード３３とからなる直列回路と、第２リアクト
ルとしてのリアクトル３４と第２ダイオードとしてのダ
イオード３５とからなる直列回路とを、図示の如く逆並
列接続した回路にしている。
すゲート駆動回路の構成図であり、図１に示した構成図
と同一機能を有するものには同一符号を付している。す
なわち図３に示すゲート駆動回路４２は図１に示したゲ
ート駆動回路４０のリアクトル３１に代えて、第１リア
クトルとしてのリアクトル３２と第１ダイオードとして
のダイオード３３とからなる直列回路と、第２リアクト
ルとしてのリアクトル３４と第２ダイオードとしてのダ
イオード３５とからなる直列回路とを、図示の如く逆並
列接続した回路にしている。
【００２３】図４は、この発明の第４の実施の形態を示
すゲート駆動回路の構成図であり、図２，３に示した構
成図と同一機能を有するものには同一符号を付してい
る。すなわち図４に示すゲート駆動回路４３は図２に示
したゲート駆動回路４１のリアクトル３１に代えて、リ
アクトル３２とダイオード３３とリアクトル３４とダイ
オード３５とからなる回路にしている。
すゲート駆動回路の構成図であり、図２，３に示した構
成図と同一機能を有するものには同一符号を付してい
る。すなわち図４に示すゲート駆動回路４３は図２に示
したゲート駆動回路４１のリアクトル３１に代えて、リ
アクトル３２とダイオード３３とリアクトル３４とダイ
オード３５とからなる回路にしている。
【００２４】以下に記載するこの発明の実施例の動作波
形図において、各半導体スイッチの電流は、縦軸原点に
対し上（＋）方向は各半導体スイッチのいずれかを構成
する自己消弧形半導体素子に流れることを示し、また縦
軸原点に対し下（−）方向は前記自己消弧形半導体素子
に逆並列接続をしたダイオード（ＭＯＳＦＥＴの寄生ダ
イオードも含む）、または各半導体スイッチのいずれか
がダイオードのみからなるときの該ダイオードに流れる
ことを示している。
形図において、各半導体スイッチの電流は、縦軸原点に
対し上（＋）方向は各半導体スイッチのいずれかを構成
する自己消弧形半導体素子に流れることを示し、また縦
軸原点に対し下（−）方向は前記自己消弧形半導体素子
に逆並列接続をしたダイオード（ＭＯＳＦＥＴの寄生ダ
イオードも含む）、または各半導体スイッチのいずれか
がダイオードのみからなるときの該ダイオードに流れる
ことを示している。
【００２５】図５はこの発明の第１の実施例を示す動作
波形図であり、図１に示した駆動回路４０の第１半導体
スイッチ２１としてソース端子を直流電源１１の正側端
子に接続したＰチャネルＭＯＳＦＥＴ（寄生ダイオード
を含む、以下同じ））２１ａを、第２半導体スイッチ２
２としてエミッタ端子を直流電源１１の負側端子に接続
したＮＰＮトランジスタ２２ｂを、第３半導体スイッチ
２３としてソース端子をＭＯＳＦＥＴ１のゲート端子に
接続したＰチャネルＭＯＳＦＥＴ（寄生ダイオードを含
む、以下同じ））２３ａを、第４半導体スイッチ２４と
してアノード端子を直流電源１１の負側端子に接続した
ダイオード２４ｃを備えた場合の動作波形図を示してい
る。
波形図であり、図１に示した駆動回路４０の第１半導体
スイッチ２１としてソース端子を直流電源１１の正側端
子に接続したＰチャネルＭＯＳＦＥＴ（寄生ダイオード
を含む、以下同じ））２１ａを、第２半導体スイッチ２
２としてエミッタ端子を直流電源１１の負側端子に接続
したＮＰＮトランジスタ２２ｂを、第３半導体スイッチ
２３としてソース端子をＭＯＳＦＥＴ１のゲート端子に
接続したＰチャネルＭＯＳＦＥＴ（寄生ダイオードを含
む、以下同じ））２３ａを、第４半導体スイッチ２４と
してアノード端子を直流電源１１の負側端子に接続した
ダイオード２４ｃを備えた場合の動作波形図を示してい
る。
【００２６】図５において、ＭＯＳＦＥＴ１をターンオ
ンさせるときには、先ずＭＯＳＦＥＴ２１ａとＭＯＳＦ
ＥＴ２３ａとをオンにすることにより、ＭＯＳＦＥＴ２
１ａ→リアクトル３１→ＭＯＳＦＥＴ２３ａの経路で、
期間に示すようなリアクトル３１とＭＯＳＦＥＴ１の
入力容量とに基づく共振電流が流れる。この共振電流が
零になった時点、すなわちＭＯＳＦＥＴ１のゲート・ソ
ース間電圧が最大となった時点でＭＯＳＦＥＴ２３ａを
オフにすることにより、ＭＯＳＦＥＴ１のゲート・ソー
ス間電圧は直流電源１１の電圧Ｖｄｃのほぼ２倍の値と
なる。
ンさせるときには、先ずＭＯＳＦＥＴ２１ａとＭＯＳＦ
ＥＴ２３ａとをオンにすることにより、ＭＯＳＦＥＴ２
１ａ→リアクトル３１→ＭＯＳＦＥＴ２３ａの経路で、
期間に示すようなリアクトル３１とＭＯＳＦＥＴ１の
入力容量とに基づく共振電流が流れる。この共振電流が
零になった時点、すなわちＭＯＳＦＥＴ１のゲート・ソ
ース間電圧が最大となった時点でＭＯＳＦＥＴ２３ａを
オフにすることにより、ＭＯＳＦＥＴ１のゲート・ソー
ス間電圧は直流電源１１の電圧Ｖｄｃのほぼ２倍の値と
なる。
【００２７】また、ＭＯＳＦＥＴ１をターンオフさせる
ときには、先ずトランジスタ２２ｂとＭＯＳＦＥＴ２３
ａとをオンにすることにより、ＭＯＳＦＥＴ２３ａ→リ
アクトル３１→トランジスタ２２ｂの経路で、期間に
示すようなリアクトル３１とＭＯＳＦＥＴ１の入力容量
とに基づく共振電流が流れる。この共振電流が最大にな
った時点、すなわちＭＯＳＦＥＴ１のゲート・ソース間
電圧が零となった時点よりダイオード２４ｃがオンし、
期間に示すようにダイオード２４ｃ→リアクトル３１
→トランジスタ２２ｂの経路で前記電流が還流する。こ
の期間が所定の時間経過した後、トランジスタ２２ｂ
をオフ，ＭＯＳＦＥＴ２１ａをオンにすることにより、
期間に示すようにリアクトル３１に蓄積されたエネル
ギーがダイオード２４ｃ→リアクトル３１→ＭＯＳＦＥ
Ｔ２１ａの経路で、直流電源１１に回生される。
ときには、先ずトランジスタ２２ｂとＭＯＳＦＥＴ２３
ａとをオンにすることにより、ＭＯＳＦＥＴ２３ａ→リ
アクトル３１→トランジスタ２２ｂの経路で、期間に
示すようなリアクトル３１とＭＯＳＦＥＴ１の入力容量
とに基づく共振電流が流れる。この共振電流が最大にな
った時点、すなわちＭＯＳＦＥＴ１のゲート・ソース間
電圧が零となった時点よりダイオード２４ｃがオンし、
期間に示すようにダイオード２４ｃ→リアクトル３１
→トランジスタ２２ｂの経路で前記電流が還流する。こ
の期間が所定の時間経過した後、トランジスタ２２ｂ
をオフ，ＭＯＳＦＥＴ２１ａをオンにすることにより、
期間に示すようにリアクトル３１に蓄積されたエネル
ギーがダイオード２４ｃ→リアクトル３１→ＭＯＳＦＥ
Ｔ２１ａの経路で、直流電源１１に回生される。
【００２８】図６はこの発明の第２の実施例を示す動作
波形図であり、図２に示した駆動回路４１の第１半導体
スイッチ２１としてソース端子を直流電源１１の正側端
子に接続したＰチャネルＭＯＳＦＥＴ２１ａを、第２半
導体スイッチ２２としてエミッタ端子を直流電源１２の
負側端子に接続したＮＰＮトランジスタ２２ｂを、第３
半導体スイッチ２３としてソース端子をＭＯＳＦＥＴ１
のゲート端子に接続したＰチャネルＭＯＳＦＥＴ２３ａ
を、第４半導体スイッチ２４としてアノード端子を直流
電源１２の負側端子に接続したダイオード２４ｃを備え
た場合の動作波形図を示している。
波形図であり、図２に示した駆動回路４１の第１半導体
スイッチ２１としてソース端子を直流電源１１の正側端
子に接続したＰチャネルＭＯＳＦＥＴ２１ａを、第２半
導体スイッチ２２としてエミッタ端子を直流電源１２の
負側端子に接続したＮＰＮトランジスタ２２ｂを、第３
半導体スイッチ２３としてソース端子をＭＯＳＦＥＴ１
のゲート端子に接続したＰチャネルＭＯＳＦＥＴ２３ａ
を、第４半導体スイッチ２４としてアノード端子を直流
電源１２の負側端子に接続したダイオード２４ｃを備え
た場合の動作波形図を示している。
【００２９】この第２の実施例に基づく期間〜の動
作は、図５に示した第１の実施例の期間〜の動作と
ほぼ同じであるが、直流電源１１の電圧をＶｄｃ1 ，直
流電源１２の電圧をＶｄｃ2 とすると、期間が終了時
点でＭＯＳＦＥＴ１のゲート・ソース間電圧はほぼ〔２
×Ｖｄｃ1 ＋Ｖｄｃ2 〕となり、また、期間の終了時
点でＭＯＳＦＥＴ１のゲート・ソース間電圧は〔−Ｖｄ
ｃ2 〕となる。
作は、図５に示した第１の実施例の期間〜の動作と
ほぼ同じであるが、直流電源１１の電圧をＶｄｃ1 ，直
流電源１２の電圧をＶｄｃ2 とすると、期間が終了時
点でＭＯＳＦＥＴ１のゲート・ソース間電圧はほぼ〔２
×Ｖｄｃ1 ＋Ｖｄｃ2 〕となり、また、期間の終了時
点でＭＯＳＦＥＴ１のゲート・ソース間電圧は〔−Ｖｄ
ｃ2 〕となる。
【００３０】図７はこの発明の第３の実施例を示す動作
波形図であり、図１に示した駆動回路４０の第１半導体
スイッチ２１としてソース端子を直流電源１１の正側端
子に接続したＰチャネルＭＯＳＦＥＴ２１ａを、第２半
導体スイッチ２２としてエミッタ端子を直流電源１１の
負側端子に接続したＮＰＮトランジスタ２２ｂを、第３
半導体スイッチ２３としてソース端子をＭＯＳＦＥＴ１
のゲート端子に接続したＰチャネルＭＯＳＦＥＴ２３ａ
を、第４半導体スイッチ２４としてソース端子を直流電
源１１の負側端子に接続したＮチャネルＭＯＳＦＥＴ
（寄生ダイオードを含む、以下同じ））２４ａを備えた
場合の動作波形図を示している。
波形図であり、図１に示した駆動回路４０の第１半導体
スイッチ２１としてソース端子を直流電源１１の正側端
子に接続したＰチャネルＭＯＳＦＥＴ２１ａを、第２半
導体スイッチ２２としてエミッタ端子を直流電源１１の
負側端子に接続したＮＰＮトランジスタ２２ｂを、第３
半導体スイッチ２３としてソース端子をＭＯＳＦＥＴ１
のゲート端子に接続したＰチャネルＭＯＳＦＥＴ２３ａ
を、第４半導体スイッチ２４としてソース端子を直流電
源１１の負側端子に接続したＮチャネルＭＯＳＦＥＴ
（寄生ダイオードを含む、以下同じ））２４ａを備えた
場合の動作波形図を示している。
【００３１】図７において、ＭＯＳＦＥＴ１をターンオ
ンさせるときには、先ずＭＯＳＦＥＴ２１ａとＭＯＳＦ
ＥＴ２４ａとを所定の期間オンにすることにより、ＭＯ
ＳＦＥＴ２１ａ→リアクトル３１→ＭＯＳＦＥＴ２４ａ
の経路で、期間に示す如くリアクトル３１に充電電流
が流れる。次にＭＯＳＦＥＴ２４ａをオフ，ＭＯＳＦＥ
Ｔ２３ａをオンにすることにより、ＭＯＳＦＥＴ２１ａ
→リアクトル３１→ＭＯＳＦＥＴ２３ａの経路で、期間
に示すようなリアクトル３１とＭＯＳＦＥＴ１の入力
容量とに基づく共振電流が流れる。この共振電流が零に
なった時点、すなわちＭＯＳＦＥＴ１のゲート・ソース
間電圧が最大となった時点でＭＯＳＦＥＴ２３ａをオフ
にする。このとき期間の時間を調整することにより、
ＭＯＳＦＥＴ１のゲート・ソース間電圧は、直流電源１
１の電圧Ｖｄｃの２倍以上の値で任意の値にできる。
ンさせるときには、先ずＭＯＳＦＥＴ２１ａとＭＯＳＦ
ＥＴ２４ａとを所定の期間オンにすることにより、ＭＯ
ＳＦＥＴ２１ａ→リアクトル３１→ＭＯＳＦＥＴ２４ａ
の経路で、期間に示す如くリアクトル３１に充電電流
が流れる。次にＭＯＳＦＥＴ２４ａをオフ，ＭＯＳＦＥ
Ｔ２３ａをオンにすることにより、ＭＯＳＦＥＴ２１ａ
→リアクトル３１→ＭＯＳＦＥＴ２３ａの経路で、期間
に示すようなリアクトル３１とＭＯＳＦＥＴ１の入力
容量とに基づく共振電流が流れる。この共振電流が零に
なった時点、すなわちＭＯＳＦＥＴ１のゲート・ソース
間電圧が最大となった時点でＭＯＳＦＥＴ２３ａをオフ
にする。このとき期間の時間を調整することにより、
ＭＯＳＦＥＴ１のゲート・ソース間電圧は、直流電源１
１の電圧Ｖｄｃの２倍以上の値で任意の値にできる。
【００３２】また、ＭＯＳＦＥＴ１をターンオフさせる
ときには、先ずトランジスタ２２ｂとＭＯＳＦＥＴ２３
ａとをオンにすることにより、ＭＯＳＦＥＴ２３ａ→リ
アクトル３１→トランジスタ２２ｂの経路で、期間に
示すようなリアクトル３１とＭＯＳＦＥＴ１の入力容量
とに基づく共振電流が流れる。この共振電流が最大にな
った時点、すなわちＭＯＳＦＥＴ１のゲート・ソース間
電圧が零となった時点よりＭＯＳＦＥＴ２４ａをオンに
し、期間に示すようにＭＯＳＦＥＴ２４ａ→リアクト
ル３１→トランジスタ２２ｂの経路で前記電流が還流す
る。この期間が所定の時間経過した後、トランジスタ
２２ｂをオフ，ＭＯＳＦＥＴ２１ａをオンにすることに
より、期間に示すようにリアクトル３１に蓄積された
エネルギーがＭＯＳＦＥＴ２４ａ→リアクトル３１→Ｍ
ＯＳＦＥＴ２１ａの経路で、直流電源１１に回生され
る。
ときには、先ずトランジスタ２２ｂとＭＯＳＦＥＴ２３
ａとをオンにすることにより、ＭＯＳＦＥＴ２３ａ→リ
アクトル３１→トランジスタ２２ｂの経路で、期間に
示すようなリアクトル３１とＭＯＳＦＥＴ１の入力容量
とに基づく共振電流が流れる。この共振電流が最大にな
った時点、すなわちＭＯＳＦＥＴ１のゲート・ソース間
電圧が零となった時点よりＭＯＳＦＥＴ２４ａをオンに
し、期間に示すようにＭＯＳＦＥＴ２４ａ→リアクト
ル３１→トランジスタ２２ｂの経路で前記電流が還流す
る。この期間が所定の時間経過した後、トランジスタ
２２ｂをオフ，ＭＯＳＦＥＴ２１ａをオンにすることに
より、期間に示すようにリアクトル３１に蓄積された
エネルギーがＭＯＳＦＥＴ２４ａ→リアクトル３１→Ｍ
ＯＳＦＥＴ２１ａの経路で、直流電源１１に回生され
る。
【００３３】図８はこの発明の第４の実施例を示す動作
波形図であり、図２に示した駆動回路４１の第１半導体
スイッチ２１としてソース端子を直流電源１１の正側端
子に接続したＰチャネルＭＯＳＦＥＴ２１ａを、第２半
導体スイッチ２２としてエミッタ端子を直流電源１２の
負側端子に接続したＮＰＮトランジスタ２２ｂを、第３
半導体スイッチ２３としてソース端子をＭＯＳＦＥＴ１
のゲート端子に接続したＰチャネルＭＯＳＦＥＴ２３ａ
を、第４半導体スイッチ２４としてソース端子を直流電
源１２の負側端子に接続したＮチャネルＭＯＳＦＥＴ２
４ａを備えた場合の動作波形図を示している。
波形図であり、図２に示した駆動回路４１の第１半導体
スイッチ２１としてソース端子を直流電源１１の正側端
子に接続したＰチャネルＭＯＳＦＥＴ２１ａを、第２半
導体スイッチ２２としてエミッタ端子を直流電源１２の
負側端子に接続したＮＰＮトランジスタ２２ｂを、第３
半導体スイッチ２３としてソース端子をＭＯＳＦＥＴ１
のゲート端子に接続したＰチャネルＭＯＳＦＥＴ２３ａ
を、第４半導体スイッチ２４としてソース端子を直流電
源１２の負側端子に接続したＮチャネルＭＯＳＦＥＴ２
４ａを備えた場合の動作波形図を示している。
【００３４】この第４の実施例に基づく期間〜の動
作は、図７に示した第３の実施例の期間〜の動作と
ほぼ同じであるが、直流電源１１の電圧をＶｄｃ1 ，直
流電源１２の電圧をＶｄｃ2 とすると、期間が終了時
点でＭＯＳＦＥＴ１のゲート・ソース間電圧は〔２×Ｖ
ｄｃ1 ＋Ｖｄｃ2 〕以上となり、また、期間の終了時
点でＭＯＳＦＥＴ１のゲート・ソース間電圧は〔−Ｖｄ
ｃ2 〕となる。
作は、図７に示した第３の実施例の期間〜の動作と
ほぼ同じであるが、直流電源１１の電圧をＶｄｃ1 ，直
流電源１２の電圧をＶｄｃ2 とすると、期間が終了時
点でＭＯＳＦＥＴ１のゲート・ソース間電圧は〔２×Ｖ
ｄｃ1 ＋Ｖｄｃ2 〕以上となり、また、期間の終了時
点でＭＯＳＦＥＴ１のゲート・ソース間電圧は〔−Ｖｄ
ｃ2 〕となる。
【００３５】図９はこの発明の第５の実施例を示す動作
波形図であり、図１に示した駆動回路４０の第１半導体
スイッチ２１としてソース端子を直流電源１１の正側端
子に接続したＰチャネルＭＯＳＦＥＴ（寄生ダイオード
を含む）２１ａを、第２半導体スイッチ２２としてソー
ス端子を直流電源１１の負側端子に接続したＮチャネル
ＭＯＳＦＥＴ（寄生ダイオードを含む）２２ａを、第３
半導体スイッチ２３としてソース端子をＭＯＳＦＥＴ１
のゲート端子に接続したＰチャネルＭＯＳＦＥＴ（寄生
ダイオードを含む）２３ａを、第４半導体スイッチ２４
としてアノード端子直流電源１１の負側端子に接続した
ダイオード２４ｃを備えた場合の動作波形図を示してい
る。
波形図であり、図１に示した駆動回路４０の第１半導体
スイッチ２１としてソース端子を直流電源１１の正側端
子に接続したＰチャネルＭＯＳＦＥＴ（寄生ダイオード
を含む）２１ａを、第２半導体スイッチ２２としてソー
ス端子を直流電源１１の負側端子に接続したＮチャネル
ＭＯＳＦＥＴ（寄生ダイオードを含む）２２ａを、第３
半導体スイッチ２３としてソース端子をＭＯＳＦＥＴ１
のゲート端子に接続したＰチャネルＭＯＳＦＥＴ（寄生
ダイオードを含む）２３ａを、第４半導体スイッチ２４
としてアノード端子直流電源１１の負側端子に接続した
ダイオード２４ｃを備えた場合の動作波形図を示してい
る。
【００３６】図９において、ＭＯＳＦＥＴ１をターンオ
ンさせるときには、先ずＭＯＳＦＥＴ２１ａとＭＯＳＦ
ＥＴ２３ａとをオンにすることにより、ＭＯＳＦＥＴ２
１ａ→リアクトル３１→ＭＯＳＦＥＴ２３ａの経路で、
期間に示すようなリアクトル３１とＭＯＳＦＥＴ１の
入力容量とに基づく共振電流が流れる。このとき期間
がリアクトル３１とＭＯＳＦＥＴ１の入力容量とに基づ
く共振動作の１／４周期以内にＭＯＳＦＥＴ２１ａをオ
フ，ＭＯＳＦＥＴ２２ａをオンにすることにより、ＭＯ
ＳＦＥＴ２２ａ→リアクトル３１→ＭＯＳＦＥＴ２３ａ
の経路で、期間に示すようなリアクトル３１とＭＯＳ
ＦＥＴ１の入力容量とに基づく共振電流が流れる。この
共振電流が零になった時点、すなわちＭＯＳＦＥＴ１の
ゲート・ソース間電圧が最大となった時点でＭＯＳＦＥ
Ｔ２３ａをオフにする。このとき期間の時間を調整す
ることでＭＯＳＦＥＴ１のゲート・ソース間電圧は、直
流電源１１の電圧Ｖｄｃの２倍以下の任意の値にするこ
とができる。
ンさせるときには、先ずＭＯＳＦＥＴ２１ａとＭＯＳＦ
ＥＴ２３ａとをオンにすることにより、ＭＯＳＦＥＴ２
１ａ→リアクトル３１→ＭＯＳＦＥＴ２３ａの経路で、
期間に示すようなリアクトル３１とＭＯＳＦＥＴ１の
入力容量とに基づく共振電流が流れる。このとき期間
がリアクトル３１とＭＯＳＦＥＴ１の入力容量とに基づ
く共振動作の１／４周期以内にＭＯＳＦＥＴ２１ａをオ
フ，ＭＯＳＦＥＴ２２ａをオンにすることにより、ＭＯ
ＳＦＥＴ２２ａ→リアクトル３１→ＭＯＳＦＥＴ２３ａ
の経路で、期間に示すようなリアクトル３１とＭＯＳ
ＦＥＴ１の入力容量とに基づく共振電流が流れる。この
共振電流が零になった時点、すなわちＭＯＳＦＥＴ１の
ゲート・ソース間電圧が最大となった時点でＭＯＳＦＥ
Ｔ２３ａをオフにする。このとき期間の時間を調整す
ることでＭＯＳＦＥＴ１のゲート・ソース間電圧は、直
流電源１１の電圧Ｖｄｃの２倍以下の任意の値にするこ
とができる。
【００３７】この第５の実施例において、ＭＯＳＦＥＴ
１をターンオフさせるとき（図９の期間〜）は、図
５に示した第１の実施例の期間〜の動作と同一であ
るので、その説明を省略する。図１０はこの発明の第６
の実施例を示す動作波形図であり、図２に示した駆動回
路４１の第１半導体スイッチ２１としてソース端子を直
流電源１１の正側端子に接続したＰチャネルＭＯＳＦＥ
Ｔ２１ａを、第２半導体スイッチ２２としてソース端子
を直流電源１２の負側端子に接続したＮチャネルＭＯＳ
ＦＥＴ（寄生ダイオードを含む、以下同じ）２２ａを、
第３半導体スイッチ２３としてソース端子をＭＯＳＦＥ
Ｔ１のゲート端子に接続したＰチャネルＭＯＳＦＥＴ２
３ａを、第４半導体スイッチ２４としてアノード端子直
流電源１２の負側端子に接続したダイオード２４ｃを備
えた場合の動作波形図を示している。
１をターンオフさせるとき（図９の期間〜）は、図
５に示した第１の実施例の期間〜の動作と同一であ
るので、その説明を省略する。図１０はこの発明の第６
の実施例を示す動作波形図であり、図２に示した駆動回
路４１の第１半導体スイッチ２１としてソース端子を直
流電源１１の正側端子に接続したＰチャネルＭＯＳＦＥ
Ｔ２１ａを、第２半導体スイッチ２２としてソース端子
を直流電源１２の負側端子に接続したＮチャネルＭＯＳ
ＦＥＴ（寄生ダイオードを含む、以下同じ）２２ａを、
第３半導体スイッチ２３としてソース端子をＭＯＳＦＥ
Ｔ１のゲート端子に接続したＰチャネルＭＯＳＦＥＴ２
３ａを、第４半導体スイッチ２４としてアノード端子直
流電源１２の負側端子に接続したダイオード２４ｃを備
えた場合の動作波形図を示している。
【００３８】この第６の実施例に基づく期間〜の動
作は、図９に示した第５の実施例の期間〜の動作と
ほぼ同じであるが、直流電源１１の電圧をＶｄｃ1 ，直
流電源１２の電圧をＶｄｃ2 とすると、期間が終了時
点でＭＯＳＦＥＴ１のゲート・ソース間電圧は〔２×Ｖ
ｄｃ1 ＋Ｖｄｃ2 〕以下となり、また、期間の終了時
点でＭＯＳＦＥＴ１のゲート・ソース間電圧は〔−Ｖｄ
ｃ2 〕となる。
作は、図９に示した第５の実施例の期間〜の動作と
ほぼ同じであるが、直流電源１１の電圧をＶｄｃ1 ，直
流電源１２の電圧をＶｄｃ2 とすると、期間が終了時
点でＭＯＳＦＥＴ１のゲート・ソース間電圧は〔２×Ｖ
ｄｃ1 ＋Ｖｄｃ2 〕以下となり、また、期間の終了時
点でＭＯＳＦＥＴ１のゲート・ソース間電圧は〔−Ｖｄ
ｃ2 〕となる。
【００３９】図１１はこの発明の第７の実施例を示す動
作波形図であり、図１に示した駆動回路４０の第１半導
体スイッチ２１としてソース端子を直流電源１１の正側
端子に接続したＰチャネルＭＯＳＦＥＴ２１ａを、第２
半導体スイッチ２２としてソース端子を直流電源１１の
負側端子に接続したＮチャネルＭＯＳＦＥＴ２２ａを、
第３半導体スイッチ２３としてソース端子をＭＯＳＦＥ
Ｔ１のゲート端子に接続したＰチャネルＭＯＳＦＥＴ２
３ａを、第４半導体スイッチ２４としてソース端子を直
流電源１１の負側端子に接続したＮチャネルＭＯＳＦＥ
Ｔ２４ａを備えた場合の動作波形図を示している。
作波形図であり、図１に示した駆動回路４０の第１半導
体スイッチ２１としてソース端子を直流電源１１の正側
端子に接続したＰチャネルＭＯＳＦＥＴ２１ａを、第２
半導体スイッチ２２としてソース端子を直流電源１１の
負側端子に接続したＮチャネルＭＯＳＦＥＴ２２ａを、
第３半導体スイッチ２３としてソース端子をＭＯＳＦＥ
Ｔ１のゲート端子に接続したＰチャネルＭＯＳＦＥＴ２
３ａを、第４半導体スイッチ２４としてソース端子を直
流電源１１の負側端子に接続したＮチャネルＭＯＳＦＥ
Ｔ２４ａを備えた場合の動作波形図を示している。
【００４０】図１１において、ＭＯＳＦＥＴ１をターン
オンさせるときには、先ずＭＯＳＦＥＴ２１ａとＭＯＳ
ＦＥＴ２４ａとを所定の期間オンにすることにより、Ｍ
ＯＳＦＥＴ２１ａ→リアクトル３１→ＭＯＳＦＥＴ２４
ａの経路で、期間に示す如くリアクトル３１に充電電
流が流れる。次にＭＯＳＦＥＴ２１ａをオフ，ＭＯＳＦ
ＥＴ２４ａをオフ，ＭＯＳＦＥＴ２２ａをオン，ＭＯＳ
ＦＥＴ２３ａをオンにすることにより、ＭＯＳＦＥＴ２
２ａ→リアクトル３１→ＭＯＳＦＥＴ２３ａの経路で、
期間に示すようなリアクトル３１とＭＯＳＦＥＴ１の
入力容量とに基づく共振電流が流れる。この共振電流が
零になった時点、すなわちＭＯＳＦＥＴ１のゲート・ソ
ース間電圧が最大となった時点でＭＯＳＦＥＴ２３ａを
オフにする。このとき期間の時間を調整することによ
り、ＭＯＳＦＥＴ１のゲート・ソース間電圧は、直流電
源１１の電圧Ｖｄｃによらず任意の値にできる。
オンさせるときには、先ずＭＯＳＦＥＴ２１ａとＭＯＳ
ＦＥＴ２４ａとを所定の期間オンにすることにより、Ｍ
ＯＳＦＥＴ２１ａ→リアクトル３１→ＭＯＳＦＥＴ２４
ａの経路で、期間に示す如くリアクトル３１に充電電
流が流れる。次にＭＯＳＦＥＴ２１ａをオフ，ＭＯＳＦ
ＥＴ２４ａをオフ，ＭＯＳＦＥＴ２２ａをオン，ＭＯＳ
ＦＥＴ２３ａをオンにすることにより、ＭＯＳＦＥＴ２
２ａ→リアクトル３１→ＭＯＳＦＥＴ２３ａの経路で、
期間に示すようなリアクトル３１とＭＯＳＦＥＴ１の
入力容量とに基づく共振電流が流れる。この共振電流が
零になった時点、すなわちＭＯＳＦＥＴ１のゲート・ソ
ース間電圧が最大となった時点でＭＯＳＦＥＴ２３ａを
オフにする。このとき期間の時間を調整することによ
り、ＭＯＳＦＥＴ１のゲート・ソース間電圧は、直流電
源１１の電圧Ｖｄｃによらず任意の値にできる。
【００４１】この第７の実施例において、ＭＯＳＦＥＴ
１をターンオフさせるときには、図７に示した第３の実
施例の動作と同一であるので、その説明を省略する。図
１２はこの発明の第８の実施例を示す動作波形図であ
り、図２に示した駆動回路４１の第１半導体スイッチ２
１としてソース端子を直流電源１１の正側端子に接続し
たＰチャネルＭＯＳＦＥＴ２１ａを、第２半導体スイッ
チ２２としてソース端子を直流電源１２の負側端子に接
続したＮチャネルＭＯＳＦＥＴ２２ａを、第３半導体ス
イッチ２３としてソース端子をＭＯＳＦＥＴ１のゲート
端子に接続したＰチャネルＭＯＳＦＥＴ２３ａを、第４
半導体スイッチ２４としてソース端子を直流電源１２の
負側端子に接続したＮチャネルＭＯＳＦＥＴ２４ａを備
えた場合の動作波形図を示している。
１をターンオフさせるときには、図７に示した第３の実
施例の動作と同一であるので、その説明を省略する。図
１２はこの発明の第８の実施例を示す動作波形図であ
り、図２に示した駆動回路４１の第１半導体スイッチ２
１としてソース端子を直流電源１１の正側端子に接続し
たＰチャネルＭＯＳＦＥＴ２１ａを、第２半導体スイッ
チ２２としてソース端子を直流電源１２の負側端子に接
続したＮチャネルＭＯＳＦＥＴ２２ａを、第３半導体ス
イッチ２３としてソース端子をＭＯＳＦＥＴ１のゲート
端子に接続したＰチャネルＭＯＳＦＥＴ２３ａを、第４
半導体スイッチ２４としてソース端子を直流電源１２の
負側端子に接続したＮチャネルＭＯＳＦＥＴ２４ａを備
えた場合の動作波形図を示している。
【００４２】この第８の実施例に基づく期間〜の動
作は、図１１に示した第７の実施例の期間〜の動作
とほぼ同じであるが、直流電源１１の電圧をＶｄｃ1 ，
直流電源１２の電圧をＶｄｃ2 とすると、期間が終了
時点でＭＯＳＦＥＴ１のゲート・ソース間電圧はＶｄｃ
1 やＶｄｃ2 によらず任意の値にでき、また、期間の
終了時点でＭＯＳＦＥＴ１のゲート・ソース間電圧は
〔−Ｖｄｃ2 〕となる。
作は、図１１に示した第７の実施例の期間〜の動作
とほぼ同じであるが、直流電源１１の電圧をＶｄｃ1 ，
直流電源１２の電圧をＶｄｃ2 とすると、期間が終了
時点でＭＯＳＦＥＴ１のゲート・ソース間電圧はＶｄｃ
1 やＶｄｃ2 によらず任意の値にでき、また、期間の
終了時点でＭＯＳＦＥＴ１のゲート・ソース間電圧は
〔−Ｖｄｃ2 〕となる。
【００４３】図１３はこの発明の第９の実施例を示す動
作波形図であり、図１に示した駆動回路４０の第１半導
体スイッチ２１としてソース端子を直流電源１１の正側
端子に接続したＰチャネルＭＯＳＦＥＴ２１ａを、第３
半導体スイッチ２３としてソース端子をＭＯＳＦＥＴ１
のゲート端子に接続したＰチャネルＭＯＳＦＥＴ２３ａ
を、第４半導体スイッチ２４としてソース端子を直流電
源１１の負側端子に接続したＮチャネルＭＯＳＦＥＴ２
４ａを備え、第２半導体スイッチ２２を省略した場合の
動作波形図を示している。
作波形図であり、図１に示した駆動回路４０の第１半導
体スイッチ２１としてソース端子を直流電源１１の正側
端子に接続したＰチャネルＭＯＳＦＥＴ２１ａを、第３
半導体スイッチ２３としてソース端子をＭＯＳＦＥＴ１
のゲート端子に接続したＰチャネルＭＯＳＦＥＴ２３ａ
を、第４半導体スイッチ２４としてソース端子を直流電
源１１の負側端子に接続したＮチャネルＭＯＳＦＥＴ２
４ａを備え、第２半導体スイッチ２２を省略した場合の
動作波形図を示している。
【００４４】この第９の実施例において、ＭＯＳＦＥＴ
１をターンオンさせるときには、図７に示した第３の実
施例の動作と同一であるので、その説明を省略する。図
１３において、ＭＯＳＦＥＴ１をターンオフさせるとき
には、先ずＭＯＳＦＥＴ２１ａとＭＯＳＦＥＴ２３ａと
をオンにすることにより、ＭＯＳＦＥＴ２３ａ→リアク
トル３１→ＭＯＳＦＥＴ２１ａの経路で、期間に示す
ようなリアクトル３１とＭＯＳＦＥＴ１の入力容量とに
基づく共振電流が流れる。次にＭＯＳＦＥＴ１のゲート
・ソース間電圧が零となった時点よりＭＯＳＦＥＴ２４
ａをオンにし、期間に示すようにＭＯＳＦＥＴ２４ａ
→リアクトル３１→ＭＯＳＦＥＴ２１ａの経路で、リア
クトル３１に蓄積されたエネルギーが直流電源１１に回
生される。
１をターンオンさせるときには、図７に示した第３の実
施例の動作と同一であるので、その説明を省略する。図
１３において、ＭＯＳＦＥＴ１をターンオフさせるとき
には、先ずＭＯＳＦＥＴ２１ａとＭＯＳＦＥＴ２３ａと
をオンにすることにより、ＭＯＳＦＥＴ２３ａ→リアク
トル３１→ＭＯＳＦＥＴ２１ａの経路で、期間に示す
ようなリアクトル３１とＭＯＳＦＥＴ１の入力容量とに
基づく共振電流が流れる。次にＭＯＳＦＥＴ１のゲート
・ソース間電圧が零となった時点よりＭＯＳＦＥＴ２４
ａをオンにし、期間に示すようにＭＯＳＦＥＴ２４ａ
→リアクトル３１→ＭＯＳＦＥＴ２１ａの経路で、リア
クトル３１に蓄積されたエネルギーが直流電源１１に回
生される。
【００４５】図１４はこの発明の第１０の実施例を示す
動作波形図であり、図２に示した駆動回路４１の第１半
導体スイッチ２１としてソース端子を直流電源１１の正
側端子に接続したＰチャネルＭＯＳＦＥＴ２１ａを、第
３半導体スイッチ２３としてソース端子をＭＯＳＦＥＴ
１のゲート端子に接続したＰチャネルＭＯＳＦＥＴ２３
ａを、第４半導体スイッチ２４としてソース端子を直流
電源１２の負側端子に接続したＮチャネルＭＯＳＦＥＴ
２４ａを備え、第２半導体スイッチ２２を省略した場合
の動作波形図を示している。
動作波形図であり、図２に示した駆動回路４１の第１半
導体スイッチ２１としてソース端子を直流電源１１の正
側端子に接続したＰチャネルＭＯＳＦＥＴ２１ａを、第
３半導体スイッチ２３としてソース端子をＭＯＳＦＥＴ
１のゲート端子に接続したＰチャネルＭＯＳＦＥＴ２３
ａを、第４半導体スイッチ２４としてソース端子を直流
電源１２の負側端子に接続したＮチャネルＭＯＳＦＥＴ
２４ａを備え、第２半導体スイッチ２２を省略した場合
の動作波形図を示している。
【００４６】この第１０の実施例に基づく期間〜の
動作は、図１３に示した第９の実施例の期間〜の動
作とほぼ同じであるが、直流電源１１の電圧をＶｄ
ｃ1 ，直流電源１２の電圧をＶｄｃ2 とすると、期間
が終了時点でＭＯＳＦＥＴ１のゲート・ソース間電圧
は、〔２×Ｖｄｃ1 ＋Ｖｄｃ2 〕以上となり、また、期
間の終了時点でＭＯＳＦＥＴ１のゲート・ソース間電
圧は〔−Ｖｄｃ2 〕となる。
動作は、図１３に示した第９の実施例の期間〜の動
作とほぼ同じであるが、直流電源１１の電圧をＶｄ
ｃ1 ，直流電源１２の電圧をＶｄｃ2 とすると、期間
が終了時点でＭＯＳＦＥＴ１のゲート・ソース間電圧
は、〔２×Ｖｄｃ1 ＋Ｖｄｃ2 〕以上となり、また、期
間の終了時点でＭＯＳＦＥＴ１のゲート・ソース間電
圧は〔−Ｖｄｃ2 〕となる。
【００４７】図１５はこの発明の第１１の実施例を示す
動作波形図であり、図１に示した駆動回路４０の第１半
導体スイッチ２１としてソース端子を直流電源１１の正
側端子に接続したＰチャネルＭＯＳＦＥＴ２１ａを、第
２半導体スイッチ２２としてアノード端子を直流電源１
１の負側端子に接続したダイオード２２ｃを、第３半導
体スイッチ２３としてソース端子をＭＯＳＦＥＴ１のゲ
ート端子に接続したＰチャネルＭＯＳＦＥＴ２３ａを、
第４半導体スイッチ２４としてソース端子を直流電源１
１の負側端子に接続したＮチャネルＭＯＳＦＥＴ２４ａ
を備えた場合の動作波形図を示している。
動作波形図であり、図１に示した駆動回路４０の第１半
導体スイッチ２１としてソース端子を直流電源１１の正
側端子に接続したＰチャネルＭＯＳＦＥＴ２１ａを、第
２半導体スイッチ２２としてアノード端子を直流電源１
１の負側端子に接続したダイオード２２ｃを、第３半導
体スイッチ２３としてソース端子をＭＯＳＦＥＴ１のゲ
ート端子に接続したＰチャネルＭＯＳＦＥＴ２３ａを、
第４半導体スイッチ２４としてソース端子を直流電源１
１の負側端子に接続したＮチャネルＭＯＳＦＥＴ２４ａ
を備えた場合の動作波形図を示している。
【００４８】この第１１の実施例において、ＭＯＳＦＥ
Ｔ１をターンオンさせるときには、図１１に示した第７
の実施例の動作と同一であるので、その説明を省略す
る。また、ＭＯＳＦＥＴ１をターンオフさせるときに
は、図１３に示した第９の実施例の動作と同一であるの
で、その説明を省略する。図１６はこの発明の第１２の
実施例を示す動作波形図であり、図２に示した駆動回路
４１の第１半導体スイッチ２１としてソース端子を直流
電源１１の正側端子に接続したＰチャネルＭＯＳＦＥＴ
２１ａを、第２半導体スイッチ２２としてアノード端子
を直流電源１２の負側端子に接続したダイオード２２ｃ
を、第３半導体スイッチ２３としてソース端子をＭＯＳ
ＦＥＴ１のゲート端子に接続したＰチャネルＭＯＳＦＥ
Ｔ２３ａを、第４半導体スイッチ２４としてソース端子
を直流電源１２の負側端子に接続したＮチャネルＭＯＳ
ＦＥＴ２４ａを備えた場合の動作波形図を示している。
Ｔ１をターンオンさせるときには、図１１に示した第７
の実施例の動作と同一であるので、その説明を省略す
る。また、ＭＯＳＦＥＴ１をターンオフさせるときに
は、図１３に示した第９の実施例の動作と同一であるの
で、その説明を省略する。図１６はこの発明の第１２の
実施例を示す動作波形図であり、図２に示した駆動回路
４１の第１半導体スイッチ２１としてソース端子を直流
電源１１の正側端子に接続したＰチャネルＭＯＳＦＥＴ
２１ａを、第２半導体スイッチ２２としてアノード端子
を直流電源１２の負側端子に接続したダイオード２２ｃ
を、第３半導体スイッチ２３としてソース端子をＭＯＳ
ＦＥＴ１のゲート端子に接続したＰチャネルＭＯＳＦＥ
Ｔ２３ａを、第４半導体スイッチ２４としてソース端子
を直流電源１２の負側端子に接続したＮチャネルＭＯＳ
ＦＥＴ２４ａを備えた場合の動作波形図を示している。
【００４９】この第１２の実施例において、ＭＯＳＦＥ
Ｔ１をターンオンさせるときには、図１２に示した第８
の実施例の動作と同一であり、またＭＯＳＦＥＴ１をタ
ーンオフさせるときには、図１４に示した第１０の実施
例の動作と同一であるので、その説明を省略する。な
お、上述したこの発明の実施例においては、例えば、第
１半導体スイッチ２１と第３半導体スイッチとはＰチャ
ネルＭＯＳＦＥＴ（寄生ダイオードを含む）を使用した
例について述べたが、ＮチャネルＭＯＳＦＥＴ（寄生ダ
イオードを含む）やバイポーラトランジスタとダイオー
ドの逆並列回路も使用してもよい。
Ｔ１をターンオンさせるときには、図１２に示した第８
の実施例の動作と同一であり、またＭＯＳＦＥＴ１をタ
ーンオフさせるときには、図１４に示した第１０の実施
例の動作と同一であるので、その説明を省略する。な
お、上述したこの発明の実施例においては、例えば、第
１半導体スイッチ２１と第３半導体スイッチとはＰチャ
ネルＭＯＳＦＥＴ（寄生ダイオードを含む）を使用した
例について述べたが、ＮチャネルＭＯＳＦＥＴ（寄生ダ
イオードを含む）やバイポーラトランジスタとダイオー
ドの逆並列回路も使用してもよい。
【００５０】また、上述した第３，第４，第７〜第１２
の実施例において、ＭＯＳＦＥＴ１がターンオフを完了
し、再度ターンオンする迄の期間は、ＭＯＳＦＥＴ２１
ａをオフにし、ＭＯＳＦＥＴ２３ａとＭＯＳＦＥＴ２４
ａとをオンにすることにより、ＭＯＳＦＥＴ１のゲート
・ソース間電圧を０または−Ｖｄｃ2 に固定できるの
で、この間のＭＯＳＦＥＴ１の誤オンが防止できる。
の実施例において、ＭＯＳＦＥＴ１がターンオフを完了
し、再度ターンオンする迄の期間は、ＭＯＳＦＥＴ２１
ａをオフにし、ＭＯＳＦＥＴ２３ａとＭＯＳＦＥＴ２４
ａとをオンにすることにより、ＭＯＳＦＥＴ１のゲート
・ソース間電圧を０または−Ｖｄｃ2 に固定できるの
で、この間のＭＯＳＦＥＴ１の誤オンが防止できる。
【００５１】さらに、上述の実施例の動作を図３に示し
たゲート駆動回路４２又は図４に示したゲート駆動回路
４３に適用した場合には、ＭＯＦＥＴ１がターンオンす
るときにはリアクトル３２とダイオード３３の経路を利
用し、ＭＯＦＥＴ１がターンオフするときにはリアクト
ル３４とダイオード３５の経路を利用することにより、
ＭＯＦＥＴ１のゲート・ソース間電圧の立ち上がり時間
と立ち下がり時間とを個別且つ任意に設定することがで
きる。
たゲート駆動回路４２又は図４に示したゲート駆動回路
４３に適用した場合には、ＭＯＦＥＴ１がターンオンす
るときにはリアクトル３２とダイオード３３の経路を利
用し、ＭＯＦＥＴ１がターンオフするときにはリアクト
ル３４とダイオード３５の経路を利用することにより、
ＭＯＦＥＴ１のゲート・ソース間電圧の立ち上がり時間
と立ち下がり時間とを個別且つ任意に設定することがで
きる。
【００５２】
【発明の効果】この発明によれば、前記電圧制御形半導
体素子のターンオン時にリアクトルと該素子の入力容量
とによる共振を利用して該入力容量を充電するため、タ
ーンオン時のゲート駆動回路での損失を少なくでき、ま
た、該素子のターンオフ時に該素子の入力容量がターン
オン時に蓄積したエネルギーを直流電源に回生するの
で、該素子のターンオフ時のゲート駆動回路での損失が
少なくなる。その結果、ゲート駆動回路が小型化し、こ
のゲート駆動回路とＭＯＳＦＥＴ，ＩＧＢＴなどの電圧
制御形半導体素子を含む電力変換装置全体の変換効率が
改善されるため、例えば携帯用機器などで１個の小型蓄
電池より数種類の直流電圧を必要とする電力変換装置に
適している。
体素子のターンオン時にリアクトルと該素子の入力容量
とによる共振を利用して該入力容量を充電するため、タ
ーンオン時のゲート駆動回路での損失を少なくでき、ま
た、該素子のターンオフ時に該素子の入力容量がターン
オン時に蓄積したエネルギーを直流電源に回生するの
で、該素子のターンオフ時のゲート駆動回路での損失が
少なくなる。その結果、ゲート駆動回路が小型化し、こ
のゲート駆動回路とＭＯＳＦＥＴ，ＩＧＢＴなどの電圧
制御形半導体素子を含む電力変換装置全体の変換効率が
改善されるため、例えば携帯用機器などで１個の小型蓄
電池より数種類の直流電圧を必要とする電力変換装置に
適している。
【００５３】さらに、ＭＯＳＦＥＴ，ＩＧＢＴなどの入
力容量の充電電圧は任意に設定できるので、例えば、前
記蓄電池のように電圧が変動する直流電源を用いたとき
にも該充電電圧をほぼ一定値にでき、電力変換装置の制
御回路用の低電圧の直流電源を用いて該充電電圧を該直
流電源より高い値にでき、電力変換装置の主回路用の高
電圧の直流電源を用いて該充電電圧を該直流電源より低
い値にできる。
力容量の充電電圧は任意に設定できるので、例えば、前
記蓄電池のように電圧が変動する直流電源を用いたとき
にも該充電電圧をほぼ一定値にでき、電力変換装置の制
御回路用の低電圧の直流電源を用いて該充電電圧を該直
流電源より高い値にでき、電力変換装置の主回路用の高
電圧の直流電源を用いて該充電電圧を該直流電源より低
い値にできる。
【図１】この発明の第１の実施の形態を示すゲート駆動
回路の構成図
回路の構成図
【図２】この発明の第２の実施の形態を示すゲート駆動
回路の構成図
回路の構成図
【図３】この発明の第３の実施の形態を示すゲート駆動
回路の構成図
回路の構成図
【図４】この発明の第４の実施の形態を示すゲート駆動
回路の構成図
回路の構成図
【図５】この発明の第１の実施例を示すゲート駆動回路
の動作波形図
の動作波形図
【図６】この発明の第２の実施例を示すゲート駆動回路
の動作波形図
の動作波形図
【図７】この発明の第３の実施例を示すゲート駆動回路
の動作波形図
の動作波形図
【図８】この発明の第４の実施例を示すゲート駆動回路
の動作波形図
の動作波形図
【図９】この発明の第５の実施例を示すゲート駆動回路
の動作波形図
の動作波形図
【図１０】この発明の第６の実施例を示すゲート駆動回
路の動作波形図
路の動作波形図
【図１１】この発明の第７の実施例を示すゲート駆動回
路の動作波形図
路の動作波形図
【図１２】この発明の第８の実施例を示すゲート駆動回
路の動作波形図
路の動作波形図
【図１３】この発明の第９の実施例を示すゲート駆動回
路の動作波形図
路の動作波形図
【図１４】この発明の第１０の実施例を示すゲート駆動
回路の動作波形図
回路の動作波形図
【図１５】この発明の第１１の実施例を示すゲート駆動
回路の動作波形図
回路の動作波形図
【図１６】この発明の第１２の実施例を示すゲート駆動
回路の動作波形図
回路の動作波形図
【図１７】従来例を示すゲート駆動回路の構成図
【図１８】図１７に示したゲート駆動回路の動作波形図
１…ＭＯＳＦＥＴ、１１，１２…直流電源、２１…第１
半導体スイッチ、２１ａ…ＭＯＳＦＥＴ、２２…第２半
導体スイッチ、２２ａ…ＭＯＳＦＥＴ、２２ｂ…トラン
ジスタ、２２ｃ…ダイオード、２３…第１半導体スイッ
チ、２３ａ…ＭＯＳＦＥＴ、２４…第４半導体スイッ
チ、２４ａ…ＭＯＳＦＥＴ、２４ｃ…ダイオード、３
１，３２，３４…リアクトル、３３，３５…ダイオー
ド、４０〜４３，５０…ゲート駆動回路、５１…直流電
源、５２，５３…トランジスタ。
半導体スイッチ、２１ａ…ＭＯＳＦＥＴ、２２…第２半
導体スイッチ、２２ａ…ＭＯＳＦＥＴ、２２ｂ…トラン
ジスタ、２２ｃ…ダイオード、２３…第１半導体スイッ
チ、２３ａ…ＭＯＳＦＥＴ、２４…第４半導体スイッ
チ、２４ａ…ＭＯＳＦＥＴ、２４ｃ…ダイオード、３
１，３２，３４…リアクトル、３３，３５…ダイオー
ド、４０〜４３，５０…ゲート駆動回路、５１…直流電
源、５２，５３…トランジスタ。
Claims (10)
- 【請求項１】直流電源の正側端子と第１半導体スイッチ
の一端とを接続し、直流電源の負側端子と第２半導体ス
イッチの一端とを接続し、 第１半導体スイッチの他端と第２半導体スイッチの他端
とリアクトルの一端とを接続し、 電圧制御形半導体素子のゲート端子と第３半導体スイッ
チの一端とを接続し、 電圧制御形半導体素子のソースまたはエミッタ端子と第
４半導体スイッチの一端と直流電源の負側端子とを接続
し、 第３半導体スイッチの他端と第４半導体スイッチの他端
とリアクトルの他端とを接続したことを特徴とするゲー
ト駆動回路。 - 【請求項２】第１直流電源と第２直流電源とを直列接続
し、 前記第１直流電源の正側端子と第１半導体スイッチの一
端とを接続し、 前記第２直流電源の負側端子と第２半導体スイッチの一
端とを接続し、 第１半導体スイッチの他端と第２半導体スイッチの他端
とリアクトルの一端とを接続し、 電圧制御形半導体素子のゲート端子と第３半導体スイッ
チの一端とを接続し、 電圧制御形半導体素子のソースまたはエミッタ端子と前
記第１，第２直流電源の中間接続点とを接続し、 第３半導体スイッチの他端とリアクトルの他端と第４半
導体スイッチの一端とを接続し、 第４半導体スイッチの他端と前記第２直流電源の負側端
子とを接続したことを特徴とするゲート駆動回路。 - 【請求項３】請求項１又は請求項２に記載のゲート駆動
回路において、 前記リアクトルに代えて、第１リアクトルと第１ダイオ
ードの直列回路と、第２リアクトルと第２ダイオードの
直列回路とを逆並列接続してなる回路としたことを特徴
とするゲート駆動回路。 - 【請求項４】請求項１乃至請求項３のいずれかに記載の
ゲート駆動回路において、 前記第１，第３半導体スイッチそれぞれは自己消弧形半
導体素子とダイオードの逆並列回路からなり、 前記第２半導体スイッチは自己消弧形半導体素子からな
り、 前記第４半導体スイッチはダイオードからなり、 前記電圧制御形半導体素子をターンオンさせるときに
は、先ず第１半導体スイッチと第３半導体スイッチとを
オンにし、前記リアクトルと該電圧制御形半導体素子の
入力容量とに基づき該リアクトルに流れる共振電流が零
になった時点で第３半導体スイッチをオフにし、 前記電圧制御形半導体素子をターンオフさせるときに
は、先ず第２半導体スイッチと第３半導体スイッチとを
オンにし、前記リアクトルと該電圧制御形半導体素子の
入力容量とに基づき該リアクトルに流れる共振電流が最
大となった時点より所定の期間が経過した後、第２半導
体スイッチをオフ，第１半導体スイッチをオンにするこ
とを特徴とするゲート駆動回路。 - 【請求項５】請求項１乃至請求項３のいずれかに記載の
ゲート駆動回路において、 前記第１，第３，第４半導体スイッチそれぞれは自己消
弧形半導体素子とダイオードの逆並列回路からなり、 前記第２半導体スイッチは自己消弧形半導体素子からな
り、 前記電圧制御形半導体素子をターンオンさせるときに
は、先ず第１半導体スイッチと第４半導体スイッチとを
所定の期間オンにした後、第４半導体スイッチをオフ，
第３半導体スイッチをオンにし、前記リアクトルと該電
圧制御形半導体素子の入力容量とに基づき該リアクトル
に流れる共振電流が零になった時点で第３半導体スイッ
チをオフにし、 前記電圧制御形半導体素子をターンオフさせるときに
は、先ず第２半導体スイッチと第３半導体スイッチとを
オンにし、前記リアクトルと該電圧制御形半導体素子の
入力容量とに基づき該リアクトルに流れる共振電流が最
大となった時点で第４半導体スイッチをオンにし、所定
の期間が経過した後、第２半導体スイッチをオフ，第１
半導体スイッチをオンにすることを特徴とするゲート駆
動回路。 - 【請求項６】請求項１乃至請求項３のいずれかに記載の
ゲート駆動回路において、 前記第１乃至第３半導体スイッチそれぞれは、自己消弧
形半導体素子とダイオードの逆並列回路からなり、 前記第４半導体スイッチはダイオードからなり、 前記電圧制御形半導体素子をターンオンさせるときに
は、先ず第１半導体スイッチと第３半導体スイッチとを
前記リアクトルと該電圧制御形半導体素子の入力容量と
に基づく共振動作の１／４周期以内の期間オンにした
後、第１半導体スイッチをオフ，第２半導体スイッチを
オンにし、前記リアクトルと該電圧制御形半導体素子の
入力容量とに基づき該リアクトルに流れる共振電流が零
になった時点で第３半導体スイッチをオフにし、 前記電圧制御形半導体素子をターンオフさせるときに
は、先ず第２半導体スイッチと第３半導体スイッチとを
オンし、前記リアクトルと該電圧制御形半導体素子の入
力容量とに基づき該リアクトルに流れる共振電流が最大
となった時点より所定の期間が経過した後、第２半導体
スイッチをオフ，第１半導体スイッチをオンにすること
を特徴とするゲート駆動回路。 - 【請求項７】請求項１乃至請求項３のいずれかに記載の
ゲート駆動回路において、 前記第１乃至第４半導体スイッチそれぞれは自己消弧形
半導体素子とダイオードの逆並列回路からなり、 前記電圧制御形半導体素子をターンオンさせるときに
は、先ず第１半導体スイッチと第４半導体スイッチとを
所定の期間オンにした後、第１半導体スイッチと第４半
導体スイッチとをオフ，第２半導体スイッチと第３半導
体スイッチをオンにし、前記リアクトルと該電圧制御形
半導体素子の入力容量とに基づき該リアクトルに流れる
共振電流が零になった時点で第３半導体スイッチをオフ
にし、 前記電圧制御形半導体素子をターンオフさせるときに
は、先ず第２半導体スイッチと第３半導体スイッチをオ
ンにし、前記リアクトルと該電圧制御形半導体素子の入
力容量とに基づき該リアクトルに流れる共振電流が最大
となった時点で第４半導体スイッチをオンにし、所定の
期間が経過した後、第２半導体スイッチをオフ，第１半
導体スイッチをオンにすること特徴とするゲート駆動回
路。 - 【請求項８】請求項１乃至請求項３のいずれかに記載の
ゲート駆動回路において、 前記第１，第３，第４半導体スイッチそれぞれは自己消
弧形半導体素子とダイオードの逆並列回路からなり、 前記第２半導体スイッチは省略し、 前記電圧制御形半導体素子をターンオフさせるときに
は、先ず第１半導体スイッチと第４半導体スイッチとを
所定の期間オンした後、第４半導体スイッチをオフ，第
３半導体スイッチをオンにし、前記リアクトルと該電圧
制御形半導体素子の入力容量とに基づき該リアクトルに
流れる共振電流が零になった時点で第３半導体スイッチ
をオフにし、 前記電圧制御形半導体素子をターンオフさせるときに
は、先ず第１半導体スイッチと第３半導体スイッチとを
オンにし、該電圧制御形半導体素子のゲート端子とソー
スまたはエミッタ端子間の電圧が所定の値となった時点
で第４半導体スイッチをオンにし、所定の期間が経過し
た後、第１半導体スイッチをオンにすること特徴とする
ゲート駆動回路。 - 【請求項９】請求項１乃至請求項３のいずれかに記載の
ゲート駆動回路において、 前記第１，第３，第４半導体スイッチそれぞれは自己消
弧形半導体素子とダイオードの逆並列回路からなり、 前記第２半導体スイッチはダイオードからなり、 前記電圧制御形半導体素子をターンオフさせるときに
は、先ず第１半導体スイッチと第４半導体スイッチとを
所定の期間オンした後、第４半導体スイッチをオフ，第
３半導体スイッチをオンにし、前記リアクトルと該電圧
制御形半導体素子の入力容量とに基づき該リアクトルに
流れる共振電流が零になった時点で第３半導体スイッチ
をオフにし、 前記電圧制御形半導体素子をターンオフさせるときに
は、先ず第１半導体スイッチと第３半導体スイッチとを
オンにし、該電圧制御形半導体素子のゲート端子とソー
スまたはエミッタ端子間の電圧が所定の値となった時点
で第４半導体スイッチをオンにし、所定の期間が経過し
た後、第１半導体スイッチをオンにすること特徴とする
ゲート駆動回路。 - 【請求項１０】請求項５又は請求項７乃至請求項９のい
ずれかに記載のゲート駆動回路において、 前記電圧制御形半導体素子がターンオフを完了し、再度
ターンオンする迄の期間は、第１半導体スイッチをオフ
にし、第３，第４半導体スイッチをオンにすることを特
徴とするゲート駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14400097A JPH10337000A (ja) | 1997-06-02 | 1997-06-02 | ゲート駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14400097A JPH10337000A (ja) | 1997-06-02 | 1997-06-02 | ゲート駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10337000A true JPH10337000A (ja) | 1998-12-18 |
Family
ID=15351992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14400097A Pending JPH10337000A (ja) | 1997-06-02 | 1997-06-02 | ゲート駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10337000A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006230166A (ja) * | 2005-02-21 | 2006-08-31 | Denso Corp | ゲート駆動回路 |
| KR100977912B1 (ko) | 2001-10-01 | 2010-08-24 | 에스티 에릭슨 에스에이 | 게이트 드라이버 장치, 에너지 복원 방법 및 에너지 복원회로 |
| JP2014075694A (ja) * | 2012-10-04 | 2014-04-24 | Renesas Electronics Corp | ゲートドライバ、及びスイッチング方法 |
| WO2016132630A1 (ja) * | 2015-02-16 | 2016-08-25 | アイシン・エィ・ダブリュ株式会社 | スイッチング素子駆動回路 |
| CN106877635A (zh) * | 2017-03-07 | 2017-06-20 | 浙江大学 | 隔离型高频低损驱动电路 |
| WO2018203422A1 (ja) * | 2017-05-01 | 2018-11-08 | 三菱電機株式会社 | 半導体素子の駆動装置および電力変換装置 |
-
1997
- 1997-06-02 JP JP14400097A patent/JPH10337000A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100977912B1 (ko) | 2001-10-01 | 2010-08-24 | 에스티 에릭슨 에스에이 | 게이트 드라이버 장치, 에너지 복원 방법 및 에너지 복원회로 |
| JP2006230166A (ja) * | 2005-02-21 | 2006-08-31 | Denso Corp | ゲート駆動回路 |
| JP4496988B2 (ja) * | 2005-02-21 | 2010-07-07 | 株式会社デンソー | ゲート駆動回路 |
| JP2014075694A (ja) * | 2012-10-04 | 2014-04-24 | Renesas Electronics Corp | ゲートドライバ、及びスイッチング方法 |
| WO2016132630A1 (ja) * | 2015-02-16 | 2016-08-25 | アイシン・エィ・ダブリュ株式会社 | スイッチング素子駆動回路 |
| JPWO2016132630A1 (ja) * | 2015-02-16 | 2017-08-31 | アイシン・エィ・ダブリュ株式会社 | スイッチング素子駆動回路 |
| US10298220B2 (en) | 2015-02-16 | 2019-05-21 | Aisin Aw Co., Ltd. | Switching element drive circuit |
| CN106877635A (zh) * | 2017-03-07 | 2017-06-20 | 浙江大学 | 隔离型高频低损驱动电路 |
| CN106877635B (zh) * | 2017-03-07 | 2019-05-24 | 浙江大学 | 隔离型高频低损驱动电路 |
| WO2018203422A1 (ja) * | 2017-05-01 | 2018-11-08 | 三菱電機株式会社 | 半導体素子の駆動装置および電力変換装置 |
| JPWO2018203422A1 (ja) * | 2017-05-01 | 2019-11-07 | 三菱電機株式会社 | 半導体素子の駆動装置および電力変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6853569B2 (en) | DC to DC converter | |
| US7459945B2 (en) | Gate driving circuit and gate driving method of power MOSFET | |
| US8344764B2 (en) | Circuit arrangement including voltage supply circuit | |
| Seidel et al. | A fully integrated three-level 11.6 nC gate driver supporting GaN gate injection transistors | |
| JPH0856139A (ja) | クロック生成装置 | |
| JP2004215458A (ja) | 半導体スイッチング素子の駆動回路 | |
| JP2006314154A (ja) | 電力変換器 | |
| KR20080074875A (ko) | 반도체 스위치의 갈바닉 절연식 제어를 위한 회로 장치 및방법 | |
| US7848125B2 (en) | Keep-alive for power stage with multiple switch nodes | |
| JPH10337000A (ja) | ゲート駆動回路 | |
| JP5572838B2 (ja) | 双方向電力変換回路 | |
| CN111600463A (zh) | 单向导通电路及应用其的开关电源 | |
| US6819573B2 (en) | DC to DC switching power converter with partial-swing switching and method | |
| US6657872B2 (en) | Voltage converter | |
| JP3327011B2 (ja) | 電力変換装置 | |
| TWI465020B (zh) | Can produce three times the input voltage of the gate driver and drive method | |
| JPS6135616A (ja) | 電界効果トランジスタ駆動回路 | |
| JPH05207730A (ja) | 零電圧スイッチング方式駆動回路 | |
| JPH10136638A (ja) | ゲート駆動回路 | |
| JP2998767B2 (ja) | 共振形駆動回路 | |
| CN113746305B (zh) | 栅极驱动电路和多相智能功率模块 | |
| JP4215408B2 (ja) | スイッチング電源装置 | |
| JPH11122952A (ja) | 電力変換器の駆動回路の電源 | |
| JP2004222394A (ja) | 昇圧回路 | |
| JPH1056771A (ja) | ゲート駆動回路 |