JPH10337000A - ゲート駆動回路 - Google Patents
ゲート駆動回路Info
- Publication number
- JPH10337000A JPH10337000A JP14400097A JP14400097A JPH10337000A JP H10337000 A JPH10337000 A JP H10337000A JP 14400097 A JP14400097 A JP 14400097A JP 14400097 A JP14400097 A JP 14400097A JP H10337000 A JPH10337000 A JP H10337000A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switch
- turned
- semiconductor
- voltage
- reactor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】電圧制御形半導体素子のゲート駆動回路の変換
効率を改善する。 【解決手段】直流電源11と、半導体スイッチ21〜2
4と、リアクトル31とからなるゲート駆動回路40に
おいて、半導体スイッチ21〜24のオン・オフによる
リアクトル31とMOSFET1の入力容量とに基づく
共振動作を利用して、MOSFET1のターンオン時に
該入力容量に低損失で充電し、またターンオフ時に該入
力容量に蓄積したエネルギーを直流電源11に回生す
る。
効率を改善する。 【解決手段】直流電源11と、半導体スイッチ21〜2
4と、リアクトル31とからなるゲート駆動回路40に
おいて、半導体スイッチ21〜24のオン・オフによる
リアクトル31とMOSFET1の入力容量とに基づく
共振動作を利用して、MOSFET1のターンオン時に
該入力容量に低損失で充電し、またターンオフ時に該入
力容量に蓄積したエネルギーを直流電源11に回生す
る。
Description
【0001】
【発明の属する技術分野】この発明は、MOSFET,
IGBTなどのMOSゲート構造を有する電圧制御形半
導体素子をターンオン又はターンオフさせるゲート駆動
回路に関する。
IGBTなどのMOSゲート構造を有する電圧制御形半
導体素子をターンオン又はターンオフさせるゲート駆動
回路に関する。
【0002】
【従来の技術】図17はこの種のゲート駆動回路の従来
例を示し、1は電圧制御形半導体素子としてのMOSF
ET、50はゲート駆動回路である。図17において、
ゲート駆動回路50は直流電源51とトランジスタ52
とトランジスタ53とから構成されている。
例を示し、1は電圧制御形半導体素子としてのMOSF
ET、50はゲート駆動回路である。図17において、
ゲート駆動回路50は直流電源51とトランジスタ52
とトランジスタ53とから構成されている。
【0003】このゲート駆動回路50の動作を、図18
に示す動作波形図を参照しつつ、以下に説明する。先
ず、トランジスタ52をオン,トランジスタ53をオフ
にすると、トランジスタ52を介して期間に示すよう
な電流が流れ、MOSFET1のゲート・ソース間の入
力容量が直流電源51の直流電圧まで充電され、この充
電によりMOSFET1がターンオンする。
に示す動作波形図を参照しつつ、以下に説明する。先
ず、トランジスタ52をオン,トランジスタ53をオフ
にすると、トランジスタ52を介して期間に示すよう
な電流が流れ、MOSFET1のゲート・ソース間の入
力容量が直流電源51の直流電圧まで充電され、この充
電によりMOSFET1がターンオンする。
【0004】また、トランジスタ52をオフ,トランジ
スタ53をオンにすると、トランジスタ53を介して期
間に示すような電流が流れ、MOSFET1の入力容
量に蓄積された電荷が放電し、この放電によりMOSF
ET1がターンオフする。
スタ53をオンにすると、トランジスタ53を介して期
間に示すような電流が流れ、MOSFET1の入力容
量に蓄積された電荷が放電し、この放電によりMOSF
ET1がターンオフする。
【0005】
【発明が解決しようとする課題】上記従来のゲート駆動
回路50において、直流電源51の電圧をVdcとし、
図18に示す期間において、直流電源51が出力する
電荷の総和をQとすると、MOSFET1がターンオン
するときに直流電源51が出力するエネルギーEin
は、式(1)で表される。
回路50において、直流電源51の電圧をVdcとし、
図18に示す期間において、直流電源51が出力する
電荷の総和をQとすると、MOSFET1がターンオン
するときに直流電源51が出力するエネルギーEin
は、式(1)で表される。
【0006】
【数1】Ein=Q×Vdc …(1) 次に、図18に示す期間において、MOSFET1の
入力容量に蓄積されるエネルギーEchは、式(2)で
表される。
入力容量に蓄積されるエネルギーEchは、式(2)で
表される。
【0007】
【数2】Ech=(1/2)×Q×Vdc …(2) 従って、MOSFET1がターンオンするときにゲート
駆動回路50が消費するエネルギーEonは、式(3)
で表される。
駆動回路50が消費するエネルギーEonは、式(3)
で表される。
【0008】
【数3】 Eon=Ein−Ech=(1/2)×Q×Vdc …(3) 一方、MOSFET1がターンオフするときにゲート駆
動回路50が消費するエネルギーEoffはEchに等
しいので、MOSFET1が周波数fで繰り返してター
ンオン・ターンオフする場合、ゲート駆動回路50の全
消費電力Pは、式(4)で表される。
動回路50が消費するエネルギーEoffはEchに等
しいので、MOSFET1が周波数fで繰り返してター
ンオン・ターンオフする場合、ゲート駆動回路50の全
消費電力Pは、式(4)で表される。
【0009】
【数4】 P=(Eon+Ech)×f=Q×Vdc×f …(4) すなわち、式(4)において、Qまたはfが大きくなる
と、ゲート駆動回路50の消費電力が大きくなる。この
ため、入力容量の大きな電圧制御形半導体素子を採用
し、且つ前記繰り返し周波数(f)を高くした場合に
は、このゲート駆動回路50とMOSFET1とを含む
電力変換装置全体の変換効率が低下し、また、トランジ
スタ52,トランジスタ53には冷却フィンなどの冷却
機構が必要となり、その結果、ゲート駆動回路50が大
型化するといった難点があった。
と、ゲート駆動回路50の消費電力が大きくなる。この
ため、入力容量の大きな電圧制御形半導体素子を採用
し、且つ前記繰り返し周波数(f)を高くした場合に
は、このゲート駆動回路50とMOSFET1とを含む
電力変換装置全体の変換効率が低下し、また、トランジ
スタ52,トランジスタ53には冷却フィンなどの冷却
機構が必要となり、その結果、ゲート駆動回路50が大
型化するといった難点があった。
【0010】この発明の目的は、ゲート駆動回路を大型
化させず、前記装置の変換効率を向上させることにあ
る。
化させず、前記装置の変換効率を向上させることにあ
る。
【0011】
【課題を解決するための手段】この第1の発明は、直流
電源の正側端子と第1半導体スイッチの一端とを接続
し、直流電源の負側端子と第2半導体スイッチの一端と
を接続し、第1半導体スイッチの他端と第2半導体スイ
ッチの他端とリアクトルの一端とを接続し、電圧制御形
半導体素子のゲート端子と第3半導体スイッチの一端と
を接続し、電圧制御形半導体素子のソースまたはエミッ
タ端子と第4半導体スイッチの一端と直流電源の負側端
子とを接続し、第3半導体スイッチの他端と第4半導体
スイッチの他端とリアクトルの他端とを接続してなるゲ
ート駆動回路とする。
電源の正側端子と第1半導体スイッチの一端とを接続
し、直流電源の負側端子と第2半導体スイッチの一端と
を接続し、第1半導体スイッチの他端と第2半導体スイ
ッチの他端とリアクトルの一端とを接続し、電圧制御形
半導体素子のゲート端子と第3半導体スイッチの一端と
を接続し、電圧制御形半導体素子のソースまたはエミッ
タ端子と第4半導体スイッチの一端と直流電源の負側端
子とを接続し、第3半導体スイッチの他端と第4半導体
スイッチの他端とリアクトルの他端とを接続してなるゲ
ート駆動回路とする。
【0012】この第2の発明は、第1直流電源と第2直
流電源とを直列接続し、前記第1直流電源の正側端子と
第1半導体スイッチの一端とを接続し、前記第2直流電
源の負側端子と第2半導体スイッチの一端とを接続し、
第1半導体スイッチの他端と第2半導体スイッチの他端
とリアクトルの一端とを接続し、電圧制御形半導体素子
のゲート端子と第3半導体スイッチの一端とを接続し、
電圧制御形半導体素子のソースまたはエミッタ端子と前
記第1,第2直流電源の中間接続点とを接続し、第3半
導体スイッチの他端とリアクトルの他端と第4半導体ス
イッチの一端とを接続し、第4半導体スイッチの他端と
前記第2直流電源の負側端子とを接続してなるゲート駆
動回路とする。
流電源とを直列接続し、前記第1直流電源の正側端子と
第1半導体スイッチの一端とを接続し、前記第2直流電
源の負側端子と第2半導体スイッチの一端とを接続し、
第1半導体スイッチの他端と第2半導体スイッチの他端
とリアクトルの一端とを接続し、電圧制御形半導体素子
のゲート端子と第3半導体スイッチの一端とを接続し、
電圧制御形半導体素子のソースまたはエミッタ端子と前
記第1,第2直流電源の中間接続点とを接続し、第3半
導体スイッチの他端とリアクトルの他端と第4半導体ス
イッチの一端とを接続し、第4半導体スイッチの他端と
前記第2直流電源の負側端子とを接続してなるゲート駆
動回路とする。
【0013】第3の発明は前記第1又は第2の発明にお
いて、前記リアクトルに代えて、第1リアクトルと第1
ダイオードの直列回路と、第2リアクトルと第2ダイオ
ードの直列回路とを逆並列接続してなる回路としたゲー
ト駆動回路にする。第4の発明は前記第1〜第3のいず
れかの発明において、前記第1,第3半導体スイッチそ
れぞれは自己消弧形半導体素子とダイオードの逆並列回
路からなり、前記第2半導体スイッチは自己消弧形半導
体素子からなり、前記第4半導体スイッチはダイオード
からなり、前記電圧制御形半導体素子をターンオンさせ
るときには、先ず第1半導体スイッチと第3半導体スイ
ッチとをオンにし、前記リアクトルと該電圧制御形半導
体素子の入力容量とに基づき該リアクトルに流れる共振
電流が零になった時点で第3半導体スイッチをオフに
し、前記電圧制御形半導体素子をターンオフさせるとき
には、先ず第2半導体スイッチと第3半導体スイッチと
をオンにし、前記リアクトルと該電圧制御形半導体素子
の入力容量とに基づき該リアクトルに流れる共振電流が
最大となった時点より所定の期間が経過した後、第2半
導体スイッチをオフ,第1半導体スイッチをオンにす
る。
いて、前記リアクトルに代えて、第1リアクトルと第1
ダイオードの直列回路と、第2リアクトルと第2ダイオ
ードの直列回路とを逆並列接続してなる回路としたゲー
ト駆動回路にする。第4の発明は前記第1〜第3のいず
れかの発明において、前記第1,第3半導体スイッチそ
れぞれは自己消弧形半導体素子とダイオードの逆並列回
路からなり、前記第2半導体スイッチは自己消弧形半導
体素子からなり、前記第4半導体スイッチはダイオード
からなり、前記電圧制御形半導体素子をターンオンさせ
るときには、先ず第1半導体スイッチと第3半導体スイ
ッチとをオンにし、前記リアクトルと該電圧制御形半導
体素子の入力容量とに基づき該リアクトルに流れる共振
電流が零になった時点で第3半導体スイッチをオフに
し、前記電圧制御形半導体素子をターンオフさせるとき
には、先ず第2半導体スイッチと第3半導体スイッチと
をオンにし、前記リアクトルと該電圧制御形半導体素子
の入力容量とに基づき該リアクトルに流れる共振電流が
最大となった時点より所定の期間が経過した後、第2半
導体スイッチをオフ,第1半導体スイッチをオンにす
る。
【0014】第5の発明は前記第1〜第3のいずれかの
発明において、前記第1,第3,第4半導体スイッチそ
れぞれは自己消弧形半導体素子とダイオードの逆並列回
路からなり、前記第2半導体スイッチは自己消弧形半導
体素子からなり、前記電圧制御形半導体素子をターンオ
ンさせるときには、先ず第1半導体スイッチと第4半導
体スイッチとを所定の期間オンにした後、第4半導体ス
イッチをオフ,第3半導体スイッチをオンにし、前記リ
アクトルと該電圧制御形半導体素子の入力容量とに基づ
き該リアクトルに流れる共振電流が零になった時点で第
3半導体スイッチをオフにし、前記電圧制御形半導体素
子をターンオフさせるときには、先ず第2半導体スイッ
チと第3半導体スイッチとをオンにし、前記リアクトル
と該電圧制御形半導体素子の入力容量とに基づき該リア
クトルに流れる共振電流が最大となった時点で第4半導
体スイッチをオンにし、所定の期間が経過した後、第2
半導体スイッチをオフ,第1半導体スイッチをオンにす
る。
発明において、前記第1,第3,第4半導体スイッチそ
れぞれは自己消弧形半導体素子とダイオードの逆並列回
路からなり、前記第2半導体スイッチは自己消弧形半導
体素子からなり、前記電圧制御形半導体素子をターンオ
ンさせるときには、先ず第1半導体スイッチと第4半導
体スイッチとを所定の期間オンにした後、第4半導体ス
イッチをオフ,第3半導体スイッチをオンにし、前記リ
アクトルと該電圧制御形半導体素子の入力容量とに基づ
き該リアクトルに流れる共振電流が零になった時点で第
3半導体スイッチをオフにし、前記電圧制御形半導体素
子をターンオフさせるときには、先ず第2半導体スイッ
チと第3半導体スイッチとをオンにし、前記リアクトル
と該電圧制御形半導体素子の入力容量とに基づき該リア
クトルに流れる共振電流が最大となった時点で第4半導
体スイッチをオンにし、所定の期間が経過した後、第2
半導体スイッチをオフ,第1半導体スイッチをオンにす
る。
【0015】第6の発明は前記第1〜第3のいずれかの
発明において、前記第1乃至第3半導体スイッチそれぞ
れは、自己消弧形半導体素子とダイオードの逆並列回路
からなり、前記第4半導体スイッチはダイオードからな
り、前記電圧制御形半導体素子をターンオンさせるとき
には、先ず第1半導体スイッチと第3半導体スイッチと
を前記リアクトルと該電圧制御形半導体素子の入力容量
とに基づく共振動作の1/4周期以内の期間オンにした
後、第1半導体スイッチをオフ,第2半導体スイッチを
オンにし、前記リアクトルと該電圧制御形半導体素子の
入力容量とに基づき該リアクトルに流れる共振電流が零
になった時点で第3半導体スイッチをオフにし、前記電
圧制御形半導体素子をターンオフさせるときには、先ず
第2半導体スイッチと第3半導体スイッチとをオンし、
前記リアクトルと該電圧制御形半導体素子の入力容量と
に基づき該リアクトルに流れる共振電流が最大となった
時点より所定の期間が経過した後、第2半導体スイッチ
をオフ,第1半導体スイッチをオンにする。
発明において、前記第1乃至第3半導体スイッチそれぞ
れは、自己消弧形半導体素子とダイオードの逆並列回路
からなり、前記第4半導体スイッチはダイオードからな
り、前記電圧制御形半導体素子をターンオンさせるとき
には、先ず第1半導体スイッチと第3半導体スイッチと
を前記リアクトルと該電圧制御形半導体素子の入力容量
とに基づく共振動作の1/4周期以内の期間オンにした
後、第1半導体スイッチをオフ,第2半導体スイッチを
オンにし、前記リアクトルと該電圧制御形半導体素子の
入力容量とに基づき該リアクトルに流れる共振電流が零
になった時点で第3半導体スイッチをオフにし、前記電
圧制御形半導体素子をターンオフさせるときには、先ず
第2半導体スイッチと第3半導体スイッチとをオンし、
前記リアクトルと該電圧制御形半導体素子の入力容量と
に基づき該リアクトルに流れる共振電流が最大となった
時点より所定の期間が経過した後、第2半導体スイッチ
をオフ,第1半導体スイッチをオンにする。
【0016】第7の発明は前記第1〜第3のいずれかの
発明において、前記第1乃至第4半導体スイッチそれぞ
れは自己消弧形半導体素子とダイオードの逆並列回路か
らなり、前記電圧制御形半導体素子をターンオンさせる
ときには、先ず第1半導体スイッチと第4半導体スイッ
チとを所定の期間オンにした後、第1半導体スイッチと
第4半導体スイッチとをオフ,第2半導体スイッチと第
3半導体スイッチをオンにし、前記リアクトルと該電圧
制御形半導体素子の入力容量とに基づき該リアクトルに
流れる共振電流が零になった時点で第3半導体スイッチ
をオフにし、前記電圧制御形半導体素子をターンオフさ
せるときには、先ず第2半導体スイッチと第3半導体ス
イッチをオンにし、前記リアクトルと該電圧制御形半導
体素子の入力容量とに基づき該リアクトルに流れる共振
電流が最大となった時点で第4半導体スイッチをオンに
し、所定の期間が経過した後、第2半導体スイッチをオ
フ,第1半導体スイッチをオンにする。
発明において、前記第1乃至第4半導体スイッチそれぞ
れは自己消弧形半導体素子とダイオードの逆並列回路か
らなり、前記電圧制御形半導体素子をターンオンさせる
ときには、先ず第1半導体スイッチと第4半導体スイッ
チとを所定の期間オンにした後、第1半導体スイッチと
第4半導体スイッチとをオフ,第2半導体スイッチと第
3半導体スイッチをオンにし、前記リアクトルと該電圧
制御形半導体素子の入力容量とに基づき該リアクトルに
流れる共振電流が零になった時点で第3半導体スイッチ
をオフにし、前記電圧制御形半導体素子をターンオフさ
せるときには、先ず第2半導体スイッチと第3半導体ス
イッチをオンにし、前記リアクトルと該電圧制御形半導
体素子の入力容量とに基づき該リアクトルに流れる共振
電流が最大となった時点で第4半導体スイッチをオンに
し、所定の期間が経過した後、第2半導体スイッチをオ
フ,第1半導体スイッチをオンにする。
【0017】第8の発明は前記第1〜第3のいずれかの
発明において、前記第1,第3,第4半導体スイッチそ
れぞれは自己消弧形半導体素子とダイオードの逆並列回
路からなり、前記第2半導体スイッチは省略し、前記電
圧制御形半導体素子をターンオフさせるときには、先ず
第1半導体スイッチと第4半導体スイッチとを所定の期
間オンした後、第4半導体スイッチをオフ,第3半導体
スイッチをオンにし、前記リアクトルと該電圧制御形半
導体素子の入力容量とに基づき該リアクトルに流れる共
振電流が零になった時点で第3半導体スイッチをオフに
し、前記電圧制御形半導体素子をターンオフさせるとき
には、先ず第1半導体スイッチと第3半導体スイッチと
をオンにし、該電圧制御形半導体素子のゲート端子とソ
ースまたはエミッタ端子間の電圧が所定の値となった時
点で第4半導体スイッチをオンにし、所定の期間が経過
した後、第1半導体スイッチをオンにする。
発明において、前記第1,第3,第4半導体スイッチそ
れぞれは自己消弧形半導体素子とダイオードの逆並列回
路からなり、前記第2半導体スイッチは省略し、前記電
圧制御形半導体素子をターンオフさせるときには、先ず
第1半導体スイッチと第4半導体スイッチとを所定の期
間オンした後、第4半導体スイッチをオフ,第3半導体
スイッチをオンにし、前記リアクトルと該電圧制御形半
導体素子の入力容量とに基づき該リアクトルに流れる共
振電流が零になった時点で第3半導体スイッチをオフに
し、前記電圧制御形半導体素子をターンオフさせるとき
には、先ず第1半導体スイッチと第3半導体スイッチと
をオンにし、該電圧制御形半導体素子のゲート端子とソ
ースまたはエミッタ端子間の電圧が所定の値となった時
点で第4半導体スイッチをオンにし、所定の期間が経過
した後、第1半導体スイッチをオンにする。
【0018】第9の発明は前記第1〜第3のいずれかの
発明において、前記第1,第3,第4半導体スイッチそ
れぞれは自己消弧形半導体素子とダイオードの逆並列回
路からなり、前記第2半導体スイッチはダイオードから
なり、前記電圧制御形半導体素子をターンオフさせると
きには、先ず第1半導体スイッチと第4半導体スイッチ
とを所定の期間オンした後、第4半導体スイッチをオ
フ,第3半導体スイッチをオンにし、前記リアクトルと
該電圧制御形半導体素子の入力容量とに基づき該リアク
トルに流れる共振電流が零になった時点で第3半導体ス
イッチをオフにし、前記電圧制御形半導体素子をターン
オフさせるときには、先ず第1半導体スイッチと第3半
導体スイッチとをオンにし、該電圧制御形半導体素子の
ゲート端子とソースまたはエミッタ端子間の電圧が所定
の値となった時点で第4半導体スイッチをオンにし、所
定の期間が経過した後、第1半導体スイッチをオンにす
る。
発明において、前記第1,第3,第4半導体スイッチそ
れぞれは自己消弧形半導体素子とダイオードの逆並列回
路からなり、前記第2半導体スイッチはダイオードから
なり、前記電圧制御形半導体素子をターンオフさせると
きには、先ず第1半導体スイッチと第4半導体スイッチ
とを所定の期間オンした後、第4半導体スイッチをオ
フ,第3半導体スイッチをオンにし、前記リアクトルと
該電圧制御形半導体素子の入力容量とに基づき該リアク
トルに流れる共振電流が零になった時点で第3半導体ス
イッチをオフにし、前記電圧制御形半導体素子をターン
オフさせるときには、先ず第1半導体スイッチと第3半
導体スイッチとをオンにし、該電圧制御形半導体素子の
ゲート端子とソースまたはエミッタ端子間の電圧が所定
の値となった時点で第4半導体スイッチをオンにし、所
定の期間が経過した後、第1半導体スイッチをオンにす
る。
【0019】第10の発明は前記第5又は第7〜第9の
いずれかの発明において、前記電圧制御形半導体素子が
ターンオフを完了し、再度ターンオンする迄の期間は、
第1半導体スイッチをオフにし、第3,第4半導体スイ
ッチをオンにする。この発明によれば、後述の如く、ゲ
ート駆動回路に備えたリアクトルと前記電圧制御形半導
体素子の入力容量とに基づく共振動作を利用して、該入
力容量に蓄積したエネルギーを直流電源に回生すること
により、該ゲート駆動回路と電圧制御形半導体素子とを
含む電力変換装置全体の変換効率を向上させている。
いずれかの発明において、前記電圧制御形半導体素子が
ターンオフを完了し、再度ターンオンする迄の期間は、
第1半導体スイッチをオフにし、第3,第4半導体スイ
ッチをオンにする。この発明によれば、後述の如く、ゲ
ート駆動回路に備えたリアクトルと前記電圧制御形半導
体素子の入力容量とに基づく共振動作を利用して、該入
力容量に蓄積したエネルギーを直流電源に回生すること
により、該ゲート駆動回路と電圧制御形半導体素子とを
含む電力変換装置全体の変換効率を向上させている。
【0020】
【発明の実施の形態】図1は、この発明の第1の実施の
形態を示すゲート駆動回路の構成図である。図1におい
て、1は電圧制御形半導体素子としてのMOSFET
1、40はゲート駆動回路を示し、このゲート駆動回路
40は直流電源11と、第1半導体スイッチ21と、第
2半導体スイッチ22と、第3半導体スイッチ23と、
第4半導体スイッチ24と、リアクトル31とから構成
されている。
形態を示すゲート駆動回路の構成図である。図1におい
て、1は電圧制御形半導体素子としてのMOSFET
1、40はゲート駆動回路を示し、このゲート駆動回路
40は直流電源11と、第1半導体スイッチ21と、第
2半導体スイッチ22と、第3半導体スイッチ23と、
第4半導体スイッチ24と、リアクトル31とから構成
されている。
【0021】図2は、この発明の第2の実施の形態を示
すゲート駆動回路の構成図であり、図1に示した構成図
と同一機能を有するものには同一符号を付している。す
なわち図2に示すゲート駆動回路41は第1直流電源と
しての直流電源11と第2直流電源としての直流電源1
2とを直列接続した直流電源と、第1〜第4半導体スイ
ッチ21〜24と、リアクトル31とから構成されてい
る。
すゲート駆動回路の構成図であり、図1に示した構成図
と同一機能を有するものには同一符号を付している。す
なわち図2に示すゲート駆動回路41は第1直流電源と
しての直流電源11と第2直流電源としての直流電源1
2とを直列接続した直流電源と、第1〜第4半導体スイ
ッチ21〜24と、リアクトル31とから構成されてい
る。
【0022】図3は、この発明の第3の実施の形態を示
すゲート駆動回路の構成図であり、図1に示した構成図
と同一機能を有するものには同一符号を付している。す
なわち図3に示すゲート駆動回路42は図1に示したゲ
ート駆動回路40のリアクトル31に代えて、第1リア
クトルとしてのリアクトル32と第1ダイオードとして
のダイオード33とからなる直列回路と、第2リアクト
ルとしてのリアクトル34と第2ダイオードとしてのダ
イオード35とからなる直列回路とを、図示の如く逆並
列接続した回路にしている。
すゲート駆動回路の構成図であり、図1に示した構成図
と同一機能を有するものには同一符号を付している。す
なわち図3に示すゲート駆動回路42は図1に示したゲ
ート駆動回路40のリアクトル31に代えて、第1リア
クトルとしてのリアクトル32と第1ダイオードとして
のダイオード33とからなる直列回路と、第2リアクト
ルとしてのリアクトル34と第2ダイオードとしてのダ
イオード35とからなる直列回路とを、図示の如く逆並
列接続した回路にしている。
【0023】図4は、この発明の第4の実施の形態を示
すゲート駆動回路の構成図であり、図2,3に示した構
成図と同一機能を有するものには同一符号を付してい
る。すなわち図4に示すゲート駆動回路43は図2に示
したゲート駆動回路41のリアクトル31に代えて、リ
アクトル32とダイオード33とリアクトル34とダイ
オード35とからなる回路にしている。
すゲート駆動回路の構成図であり、図2,3に示した構
成図と同一機能を有するものには同一符号を付してい
る。すなわち図4に示すゲート駆動回路43は図2に示
したゲート駆動回路41のリアクトル31に代えて、リ
アクトル32とダイオード33とリアクトル34とダイ
オード35とからなる回路にしている。
【0024】以下に記載するこの発明の実施例の動作波
形図において、各半導体スイッチの電流は、縦軸原点に
対し上(+)方向は各半導体スイッチのいずれかを構成
する自己消弧形半導体素子に流れることを示し、また縦
軸原点に対し下(−)方向は前記自己消弧形半導体素子
に逆並列接続をしたダイオード(MOSFETの寄生ダ
イオードも含む)、または各半導体スイッチのいずれか
がダイオードのみからなるときの該ダイオードに流れる
ことを示している。
形図において、各半導体スイッチの電流は、縦軸原点に
対し上(+)方向は各半導体スイッチのいずれかを構成
する自己消弧形半導体素子に流れることを示し、また縦
軸原点に対し下(−)方向は前記自己消弧形半導体素子
に逆並列接続をしたダイオード(MOSFETの寄生ダ
イオードも含む)、または各半導体スイッチのいずれか
がダイオードのみからなるときの該ダイオードに流れる
ことを示している。
【0025】図5はこの発明の第1の実施例を示す動作
波形図であり、図1に示した駆動回路40の第1半導体
スイッチ21としてソース端子を直流電源11の正側端
子に接続したPチャネルMOSFET(寄生ダイオード
を含む、以下同じ))21aを、第2半導体スイッチ2
2としてエミッタ端子を直流電源11の負側端子に接続
したNPNトランジスタ22bを、第3半導体スイッチ
23としてソース端子をMOSFET1のゲート端子に
接続したPチャネルMOSFET(寄生ダイオードを含
む、以下同じ))23aを、第4半導体スイッチ24と
してアノード端子を直流電源11の負側端子に接続した
ダイオード24cを備えた場合の動作波形図を示してい
る。
波形図であり、図1に示した駆動回路40の第1半導体
スイッチ21としてソース端子を直流電源11の正側端
子に接続したPチャネルMOSFET(寄生ダイオード
を含む、以下同じ))21aを、第2半導体スイッチ2
2としてエミッタ端子を直流電源11の負側端子に接続
したNPNトランジスタ22bを、第3半導体スイッチ
23としてソース端子をMOSFET1のゲート端子に
接続したPチャネルMOSFET(寄生ダイオードを含
む、以下同じ))23aを、第4半導体スイッチ24と
してアノード端子を直流電源11の負側端子に接続した
ダイオード24cを備えた場合の動作波形図を示してい
る。
【0026】図5において、MOSFET1をターンオ
ンさせるときには、先ずMOSFET21aとMOSF
ET23aとをオンにすることにより、MOSFET2
1a→リアクトル31→MOSFET23aの経路で、
期間に示すようなリアクトル31とMOSFET1の
入力容量とに基づく共振電流が流れる。この共振電流が
零になった時点、すなわちMOSFET1のゲート・ソ
ース間電圧が最大となった時点でMOSFET23aを
オフにすることにより、MOSFET1のゲート・ソー
ス間電圧は直流電源11の電圧Vdcのほぼ2倍の値と
なる。
ンさせるときには、先ずMOSFET21aとMOSF
ET23aとをオンにすることにより、MOSFET2
1a→リアクトル31→MOSFET23aの経路で、
期間に示すようなリアクトル31とMOSFET1の
入力容量とに基づく共振電流が流れる。この共振電流が
零になった時点、すなわちMOSFET1のゲート・ソ
ース間電圧が最大となった時点でMOSFET23aを
オフにすることにより、MOSFET1のゲート・ソー
ス間電圧は直流電源11の電圧Vdcのほぼ2倍の値と
なる。
【0027】また、MOSFET1をターンオフさせる
ときには、先ずトランジスタ22bとMOSFET23
aとをオンにすることにより、MOSFET23a→リ
アクトル31→トランジスタ22bの経路で、期間に
示すようなリアクトル31とMOSFET1の入力容量
とに基づく共振電流が流れる。この共振電流が最大にな
った時点、すなわちMOSFET1のゲート・ソース間
電圧が零となった時点よりダイオード24cがオンし、
期間に示すようにダイオード24c→リアクトル31
→トランジスタ22bの経路で前記電流が還流する。こ
の期間が所定の時間経過した後、トランジスタ22b
をオフ,MOSFET21aをオンにすることにより、
期間に示すようにリアクトル31に蓄積されたエネル
ギーがダイオード24c→リアクトル31→MOSFE
T21aの経路で、直流電源11に回生される。
ときには、先ずトランジスタ22bとMOSFET23
aとをオンにすることにより、MOSFET23a→リ
アクトル31→トランジスタ22bの経路で、期間に
示すようなリアクトル31とMOSFET1の入力容量
とに基づく共振電流が流れる。この共振電流が最大にな
った時点、すなわちMOSFET1のゲート・ソース間
電圧が零となった時点よりダイオード24cがオンし、
期間に示すようにダイオード24c→リアクトル31
→トランジスタ22bの経路で前記電流が還流する。こ
の期間が所定の時間経過した後、トランジスタ22b
をオフ,MOSFET21aをオンにすることにより、
期間に示すようにリアクトル31に蓄積されたエネル
ギーがダイオード24c→リアクトル31→MOSFE
T21aの経路で、直流電源11に回生される。
【0028】図6はこの発明の第2の実施例を示す動作
波形図であり、図2に示した駆動回路41の第1半導体
スイッチ21としてソース端子を直流電源11の正側端
子に接続したPチャネルMOSFET21aを、第2半
導体スイッチ22としてエミッタ端子を直流電源12の
負側端子に接続したNPNトランジスタ22bを、第3
半導体スイッチ23としてソース端子をMOSFET1
のゲート端子に接続したPチャネルMOSFET23a
を、第4半導体スイッチ24としてアノード端子を直流
電源12の負側端子に接続したダイオード24cを備え
た場合の動作波形図を示している。
波形図であり、図2に示した駆動回路41の第1半導体
スイッチ21としてソース端子を直流電源11の正側端
子に接続したPチャネルMOSFET21aを、第2半
導体スイッチ22としてエミッタ端子を直流電源12の
負側端子に接続したNPNトランジスタ22bを、第3
半導体スイッチ23としてソース端子をMOSFET1
のゲート端子に接続したPチャネルMOSFET23a
を、第4半導体スイッチ24としてアノード端子を直流
電源12の負側端子に接続したダイオード24cを備え
た場合の動作波形図を示している。
【0029】この第2の実施例に基づく期間〜の動
作は、図5に示した第1の実施例の期間〜の動作と
ほぼ同じであるが、直流電源11の電圧をVdc1 ,直
流電源12の電圧をVdc2 とすると、期間が終了時
点でMOSFET1のゲート・ソース間電圧はほぼ〔2
×Vdc1 +Vdc2 〕となり、また、期間の終了時
点でMOSFET1のゲート・ソース間電圧は〔−Vd
c2 〕となる。
作は、図5に示した第1の実施例の期間〜の動作と
ほぼ同じであるが、直流電源11の電圧をVdc1 ,直
流電源12の電圧をVdc2 とすると、期間が終了時
点でMOSFET1のゲート・ソース間電圧はほぼ〔2
×Vdc1 +Vdc2 〕となり、また、期間の終了時
点でMOSFET1のゲート・ソース間電圧は〔−Vd
c2 〕となる。
【0030】図7はこの発明の第3の実施例を示す動作
波形図であり、図1に示した駆動回路40の第1半導体
スイッチ21としてソース端子を直流電源11の正側端
子に接続したPチャネルMOSFET21aを、第2半
導体スイッチ22としてエミッタ端子を直流電源11の
負側端子に接続したNPNトランジスタ22bを、第3
半導体スイッチ23としてソース端子をMOSFET1
のゲート端子に接続したPチャネルMOSFET23a
を、第4半導体スイッチ24としてソース端子を直流電
源11の負側端子に接続したNチャネルMOSFET
(寄生ダイオードを含む、以下同じ))24aを備えた
場合の動作波形図を示している。
波形図であり、図1に示した駆動回路40の第1半導体
スイッチ21としてソース端子を直流電源11の正側端
子に接続したPチャネルMOSFET21aを、第2半
導体スイッチ22としてエミッタ端子を直流電源11の
負側端子に接続したNPNトランジスタ22bを、第3
半導体スイッチ23としてソース端子をMOSFET1
のゲート端子に接続したPチャネルMOSFET23a
を、第4半導体スイッチ24としてソース端子を直流電
源11の負側端子に接続したNチャネルMOSFET
(寄生ダイオードを含む、以下同じ))24aを備えた
場合の動作波形図を示している。
【0031】図7において、MOSFET1をターンオ
ンさせるときには、先ずMOSFET21aとMOSF
ET24aとを所定の期間オンにすることにより、MO
SFET21a→リアクトル31→MOSFET24a
の経路で、期間に示す如くリアクトル31に充電電流
が流れる。次にMOSFET24aをオフ,MOSFE
T23aをオンにすることにより、MOSFET21a
→リアクトル31→MOSFET23aの経路で、期間
に示すようなリアクトル31とMOSFET1の入力
容量とに基づく共振電流が流れる。この共振電流が零に
なった時点、すなわちMOSFET1のゲート・ソース
間電圧が最大となった時点でMOSFET23aをオフ
にする。このとき期間の時間を調整することにより、
MOSFET1のゲート・ソース間電圧は、直流電源1
1の電圧Vdcの2倍以上の値で任意の値にできる。
ンさせるときには、先ずMOSFET21aとMOSF
ET24aとを所定の期間オンにすることにより、MO
SFET21a→リアクトル31→MOSFET24a
の経路で、期間に示す如くリアクトル31に充電電流
が流れる。次にMOSFET24aをオフ,MOSFE
T23aをオンにすることにより、MOSFET21a
→リアクトル31→MOSFET23aの経路で、期間
に示すようなリアクトル31とMOSFET1の入力
容量とに基づく共振電流が流れる。この共振電流が零に
なった時点、すなわちMOSFET1のゲート・ソース
間電圧が最大となった時点でMOSFET23aをオフ
にする。このとき期間の時間を調整することにより、
MOSFET1のゲート・ソース間電圧は、直流電源1
1の電圧Vdcの2倍以上の値で任意の値にできる。
【0032】また、MOSFET1をターンオフさせる
ときには、先ずトランジスタ22bとMOSFET23
aとをオンにすることにより、MOSFET23a→リ
アクトル31→トランジスタ22bの経路で、期間に
示すようなリアクトル31とMOSFET1の入力容量
とに基づく共振電流が流れる。この共振電流が最大にな
った時点、すなわちMOSFET1のゲート・ソース間
電圧が零となった時点よりMOSFET24aをオンに
し、期間に示すようにMOSFET24a→リアクト
ル31→トランジスタ22bの経路で前記電流が還流す
る。この期間が所定の時間経過した後、トランジスタ
22bをオフ,MOSFET21aをオンにすることに
より、期間に示すようにリアクトル31に蓄積された
エネルギーがMOSFET24a→リアクトル31→M
OSFET21aの経路で、直流電源11に回生され
る。
ときには、先ずトランジスタ22bとMOSFET23
aとをオンにすることにより、MOSFET23a→リ
アクトル31→トランジスタ22bの経路で、期間に
示すようなリアクトル31とMOSFET1の入力容量
とに基づく共振電流が流れる。この共振電流が最大にな
った時点、すなわちMOSFET1のゲート・ソース間
電圧が零となった時点よりMOSFET24aをオンに
し、期間に示すようにMOSFET24a→リアクト
ル31→トランジスタ22bの経路で前記電流が還流す
る。この期間が所定の時間経過した後、トランジスタ
22bをオフ,MOSFET21aをオンにすることに
より、期間に示すようにリアクトル31に蓄積された
エネルギーがMOSFET24a→リアクトル31→M
OSFET21aの経路で、直流電源11に回生され
る。
【0033】図8はこの発明の第4の実施例を示す動作
波形図であり、図2に示した駆動回路41の第1半導体
スイッチ21としてソース端子を直流電源11の正側端
子に接続したPチャネルMOSFET21aを、第2半
導体スイッチ22としてエミッタ端子を直流電源12の
負側端子に接続したNPNトランジスタ22bを、第3
半導体スイッチ23としてソース端子をMOSFET1
のゲート端子に接続したPチャネルMOSFET23a
を、第4半導体スイッチ24としてソース端子を直流電
源12の負側端子に接続したNチャネルMOSFET2
4aを備えた場合の動作波形図を示している。
波形図であり、図2に示した駆動回路41の第1半導体
スイッチ21としてソース端子を直流電源11の正側端
子に接続したPチャネルMOSFET21aを、第2半
導体スイッチ22としてエミッタ端子を直流電源12の
負側端子に接続したNPNトランジスタ22bを、第3
半導体スイッチ23としてソース端子をMOSFET1
のゲート端子に接続したPチャネルMOSFET23a
を、第4半導体スイッチ24としてソース端子を直流電
源12の負側端子に接続したNチャネルMOSFET2
4aを備えた場合の動作波形図を示している。
【0034】この第4の実施例に基づく期間〜の動
作は、図7に示した第3の実施例の期間〜の動作と
ほぼ同じであるが、直流電源11の電圧をVdc1 ,直
流電源12の電圧をVdc2 とすると、期間が終了時
点でMOSFET1のゲート・ソース間電圧は〔2×V
dc1 +Vdc2 〕以上となり、また、期間の終了時
点でMOSFET1のゲート・ソース間電圧は〔−Vd
c2 〕となる。
作は、図7に示した第3の実施例の期間〜の動作と
ほぼ同じであるが、直流電源11の電圧をVdc1 ,直
流電源12の電圧をVdc2 とすると、期間が終了時
点でMOSFET1のゲート・ソース間電圧は〔2×V
dc1 +Vdc2 〕以上となり、また、期間の終了時
点でMOSFET1のゲート・ソース間電圧は〔−Vd
c2 〕となる。
【0035】図9はこの発明の第5の実施例を示す動作
波形図であり、図1に示した駆動回路40の第1半導体
スイッチ21としてソース端子を直流電源11の正側端
子に接続したPチャネルMOSFET(寄生ダイオード
を含む)21aを、第2半導体スイッチ22としてソー
ス端子を直流電源11の負側端子に接続したNチャネル
MOSFET(寄生ダイオードを含む)22aを、第3
半導体スイッチ23としてソース端子をMOSFET1
のゲート端子に接続したPチャネルMOSFET(寄生
ダイオードを含む)23aを、第4半導体スイッチ24
としてアノード端子直流電源11の負側端子に接続した
ダイオード24cを備えた場合の動作波形図を示してい
る。
波形図であり、図1に示した駆動回路40の第1半導体
スイッチ21としてソース端子を直流電源11の正側端
子に接続したPチャネルMOSFET(寄生ダイオード
を含む)21aを、第2半導体スイッチ22としてソー
ス端子を直流電源11の負側端子に接続したNチャネル
MOSFET(寄生ダイオードを含む)22aを、第3
半導体スイッチ23としてソース端子をMOSFET1
のゲート端子に接続したPチャネルMOSFET(寄生
ダイオードを含む)23aを、第4半導体スイッチ24
としてアノード端子直流電源11の負側端子に接続した
ダイオード24cを備えた場合の動作波形図を示してい
る。
【0036】図9において、MOSFET1をターンオ
ンさせるときには、先ずMOSFET21aとMOSF
ET23aとをオンにすることにより、MOSFET2
1a→リアクトル31→MOSFET23aの経路で、
期間に示すようなリアクトル31とMOSFET1の
入力容量とに基づく共振電流が流れる。このとき期間
がリアクトル31とMOSFET1の入力容量とに基づ
く共振動作の1/4周期以内にMOSFET21aをオ
フ,MOSFET22aをオンにすることにより、MO
SFET22a→リアクトル31→MOSFET23a
の経路で、期間に示すようなリアクトル31とMOS
FET1の入力容量とに基づく共振電流が流れる。この
共振電流が零になった時点、すなわちMOSFET1の
ゲート・ソース間電圧が最大となった時点でMOSFE
T23aをオフにする。このとき期間の時間を調整す
ることでMOSFET1のゲート・ソース間電圧は、直
流電源11の電圧Vdcの2倍以下の任意の値にするこ
とができる。
ンさせるときには、先ずMOSFET21aとMOSF
ET23aとをオンにすることにより、MOSFET2
1a→リアクトル31→MOSFET23aの経路で、
期間に示すようなリアクトル31とMOSFET1の
入力容量とに基づく共振電流が流れる。このとき期間
がリアクトル31とMOSFET1の入力容量とに基づ
く共振動作の1/4周期以内にMOSFET21aをオ
フ,MOSFET22aをオンにすることにより、MO
SFET22a→リアクトル31→MOSFET23a
の経路で、期間に示すようなリアクトル31とMOS
FET1の入力容量とに基づく共振電流が流れる。この
共振電流が零になった時点、すなわちMOSFET1の
ゲート・ソース間電圧が最大となった時点でMOSFE
T23aをオフにする。このとき期間の時間を調整す
ることでMOSFET1のゲート・ソース間電圧は、直
流電源11の電圧Vdcの2倍以下の任意の値にするこ
とができる。
【0037】この第5の実施例において、MOSFET
1をターンオフさせるとき(図9の期間〜)は、図
5に示した第1の実施例の期間〜の動作と同一であ
るので、その説明を省略する。図10はこの発明の第6
の実施例を示す動作波形図であり、図2に示した駆動回
路41の第1半導体スイッチ21としてソース端子を直
流電源11の正側端子に接続したPチャネルMOSFE
T21aを、第2半導体スイッチ22としてソース端子
を直流電源12の負側端子に接続したNチャネルMOS
FET(寄生ダイオードを含む、以下同じ)22aを、
第3半導体スイッチ23としてソース端子をMOSFE
T1のゲート端子に接続したPチャネルMOSFET2
3aを、第4半導体スイッチ24としてアノード端子直
流電源12の負側端子に接続したダイオード24cを備
えた場合の動作波形図を示している。
1をターンオフさせるとき(図9の期間〜)は、図
5に示した第1の実施例の期間〜の動作と同一であ
るので、その説明を省略する。図10はこの発明の第6
の実施例を示す動作波形図であり、図2に示した駆動回
路41の第1半導体スイッチ21としてソース端子を直
流電源11の正側端子に接続したPチャネルMOSFE
T21aを、第2半導体スイッチ22としてソース端子
を直流電源12の負側端子に接続したNチャネルMOS
FET(寄生ダイオードを含む、以下同じ)22aを、
第3半導体スイッチ23としてソース端子をMOSFE
T1のゲート端子に接続したPチャネルMOSFET2
3aを、第4半導体スイッチ24としてアノード端子直
流電源12の負側端子に接続したダイオード24cを備
えた場合の動作波形図を示している。
【0038】この第6の実施例に基づく期間〜の動
作は、図9に示した第5の実施例の期間〜の動作と
ほぼ同じであるが、直流電源11の電圧をVdc1 ,直
流電源12の電圧をVdc2 とすると、期間が終了時
点でMOSFET1のゲート・ソース間電圧は〔2×V
dc1 +Vdc2 〕以下となり、また、期間の終了時
点でMOSFET1のゲート・ソース間電圧は〔−Vd
c2 〕となる。
作は、図9に示した第5の実施例の期間〜の動作と
ほぼ同じであるが、直流電源11の電圧をVdc1 ,直
流電源12の電圧をVdc2 とすると、期間が終了時
点でMOSFET1のゲート・ソース間電圧は〔2×V
dc1 +Vdc2 〕以下となり、また、期間の終了時
点でMOSFET1のゲート・ソース間電圧は〔−Vd
c2 〕となる。
【0039】図11はこの発明の第7の実施例を示す動
作波形図であり、図1に示した駆動回路40の第1半導
体スイッチ21としてソース端子を直流電源11の正側
端子に接続したPチャネルMOSFET21aを、第2
半導体スイッチ22としてソース端子を直流電源11の
負側端子に接続したNチャネルMOSFET22aを、
第3半導体スイッチ23としてソース端子をMOSFE
T1のゲート端子に接続したPチャネルMOSFET2
3aを、第4半導体スイッチ24としてソース端子を直
流電源11の負側端子に接続したNチャネルMOSFE
T24aを備えた場合の動作波形図を示している。
作波形図であり、図1に示した駆動回路40の第1半導
体スイッチ21としてソース端子を直流電源11の正側
端子に接続したPチャネルMOSFET21aを、第2
半導体スイッチ22としてソース端子を直流電源11の
負側端子に接続したNチャネルMOSFET22aを、
第3半導体スイッチ23としてソース端子をMOSFE
T1のゲート端子に接続したPチャネルMOSFET2
3aを、第4半導体スイッチ24としてソース端子を直
流電源11の負側端子に接続したNチャネルMOSFE
T24aを備えた場合の動作波形図を示している。
【0040】図11において、MOSFET1をターン
オンさせるときには、先ずMOSFET21aとMOS
FET24aとを所定の期間オンにすることにより、M
OSFET21a→リアクトル31→MOSFET24
aの経路で、期間に示す如くリアクトル31に充電電
流が流れる。次にMOSFET21aをオフ,MOSF
ET24aをオフ,MOSFET22aをオン,MOS
FET23aをオンにすることにより、MOSFET2
2a→リアクトル31→MOSFET23aの経路で、
期間に示すようなリアクトル31とMOSFET1の
入力容量とに基づく共振電流が流れる。この共振電流が
零になった時点、すなわちMOSFET1のゲート・ソ
ース間電圧が最大となった時点でMOSFET23aを
オフにする。このとき期間の時間を調整することによ
り、MOSFET1のゲート・ソース間電圧は、直流電
源11の電圧Vdcによらず任意の値にできる。
オンさせるときには、先ずMOSFET21aとMOS
FET24aとを所定の期間オンにすることにより、M
OSFET21a→リアクトル31→MOSFET24
aの経路で、期間に示す如くリアクトル31に充電電
流が流れる。次にMOSFET21aをオフ,MOSF
ET24aをオフ,MOSFET22aをオン,MOS
FET23aをオンにすることにより、MOSFET2
2a→リアクトル31→MOSFET23aの経路で、
期間に示すようなリアクトル31とMOSFET1の
入力容量とに基づく共振電流が流れる。この共振電流が
零になった時点、すなわちMOSFET1のゲート・ソ
ース間電圧が最大となった時点でMOSFET23aを
オフにする。このとき期間の時間を調整することによ
り、MOSFET1のゲート・ソース間電圧は、直流電
源11の電圧Vdcによらず任意の値にできる。
【0041】この第7の実施例において、MOSFET
1をターンオフさせるときには、図7に示した第3の実
施例の動作と同一であるので、その説明を省略する。図
12はこの発明の第8の実施例を示す動作波形図であ
り、図2に示した駆動回路41の第1半導体スイッチ2
1としてソース端子を直流電源11の正側端子に接続し
たPチャネルMOSFET21aを、第2半導体スイッ
チ22としてソース端子を直流電源12の負側端子に接
続したNチャネルMOSFET22aを、第3半導体ス
イッチ23としてソース端子をMOSFET1のゲート
端子に接続したPチャネルMOSFET23aを、第4
半導体スイッチ24としてソース端子を直流電源12の
負側端子に接続したNチャネルMOSFET24aを備
えた場合の動作波形図を示している。
1をターンオフさせるときには、図7に示した第3の実
施例の動作と同一であるので、その説明を省略する。図
12はこの発明の第8の実施例を示す動作波形図であ
り、図2に示した駆動回路41の第1半導体スイッチ2
1としてソース端子を直流電源11の正側端子に接続し
たPチャネルMOSFET21aを、第2半導体スイッ
チ22としてソース端子を直流電源12の負側端子に接
続したNチャネルMOSFET22aを、第3半導体ス
イッチ23としてソース端子をMOSFET1のゲート
端子に接続したPチャネルMOSFET23aを、第4
半導体スイッチ24としてソース端子を直流電源12の
負側端子に接続したNチャネルMOSFET24aを備
えた場合の動作波形図を示している。
【0042】この第8の実施例に基づく期間〜の動
作は、図11に示した第7の実施例の期間〜の動作
とほぼ同じであるが、直流電源11の電圧をVdc1 ,
直流電源12の電圧をVdc2 とすると、期間が終了
時点でMOSFET1のゲート・ソース間電圧はVdc
1 やVdc2 によらず任意の値にでき、また、期間の
終了時点でMOSFET1のゲート・ソース間電圧は
〔−Vdc2 〕となる。
作は、図11に示した第7の実施例の期間〜の動作
とほぼ同じであるが、直流電源11の電圧をVdc1 ,
直流電源12の電圧をVdc2 とすると、期間が終了
時点でMOSFET1のゲート・ソース間電圧はVdc
1 やVdc2 によらず任意の値にでき、また、期間の
終了時点でMOSFET1のゲート・ソース間電圧は
〔−Vdc2 〕となる。
【0043】図13はこの発明の第9の実施例を示す動
作波形図であり、図1に示した駆動回路40の第1半導
体スイッチ21としてソース端子を直流電源11の正側
端子に接続したPチャネルMOSFET21aを、第3
半導体スイッチ23としてソース端子をMOSFET1
のゲート端子に接続したPチャネルMOSFET23a
を、第4半導体スイッチ24としてソース端子を直流電
源11の負側端子に接続したNチャネルMOSFET2
4aを備え、第2半導体スイッチ22を省略した場合の
動作波形図を示している。
作波形図であり、図1に示した駆動回路40の第1半導
体スイッチ21としてソース端子を直流電源11の正側
端子に接続したPチャネルMOSFET21aを、第3
半導体スイッチ23としてソース端子をMOSFET1
のゲート端子に接続したPチャネルMOSFET23a
を、第4半導体スイッチ24としてソース端子を直流電
源11の負側端子に接続したNチャネルMOSFET2
4aを備え、第2半導体スイッチ22を省略した場合の
動作波形図を示している。
【0044】この第9の実施例において、MOSFET
1をターンオンさせるときには、図7に示した第3の実
施例の動作と同一であるので、その説明を省略する。図
13において、MOSFET1をターンオフさせるとき
には、先ずMOSFET21aとMOSFET23aと
をオンにすることにより、MOSFET23a→リアク
トル31→MOSFET21aの経路で、期間に示す
ようなリアクトル31とMOSFET1の入力容量とに
基づく共振電流が流れる。次にMOSFET1のゲート
・ソース間電圧が零となった時点よりMOSFET24
aをオンにし、期間に示すようにMOSFET24a
→リアクトル31→MOSFET21aの経路で、リア
クトル31に蓄積されたエネルギーが直流電源11に回
生される。
1をターンオンさせるときには、図7に示した第3の実
施例の動作と同一であるので、その説明を省略する。図
13において、MOSFET1をターンオフさせるとき
には、先ずMOSFET21aとMOSFET23aと
をオンにすることにより、MOSFET23a→リアク
トル31→MOSFET21aの経路で、期間に示す
ようなリアクトル31とMOSFET1の入力容量とに
基づく共振電流が流れる。次にMOSFET1のゲート
・ソース間電圧が零となった時点よりMOSFET24
aをオンにし、期間に示すようにMOSFET24a
→リアクトル31→MOSFET21aの経路で、リア
クトル31に蓄積されたエネルギーが直流電源11に回
生される。
【0045】図14はこの発明の第10の実施例を示す
動作波形図であり、図2に示した駆動回路41の第1半
導体スイッチ21としてソース端子を直流電源11の正
側端子に接続したPチャネルMOSFET21aを、第
3半導体スイッチ23としてソース端子をMOSFET
1のゲート端子に接続したPチャネルMOSFET23
aを、第4半導体スイッチ24としてソース端子を直流
電源12の負側端子に接続したNチャネルMOSFET
24aを備え、第2半導体スイッチ22を省略した場合
の動作波形図を示している。
動作波形図であり、図2に示した駆動回路41の第1半
導体スイッチ21としてソース端子を直流電源11の正
側端子に接続したPチャネルMOSFET21aを、第
3半導体スイッチ23としてソース端子をMOSFET
1のゲート端子に接続したPチャネルMOSFET23
aを、第4半導体スイッチ24としてソース端子を直流
電源12の負側端子に接続したNチャネルMOSFET
24aを備え、第2半導体スイッチ22を省略した場合
の動作波形図を示している。
【0046】この第10の実施例に基づく期間〜の
動作は、図13に示した第9の実施例の期間〜の動
作とほぼ同じであるが、直流電源11の電圧をVd
c1 ,直流電源12の電圧をVdc2 とすると、期間
が終了時点でMOSFET1のゲート・ソース間電圧
は、〔2×Vdc1 +Vdc2 〕以上となり、また、期
間の終了時点でMOSFET1のゲート・ソース間電
圧は〔−Vdc2 〕となる。
動作は、図13に示した第9の実施例の期間〜の動
作とほぼ同じであるが、直流電源11の電圧をVd
c1 ,直流電源12の電圧をVdc2 とすると、期間
が終了時点でMOSFET1のゲート・ソース間電圧
は、〔2×Vdc1 +Vdc2 〕以上となり、また、期
間の終了時点でMOSFET1のゲート・ソース間電
圧は〔−Vdc2 〕となる。
【0047】図15はこの発明の第11の実施例を示す
動作波形図であり、図1に示した駆動回路40の第1半
導体スイッチ21としてソース端子を直流電源11の正
側端子に接続したPチャネルMOSFET21aを、第
2半導体スイッチ22としてアノード端子を直流電源1
1の負側端子に接続したダイオード22cを、第3半導
体スイッチ23としてソース端子をMOSFET1のゲ
ート端子に接続したPチャネルMOSFET23aを、
第4半導体スイッチ24としてソース端子を直流電源1
1の負側端子に接続したNチャネルMOSFET24a
を備えた場合の動作波形図を示している。
動作波形図であり、図1に示した駆動回路40の第1半
導体スイッチ21としてソース端子を直流電源11の正
側端子に接続したPチャネルMOSFET21aを、第
2半導体スイッチ22としてアノード端子を直流電源1
1の負側端子に接続したダイオード22cを、第3半導
体スイッチ23としてソース端子をMOSFET1のゲ
ート端子に接続したPチャネルMOSFET23aを、
第4半導体スイッチ24としてソース端子を直流電源1
1の負側端子に接続したNチャネルMOSFET24a
を備えた場合の動作波形図を示している。
【0048】この第11の実施例において、MOSFE
T1をターンオンさせるときには、図11に示した第7
の実施例の動作と同一であるので、その説明を省略す
る。また、MOSFET1をターンオフさせるときに
は、図13に示した第9の実施例の動作と同一であるの
で、その説明を省略する。図16はこの発明の第12の
実施例を示す動作波形図であり、図2に示した駆動回路
41の第1半導体スイッチ21としてソース端子を直流
電源11の正側端子に接続したPチャネルMOSFET
21aを、第2半導体スイッチ22としてアノード端子
を直流電源12の負側端子に接続したダイオード22c
を、第3半導体スイッチ23としてソース端子をMOS
FET1のゲート端子に接続したPチャネルMOSFE
T23aを、第4半導体スイッチ24としてソース端子
を直流電源12の負側端子に接続したNチャネルMOS
FET24aを備えた場合の動作波形図を示している。
T1をターンオンさせるときには、図11に示した第7
の実施例の動作と同一であるので、その説明を省略す
る。また、MOSFET1をターンオフさせるときに
は、図13に示した第9の実施例の動作と同一であるの
で、その説明を省略する。図16はこの発明の第12の
実施例を示す動作波形図であり、図2に示した駆動回路
41の第1半導体スイッチ21としてソース端子を直流
電源11の正側端子に接続したPチャネルMOSFET
21aを、第2半導体スイッチ22としてアノード端子
を直流電源12の負側端子に接続したダイオード22c
を、第3半導体スイッチ23としてソース端子をMOS
FET1のゲート端子に接続したPチャネルMOSFE
T23aを、第4半導体スイッチ24としてソース端子
を直流電源12の負側端子に接続したNチャネルMOS
FET24aを備えた場合の動作波形図を示している。
【0049】この第12の実施例において、MOSFE
T1をターンオンさせるときには、図12に示した第8
の実施例の動作と同一であり、またMOSFET1をタ
ーンオフさせるときには、図14に示した第10の実施
例の動作と同一であるので、その説明を省略する。な
お、上述したこの発明の実施例においては、例えば、第
1半導体スイッチ21と第3半導体スイッチとはPチャ
ネルMOSFET(寄生ダイオードを含む)を使用した
例について述べたが、NチャネルMOSFET(寄生ダ
イオードを含む)やバイポーラトランジスタとダイオー
ドの逆並列回路も使用してもよい。
T1をターンオンさせるときには、図12に示した第8
の実施例の動作と同一であり、またMOSFET1をタ
ーンオフさせるときには、図14に示した第10の実施
例の動作と同一であるので、その説明を省略する。な
お、上述したこの発明の実施例においては、例えば、第
1半導体スイッチ21と第3半導体スイッチとはPチャ
ネルMOSFET(寄生ダイオードを含む)を使用した
例について述べたが、NチャネルMOSFET(寄生ダ
イオードを含む)やバイポーラトランジスタとダイオー
ドの逆並列回路も使用してもよい。
【0050】また、上述した第3,第4,第7〜第12
の実施例において、MOSFET1がターンオフを完了
し、再度ターンオンする迄の期間は、MOSFET21
aをオフにし、MOSFET23aとMOSFET24
aとをオンにすることにより、MOSFET1のゲート
・ソース間電圧を0または−Vdc2 に固定できるの
で、この間のMOSFET1の誤オンが防止できる。
の実施例において、MOSFET1がターンオフを完了
し、再度ターンオンする迄の期間は、MOSFET21
aをオフにし、MOSFET23aとMOSFET24
aとをオンにすることにより、MOSFET1のゲート
・ソース間電圧を0または−Vdc2 に固定できるの
で、この間のMOSFET1の誤オンが防止できる。
【0051】さらに、上述の実施例の動作を図3に示し
たゲート駆動回路42又は図4に示したゲート駆動回路
43に適用した場合には、MOFET1がターンオンす
るときにはリアクトル32とダイオード33の経路を利
用し、MOFET1がターンオフするときにはリアクト
ル34とダイオード35の経路を利用することにより、
MOFET1のゲート・ソース間電圧の立ち上がり時間
と立ち下がり時間とを個別且つ任意に設定することがで
きる。
たゲート駆動回路42又は図4に示したゲート駆動回路
43に適用した場合には、MOFET1がターンオンす
るときにはリアクトル32とダイオード33の経路を利
用し、MOFET1がターンオフするときにはリアクト
ル34とダイオード35の経路を利用することにより、
MOFET1のゲート・ソース間電圧の立ち上がり時間
と立ち下がり時間とを個別且つ任意に設定することがで
きる。
【0052】
【発明の効果】この発明によれば、前記電圧制御形半導
体素子のターンオン時にリアクトルと該素子の入力容量
とによる共振を利用して該入力容量を充電するため、タ
ーンオン時のゲート駆動回路での損失を少なくでき、ま
た、該素子のターンオフ時に該素子の入力容量がターン
オン時に蓄積したエネルギーを直流電源に回生するの
で、該素子のターンオフ時のゲート駆動回路での損失が
少なくなる。その結果、ゲート駆動回路が小型化し、こ
のゲート駆動回路とMOSFET,IGBTなどの電圧
制御形半導体素子を含む電力変換装置全体の変換効率が
改善されるため、例えば携帯用機器などで1個の小型蓄
電池より数種類の直流電圧を必要とする電力変換装置に
適している。
体素子のターンオン時にリアクトルと該素子の入力容量
とによる共振を利用して該入力容量を充電するため、タ
ーンオン時のゲート駆動回路での損失を少なくでき、ま
た、該素子のターンオフ時に該素子の入力容量がターン
オン時に蓄積したエネルギーを直流電源に回生するの
で、該素子のターンオフ時のゲート駆動回路での損失が
少なくなる。その結果、ゲート駆動回路が小型化し、こ
のゲート駆動回路とMOSFET,IGBTなどの電圧
制御形半導体素子を含む電力変換装置全体の変換効率が
改善されるため、例えば携帯用機器などで1個の小型蓄
電池より数種類の直流電圧を必要とする電力変換装置に
適している。
【0053】さらに、MOSFET,IGBTなどの入
力容量の充電電圧は任意に設定できるので、例えば、前
記蓄電池のように電圧が変動する直流電源を用いたとき
にも該充電電圧をほぼ一定値にでき、電力変換装置の制
御回路用の低電圧の直流電源を用いて該充電電圧を該直
流電源より高い値にでき、電力変換装置の主回路用の高
電圧の直流電源を用いて該充電電圧を該直流電源より低
い値にできる。
力容量の充電電圧は任意に設定できるので、例えば、前
記蓄電池のように電圧が変動する直流電源を用いたとき
にも該充電電圧をほぼ一定値にでき、電力変換装置の制
御回路用の低電圧の直流電源を用いて該充電電圧を該直
流電源より高い値にでき、電力変換装置の主回路用の高
電圧の直流電源を用いて該充電電圧を該直流電源より低
い値にできる。
【図1】この発明の第1の実施の形態を示すゲート駆動
回路の構成図
回路の構成図
【図2】この発明の第2の実施の形態を示すゲート駆動
回路の構成図
回路の構成図
【図3】この発明の第3の実施の形態を示すゲート駆動
回路の構成図
回路の構成図
【図4】この発明の第4の実施の形態を示すゲート駆動
回路の構成図
回路の構成図
【図5】この発明の第1の実施例を示すゲート駆動回路
の動作波形図
の動作波形図
【図6】この発明の第2の実施例を示すゲート駆動回路
の動作波形図
の動作波形図
【図7】この発明の第3の実施例を示すゲート駆動回路
の動作波形図
の動作波形図
【図8】この発明の第4の実施例を示すゲート駆動回路
の動作波形図
の動作波形図
【図9】この発明の第5の実施例を示すゲート駆動回路
の動作波形図
の動作波形図
【図10】この発明の第6の実施例を示すゲート駆動回
路の動作波形図
路の動作波形図
【図11】この発明の第7の実施例を示すゲート駆動回
路の動作波形図
路の動作波形図
【図12】この発明の第8の実施例を示すゲート駆動回
路の動作波形図
路の動作波形図
【図13】この発明の第9の実施例を示すゲート駆動回
路の動作波形図
路の動作波形図
【図14】この発明の第10の実施例を示すゲート駆動
回路の動作波形図
回路の動作波形図
【図15】この発明の第11の実施例を示すゲート駆動
回路の動作波形図
回路の動作波形図
【図16】この発明の第12の実施例を示すゲート駆動
回路の動作波形図
回路の動作波形図
【図17】従来例を示すゲート駆動回路の構成図
【図18】図17に示したゲート駆動回路の動作波形図
1…MOSFET、11,12…直流電源、21…第1
半導体スイッチ、21a…MOSFET、22…第2半
導体スイッチ、22a…MOSFET、22b…トラン
ジスタ、22c…ダイオード、23…第1半導体スイッ
チ、23a…MOSFET、24…第4半導体スイッ
チ、24a…MOSFET、24c…ダイオード、3
1,32,34…リアクトル、33,35…ダイオー
ド、40〜43,50…ゲート駆動回路、51…直流電
源、52,53…トランジスタ。
半導体スイッチ、21a…MOSFET、22…第2半
導体スイッチ、22a…MOSFET、22b…トラン
ジスタ、22c…ダイオード、23…第1半導体スイッ
チ、23a…MOSFET、24…第4半導体スイッ
チ、24a…MOSFET、24c…ダイオード、3
1,32,34…リアクトル、33,35…ダイオー
ド、40〜43,50…ゲート駆動回路、51…直流電
源、52,53…トランジスタ。
Claims (10)
- 【請求項1】直流電源の正側端子と第1半導体スイッチ
の一端とを接続し、直流電源の負側端子と第2半導体ス
イッチの一端とを接続し、 第1半導体スイッチの他端と第2半導体スイッチの他端
とリアクトルの一端とを接続し、 電圧制御形半導体素子のゲート端子と第3半導体スイッ
チの一端とを接続し、 電圧制御形半導体素子のソースまたはエミッタ端子と第
4半導体スイッチの一端と直流電源の負側端子とを接続
し、 第3半導体スイッチの他端と第4半導体スイッチの他端
とリアクトルの他端とを接続したことを特徴とするゲー
ト駆動回路。 - 【請求項2】第1直流電源と第2直流電源とを直列接続
し、 前記第1直流電源の正側端子と第1半導体スイッチの一
端とを接続し、 前記第2直流電源の負側端子と第2半導体スイッチの一
端とを接続し、 第1半導体スイッチの他端と第2半導体スイッチの他端
とリアクトルの一端とを接続し、 電圧制御形半導体素子のゲート端子と第3半導体スイッ
チの一端とを接続し、 電圧制御形半導体素子のソースまたはエミッタ端子と前
記第1,第2直流電源の中間接続点とを接続し、 第3半導体スイッチの他端とリアクトルの他端と第4半
導体スイッチの一端とを接続し、 第4半導体スイッチの他端と前記第2直流電源の負側端
子とを接続したことを特徴とするゲート駆動回路。 - 【請求項3】請求項1又は請求項2に記載のゲート駆動
回路において、 前記リアクトルに代えて、第1リアクトルと第1ダイオ
ードの直列回路と、第2リアクトルと第2ダイオードの
直列回路とを逆並列接続してなる回路としたことを特徴
とするゲート駆動回路。 - 【請求項4】請求項1乃至請求項3のいずれかに記載の
ゲート駆動回路において、 前記第1,第3半導体スイッチそれぞれは自己消弧形半
導体素子とダイオードの逆並列回路からなり、 前記第2半導体スイッチは自己消弧形半導体素子からな
り、 前記第4半導体スイッチはダイオードからなり、 前記電圧制御形半導体素子をターンオンさせるときに
は、先ず第1半導体スイッチと第3半導体スイッチとを
オンにし、前記リアクトルと該電圧制御形半導体素子の
入力容量とに基づき該リアクトルに流れる共振電流が零
になった時点で第3半導体スイッチをオフにし、 前記電圧制御形半導体素子をターンオフさせるときに
は、先ず第2半導体スイッチと第3半導体スイッチとを
オンにし、前記リアクトルと該電圧制御形半導体素子の
入力容量とに基づき該リアクトルに流れる共振電流が最
大となった時点より所定の期間が経過した後、第2半導
体スイッチをオフ,第1半導体スイッチをオンにするこ
とを特徴とするゲート駆動回路。 - 【請求項5】請求項1乃至請求項3のいずれかに記載の
ゲート駆動回路において、 前記第1,第3,第4半導体スイッチそれぞれは自己消
弧形半導体素子とダイオードの逆並列回路からなり、 前記第2半導体スイッチは自己消弧形半導体素子からな
り、 前記電圧制御形半導体素子をターンオンさせるときに
は、先ず第1半導体スイッチと第4半導体スイッチとを
所定の期間オンにした後、第4半導体スイッチをオフ,
第3半導体スイッチをオンにし、前記リアクトルと該電
圧制御形半導体素子の入力容量とに基づき該リアクトル
に流れる共振電流が零になった時点で第3半導体スイッ
チをオフにし、 前記電圧制御形半導体素子をターンオフさせるときに
は、先ず第2半導体スイッチと第3半導体スイッチとを
オンにし、前記リアクトルと該電圧制御形半導体素子の
入力容量とに基づき該リアクトルに流れる共振電流が最
大となった時点で第4半導体スイッチをオンにし、所定
の期間が経過した後、第2半導体スイッチをオフ,第1
半導体スイッチをオンにすることを特徴とするゲート駆
動回路。 - 【請求項6】請求項1乃至請求項3のいずれかに記載の
ゲート駆動回路において、 前記第1乃至第3半導体スイッチそれぞれは、自己消弧
形半導体素子とダイオードの逆並列回路からなり、 前記第4半導体スイッチはダイオードからなり、 前記電圧制御形半導体素子をターンオンさせるときに
は、先ず第1半導体スイッチと第3半導体スイッチとを
前記リアクトルと該電圧制御形半導体素子の入力容量と
に基づく共振動作の1/4周期以内の期間オンにした
後、第1半導体スイッチをオフ,第2半導体スイッチを
オンにし、前記リアクトルと該電圧制御形半導体素子の
入力容量とに基づき該リアクトルに流れる共振電流が零
になった時点で第3半導体スイッチをオフにし、 前記電圧制御形半導体素子をターンオフさせるときに
は、先ず第2半導体スイッチと第3半導体スイッチとを
オンし、前記リアクトルと該電圧制御形半導体素子の入
力容量とに基づき該リアクトルに流れる共振電流が最大
となった時点より所定の期間が経過した後、第2半導体
スイッチをオフ,第1半導体スイッチをオンにすること
を特徴とするゲート駆動回路。 - 【請求項7】請求項1乃至請求項3のいずれかに記載の
ゲート駆動回路において、 前記第1乃至第4半導体スイッチそれぞれは自己消弧形
半導体素子とダイオードの逆並列回路からなり、 前記電圧制御形半導体素子をターンオンさせるときに
は、先ず第1半導体スイッチと第4半導体スイッチとを
所定の期間オンにした後、第1半導体スイッチと第4半
導体スイッチとをオフ,第2半導体スイッチと第3半導
体スイッチをオンにし、前記リアクトルと該電圧制御形
半導体素子の入力容量とに基づき該リアクトルに流れる
共振電流が零になった時点で第3半導体スイッチをオフ
にし、 前記電圧制御形半導体素子をターンオフさせるときに
は、先ず第2半導体スイッチと第3半導体スイッチをオ
ンにし、前記リアクトルと該電圧制御形半導体素子の入
力容量とに基づき該リアクトルに流れる共振電流が最大
となった時点で第4半導体スイッチをオンにし、所定の
期間が経過した後、第2半導体スイッチをオフ,第1半
導体スイッチをオンにすること特徴とするゲート駆動回
路。 - 【請求項8】請求項1乃至請求項3のいずれかに記載の
ゲート駆動回路において、 前記第1,第3,第4半導体スイッチそれぞれは自己消
弧形半導体素子とダイオードの逆並列回路からなり、 前記第2半導体スイッチは省略し、 前記電圧制御形半導体素子をターンオフさせるときに
は、先ず第1半導体スイッチと第4半導体スイッチとを
所定の期間オンした後、第4半導体スイッチをオフ,第
3半導体スイッチをオンにし、前記リアクトルと該電圧
制御形半導体素子の入力容量とに基づき該リアクトルに
流れる共振電流が零になった時点で第3半導体スイッチ
をオフにし、 前記電圧制御形半導体素子をターンオフさせるときに
は、先ず第1半導体スイッチと第3半導体スイッチとを
オンにし、該電圧制御形半導体素子のゲート端子とソー
スまたはエミッタ端子間の電圧が所定の値となった時点
で第4半導体スイッチをオンにし、所定の期間が経過し
た後、第1半導体スイッチをオンにすること特徴とする
ゲート駆動回路。 - 【請求項9】請求項1乃至請求項3のいずれかに記載の
ゲート駆動回路において、 前記第1,第3,第4半導体スイッチそれぞれは自己消
弧形半導体素子とダイオードの逆並列回路からなり、 前記第2半導体スイッチはダイオードからなり、 前記電圧制御形半導体素子をターンオフさせるときに
は、先ず第1半導体スイッチと第4半導体スイッチとを
所定の期間オンした後、第4半導体スイッチをオフ,第
3半導体スイッチをオンにし、前記リアクトルと該電圧
制御形半導体素子の入力容量とに基づき該リアクトルに
流れる共振電流が零になった時点で第3半導体スイッチ
をオフにし、 前記電圧制御形半導体素子をターンオフさせるときに
は、先ず第1半導体スイッチと第3半導体スイッチとを
オンにし、該電圧制御形半導体素子のゲート端子とソー
スまたはエミッタ端子間の電圧が所定の値となった時点
で第4半導体スイッチをオンにし、所定の期間が経過し
た後、第1半導体スイッチをオンにすること特徴とする
ゲート駆動回路。 - 【請求項10】請求項5又は請求項7乃至請求項9のい
ずれかに記載のゲート駆動回路において、 前記電圧制御形半導体素子がターンオフを完了し、再度
ターンオンする迄の期間は、第1半導体スイッチをオフ
にし、第3,第4半導体スイッチをオンにすることを特
徴とするゲート駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14400097A JPH10337000A (ja) | 1997-06-02 | 1997-06-02 | ゲート駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14400097A JPH10337000A (ja) | 1997-06-02 | 1997-06-02 | ゲート駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10337000A true JPH10337000A (ja) | 1998-12-18 |
Family
ID=15351992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14400097A Pending JPH10337000A (ja) | 1997-06-02 | 1997-06-02 | ゲート駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10337000A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006230166A (ja) * | 2005-02-21 | 2006-08-31 | Denso Corp | ゲート駆動回路 |
KR100977912B1 (ko) | 2001-10-01 | 2010-08-24 | 에스티 에릭슨 에스에이 | 게이트 드라이버 장치, 에너지 복원 방법 및 에너지 복원회로 |
JP2014075694A (ja) * | 2012-10-04 | 2014-04-24 | Renesas Electronics Corp | ゲートドライバ、及びスイッチング方法 |
WO2016132630A1 (ja) * | 2015-02-16 | 2016-08-25 | アイシン・エィ・ダブリュ株式会社 | スイッチング素子駆動回路 |
CN106877635A (zh) * | 2017-03-07 | 2017-06-20 | 浙江大学 | 隔离型高频低损驱动电路 |
WO2018203422A1 (ja) * | 2017-05-01 | 2018-11-08 | 三菱電機株式会社 | 半導体素子の駆動装置および電力変換装置 |
-
1997
- 1997-06-02 JP JP14400097A patent/JPH10337000A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100977912B1 (ko) | 2001-10-01 | 2010-08-24 | 에스티 에릭슨 에스에이 | 게이트 드라이버 장치, 에너지 복원 방법 및 에너지 복원회로 |
JP2006230166A (ja) * | 2005-02-21 | 2006-08-31 | Denso Corp | ゲート駆動回路 |
JP4496988B2 (ja) * | 2005-02-21 | 2010-07-07 | 株式会社デンソー | ゲート駆動回路 |
JP2014075694A (ja) * | 2012-10-04 | 2014-04-24 | Renesas Electronics Corp | ゲートドライバ、及びスイッチング方法 |
WO2016132630A1 (ja) * | 2015-02-16 | 2016-08-25 | アイシン・エィ・ダブリュ株式会社 | スイッチング素子駆動回路 |
JPWO2016132630A1 (ja) * | 2015-02-16 | 2017-08-31 | アイシン・エィ・ダブリュ株式会社 | スイッチング素子駆動回路 |
US10298220B2 (en) | 2015-02-16 | 2019-05-21 | Aisin Aw Co., Ltd. | Switching element drive circuit |
CN106877635A (zh) * | 2017-03-07 | 2017-06-20 | 浙江大学 | 隔离型高频低损驱动电路 |
CN106877635B (zh) * | 2017-03-07 | 2019-05-24 | 浙江大学 | 隔离型高频低损驱动电路 |
WO2018203422A1 (ja) * | 2017-05-01 | 2018-11-08 | 三菱電機株式会社 | 半導体素子の駆動装置および電力変換装置 |
JPWO2018203422A1 (ja) * | 2017-05-01 | 2019-11-07 | 三菱電機株式会社 | 半導体素子の駆動装置および電力変換装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6853569B2 (en) | DC to DC converter | |
US7459945B2 (en) | Gate driving circuit and gate driving method of power MOSFET | |
US8344764B2 (en) | Circuit arrangement including voltage supply circuit | |
Seidel et al. | A fully integrated three-level 11.6 nC gate driver supporting GaN gate injection transistors | |
JPH0856139A (ja) | クロック生成装置 | |
JP2004215458A (ja) | 半導体スイッチング素子の駆動回路 | |
JP2006314154A (ja) | 電力変換器 | |
KR20080074875A (ko) | 반도체 스위치의 갈바닉 절연식 제어를 위한 회로 장치 및방법 | |
US7848125B2 (en) | Keep-alive for power stage with multiple switch nodes | |
JPH10337000A (ja) | ゲート駆動回路 | |
JP5572838B2 (ja) | 双方向電力変換回路 | |
CN111600463A (zh) | 单向导通电路及应用其的开关电源 | |
US6819573B2 (en) | DC to DC switching power converter with partial-swing switching and method | |
US6657872B2 (en) | Voltage converter | |
JP3327011B2 (ja) | 電力変換装置 | |
TWI465020B (zh) | Can produce three times the input voltage of the gate driver and drive method | |
JPS6135616A (ja) | 電界効果トランジスタ駆動回路 | |
JPH05207730A (ja) | 零電圧スイッチング方式駆動回路 | |
JPH10136638A (ja) | ゲート駆動回路 | |
JP2998767B2 (ja) | 共振形駆動回路 | |
CN113746305B (zh) | 栅极驱动电路和多相智能功率模块 | |
JP4215408B2 (ja) | スイッチング電源装置 | |
JPH11122952A (ja) | 電力変換器の駆動回路の電源 | |
JP2004222394A (ja) | 昇圧回路 | |
JPH1056771A (ja) | ゲート駆動回路 |