JPH10256309A - 半導体素子の実装方法 - Google Patents
半導体素子の実装方法Info
- Publication number
- JPH10256309A JPH10256309A JP9055025A JP5502597A JPH10256309A JP H10256309 A JPH10256309 A JP H10256309A JP 9055025 A JP9055025 A JP 9055025A JP 5502597 A JP5502597 A JP 5502597A JP H10256309 A JPH10256309 A JP H10256309A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- circuit board
- bonding
- mounting
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
路基板に実装する半導体素子の実装方法を提供すること
を目的とする。 【解決手段】 半導体素子1の電極にバンプ2を形成す
ると共に、回路基板4の電極に接合パッド6を形成し、
バンプ2と接合パッド6とを当接させた接合部を所定時
間、所定温度で加熱するプリヒート工程と、加熱を維持
しつつ接合部に超音波加振を加えて金属融着をなさせる
仮接合工程と、接合部を所定温度に加熱して接合パッド
6とバンプ2極との間の金属拡散により接合部を合金化
する本接合工程と、回路基板4に接合された半導体素子
1を密閉封止するキャップ7を取り付ける封止工程とを
行う。
Description
基板に装着する半導体素子の実装方法に関するものであ
る。
化に伴って、その実装技術においても実装密度向上の要
求から、樹脂モールド前の半導体素子を直接基板に装着
し、その後に樹脂モールドを施す実装技術が開発されて
いる。この半導体素子を基板に直接実装する技術とし
て、半導体素子上の電極に半田等によりバンプを形成
し、基板上に形成された電極と前記バンプとを直接接続
した後、半導体素子に樹脂モールド等による密閉封止を
施す実装技術が知られている。
法を示すものである。同図(a)において、半導体素子
30の素子電極32上にはバンプ31が形成されてい
る。このバンプ31は高融点半田による半田球31aを
低融点半田31bにより素子電極32に接合して形成さ
れる。一方、基板33上に形成された基板電極34に
は、低融点半田ペースト35が塗布されている。前記バ
ンプ31と基板電極34とを同図(b)に示すように当
接させ、低融点半田が溶融する温度で加熱することによ
り、低融点半田ペースト35が溶融して前記半田球31
aと基板電極34とが接続され、ひいては素子電極32
と基板電極34とが接続され、半導体素子30の基板3
3への実装がなされる。
来技術においては、半田付けのためにフラックスが使用
されるため、フラックスの洗浄工程が不可欠となる。こ
の洗浄工程は、ウェット工程であるため、洗浄液の処理
等の設備が必要で、実装コストが増加する問題点があっ
た。また、洗浄が完全になされているか否かの見極めが
困難である問題点もあり、洗浄不十分であった場合には
フラックス中に含まれるハロゲン等のイオンにより電極
に腐食を発生させる原因となる。
的柔らかな材質により形成されたバンプ(上記従来例で
は、高融点半田部31aが、それに該当する)に検査プ
ローブを接触させることになり、検査プローブ表面に異
質金属が付着するプローブ汚染が生じる問題点があっ
た。
鑑みて創案されたもので、フラックスを使用することな
く半導体素子の基板への直接装着を可能とすると共に、
半導体素子の検査時にプローブ汚染を生じさせない半導
体素子の実装方法及び実装構造を提供することを目的と
する。
目的を達成するため、素子電極上に回路基板との接続の
ためのバンプが形成された半導体素子を前記回路基板の
実装位置に配設し、前記バンプと回路基板上に形成され
た基板電極とを接合した後、前記半導体素子に密閉封止
処理を施し、半導体素子を回路基板に実装する半導体素
子の実装方法において、加熱した前記バンプと加熱した
前記基板電極とを当接させた接合部を所定温度に飽和さ
せるプリヒート工程と、前記接合部に加熱と超音波加振
とを加えて前記接合部を金属融着させる仮接合工程と、
金属融着状態にある前記接合部を所定温度に加熱して金
属拡散を促進させて接合する本接合工程と、前記回路基
板に接合された半導体素子を密閉封止するキャップを取
り付ける封止工程とを行って回路基板に半導体素子を実
装することを特徴とする。
の仮接合工程における金属融着を容易になさせる作用を
なし、仮接合工程は加熱と超音波加振とにより接合部に
金属融着を生じさせて接合部を仮接合する作用をなす。
接合部に金属融着が生じた状態で加熱することにより金
属拡散が促進され、バンプと基板電極とが接合する本接
合工程がなされる。以上の工程により半導体素子は回路
基板に取り付けられるので、半導体素子をキャップで密
閉封止することにより半導体素子の実装が完了する。こ
の実装方法では従来方法におけるフラックスの使用がな
いので、腐食やフラックス洗浄の設備やコストを削減す
ることができる。
導体素子側が300〜400℃、回路基板側が150〜
250℃にすること、プリヒート工程における加熱時間
を1〜5秒にすることにより、半導体素子への熱的悪影
響を回避し、酸化膜の発生を抑制して次工程における金
属融着が容易となる最適の加熱温度及び加熱時間とな
る。
を1バンプ当たり30〜80mWにすること、仮接合工
程における超音波の加振時間を10〜100m秒にする
ことにより、半導体素子への悪影響を回避しつつ接合部
の酸化膜を除去して金属融着させる最適の加振出力及び
加振時間となる。
基板側から行うことにより、半導体素子への悪影響をよ
り軽減させることができる。
を半導体素子側が300〜400℃、回路基板側が15
0〜250℃とすることにより、半導体素子への悪影響
を回避しつつ接合部の酸化膜を除去して金属融着を促進
させる最適の加熱温度となる。
〜400℃とすること、本接合工程における加熱時間を
60〜120秒とすることにより、半導体素子への悪影
響を回避し、接合部の合金化して接合するに最適の加熱
温度及び加熱時間となる。
め、素子電極上に回路基板との接続のためのバンプが形
成された半導体素子を前記回路基板の実装位置に配設
し、前記バンプと回路基板上に形成された基板電極とを
接合した後、前記半導体素子に密閉封止処理を施し、半
導体素子を回路基板に実装する半導体素子の実装方法に
おいて、前記バンプが所定金属材料の積層構造により形
成され、前記基板電極上に所定金属材料からなる接合パ
ッドが形成されてなり、加熱した前記バンプと加熱した
前記接合パッドとを当接させた接合部を所定温度に飽和
させるプリヒート工程と、前記接合部に加熱と超音波加
振とを加えて前記接合部を金属融着させる仮接合工程
と、金属融着状態にある前記接合部を所定温度に加熱し
て金属拡散により前記接合部を接合する本接合工程と、
この各工程により回路基板に接合された半導体素子を密
閉封止するキャップを取り付ける封止工程とを行うこと
により回路基板に半導体素子を実装することを特徴とす
る。
造のような比較的柔らかな材質で形成されていないの
で、半導体素子の電気的検査時に検査プローブを当接さ
せてもプローブ汚染を生じさせない。また、基板電極上
に接合パッドが形成されるので、上記実装方法を用いた
ときの接合が容易になされる。
け、このTi層の上にNi層を形成させ、露出する表面
全体にAu層を形成して構成することにより、Ti層は
素子電極とNi層との間における金属間化合物生成を防
止する。また、Ni層はバンプ高さを所要高さに形成す
ることに寄与すると共に熱的信頼性を確保する。また、
Au層はパンプの腐食に対する信頼性を確保する。
1〜0.5μm、Ni層の厚さが5〜15μm、Au層
の厚さが1〜3μmに形成すると、コスト高になること
を抑えて、Ti層による金属間化合物生成の防止、Ni
層による熱的衝撃からの緩衝効果、Au層による腐食に
対する信頼性を確保するのに最適の構成とすることがで
きる。
b、Ag、Bi、In、Sbのいずれか1種類以上の金
属により形成することにより、これらが半導体材料への
拡散を発生させる温度より低温で溶融する材料であるた
め、半導体素子の特性に変化を与えることが防止でき
る。
を防止する溶出防止壁を形成することにより、接合金属
の不要部位への溶出を防止し、接合状態を安定させるこ
とができる。
することにより、接合金属の溶出防止が可能にしてバン
プと接合パッドとの接合を阻害しない最適の状態を得る
ことができる。
融金属との濡れ性の悪い絶縁材料により形成することに
よって、溶出した接合金属が溶出防止壁に付着せず、溶
出防止が容易となる。
面または外面に導体層を形成し、この導体層を回路基板
上の接地電位部位に接続することにより、半導体素子を
密閉封止して吸湿に対する信頼性を確保するキャップ
に、静電シールドの効果を付与させることができる。
プを回路基板上の接地電位部位に接続することにより、
半導体素子を密閉封止して吸湿に対する信頼性を確保す
るキャップに、静電シールドの効果を付与させることが
できる。
形成することにより、半導体素子を密閉封止して吸湿に
対する信頼性を確保するキャップの表面積が増加するこ
とになり、半導体素子が動作中に発生させる熱量の外部
放散を容易にすることができる。
の一実施形態について説明し、本発明の理解に供する。
尚、以下の実施形態は本発明を具体化した一例であっ
て、本発明の技術的範囲を限定するものではない。
導体素子1の実装方法を順を追って示すものである。図
1(a)において、半導体素子1の電極(図示せず)に
はバンプ2が形成され、回路基板4の基板電極5上には
接合パッド6が形成されている。半導体素子1は図1
(a)に示すように、真空吸引ノズルなどの実装治具3
により吸着保持され、基板固定ステージ(図示せず)に
より所定位置に固定された回路基板4上の実装位置に移
動し、バンプ2と接合パッド6とを当接させる。
り、回路基板4も所定温度に加熱されている。このプリ
ヒート工程は、実装治具3側からの加熱温度を300〜
400℃、回路基板4側からの加熱温度は150〜25
0℃で、加熱時間を1〜5秒とすることにより、バンプ
2と接合パッド6とが当接した接合部を所定温度に飽和
させる。前記加熱温度及び加熱時間以上の加熱は接合パ
ッド6上の酸化膜を厚くさせるだけでなく、半導体素子
1の電気特性を変化させる悪影響を及ぼし、実装時間を
無駄に増加させてしまうことになる。
つつ、超音波加振を加えてバンプ2と接合パッド6との
接合部を仮接合する仮接合工程を実施する。この仮接合
工程では、図1(b)に示すように、実装治具3側から
超音波振動を加える。仮接合時の加熱温度は、実装治具
3側が300〜400℃、基板4の固定ステージ側が1
50〜250℃が適切な温度であり、前記温度より低い
温度では仮接合は不可能であり、逆に高い温度では半導
体素子1の電気特性を変化させてしまったり、前記接合
パッド6上の酸化膜が厚くなってしまい仮接合が不可能
となる。また、超音波加振の出力は1バンプ当たり30
〜80mWで、これより低い出力では仮接合は不可能で
あり、高い出力では半導体素子1にダメージを与えるこ
とになる。更に、超音波の出力時間は10〜100m秒
で、これより短い出力時間では仮接合がならず、長い出
力時間では半導体素子1にダメージを与えることにな
る。
を除去し、バンプ2と接合パッド6との金属融着を容易
にするもので、この状態は図2(a)に拡大図示するよ
うに、バンプ2と接合パッド6とが接触し、上記加熱と
超音波加振とにより金属接触から金属融着まで進行させ
る作用がなされる。
行ってもよく、半導体素子1への加振が減少するので、
超音波による半導体素子1への悪影響を減少させること
ができる。
うに、加熱温度200〜400℃、加熱時間60〜12
0秒で加熱することにより、金属融着状態のバンプ2と
接合パッド6との間の接合部に金属拡散による両者間の
合金化が生じ、信頼性の高い接合による本接合がなされ
る。この本接合工程における前記加熱温度は、200℃
以下では前記合金化がなされず、400℃以上では半導
体素子1の電気特性を変化させる悪影響を及ぼす。ま
た、加熱時間は60〜120秒で、これより短い加熱時
間では合金化が不十分となり、長いと実装時間が長くな
り過ぎるので、この加熱時間が最適である。この加熱に
より図2(b)に示すように、仮接合工程により密着し
たバンプ2から接合パッド6への金属拡散が起こり、両
者間の合金化が促進されて信頼性の高い接合がなされ
る。
に示すように半導体素子1を覆うキャップ7を取り付
け、回路基板4上に装着された半導体素子1の密封性を
高めて吸湿に対する信頼性の向上を図る。
構造について説明する。
の構造を示す断面図で、半導体素子1に設けられた素子
電極8上にTi層9が形成され、このTi層9の上にN
i層11、更にNi層11の表面を覆ってAu層12が
形成され、パンプ2が構成されている。前記Ti層9
は、素子電極8とNi層11との間の金属化合物の生成
を防止する作用をなし、Ni層11は実装時に必要な実
装高さを得ると共に熱衝撃に対する信頼性の向上の作用
をなし、Au層12は前記Ni層11が酸化腐食される
ことを防止する作用をなす。
m、Ni層11の厚さは5〜15μm、Au層12の厚
さは1〜3μmが適当である。この厚さは、Ti層9を
0.1μmよりも薄くするとTi層9内の空孔から金属
化合物を発生させる。また、Ni層11を5μm以上に
することにより熱衝撃に対する緩衝効果が得られる。更
に、Au層12は1μm以上であれば腐食に対する信頼
性を確保することができる。これらの厚さを大きくして
もよいが、いずれもコスト高を招くことになるため、前
記した各層の厚さの範囲が最適である。
5の断面図で、基板電極5上に前記パンプ2と基板電極
5とを接合するための接合パッド6が形成されている。
この接合パッド6は、Sn/Pb、Sn、Sn/Agの
うち、いずれかの金属材料により形成される。これらの
金属材料は、上記実装方法を実施したときの加熱温度で
溶融し、基板電極5とバンプ2とを接合させる。この接
合パッド6を形成する金属材料は、半導体材料への拡散
が発生する温度より低温で溶融するため、実装時に半導
体素子1の電気特性を変化させることがない。
基板4の断面図で、上記実装方法を実施する上における
有効な構造を示している。前記したように接合パッド6
が溶融したとき、必要外の場所に溶融金属が流出しない
ように、同図に示すように、基板電極5上に形成された
接合パッド6の周囲に溶出防止壁13を形成して構成さ
れている。この溶出防止壁13は、高分子材料、ガラ
ス、セラミック等の絶縁材料によって、高さ2〜5μm
の範囲に形成される。前記絶縁材料は接合パッド6が溶
融した溶融金属との濡れ性が悪く、溶出防止に効果的に
作用すると共に、バンプ2と接合パッド6との接合のた
めのフィレット形成を容易にさせる。
合された後、半導体素子1を密閉封止するためのキャッ
プ7の構造について説明する。
樹脂モールドが多く採用されるが、本実施形態では、半
導体素子1を覆うキャップ7を用いて半導体素子1を密
封し、吸湿等に対する信頼性の確保を得ている。この構
成によれば、樹脂モールドにより電極間の浮遊容量の発
生が少なく、回路動作の安定を図ることができる。この
キャップ7の形成材料は、樹脂、セラミック、ガラス、
金属のいずれかを採用することができる。
図で、絶縁材料からなるキャップ本体7aの内面には導
体層15が形成されている。この導体層15は、図7に
示すように回路基板4上の接地電位部位に接続すること
により、キャップ7は静電シールドの効果も備えること
になる。前記導電層15はキャップ本体7aの外面に形
成しても、同様の作用効果は発揮させ得る。また、キャ
ップ7を金属材料で形成したときには、導電層15の形
成は不要で、キャップ7自体を接地接続することで同様
の作用効果が発揮される。
断面図で、キャップ7の表面にフィン状の凹凸17が形
成されている。このような形状により、キャップ7の表
面積が増加するので、半導体素子1が動作中に発生する
熱の外部放散が効果的になされる。この構造は熱量発生
の比較的大きな半導体素子1を安定動作させるのに効果
的である。
示す具体的データにより接合強度、実装性能の確認によ
り立証できた。
素子電極8に、図3に示した構造でそれぞれにバンプ2
をメッキ法により形成した。素子電極8の材質はAl
で、Ti層9は0,5μm、Ni層11は12μm、A
u層12は3μmとした。
極5が形成された回路基板4には、図4に示したような
構造に、基板電極5上に接合パッド6が形成されるよう
に、メッキ法によりSnを5μm厚に形成した。
図1(a)〜(d)に示した実装方法により回路基板4
に実装した。350℃に加熱した実装治具3により半導
体素子1を吸着し、200℃に加熱された回路基板4の
所定位置に移動して、バンプ2と接合パッド6とを当接
させた。この当接状態で1秒待機して、接合部の温度を
230〜250℃に飽和させるプリヒート工程を行っ
た。次に、1バンプ当たり50mW、出力時間50m秒
で超音波加振を接合部に加える仮接合工程を行った。次
いで、回路基板4に加熱温度280℃、加熱時間50m
秒で加熱し、バンプ2と接合パッド6との本接合工程を
行った。最後に、半導体素子1にキャップ7を被せ、回
路基板4に熱硬化性接着剤に200℃の温度を加えて固
定し密封封止した。
1を回路基板4から引き剥がすテストを行ったとき、バ
ンプ接合強度は1バンプ当たり30gf以上であること
が確認され、これを越える引き剥がし動作では半導体素
子自体が破壊された。即ち、接合強度は半導体素子強度
よりも大きいことが示され、充分な接合強度であること
がわかる。これは従来のフラックスを用いた加熱接合の
強度と同等である。
溶出防止壁13を形成する実装構造は、エポキシ系樹脂
の印刷、硬化により接合パッド6の周囲に3μm高さの
溶出防止壁13を硬化温度150℃で形成した。溶出防
止壁13を形成しない場合では接合パッド6の溶出がみ
られ、バンプ2の側面へのフィレットの形成が不十分で
あったが、溶出防止壁13の形成により溶出が発生しな
いため、バンプ2の側面へのSnのフィレットの形成が
確実になされており、接合信頼性の向上が確認された。
ップ7をセラミックにより形成し、その内面及び回路基
板4上の配線との接合部位に、Pb、Cu、Ni、Au
の順に導体層15をメッキ法により形成した。また、接
地電位に接続された配線上にはSnをメッキ法により形
成させた。この状態でキャップ7を所定位置に配設し、
加熱温度280℃、加熱時間60秒でSnを加熱するこ
とにより溶融させ、導電層15と配線とを接続したとこ
ろ、静電シールドの効果が達成されることが確認でき
た。また、キャップ7に図8に示したようなフィン状の
凹凸17を形成した場合には、半導体素子1の熱放散が
促進されるため、動作中の温度上昇が30℃以内に抑制
されることが確認された。
半導体素子の実装方法によれば、プリヒート工程は次の
仮接合工程における金属融着を容易になさせる作用をな
し、仮接合工程は加熱と超音波加振とにより接合部に金
属融着を生じさせて接合部を仮接合する作用をなし、接
合部に金属融着が生じた状態で加熱することにより金属
拡散が促進され、バンプと基板電極とが接合する本接合
工程がなされる。以上の工程により半導体素子は回路基
板に取り付けられるので、半導体素子をキャップで密閉
封止することにより半導体素子の実装が完了する。この
実装方法では従来方法におけるフラックスの使用がない
ので、腐食やフラックス洗浄の設備やコストを削減する
ことができる。
実装方法によれば、バンプの構造が従来構造のような比
較的柔らかな材質で形成されていないので、半導体素子
の電気的検査時に検査プローブを当接させてもプローブ
汚染を生じさせない。また、基板電極上に接合パッドが
形成されるので、上記実装方法を用いたときの接合が容
易になされる。
示す説明図である。
もので、(a)は仮接合時の状態、(b)は本接合時の
状態である。
る。
施形態を示す断面図である。
る。
る。
Claims (19)
- 【請求項1】 素子電極上に回路基板との接続のための
バンプが形成された半導体素子を前記回路基板の実装位
置に配設し、前記バンプと回路基板上に形成された基板
電極とを接合した後、前記半導体素子に密閉封止処理を
施し、半導体素子を回路基板に実装する半導体素子の実
装方法において、加熱した前記バンプと加熱した前記基
板電極とを当接させた接合部を所定温度に飽和させるプ
リヒート工程と、前記接合部に加熱と超音波加振とを加
えて前記接合部を金属融着させる仮接合工程と、金属融
着状態にある前記接合部を所定温度に加熱して金属拡散
を促進させて接合する本接合工程と、回路基板に接合さ
れた半導体素子を密閉封止するキャップを取り付ける封
止工程とを行って回路基板に半導体素子を実装すること
を特徴とする半導体素子の実装方法。 - 【請求項2】 プリヒート工程における加熱温度が、半
導体素子側が300〜400℃、回路基板側が150〜
250℃であることを特徴とする請求項1記載の半導体
素子の実装方法。 - 【請求項3】 プリヒート工程における加熱時間が、1
〜5秒であることを特徴とする請求項2記載の半導体素
子の実装方法。 - 【請求項4】 仮接合工程における超音波の加振出力
が、1バンプ当たり30〜80mWであることを特徴と
する請求項1記載の半導体素子の実装方法。 - 【請求項5】 仮接合工程における超音波の加振時間
が、10〜100m秒であることを特徴とする請求項4
記載の半導体素子の実装方法。 - 【請求項6】 仮接合工程における超音波加振を、回路
基板側から行うことを特徴とする請求項1、4または6
記載の半導体素子の実装方法。 - 【請求項7】 仮接合工程における接合部の加熱温度
が、半導体素子側が300〜400℃、回路基板側が1
50〜250℃であることを特徴とする請求項1、4、
5または6記載の半導体素子の実装方法。 - 【請求項8】 本接合工程における加熱温度が、200
〜400℃であることを特徴とする請求項1記載の半導
体素子の実装方法。 - 【請求項9】 本接合工程における加熱時間が、60〜
120秒であることを特徴とする請求項8記載の半導体
素子の実装方法。 - 【請求項10】 素子電極上に回路基板との接続のため
のバンプが形成された半導体素子を前記回路基板の実装
位置に配設し、前記バンプと回路基板上に形成された基
板電極とを接合した後、前記半導体素子に密閉封止処理
を施し、半導体素子を回路基板に実装する半導体素子の
実装方法において、前記バンプが所定金属材料の積層構
造により形成され、前記基板電極上に所定金属材料から
なる接合パッドが形成されてなり、加熱した前記バンプ
と加熱した前記接合パッドとを当接させた接合部を所定
温度に飽和させるプリヒート工程と、前記接合部に加熱
と超音波加振とを加えて前記接合部を金属融着させる仮
接合工程と、金属融着状態にある前記接合部を所定温度
に加熱して金属拡散により前記接合部を接合する本接合
工程と、この各工程により回路基板に接合された半導体
素子を密閉封止するキャップを取り付ける封止工程とを
行うことにより回路基板に半導体素子を実装することを
特徴とする半導体素子の実装方法。 - 【請求項11】 バンプが、素子電極上にTi層を設
け、このTi層の上にNi層を形成させ、露出する表面
全体にAu層を形成してなることを特徴とする請求項1
0記載の半導体素子の実装方法。 - 【請求項12】 バンプを形成するTi層の厚さが0.
1〜0.5μm、Ni層の厚さが5〜15μm、Au層
の厚さが1〜3μmであることを特徴とする請求項11
記載の半導体素子の実装方法。 - 【請求項13】 接合パッドが、基板電極上にSn、P
b、Ag、Bi、In、Sbのいずれか1種類以上の金
属により形成されてなることを特徴とする請求項10記
載の半導体素子の実装方法。 - 【請求項14】 接合パッドの周囲に接合パッドの溶出
を防止する溶出防止壁を形成したことを特徴とする請求
項10または13記載の半導体素子の実装方法。 - 【請求項15】 溶出防止壁が、2〜5μmの高さに形
成されてなることを特徴とする請求項14記載の半導体
素子の実装方法。 - 【請求項16】 溶出防止壁が、接合パッドが溶融した
溶融金属との濡れ性の悪い絶縁材料により形成されてな
ることを特徴とする請求項14または15記載の半導体
素子の実装方法。 - 【請求項17】 キャップを絶縁材料により形成し、そ
の内面または外面に導体層を形成し、この導体層を回路
基板上の接地電位部位に接続させてなることを特徴とす
る請求項10記載の半導体素子の実装方法。 - 【請求項18】 キャップを金属材料で形成し、このキ
ャップを回路基板上の接地電位部位に接続させてなるこ
とを特徴とする請求項10記載の半導体素子の実装方
法。 - 【請求項19】 キャップの表面上にフィン状の凹凸が
形成されてなることを特徴とする請求項10、17また
は18記載の半導体素子の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05502597A JP3811248B2 (ja) | 1997-03-10 | 1997-03-10 | 半導体素子の基板への接合方法及び実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05502597A JP3811248B2 (ja) | 1997-03-10 | 1997-03-10 | 半導体素子の基板への接合方法及び実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10256309A true JPH10256309A (ja) | 1998-09-25 |
JP3811248B2 JP3811248B2 (ja) | 2006-08-16 |
Family
ID=12987137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05502597A Expired - Fee Related JP3811248B2 (ja) | 1997-03-10 | 1997-03-10 | 半導体素子の基板への接合方法及び実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3811248B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005017684A (ja) * | 2003-06-26 | 2005-01-20 | Nec Corp | 光モジュールおよびその製造方法 |
JP2006128457A (ja) * | 2004-10-29 | 2006-05-18 | Toyoda Gosei Co Ltd | 発光素子および発光装置 |
KR100864472B1 (ko) | 2006-10-27 | 2008-10-22 | 후지쯔 가부시끼가이샤 | 광학 모듈의 제조 방법 및 제조 장치 |
JP2009038402A (ja) * | 2008-11-10 | 2009-02-19 | Panasonic Corp | 部品の実装装置 |
US8017967B2 (en) | 2004-09-09 | 2011-09-13 | Toyoda Gosei Co., Ltd. | Light-emitting element including a fusion-bonding portion on contact electrodes |
-
1997
- 1997-03-10 JP JP05502597A patent/JP3811248B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005017684A (ja) * | 2003-06-26 | 2005-01-20 | Nec Corp | 光モジュールおよびその製造方法 |
US8017967B2 (en) | 2004-09-09 | 2011-09-13 | Toyoda Gosei Co., Ltd. | Light-emitting element including a fusion-bonding portion on contact electrodes |
JP2006128457A (ja) * | 2004-10-29 | 2006-05-18 | Toyoda Gosei Co Ltd | 発光素子および発光装置 |
KR100864472B1 (ko) | 2006-10-27 | 2008-10-22 | 후지쯔 가부시끼가이샤 | 광학 모듈의 제조 방법 및 제조 장치 |
JP2009038402A (ja) * | 2008-11-10 | 2009-02-19 | Panasonic Corp | 部品の実装装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3811248B2 (ja) | 2006-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3376203B2 (ja) | 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 | |
JP3303791B2 (ja) | 電子部品の製造方法 | |
US7486160B2 (en) | Electronic component and manufacturing method thereof | |
US5909633A (en) | Method of manufacturing an electronic component | |
KR100236448B1 (ko) | 반도체장치의 전극구조체와 그 형성방법 및 반도체장치의 실장체 및 반도체 장치 | |
JP3381601B2 (ja) | バンプ付電子部品の実装方法 | |
JP2000349194A (ja) | 半導体装置の製造方法および半導体装置 | |
JP3356649B2 (ja) | 半導体装置及びその製造方法 | |
JP2001298051A (ja) | はんだ接続部 | |
JPH1126922A (ja) | チップ実装方法 | |
JP3811248B2 (ja) | 半導体素子の基板への接合方法及び実装方法 | |
JPH10275826A (ja) | 半導体装置およびその製造方法 | |
JP2003086626A (ja) | 電子部品、その製造方法、電子部品の実装体および実装方法 | |
JP2010123676A (ja) | 半導体装置の製造方法、半導体装置 | |
JPH0551179B2 (ja) | ||
JP3454097B2 (ja) | 電子部品および電子部品の製造方法 | |
JP2721790B2 (ja) | 半導体装置の封止方法 | |
JP2848373B2 (ja) | 半導体装置 | |
JPS58103198A (ja) | 電子部品の取付け方法 | |
JP3277830B2 (ja) | 電子部品の組立て方法 | |
JPH02280349A (ja) | バンプの形成方法およびバンプの接続方法 | |
JPH09153514A (ja) | 半導体ユニット及び半導体素子の実装方法 | |
JP2001085471A (ja) | 電子部品の実装方法 | |
JP2001102739A (ja) | チップ部品の実装方法 | |
JPH10163241A (ja) | 電子部品の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040310 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040310 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060516 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060526 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |