JPH10256309A - 半導体素子の実装方法 - Google Patents
半導体素子の実装方法Info
- Publication number
- JPH10256309A JPH10256309A JP9055025A JP5502597A JPH10256309A JP H10256309 A JPH10256309 A JP H10256309A JP 9055025 A JP9055025 A JP 9055025A JP 5502597 A JP5502597 A JP 5502597A JP H10256309 A JPH10256309 A JP H10256309A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- circuit board
- bonding
- mounting
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 フラックスを用いることなく半導体素子を回
路基板に実装する半導体素子の実装方法を提供すること
を目的とする。 【解決手段】 半導体素子１の電極にバンプ２を形成す
ると共に、回路基板４の電極に接合パッド６を形成し、
バンプ２と接合パッド６とを当接させた接合部を所定時
間、所定温度で加熱するプリヒート工程と、加熱を維持
しつつ接合部に超音波加振を加えて金属融着をなさせる
仮接合工程と、接合部を所定温度に加熱して接合パッド
６とバンプ２極との間の金属拡散により接合部を合金化
する本接合工程と、回路基板４に接合された半導体素子
１を密閉封止するキャップ７を取り付ける封止工程とを
行う。
路基板に実装する半導体素子の実装方法を提供すること
を目的とする。 【解決手段】 半導体素子１の電極にバンプ２を形成す
ると共に、回路基板４の電極に接合パッド６を形成し、
バンプ２と接合パッド６とを当接させた接合部を所定時
間、所定温度で加熱するプリヒート工程と、加熱を維持
しつつ接合部に超音波加振を加えて金属融着をなさせる
仮接合工程と、接合部を所定温度に加熱して接合パッド
６とバンプ２極との間の金属拡散により接合部を合金化
する本接合工程と、回路基板４に接合された半導体素子
１を密閉封止するキャップ７を取り付ける封止工程とを
行う。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子を回路
基板に装着する半導体素子の実装方法に関するものであ
る。
基板に装着する半導体素子の実装方法に関するものであ
る。
【０００２】
【従来の技術】半導体素子は高集積化の進展による小型
化に伴って、その実装技術においても実装密度向上の要
求から、樹脂モールド前の半導体素子を直接基板に装着
し、その後に樹脂モールドを施す実装技術が開発されて
いる。この半導体素子を基板に直接実装する技術とし
て、半導体素子上の電極に半田等によりバンプを形成
し、基板上に形成された電極と前記バンプとを直接接続
した後、半導体素子に樹脂モールド等による密閉封止を
施す実装技術が知られている。
化に伴って、その実装技術においても実装密度向上の要
求から、樹脂モールド前の半導体素子を直接基板に装着
し、その後に樹脂モールドを施す実装技術が開発されて
いる。この半導体素子を基板に直接実装する技術とし
て、半導体素子上の電極に半田等によりバンプを形成
し、基板上に形成された電極と前記バンプとを直接接続
した後、半導体素子に樹脂モールド等による密閉封止を
施す実装技術が知られている。
【０００３】図９（ａ）（ｂ）は上記実装技術の従来方
法を示すものである。同図（ａ）において、半導体素子
３０の素子電極３２上にはバンプ３１が形成されてい
る。このバンプ３１は高融点半田による半田球３１ａを
低融点半田３１ｂにより素子電極３２に接合して形成さ
れる。一方、基板３３上に形成された基板電極３４に
は、低融点半田ペースト３５が塗布されている。前記バ
ンプ３１と基板電極３４とを同図（ｂ）に示すように当
接させ、低融点半田が溶融する温度で加熱することによ
り、低融点半田ペースト３５が溶融して前記半田球３１
ａと基板電極３４とが接続され、ひいては素子電極３２
と基板電極３４とが接続され、半導体素子３０の基板３
３への実装がなされる。
法を示すものである。同図（ａ）において、半導体素子
３０の素子電極３２上にはバンプ３１が形成されてい
る。このバンプ３１は高融点半田による半田球３１ａを
低融点半田３１ｂにより素子電極３２に接合して形成さ
れる。一方、基板３３上に形成された基板電極３４に
は、低融点半田ペースト３５が塗布されている。前記バ
ンプ３１と基板電極３４とを同図（ｂ）に示すように当
接させ、低融点半田が溶融する温度で加熱することによ
り、低融点半田ペースト３５が溶融して前記半田球３１
ａと基板電極３４とが接続され、ひいては素子電極３２
と基板電極３４とが接続され、半導体素子３０の基板３
３への実装がなされる。
【０００４】
【発明が解決しようとする課題】しかしながら，上記従
来技術においては、半田付けのためにフラックスが使用
されるため、フラックスの洗浄工程が不可欠となる。こ
の洗浄工程は、ウェット工程であるため、洗浄液の処理
等の設備が必要で、実装コストが増加する問題点があっ
た。また、洗浄が完全になされているか否かの見極めが
困難である問題点もあり、洗浄不十分であった場合には
フラックス中に含まれるハロゲン等のイオンにより電極
に腐食を発生させる原因となる。
来技術においては、半田付けのためにフラックスが使用
されるため、フラックスの洗浄工程が不可欠となる。こ
の洗浄工程は、ウェット工程であるため、洗浄液の処理
等の設備が必要で、実装コストが増加する問題点があっ
た。また、洗浄が完全になされているか否かの見極めが
困難である問題点もあり、洗浄不十分であった場合には
フラックス中に含まれるハロゲン等のイオンにより電極
に腐食を発生させる原因となる。
【０００５】また、半導体素子の電気的検査時に、比較
的柔らかな材質により形成されたバンプ（上記従来例で
は、高融点半田部３１ａが、それに該当する）に検査プ
ローブを接触させることになり、検査プローブ表面に異
質金属が付着するプローブ汚染が生じる問題点があっ
た。
的柔らかな材質により形成されたバンプ（上記従来例で
は、高融点半田部３１ａが、それに該当する）に検査プ
ローブを接触させることになり、検査プローブ表面に異
質金属が付着するプローブ汚染が生じる問題点があっ
た。
【０００６】本発明は、上記従来の実装技術の問題点に
鑑みて創案されたもので、フラックスを使用することな
く半導体素子の基板への直接装着を可能とすると共に、
半導体素子の検査時にプローブ汚染を生じさせない半導
体素子の実装方法及び実装構造を提供することを目的と
する。
鑑みて創案されたもので、フラックスを使用することな
く半導体素子の基板への直接装着を可能とすると共に、
半導体素子の検査時にプローブ汚染を生じさせない半導
体素子の実装方法及び実装構造を提供することを目的と
する。
【０００７】
【課題を解決するための手段】本願の第１発明は、上記
目的を達成するため、素子電極上に回路基板との接続の
ためのバンプが形成された半導体素子を前記回路基板の
実装位置に配設し、前記バンプと回路基板上に形成され
た基板電極とを接合した後、前記半導体素子に密閉封止
処理を施し、半導体素子を回路基板に実装する半導体素
子の実装方法において、加熱した前記バンプと加熱した
前記基板電極とを当接させた接合部を所定温度に飽和さ
せるプリヒート工程と、前記接合部に加熱と超音波加振
とを加えて前記接合部を金属融着させる仮接合工程と、
金属融着状態にある前記接合部を所定温度に加熱して金
属拡散を促進させて接合する本接合工程と、前記回路基
板に接合された半導体素子を密閉封止するキャップを取
り付ける封止工程とを行って回路基板に半導体素子を実
装することを特徴とする。
目的を達成するため、素子電極上に回路基板との接続の
ためのバンプが形成された半導体素子を前記回路基板の
実装位置に配設し、前記バンプと回路基板上に形成され
た基板電極とを接合した後、前記半導体素子に密閉封止
処理を施し、半導体素子を回路基板に実装する半導体素
子の実装方法において、加熱した前記バンプと加熱した
前記基板電極とを当接させた接合部を所定温度に飽和さ
せるプリヒート工程と、前記接合部に加熱と超音波加振
とを加えて前記接合部を金属融着させる仮接合工程と、
金属融着状態にある前記接合部を所定温度に加熱して金
属拡散を促進させて接合する本接合工程と、前記回路基
板に接合された半導体素子を密閉封止するキャップを取
り付ける封止工程とを行って回路基板に半導体素子を実
装することを特徴とする。
【０００８】この実装方法におけるプリヒート工程は次
の仮接合工程における金属融着を容易になさせる作用を
なし、仮接合工程は加熱と超音波加振とにより接合部に
金属融着を生じさせて接合部を仮接合する作用をなす。
接合部に金属融着が生じた状態で加熱することにより金
属拡散が促進され、バンプと基板電極とが接合する本接
合工程がなされる。以上の工程により半導体素子は回路
基板に取り付けられるので、半導体素子をキャップで密
閉封止することにより半導体素子の実装が完了する。こ
の実装方法では従来方法におけるフラックスの使用がな
いので、腐食やフラックス洗浄の設備やコストを削減す
ることができる。
の仮接合工程における金属融着を容易になさせる作用を
なし、仮接合工程は加熱と超音波加振とにより接合部に
金属融着を生じさせて接合部を仮接合する作用をなす。
接合部に金属融着が生じた状態で加熱することにより金
属拡散が促進され、バンプと基板電極とが接合する本接
合工程がなされる。以上の工程により半導体素子は回路
基板に取り付けられるので、半導体素子をキャップで密
閉封止することにより半導体素子の実装が完了する。こ
の実装方法では従来方法におけるフラックスの使用がな
いので、腐食やフラックス洗浄の設備やコストを削減す
ることができる。
【０００９】上記プリヒート工程における加熱温度を半
導体素子側が３００〜４００℃、回路基板側が１５０〜
２５０℃にすること、プリヒート工程における加熱時間
を１〜５秒にすることにより、半導体素子への熱的悪影
響を回避し、酸化膜の発生を抑制して次工程における金
属融着が容易となる最適の加熱温度及び加熱時間とな
る。
導体素子側が３００〜４００℃、回路基板側が１５０〜
２５０℃にすること、プリヒート工程における加熱時間
を１〜５秒にすることにより、半導体素子への熱的悪影
響を回避し、酸化膜の発生を抑制して次工程における金
属融着が容易となる最適の加熱温度及び加熱時間とな
る。
【００１０】上記仮接合工程における超音波の加振出力
を１バンプ当たり３０〜８０ｍＷにすること、仮接合工
程における超音波の加振時間を１０〜１００ｍ秒にする
ことにより、半導体素子への悪影響を回避しつつ接合部
の酸化膜を除去して金属融着させる最適の加振出力及び
加振時間となる。
を１バンプ当たり３０〜８０ｍＷにすること、仮接合工
程における超音波の加振時間を１０〜１００ｍ秒にする
ことにより、半導体素子への悪影響を回避しつつ接合部
の酸化膜を除去して金属融着させる最適の加振出力及び
加振時間となる。
【００１１】上記仮接合工程における超音波加振を回路
基板側から行うことにより、半導体素子への悪影響をよ
り軽減させることができる。
基板側から行うことにより、半導体素子への悪影響をよ
り軽減させることができる。
【００１２】上記仮接合工程における接合部の加熱温度
を半導体素子側が３００〜４００℃、回路基板側が１５
０〜２５０℃とすることにより、半導体素子への悪影響
を回避しつつ接合部の酸化膜を除去して金属融着を促進
させる最適の加熱温度となる。
を半導体素子側が３００〜４００℃、回路基板側が１５
０〜２５０℃とすることにより、半導体素子への悪影響
を回避しつつ接合部の酸化膜を除去して金属融着を促進
させる最適の加熱温度となる。
【００１３】上記本接合工程における加熱温度を２００
〜４００℃とすること、本接合工程における加熱時間を
６０〜１２０秒とすることにより、半導体素子への悪影
響を回避し、接合部の合金化して接合するに最適の加熱
温度及び加熱時間となる。
〜４００℃とすること、本接合工程における加熱時間を
６０〜１２０秒とすることにより、半導体素子への悪影
響を回避し、接合部の合金化して接合するに最適の加熱
温度及び加熱時間となる。
【００１４】本願の第２発明は、上記目的を達成するた
め、素子電極上に回路基板との接続のためのバンプが形
成された半導体素子を前記回路基板の実装位置に配設
し、前記バンプと回路基板上に形成された基板電極とを
接合した後、前記半導体素子に密閉封止処理を施し、半
導体素子を回路基板に実装する半導体素子の実装方法に
おいて、前記バンプが所定金属材料の積層構造により形
成され、前記基板電極上に所定金属材料からなる接合パ
ッドが形成されてなり、加熱した前記バンプと加熱した
前記接合パッドとを当接させた接合部を所定温度に飽和
させるプリヒート工程と、前記接合部に加熱と超音波加
振とを加えて前記接合部を金属融着させる仮接合工程
と、金属融着状態にある前記接合部を所定温度に加熱し
て金属拡散により前記接合部を接合する本接合工程と、
この各工程により回路基板に接合された半導体素子を密
閉封止するキャップを取り付ける封止工程とを行うこと
により回路基板に半導体素子を実装することを特徴とす
る。
め、素子電極上に回路基板との接続のためのバンプが形
成された半導体素子を前記回路基板の実装位置に配設
し、前記バンプと回路基板上に形成された基板電極とを
接合した後、前記半導体素子に密閉封止処理を施し、半
導体素子を回路基板に実装する半導体素子の実装方法に
おいて、前記バンプが所定金属材料の積層構造により形
成され、前記基板電極上に所定金属材料からなる接合パ
ッドが形成されてなり、加熱した前記バンプと加熱した
前記接合パッドとを当接させた接合部を所定温度に飽和
させるプリヒート工程と、前記接合部に加熱と超音波加
振とを加えて前記接合部を金属融着させる仮接合工程
と、金属融着状態にある前記接合部を所定温度に加熱し
て金属拡散により前記接合部を接合する本接合工程と、
この各工程により回路基板に接合された半導体素子を密
閉封止するキャップを取り付ける封止工程とを行うこと
により回路基板に半導体素子を実装することを特徴とす
る。
【００１５】この実装方法では、バンプの構造が従来構
造のような比較的柔らかな材質で形成されていないの
で、半導体素子の電気的検査時に検査プローブを当接さ
せてもプローブ汚染を生じさせない。また、基板電極上
に接合パッドが形成されるので、上記実装方法を用いた
ときの接合が容易になされる。
造のような比較的柔らかな材質で形成されていないの
で、半導体素子の電気的検査時に検査プローブを当接さ
せてもプローブ汚染を生じさせない。また、基板電極上
に接合パッドが形成されるので、上記実装方法を用いた
ときの接合が容易になされる。
【００１６】上記バンプを、素子電極上にＴｉ層を設
け、このＴｉ層の上にＮｉ層を形成させ、露出する表面
全体にＡｕ層を形成して構成することにより、Ｔｉ層は
素子電極とＮｉ層との間における金属間化合物生成を防
止する。また、Ｎｉ層はバンプ高さを所要高さに形成す
ることに寄与すると共に熱的信頼性を確保する。また、
Ａｕ層はパンプの腐食に対する信頼性を確保する。
け、このＴｉ層の上にＮｉ層を形成させ、露出する表面
全体にＡｕ層を形成して構成することにより、Ｔｉ層は
素子電極とＮｉ層との間における金属間化合物生成を防
止する。また、Ｎｉ層はバンプ高さを所要高さに形成す
ることに寄与すると共に熱的信頼性を確保する。また、
Ａｕ層はパンプの腐食に対する信頼性を確保する。
【００１７】上記バンプを形成するＴｉ層の厚さが０．
１〜０．５μｍ、Ｎｉ層の厚さが５〜１５μｍ、Ａｕ層
の厚さが１〜３μｍに形成すると、コスト高になること
を抑えて、Ｔｉ層による金属間化合物生成の防止、Ｎｉ
層による熱的衝撃からの緩衝効果、Ａｕ層による腐食に
対する信頼性を確保するのに最適の構成とすることがで
きる。
１〜０．５μｍ、Ｎｉ層の厚さが５〜１５μｍ、Ａｕ層
の厚さが１〜３μｍに形成すると、コスト高になること
を抑えて、Ｔｉ層による金属間化合物生成の防止、Ｎｉ
層による熱的衝撃からの緩衝効果、Ａｕ層による腐食に
対する信頼性を確保するのに最適の構成とすることがで
きる。
【００１８】上記接合パッドを基板電極上にＳｎ、Ｐ
ｂ、Ａｇ、Ｂｉ、Ｉｎ、Ｓｂのいずれか１種類以上の金
属により形成することにより、これらが半導体材料への
拡散を発生させる温度より低温で溶融する材料であるた
め、半導体素子の特性に変化を与えることが防止でき
る。
ｂ、Ａｇ、Ｂｉ、Ｉｎ、Ｓｂのいずれか１種類以上の金
属により形成することにより、これらが半導体材料への
拡散を発生させる温度より低温で溶融する材料であるた
め、半導体素子の特性に変化を与えることが防止でき
る。
【００１９】上記接合パッドの周囲に接合パッドの溶出
を防止する溶出防止壁を形成することにより、接合金属
の不要部位への溶出を防止し、接合状態を安定させるこ
とができる。
を防止する溶出防止壁を形成することにより、接合金属
の不要部位への溶出を防止し、接合状態を安定させるこ
とができる。
【００２０】上記溶出防止壁を２〜５μｍの高さに形成
することにより、接合金属の溶出防止が可能にしてバン
プと接合パッドとの接合を阻害しない最適の状態を得る
ことができる。
することにより、接合金属の溶出防止が可能にしてバン
プと接合パッドとの接合を阻害しない最適の状態を得る
ことができる。
【００２１】上記溶出防止壁を接合パッドが溶融した溶
融金属との濡れ性の悪い絶縁材料により形成することに
よって、溶出した接合金属が溶出防止壁に付着せず、溶
出防止が容易となる。
融金属との濡れ性の悪い絶縁材料により形成することに
よって、溶出した接合金属が溶出防止壁に付着せず、溶
出防止が容易となる。
【００２２】上記キャップを絶縁材料で形成し、その内
面または外面に導体層を形成し、この導体層を回路基板
上の接地電位部位に接続することにより、半導体素子を
密閉封止して吸湿に対する信頼性を確保するキャップ
に、静電シールドの効果を付与させることができる。
面または外面に導体層を形成し、この導体層を回路基板
上の接地電位部位に接続することにより、半導体素子を
密閉封止して吸湿に対する信頼性を確保するキャップ
に、静電シールドの効果を付与させることができる。
【００２３】上記キャップを金属材料で形成し、キャッ
プを回路基板上の接地電位部位に接続することにより、
半導体素子を密閉封止して吸湿に対する信頼性を確保す
るキャップに、静電シールドの効果を付与させることが
できる。
プを回路基板上の接地電位部位に接続することにより、
半導体素子を密閉封止して吸湿に対する信頼性を確保す
るキャップに、静電シールドの効果を付与させることが
できる。
【００２４】上記キャップの表面上にフィン状の凹凸を
形成することにより、半導体素子を密閉封止して吸湿に
対する信頼性を確保するキャップの表面積が増加するこ
とになり、半導体素子が動作中に発生させる熱量の外部
放散を容易にすることができる。
形成することにより、半導体素子を密閉封止して吸湿に
対する信頼性を確保するキャップの表面積が増加するこ
とになり、半導体素子が動作中に発生させる熱量の外部
放散を容易にすることができる。
【００２５】
【発明の実施の形態】以下、添付図面を参照して本発明
の一実施形態について説明し、本発明の理解に供する。
尚、以下の実施形態は本発明を具体化した一例であっ
て、本発明の技術的範囲を限定するものではない。
の一実施形態について説明し、本発明の理解に供する。
尚、以下の実施形態は本発明を具体化した一例であっ
て、本発明の技術的範囲を限定するものではない。
【００２６】図１（ａ）〜（ｄ）は、回路基板４への半
導体素子１の実装方法を順を追って示すものである。図
１（ａ）において、半導体素子１の電極（図示せず）に
はバンプ２が形成され、回路基板４の基板電極５上には
接合パッド６が形成されている。半導体素子１は図１
（ａ）に示すように、真空吸引ノズルなどの実装治具３
により吸着保持され、基板固定ステージ（図示せず）に
より所定位置に固定された回路基板４上の実装位置に移
動し、バンプ２と接合パッド６とを当接させる。
導体素子１の実装方法を順を追って示すものである。図
１（ａ）において、半導体素子１の電極（図示せず）に
はバンプ２が形成され、回路基板４の基板電極５上には
接合パッド６が形成されている。半導体素子１は図１
（ａ）に示すように、真空吸引ノズルなどの実装治具３
により吸着保持され、基板固定ステージ（図示せず）に
より所定位置に固定された回路基板４上の実装位置に移
動し、バンプ２と接合パッド６とを当接させる。
【００２７】前記実装治具３は所定温度に加熱されてお
り、回路基板４も所定温度に加熱されている。このプリ
ヒート工程は、実装治具３側からの加熱温度を３００〜
４００℃、回路基板４側からの加熱温度は１５０〜２５
０℃で、加熱時間を１〜５秒とすることにより、バンプ
２と接合パッド６とが当接した接合部を所定温度に飽和
させる。前記加熱温度及び加熱時間以上の加熱は接合パ
ッド６上の酸化膜を厚くさせるだけでなく、半導体素子
１の電気特性を変化させる悪影響を及ぼし、実装時間を
無駄に増加させてしまうことになる。
り、回路基板４も所定温度に加熱されている。このプリ
ヒート工程は、実装治具３側からの加熱温度を３００〜
４００℃、回路基板４側からの加熱温度は１５０〜２５
０℃で、加熱時間を１〜５秒とすることにより、バンプ
２と接合パッド６とが当接した接合部を所定温度に飽和
させる。前記加熱温度及び加熱時間以上の加熱は接合パ
ッド６上の酸化膜を厚くさせるだけでなく、半導体素子
１の電気特性を変化させる悪影響を及ぼし、実装時間を
無駄に増加させてしまうことになる。
【００２８】次に、上記加熱温度及び加熱時間を維持し
つつ、超音波加振を加えてバンプ２と接合パッド６との
接合部を仮接合する仮接合工程を実施する。この仮接合
工程では、図１（ｂ）に示すように、実装治具３側から
超音波振動を加える。仮接合時の加熱温度は、実装治具
３側が３００〜４００℃、基板４の固定ステージ側が１
５０〜２５０℃が適切な温度であり、前記温度より低い
温度では仮接合は不可能であり、逆に高い温度では半導
体素子１の電気特性を変化させてしまったり、前記接合
パッド６上の酸化膜が厚くなってしまい仮接合が不可能
となる。また、超音波加振の出力は１バンプ当たり３０
〜８０ｍＷで、これより低い出力では仮接合は不可能で
あり、高い出力では半導体素子１にダメージを与えるこ
とになる。更に、超音波の出力時間は１０〜１００ｍ秒
で、これより短い出力時間では仮接合がならず、長い出
力時間では半導体素子１にダメージを与えることにな
る。
つつ、超音波加振を加えてバンプ２と接合パッド６との
接合部を仮接合する仮接合工程を実施する。この仮接合
工程では、図１（ｂ）に示すように、実装治具３側から
超音波振動を加える。仮接合時の加熱温度は、実装治具
３側が３００〜４００℃、基板４の固定ステージ側が１
５０〜２５０℃が適切な温度であり、前記温度より低い
温度では仮接合は不可能であり、逆に高い温度では半導
体素子１の電気特性を変化させてしまったり、前記接合
パッド６上の酸化膜が厚くなってしまい仮接合が不可能
となる。また、超音波加振の出力は１バンプ当たり３０
〜８０ｍＷで、これより低い出力では仮接合は不可能で
あり、高い出力では半導体素子１にダメージを与えるこ
とになる。更に、超音波の出力時間は１０〜１００ｍ秒
で、これより短い出力時間では仮接合がならず、長い出
力時間では半導体素子１にダメージを与えることにな
る。
【００２９】この超音波加振は接合パッド６上の酸化膜
を除去し、バンプ２と接合パッド６との金属融着を容易
にするもので、この状態は図２（ａ）に拡大図示するよ
うに、バンプ２と接合パッド６とが接触し、上記加熱と
超音波加振とにより金属接触から金属融着まで進行させ
る作用がなされる。
を除去し、バンプ２と接合パッド６との金属融着を容易
にするもので、この状態は図２（ａ）に拡大図示するよ
うに、バンプ２と接合パッド６とが接触し、上記加熱と
超音波加振とにより金属接触から金属融着まで進行させ
る作用がなされる。
【００３０】尚、上記超音波加振は、回路基板４側から
行ってもよく、半導体素子１への加振が減少するので、
超音波による半導体素子１への悪影響を減少させること
ができる。
行ってもよく、半導体素子１への加振が減少するので、
超音波による半導体素子１への悪影響を減少させること
ができる。
【００３１】上記仮接合工程の後、図１（ｃ）に示すよ
うに、加熱温度２００〜４００℃、加熱時間６０〜１２
０秒で加熱することにより、金属融着状態のバンプ２と
接合パッド６との間の接合部に金属拡散による両者間の
合金化が生じ、信頼性の高い接合による本接合がなされ
る。この本接合工程における前記加熱温度は、２００℃
以下では前記合金化がなされず、４００℃以上では半導
体素子１の電気特性を変化させる悪影響を及ぼす。ま
た、加熱時間は６０〜１２０秒で、これより短い加熱時
間では合金化が不十分となり、長いと実装時間が長くな
り過ぎるので、この加熱時間が最適である。この加熱に
より図２（ｂ）に示すように、仮接合工程により密着し
たバンプ２から接合パッド６への金属拡散が起こり、両
者間の合金化が促進されて信頼性の高い接合がなされ
る。
うに、加熱温度２００〜４００℃、加熱時間６０〜１２
０秒で加熱することにより、金属融着状態のバンプ２と
接合パッド６との間の接合部に金属拡散による両者間の
合金化が生じ、信頼性の高い接合による本接合がなされ
る。この本接合工程における前記加熱温度は、２００℃
以下では前記合金化がなされず、４００℃以上では半導
体素子１の電気特性を変化させる悪影響を及ぼす。ま
た、加熱時間は６０〜１２０秒で、これより短い加熱時
間では合金化が不十分となり、長いと実装時間が長くな
り過ぎるので、この加熱時間が最適である。この加熱に
より図２（ｂ）に示すように、仮接合工程により密着し
たバンプ２から接合パッド６への金属拡散が起こり、両
者間の合金化が促進されて信頼性の高い接合がなされ
る。
【００３２】以上の接合工程が完了した後、図１（ｄ）
に示すように半導体素子１を覆うキャップ７を取り付
け、回路基板４上に装着された半導体素子１の密封性を
高めて吸湿に対する信頼性の向上を図る。
に示すように半導体素子１を覆うキャップ７を取り付
け、回路基板４上に装着された半導体素子１の密封性を
高めて吸湿に対する信頼性の向上を図る。
【００３３】次に、上記実装方法を実施するための実装
構造について説明する。
構造について説明する。
【００３４】図３は半導体素子１に形成されたバンプ２
の構造を示す断面図で、半導体素子１に設けられた素子
電極８上にＴｉ層９が形成され、このＴｉ層９の上にＮ
ｉ層１１、更にＮｉ層１１の表面を覆ってＡｕ層１２が
形成され、パンプ２が構成されている。前記Ｔｉ層９
は、素子電極８とＮｉ層１１との間の金属化合物の生成
を防止する作用をなし、Ｎｉ層１１は実装時に必要な実
装高さを得ると共に熱衝撃に対する信頼性の向上の作用
をなし、Ａｕ層１２は前記Ｎｉ層１１が酸化腐食される
ことを防止する作用をなす。
の構造を示す断面図で、半導体素子１に設けられた素子
電極８上にＴｉ層９が形成され、このＴｉ層９の上にＮ
ｉ層１１、更にＮｉ層１１の表面を覆ってＡｕ層１２が
形成され、パンプ２が構成されている。前記Ｔｉ層９
は、素子電極８とＮｉ層１１との間の金属化合物の生成
を防止する作用をなし、Ｎｉ層１１は実装時に必要な実
装高さを得ると共に熱衝撃に対する信頼性の向上の作用
をなし、Ａｕ層１２は前記Ｎｉ層１１が酸化腐食される
ことを防止する作用をなす。
【００３５】前記Ｔｉ層９の厚さは０．１〜０．５μ
ｍ、Ｎｉ層１１の厚さは５〜１５μｍ、Ａｕ層１２の厚
さは１〜３μｍが適当である。この厚さは、Ｔｉ層９を
０．１μｍよりも薄くするとＴｉ層９内の空孔から金属
化合物を発生させる。また、Ｎｉ層１１を５μｍ以上に
することにより熱衝撃に対する緩衝効果が得られる。更
に、Ａｕ層１２は１μｍ以上であれば腐食に対する信頼
性を確保することができる。これらの厚さを大きくして
もよいが、いずれもコスト高を招くことになるため、前
記した各層の厚さの範囲が最適である。
ｍ、Ｎｉ層１１の厚さは５〜１５μｍ、Ａｕ層１２の厚
さは１〜３μｍが適当である。この厚さは、Ｔｉ層９を
０．１μｍよりも薄くするとＴｉ層９内の空孔から金属
化合物を発生させる。また、Ｎｉ層１１を５μｍ以上に
することにより熱衝撃に対する緩衝効果が得られる。更
に、Ａｕ層１２は１μｍ以上であれば腐食に対する信頼
性を確保することができる。これらの厚さを大きくして
もよいが、いずれもコスト高を招くことになるため、前
記した各層の厚さの範囲が最適である。
【００３６】図４は回路基板４上に形成された基板電極
５の断面図で、基板電極５上に前記パンプ２と基板電極
５とを接合するための接合パッド６が形成されている。
この接合パッド６は、Ｓｎ／Ｐｂ、Ｓｎ、Ｓｎ／Ａｇの
うち、いずれかの金属材料により形成される。これらの
金属材料は、上記実装方法を実施したときの加熱温度で
溶融し、基板電極５とバンプ２とを接合させる。この接
合パッド６を形成する金属材料は、半導体材料への拡散
が発生する温度より低温で溶融するため、実装時に半導
体素子１の電気特性を変化させることがない。
５の断面図で、基板電極５上に前記パンプ２と基板電極
５とを接合するための接合パッド６が形成されている。
この接合パッド６は、Ｓｎ／Ｐｂ、Ｓｎ、Ｓｎ／Ａｇの
うち、いずれかの金属材料により形成される。これらの
金属材料は、上記実装方法を実施したときの加熱温度で
溶融し、基板電極５とバンプ２とを接合させる。この接
合パッド６を形成する金属材料は、半導体材料への拡散
が発生する温度より低温で溶融するため、実装時に半導
体素子１の電気特性を変化させることがない。
【００３７】図５は前記接合パッド６が形成された回路
基板４の断面図で、上記実装方法を実施する上における
有効な構造を示している。前記したように接合パッド６
が溶融したとき、必要外の場所に溶融金属が流出しない
ように、同図に示すように、基板電極５上に形成された
接合パッド６の周囲に溶出防止壁１３を形成して構成さ
れている。この溶出防止壁１３は、高分子材料、ガラ
ス、セラミック等の絶縁材料によって、高さ２〜５μｍ
の範囲に形成される。前記絶縁材料は接合パッド６が溶
融した溶融金属との濡れ性が悪く、溶出防止に効果的に
作用すると共に、バンプ２と接合パッド６との接合のた
めのフィレット形成を容易にさせる。
基板４の断面図で、上記実装方法を実施する上における
有効な構造を示している。前記したように接合パッド６
が溶融したとき、必要外の場所に溶融金属が流出しない
ように、同図に示すように、基板電極５上に形成された
接合パッド６の周囲に溶出防止壁１３を形成して構成さ
れている。この溶出防止壁１３は、高分子材料、ガラ
ス、セラミック等の絶縁材料によって、高さ２〜５μｍ
の範囲に形成される。前記絶縁材料は接合パッド６が溶
融した溶融金属との濡れ性が悪く、溶出防止に効果的に
作用すると共に、バンプ２と接合パッド６との接合のた
めのフィレット形成を容易にさせる。
【００３８】続いて、半導体素子１が回路基板４上に接
合された後、半導体素子１を密閉封止するためのキャッ
プ７の構造について説明する。
合された後、半導体素子１を密閉封止するためのキャッ
プ７の構造について説明する。
【００３９】従来では半導体素子を密閉封止するために
樹脂モールドが多く採用されるが、本実施形態では、半
導体素子１を覆うキャップ７を用いて半導体素子１を密
封し、吸湿等に対する信頼性の確保を得ている。この構
成によれば、樹脂モールドにより電極間の浮遊容量の発
生が少なく、回路動作の安定を図ることができる。この
キャップ７の形成材料は、樹脂、セラミック、ガラス、
金属のいずれかを採用することができる。
樹脂モールドが多く採用されるが、本実施形態では、半
導体素子１を覆うキャップ７を用いて半導体素子１を密
封し、吸湿等に対する信頼性の確保を得ている。この構
成によれば、樹脂モールドにより電極間の浮遊容量の発
生が少なく、回路動作の安定を図ることができる。この
キャップ７の形成材料は、樹脂、セラミック、ガラス、
金属のいずれかを採用することができる。
【００４０】図６はキャップ７の一実施形態を示す断面
図で、絶縁材料からなるキャップ本体７ａの内面には導
体層１５が形成されている。この導体層１５は、図７に
示すように回路基板４上の接地電位部位に接続すること
により、キャップ７は静電シールドの効果も備えること
になる。前記導電層１５はキャップ本体７ａの外面に形
成しても、同様の作用効果は発揮させ得る。また、キャ
ップ７を金属材料で形成したときには、導電層１５の形
成は不要で、キャップ７自体を接地接続することで同様
の作用効果が発揮される。
図で、絶縁材料からなるキャップ本体７ａの内面には導
体層１５が形成されている。この導体層１５は、図７に
示すように回路基板４上の接地電位部位に接続すること
により、キャップ７は静電シールドの効果も備えること
になる。前記導電層１５はキャップ本体７ａの外面に形
成しても、同様の作用効果は発揮させ得る。また、キャ
ップ７を金属材料で形成したときには、導電層１５の形
成は不要で、キャップ７自体を接地接続することで同様
の作用効果が発揮される。
【００４１】図８はキャップ７の別なる実施形態を示す
断面図で、キャップ７の表面にフィン状の凹凸１７が形
成されている。このような形状により、キャップ７の表
面積が増加するので、半導体素子１が動作中に発生する
熱の外部放散が効果的になされる。この構造は熱量発生
の比較的大きな半導体素子１を安定動作させるのに効果
的である。
断面図で、キャップ７の表面にフィン状の凹凸１７が形
成されている。このような形状により、キャップ７の表
面積が増加するので、半導体素子１が動作中に発生する
熱の外部放散が効果的になされる。この構造は熱量発生
の比較的大きな半導体素子１を安定動作させるのに効果
的である。
【００４２】上記実施形態に示した実装方法は、以下に
示す具体的データにより接合強度、実装性能の確認によ
り立証できた。
示す具体的データにより接合強度、実装性能の確認によ
り立証できた。
【００４３】６個の素子電極を有する半導体素子１の各
素子電極８に、図３に示した構造でそれぞれにバンプ２
をメッキ法により形成した。素子電極８の材質はＡｌ
で、Ｔｉ層９は０，５μｍ、Ｎｉ層１１は１２μｍ、Ａ
ｕ層１２は３μｍとした。
素子電極８に、図３に示した構造でそれぞれにバンプ２
をメッキ法により形成した。素子電極８の材質はＡｌ
で、Ｔｉ層９は０，５μｍ、Ｎｉ層１１は１２μｍ、Ａ
ｕ層１２は３μｍとした。
【００４４】一方、セラミック基板上に配線及び基板電
極５が形成された回路基板４には、図４に示したような
構造に、基板電極５上に接合パッド６が形成されるよう
に、メッキ法によりＳｎを５μｍ厚に形成した。
極５が形成された回路基板４には、図４に示したような
構造に、基板電極５上に接合パッド６が形成されるよう
に、メッキ法によりＳｎを５μｍ厚に形成した。
【００４５】上記実装構造に形成した半導体素子１を、
図１（ａ）〜（ｄ）に示した実装方法により回路基板４
に実装した。３５０℃に加熱した実装治具３により半導
体素子１を吸着し、２００℃に加熱された回路基板４の
所定位置に移動して、バンプ２と接合パッド６とを当接
させた。この当接状態で１秒待機して、接合部の温度を
２３０〜２５０℃に飽和させるプリヒート工程を行っ
た。次に、１バンプ当たり５０ｍＷ、出力時間５０ｍ秒
で超音波加振を接合部に加える仮接合工程を行った。次
いで、回路基板４に加熱温度２８０℃、加熱時間５０ｍ
秒で加熱し、バンプ２と接合パッド６との本接合工程を
行った。最後に、半導体素子１にキャップ７を被せ、回
路基板４に熱硬化性接着剤に２００℃の温度を加えて固
定し密封封止した。
図１（ａ）〜（ｄ）に示した実装方法により回路基板４
に実装した。３５０℃に加熱した実装治具３により半導
体素子１を吸着し、２００℃に加熱された回路基板４の
所定位置に移動して、バンプ２と接合パッド６とを当接
させた。この当接状態で１秒待機して、接合部の温度を
２３０〜２５０℃に飽和させるプリヒート工程を行っ
た。次に、１バンプ当たり５０ｍＷ、出力時間５０ｍ秒
で超音波加振を接合部に加える仮接合工程を行った。次
いで、回路基板４に加熱温度２８０℃、加熱時間５０ｍ
秒で加熱し、バンプ２と接合パッド６との本接合工程を
行った。最後に、半導体素子１にキャップ７を被せ、回
路基板４に熱硬化性接着剤に２００℃の温度を加えて固
定し密封封止した。
【００４６】上記実装方法を用いて実装した半導体素子
１を回路基板４から引き剥がすテストを行ったとき、バ
ンプ接合強度は１バンプ当たり３０ｇｆ以上であること
が確認され、これを越える引き剥がし動作では半導体素
子自体が破壊された。即ち、接合強度は半導体素子強度
よりも大きいことが示され、充分な接合強度であること
がわかる。これは従来のフラックスを用いた加熱接合の
強度と同等である。
１を回路基板４から引き剥がすテストを行ったとき、バ
ンプ接合強度は１バンプ当たり３０ｇｆ以上であること
が確認され、これを越える引き剥がし動作では半導体素
子自体が破壊された。即ち、接合強度は半導体素子強度
よりも大きいことが示され、充分な接合強度であること
がわかる。これは従来のフラックスを用いた加熱接合の
強度と同等である。
【００４７】図５に示したような接合パッド６の周囲に
溶出防止壁１３を形成する実装構造は、エポキシ系樹脂
の印刷、硬化により接合パッド６の周囲に３μｍ高さの
溶出防止壁１３を硬化温度１５０℃で形成した。溶出防
止壁１３を形成しない場合では接合パッド６の溶出がみ
られ、バンプ２の側面へのフィレットの形成が不十分で
あったが、溶出防止壁１３の形成により溶出が発生しな
いため、バンプ２の側面へのＳｎのフィレットの形成が
確実になされており、接合信頼性の向上が確認された。
溶出防止壁１３を形成する実装構造は、エポキシ系樹脂
の印刷、硬化により接合パッド６の周囲に３μｍ高さの
溶出防止壁１３を硬化温度１５０℃で形成した。溶出防
止壁１３を形成しない場合では接合パッド６の溶出がみ
られ、バンプ２の側面へのフィレットの形成が不十分で
あったが、溶出防止壁１３の形成により溶出が発生しな
いため、バンプ２の側面へのＳｎのフィレットの形成が
確実になされており、接合信頼性の向上が確認された。
【００４８】図７に示したようなキャップ構造は、キャ
ップ７をセラミックにより形成し、その内面及び回路基
板４上の配線との接合部位に、Ｐｂ、Ｃｕ、Ｎｉ、Ａｕ
の順に導体層１５をメッキ法により形成した。また、接
地電位に接続された配線上にはＳｎをメッキ法により形
成させた。この状態でキャップ７を所定位置に配設し、
加熱温度２８０℃、加熱時間６０秒でＳｎを加熱するこ
とにより溶融させ、導電層１５と配線とを接続したとこ
ろ、静電シールドの効果が達成されることが確認でき
た。また、キャップ７に図８に示したようなフィン状の
凹凸１７を形成した場合には、半導体素子１の熱放散が
促進されるため、動作中の温度上昇が３０℃以内に抑制
されることが確認された。
ップ７をセラミックにより形成し、その内面及び回路基
板４上の配線との接合部位に、Ｐｂ、Ｃｕ、Ｎｉ、Ａｕ
の順に導体層１５をメッキ法により形成した。また、接
地電位に接続された配線上にはＳｎをメッキ法により形
成させた。この状態でキャップ７を所定位置に配設し、
加熱温度２８０℃、加熱時間６０秒でＳｎを加熱するこ
とにより溶融させ、導電層１５と配線とを接続したとこ
ろ、静電シールドの効果が達成されることが確認でき
た。また、キャップ７に図８に示したようなフィン状の
凹凸１７を形成した場合には、半導体素子１の熱放散が
促進されるため、動作中の温度上昇が３０℃以内に抑制
されることが確認された。
【００４９】
【発明の効果】以上の説明の通り本願の第１発明に係る
半導体素子の実装方法によれば、プリヒート工程は次の
仮接合工程における金属融着を容易になさせる作用をな
し、仮接合工程は加熱と超音波加振とにより接合部に金
属融着を生じさせて接合部を仮接合する作用をなし、接
合部に金属融着が生じた状態で加熱することにより金属
拡散が促進され、バンプと基板電極とが接合する本接合
工程がなされる。以上の工程により半導体素子は回路基
板に取り付けられるので、半導体素子をキャップで密閉
封止することにより半導体素子の実装が完了する。この
実装方法では従来方法におけるフラックスの使用がない
ので、腐食やフラックス洗浄の設備やコストを削減する
ことができる。
半導体素子の実装方法によれば、プリヒート工程は次の
仮接合工程における金属融着を容易になさせる作用をな
し、仮接合工程は加熱と超音波加振とにより接合部に金
属融着を生じさせて接合部を仮接合する作用をなし、接
合部に金属融着が生じた状態で加熱することにより金属
拡散が促進され、バンプと基板電極とが接合する本接合
工程がなされる。以上の工程により半導体素子は回路基
板に取り付けられるので、半導体素子をキャップで密閉
封止することにより半導体素子の実装が完了する。この
実装方法では従来方法におけるフラックスの使用がない
ので、腐食やフラックス洗浄の設備やコストを削減する
ことができる。
【００５０】また、本願の第２発明に係る半導体素子の
実装方法によれば、バンプの構造が従来構造のような比
較的柔らかな材質で形成されていないので、半導体素子
の電気的検査時に検査プローブを当接させてもプローブ
汚染を生じさせない。また、基板電極上に接合パッドが
形成されるので、上記実装方法を用いたときの接合が容
易になされる。
実装方法によれば、バンプの構造が従来構造のような比
較的柔らかな材質で形成されていないので、半導体素子
の電気的検査時に検査プローブを当接させてもプローブ
汚染を生じさせない。また、基板電極上に接合パッドが
形成されるので、上記実装方法を用いたときの接合が容
易になされる。
【図１】本発明の半導体素子の実装方法の一例の手順を
示す説明図である。
示す説明図である。
【図２】同実装方法による接合部の状態変化を説明する
もので、（ａ）は仮接合時の状態、（ｂ）は本接合時の
状態である。
もので、（ａ）は仮接合時の状態、（ｂ）は本接合時の
状態である。
【図３】そのバンプの一実施形態を示す断面図である。
【図４】その接合パッドの一実施形態を示す断面図であ
る。
る。
【図５】その接合パッド周囲に形成する溶出防止壁の実
施形態を示す断面図である。
施形態を示す断面図である。
【図６】そのキャップの一実施形態を示す断面図であ
る。
る。
【図７】そのキャップの装着構造を示す断面図である。
【図８】そのキャップの別実施形態を示す断面図であ
る。
る。
【図９】従来技術になる実装方法を示す断面図である。
１ 半導体素子 ２ バンプ ４ 回路基板 ５ 基板電極 ６ 接合パッド ７ キャップ ８ 素子電極 １３ 溶出防止壁 １５ 導体層 １７ フィン状の凹凸
Claims (19)
- 【請求項１】 素子電極上に回路基板との接続のための
バンプが形成された半導体素子を前記回路基板の実装位
置に配設し、前記バンプと回路基板上に形成された基板
電極とを接合した後、前記半導体素子に密閉封止処理を
施し、半導体素子を回路基板に実装する半導体素子の実
装方法において、加熱した前記バンプと加熱した前記基
板電極とを当接させた接合部を所定温度に飽和させるプ
リヒート工程と、前記接合部に加熱と超音波加振とを加
えて前記接合部を金属融着させる仮接合工程と、金属融
着状態にある前記接合部を所定温度に加熱して金属拡散
を促進させて接合する本接合工程と、回路基板に接合さ
れた半導体素子を密閉封止するキャップを取り付ける封
止工程とを行って回路基板に半導体素子を実装すること
を特徴とする半導体素子の実装方法。 - 【請求項２】 プリヒート工程における加熱温度が、半
導体素子側が３００〜４００℃、回路基板側が１５０〜
２５０℃であることを特徴とする請求項１記載の半導体
素子の実装方法。 - 【請求項３】 プリヒート工程における加熱時間が、１
〜５秒であることを特徴とする請求項２記載の半導体素
子の実装方法。 - 【請求項４】 仮接合工程における超音波の加振出力
が、１バンプ当たり３０〜８０ｍＷであることを特徴と
する請求項１記載の半導体素子の実装方法。 - 【請求項５】 仮接合工程における超音波の加振時間
が、１０〜１００ｍ秒であることを特徴とする請求項４
記載の半導体素子の実装方法。 - 【請求項６】 仮接合工程における超音波加振を、回路
基板側から行うことを特徴とする請求項１、４または６
記載の半導体素子の実装方法。 - 【請求項７】 仮接合工程における接合部の加熱温度
が、半導体素子側が３００〜４００℃、回路基板側が１
５０〜２５０℃であることを特徴とする請求項１、４、
５または６記載の半導体素子の実装方法。 - 【請求項８】 本接合工程における加熱温度が、２００
〜４００℃であることを特徴とする請求項１記載の半導
体素子の実装方法。 - 【請求項９】 本接合工程における加熱時間が、６０〜
１２０秒であることを特徴とする請求項８記載の半導体
素子の実装方法。 - 【請求項１０】 素子電極上に回路基板との接続のため
のバンプが形成された半導体素子を前記回路基板の実装
位置に配設し、前記バンプと回路基板上に形成された基
板電極とを接合した後、前記半導体素子に密閉封止処理
を施し、半導体素子を回路基板に実装する半導体素子の
実装方法において、前記バンプが所定金属材料の積層構
造により形成され、前記基板電極上に所定金属材料から
なる接合パッドが形成されてなり、加熱した前記バンプ
と加熱した前記接合パッドとを当接させた接合部を所定
温度に飽和させるプリヒート工程と、前記接合部に加熱
と超音波加振とを加えて前記接合部を金属融着させる仮
接合工程と、金属融着状態にある前記接合部を所定温度
に加熱して金属拡散により前記接合部を接合する本接合
工程と、この各工程により回路基板に接合された半導体
素子を密閉封止するキャップを取り付ける封止工程とを
行うことにより回路基板に半導体素子を実装することを
特徴とする半導体素子の実装方法。 - 【請求項１１】 バンプが、素子電極上にＴｉ層を設
け、このＴｉ層の上にＮｉ層を形成させ、露出する表面
全体にＡｕ層を形成してなることを特徴とする請求項１
０記載の半導体素子の実装方法。 - 【請求項１２】 バンプを形成するＴｉ層の厚さが０．
１〜０．５μｍ、Ｎｉ層の厚さが５〜１５μｍ、Ａｕ層
の厚さが１〜３μｍであることを特徴とする請求項１１
記載の半導体素子の実装方法。 - 【請求項１３】 接合パッドが、基板電極上にＳｎ、Ｐ
ｂ、Ａｇ、Ｂｉ、Ｉｎ、Ｓｂのいずれか１種類以上の金
属により形成されてなることを特徴とする請求項１０記
載の半導体素子の実装方法。 - 【請求項１４】 接合パッドの周囲に接合パッドの溶出
を防止する溶出防止壁を形成したことを特徴とする請求
項１０または１３記載の半導体素子の実装方法。 - 【請求項１５】 溶出防止壁が、２〜５μｍの高さに形
成されてなることを特徴とする請求項１４記載の半導体
素子の実装方法。 - 【請求項１６】 溶出防止壁が、接合パッドが溶融した
溶融金属との濡れ性の悪い絶縁材料により形成されてな
ることを特徴とする請求項１４または１５記載の半導体
素子の実装方法。 - 【請求項１７】 キャップを絶縁材料により形成し、そ
の内面または外面に導体層を形成し、この導体層を回路
基板上の接地電位部位に接続させてなることを特徴とす
る請求項１０記載の半導体素子の実装方法。 - 【請求項１８】 キャップを金属材料で形成し、このキ
ャップを回路基板上の接地電位部位に接続させてなるこ
とを特徴とする請求項１０記載の半導体素子の実装方
法。 - 【請求項１９】 キャップの表面上にフィン状の凹凸が
形成されてなることを特徴とする請求項１０、１７また
は１８記載の半導体素子の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05502597A JP3811248B2 (ja) | 1997-03-10 | 1997-03-10 | 半導体素子の基板への接合方法及び実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05502597A JP3811248B2 (ja) | 1997-03-10 | 1997-03-10 | 半導体素子の基板への接合方法及び実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10256309A true JPH10256309A (ja) | 1998-09-25 |
| JP3811248B2 JP3811248B2 (ja) | 2006-08-16 |
Family
ID=12987137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05502597A Expired - Fee Related JP3811248B2 (ja) | 1997-03-10 | 1997-03-10 | 半導体素子の基板への接合方法及び実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3811248B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005017684A (ja) * | 2003-06-26 | 2005-01-20 | Nec Corp | 光モジュールおよびその製造方法 |
| JP2006128457A (ja) * | 2004-10-29 | 2006-05-18 | Toyoda Gosei Co Ltd | 発光素子および発光装置 |
| KR100864472B1 (ko) | 2006-10-27 | 2008-10-22 | 후지쯔 가부시끼가이샤 | 광학 모듈의 제조 방법 및 제조 장치 |
| JP2009038402A (ja) * | 2008-11-10 | 2009-02-19 | Panasonic Corp | 部品の実装装置 |
| US8017967B2 (en) | 2004-09-09 | 2011-09-13 | Toyoda Gosei Co., Ltd. | Light-emitting element including a fusion-bonding portion on contact electrodes |
-
1997
- 1997-03-10 JP JP05502597A patent/JP3811248B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005017684A (ja) * | 2003-06-26 | 2005-01-20 | Nec Corp | 光モジュールおよびその製造方法 |
| US8017967B2 (en) | 2004-09-09 | 2011-09-13 | Toyoda Gosei Co., Ltd. | Light-emitting element including a fusion-bonding portion on contact electrodes |
| JP2006128457A (ja) * | 2004-10-29 | 2006-05-18 | Toyoda Gosei Co Ltd | 発光素子および発光装置 |
| KR100864472B1 (ko) | 2006-10-27 | 2008-10-22 | 후지쯔 가부시끼가이샤 | 광학 모듈의 제조 방법 및 제조 장치 |
| JP2009038402A (ja) * | 2008-11-10 | 2009-02-19 | Panasonic Corp | 部品の実装装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3811248B2 (ja) | 2006-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3376203B2 (ja) | 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 | |
| JP3303791B2 (ja) | 電子部品の製造方法 | |
| US7486160B2 (en) | Electronic component and manufacturing method thereof | |
| US5909633A (en) | Method of manufacturing an electronic component | |
| KR100236448B1 (ko) | 반도체장치의 전극구조체와 그 형성방법 및 반도체장치의 실장체 및 반도체 장치 | |
| JP3381601B2 (ja) | バンプ付電子部品の実装方法 | |
| JP2000349194A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3356649B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001298051A (ja) | はんだ接続部 | |
| JPH1126922A (ja) | チップ実装方法 | |
| JP3811248B2 (ja) | 半導体素子の基板への接合方法及び実装方法 | |
| JPH10275826A (ja) | 半導体装置およびその製造方法 | |
| JP2003086626A (ja) | 電子部品、その製造方法、電子部品の実装体および実装方法 | |
| JP2010123676A (ja) | 半導体装置の製造方法、半導体装置 | |
| JPH0551179B2 (ja) | ||
| JP3454097B2 (ja) | 電子部品および電子部品の製造方法 | |
| JP2721790B2 (ja) | 半導体装置の封止方法 | |
| JP2848373B2 (ja) | 半導体装置 | |
| JPS58103198A (ja) | 電子部品の取付け方法 | |
| JP3277830B2 (ja) | 電子部品の組立て方法 | |
| JPH02280349A (ja) | バンプの形成方法およびバンプの接続方法 | |
| JPH09153514A (ja) | 半導体ユニット及び半導体素子の実装方法 | |
| JP2001085471A (ja) | 電子部品の実装方法 | |
| JP2001102739A (ja) | チップ部品の実装方法 | |
| JPH10163241A (ja) | 電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040310 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040310 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060419 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060516 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060526 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |