JPH10163317A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH10163317A JPH10163317A JP8317941A JP31794196A JPH10163317A JP H10163317 A JPH10163317 A JP H10163317A JP 8317941 A JP8317941 A JP 8317941A JP 31794196 A JP31794196 A JP 31794196A JP H10163317 A JPH10163317 A JP H10163317A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor device
- interlayer insulating
- metal
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Local Oxidation Of Silicon (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 多層配線構造の半導体装置において、層間絶
縁膜からのメタル配線へのストレスを低くしてコンタク
トホール内のメタルの***の発生の防止を図る。 【解決手段】 下地とする層間絶縁膜7の表面上にメタ
ル配線2を形成し、ストレス値の高いTEOS酸化膜
5、SOG膜3及びストレス値の低いTEOS酸化膜6
を層間絶縁膜として積層する。この後、コンタクトホー
ル4を開孔する。
縁膜からのメタル配線へのストレスを低くしてコンタク
トホール内のメタルの***の発生の防止を図る。 【解決手段】 下地とする層間絶縁膜7の表面上にメタ
ル配線2を形成し、ストレス値の高いTEOS酸化膜
5、SOG膜3及びストレス値の低いTEOS酸化膜6
を層間絶縁膜として積層する。この後、コンタクトホー
ル4を開孔する。
Description
【0001】
【発明の属する技術分野】この発明は、半導体装置及び
その製造方法に関し、特に多層配線構造におけるコンタ
クトホール内でのメタルの***の抑制に関するものであ
る。
その製造方法に関し、特に多層配線構造におけるコンタ
クトホール内でのメタルの***の抑制に関するものであ
る。
【0002】
【従来の技術】従来の多層配線構造におけるコンタクト
ホール4P内でのメタル堆積(***)の抑制方法につい
て、図30〜図36を用いて簡単に説明する。
ホール4P内でのメタル堆積(***)の抑制方法につい
て、図30〜図36を用いて簡単に説明する。
【0003】図30はコンタクトホール内でのメタルの
堆積(***)を表す断面的な模式図であり、又、図31
〜図36はそのようなメタル堆積(***)の発生する製
造工程を示す断面図である。
堆積(***)を表す断面的な模式図であり、又、図31
〜図36はそのようなメタル堆積(***)の発生する製
造工程を示す断面図である。
【0004】図30〜図36において、各参照符号は次
のものを示す。即ち、2Pはメタル配線層(例えばAl
Cu配線)、2PAは上層のメタル配線層、3PはSO
G層(Spin on Glass)、4Pは上層と下層のメタル配
線を接続するコンタクトホール(接続孔)、5Pは層間
絶縁膜(例えばTEOS酸化膜)、7Pは下地となる絶
縁膜(具体的にはSiO2膜)、8Pはタングステン、
9Pはバリアメタル、23,24は、従来の技術の問題
点としているコンタクトホール内でのメタル堆積(隆
起)及びメタル欠損である。
のものを示す。即ち、2Pはメタル配線層(例えばAl
Cu配線)、2PAは上層のメタル配線層、3PはSO
G層(Spin on Glass)、4Pは上層と下層のメタル配
線を接続するコンタクトホール(接続孔)、5Pは層間
絶縁膜(例えばTEOS酸化膜)、7Pは下地となる絶
縁膜(具体的にはSiO2膜)、8Pはタングステン、
9Pはバリアメタル、23,24は、従来の技術の問題
点としているコンタクトホール内でのメタル堆積(隆
起)及びメタル欠損である。
【0005】次に、このようなコンタクトホール内での
メタル堆積(***)がなぜ生じるのかについて、図31
〜図36の製造工程の断面図を用いてその発生過程につ
いて説明する。図31においては、メタル配線形成工程
より以前の工程、つまりトランジスタ等については、図
示及び説明は行なわないことにする。
メタル堆積(***)がなぜ生じるのかについて、図31
〜図36の製造工程の断面図を用いてその発生過程につ
いて説明する。図31においては、メタル配線形成工程
より以前の工程、つまりトランジスタ等については、図
示及び説明は行なわないことにする。
【0006】先ず、最初に、下地となる絶縁膜7P上に
メタル配線の一例としてのAl配線2Pを形成する。こ
の時の形成方法としては、全面にAlCu又はAlSi
Cuをスパッタにより絶縁膜7P上に堆積して、フォト
リソグラフィーにより所定の部分のみレジストを残すエ
ッチングを行い(図31)、そのAl配線2Pを全面的
に覆うような層間絶縁膜5P(2000〜5000オン
グストローム)を堆積する(図32)。例えば、この場
合TEOS酸化膜を使用する。次に、全面的にSOG膜
(Spin on Glass)3Pを塗布すると、図33に示すよ
うに、Al配線2P上に塗布された層間絶縁膜5Pのギ
ャップを埋めることができるようになり、その後にSO
G膜3Pをアニールによって焼結させる。また、Al配
線2Pのオープン領域(メタル配線の間隔が広くなって
いる領域)においても角の部分にSOG膜3Pが溜まっ
て段差が緩やかになる。
メタル配線の一例としてのAl配線2Pを形成する。こ
の時の形成方法としては、全面にAlCu又はAlSi
Cuをスパッタにより絶縁膜7P上に堆積して、フォト
リソグラフィーにより所定の部分のみレジストを残すエ
ッチングを行い(図31)、そのAl配線2Pを全面的
に覆うような層間絶縁膜5P(2000〜5000オン
グストローム)を堆積する(図32)。例えば、この場
合TEOS酸化膜を使用する。次に、全面的にSOG膜
(Spin on Glass)3Pを塗布すると、図33に示すよ
うに、Al配線2P上に塗布された層間絶縁膜5Pのギ
ャップを埋めることができるようになり、その後にSO
G膜3Pをアニールによって焼結させる。また、Al配
線2Pのオープン領域(メタル配線の間隔が広くなって
いる領域)においても角の部分にSOG膜3Pが溜まっ
て段差が緩やかになる。
【0007】次に、全面的に層間絶縁膜6P(1000
0〜25000オングストローム)(この場合TEOS
酸化膜)を堆積した後に、CMP(Chemical Mechanica
l Polishing)法により層間絶縁膜6Pの平坦化を行な
うと、図34に示すような構造になる。ここでのCMP
は、メタル配線の段差の数倍の膜厚だけTEOS酸化膜
を堆積し、その後に所望の膜厚にまで研磨を行なってい
る。
0〜25000オングストローム)(この場合TEOS
酸化膜)を堆積した後に、CMP(Chemical Mechanica
l Polishing)法により層間絶縁膜6Pの平坦化を行な
うと、図34に示すような構造になる。ここでのCMP
は、メタル配線の段差の数倍の膜厚だけTEOS酸化膜
を堆積し、その後に所望の膜厚にまで研磨を行なってい
る。
【0008】次に、図35に示すように、所定の領域に
フォトリソグラフィー及びエッチングを行ないコンタク
トホール4Pを開孔する。ここで、コンタクトホール4
Pを開孔した時点では、図36に示すようなコンタクト
ホール4P内でのメタル堆積(***)及びメタル欠損2
3,24は発生していない。
フォトリソグラフィー及びエッチングを行ないコンタク
トホール4Pを開孔する。ここで、コンタクトホール4
Pを開孔した時点では、図36に示すようなコンタクト
ホール4P内でのメタル堆積(***)及びメタル欠損2
3,24は発生していない。
【0009】最後に、コンタクトホール4Pの埋め込み
をメタルにより行なうが、ここではタングステンプラグ
(ブランケットWCVDを用いたコンタクトホール4P
埋め込み)手法を説明する。タングステン8Pをコンタ
クトホール4P内に埋め込むには、スパッタ装置の中
で、不活性ガス(例えばAr)又は窒素ガススパッタエ
ッチングによる図示しない酸化層の除去と、SOG層3
PからのH2O、H2等のガスを除去するための脱ガス処
理(ランプ加熱)を行なう。この脱ガス処理の際に、熱
が発生するので、メタル配線2P自体が柔らかくなるの
と、又、TEOS酸化膜6Pの膜厚によるストレスf1
p,f2pが起因となってメタル堆積(***)及びメタ
ル欠損23,24が引き起こされる。一般的に脱ガス処
理は、RTA(Rapid Thermal Annealing)等がよく用
いられている。その脱ガス処理の後に、バリアメタル9
P(例えばTiN膜又はTi膜等)を200〜3000
オングストロームで堆積を行い、タングステン8PのC
VDにおいて、コンタクトホール4P内及び第1の層間
絶縁膜6P上にタングステン8Pを成長させてから、エ
ッチバックによりコンタクトホール4P内のタングステ
ン8Pのみを残す。その後、上層のメタル配線2PAを
堆積し、電気的に接続を行う。この上述した脱ガス処理
の時に図36に示すようなコンタクトホール4P内のメ
タル堆積(***)及びメタル欠損23,24が発生す
る。
をメタルにより行なうが、ここではタングステンプラグ
(ブランケットWCVDを用いたコンタクトホール4P
埋め込み)手法を説明する。タングステン8Pをコンタ
クトホール4P内に埋め込むには、スパッタ装置の中
で、不活性ガス(例えばAr)又は窒素ガススパッタエ
ッチングによる図示しない酸化層の除去と、SOG層3
PからのH2O、H2等のガスを除去するための脱ガス処
理(ランプ加熱)を行なう。この脱ガス処理の際に、熱
が発生するので、メタル配線2P自体が柔らかくなるの
と、又、TEOS酸化膜6Pの膜厚によるストレスf1
p,f2pが起因となってメタル堆積(***)及びメタ
ル欠損23,24が引き起こされる。一般的に脱ガス処
理は、RTA(Rapid Thermal Annealing)等がよく用
いられている。その脱ガス処理の後に、バリアメタル9
P(例えばTiN膜又はTi膜等)を200〜3000
オングストロームで堆積を行い、タングステン8PのC
VDにおいて、コンタクトホール4P内及び第1の層間
絶縁膜6P上にタングステン8Pを成長させてから、エ
ッチバックによりコンタクトホール4P内のタングステ
ン8Pのみを残す。その後、上層のメタル配線2PAを
堆積し、電気的に接続を行う。この上述した脱ガス処理
の時に図36に示すようなコンタクトホール4P内のメ
タル堆積(***)及びメタル欠損23,24が発生す
る。
【0010】
【発明が解決しようとする課題】従来の多層配線構造は
上記のように構成されているので、次のような問題点を
内包している。即ち、図30で述べた従来技術に示され
るように、脱ガス処理時に発生する熱のためメタル配線
2P自体が柔らかくなり、又、メタル配線2Pの上方及
び横方向部分に膜厚の大きい層間絶縁膜6Pのストレス
f1p,f2pが起因となってメタル堆積(***)及び
メタル欠損23,24が発生する。このため、このよう
なコンタクトホール4P内におけるメタル配線2Pのメ
タル堆積(***)23は、そのコンタクトホール4Pに
つながるメタル配線の欠損又はタングステン8Pのプラ
グ形成時におけるバリアメタル9Pの不均一性,タング
ステン8Pの異常成長及び埋め込み不良を引き起こす。
従って、タングステン8Pの電気特性の劣化及び素子の
歩留り低下をも引き起こすという問題点が生じてくる。
上記のように構成されているので、次のような問題点を
内包している。即ち、図30で述べた従来技術に示され
るように、脱ガス処理時に発生する熱のためメタル配線
2P自体が柔らかくなり、又、メタル配線2Pの上方及
び横方向部分に膜厚の大きい層間絶縁膜6Pのストレス
f1p,f2pが起因となってメタル堆積(***)及び
メタル欠損23,24が発生する。このため、このよう
なコンタクトホール4P内におけるメタル配線2Pのメ
タル堆積(***)23は、そのコンタクトホール4Pに
つながるメタル配線の欠損又はタングステン8Pのプラ
グ形成時におけるバリアメタル9Pの不均一性,タング
ステン8Pの異常成長及び埋め込み不良を引き起こす。
従って、タングステン8Pの電気特性の劣化及び素子の
歩留り低下をも引き起こすという問題点が生じてくる。
【0011】例えば、図30に示す膜厚の厚い上層の層
間絶縁膜6Pは、SOG膜3Pを介して下層の層間絶縁
膜5Pにストレスf1p,f2pが伝わり、その結果、
メタル配線2Pの横側に上層の層間絶縁膜6Pの膜厚に
よるストレスf1p,f2pが加わる。このように、メ
タル配線2Pの上方及び横部分に膜厚の大きい層間絶縁
膜6Pのストレスf1p,f2pが加わることによっ
て、そのストレスが起因となってメタルの***23及び
欠損24が生じる結果、コンタクトホール4P内のタン
グステン8Pのプラグ形成時におけるバリアメタル9P
の不均一性、タングステン8Pの異常成長及び埋め込み
不良を引き起こすこととなる。
間絶縁膜6Pは、SOG膜3Pを介して下層の層間絶縁
膜5Pにストレスf1p,f2pが伝わり、その結果、
メタル配線2Pの横側に上層の層間絶縁膜6Pの膜厚に
よるストレスf1p,f2pが加わる。このように、メ
タル配線2Pの上方及び横部分に膜厚の大きい層間絶縁
膜6Pのストレスf1p,f2pが加わることによっ
て、そのストレスが起因となってメタルの***23及び
欠損24が生じる結果、コンタクトホール4P内のタン
グステン8Pのプラグ形成時におけるバリアメタル9P
の不均一性、タングステン8Pの異常成長及び埋め込み
不良を引き起こすこととなる。
【0012】このように、多層配線構造の作製における
脱ガス処理時の熱と層間絶縁膜の膜厚によるストレスが
起因となり、メタルの***及びメタルの欠損を引き起こ
す。この結果、タングステンのプラグ形成時におけるバ
リアメタルの不均一性、タングステンの異常成長及び埋
め込み不良並びにタングステンの電気特性の劣化及び素
子の歩留まり低下を引き起こすという問題点が生じるの
である。
脱ガス処理時の熱と層間絶縁膜の膜厚によるストレスが
起因となり、メタルの***及びメタルの欠損を引き起こ
す。この結果、タングステンのプラグ形成時におけるバ
リアメタルの不均一性、タングステンの異常成長及び埋
め込み不良並びにタングステンの電気特性の劣化及び素
子の歩留まり低下を引き起こすという問題点が生じるの
である。
【0013】この発明は、多層配線構造に関する上記の
問題点を解消するためになされたものであり、コンタク
トホール内でのメタルの***を抑止する半導体装置及び
その製造方法を得ることを目的としている。
問題点を解消するためになされたものであり、コンタク
トホール内でのメタルの***を抑止する半導体装置及び
その製造方法を得ることを目的としている。
【0014】
【課題を解決するための手段】第1の発明に係る半導体
装置は、多層配線構造により形成される半導体装置であ
って、下地とする絶縁膜の上に設けられたメタル配線
と、前記メタル配線を覆うように形成された第1の層間
絶縁膜と、前記第1の層間絶縁膜の上に形成された第2
の層間絶縁膜と、前記第2の層間絶縁膜の上に形成され
た第3の層間絶縁膜と、前記メタル配線表面上において
前記第1、第2、第3の層間絶縁膜に開孔したコンタク
トホールとを備え、前記第1、第3の層間絶縁膜は、そ
れぞれストレス値が異なることを特徴とする。
装置は、多層配線構造により形成される半導体装置であ
って、下地とする絶縁膜の上に設けられたメタル配線
と、前記メタル配線を覆うように形成された第1の層間
絶縁膜と、前記第1の層間絶縁膜の上に形成された第2
の層間絶縁膜と、前記第2の層間絶縁膜の上に形成され
た第3の層間絶縁膜と、前記メタル配線表面上において
前記第1、第2、第3の層間絶縁膜に開孔したコンタク
トホールとを備え、前記第1、第3の層間絶縁膜は、そ
れぞれストレス値が異なることを特徴とする。
【0015】第2の発明に係る半導体装置は、第1の発
明の半導体装置において、前記第1,第3の層間絶縁膜
は同じ物質であることを特徴とする。
明の半導体装置において、前記第1,第3の層間絶縁膜
は同じ物質であることを特徴とする。
【0016】第3の発明に係る半導体装置は、第2の発
明の半導体装置において、前記第3の層間絶縁膜は前記
第1の層間絶縁膜よりもストレス値が低く、且つ、膜厚
が大きいことを特徴とする。
明の半導体装置において、前記第3の層間絶縁膜は前記
第1の層間絶縁膜よりもストレス値が低く、且つ、膜厚
が大きいことを特徴とする。
【0017】第4の発明に係る半導体装置は、多層配線
構造により形成される半導体装置であって、下地とする
絶縁膜の上に設けられたメタル配線と、前記メタル配線
を覆うように形成された層間絶縁膜と、前記メタル配線
表面上において前記層間絶縁膜に開孔したコンタクトホ
ールとを備え、前記コンタクトホールを有する前記メタ
ル配線は複数であって、それらメタル配線の内で半導体
装置の外周部に配置してある前記コンタクトホールの周
りのメタル配線の近傍のみにダミーのメタル配線を設け
たことを特徴とする。
構造により形成される半導体装置であって、下地とする
絶縁膜の上に設けられたメタル配線と、前記メタル配線
を覆うように形成された層間絶縁膜と、前記メタル配線
表面上において前記層間絶縁膜に開孔したコンタクトホ
ールとを備え、前記コンタクトホールを有する前記メタ
ル配線は複数であって、それらメタル配線の内で半導体
装置の外周部に配置してある前記コンタクトホールの周
りのメタル配線の近傍のみにダミーのメタル配線を設け
たことを特徴とする。
【0018】第5の発明に係る半導体装置は、多層配線
構造により形成される半導体装置であって、下地とする
絶縁膜の上に設けられたメタル配線と、前記メタル配線
を覆うように形成された層間絶縁膜と、前記メタル配線
表面上において前記層間絶縁膜に開孔したコンタクトホ
ールとを備え、前記メタル配線の近傍において前記層間
絶縁膜に空間部を設けたことを特徴とする。
構造により形成される半導体装置であって、下地とする
絶縁膜の上に設けられたメタル配線と、前記メタル配線
を覆うように形成された層間絶縁膜と、前記メタル配線
表面上において前記層間絶縁膜に開孔したコンタクトホ
ールとを備え、前記メタル配線の近傍において前記層間
絶縁膜に空間部を設けたことを特徴とする。
【0019】第6の発明に係る半導体装置は、第5の発
明の半導体装置において、前記空間部は層間絶縁膜中に
エアギャップとして形成されていることを特徴とする。
明の半導体装置において、前記空間部は層間絶縁膜中に
エアギャップとして形成されていることを特徴とする。
【0020】第7の発明に係る半導体装置は、第5の発
明の半導体装置において、前記空間部は複数、且つ、コ
ンタクトホール形状であることを特徴とする。
明の半導体装置において、前記空間部は複数、且つ、コ
ンタクトホール形状であることを特徴とする。
【0021】第8の発明に係る半導体装置は、第5の発
明の半導体装置において、前記空間部は前記コンタクト
ホールを拡大することにより前記メタル配線が前記層間
絶縁膜と接触しないように設けられた空間であることを
特徴とする。
明の半導体装置において、前記空間部は前記コンタクト
ホールを拡大することにより前記メタル配線が前記層間
絶縁膜と接触しないように設けられた空間であることを
特徴とする。
【0022】第9の発明に係る半導体装置は、多層配線
構造により形成される半導体装置であって、下地とする
絶縁膜の上に設けられたメタル配線と、前記メタル配線
を覆うように形成された層間絶縁膜と、前記メタル配線
表面上において前記層間絶縁膜に開孔したコンタクトホ
ールに対し、当該コンタクトホールの側面を蓋部で埋め
ることにより形成されたコンタクトホールとを備えたも
のである。
構造により形成される半導体装置であって、下地とする
絶縁膜の上に設けられたメタル配線と、前記メタル配線
を覆うように形成された層間絶縁膜と、前記メタル配線
表面上において前記層間絶縁膜に開孔したコンタクトホ
ールに対し、当該コンタクトホールの側面を蓋部で埋め
ることにより形成されたコンタクトホールとを備えたも
のである。
【0023】第10の発明に係る半導体装置は、第9の
発明の半導体装置において、前記蓋部は前記コンタクト
ホールの側壁を全面的に覆うことを特徴とする。
発明の半導体装置において、前記蓋部は前記コンタクト
ホールの側壁を全面的に覆うことを特徴とする。
【0024】第11の発明に係る半導体装置は、第10
の発明の半導体装置において、前記蓋部はサイドウォー
ルであることを特徴とする。
の発明の半導体装置において、前記蓋部はサイドウォー
ルであることを特徴とする。
【0025】第12の発明に係る半導体装置は、第10
の発明の半導体装置において、前記蓋部は前記コンタク
トホールを一旦埋め込んだ後前記コンタクトホールを再
開口することにより形成された脱離ガス防止膜であるこ
とを特徴とする。
の発明の半導体装置において、前記蓋部は前記コンタク
トホールを一旦埋め込んだ後前記コンタクトホールを再
開口することにより形成された脱離ガス防止膜であるこ
とを特徴とする。
【0026】第13の発明に係る半導体装置の製造方法
は、多層配線構造により形成される半導体装置の製造方
法であって、下地とする絶縁膜の上にメタル配線を設け
る工程と、前記メタル配線を覆うような層間絶縁膜を形
成する工程と、前記メタル配線表面上において前記層間
絶縁膜にコンタクトホールを開孔する工程と、前記コン
タクトホールの前記層間絶縁膜からガスを除去するため
の脱ガス処理を行う工程と、金属を前記コンタクトホー
ル内に成長する工程とを備え、前記脱ガス処理を、25
0度以下で行うことを特徴とする。
は、多層配線構造により形成される半導体装置の製造方
法であって、下地とする絶縁膜の上にメタル配線を設け
る工程と、前記メタル配線を覆うような層間絶縁膜を形
成する工程と、前記メタル配線表面上において前記層間
絶縁膜にコンタクトホールを開孔する工程と、前記コン
タクトホールの前記層間絶縁膜からガスを除去するため
の脱ガス処理を行う工程と、金属を前記コンタクトホー
ル内に成長する工程とを備え、前記脱ガス処理を、25
0度以下で行うことを特徴とする。
【0027】第14の発明に係る半導体装置の製造方法
は、多層配線構造により形成される半導体装置の製造方
法であって、下地とする絶縁膜の上にメタル配線を設け
る工程と、前記メタル配線を覆うような層間絶縁膜を形
成する工程と、前記メタル配線表面上において前記層間
絶縁膜にコンタクトホールを開孔する工程と、前記コン
タクトホール内の前記層間絶縁膜からガスを除去するた
めの脱ガス処理を行う工程とを備え、前記脱ガス処理を
不活性ガスあるいは窒素ガス雰囲気中で行うことを特徴
とする。
は、多層配線構造により形成される半導体装置の製造方
法であって、下地とする絶縁膜の上にメタル配線を設け
る工程と、前記メタル配線を覆うような層間絶縁膜を形
成する工程と、前記メタル配線表面上において前記層間
絶縁膜にコンタクトホールを開孔する工程と、前記コン
タクトホール内の前記層間絶縁膜からガスを除去するた
めの脱ガス処理を行う工程とを備え、前記脱ガス処理を
不活性ガスあるいは窒素ガス雰囲気中で行うことを特徴
とする。
【0028】第15の発明に係る半導体装置の製造方法
は、第14の発明の半導体装置の製造方法において、前
記不活性ガスはアルゴンであることを特徴とする。
は、第14の発明の半導体装置の製造方法において、前
記不活性ガスはアルゴンであることを特徴とする。
【0029】
(実施の形態1)以下、この発明の実施の形態1の半導
体装置の製造方法を、図に基づき説明する。
体装置の製造方法を、図に基づき説明する。
【0030】図1は、図30に示すバリアメタル9P形
成前の脱ガス処理時のウェハ温度の実験結果を現すグラ
フであり、ウェハ温度に対するメタル堆積(***)が発
生した100個当たりのコンタクトホール数の関係を示
す図である。ここでのコンタクトホール数は、ある特定
のデバイスのメモリ周辺回路におけるコンタクトホール
100個の中でのメタル堆積(***)23が発生した場
合のコンタクトホールの数である。
成前の脱ガス処理時のウェハ温度の実験結果を現すグラ
フであり、ウェハ温度に対するメタル堆積(***)が発
生した100個当たりのコンタクトホール数の関係を示
す図である。ここでのコンタクトホール数は、ある特定
のデバイスのメモリ周辺回路におけるコンタクトホール
100個の中でのメタル堆積(***)23が発生した場
合のコンタクトホールの数である。
【0031】本実施の形態1の脱ガス処理時の半導体装
置の構造は、従来の技術の図35で述べたような構造を
有しており、メタル配線2P、層間絶縁膜であるTEO
S酸化膜5P,6P及びSOG膜3Pを備えている。
置の構造は、従来の技術の図35で述べたような構造を
有しており、メタル配線2P、層間絶縁膜であるTEO
S酸化膜5P,6P及びSOG膜3Pを備えている。
【0032】本発明の実施の形態1では、具体的にバリ
アメタル形成前の脱ガス処理(de−gas処理ともい
う)以外の当該半導体装置の製造工程及び断面構造は従
来例(図31〜図35)と全く同一である。
アメタル形成前の脱ガス処理(de−gas処理ともい
う)以外の当該半導体装置の製造工程及び断面構造は従
来例(図31〜図35)と全く同一である。
【0033】図1に示すように、図30に示すコンタク
トホール4P内でのメタル堆積(***)23を発生させ
ないためには、このメタル堆積(***)23は、脱ガス
処理時のウェハ温度250℃では全く発生していない
が、350℃以上ではメタル堆積(***)23の発生す
るコンタクトホール数が増加している。このため、バリ
アメタル9P形成前の脱ガス処理をウェハ温度250℃
以下で行う必要性がある。
トホール4P内でのメタル堆積(***)23を発生させ
ないためには、このメタル堆積(***)23は、脱ガス
処理時のウェハ温度250℃では全く発生していない
が、350℃以上ではメタル堆積(***)23の発生す
るコンタクトホール数が増加している。このため、バリ
アメタル9P形成前の脱ガス処理をウェハ温度250℃
以下で行う必要性がある。
【0034】従来では、図35に示すメタル配線2Pの
側壁に図30に図示したTEOS酸化膜5P,6Pの膜
厚によるストレスf1p,f2pがかかるのと同時に脱
ガス処理による熱が加わると、メタル配線2P自身が柔
らかくなるため変形を起こし易くなり、ストレスf1
p,f2pのメタル配線2Pの側壁への力が起因となっ
て、メタル堆積(***)23が起きてしまう。
側壁に図30に図示したTEOS酸化膜5P,6Pの膜
厚によるストレスf1p,f2pがかかるのと同時に脱
ガス処理による熱が加わると、メタル配線2P自身が柔
らかくなるため変形を起こし易くなり、ストレスf1
p,f2pのメタル配線2Pの側壁への力が起因となっ
て、メタル堆積(***)23が起きてしまう。
【0035】本発明によれば、脱ガス処理時にメタル堆
積(***)23を発生させないようにウェハ温度250
℃以下で行うと、従来の技術のようにメタル配線2Pへ
高温熱が伝わらないために、メタル堆積(***)23が
発生しなくなり、メタル欠損24、タングステンプラグ
8P形成時におけるバリアメタル9Pの不均一性、タン
グステン8Pの異常成長及び埋め込み不良をなくし、タ
ングステン8Pの電気特性の劣化及び素子の歩留まり低
下を招くことを防ぐことが可能となる。
積(***)23を発生させないようにウェハ温度250
℃以下で行うと、従来の技術のようにメタル配線2Pへ
高温熱が伝わらないために、メタル堆積(***)23が
発生しなくなり、メタル欠損24、タングステンプラグ
8P形成時におけるバリアメタル9Pの不均一性、タン
グステン8Pの異常成長及び埋め込み不良をなくし、タ
ングステン8Pの電気特性の劣化及び素子の歩留まり低
下を招くことを防ぐことが可能となる。
【0036】(実施の形態2)次に、この発明の実施の
形態2における半導体装置の製造方法について、図2を
用いて説明する。
形態2における半導体装置の製造方法について、図2を
用いて説明する。
【0037】図2は、従来の技術において脱ガス処理時
に行っていたランプ加熱と本発明の脱ガス処理時におけ
るArガス(不活性ガス)又はN2ガス(窒素ガス)
中、且つ、圧力が1atmでの加熱とを対比して、メモ
リ周辺回路部分におけるコンタクトホール100個の中
でメタル堆積(***)が発生したコンタクトホール数を
示したものである。
に行っていたランプ加熱と本発明の脱ガス処理時におけ
るArガス(不活性ガス)又はN2ガス(窒素ガス)
中、且つ、圧力が1atmでの加熱とを対比して、メモ
リ周辺回路部分におけるコンタクトホール100個の中
でメタル堆積(***)が発生したコンタクトホール数を
示したものである。
【0038】又、本実施の形態の脱ガス処理時において
も従来の技術で示す図30のような構造を有し、メタル
配線2P、層間絶縁膜であるTEOS酸化膜5P,6P
及びSOG膜3Pを備えている。なお、本実施の形態2
では、Ar(アルゴン)雰囲気中で行ったことを述べる
こととする。
も従来の技術で示す図30のような構造を有し、メタル
配線2P、層間絶縁膜であるTEOS酸化膜5P,6P
及びSOG膜3Pを備えている。なお、本実施の形態2
では、Ar(アルゴン)雰囲気中で行ったことを述べる
こととする。
【0039】図2に示すように、同程度のウェハ表面温
度であっても、従来の技術において脱ガス処理時に行っ
ていたランプ加熱による加熱の場合よりも、本発明の脱
ガス処理時に行うArガス(latm)雰囲気での熱処
理(Arガスを加熱し、そのガスをウェハにさらして温
度を上昇させる)の方がメタル堆積(***)の発生した
コンタクトホール数は著しく少なかった。
度であっても、従来の技術において脱ガス処理時に行っ
ていたランプ加熱による加熱の場合よりも、本発明の脱
ガス処理時に行うArガス(latm)雰囲気での熱処
理(Arガスを加熱し、そのガスをウェハにさらして温
度を上昇させる)の方がメタル堆積(***)の発生した
コンタクトホール数は著しく少なかった。
【0040】このように、本実施の形態の特徴とする点
は、バリアメタルのスパッタ前に行なう脱ガス処理にお
いて、ランプ加熱を用いるのではなく、Ar(lat
m)の雰囲気中での熱処理を行なうことである。なお、
理論的には他の不活性ガスや窒素ガスも適用可能であ
る。
は、バリアメタルのスパッタ前に行なう脱ガス処理にお
いて、ランプ加熱を用いるのではなく、Ar(lat
m)の雰囲気中での熱処理を行なうことである。なお、
理論的には他の不活性ガスや窒素ガスも適用可能であ
る。
【0041】以上のように、従来の技術において脱ガス
処理時にランプによる加熱を行うのではなく、Arガス
(1atm)雰囲気中で熱処理を行うことにより図29
に示すメタル堆積(***)23が発生しにくくなり、メ
タル欠損24、タングステンプラグ8P形成時における
バリアメタル9Pの不均一性、タングステン8Pの異常
成長及び埋め込み不良をなくし、タングステン8Pの電
気特性の劣化及び素子の歩留まり低下を招くことを防ぐ
ことが可能となる。
処理時にランプによる加熱を行うのではなく、Arガス
(1atm)雰囲気中で熱処理を行うことにより図29
に示すメタル堆積(***)23が発生しにくくなり、メ
タル欠損24、タングステンプラグ8P形成時における
バリアメタル9Pの不均一性、タングステン8Pの異常
成長及び埋め込み不良をなくし、タングステン8Pの電
気特性の劣化及び素子の歩留まり低下を招くことを防ぐ
ことが可能となる。
【0042】(実施の形態3)次に、この発明の実施の
形態3における半導体装置について、図3〜図6を用い
て説明する。
形態3における半導体装置について、図3〜図6を用い
て説明する。
【0043】図3は、本発明のウェハを作成するために
用いる2周波数プラズマCVD装置(平行平板型)の構
成を簡略化して示した図である。
用いる2周波数プラズマCVD装置(平行平板型)の構
成を簡略化して示した図である。
【0044】又、図4は、この発明の実施の形態3に係
る半導体装置の断面構造を示す図である。尚、同図に
は、上層、下層のTEOS酸化膜6,5はそれぞれ、ス
トレス値(膜の応力:単位dyn/cm2)の低い膜、
ストレス値の高い膜が積層されていて、従来例とは、上
層および下層のそれぞれの層間絶縁膜において、上層の
層間絶縁膜のストレス値(膜の応力)が、下層のものよ
り低い層間絶縁膜で形成しているところが異なってい
る。
る半導体装置の断面構造を示す図である。尚、同図に
は、上層、下層のTEOS酸化膜6,5はそれぞれ、ス
トレス値(膜の応力:単位dyn/cm2)の低い膜、
ストレス値の高い膜が積層されていて、従来例とは、上
層および下層のそれぞれの層間絶縁膜において、上層の
層間絶縁膜のストレス値(膜の応力)が、下層のものよ
り低い層間絶縁膜で形成しているところが異なってい
る。
【0045】又、図5は、図4において下層にはストレ
ス値が高いTEOS酸化膜を配置し、上層にストレス値
が高いTEOS酸化膜を配置するか(第1の配置の場
合)低いTEOS酸化膜を配置するか(第2の配置の場
合)の2つの場合に対する、メモリ周辺回路部分におい
てメタル堆積(***)が発生した100個当たりのコン
タクトホール数を示す図である。すなわち、2層のTE
OS酸化膜それぞれにおけるストレス値に大小をもたせ
た場合どのような影響があるかを調べたものであり、本
発明はその知見に基づいてなされている。
ス値が高いTEOS酸化膜を配置し、上層にストレス値
が高いTEOS酸化膜を配置するか(第1の配置の場
合)低いTEOS酸化膜を配置するか(第2の配置の場
合)の2つの場合に対する、メモリ周辺回路部分におい
てメタル堆積(***)が発生した100個当たりのコン
タクトホール数を示す図である。すなわち、2層のTE
OS酸化膜それぞれにおけるストレス値に大小をもたせ
た場合どのような影響があるかを調べたものであり、本
発明はその知見に基づいてなされている。
【0046】又、図6は、図4とは逆に上層にはストレ
ス値の高いTEOS酸化膜6a、下層にはストレス値の
低いTEOS酸化膜5aを積層した本発明における半導
体装置の断面構造を示す図である。図4及び図6に示さ
れる当該半導体装置の製造工程図は、従来例(図31〜
35)と全く同じとすることができる。
ス値の高いTEOS酸化膜6a、下層にはストレス値の
低いTEOS酸化膜5aを積層した本発明における半導
体装置の断面構造を示す図である。図4及び図6に示さ
れる当該半導体装置の製造工程図は、従来例(図31〜
35)と全く同じとすることができる。
【0047】図3において、1はウェハ、1a,1bは
重畳しているRF電源である。又、図4において、2は
メタル配線、3はSOG膜(第2の層間絶縁膜)、4は
コンタクトホール、5はストレス値の高いTEOS酸化
膜(第1の層間絶縁膜)、6はストレス値の低いTEO
S酸化膜(第3の層間絶縁膜)、7はSiO2等ででき
た層間絶縁膜である。尚、図6において、下層の第1の
層間絶縁膜はストレス値の低いTEOS酸化膜5a、上
層の第3の層間絶縁膜はストレス値の高いTEOS酸化
膜6aとなっている。
重畳しているRF電源である。又、図4において、2は
メタル配線、3はSOG膜(第2の層間絶縁膜)、4は
コンタクトホール、5はストレス値の高いTEOS酸化
膜(第1の層間絶縁膜)、6はストレス値の低いTEO
S酸化膜(第3の層間絶縁膜)、7はSiO2等ででき
た層間絶縁膜である。尚、図6において、下層の第1の
層間絶縁膜はストレス値の低いTEOS酸化膜5a、上
層の第3の層間絶縁膜はストレス値の高いTEOS酸化
膜6aとなっている。
【0048】図4の半導体装置のストレス値の低いTE
OS酸化膜6を作成するにあたっては、プラズマ−CV
Dにおける高周波電源のパワーを最適化することで実現
できる。つまり、図3におけるRF電源1aの出力パワ
ーは150〜350(w)、RF電源1bの出力パワー
は20〜100(w)に当初設定されている。このRF
電源1bのパワーを変化させると、異なるストレス値の
TEOS酸化膜を作成することが可能となる。
OS酸化膜6を作成するにあたっては、プラズマ−CV
Dにおける高周波電源のパワーを最適化することで実現
できる。つまり、図3におけるRF電源1aの出力パワ
ーは150〜350(w)、RF電源1bの出力パワー
は20〜100(w)に当初設定されている。このRF
電源1bのパワーを変化させると、異なるストレス値の
TEOS酸化膜を作成することが可能となる。
【0049】ここで、例えばTEOS酸化膜について記
述すると、ストレス値の高いTEOS酸化膜はエッチン
グレートが小さく、絶縁耐圧は大きい。又、ストレス値
の低いTEOS酸化膜はエッチングレートは大きく、絶
縁耐圧は小さい。つまり、層間絶縁膜のストレス値が低
い膜においては、多孔性であり、下地段差に対するステ
ップカバレッジの劣化や絶縁耐圧の劣化・耐吸湿性に劣
化が生じる。本実施の形態3の図4においては、メタル
配線2に対する段差で良好なステップカバレッジで堆積
できるように、下層に高ストレス値の層間絶縁膜5を配
置し、上層においては、図30に示すメタル堆積(隆
起)23が抑制できるストレス値の低いの層間絶縁膜6
を配置している。
述すると、ストレス値の高いTEOS酸化膜はエッチン
グレートが小さく、絶縁耐圧は大きい。又、ストレス値
の低いTEOS酸化膜はエッチングレートは大きく、絶
縁耐圧は小さい。つまり、層間絶縁膜のストレス値が低
い膜においては、多孔性であり、下地段差に対するステ
ップカバレッジの劣化や絶縁耐圧の劣化・耐吸湿性に劣
化が生じる。本実施の形態3の図4においては、メタル
配線2に対する段差で良好なステップカバレッジで堆積
できるように、下層に高ストレス値の層間絶縁膜5を配
置し、上層においては、図30に示すメタル堆積(隆
起)23が抑制できるストレス値の低いの層間絶縁膜6
を配置している。
【0050】この時の作用について記述すると、図5に
示すように従来の技術(上層・下層とも通常の高ストレ
ス値を有するTEOS酸化膜)に比べ本実施の形態3の
図4(上層のみがストレス値の低いTEOS酸化膜)で
は、図30に示すメタル堆積(***)23の数が減少し
ている。
示すように従来の技術(上層・下層とも通常の高ストレ
ス値を有するTEOS酸化膜)に比べ本実施の形態3の
図4(上層のみがストレス値の低いTEOS酸化膜)で
は、図30に示すメタル堆積(***)23の数が減少し
ている。
【0051】ここで、図4の下層の層間絶縁膜5の膜厚
を大きくすると、SOG膜3でギャップを埋め込む前に
下層の層間絶縁膜5堆積時にメタル配線2間でエアギャ
ップが生じてしまう可能性が高く、一般的にはメタル配
線の間は、下層の層間絶縁膜を薄く堆積し残りのギャッ
プをSOG膜で埋め込み、グローバルな段差の平坦化
と、所望の膜厚値への合わせ込みをCMPで行うことが
多い。
を大きくすると、SOG膜3でギャップを埋め込む前に
下層の層間絶縁膜5堆積時にメタル配線2間でエアギャ
ップが生じてしまう可能性が高く、一般的にはメタル配
線の間は、下層の層間絶縁膜を薄く堆積し残りのギャッ
プをSOG膜で埋め込み、グローバルな段差の平坦化
と、所望の膜厚値への合わせ込みをCMPで行うことが
多い。
【0052】このことからも、上層の層間絶縁膜を下層
の層間絶縁膜よりも厚く形成することの必然性がわか
る。そこで、図4のストレス値の低いTEOS酸化膜6
が上層に堆積されることで、SOG膜3及び下層のスト
レス値の高いTEOS酸化膜5を介してのメタル配線2
の側壁に加わるストレスf1,f2は従来の技術に比べ
低くなり、そのためメタル堆積(***)23の起きたコ
ンタクトホール4の割合が少なくなったものと思われ
る。
の層間絶縁膜よりも厚く形成することの必然性がわか
る。そこで、図4のストレス値の低いTEOS酸化膜6
が上層に堆積されることで、SOG膜3及び下層のスト
レス値の高いTEOS酸化膜5を介してのメタル配線2
の側壁に加わるストレスf1,f2は従来の技術に比べ
低くなり、そのためメタル堆積(***)23の起きたコ
ンタクトホール4の割合が少なくなったものと思われ
る。
【0053】逆に例えば図6に示すように上層にストレ
ス値の高いTEOS酸化膜6a、下層にストレス値の低
いTEOS酸化膜5aが積層された場合、ストレス値の
高いTEOS酸化膜6aからのストレスはSOG膜3及
びストレス値の低いTEOS酸化膜5aを介してメタル
配線2の側壁へ加わるが、ストレス値の高いTEOS酸
化膜6aによるストレスはストレス値の低いTEOS酸
化膜5aが存在するためストレスの伝播が緩和されると
考えられる。
ス値の高いTEOS酸化膜6a、下層にストレス値の低
いTEOS酸化膜5aが積層された場合、ストレス値の
高いTEOS酸化膜6aからのストレスはSOG膜3及
びストレス値の低いTEOS酸化膜5aを介してメタル
配線2の側壁へ加わるが、ストレス値の高いTEOS酸
化膜6aによるストレスはストレス値の低いTEOS酸
化膜5aが存在するためストレスの伝播が緩和されると
考えられる。
【0054】以上のように、上層、下層のどちらか一方
にストレス値の低いTEOS酸化膜を堆積させると、例
えば図3(上層をストレス値の低いTEOS酸化膜6と
した場合)に示すようにメタル堆積(***)の発生する
コンタクトホールの数を減少させることができる。つま
り、上記のような構造にすることで、メタル堆積(隆
起)23の抑制及びステップカバレッジ、絶縁耐圧の劣
化が生じることのない多層配線における層間構造が得ら
れる。その結果、メタルの***が発生しにくくなり、図
30に示すメタル欠損24、タングステンプラグ8P形
成時におけるバリアメタル9Pの不均一性、タングステ
ン8Pの異常成長及び埋め込み不良をなくし、タングス
テン8Pの電気特性の劣化及び素子の歩留まり低下を招
くことを防ぐことが可能となる。
にストレス値の低いTEOS酸化膜を堆積させると、例
えば図3(上層をストレス値の低いTEOS酸化膜6と
した場合)に示すようにメタル堆積(***)の発生する
コンタクトホールの数を減少させることができる。つま
り、上記のような構造にすることで、メタル堆積(隆
起)23の抑制及びステップカバレッジ、絶縁耐圧の劣
化が生じることのない多層配線における層間構造が得ら
れる。その結果、メタルの***が発生しにくくなり、図
30に示すメタル欠損24、タングステンプラグ8P形
成時におけるバリアメタル9Pの不均一性、タングステ
ン8Pの異常成長及び埋め込み不良をなくし、タングス
テン8Pの電気特性の劣化及び素子の歩留まり低下を招
くことを防ぐことが可能となる。
【0055】(実施の形態4)次に、この発明の実施の
形態4における半導体装置について、図7及び図8を用
いて説明する。
形態4における半導体装置について、図7及び図8を用
いて説明する。
【0056】図7は、コンタクトホールのチェーン抵抗
測定TEGのレイアウトを示すパターン図である。又、
図8は下層メタル配線とその周りに設けられたダミー配
線を示す平面図である。
測定TEGのレイアウトを示すパターン図である。又、
図8は下層メタル配線とその周りに設けられたダミー配
線を示す平面図である。
【0057】図7に示すように、図示しない外部端子と
接続されたメタル配線12は、上層メタル配線8、コン
タクトホール10,11及び下層メタル配線9とでホー
ルチェーン状につながれており、多数のコンタクトホー
ル10,11が存在している。又、図8では下層メタル
配線9の周りにはダミー配線が設けられいる。
接続されたメタル配線12は、上層メタル配線8、コン
タクトホール10,11及び下層メタル配線9とでホー
ルチェーン状につながれており、多数のコンタクトホー
ル10,11が存在している。又、図8では下層メタル
配線9の周りにはダミー配線が設けられいる。
【0058】ところで、図30で述べたメタル堆積(隆
起)23ついては、図7でいうと下層のメタル配線9に
ついて述べており、ホールチェーンTEGを用いた実験
の結果、判明したコンタクトホール内におけるメタルの
***が下地の配線パターンの影響を受けるという性能評
価結果について説明を行う。このTEGパターンにおい
て、コンタクトホール内におけるメタル堆積(***)の
発生しやすい脱ガス処理温度でアニールを行なうと、図
7に示すようなチェーン抵抗測定TEGの外周部に存在
するコンタクトホール10においてのみ、図30で示す
メタル堆積(***)23が発生する。逆に、TEGパタ
ーン中央部に存在するコンタクトホール11ではメタル
の***は発生しない。
起)23ついては、図7でいうと下層のメタル配線9に
ついて述べており、ホールチェーンTEGを用いた実験
の結果、判明したコンタクトホール内におけるメタルの
***が下地の配線パターンの影響を受けるという性能評
価結果について説明を行う。このTEGパターンにおい
て、コンタクトホール内におけるメタル堆積(***)の
発生しやすい脱ガス処理温度でアニールを行なうと、図
7に示すようなチェーン抵抗測定TEGの外周部に存在
するコンタクトホール10においてのみ、図30で示す
メタル堆積(***)23が発生する。逆に、TEGパタ
ーン中央部に存在するコンタクトホール11ではメタル
の***は発生しない。
【0059】このことからも、特定のコンタクトホール
について考えると、そのコンタクトホールがつながって
いるメタル配線9が比較的近い距離で同層のメタル配線
により四方を取り囲まれている部分のコンタクトホール
は、メタル堆積(***)23が発生しにくく、逆に、そ
のコンタクトホールにつながるメタル配線9がどこかの
辺で隣り合う近傍に同層のメタル配線が存在しない(オ
ープンスペース)の時に、メタル堆積(***)23は発
生しやすい。
について考えると、そのコンタクトホールがつながって
いるメタル配線9が比較的近い距離で同層のメタル配線
により四方を取り囲まれている部分のコンタクトホール
は、メタル堆積(***)23が発生しにくく、逆に、そ
のコンタクトホールにつながるメタル配線9がどこかの
辺で隣り合う近傍に同層のメタル配線が存在しない(オ
ープンスペース)の時に、メタル堆積(***)23は発
生しやすい。
【0060】つまり、従来の断面図である図30を用い
て説明するならば、図30の中では、メタル配線が2カ
所存在する。左側のメタル配線2Pを図7の下層メタル
配線9、右側を中心部分のものと仮定すると、図30か
ら明らかなように、中心部分、つまりメタル配線2Pの
間隔が狭い場合には、SOG層3Pが配線と配線の間の
ギャップを埋め込んでいる。しかし、左側の配線がオー
プンの部分では、メタル配線2Pの側壁にまで上層の層
間絶縁膜6Pが存在する。このように、メタル配線2P
の側壁に膜厚が大きい層間絶縁膜6Pが存在する場合
に、メタル堆積(***)23が生じやすくなり、側壁に
SOG膜3Pが存在する場合には、メタル堆積(***)
23が生じにくくなる。このように、メタル配線2Pの
側壁に、膜厚が厚く、ストレス値の高い層間絶縁膜6P
が存在することで、メタル堆積(***)23が起こると
考えられる。
て説明するならば、図30の中では、メタル配線が2カ
所存在する。左側のメタル配線2Pを図7の下層メタル
配線9、右側を中心部分のものと仮定すると、図30か
ら明らかなように、中心部分、つまりメタル配線2Pの
間隔が狭い場合には、SOG層3Pが配線と配線の間の
ギャップを埋め込んでいる。しかし、左側の配線がオー
プンの部分では、メタル配線2Pの側壁にまで上層の層
間絶縁膜6Pが存在する。このように、メタル配線2P
の側壁に膜厚が大きい層間絶縁膜6Pが存在する場合
に、メタル堆積(***)23が生じやすくなり、側壁に
SOG膜3Pが存在する場合には、メタル堆積(***)
23が生じにくくなる。このように、メタル配線2Pの
側壁に、膜厚が厚く、ストレス値の高い層間絶縁膜6P
が存在することで、メタル堆積(***)23が起こると
考えられる。
【0061】以上の結果から、メタル堆積(***)23
を抑制するためには、メタル配線において、オープンス
ペースに面しているメタル配線には、図8に示す同層の
ダミー配線13を設ければ、膜厚の大きい層間絶縁膜に
よるストレスが加わらなくなるため、メタル堆積(隆
起)23は抑制することが可能となる。
を抑制するためには、メタル配線において、オープンス
ペースに面しているメタル配線には、図8に示す同層の
ダミー配線13を設ければ、膜厚の大きい層間絶縁膜に
よるストレスが加わらなくなるため、メタル堆積(隆
起)23は抑制することが可能となる。
【0062】しかし、全てのメタル配線のオープン領域
にダミー配線13を設けていては、寄生容量(配線間容
量)の増加につながるので、各コンタクトホールにつな
がるコンタクトホール4の回りの下層のメタル配線9の
オープンスペースについてのみにダミー配線13を設け
る必要がある。
にダミー配線13を設けていては、寄生容量(配線間容
量)の増加につながるので、各コンタクトホールにつな
がるコンタクトホール4の回りの下層のメタル配線9の
オープンスペースについてのみにダミー配線13を設け
る必要がある。
【0063】以上のように、下層のメタル配線9のオー
プンスペースについてのみにダミー配線13を設けれ
ば、コンタクトホール4内におけるメタルの***を抑制
しながら、かつ寄生容量についても最小限に抑えること
が可能となる。その結果、図30に示すメタル欠損2
4、タングステンプラグ8P形成時におけるバリアメタ
ル9Pの不均一性、タングステン8Pの異常成長及び埋
め込み不良をなくし、タングステン8Pの電気特性の劣
化及び素子の歩留まり低下を招くことを防ぐことが可能
となる。
プンスペースについてのみにダミー配線13を設けれ
ば、コンタクトホール4内におけるメタルの***を抑制
しながら、かつ寄生容量についても最小限に抑えること
が可能となる。その結果、図30に示すメタル欠損2
4、タングステンプラグ8P形成時におけるバリアメタ
ル9Pの不均一性、タングステン8Pの異常成長及び埋
め込み不良をなくし、タングステン8Pの電気特性の劣
化及び素子の歩留まり低下を招くことを防ぐことが可能
となる。
【0064】(実施の形態5)次に、この発明の実施の
形態5における半導体装置について、図9を用いて説明
する。
形態5における半導体装置について、図9を用いて説明
する。
【0065】図9は、この発明の実施の形態5に係る半
導体装置の断面構造を示す図である。
導体装置の断面構造を示す図である。
【0066】図9に示すように、下地には層間絶縁膜で
あるSiO2膜(絶縁膜)7が設けられており、そのS
iO2膜7の表面にはメタル配線2が配線されている。
又、そのメタル配線2を覆うように層間絶縁膜であるT
EOS酸化膜5、SOG膜3及びTEOS酸化膜6が形
成されており、コンタクトホール4がメタル配線2表面
上からTEOS酸化膜5,6及びSOG膜3を介し開孔
されている。尚、本実施の形態ではTEOS酸化膜5中
にはエアギャップ15(空間部)が設けられており、こ
こでのTEOS酸化膜5,6は、ストレス値の同じ通常
のTEOS酸化膜である。
あるSiO2膜(絶縁膜)7が設けられており、そのS
iO2膜7の表面にはメタル配線2が配線されている。
又、そのメタル配線2を覆うように層間絶縁膜であるT
EOS酸化膜5、SOG膜3及びTEOS酸化膜6が形
成されており、コンタクトホール4がメタル配線2表面
上からTEOS酸化膜5,6及びSOG膜3を介し開孔
されている。尚、本実施の形態ではTEOS酸化膜5中
にはエアギャップ15(空間部)が設けられており、こ
こでのTEOS酸化膜5,6は、ストレス値の同じ通常
のTEOS酸化膜である。
【0067】従来では、TEOS酸化膜6の膜厚による
ストレスが直接的にメタル配線2に加わってしまう。仮
に、図9に示すようなストレスf1a,f2aがメタル
配線2に直接に伝わるならば、図30のようなメタル堆
積(***)23が起きてしまうので、ストレスがメタル
配線2の側壁に直接的に伝わらないように、ストレスf
1a,f2aを緩和する方法を考える必要性がある。そ
こで、TEOS酸化膜6中にストレスを緩和させるもの
としてエアギャップ15を設けることで、TEOS酸化
膜6からのストレスf1a,f2aはエアギャップ15
を介するので、メタル配線2の側壁にかかるストレスf
3,f4は小さくなり、メタルの***を防ぐことができ
る。
ストレスが直接的にメタル配線2に加わってしまう。仮
に、図9に示すようなストレスf1a,f2aがメタル
配線2に直接に伝わるならば、図30のようなメタル堆
積(***)23が起きてしまうので、ストレスがメタル
配線2の側壁に直接的に伝わらないように、ストレスf
1a,f2aを緩和する方法を考える必要性がある。そ
こで、TEOS酸化膜6中にストレスを緩和させるもの
としてエアギャップ15を設けることで、TEOS酸化
膜6からのストレスf1a,f2aはエアギャップ15
を介するので、メタル配線2の側壁にかかるストレスf
3,f4は小さくなり、メタルの***を防ぐことができ
る。
【0068】以上のように、TEOS酸化膜6にエアギ
ャップ15を設けることでメタルの***を防ぐことがで
き、図30のメタル欠損24、タングステンプラグ8P
形成時におけるバリアメタル9Pの不均一性、タングス
テン8Pの異常成長及び埋め込み不良をなくし、タング
ステン8Pの電気特性の劣化及び素子の歩留まり低下を
招くことを防ぐことが可能となる。
ャップ15を設けることでメタルの***を防ぐことがで
き、図30のメタル欠損24、タングステンプラグ8P
形成時におけるバリアメタル9Pの不均一性、タングス
テン8Pの異常成長及び埋め込み不良をなくし、タング
ステン8Pの電気特性の劣化及び素子の歩留まり低下を
招くことを防ぐことが可能となる。
【0069】(実施の形態5の製造方法)図9に関して
既述した多層配線構造における半導体装置の製造方法
を、以下に、図10〜図15を用いて説明する。
既述した多層配線構造における半導体装置の製造方法
を、以下に、図10〜図15を用いて説明する。
【0070】先ず、図10に至るまでの工程は、従来の
技術で述べた図31〜図33までの工程と全く同一であ
る。
技術で述べた図31〜図33までの工程と全く同一であ
る。
【0071】図10の製造工程の終了後は、図11に示
すように、TEOS酸化膜5を堆積する際、CVD装置
のガス系、堆積温度及び圧力を制御することで、一度堆
積した分子を再度気相に出さないように(付着確率とい
う)堆積すると、TEOS酸化膜6の真ん中に穴が空い
たような形でTEOS酸化膜が形成されていく。その
後、図12に示すように、TEOS酸化膜6がかなり堆
積された状態になると、メタル配線2の間隔の真ん中に
TEOS酸化膜6中にエアギャップ15が形成される。
そして、図13に示すように、TEOS酸化膜6が最終
厚みまで堆積し、エアギャップ15は外部と完全に隔離
されるようにTEOS酸化膜6中に残る。
すように、TEOS酸化膜5を堆積する際、CVD装置
のガス系、堆積温度及び圧力を制御することで、一度堆
積した分子を再度気相に出さないように(付着確率とい
う)堆積すると、TEOS酸化膜6の真ん中に穴が空い
たような形でTEOS酸化膜が形成されていく。その
後、図12に示すように、TEOS酸化膜6がかなり堆
積された状態になると、メタル配線2の間隔の真ん中に
TEOS酸化膜6中にエアギャップ15が形成される。
そして、図13に示すように、TEOS酸化膜6が最終
厚みまで堆積し、エアギャップ15は外部と完全に隔離
されるようにTEOS酸化膜6中に残る。
【0072】図13の製造工程の終了後は、図14に示
すように、CMP法によってTEOS酸化膜6を平坦化
する。この時、エアギャップ15はTEOS酸化膜6中
に存在する。
すように、CMP法によってTEOS酸化膜6を平坦化
する。この時、エアギャップ15はTEOS酸化膜6中
に存在する。
【0073】図14の製造工程の終了後は、図15に示
すように、フォトリソグラフィ及び異方性エッチングに
よりコンタクトホール4を開孔すれば、図9で示した半
導体装置が得られる。
すように、フォトリソグラフィ及び異方性エッチングに
よりコンタクトホール4を開孔すれば、図9で示した半
導体装置が得られる。
【0074】以上のように、図10〜図15に示される
製造工程では、エアギャップ15をTEOS酸化膜6中
に作成することができるので、従来の技術で発生してい
たメタルの***を抑制することができる。
製造工程では、エアギャップ15をTEOS酸化膜6中
に作成することができるので、従来の技術で発生してい
たメタルの***を抑制することができる。
【0075】(実施の形態6)次に、この発明の実施の
形態6における半導体装置について、図16を用いて説
明する。
形態6における半導体装置について、図16を用いて説
明する。
【0076】図16は、多層配線構造の半導体装置のメ
タル配線部分のレイアウトパターンを示す平面図であ
る。
タル配線部分のレイアウトパターンを示す平面図であ
る。
【0077】図16に示すように、下層のメタル配線9
の近傍には接触しない程度に、コンタクトホールと同様
の形状(コンタクトホール形状)をした複数のダミーホ
ール16(空間部)がメタル配線間に設けられている。
の近傍には接触しない程度に、コンタクトホールと同様
の形状(コンタクトホール形状)をした複数のダミーホ
ール16(空間部)がメタル配線間に設けられている。
【0078】図16に示すように、ダミーホール16
は、実施の形態5で述べたエアギャップ15と同じよう
に、図9に示すTEOS酸化膜6によるストレスが加わ
った場合、直接下層のメタル配線9にストレスが加わら
ないよう、ストレスを緩和するために設けられたもので
ある。これにより、下層のメタル配線9の***を防止す
ることが可能となる。
は、実施の形態5で述べたエアギャップ15と同じよう
に、図9に示すTEOS酸化膜6によるストレスが加わ
った場合、直接下層のメタル配線9にストレスが加わら
ないよう、ストレスを緩和するために設けられたもので
ある。これにより、下層のメタル配線9の***を防止す
ることが可能となる。
【0079】以上のように、下層のメタル配線9の近傍
にストレスを解放するための複数のダミーホール16を
設けることで、脱ガス処理の際に従来の技術で発生して
いたメタルの***を抑制することができ、その結果、図
30のメタル欠損24、タングステンプラグ8P形成時
におけるバリアメタル9Pの不均一性、タングステン8
Pの異常成長及び埋め込み不良をなくし、タングステン
8Pの電気特性の劣化及び素子の歩留まり低下を招くこ
とを防ぐことが可能となる。
にストレスを解放するための複数のダミーホール16を
設けることで、脱ガス処理の際に従来の技術で発生して
いたメタルの***を抑制することができ、その結果、図
30のメタル欠損24、タングステンプラグ8P形成時
におけるバリアメタル9Pの不均一性、タングステン8
Pの異常成長及び埋め込み不良をなくし、タングステン
8Pの電気特性の劣化及び素子の歩留まり低下を招くこ
とを防ぐことが可能となる。
【0080】(実施の形態6の変形例)図17は、この
発明の実施の形態6の変形例に係る半導体装置の断面構
造を示す図である。
発明の実施の形態6の変形例に係る半導体装置の断面構
造を示す図である。
【0081】図16に示した例では、ダミーホール16
を開孔する際、TEOS膜5,6及びSOG膜3を介し
て下地としての絶縁膜(層間絶縁膜7)まで、その開孔
時のオーバーエッチング分だけ、ダミーホール16の方
が通常のコンタクトホール4より深くなり、オーバーエ
ッチングの量によっては、図17に示す点線のように、
さらに図下のメタル配線層まで達する可能性がある。
又、ダミーホール16が下のメタル配線層に達しなけれ
ば、図示しない上のメタル配線層がダミーホール16上
を通過することができ、レイアウトにも自由度の束縛を
なくすことが可能となる。しかし、ダミーホール16が
下のメタル配線層に接してしまっていると、上のメタル
配線層及び下のメタル配線層間で電気的なショートの不
良が発生するという問題点も生じてくる。
を開孔する際、TEOS膜5,6及びSOG膜3を介し
て下地としての絶縁膜(層間絶縁膜7)まで、その開孔
時のオーバーエッチング分だけ、ダミーホール16の方
が通常のコンタクトホール4より深くなり、オーバーエ
ッチングの量によっては、図17に示す点線のように、
さらに図下のメタル配線層まで達する可能性がある。
又、ダミーホール16が下のメタル配線層に達しなけれ
ば、図示しない上のメタル配線層がダミーホール16上
を通過することができ、レイアウトにも自由度の束縛を
なくすことが可能となる。しかし、ダミーホール16が
下のメタル配線層に接してしまっていると、上のメタル
配線層及び下のメタル配線層間で電気的なショートの不
良が発生するという問題点も生じてくる。
【0082】そこで、この問題点を解決するために、本
変形例は、図17に示すように、下のメタル配線層の上
側にエッチングストッパ層17を設けることを特徴とし
ている。このエッチングストッパ層17を設けること
で、オーバーエッチングの防止を図ることが可能とな
る。尚、このエッチングストッパ層17の材質は、TE
OS酸化膜5、SOG膜3及びTEOS膜6のエッチン
グを行なうときに、選択比を大きくとれるものであれば
何でも良く、例えば、層間絶縁膜7にSiO2膜を用い
る場合には、エッチングストッパ層17にはSi3N4膜
を使用することが可能となる。
変形例は、図17に示すように、下のメタル配線層の上
側にエッチングストッパ層17を設けることを特徴とし
ている。このエッチングストッパ層17を設けること
で、オーバーエッチングの防止を図ることが可能とな
る。尚、このエッチングストッパ層17の材質は、TE
OS酸化膜5、SOG膜3及びTEOS膜6のエッチン
グを行なうときに、選択比を大きくとれるものであれば
何でも良く、例えば、層間絶縁膜7にSiO2膜を用い
る場合には、エッチングストッパ層17にはSi3N4膜
を使用することが可能となる。
【0083】(実施の形態7)次に、この発明の実施の
形態7における半導体装置について、図18(a)及び
(b)を用いて説明する。
形態7における半導体装置について、図18(a)及び
(b)を用いて説明する。
【0084】図18(a)は、この発明の実施の形態7
に係る半導体装置の断面構造を示す図である。又、図1
8(b)は、図18(a)中のメタル配線2についての
平面図である。
に係る半導体装置の断面構造を示す図である。又、図1
8(b)は、図18(a)中のメタル配線2についての
平面図である。
【0085】図18(a)に示すように、下地には層間
絶縁膜であるSiO2膜7が設けられており、そのSi
O2膜7の表面にはメタル配線2が配線されている。図
18(a)の前工程においては一旦、メタル配線2を覆
うように層間絶縁膜であるTEOS酸化膜5、SOG膜
3及びTEOS酸化膜6が形成される。本実施の形態7
では、メタル配線2がTEOS酸化膜5,6及びSOG
膜3と接触しないように拡大したコンタクトホール18
が開孔されている。図18(b)により、メタル配線2
がコンタクトホール18中に完全に露呈しているのが理
解できるであろう。
絶縁膜であるSiO2膜7が設けられており、そのSi
O2膜7の表面にはメタル配線2が配線されている。図
18(a)の前工程においては一旦、メタル配線2を覆
うように層間絶縁膜であるTEOS酸化膜5、SOG膜
3及びTEOS酸化膜6が形成される。本実施の形態7
では、メタル配線2がTEOS酸化膜5,6及びSOG
膜3と接触しないように拡大したコンタクトホール18
が開孔されている。図18(b)により、メタル配線2
がコンタクトホール18中に完全に露呈しているのが理
解できるであろう。
【0086】図18(a)に示すように、上層のTEO
S酸化膜6の膜厚によるストレスf1b,f2bがSO
G膜3及び下層のTEOS酸化膜5に伝わったとして
も、コンタクトホール18が大きく開孔しているため
(すなわちメタル配線2の周囲に空間部が存在している
ため)、メタル配線2の側壁には、ストレスf1b,f
2bは伝わらなくなっている。このことから、メタル配
線2よりも拡大したコンタクトホール18を開孔するこ
とにより、膜の応力(ストレス)が直接、メタル配線2
にかかることがなくなる。即ち、この場合において高温
で脱ガス処理を行なってもメタルの***を抑制すること
ができる。
S酸化膜6の膜厚によるストレスf1b,f2bがSO
G膜3及び下層のTEOS酸化膜5に伝わったとして
も、コンタクトホール18が大きく開孔しているため
(すなわちメタル配線2の周囲に空間部が存在している
ため)、メタル配線2の側壁には、ストレスf1b,f
2bは伝わらなくなっている。このことから、メタル配
線2よりも拡大したコンタクトホール18を開孔するこ
とにより、膜の応力(ストレス)が直接、メタル配線2
にかかることがなくなる。即ち、この場合において高温
で脱ガス処理を行なってもメタルの***を抑制すること
ができる。
【0087】以上により、拡大したコンタクトホール1
8を設けることで、脱ガス処理の際に従来の技術で発生
していたメタルの***を抑制することができ、その結
果、図30のメタル欠損24、タングステンプラグ8P
形成時におけるバリアメタル9Pの不均一性、タングス
テン8Pの異常成長及び埋め込み不良をなくし、タング
ステン8Pの電気特性の劣化及び素子の歩留まり低下を
招くことを防ぐことが可能となる。
8を設けることで、脱ガス処理の際に従来の技術で発生
していたメタルの***を抑制することができ、その結
果、図30のメタル欠損24、タングステンプラグ8P
形成時におけるバリアメタル9Pの不均一性、タングス
テン8Pの異常成長及び埋め込み不良をなくし、タング
ステン8Pの電気特性の劣化及び素子の歩留まり低下を
招くことを防ぐことが可能となる。
【0088】(実施の形態8)次に、この発明の実施の
形態8における半導体装置について、図19を用いて説
明する。
形態8における半導体装置について、図19を用いて説
明する。
【0089】図19は、この発明の実施の形態8にかか
る半導体装置を示す断面図である。
る半導体装置を示す断面図である。
【0090】図19に示すように、下地には層間絶縁膜
であるSiO2膜7が設けられており、そのSiO2膜7
の表面にはメタル配線2が配線されている。又、そのメ
タル配線2を覆うように層間絶縁膜である下層のTEO
S酸化膜5、SOG膜3及び上層のTEOS酸化膜6が
形成される。本実施の形態8では、コンタクトホールが
メタル配線2の表面上から上層及び下層のTEOS酸化
膜5,6及びSOG膜3を介し開孔されている。このコ
ンタクトホールは一部をサイドウォール19(蓋部)で
埋められ、コンタクトホール4aが形成されている。
であるSiO2膜7が設けられており、そのSiO2膜7
の表面にはメタル配線2が配線されている。又、そのメ
タル配線2を覆うように層間絶縁膜である下層のTEO
S酸化膜5、SOG膜3及び上層のTEOS酸化膜6が
形成される。本実施の形態8では、コンタクトホールが
メタル配線2の表面上から上層及び下層のTEOS酸化
膜5,6及びSOG膜3を介し開孔されている。このコ
ンタクトホールは一部をサイドウォール19(蓋部)で
埋められ、コンタクトホール4aが形成されている。
【0091】ここで、脱ガス処理は、多量のH2、H2O
等のガスを含有しているSOG膜3からこれらのガスを
抜くためにのために熱を含む処理を行っていた。ところ
が、図19に示すようにコンタクトホールの一部にサイ
ドウォール19を設けると、サイドウォール19がSO
G膜3に含まれるH2、H2O等のガスの発生を防ぐこと
ができるので、ガスが脱離しなくなる。このことから、
脱ガス処理自体行うことが不要となり、脱ガス処理時に
発生していたメタルの***を抑制することができる。
等のガスを含有しているSOG膜3からこれらのガスを
抜くためにのために熱を含む処理を行っていた。ところ
が、図19に示すようにコンタクトホールの一部にサイ
ドウォール19を設けると、サイドウォール19がSO
G膜3に含まれるH2、H2O等のガスの発生を防ぐこと
ができるので、ガスが脱離しなくなる。このことから、
脱ガス処理自体行うことが不要となり、脱ガス処理時に
発生していたメタルの***を抑制することができる。
【0092】以上により、コンタクトホール内にサイド
ウォール19を設けることで、脱ガス処理自体を省略す
ることができるようになり、当該半導体装置の製造工程
の簡略化を図りつつ、従来の技術で発生していたメタル
の***を抑制することができる。その結果、図30のメ
タル欠損24、タングステンプラグ8P形成時における
バリアメタル9Pの不均一性、タングステン8Pの異常
成長及び埋め込み不良をなくし、タングステン8Pの電
気特性の劣化及び素子の歩留まり低下を招くことを防ぐ
ことが可能となる。
ウォール19を設けることで、脱ガス処理自体を省略す
ることができるようになり、当該半導体装置の製造工程
の簡略化を図りつつ、従来の技術で発生していたメタル
の***を抑制することができる。その結果、図30のメ
タル欠損24、タングステンプラグ8P形成時における
バリアメタル9Pの不均一性、タングステン8Pの異常
成長及び埋め込み不良をなくし、タングステン8Pの電
気特性の劣化及び素子の歩留まり低下を招くことを防ぐ
ことが可能となる。
【0093】(実施の形態8の変形例)図23は、この
発明の実施の形態8の変形例に係る半導体装置の構造を
示す断面図である。
発明の実施の形態8の変形例に係る半導体装置の構造を
示す断面図である。
【0094】図19においては、サイドウォール19を
形成する際のエッチバック処理を例えば時間指定で行な
う。このような時間指定にすると、エッチバックした際
に、オーバーエッチングをしてしまう可能性があり、こ
のようなことが起きると図19に示すTEOS酸化膜6
の膜厚が小さくなると同時に、メタル配線の層間容量が
大きくなる可能性がある。又、TEOS酸化膜6の膜厚
が小さくなることで、コンタクトホール4aのトップ径
も小さくなるという恐れも生じ、図示しない上層のメタ
ル配線との重ね合わせマージンも小さくなるという問題
点も生じてくる。ここでは、上記のような問題点を解決
するもので、具体的には、TEOS酸化膜6の膜厚が減
少しないように、図23に示すエッチングストッパ膜1
7を最上層に設けることを特徴としている。
形成する際のエッチバック処理を例えば時間指定で行な
う。このような時間指定にすると、エッチバックした際
に、オーバーエッチングをしてしまう可能性があり、こ
のようなことが起きると図19に示すTEOS酸化膜6
の膜厚が小さくなると同時に、メタル配線の層間容量が
大きくなる可能性がある。又、TEOS酸化膜6の膜厚
が小さくなることで、コンタクトホール4aのトップ径
も小さくなるという恐れも生じ、図示しない上層のメタ
ル配線との重ね合わせマージンも小さくなるという問題
点も生じてくる。ここでは、上記のような問題点を解決
するもので、具体的には、TEOS酸化膜6の膜厚が減
少しないように、図23に示すエッチングストッパ膜1
7を最上層に設けることを特徴としている。
【0095】このエッチングストッパ膜17は、実施の
形態8の製造方法として後述するエッチバックの際、適
度な場所でエッチングが止まるように形成した膜であ
る。このように、TEOS酸化膜6の表面上にエッチン
グストッパ膜17を形成することで、過度にエッチバッ
クすることなく、上述した作用・効果を図ることができ
る。尚、エッチングストッパ膜17には層間絶縁膜のコ
ンタクトホール開孔のためのエッチングに対して、高い
選択比を取れる材料(Si3N4膜)を使用する。
形態8の製造方法として後述するエッチバックの際、適
度な場所でエッチングが止まるように形成した膜であ
る。このように、TEOS酸化膜6の表面上にエッチン
グストッパ膜17を形成することで、過度にエッチバッ
クすることなく、上述した作用・効果を図ることができ
る。尚、エッチングストッパ膜17には層間絶縁膜のコ
ンタクトホール開孔のためのエッチングに対して、高い
選択比を取れる材料(Si3N4膜)を使用する。
【0096】(実施の形態8の製造方法)図19に関し
て既述した多層配線構造における半導体装置の製造方法
を、以下に、図20〜図22を用いて説明する。
て既述した多層配線構造における半導体装置の製造方法
を、以下に、図20〜図22を用いて説明する。
【0097】先ず、図20に至るまでの工程は、従来の
技術で述べた図31〜図35までの工程と全く同一であ
る。
技術で述べた図31〜図35までの工程と全く同一であ
る。
【0098】図20における製造工程の終了後は、図2
1に示すように、サイドウォール形成膜20をTEOS
酸化膜6及びメタル配線2の表面上に全体的に堆積す
る。
1に示すように、サイドウォール形成膜20をTEOS
酸化膜6及びメタル配線2の表面上に全体的に堆積す
る。
【0099】図21における製造工程の終了後は、図2
2に示すように、堆積したサイドウォール形成膜20を
膜厚分だけエッチバックすると、図19に示すサイドウ
ォール19をコンタクトホール4内に形成することがで
きる。
2に示すように、堆積したサイドウォール形成膜20を
膜厚分だけエッチバックすると、図19に示すサイドウ
ォール19をコンタクトホール4内に形成することがで
きる。
【0100】(実施の形態9)次に、この発明の実施の
形態9における半導体装置について、図24を用いて説
明する。
形態9における半導体装置について、図24を用いて説
明する。
【0101】図24は、この発明の実施の形態9に係る
半導体装置を示す断面図である。
半導体装置を示す断面図である。
【0102】図24に示すように、下地には層間絶縁膜
であるSiO2膜7が設けられており、そのSiO2膜7
の表面にはメタル配線2が配線されている。そして、そ
のメタル配線2を覆うように層間絶縁膜である下層のT
EOS酸化膜5、SOG膜3及び上層のTEOS酸化膜
6が堆積されている。本実施の形態9では、それらの層
間絶縁膜特にSOG膜3がコンタクトホール4b内に露
呈しないような脱離ガス防止層21(脱離ガス防止膜)
を形成している。尚、コンタクトホール4bは、メタル
配線2の表面上から上層及び下層のTEOS酸化膜6,
5及びSOG膜3を介して開孔されている。
であるSiO2膜7が設けられており、そのSiO2膜7
の表面にはメタル配線2が配線されている。そして、そ
のメタル配線2を覆うように層間絶縁膜である下層のT
EOS酸化膜5、SOG膜3及び上層のTEOS酸化膜
6が堆積されている。本実施の形態9では、それらの層
間絶縁膜特にSOG膜3がコンタクトホール4b内に露
呈しないような脱離ガス防止層21(脱離ガス防止膜)
を形成している。尚、コンタクトホール4bは、メタル
配線2の表面上から上層及び下層のTEOS酸化膜6,
5及びSOG膜3を介して開孔されている。
【0103】図19に示すようなコンタクトホール4a
はトップ径に比べボトム径が極端に小さくなっている。
このことは、図示しない上層のメタル配線で、上層のメ
タル配線の配線ピッチが大きくなり、微細化することが
できないという問題点が生じてくる。そこで、この問題
点を解決すべく、本実施の形態では、図19のサイドウ
ォール19に代えて脱離ガス防止層21(図24)を用
いることで、コンタクトホール4bのトップ径とボトム
径の大きさを必要最小限度に抑えるようにしている。こ
の結果、上層のメタル配線の配線ピッチを小さくし、微
細化を図ることができる。
はトップ径に比べボトム径が極端に小さくなっている。
このことは、図示しない上層のメタル配線で、上層のメ
タル配線の配線ピッチが大きくなり、微細化することが
できないという問題点が生じてくる。そこで、この問題
点を解決すべく、本実施の形態では、図19のサイドウ
ォール19に代えて脱離ガス防止層21(図24)を用
いることで、コンタクトホール4bのトップ径とボトム
径の大きさを必要最小限度に抑えるようにしている。こ
の結果、上層のメタル配線の配線ピッチを小さくし、微
細化を図ることができる。
【0104】図24に示すように、図19のサイドウォ
ール19に代えてコンタクトホール4bに脱離ガス防止
層21を設けている。このような構造にすることで、実
施の形態8で述べた技術と同様に、SOG膜3から
H2,H2O等のガスが脱離するのを防止し、従来の技術
で必要であった脱ガス処理自体を省略するが可能とな
る。
ール19に代えてコンタクトホール4bに脱離ガス防止
層21を設けている。このような構造にすることで、実
施の形態8で述べた技術と同様に、SOG膜3から
H2,H2O等のガスが脱離するのを防止し、従来の技術
で必要であった脱ガス処理自体を省略するが可能とな
る。
【0105】このように、図19のサイドウォール19
に代えて脱離ガス防止層21を用いることで、脱ガス処
理自体を省略することができるようになり、従来と同様
にメタル配線の配線ピッチを小さくして、微細化を図る
ことが可能となり、従来の技術で発生していたメタルの
***を抑制することができる。その結果、図30のメタ
ル欠損24、タングステンプラグ8P形成時におけるバ
リアメタル9Pの不均一性、タングステン8Pの異常成
長及び埋め込み不良をなくし、タングステン8Pの電気
特性の劣化及び素子の歩留まり低下を招くことを防ぐこ
とが可能となる。
に代えて脱離ガス防止層21を用いることで、脱ガス処
理自体を省略することができるようになり、従来と同様
にメタル配線の配線ピッチを小さくして、微細化を図る
ことが可能となり、従来の技術で発生していたメタルの
***を抑制することができる。その結果、図30のメタ
ル欠損24、タングステンプラグ8P形成時におけるバ
リアメタル9Pの不均一性、タングステン8Pの異常成
長及び埋め込み不良をなくし、タングステン8Pの電気
特性の劣化及び素子の歩留まり低下を招くことを防ぐこ
とが可能となる。
【0106】(実施の形態9の製造方法)図24に関し
て既述した多層配線構造における半導体装置の製造方法
を、以下に、図25〜図29を用いて説明する。
て既述した多層配線構造における半導体装置の製造方法
を、以下に、図25〜図29を用いて説明する。
【0107】先ず、図25における製造工程は、従来の
技術で述べた図31〜図33に示す製造工程の終了後
に、SOG膜3の表面上にフォトレジスト22を全体的
に塗布したものである。
技術で述べた図31〜図33に示す製造工程の終了後
に、SOG膜3の表面上にフォトレジスト22を全体的
に塗布したものである。
【0108】図25における製造工程の終了後は、図2
6に示すように、フォトレジスト22に露光することに
より、不要なフォトレジスト22の除去を行うが、この
とき露光量を調整することによりメタル配線2の幅寸法
よりも大きめの径のコンタクトホールを開孔する。
6に示すように、フォトレジスト22に露光することに
より、不要なフォトレジスト22の除去を行うが、この
とき露光量を調整することによりメタル配線2の幅寸法
よりも大きめの径のコンタクトホールを開孔する。
【0109】図26における製造工程の終了後は、図2
7に示すように、異方性エッチングにより、メタル配線
2付近のSOG膜3及びTEOS酸化膜5の除去を行
い、フォトレジスト22を除去する。
7に示すように、異方性エッチングにより、メタル配線
2付近のSOG膜3及びTEOS酸化膜5の除去を行
い、フォトレジスト22を除去する。
【0110】図27における製造工程の終了後は、図2
8に示すように、TEOS酸化膜6を適度な膜厚になる
まで堆積を行い、図示のようなTEOS酸化膜6を形成
する。
8に示すように、TEOS酸化膜6を適度な膜厚になる
まで堆積を行い、図示のようなTEOS酸化膜6を形成
する。
【0111】図28における製造工程の終了後は、図2
9に示すように、図28のTEOS酸化膜6をCMP法
により、図28の点線で示す膜厚まで研磨を行い、平坦
化を行う。そして、コンタクトホール4bを開孔すれ
ば、図24で示す脱離ガス防止膜21が得られる。
9に示すように、図28のTEOS酸化膜6をCMP法
により、図28の点線で示す膜厚まで研磨を行い、平坦
化を行う。そして、コンタクトホール4bを開孔すれ
ば、図24で示す脱離ガス防止膜21が得られる。
【0112】
【発明の効果】請求項1記載の発明によれば、第1又は
第3の層間絶縁膜のどちらか一方のストレス値を変更し
たことで、第3の層間絶縁膜の膜厚によるメタル配線へ
のストレスが緩和され、従来の技術で発生していたメタ
ルの***が抑制される。これにより、メタルの欠損、タ
ングステンプラグ形成時におけるバリアメタルの不均一
性、タングステンの異常成長及び埋め込み不良をなくし
た結果、タングステンの電気特性の劣化及び素子の歩留
まりの低下を防ぐことが可能となる。
第3の層間絶縁膜のどちらか一方のストレス値を変更し
たことで、第3の層間絶縁膜の膜厚によるメタル配線へ
のストレスが緩和され、従来の技術で発生していたメタ
ルの***が抑制される。これにより、メタルの欠損、タ
ングステンプラグ形成時におけるバリアメタルの不均一
性、タングステンの異常成長及び埋め込み不良をなくし
た結果、タングステンの電気特性の劣化及び素子の歩留
まりの低下を防ぐことが可能となる。
【0113】更に、請求項2記載の発明によれば、第1
及び第3の層間絶縁膜を同じ物質にすることで、ウェハ
形成時の層間絶縁膜の製造工程において容易に製造が可
能となる。又、請求項1と同様に、第3の層間絶縁膜の
膜厚によるメタル配線へのストレスが緩和され、従来の
技術で発生していたメタルの***が抑制される。これに
より、メタルの欠損、タングステンプラグ形成時におけ
るバリアメタルの不均一性、タングステンの異常成長及
び埋め込み不良をなくした結果、タングステンの電気特
性の劣化及び素子の歩留まりの低下を防ぐことが可能と
なる。
及び第3の層間絶縁膜を同じ物質にすることで、ウェハ
形成時の層間絶縁膜の製造工程において容易に製造が可
能となる。又、請求項1と同様に、第3の層間絶縁膜の
膜厚によるメタル配線へのストレスが緩和され、従来の
技術で発生していたメタルの***が抑制される。これに
より、メタルの欠損、タングステンプラグ形成時におけ
るバリアメタルの不均一性、タングステンの異常成長及
び埋め込み不良をなくした結果、タングステンの電気特
性の劣化及び素子の歩留まりの低下を防ぐことが可能と
なる。
【0114】請求項3記載の発明によれば、第3の層間
絶縁膜の膜厚を厚くし、且つ、ストレス値を低くしたこ
とで、更に、第3の層間絶縁膜の膜厚によるメタル配線
へのストレスが緩和され、請求項1又は2に比べメタル
の***がより抑制される。これにより、メタルの欠損、
タングステンプラグ形成時におけるバリアメタルの不均
一性、タングステンの異常成長及び埋め込み不良をなく
した結果、タングステンの電気特性の劣化及び素子の歩
留まりの低下を防ぐことが可能となる。
絶縁膜の膜厚を厚くし、且つ、ストレス値を低くしたこ
とで、更に、第3の層間絶縁膜の膜厚によるメタル配線
へのストレスが緩和され、請求項1又は2に比べメタル
の***がより抑制される。これにより、メタルの欠損、
タングステンプラグ形成時におけるバリアメタルの不均
一性、タングステンの異常成長及び埋め込み不良をなく
した結果、タングステンの電気特性の劣化及び素子の歩
留まりの低下を防ぐことが可能となる。
【0115】又、請求項4記載の発明によれば、半導体
装置の外周部分にあるメタル配線の近傍にのみダミーの
メタル配線を設けたことで、オープンスペースがなくな
り、従来の技術で発生していたメタルの***が抑制され
る。これにより、メタルの欠損、タングステンプラグ形
成時におけるバリアメタルの不均一性、タングステンの
異常成長及び埋め込み不良をなくした結果、タングステ
ンの電気特性の劣化及び素子の歩留まりの低下を防ぐこ
とが可能となる。
装置の外周部分にあるメタル配線の近傍にのみダミーの
メタル配線を設けたことで、オープンスペースがなくな
り、従来の技術で発生していたメタルの***が抑制され
る。これにより、メタルの欠損、タングステンプラグ形
成時におけるバリアメタルの不均一性、タングステンの
異常成長及び埋め込み不良をなくした結果、タングステ
ンの電気特性の劣化及び素子の歩留まりの低下を防ぐこ
とが可能となる。
【0116】又、請求項5記載の発明によれば、メタル
配線の近傍に空間部を設けることで、メタル周辺に加わ
ったストレスを柔らげることができる。その結果、メタ
ルの***を防ぎ、メタルの欠損、タングステンプラグ形
成時におけるバリアメタルの不均一性、タングステンの
異常成長及び埋め込み不良をなくした結果、タングステ
ンの電気特性の劣化及び素子の歩留まりの低下を防ぐこ
とが可能となる。
配線の近傍に空間部を設けることで、メタル周辺に加わ
ったストレスを柔らげることができる。その結果、メタ
ルの***を防ぎ、メタルの欠損、タングステンプラグ形
成時におけるバリアメタルの不均一性、タングステンの
異常成長及び埋め込み不良をなくした結果、タングステ
ンの電気特性の劣化及び素子の歩留まりの低下を防ぐこ
とが可能となる。
【0117】請求項6記載の発明によれば、空間部を層
間絶縁膜中に形成することで、メタル配線の側壁に直接
的にストレスが加わることを抑制することができる。こ
れにより、請求項5に比べて、層間絶縁膜の膜厚による
ストレスを更に緩和することができる。その結果、メタ
ルの***を抑制することができ、メタルの欠損、タング
ステンプラグ形成時におけるバリアメタルの不均一性、
タングステンの異常成長及び埋め込み不良をなくした結
果、タングステンの電気特性の劣化及び素子の歩留まり
の低下を防ぐことが可能となる。
間絶縁膜中に形成することで、メタル配線の側壁に直接
的にストレスが加わることを抑制することができる。こ
れにより、請求項5に比べて、層間絶縁膜の膜厚による
ストレスを更に緩和することができる。その結果、メタ
ルの***を抑制することができ、メタルの欠損、タング
ステンプラグ形成時におけるバリアメタルの不均一性、
タングステンの異常成長及び埋め込み不良をなくした結
果、タングステンの電気特性の劣化及び素子の歩留まり
の低下を防ぐことが可能となる。
【0118】請求項7記載の発明によれば、空間部を複
数のコンタクトホール形状にすることで、請求項6と同
様に請求項5に比べ、更に層間絶縁膜の膜厚によるメタ
ル配線への直接的なストレスをより緩和することができ
る。その結果、メタルの***を抑制することができ、メ
タルの欠損、タングステンプラグ形成時におけるバリア
メタルの不均一性、タングステンの異常成長及び埋め込
み不良をなくした結果、タングステンの電気特性の劣化
及び素子の歩留まりの低下を防ぐことが可能となる。
数のコンタクトホール形状にすることで、請求項6と同
様に請求項5に比べ、更に層間絶縁膜の膜厚によるメタ
ル配線への直接的なストレスをより緩和することができ
る。その結果、メタルの***を抑制することができ、メ
タルの欠損、タングステンプラグ形成時におけるバリア
メタルの不均一性、タングステンの異常成長及び埋め込
み不良をなくした結果、タングステンの電気特性の劣化
及び素子の歩留まりの低下を防ぐことが可能となる。
【0119】請求項8記載の発明によれば、空間部はメ
タル配線と層間絶縁膜とが接触しないようにしたこと
で、請求項7と同様に請求項5に比べ、更に層間絶縁膜
の膜厚によるメタル配線への直接的なストレスをより緩
和することができる。その結果、メタルの***を抑制す
ることができ、メタルの欠損、タングステンプラグ形成
時におけるバリアメタルの不均一性、タングステンの異
常成長及び埋め込み不良をなくした結果、タングステン
の電気特性の劣化及び素子の歩留まりの低下を防ぐこと
が可能となる。
タル配線と層間絶縁膜とが接触しないようにしたこと
で、請求項7と同様に請求項5に比べ、更に層間絶縁膜
の膜厚によるメタル配線への直接的なストレスをより緩
和することができる。その結果、メタルの***を抑制す
ることができ、メタルの欠損、タングステンプラグ形成
時におけるバリアメタルの不均一性、タングステンの異
常成長及び埋め込み不良をなくした結果、タングステン
の電気特性の劣化及び素子の歩留まりの低下を防ぐこと
が可能となる。
【0120】請求項9記載の発明によれば、層間絶縁膜
にコンタクトホールを開孔して、そのコンタクトホール
の一部を蓋部で埋めたコンタクトホールを形成すること
で、層間絶縁膜中のガスを抜く工程が省略できるため、
従来の技術で必要であった脱ガス処理を不要とすること
ができる。このため、メタルの***自体が起きることが
なく、メタルの欠損、タングステンプラグ形成時におけ
るバリアメタルの不均一性、タングステンの異常成長及
び埋め込み不良がなくなり、タングステンの電気特性の
劣化及び素子の歩留まりの低下を防ぐことが可能とな
る。
にコンタクトホールを開孔して、そのコンタクトホール
の一部を蓋部で埋めたコンタクトホールを形成すること
で、層間絶縁膜中のガスを抜く工程が省略できるため、
従来の技術で必要であった脱ガス処理を不要とすること
ができる。このため、メタルの***自体が起きることが
なく、メタルの欠損、タングステンプラグ形成時におけ
るバリアメタルの不均一性、タングステンの異常成長及
び埋め込み不良がなくなり、タングステンの電気特性の
劣化及び素子の歩留まりの低下を防ぐことが可能とな
る。
【0121】請求項10記載の発明によれば、コンタク
トホールの側壁を全面的に蓋部で埋めたコンタクトホー
ルを形成することで、請求項9に比べ、蓋部形成時のウ
ェハの製造が容易となる。そして、請求項9と同様に、
層間絶縁膜中のガスを抜く工程が省略できるため、従来
の技術で必要であった脱ガス処理を不要とすることがで
きる。このため、メタルの***自体が起きることがな
く、メタルの欠損、タングステンプラグ形成時における
バリアメタルの不均一性、タングステンの異常成長及び
埋め込み不良がなくなり、タングステンの電気特性の劣
化及び素子の歩留まりの低下を防ぐことが可能となる。
トホールの側壁を全面的に蓋部で埋めたコンタクトホー
ルを形成することで、請求項9に比べ、蓋部形成時のウ
ェハの製造が容易となる。そして、請求項9と同様に、
層間絶縁膜中のガスを抜く工程が省略できるため、従来
の技術で必要であった脱ガス処理を不要とすることがで
きる。このため、メタルの***自体が起きることがな
く、メタルの欠損、タングステンプラグ形成時における
バリアメタルの不均一性、タングステンの異常成長及び
埋め込み不良がなくなり、タングステンの電気特性の劣
化及び素子の歩留まりの低下を防ぐことが可能となる。
【0122】請求項11記載の発明によれば、蓋部をサ
イドウォールにすることで、請求項9と同様に、層間絶
縁膜中のガスを抜く工程が省略できるため、従来の技術
で必要であった脱ガス処理を不要とすることができる。
このため、メタルの***自体が起きることがなく、メタ
ルの欠損、タングステンプラグ形成時におけるバリアメ
タルの不均一性、タングステンの異常成長及び埋め込み
不良がなくなり、タングステンの電気特性の劣化及び素
子の歩留まりの低下を防ぐことが可能となる。
イドウォールにすることで、請求項9と同様に、層間絶
縁膜中のガスを抜く工程が省略できるため、従来の技術
で必要であった脱ガス処理を不要とすることができる。
このため、メタルの***自体が起きることがなく、メタ
ルの欠損、タングステンプラグ形成時におけるバリアメ
タルの不均一性、タングステンの異常成長及び埋め込み
不良がなくなり、タングステンの電気特性の劣化及び素
子の歩留まりの低下を防ぐことが可能となる。
【0123】請求項12記載の発明によれば、蓋部を脱
離ガス防止膜にすることで、請求項9に比べて、コンタ
クトホールのトップ径を小さくすることができ、従来の
技術と同様にメタル配線の配線ピッチを小さくし、微細
化することが可能となる。又、請求項9と同様に、層間
絶縁膜中のガスを抜く工程が省略できるため、従来の技
術で必要であった脱ガス処理を不要とすることができ
る。このため、メタルの***自体が起きることがなく、
メタルの欠損、タングステンプラグ形成時におけるバリ
アメタルの不均一性、タングステンの異常成長及び埋め
込み不良がなくなり、タングステンの電気特性の劣化及
び素子の歩留まりの低下を防ぐことが可能となる。
離ガス防止膜にすることで、請求項9に比べて、コンタ
クトホールのトップ径を小さくすることができ、従来の
技術と同様にメタル配線の配線ピッチを小さくし、微細
化することが可能となる。又、請求項9と同様に、層間
絶縁膜中のガスを抜く工程が省略できるため、従来の技
術で必要であった脱ガス処理を不要とすることができ
る。このため、メタルの***自体が起きることがなく、
メタルの欠損、タングステンプラグ形成時におけるバリ
アメタルの不均一性、タングステンの異常成長及び埋め
込み不良がなくなり、タングステンの電気特性の劣化及
び素子の歩留まりの低下を防ぐことが可能となる。
【0124】請求項13記載の発明によれば、脱ガス処
理を250度以下で行うことで、メタルへ高温の熱が伝
達されないため、従来の技術で発生していたメタルの隆
起が抑制される。これにより、メタルの欠損、タングス
テンプラグ形成時におけるバリアメタルの不均一性、タ
ングステンの異常成長及び埋め込み不良をなくした結
果、タングステンの電気特性の劣化及び素子の歩留まり
の低下を防ぐことが可能となる。
理を250度以下で行うことで、メタルへ高温の熱が伝
達されないため、従来の技術で発生していたメタルの隆
起が抑制される。これにより、メタルの欠損、タングス
テンプラグ形成時におけるバリアメタルの不均一性、タ
ングステンの異常成長及び埋め込み不良をなくした結
果、タングステンの電気特性の劣化及び素子の歩留まり
の低下を防ぐことが可能となる。
【0125】請求項14記載の発明によれば、脱ガス処
理を不活性ガス又は窒素ガス中で行うことで、従来の技
術で発生していたメタルの***が抑制される。これによ
り、メタルの欠損、タングステンプラグ形成時における
バリアメタルの不均一性、タングステンの異常成長及び
埋め込み不良をなくした結果、タングステンの電気特性
の劣化及び素子の歩留まりの低下を防ぐことが可能とな
る。
理を不活性ガス又は窒素ガス中で行うことで、従来の技
術で発生していたメタルの***が抑制される。これによ
り、メタルの欠損、タングステンプラグ形成時における
バリアメタルの不均一性、タングステンの異常成長及び
埋め込み不良をなくした結果、タングステンの電気特性
の劣化及び素子の歩留まりの低下を防ぐことが可能とな
る。
【0126】請求項15記載の発明によれば、脱ガス処
理をアルゴンガス中で行うことで、請求項14に比べ、
更にメタルの***が抑制される。これにより、メタルの
欠損、タングステンプラグ形成時におけるバリアメタル
の不均一性、タングステンの異常成長及び埋め込み不良
をなくした結果、タングステンの電気特性の劣化及び素
子の歩留まりの低下を防ぐことが可能となる。
理をアルゴンガス中で行うことで、請求項14に比べ、
更にメタルの***が抑制される。これにより、メタルの
欠損、タングステンプラグ形成時におけるバリアメタル
の不均一性、タングステンの異常成長及び埋め込み不良
をなくした結果、タングステンの電気特性の劣化及び素
子の歩留まりの低下を防ぐことが可能となる。
【図1】 この発明の実施の形態1と従来とを対比し
て、脱ガス処理時のウェハ温度に対するメタル堆積(隆
起)が発生した100個当たりのコンタクトホール数の
関係を示す図である。
て、脱ガス処理時のウェハ温度に対するメタル堆積(隆
起)が発生した100個当たりのコンタクトホール数の
関係を示す図である。
【図2】 この発明の実施の形態2と従来とを対比し
て、ランプ加熱とArガス雰囲気での加熱とについてメ
タル堆積(***)が発生した100個当たりのコンタク
トホール数の関係を示す図である。
て、ランプ加熱とArガス雰囲気での加熱とについてメ
タル堆積(***)が発生した100個当たりのコンタク
トホール数の関係を示す図である。
【図3】 この発明の実施の形態3による半導体装置の
ウェハを作成するために用いる2周波数プラズマCVD
装置の構成を簡略化して示した図である。
ウェハを作成するために用いる2周波数プラズマCVD
装置の構成を簡略化して示した図である。
【図4】 この発明の実施の形態3による半導体装置の
コンタクトホール部分を拡大した断面図である。
コンタクトホール部分を拡大した断面図である。
【図5】 この発明の実施の形態3による半導体装置の
TEOS酸化膜のストレス値に対するメタル堆積(隆
起)が発生した100個当たりのコンタクトホール数を
示す図である。
TEOS酸化膜のストレス値に対するメタル堆積(隆
起)が発生した100個当たりのコンタクトホール数を
示す図である。
【図6】 この発明の実施の形態3による半導体装置の
コンタクトホール部分を拡大した断面図である。
コンタクトホール部分を拡大した断面図である。
【図7】 この発明の実施の形態4による半導体装置の
ホールチェーンTEGのレイアウトパターンを示す平面
図である。
ホールチェーンTEGのレイアウトパターンを示す平面
図である。
【図8】 この発明の実施の形態4による半導体装置の
コンタクトホール及びダミー配線の部分を拡大したレイ
アウトパターンを示す平面図である。
コンタクトホール及びダミー配線の部分を拡大したレイ
アウトパターンを示す平面図である。
【図9】 この発明の実施の形態5による半導体装置の
コンタクトホール部分を拡大した構造を示す断面図であ
る。
コンタクトホール部分を拡大した構造を示す断面図であ
る。
【図10】 この発明の実施の形態5による半導体装置
の製造工程を示す断面図である。
の製造工程を示す断面図である。
【図11】 この発明の実施の形態5による半導体装置
の製造工程を示す断面図である。
の製造工程を示す断面図である。
【図12】 この発明の実施の形態5による半導体装置
の製造工程を示す断面図である。
の製造工程を示す断面図である。
【図13】 この発明の実施の形態5による半導体装置
の製造工程を示す断面図である。
の製造工程を示す断面図である。
【図14】 この発明の実施の形態5による半導体装置
の製造工程を示す断面図である。
の製造工程を示す断面図である。
【図15】 この発明の実施の形態5による半導体装置
の製造工程を示す断面図である。
の製造工程を示す断面図である。
【図16】 この発明の実施の形態6による半導体装置
のメタル配線部分のレイアウトパターンを示す平面図で
ある。
のメタル配線部分のレイアウトパターンを示す平面図で
ある。
【図17】 この発明の実施の形態6による半導体装置
のコンタクトホール部分を拡大した構造を示す断面図で
ある。
のコンタクトホール部分を拡大した構造を示す断面図で
ある。
【図18】 この発明の実施の形態7による半導体装置
のコンタクトホール部分を拡大した構造の断面及び平面
を示す図である。
のコンタクトホール部分を拡大した構造の断面及び平面
を示す図である。
【図19】 この発明の実施の形態8による半導体装置
のコンタクトホール部分を拡大した構造を示す断面図で
ある。
のコンタクトホール部分を拡大した構造を示す断面図で
ある。
【図20】 この発明の実施の形態8による半導体装置
の製造工程を示す断面図である。
の製造工程を示す断面図である。
【図21】 この発明の実施の形態8による半導体装置
の製造工程を示す断面図である。
の製造工程を示す断面図である。
【図22】 この発明の実施の形態8による半導体装置
の製造工程を示す断面図である。
の製造工程を示す断面図である。
【図23】 この発明の実施の形態8による半導体装置
のエッチングストッパ層を設けた場合のコンタクトホー
ル部分を拡大した構造を示す断面図である。
のエッチングストッパ層を設けた場合のコンタクトホー
ル部分を拡大した構造を示す断面図である。
【図24】 この発明の実施の形態9による半導体装置
のコンタクトホール部分を拡大した構造を示す断面図で
ある。
のコンタクトホール部分を拡大した構造を示す断面図で
ある。
【図25】 この発明の実施の形態9による半導体装置
の製造工程を示す断面図である。
の製造工程を示す断面図である。
【図26】 この発明の実施の形態9による半導体装置
の製造工程を示す断面図である。
の製造工程を示す断面図である。
【図27】 この発明の実施の形態9による半導体装置
の製造工程を示す断面図である。
の製造工程を示す断面図である。
【図28】 この発明の実施の形態9による半導体装置
の製造工程を示す断面図である。
の製造工程を示す断面図である。
【図29】 この発明の実施の形態9による半導体装置
の製造工程を示す断面図である。
の製造工程を示す断面図である。
【図30】 従来の多層配線構造を有する半導体装置の
コンタクトホール内でのメタルの***を模式的に示す断
面図である。
コンタクトホール内でのメタルの***を模式的に示す断
面図である。
【図31】 従来の多層配線構造を有する半導体装置の
製造工程を示す断面図である。
製造工程を示す断面図である。
【図32】 従来の多層配線構造を有する半導体装置の
製造工程を示す断面図である。
製造工程を示す断面図である。
【図33】 従来の多層配線構造を有する半導体装置の
製造工程を示す断面図である。
製造工程を示す断面図である。
【図34】 従来の多層配線構造を有する半導体装置の
製造工程を示す断面図である。
製造工程を示す断面図である。
【図35】 従来の多層配線構造を有する半導体装置の
製造工程を示す断面図である。
製造工程を示す断面図である。
【図36】 従来の多層配線構造を有する半導体装置の
製造工程を示す断面図である。
製造工程を示す断面図である。
【符号の説明】 1 ウェハ、1a,1b RF電源、2 メタル配線
層、3 SOG膜、4,4a,4b コンタクトホー
ル、5,5a,6,6a TEOS酸化膜、7 層間絶
縁膜、8 上層メタル配線、9 下層メタル配線、1
0,11 コンタクトホール、12 メタル配線、13
ダミー配線、15 エアギャップ、16 ダミーホー
ル、17 エッチングストッパ層、18 拡大したコン
タクトホール、19 サイドウォール、20 サイドウ
ォール形成膜、21 脱離ガス防止層、22 フォトレ
ジスト。
層、3 SOG膜、4,4a,4b コンタクトホー
ル、5,5a,6,6a TEOS酸化膜、7 層間絶
縁膜、8 上層メタル配線、9 下層メタル配線、1
0,11 コンタクトホール、12 メタル配線、13
ダミー配線、15 エアギャップ、16 ダミーホー
ル、17 エッチングストッパ層、18 拡大したコン
タクトホール、19 サイドウォール、20 サイドウ
ォール形成膜、21 脱離ガス防止層、22 フォトレ
ジスト。
Claims (15)
- 【請求項1】 多層配線構造により形成される半導体装
置であって、 下地とする絶縁膜の上に設けられたメタル配線と、 前記メタル配線を覆うように形成された第1の層間絶縁
膜と、 前記第1の層間絶縁膜の上に形成された第2の層間絶縁
膜と、 前記第2の層間絶縁膜の上に形成された第3の層間絶縁
膜と、 前記メタル配線表面上において前記第1、第2、第3の
層間絶縁膜に開孔したコンタクトホールとを備え、 前記第1、第3の層間絶縁膜は、それぞれストレス値が
異なることを特徴とする、半導体装置。 - 【請求項2】 請求項1記載の半導体装置において、 前記第1,第3の層間絶縁膜は同じ物質であることを特
徴とする、半導体装置。 - 【請求項3】 請求項2記載の半導体装置において、 前記第3の層間絶縁膜は前記第1の層間絶縁膜よりもス
トレス値が低く、且つ、膜厚が大きいことを特徴とす
る、半導体装置。 - 【請求項4】 多層配線構造により形成される半導体装
置であって、 下地とする絶縁膜の上に設けられたメタル配線と、 前記メタル配線を覆うように形成された層間絶縁膜と、 前記メタル配線表面上において前記層間絶縁膜に開孔し
たコンタクトホールとを備え、 前記コンタクトホールを有する前記メタル配線は複数で
あって、それらメタル配線の内で半導体装置の外周部に
配置してある前記コンタクトホールの周りのメタル配線
の近傍のみにダミーのメタル配線を設けたことを特徴と
する、半導体装置。 - 【請求項5】 多層配線構造により形成される半導体装
置であって、 下地とする絶縁膜の上に設けられたメタル配線と、 前記メタル配線を覆うように形成された層間絶縁膜と、 前記メタル配線表面上において前記層間絶縁膜に開孔し
たコンタクトホールとを備え、 前記メタル配線の近傍において前記層間絶縁膜に空間部
を設けたことを特徴とする、半導体装置。 - 【請求項6】 請求項5記載の半導体装置において、 前記空間部は層間絶縁膜中にエアギャップとして形成さ
れていることを特徴とする、半導体装置。 - 【請求項7】 請求項5記載の半導体装置において、 前記空間部は複数、且つ、コンタクトホール形状である
ことを特徴とする、半導体装置。 - 【請求項8】 請求項5記載の半導体装置において、 前記空間部は前記コンタクトホールを拡大することによ
り前記メタル配線が前記層間絶縁膜と接触しないように
設けられた空間であることを特徴とする、半導体装置。 - 【請求項9】 多層配線構造により形成される半導体装
置であって、 下地とする絶縁膜の上に設けられたメタル配線と、 前記メタル配線を覆うように形成された層間絶縁膜と、 前記メタル配線表面上において前記層間絶縁膜に開孔し
たホールに対し、当該ホールの側面を蓋部で埋めること
により形成されたコンタクトホールとを備えた、半導体
装置。 - 【請求項10】 請求項9記載の半導体装置において、 前記蓋部は前記ホールの側壁を全面的に覆うことを特徴
とした、半導体装置。 - 【請求項11】 請求項10記載の半導体装置におい
て、 前記蓋部はサイドウォールであることを特徴とする、半
導体装置。 - 【請求項12】 請求項10記載の半導体装置におい
て、 前記蓋部は前記ホールを一旦埋め込んだ後前記コンタク
トホールを再開口することにより形成された脱離ガス防
止膜であることを特徴とする、半導体装置。 - 【請求項13】 多層配線構造により形成される半導体
装置の製造方法であって、 下地とする絶縁膜の上にメタル配線を設ける工程と、 前記メタル配線を覆うような層間絶縁膜を形成する工程
と、 前記メタル配線表面上において前記層間絶縁膜にコンタ
クトホールを開孔する工程と、 前記コンタクトホールの前記層間絶縁膜からガスを除去
するための脱ガス処理を行う工程と、 金属を前記コンタクトホール内に成長する工程とを備
え、 前記脱ガス処理を、250度以下で行うことを特徴とす
る、半導体装置の製造方法。 - 【請求項14】 多層配線構造により形成される半導体
装置の製造方法であって、 下地とする絶縁膜の上にメタル配線を設ける工程と、 前記メタル配線を覆うような層間絶縁膜を形成する工程
と、 前記メタル配線表面上において前記層間絶縁膜にコンタ
クトホールを開孔する工程と、 前記コンタクトホール内の前記層間絶縁膜からガスを除
去するための脱ガス処理を行う工程とを備え、 前記脱ガス処理を不活性ガスあるいは窒素ガス雰囲気中
で行うことを特徴とする、半導体装置の製造方法。 - 【請求項15】 請求項14記載の半導体装置の製造方
法において、 前記不活性ガスはアルゴンであることを特徴とする、半
導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8317941A JPH10163317A (ja) | 1996-11-28 | 1996-11-28 | 半導体装置及びその製造方法 |
TW086104343A TW333686B (en) | 1996-11-28 | 1997-04-02 | The semiconductor device and its producing method |
KR1019970014469A KR100271008B1 (ko) | 1996-11-28 | 1997-04-18 | 반도체장치및그제조방법 |
US08/850,007 US6069400A (en) | 1996-11-28 | 1997-05-01 | Semiconductor device and method of fabricating the same |
CNB971145741A CN1135618C (zh) | 1996-11-28 | 1997-07-14 | 半导体装置及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8317941A JPH10163317A (ja) | 1996-11-28 | 1996-11-28 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10163317A true JPH10163317A (ja) | 1998-06-19 |
Family
ID=18093734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8317941A Pending JPH10163317A (ja) | 1996-11-28 | 1996-11-28 | 半導体装置及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6069400A (ja) |
JP (1) | JPH10163317A (ja) |
KR (1) | KR100271008B1 (ja) |
CN (1) | CN1135618C (ja) |
TW (1) | TW333686B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002198364A (ja) * | 2000-12-25 | 2002-07-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
KR100587664B1 (ko) * | 1999-07-23 | 2006-06-08 | 삼성전자주식회사 | 반도체 소자 제조방법 |
JP2007329248A (ja) * | 2006-06-07 | 2007-12-20 | Sanyo Electric Co Ltd | 測長用モニター |
JP2018056294A (ja) * | 2016-09-28 | 2018-04-05 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3384714B2 (ja) * | 1997-07-16 | 2003-03-10 | 富士通株式会社 | 半導体装置およびその製造方法 |
JP3033564B2 (ja) * | 1997-10-02 | 2000-04-17 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JPH11340321A (ja) * | 1998-05-27 | 1999-12-10 | Sony Corp | 半導体装置およびその製造方法 |
US6451714B2 (en) * | 1998-08-26 | 2002-09-17 | Micron Technology, Inc. | System and method for selectively increasing surface temperature of an object |
US6426546B1 (en) * | 1999-08-02 | 2002-07-30 | United Microelectronics Corp. | Reducing relative stress between HDP layer and passivation layer |
US6566759B1 (en) * | 1999-08-23 | 2003-05-20 | International Business Machines Corporation | Self-aligned contact areas for sidewall image transfer formed conductors |
KR100350811B1 (ko) * | 2000-08-19 | 2002-09-05 | 삼성전자 주식회사 | 반도체 장치의 금속 비아 콘택 및 그 형성방법 |
KR100735628B1 (ko) * | 2001-06-29 | 2007-07-04 | 매그나칩 반도체 유한회사 | 반도체소자의 금속배선 형성방법 |
JP3961335B2 (ja) * | 2002-04-19 | 2007-08-22 | シャープ株式会社 | 半導体集積回路装置 |
KR100438789B1 (ko) * | 2002-09-19 | 2004-07-05 | 삼성전자주식회사 | 미세 선폭을 갖는 반도체 소자의 전극 배선 구조 및 그형성방법 |
US6969909B2 (en) * | 2002-12-20 | 2005-11-29 | Vlt, Inc. | Flip chip FET device |
US7038917B2 (en) * | 2002-12-27 | 2006-05-02 | Vlt, Inc. | Low loss, high density array interconnection |
US20040251549A1 (en) * | 2003-06-11 | 2004-12-16 | Tai-Chun Huang | Hybrid copper/low k dielectric interconnect integration method and device |
US7244673B2 (en) * | 2003-11-12 | 2007-07-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integration film scheme for copper / low-k interconnect |
US20080246061A1 (en) * | 2007-04-03 | 2008-10-09 | United Microelectronics Corp. | Stress layer structure |
CN102403265A (zh) * | 2010-09-19 | 2012-04-04 | 北大方正集团有限公司 | 一种半导体器件通孔的形成方法 |
CN102487057B (zh) * | 2010-12-03 | 2014-03-12 | 中芯国际集成电路制造(北京)有限公司 | 金属前介质层及其制造方法 |
CN102856277B (zh) * | 2011-06-29 | 2015-03-11 | 中芯国际集成电路制造(上海)有限公司 | 石墨烯导电插塞及其形成方法 |
CN104810277B (zh) * | 2014-01-26 | 2017-10-31 | 北大方正集团有限公司 | 一种晶圆表面平坦化工艺 |
JPWO2017154482A1 (ja) * | 2016-03-07 | 2019-01-24 | パイオニア株式会社 | 封止構造及び発光装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60234346A (ja) * | 1984-05-07 | 1985-11-21 | Nec Corp | 半導体装置 |
JPS6482547A (en) * | 1987-09-24 | 1989-03-28 | Tadahiro Omi | Semiconductor device |
JPH05206298A (ja) * | 1992-01-28 | 1993-08-13 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH07335754A (ja) * | 1994-06-13 | 1995-12-22 | Sony Corp | 半導体装置の製造方法 |
JPH07335750A (ja) * | 1994-06-13 | 1995-12-22 | Hitachi Ltd | 半導体装置 |
JP3665095B2 (ja) * | 1995-01-27 | 2005-06-29 | 沖電気工業株式会社 | パターン形成方法 |
US5567660A (en) * | 1995-09-13 | 1996-10-22 | Taiwan Semiconductor Manufacturing Company Ltd | Spin-on-glass planarization by a new stagnant coating method |
-
1996
- 1996-11-28 JP JP8317941A patent/JPH10163317A/ja active Pending
-
1997
- 1997-04-02 TW TW086104343A patent/TW333686B/zh active
- 1997-04-18 KR KR1019970014469A patent/KR100271008B1/ko not_active IP Right Cessation
- 1997-05-01 US US08/850,007 patent/US6069400A/en not_active Expired - Fee Related
- 1997-07-14 CN CNB971145741A patent/CN1135618C/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100587664B1 (ko) * | 1999-07-23 | 2006-06-08 | 삼성전자주식회사 | 반도체 소자 제조방법 |
JP2002198364A (ja) * | 2000-12-25 | 2002-07-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2007329248A (ja) * | 2006-06-07 | 2007-12-20 | Sanyo Electric Co Ltd | 測長用モニター |
JP2018056294A (ja) * | 2016-09-28 | 2018-04-05 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR100271008B1 (ko) | 2000-12-01 |
CN1135618C (zh) | 2004-01-21 |
CN1184334A (zh) | 1998-06-10 |
US6069400A (en) | 2000-05-30 |
TW333686B (en) | 1998-06-11 |
KR19980041708A (ko) | 1998-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH10163317A (ja) | 半導体装置及びその製造方法 | |
JP3354424B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR100400033B1 (ko) | 다층 배선 구조를 갖는 반도체 소자 및 그의 제조방법 | |
US20030068858A1 (en) | Integrated circuit fabrication dual plasma process with separate introduction of different gases into gas flow | |
JPH08181276A (ja) | 半導体装置の製造方法 | |
JPH08293551A (ja) | 半導体装置及びその製造方法 | |
JPH08181208A (ja) | 半導体装置及びその製造方法 | |
JP4431580B2 (ja) | Mimコンデンサ構造体およびその製造方法 | |
KR100389034B1 (ko) | 반도체 장치의 상하층 접속 형성 방법 및 그 방법에 의해형성된 반도체 장치 | |
US5880030A (en) | Unlanded via structure and method for making same | |
JP2003124144A (ja) | 半導体素子の製造方法 | |
US6080660A (en) | Via structure and method of manufacture | |
US6380085B2 (en) | Method of manufacturing semiconductor devices | |
KR20050008364A (ko) | 층간절연막 평탄화 방법 | |
CN109887881B (zh) | 金属保险丝顶部的钝化层窗口的形成方法 | |
JPH1056009A (ja) | 半導体装置および半導体装置の製造方法 | |
JPH11135758A (ja) | 平坦化を改善するための半導体装置製造方法 | |
US6770974B2 (en) | Semiconductor device and its manufacturing method | |
JPH08330428A (ja) | 半導体装置のコンタクトホールの形成方法 | |
US6086951A (en) | Method for forming metallic capacitor | |
KR20000041586A (ko) | 반도체 집적회로의 커패시터 및 그 제조방법 | |
JPH09199582A (ja) | 半導体装置の製造方法 | |
US6486556B1 (en) | Interconnection layer layout comprising cut-out conductive lines that ensure proper profile of overlying passivation layer | |
KR100398046B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
KR19980033828A (ko) | 반도체 장치의 금속층간 절연막 형성방법 |