JPH10163317A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH10163317A
JPH10163317A JP8317941A JP31794196A JPH10163317A JP H10163317 A JPH10163317 A JP H10163317A JP 8317941 A JP8317941 A JP 8317941A JP 31794196 A JP31794196 A JP 31794196A JP H10163317 A JPH10163317 A JP H10163317A
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor device
interlayer insulating
metal
metal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8317941A
Other languages
English (en)
Inventor
Masatoshi Kimura
雅俊 木村
Keiichi Higashiya
恵市 東谷
Takio Ono
多喜夫 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP8317941A priority Critical patent/JPH10163317A/ja
Priority to TW086104343A priority patent/TW333686B/zh
Priority to KR1019970014469A priority patent/KR100271008B1/ko
Priority to US08/850,007 priority patent/US6069400A/en
Priority to CNB971145741A priority patent/CN1135618C/zh
Publication of JPH10163317A publication Critical patent/JPH10163317A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 多層配線構造の半導体装置において、層間絶
縁膜からのメタル配線へのストレスを低くしてコンタク
トホール内のメタルの***の発生の防止を図る。 【解決手段】 下地とする層間絶縁膜７の表面上にメタ
ル配線２を形成し、ストレス値の高いＴＥＯＳ酸化膜
５、ＳＯＧ膜３及びストレス値の低いＴＥＯＳ酸化膜６
を層間絶縁膜として積層する。この後、コンタクトホー
ル４を開孔する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置及び
その製造方法に関し、特に多層配線構造におけるコンタ
クトホール内でのメタルの***の抑制に関するものであ
る。
【０００２】
【従来の技術】従来の多層配線構造におけるコンタクト
ホール４Ｐ内でのメタル堆積（***）の抑制方法につい
て、図３０〜図３６を用いて簡単に説明する。
【０００３】図３０はコンタクトホール内でのメタルの
堆積（***）を表す断面的な模式図であり、又、図３１
〜図３６はそのようなメタル堆積（***）の発生する製
造工程を示す断面図である。
【０００４】図３０〜図３６において、各参照符号は次
のものを示す。即ち、２Ｐはメタル配線層（例えばＡｌ
Ｃｕ配線）、２ＰＡは上層のメタル配線層、３ＰはＳＯ
Ｇ層（Spin on Glass）、４Ｐは上層と下層のメタル配
線を接続するコンタクトホール（接続孔）、５Ｐは層間
絶縁膜（例えばＴＥＯＳ酸化膜）、７Ｐは下地となる絶
縁膜（具体的にはＳｉＯ2膜）、８Ｐはタングステン、
９Ｐはバリアメタル、２３，２４は、従来の技術の問題
点としているコンタクトホール内でのメタル堆積（隆
起）及びメタル欠損である。
【０００５】次に、このようなコンタクトホール内での
メタル堆積（***）がなぜ生じるのかについて、図３１
〜図３６の製造工程の断面図を用いてその発生過程につ
いて説明する。図３１においては、メタル配線形成工程
より以前の工程、つまりトランジスタ等については、図
示及び説明は行なわないことにする。
【０００６】先ず、最初に、下地となる絶縁膜７Ｐ上に
メタル配線の一例としてのＡｌ配線２Ｐを形成する。こ
の時の形成方法としては、全面にＡｌＣｕ又はＡｌＳｉ
Ｃｕをスパッタにより絶縁膜７Ｐ上に堆積して、フォト
リソグラフィーにより所定の部分のみレジストを残すエ
ッチングを行い（図３１）、そのＡｌ配線２Ｐを全面的
に覆うような層間絶縁膜５Ｐ（２０００〜５０００オン
グストローム）を堆積する（図３２）。例えば、この場
合ＴＥＯＳ酸化膜を使用する。次に、全面的にＳＯＧ膜
（Spin on Glass）３Ｐを塗布すると、図３３に示すよ
うに、Ａｌ配線２Ｐ上に塗布された層間絶縁膜５Ｐのギ
ャップを埋めることができるようになり、その後にＳＯ
Ｇ膜３Ｐをアニールによって焼結させる。また、Ａｌ配
線２Ｐのオープン領域（メタル配線の間隔が広くなって
いる領域）においても角の部分にＳＯＧ膜３Ｐが溜まっ
て段差が緩やかになる。
【０００７】次に、全面的に層間絶縁膜６Ｐ（１０００
０〜２５０００オングストローム）（この場合ＴＥＯＳ
酸化膜）を堆積した後に、ＣＭＰ（Chemical Mechanica
l Polishing）法により層間絶縁膜６Ｐの平坦化を行な
うと、図３４に示すような構造になる。ここでのＣＭＰ
は、メタル配線の段差の数倍の膜厚だけＴＥＯＳ酸化膜
を堆積し、その後に所望の膜厚にまで研磨を行なってい
る。
【０００８】次に、図３５に示すように、所定の領域に
フォトリソグラフィー及びエッチングを行ないコンタク
トホール４Ｐを開孔する。ここで、コンタクトホール４
Ｐを開孔した時点では、図３６に示すようなコンタクト
ホール４Ｐ内でのメタル堆積（***）及びメタル欠損２
３，２４は発生していない。
【０００９】最後に、コンタクトホール４Ｐの埋め込み
をメタルにより行なうが、ここではタングステンプラグ
（ブランケットＷＣＶＤを用いたコンタクトホール４Ｐ
埋め込み）手法を説明する。タングステン８Ｐをコンタ
クトホール４Ｐ内に埋め込むには、スパッタ装置の中
で、不活性ガス（例えばＡｒ）又は窒素ガススパッタエ
ッチングによる図示しない酸化層の除去と、ＳＯＧ層３
ＰからのＨ2Ｏ、Ｈ2等のガスを除去するための脱ガス処
理（ランプ加熱）を行なう。この脱ガス処理の際に、熱
が発生するので、メタル配線２Ｐ自体が柔らかくなるの
と、又、ＴＥＯＳ酸化膜６Ｐの膜厚によるストレスｆ１
ｐ，ｆ２ｐが起因となってメタル堆積（***）及びメタ
ル欠損２３，２４が引き起こされる。一般的に脱ガス処
理は、ＲＴＡ（Rapid Thermal Annealing）等がよく用
いられている。その脱ガス処理の後に、バリアメタル９
Ｐ（例えばＴｉＮ膜又はＴｉ膜等）を２００〜３０００
オングストロームで堆積を行い、タングステン８ＰのＣ
ＶＤにおいて、コンタクトホール４Ｐ内及び第１の層間
絶縁膜６Ｐ上にタングステン８Ｐを成長させてから、エ
ッチバックによりコンタクトホール４Ｐ内のタングステ
ン８Ｐのみを残す。その後、上層のメタル配線２ＰＡを
堆積し、電気的に接続を行う。この上述した脱ガス処理
の時に図３６に示すようなコンタクトホール４Ｐ内のメ
タル堆積（***）及びメタル欠損２３，２４が発生す
る。
【００１０】
【発明が解決しようとする課題】従来の多層配線構造は
上記のように構成されているので、次のような問題点を
内包している。即ち、図３０で述べた従来技術に示され
るように、脱ガス処理時に発生する熱のためメタル配線
２Ｐ自体が柔らかくなり、又、メタル配線２Ｐの上方及
び横方向部分に膜厚の大きい層間絶縁膜６Ｐのストレス
ｆ１ｐ，ｆ２ｐが起因となってメタル堆積（***）及び
メタル欠損２３，２４が発生する。このため、このよう
なコンタクトホール４Ｐ内におけるメタル配線２Ｐのメ
タル堆積（***）２３は、そのコンタクトホール４Ｐに
つながるメタル配線の欠損又はタングステン８Ｐのプラ
グ形成時におけるバリアメタル９Ｐの不均一性，タング
ステン８Ｐの異常成長及び埋め込み不良を引き起こす。
従って、タングステン８Ｐの電気特性の劣化及び素子の
歩留り低下をも引き起こすという問題点が生じてくる。
【００１１】例えば、図３０に示す膜厚の厚い上層の層
間絶縁膜６Ｐは、ＳＯＧ膜３Ｐを介して下層の層間絶縁
膜５Ｐにストレスｆ１ｐ，ｆ２ｐが伝わり、その結果、
メタル配線２Ｐの横側に上層の層間絶縁膜６Ｐの膜厚に
よるストレスｆ１ｐ，ｆ２ｐが加わる。このように、メ
タル配線２Ｐの上方及び横部分に膜厚の大きい層間絶縁
膜６Ｐのストレスｆ１ｐ，ｆ２ｐが加わることによっ
て、そのストレスが起因となってメタルの***２３及び
欠損２４が生じる結果、コンタクトホール４Ｐ内のタン
グステン８Ｐのプラグ形成時におけるバリアメタル９Ｐ
の不均一性、タングステン８Ｐの異常成長及び埋め込み
不良を引き起こすこととなる。
【００１２】このように、多層配線構造の作製における
脱ガス処理時の熱と層間絶縁膜の膜厚によるストレスが
起因となり、メタルの***及びメタルの欠損を引き起こ
す。この結果、タングステンのプラグ形成時におけるバ
リアメタルの不均一性、タングステンの異常成長及び埋
め込み不良並びにタングステンの電気特性の劣化及び素
子の歩留まり低下を引き起こすという問題点が生じるの
である。
【００１３】この発明は、多層配線構造に関する上記の
問題点を解消するためになされたものであり、コンタク
トホール内でのメタルの***を抑止する半導体装置及び
その製造方法を得ることを目的としている。
【００１４】
【課題を解決するための手段】第１の発明に係る半導体
装置は、多層配線構造により形成される半導体装置であ
って、下地とする絶縁膜の上に設けられたメタル配線
と、前記メタル配線を覆うように形成された第１の層間
絶縁膜と、前記第１の層間絶縁膜の上に形成された第２
の層間絶縁膜と、前記第２の層間絶縁膜の上に形成され
た第３の層間絶縁膜と、前記メタル配線表面上において
前記第１、第２、第３の層間絶縁膜に開孔したコンタク
トホールとを備え、前記第１、第３の層間絶縁膜は、そ
れぞれストレス値が異なることを特徴とする。
【００１５】第２の発明に係る半導体装置は、第１の発
明の半導体装置において、前記第１，第３の層間絶縁膜
は同じ物質であることを特徴とする。
【００１６】第３の発明に係る半導体装置は、第２の発
明の半導体装置において、前記第３の層間絶縁膜は前記
第１の層間絶縁膜よりもストレス値が低く、且つ、膜厚
が大きいことを特徴とする。
【００１７】第４の発明に係る半導体装置は、多層配線
構造により形成される半導体装置であって、下地とする
絶縁膜の上に設けられたメタル配線と、前記メタル配線
を覆うように形成された層間絶縁膜と、前記メタル配線
表面上において前記層間絶縁膜に開孔したコンタクトホ
ールとを備え、前記コンタクトホールを有する前記メタ
ル配線は複数であって、それらメタル配線の内で半導体
装置の外周部に配置してある前記コンタクトホールの周
りのメタル配線の近傍のみにダミーのメタル配線を設け
たことを特徴とする。
【００１８】第５の発明に係る半導体装置は、多層配線
構造により形成される半導体装置であって、下地とする
絶縁膜の上に設けられたメタル配線と、前記メタル配線
を覆うように形成された層間絶縁膜と、前記メタル配線
表面上において前記層間絶縁膜に開孔したコンタクトホ
ールとを備え、前記メタル配線の近傍において前記層間
絶縁膜に空間部を設けたことを特徴とする。
【００１９】第６の発明に係る半導体装置は、第５の発
明の半導体装置において、前記空間部は層間絶縁膜中に
エアギャップとして形成されていることを特徴とする。
【００２０】第７の発明に係る半導体装置は、第５の発
明の半導体装置において、前記空間部は複数、且つ、コ
ンタクトホール形状であることを特徴とする。
【００２１】第８の発明に係る半導体装置は、第５の発
明の半導体装置において、前記空間部は前記コンタクト
ホールを拡大することにより前記メタル配線が前記層間
絶縁膜と接触しないように設けられた空間であることを
特徴とする。
【００２２】第９の発明に係る半導体装置は、多層配線
構造により形成される半導体装置であって、下地とする
絶縁膜の上に設けられたメタル配線と、前記メタル配線
を覆うように形成された層間絶縁膜と、前記メタル配線
表面上において前記層間絶縁膜に開孔したコンタクトホ
ールに対し、当該コンタクトホールの側面を蓋部で埋め
ることにより形成されたコンタクトホールとを備えたも
のである。
【００２３】第１０の発明に係る半導体装置は、第９の
発明の半導体装置において、前記蓋部は前記コンタクト
ホールの側壁を全面的に覆うことを特徴とする。
【００２４】第１１の発明に係る半導体装置は、第１０
の発明の半導体装置において、前記蓋部はサイドウォー
ルであることを特徴とする。
【００２５】第１２の発明に係る半導体装置は、第１０
の発明の半導体装置において、前記蓋部は前記コンタク
トホールを一旦埋め込んだ後前記コンタクトホールを再
開口することにより形成された脱離ガス防止膜であるこ
とを特徴とする。
【００２６】第１３の発明に係る半導体装置の製造方法
は、多層配線構造により形成される半導体装置の製造方
法であって、下地とする絶縁膜の上にメタル配線を設け
る工程と、前記メタル配線を覆うような層間絶縁膜を形
成する工程と、前記メタル配線表面上において前記層間
絶縁膜にコンタクトホールを開孔する工程と、前記コン
タクトホールの前記層間絶縁膜からガスを除去するため
の脱ガス処理を行う工程と、金属を前記コンタクトホー
ル内に成長する工程とを備え、前記脱ガス処理を、２５
０度以下で行うことを特徴とする。
【００２７】第１４の発明に係る半導体装置の製造方法
は、多層配線構造により形成される半導体装置の製造方
法であって、下地とする絶縁膜の上にメタル配線を設け
る工程と、前記メタル配線を覆うような層間絶縁膜を形
成する工程と、前記メタル配線表面上において前記層間
絶縁膜にコンタクトホールを開孔する工程と、前記コン
タクトホール内の前記層間絶縁膜からガスを除去するた
めの脱ガス処理を行う工程とを備え、前記脱ガス処理を
不活性ガスあるいは窒素ガス雰囲気中で行うことを特徴
とする。
【００２８】第１５の発明に係る半導体装置の製造方法
は、第１４の発明の半導体装置の製造方法において、前
記不活性ガスはアルゴンであることを特徴とする。
【００２９】
【発明の実施の形態】
（実施の形態１）以下、この発明の実施の形態１の半導
体装置の製造方法を、図に基づき説明する。
【００３０】図１は、図３０に示すバリアメタル９Ｐ形
成前の脱ガス処理時のウェハ温度の実験結果を現すグラ
フであり、ウェハ温度に対するメタル堆積（***）が発
生した１００個当たりのコンタクトホール数の関係を示
す図である。ここでのコンタクトホール数は、ある特定
のデバイスのメモリ周辺回路におけるコンタクトホール
１００個の中でのメタル堆積（***）２３が発生した場
合のコンタクトホールの数である。
【００３１】本実施の形態１の脱ガス処理時の半導体装
置の構造は、従来の技術の図３５で述べたような構造を
有しており、メタル配線２Ｐ、層間絶縁膜であるＴＥＯ
Ｓ酸化膜５Ｐ，６Ｐ及びＳＯＧ膜３Ｐを備えている。
【００３２】本発明の実施の形態１では、具体的にバリ
アメタル形成前の脱ガス処理（ｄｅ−ｇａｓ処理ともい
う）以外の当該半導体装置の製造工程及び断面構造は従
来例（図３１〜図３５）と全く同一である。
【００３３】図１に示すように、図３０に示すコンタク
トホール４Ｐ内でのメタル堆積（***）２３を発生させ
ないためには、このメタル堆積（***）２３は、脱ガス
処理時のウェハ温度２５０℃では全く発生していない
が、３５０℃以上ではメタル堆積（***）２３の発生す
るコンタクトホール数が増加している。このため、バリ
アメタル９Ｐ形成前の脱ガス処理をウェハ温度２５０℃
以下で行う必要性がある。
【００３４】従来では、図３５に示すメタル配線２Ｐの
側壁に図３０に図示したＴＥＯＳ酸化膜５Ｐ，６Ｐの膜
厚によるストレスｆ１ｐ，ｆ２ｐがかかるのと同時に脱
ガス処理による熱が加わると、メタル配線２Ｐ自身が柔
らかくなるため変形を起こし易くなり、ストレスｆ１
ｐ，ｆ２ｐのメタル配線２Ｐの側壁への力が起因となっ
て、メタル堆積（***）２３が起きてしまう。
【００３５】本発明によれば、脱ガス処理時にメタル堆
積（***）２３を発生させないようにウェハ温度２５０
℃以下で行うと、従来の技術のようにメタル配線２Ｐへ
高温熱が伝わらないために、メタル堆積（***）２３が
発生しなくなり、メタル欠損２４、タングステンプラグ
８Ｐ形成時におけるバリアメタル９Ｐの不均一性、タン
グステン８Ｐの異常成長及び埋め込み不良をなくし、タ
ングステン８Ｐの電気特性の劣化及び素子の歩留まり低
下を招くことを防ぐことが可能となる。
【００３６】（実施の形態２）次に、この発明の実施の
形態２における半導体装置の製造方法について、図２を
用いて説明する。
【００３７】図２は、従来の技術において脱ガス処理時
に行っていたランプ加熱と本発明の脱ガス処理時におけ
るＡｒガス（不活性ガス）又はＮ2ガス（窒素ガス）
中、且つ、圧力が１ａｔｍでの加熱とを対比して、メモ
リ周辺回路部分におけるコンタクトホール１００個の中
でメタル堆積（***）が発生したコンタクトホール数を
示したものである。
【００３８】又、本実施の形態の脱ガス処理時において
も従来の技術で示す図３０のような構造を有し、メタル
配線２Ｐ、層間絶縁膜であるＴＥＯＳ酸化膜５Ｐ，６Ｐ
及びＳＯＧ膜３Ｐを備えている。なお、本実施の形態２
では、Ａｒ（アルゴン）雰囲気中で行ったことを述べる
こととする。
【００３９】図２に示すように、同程度のウェハ表面温
度であっても、従来の技術において脱ガス処理時に行っ
ていたランプ加熱による加熱の場合よりも、本発明の脱
ガス処理時に行うＡｒガス（ｌａｔｍ）雰囲気での熱処
理（Ａｒガスを加熱し、そのガスをウェハにさらして温
度を上昇させる）の方がメタル堆積（***）の発生した
コンタクトホール数は著しく少なかった。
【００４０】このように、本実施の形態の特徴とする点
は、バリアメタルのスパッタ前に行なう脱ガス処理にお
いて、ランプ加熱を用いるのではなく、Ａr（ｌａｔ
ｍ）の雰囲気中での熱処理を行なうことである。なお、
理論的には他の不活性ガスや窒素ガスも適用可能であ
る。
【００４１】以上のように、従来の技術において脱ガス
処理時にランプによる加熱を行うのではなく、Ａｒガス
（１ａｔｍ）雰囲気中で熱処理を行うことにより図２９
に示すメタル堆積（***）２３が発生しにくくなり、メ
タル欠損２４、タングステンプラグ８Ｐ形成時における
バリアメタル９Ｐの不均一性、タングステン８Ｐの異常
成長及び埋め込み不良をなくし、タングステン８Ｐの電
気特性の劣化及び素子の歩留まり低下を招くことを防ぐ
ことが可能となる。
【００４２】（実施の形態３）次に、この発明の実施の
形態３における半導体装置について、図３〜図６を用い
て説明する。
【００４３】図３は、本発明のウェハを作成するために
用いる２周波数プラズマＣＶＤ装置（平行平板型）の構
成を簡略化して示した図である。
【００４４】又、図４は、この発明の実施の形態３に係
る半導体装置の断面構造を示す図である。尚、同図に
は、上層、下層のＴＥＯＳ酸化膜６，５はそれぞれ、ス
トレス値（膜の応力：単位ｄｙｎ／ｃｍ2）の低い膜、
ストレス値の高い膜が積層されていて、従来例とは、上
層および下層のそれぞれの層間絶縁膜において、上層の
層間絶縁膜のストレス値（膜の応力）が、下層のものよ
り低い層間絶縁膜で形成しているところが異なってい
る。
【００４５】又、図５は、図４において下層にはストレ
ス値が高いＴＥＯＳ酸化膜を配置し、上層にストレス値
が高いＴＥＯＳ酸化膜を配置するか（第１の配置の場
合）低いＴＥＯＳ酸化膜を配置するか（第２の配置の場
合）の２つの場合に対する、メモリ周辺回路部分におい
てメタル堆積（***）が発生した１００個当たりのコン
タクトホール数を示す図である。すなわち、２層のＴＥ
ＯＳ酸化膜それぞれにおけるストレス値に大小をもたせ
た場合どのような影響があるかを調べたものであり、本
発明はその知見に基づいてなされている。
【００４６】又、図６は、図４とは逆に上層にはストレ
ス値の高いＴＥＯＳ酸化膜６ａ、下層にはストレス値の
低いＴＥＯＳ酸化膜５ａを積層した本発明における半導
体装置の断面構造を示す図である。図４及び図６に示さ
れる当該半導体装置の製造工程図は、従来例（図３１〜
３５）と全く同じとすることができる。
【００４７】図３において、１はウェハ、１ａ，１ｂは
重畳しているＲＦ電源である。又、図４において、２は
メタル配線、３はＳＯＧ膜（第２の層間絶縁膜）、４は
コンタクトホール、５はストレス値の高いＴＥＯＳ酸化
膜（第１の層間絶縁膜）、６はストレス値の低いＴＥＯ
Ｓ酸化膜（第３の層間絶縁膜）、７はＳｉＯ2等ででき
た層間絶縁膜である。尚、図６において、下層の第１の
層間絶縁膜はストレス値の低いＴＥＯＳ酸化膜５ａ、上
層の第３の層間絶縁膜はストレス値の高いＴＥＯＳ酸化
膜６ａとなっている。
【００４８】図４の半導体装置のストレス値の低いＴＥ
ＯＳ酸化膜６を作成するにあたっては、プラズマ−ＣＶ
Ｄにおける高周波電源のパワーを最適化することで実現
できる。つまり、図３におけるＲＦ電源１ａの出力パワ
ーは１５０〜３５０（ｗ）、ＲＦ電源１ｂの出力パワー
は２０〜１００（ｗ）に当初設定されている。このＲＦ
電源１ｂのパワーを変化させると、異なるストレス値の
ＴＥＯＳ酸化膜を作成することが可能となる。
【００４９】ここで、例えばＴＥＯＳ酸化膜について記
述すると、ストレス値の高いＴＥＯＳ酸化膜はエッチン
グレートが小さく、絶縁耐圧は大きい。又、ストレス値
の低いＴＥＯＳ酸化膜はエッチングレートは大きく、絶
縁耐圧は小さい。つまり、層間絶縁膜のストレス値が低
い膜においては、多孔性であり、下地段差に対するステ
ップカバレッジの劣化や絶縁耐圧の劣化・耐吸湿性に劣
化が生じる。本実施の形態３の図４においては、メタル
配線２に対する段差で良好なステップカバレッジで堆積
できるように、下層に高ストレス値の層間絶縁膜５を配
置し、上層においては、図３０に示すメタル堆積（隆
起）２３が抑制できるストレス値の低いの層間絶縁膜６
を配置している。
【００５０】この時の作用について記述すると、図５に
示すように従来の技術（上層・下層とも通常の高ストレ
ス値を有するＴＥＯＳ酸化膜）に比べ本実施の形態３の
図４（上層のみがストレス値の低いＴＥＯＳ酸化膜）で
は、図３０に示すメタル堆積（***）２３の数が減少し
ている。
【００５１】ここで、図４の下層の層間絶縁膜５の膜厚
を大きくすると、ＳＯＧ膜３でギャップを埋め込む前に
下層の層間絶縁膜５堆積時にメタル配線２間でエアギャ
ップが生じてしまう可能性が高く、一般的にはメタル配
線の間は、下層の層間絶縁膜を薄く堆積し残りのギャッ
プをＳＯＧ膜で埋め込み、グローバルな段差の平坦化
と、所望の膜厚値への合わせ込みをＣＭＰで行うことが
多い。
【００５２】このことからも、上層の層間絶縁膜を下層
の層間絶縁膜よりも厚く形成することの必然性がわか
る。そこで、図４のストレス値の低いＴＥＯＳ酸化膜６
が上層に堆積されることで、ＳＯＧ膜３及び下層のスト
レス値の高いＴＥＯＳ酸化膜５を介してのメタル配線２
の側壁に加わるストレスｆ１，ｆ２は従来の技術に比べ
低くなり、そのためメタル堆積（***）２３の起きたコ
ンタクトホール４の割合が少なくなったものと思われ
る。
【００５３】逆に例えば図６に示すように上層にストレ
ス値の高いＴＥＯＳ酸化膜６ａ、下層にストレス値の低
いＴＥＯＳ酸化膜５ａが積層された場合、ストレス値の
高いＴＥＯＳ酸化膜６ａからのストレスはＳＯＧ膜３及
びストレス値の低いＴＥＯＳ酸化膜５ａを介してメタル
配線２の側壁へ加わるが、ストレス値の高いＴＥＯＳ酸
化膜６ａによるストレスはストレス値の低いＴＥＯＳ酸
化膜５ａが存在するためストレスの伝播が緩和されると
考えられる。
【００５４】以上のように、上層、下層のどちらか一方
にストレス値の低いＴＥＯＳ酸化膜を堆積させると、例
えば図３（上層をストレス値の低いＴＥＯＳ酸化膜６と
した場合）に示すようにメタル堆積（***）の発生する
コンタクトホールの数を減少させることができる。つま
り、上記のような構造にすることで、メタル堆積（隆
起）２３の抑制及びステップカバレッジ、絶縁耐圧の劣
化が生じることのない多層配線における層間構造が得ら
れる。その結果、メタルの***が発生しにくくなり、図
３０に示すメタル欠損２４、タングステンプラグ８Ｐ形
成時におけるバリアメタル９Ｐの不均一性、タングステ
ン８Ｐの異常成長及び埋め込み不良をなくし、タングス
テン８Ｐの電気特性の劣化及び素子の歩留まり低下を招
くことを防ぐことが可能となる。
【００５５】（実施の形態４）次に、この発明の実施の
形態４における半導体装置について、図７及び図８を用
いて説明する。
【００５６】図７は、コンタクトホールのチェーン抵抗
測定ＴＥＧのレイアウトを示すパターン図である。又、
図８は下層メタル配線とその周りに設けられたダミー配
線を示す平面図である。
【００５７】図７に示すように、図示しない外部端子と
接続されたメタル配線１２は、上層メタル配線８、コン
タクトホール１０，１１及び下層メタル配線９とでホー
ルチェーン状につながれており、多数のコンタクトホー
ル１０，１１が存在している。又、図８では下層メタル
配線９の周りにはダミー配線が設けられいる。
【００５８】ところで、図３０で述べたメタル堆積（隆
起）２３ついては、図７でいうと下層のメタル配線９に
ついて述べており、ホールチェーンＴＥＧを用いた実験
の結果、判明したコンタクトホール内におけるメタルの
***が下地の配線パターンの影響を受けるという性能評
価結果について説明を行う。このＴＥＧパターンにおい
て、コンタクトホール内におけるメタル堆積（***）の
発生しやすい脱ガス処理温度でアニールを行なうと、図
７に示すようなチェーン抵抗測定ＴＥＧの外周部に存在
するコンタクトホール１０においてのみ、図３０で示す
メタル堆積（***）２３が発生する。逆に、ＴＥＧパタ
ーン中央部に存在するコンタクトホール１１ではメタル
の***は発生しない。
【００５９】このことからも、特定のコンタクトホール
について考えると、そのコンタクトホールがつながって
いるメタル配線９が比較的近い距離で同層のメタル配線
により四方を取り囲まれている部分のコンタクトホール
は、メタル堆積（***）２３が発生しにくく、逆に、そ
のコンタクトホールにつながるメタル配線９がどこかの
辺で隣り合う近傍に同層のメタル配線が存在しない（オ
ープンスペース）の時に、メタル堆積（***）２３は発
生しやすい。
【００６０】つまり、従来の断面図である図３０を用い
て説明するならば、図３０の中では、メタル配線が２カ
所存在する。左側のメタル配線２Ｐを図７の下層メタル
配線９、右側を中心部分のものと仮定すると、図３０か
ら明らかなように、中心部分、つまりメタル配線２Ｐの
間隔が狭い場合には、ＳＯＧ層３Ｐが配線と配線の間の
ギャップを埋め込んでいる。しかし、左側の配線がオー
プンの部分では、メタル配線２Ｐの側壁にまで上層の層
間絶縁膜６Ｐが存在する。このように、メタル配線２Ｐ
の側壁に膜厚が大きい層間絶縁膜６Ｐが存在する場合
に、メタル堆積（***）２３が生じやすくなり、側壁に
ＳＯＧ膜３Ｐが存在する場合には、メタル堆積（***）
２３が生じにくくなる。このように、メタル配線２Ｐの
側壁に、膜厚が厚く、ストレス値の高い層間絶縁膜６Ｐ
が存在することで、メタル堆積（***）２３が起こると
考えられる。
【００６１】以上の結果から、メタル堆積（***）２３
を抑制するためには、メタル配線において、オープンス
ペースに面しているメタル配線には、図８に示す同層の
ダミー配線１３を設ければ、膜厚の大きい層間絶縁膜に
よるストレスが加わらなくなるため、メタル堆積（隆
起）２３は抑制することが可能となる。
【００６２】しかし、全てのメタル配線のオープン領域
にダミー配線１３を設けていては、寄生容量（配線間容
量）の増加につながるので、各コンタクトホールにつな
がるコンタクトホール４の回りの下層のメタル配線９の
オープンスペースについてのみにダミー配線１３を設け
る必要がある。
【００６３】以上のように、下層のメタル配線９のオー
プンスペースについてのみにダミー配線１３を設けれ
ば、コンタクトホール４内におけるメタルの***を抑制
しながら、かつ寄生容量についても最小限に抑えること
が可能となる。その結果、図３０に示すメタル欠損２
４、タングステンプラグ８Ｐ形成時におけるバリアメタ
ル９Ｐの不均一性、タングステン８Ｐの異常成長及び埋
め込み不良をなくし、タングステン８Ｐの電気特性の劣
化及び素子の歩留まり低下を招くことを防ぐことが可能
となる。
【００６４】（実施の形態５）次に、この発明の実施の
形態５における半導体装置について、図９を用いて説明
する。
【００６５】図９は、この発明の実施の形態５に係る半
導体装置の断面構造を示す図である。
【００６６】図９に示すように、下地には層間絶縁膜で
あるＳｉＯ2膜（絶縁膜）７が設けられており、そのＳ
ｉＯ2膜７の表面にはメタル配線２が配線されている。
又、そのメタル配線２を覆うように層間絶縁膜であるＴ
ＥＯＳ酸化膜５、ＳＯＧ膜３及びＴＥＯＳ酸化膜６が形
成されており、コンタクトホール４がメタル配線２表面
上からＴＥＯＳ酸化膜５，６及びＳＯＧ膜３を介し開孔
されている。尚、本実施の形態ではＴＥＯＳ酸化膜５中
にはエアギャップ１５（空間部）が設けられており、こ
こでのＴＥＯＳ酸化膜５，６は、ストレス値の同じ通常
のＴＥＯＳ酸化膜である。
【００６７】従来では、ＴＥＯＳ酸化膜６の膜厚による
ストレスが直接的にメタル配線２に加わってしまう。仮
に、図９に示すようなストレスｆ１ａ，ｆ２ａがメタル
配線２に直接に伝わるならば、図３０のようなメタル堆
積（***）２３が起きてしまうので、ストレスがメタル
配線２の側壁に直接的に伝わらないように、ストレスｆ
１ａ，ｆ２ａを緩和する方法を考える必要性がある。そ
こで、ＴＥＯＳ酸化膜６中にストレスを緩和させるもの
としてエアギャップ１５を設けることで、ＴＥＯＳ酸化
膜６からのストレスｆ１ａ，ｆ２ａはエアギャップ１５
を介するので、メタル配線２の側壁にかかるストレスｆ
３，ｆ４は小さくなり、メタルの***を防ぐことができ
る。
【００６８】以上のように、ＴＥＯＳ酸化膜６にエアギ
ャップ１５を設けることでメタルの***を防ぐことがで
き、図３０のメタル欠損２４、タングステンプラグ８Ｐ
形成時におけるバリアメタル９Ｐの不均一性、タングス
テン８Ｐの異常成長及び埋め込み不良をなくし、タング
ステン８Ｐの電気特性の劣化及び素子の歩留まり低下を
招くことを防ぐことが可能となる。
【００６９】（実施の形態５の製造方法）図９に関して
既述した多層配線構造における半導体装置の製造方法
を、以下に、図１０〜図１５を用いて説明する。
【００７０】先ず、図１０に至るまでの工程は、従来の
技術で述べた図３１〜図３３までの工程と全く同一であ
る。
【００７１】図１０の製造工程の終了後は、図１１に示
すように、ＴＥＯＳ酸化膜５を堆積する際、ＣＶＤ装置
のガス系、堆積温度及び圧力を制御することで、一度堆
積した分子を再度気相に出さないように（付着確率とい
う）堆積すると、ＴＥＯＳ酸化膜６の真ん中に穴が空い
たような形でＴＥＯＳ酸化膜が形成されていく。その
後、図１２に示すように、ＴＥＯＳ酸化膜６がかなり堆
積された状態になると、メタル配線２の間隔の真ん中に
ＴＥＯＳ酸化膜６中にエアギャップ１５が形成される。
そして、図１３に示すように、ＴＥＯＳ酸化膜６が最終
厚みまで堆積し、エアギャップ１５は外部と完全に隔離
されるようにＴＥＯＳ酸化膜６中に残る。
【００７２】図１３の製造工程の終了後は、図１４に示
すように、ＣＭＰ法によってＴＥＯＳ酸化膜６を平坦化
する。この時、エアギャップ１５はＴＥＯＳ酸化膜６中
に存在する。
【００７３】図１４の製造工程の終了後は、図１５に示
すように、フォトリソグラフィ及び異方性エッチングに
よりコンタクトホール４を開孔すれば、図９で示した半
導体装置が得られる。
【００７４】以上のように、図１０〜図１５に示される
製造工程では、エアギャップ１５をＴＥＯＳ酸化膜６中
に作成することができるので、従来の技術で発生してい
たメタルの***を抑制することができる。
【００７５】（実施の形態６）次に、この発明の実施の
形態６における半導体装置について、図１６を用いて説
明する。
【００７６】図１６は、多層配線構造の半導体装置のメ
タル配線部分のレイアウトパターンを示す平面図であ
る。
【００７７】図１６に示すように、下層のメタル配線９
の近傍には接触しない程度に、コンタクトホールと同様
の形状（コンタクトホール形状）をした複数のダミーホ
ール１６（空間部）がメタル配線間に設けられている。
【００７８】図１６に示すように、ダミーホール１６
は、実施の形態５で述べたエアギャップ１５と同じよう
に、図９に示すＴＥＯＳ酸化膜６によるストレスが加わ
った場合、直接下層のメタル配線９にストレスが加わら
ないよう、ストレスを緩和するために設けられたもので
ある。これにより、下層のメタル配線９の***を防止す
ることが可能となる。
【００７９】以上のように、下層のメタル配線９の近傍
にストレスを解放するための複数のダミーホール１６を
設けることで、脱ガス処理の際に従来の技術で発生して
いたメタルの***を抑制することができ、その結果、図
３０のメタル欠損２４、タングステンプラグ８Ｐ形成時
におけるバリアメタル９Ｐの不均一性、タングステン８
Ｐの異常成長及び埋め込み不良をなくし、タングステン
８Ｐの電気特性の劣化及び素子の歩留まり低下を招くこ
とを防ぐことが可能となる。
【００８０】（実施の形態６の変形例）図１７は、この
発明の実施の形態６の変形例に係る半導体装置の断面構
造を示す図である。
【００８１】図１６に示した例では、ダミーホール１６
を開孔する際、ＴＥＯＳ膜５，６及びＳＯＧ膜３を介し
て下地としての絶縁膜（層間絶縁膜７）まで、その開孔
時のオーバーエッチング分だけ、ダミーホール１６の方
が通常のコンタクトホール４より深くなり、オーバーエ
ッチングの量によっては、図１７に示す点線のように、
さらに図下のメタル配線層まで達する可能性がある。
又、ダミーホール１６が下のメタル配線層に達しなけれ
ば、図示しない上のメタル配線層がダミーホール１６上
を通過することができ、レイアウトにも自由度の束縛を
なくすことが可能となる。しかし、ダミーホール１６が
下のメタル配線層に接してしまっていると、上のメタル
配線層及び下のメタル配線層間で電気的なショートの不
良が発生するという問題点も生じてくる。
【００８２】そこで、この問題点を解決するために、本
変形例は、図１７に示すように、下のメタル配線層の上
側にエッチングストッパ層１７を設けることを特徴とし
ている。このエッチングストッパ層１７を設けること
で、オーバーエッチングの防止を図ることが可能とな
る。尚、このエッチングストッパ層１７の材質は、ＴＥ
ＯＳ酸化膜５、ＳＯＧ膜３及びＴＥＯＳ膜６のエッチン
グを行なうときに、選択比を大きくとれるものであれば
何でも良く、例えば、層間絶縁膜７にＳｉＯ2膜を用い
る場合には、エッチングストッパ層１７にはＳｉ3Ｎ4膜
を使用することが可能となる。
【００８３】（実施の形態７）次に、この発明の実施の
形態７における半導体装置について、図１８（ａ）及び
（ｂ）を用いて説明する。
【００８４】図１８（ａ）は、この発明の実施の形態７
に係る半導体装置の断面構造を示す図である。又、図１
８（ｂ）は、図１８（ａ）中のメタル配線２についての
平面図である。
【００８５】図１８（ａ）に示すように、下地には層間
絶縁膜であるＳｉＯ2膜７が設けられており、そのＳｉ
Ｏ2膜７の表面にはメタル配線２が配線されている。図
１８（ａ）の前工程においては一旦、メタル配線２を覆
うように層間絶縁膜であるＴＥＯＳ酸化膜５、ＳＯＧ膜
３及びＴＥＯＳ酸化膜６が形成される。本実施の形態７
では、メタル配線２がＴＥＯＳ酸化膜５，６及びＳＯＧ
膜３と接触しないように拡大したコンタクトホール１８
が開孔されている。図１８（ｂ）により、メタル配線２
がコンタクトホール１８中に完全に露呈しているのが理
解できるであろう。
【００８６】図１８（ａ）に示すように、上層のＴＥＯ
Ｓ酸化膜６の膜厚によるストレスｆ１ｂ，ｆ２ｂがＳＯ
Ｇ膜３及び下層のＴＥＯＳ酸化膜５に伝わったとして
も、コンタクトホール１８が大きく開孔しているため
（すなわちメタル配線２の周囲に空間部が存在している
ため）、メタル配線２の側壁には、ストレスｆ１ｂ，ｆ
２ｂは伝わらなくなっている。このことから、メタル配
線２よりも拡大したコンタクトホール１８を開孔するこ
とにより、膜の応力（ストレス）が直接、メタル配線２
にかかることがなくなる。即ち、この場合において高温
で脱ガス処理を行なってもメタルの***を抑制すること
ができる。
【００８７】以上により、拡大したコンタクトホール１
８を設けることで、脱ガス処理の際に従来の技術で発生
していたメタルの***を抑制することができ、その結
果、図３０のメタル欠損２４、タングステンプラグ８Ｐ
形成時におけるバリアメタル９Ｐの不均一性、タングス
テン８Ｐの異常成長及び埋め込み不良をなくし、タング
ステン８Ｐの電気特性の劣化及び素子の歩留まり低下を
招くことを防ぐことが可能となる。
【００８８】（実施の形態８）次に、この発明の実施の
形態８における半導体装置について、図１９を用いて説
明する。
【００８９】図１９は、この発明の実施の形態８にかか
る半導体装置を示す断面図である。
【００９０】図１９に示すように、下地には層間絶縁膜
であるＳｉＯ2膜７が設けられており、そのＳｉＯ2膜７
の表面にはメタル配線２が配線されている。又、そのメ
タル配線２を覆うように層間絶縁膜である下層のＴＥＯ
Ｓ酸化膜５、ＳＯＧ膜３及び上層のＴＥＯＳ酸化膜６が
形成される。本実施の形態８では、コンタクトホールが
メタル配線２の表面上から上層及び下層のＴＥＯＳ酸化
膜５，６及びＳＯＧ膜３を介し開孔されている。このコ
ンタクトホールは一部をサイドウォール１９（蓋部）で
埋められ、コンタクトホール４ａが形成されている。
【００９１】ここで、脱ガス処理は、多量のＨ2、Ｈ2Ｏ
等のガスを含有しているＳＯＧ膜３からこれらのガスを
抜くためにのために熱を含む処理を行っていた。ところ
が、図１９に示すようにコンタクトホールの一部にサイ
ドウォール１９を設けると、サイドウォール１９がＳＯ
Ｇ膜３に含まれるＨ2、Ｈ2Ｏ等のガスの発生を防ぐこと
ができるので、ガスが脱離しなくなる。このことから、
脱ガス処理自体行うことが不要となり、脱ガス処理時に
発生していたメタルの***を抑制することができる。
【００９２】以上により、コンタクトホール内にサイド
ウォール１９を設けることで、脱ガス処理自体を省略す
ることができるようになり、当該半導体装置の製造工程
の簡略化を図りつつ、従来の技術で発生していたメタル
の***を抑制することができる。その結果、図３０のメ
タル欠損２４、タングステンプラグ８Ｐ形成時における
バリアメタル９Ｐの不均一性、タングステン８Ｐの異常
成長及び埋め込み不良をなくし、タングステン８Ｐの電
気特性の劣化及び素子の歩留まり低下を招くことを防ぐ
ことが可能となる。
【００９３】（実施の形態８の変形例）図２３は、この
発明の実施の形態８の変形例に係る半導体装置の構造を
示す断面図である。
【００９４】図１９においては、サイドウォール１９を
形成する際のエッチバック処理を例えば時間指定で行な
う。このような時間指定にすると、エッチバックした際
に、オーバーエッチングをしてしまう可能性があり、こ
のようなことが起きると図１９に示すＴＥＯＳ酸化膜６
の膜厚が小さくなると同時に、メタル配線の層間容量が
大きくなる可能性がある。又、ＴＥＯＳ酸化膜６の膜厚
が小さくなることで、コンタクトホール４ａのトップ径
も小さくなるという恐れも生じ、図示しない上層のメタ
ル配線との重ね合わせマージンも小さくなるという問題
点も生じてくる。ここでは、上記のような問題点を解決
するもので、具体的には、ＴＥＯＳ酸化膜６の膜厚が減
少しないように、図２３に示すエッチングストッパ膜１
７を最上層に設けることを特徴としている。
【００９５】このエッチングストッパ膜１７は、実施の
形態８の製造方法として後述するエッチバックの際、適
度な場所でエッチングが止まるように形成した膜であ
る。このように、ＴＥＯＳ酸化膜６の表面上にエッチン
グストッパ膜１７を形成することで、過度にエッチバッ
クすることなく、上述した作用・効果を図ることができ
る。尚、エッチングストッパ膜１７には層間絶縁膜のコ
ンタクトホール開孔のためのエッチングに対して、高い
選択比を取れる材料（Ｓｉ3Ｎ4膜）を使用する。
【００９６】（実施の形態８の製造方法）図１９に関し
て既述した多層配線構造における半導体装置の製造方法
を、以下に、図２０〜図２２を用いて説明する。
【００９７】先ず、図２０に至るまでの工程は、従来の
技術で述べた図３１〜図３５までの工程と全く同一であ
る。
【００９８】図２０における製造工程の終了後は、図２
１に示すように、サイドウォール形成膜２０をＴＥＯＳ
酸化膜６及びメタル配線２の表面上に全体的に堆積す
る。
【００９９】図２１における製造工程の終了後は、図２
２に示すように、堆積したサイドウォール形成膜２０を
膜厚分だけエッチバックすると、図１９に示すサイドウ
ォール１９をコンタクトホール４内に形成することがで
きる。
【０１００】（実施の形態９）次に、この発明の実施の
形態９における半導体装置について、図２４を用いて説
明する。
【０１０１】図２４は、この発明の実施の形態９に係る
半導体装置を示す断面図である。
【０１０２】図２４に示すように、下地には層間絶縁膜
であるＳｉＯ2膜７が設けられており、そのＳｉＯ2膜７
の表面にはメタル配線２が配線されている。そして、そ
のメタル配線２を覆うように層間絶縁膜である下層のＴ
ＥＯＳ酸化膜５、ＳＯＧ膜３及び上層のＴＥＯＳ酸化膜
６が堆積されている。本実施の形態９では、それらの層
間絶縁膜特にＳＯＧ膜３がコンタクトホール４ｂ内に露
呈しないような脱離ガス防止層２１（脱離ガス防止膜）
を形成している。尚、コンタクトホール４ｂは、メタル
配線２の表面上から上層及び下層のＴＥＯＳ酸化膜６，
５及びＳＯＧ膜３を介して開孔されている。
【０１０３】図１９に示すようなコンタクトホール４ａ
はトップ径に比べボトム径が極端に小さくなっている。
このことは、図示しない上層のメタル配線で、上層のメ
タル配線の配線ピッチが大きくなり、微細化することが
できないという問題点が生じてくる。そこで、この問題
点を解決すべく、本実施の形態では、図１９のサイドウ
ォール１９に代えて脱離ガス防止層２１（図２４）を用
いることで、コンタクトホール４ｂのトップ径とボトム
径の大きさを必要最小限度に抑えるようにしている。こ
の結果、上層のメタル配線の配線ピッチを小さくし、微
細化を図ることができる。
【０１０４】図２４に示すように、図１９のサイドウォ
ール１９に代えてコンタクトホール４ｂに脱離ガス防止
層２１を設けている。このような構造にすることで、実
施の形態８で述べた技術と同様に、ＳＯＧ膜３から
Ｈ2，Ｈ2Ｏ等のガスが脱離するのを防止し、従来の技術
で必要であった脱ガス処理自体を省略するが可能とな
る。
【０１０５】このように、図１９のサイドウォール１９
に代えて脱離ガス防止層２１を用いることで、脱ガス処
理自体を省略することができるようになり、従来と同様
にメタル配線の配線ピッチを小さくして、微細化を図る
ことが可能となり、従来の技術で発生していたメタルの
***を抑制することができる。その結果、図３０のメタ
ル欠損２４、タングステンプラグ８Ｐ形成時におけるバ
リアメタル９Ｐの不均一性、タングステン８Ｐの異常成
長及び埋め込み不良をなくし、タングステン８Ｐの電気
特性の劣化及び素子の歩留まり低下を招くことを防ぐこ
とが可能となる。
【０１０６】（実施の形態９の製造方法）図２４に関し
て既述した多層配線構造における半導体装置の製造方法
を、以下に、図２５〜図２９を用いて説明する。
【０１０７】先ず、図２５における製造工程は、従来の
技術で述べた図３１〜図３３に示す製造工程の終了後
に、ＳＯＧ膜３の表面上にフォトレジスト２２を全体的
に塗布したものである。
【０１０８】図２５における製造工程の終了後は、図２
６に示すように、フォトレジスト２２に露光することに
より、不要なフォトレジスト２２の除去を行うが、この
とき露光量を調整することによりメタル配線２の幅寸法
よりも大きめの径のコンタクトホールを開孔する。
【０１０９】図２６における製造工程の終了後は、図２
７に示すように、異方性エッチングにより、メタル配線
２付近のＳＯＧ膜３及びＴＥＯＳ酸化膜５の除去を行
い、フォトレジスト２２を除去する。
【０１１０】図２７における製造工程の終了後は、図２
８に示すように、ＴＥＯＳ酸化膜６を適度な膜厚になる
まで堆積を行い、図示のようなＴＥＯＳ酸化膜６を形成
する。
【０１１１】図２８における製造工程の終了後は、図２
９に示すように、図２８のＴＥＯＳ酸化膜６をＣＭＰ法
により、図２８の点線で示す膜厚まで研磨を行い、平坦
化を行う。そして、コンタクトホール４ｂを開孔すれ
ば、図２４で示す脱離ガス防止膜２１が得られる。
【０１１２】
【発明の効果】請求項１記載の発明によれば、第１又は
第３の層間絶縁膜のどちらか一方のストレス値を変更し
たことで、第３の層間絶縁膜の膜厚によるメタル配線へ
のストレスが緩和され、従来の技術で発生していたメタ
ルの***が抑制される。これにより、メタルの欠損、タ
ングステンプラグ形成時におけるバリアメタルの不均一
性、タングステンの異常成長及び埋め込み不良をなくし
た結果、タングステンの電気特性の劣化及び素子の歩留
まりの低下を防ぐことが可能となる。
【０１１３】更に、請求項２記載の発明によれば、第１
及び第３の層間絶縁膜を同じ物質にすることで、ウェハ
形成時の層間絶縁膜の製造工程において容易に製造が可
能となる。又、請求項１と同様に、第３の層間絶縁膜の
膜厚によるメタル配線へのストレスが緩和され、従来の
技術で発生していたメタルの***が抑制される。これに
より、メタルの欠損、タングステンプラグ形成時におけ
るバリアメタルの不均一性、タングステンの異常成長及
び埋め込み不良をなくした結果、タングステンの電気特
性の劣化及び素子の歩留まりの低下を防ぐことが可能と
なる。
【０１１４】請求項３記載の発明によれば、第３の層間
絶縁膜の膜厚を厚くし、且つ、ストレス値を低くしたこ
とで、更に、第３の層間絶縁膜の膜厚によるメタル配線
へのストレスが緩和され、請求項１又は２に比べメタル
の***がより抑制される。これにより、メタルの欠損、
タングステンプラグ形成時におけるバリアメタルの不均
一性、タングステンの異常成長及び埋め込み不良をなく
した結果、タングステンの電気特性の劣化及び素子の歩
留まりの低下を防ぐことが可能となる。
【０１１５】又、請求項４記載の発明によれば、半導体
装置の外周部分にあるメタル配線の近傍にのみダミーの
メタル配線を設けたことで、オープンスペースがなくな
り、従来の技術で発生していたメタルの***が抑制され
る。これにより、メタルの欠損、タングステンプラグ形
成時におけるバリアメタルの不均一性、タングステンの
異常成長及び埋め込み不良をなくした結果、タングステ
ンの電気特性の劣化及び素子の歩留まりの低下を防ぐこ
とが可能となる。
【０１１６】又、請求項５記載の発明によれば、メタル
配線の近傍に空間部を設けることで、メタル周辺に加わ
ったストレスを柔らげることができる。その結果、メタ
ルの***を防ぎ、メタルの欠損、タングステンプラグ形
成時におけるバリアメタルの不均一性、タングステンの
異常成長及び埋め込み不良をなくした結果、タングステ
ンの電気特性の劣化及び素子の歩留まりの低下を防ぐこ
とが可能となる。
【０１１７】請求項６記載の発明によれば、空間部を層
間絶縁膜中に形成することで、メタル配線の側壁に直接
的にストレスが加わることを抑制することができる。こ
れにより、請求項５に比べて、層間絶縁膜の膜厚による
ストレスを更に緩和することができる。その結果、メタ
ルの***を抑制することができ、メタルの欠損、タング
ステンプラグ形成時におけるバリアメタルの不均一性、
タングステンの異常成長及び埋め込み不良をなくした結
果、タングステンの電気特性の劣化及び素子の歩留まり
の低下を防ぐことが可能となる。
【０１１８】請求項７記載の発明によれば、空間部を複
数のコンタクトホール形状にすることで、請求項６と同
様に請求項５に比べ、更に層間絶縁膜の膜厚によるメタ
ル配線への直接的なストレスをより緩和することができ
る。その結果、メタルの***を抑制することができ、メ
タルの欠損、タングステンプラグ形成時におけるバリア
メタルの不均一性、タングステンの異常成長及び埋め込
み不良をなくした結果、タングステンの電気特性の劣化
及び素子の歩留まりの低下を防ぐことが可能となる。
【０１１９】請求項８記載の発明によれば、空間部はメ
タル配線と層間絶縁膜とが接触しないようにしたこと
で、請求項７と同様に請求項５に比べ、更に層間絶縁膜
の膜厚によるメタル配線への直接的なストレスをより緩
和することができる。その結果、メタルの***を抑制す
ることができ、メタルの欠損、タングステンプラグ形成
時におけるバリアメタルの不均一性、タングステンの異
常成長及び埋め込み不良をなくした結果、タングステン
の電気特性の劣化及び素子の歩留まりの低下を防ぐこと
が可能となる。
【０１２０】請求項９記載の発明によれば、層間絶縁膜
にコンタクトホールを開孔して、そのコンタクトホール
の一部を蓋部で埋めたコンタクトホールを形成すること
で、層間絶縁膜中のガスを抜く工程が省略できるため、
従来の技術で必要であった脱ガス処理を不要とすること
ができる。このため、メタルの***自体が起きることが
なく、メタルの欠損、タングステンプラグ形成時におけ
るバリアメタルの不均一性、タングステンの異常成長及
び埋め込み不良がなくなり、タングステンの電気特性の
劣化及び素子の歩留まりの低下を防ぐことが可能とな
る。
【０１２１】請求項１０記載の発明によれば、コンタク
トホールの側壁を全面的に蓋部で埋めたコンタクトホー
ルを形成することで、請求項９に比べ、蓋部形成時のウ
ェハの製造が容易となる。そして、請求項９と同様に、
層間絶縁膜中のガスを抜く工程が省略できるため、従来
の技術で必要であった脱ガス処理を不要とすることがで
きる。このため、メタルの***自体が起きることがな
く、メタルの欠損、タングステンプラグ形成時における
バリアメタルの不均一性、タングステンの異常成長及び
埋め込み不良がなくなり、タングステンの電気特性の劣
化及び素子の歩留まりの低下を防ぐことが可能となる。
【０１２２】請求項１１記載の発明によれば、蓋部をサ
イドウォールにすることで、請求項９と同様に、層間絶
縁膜中のガスを抜く工程が省略できるため、従来の技術
で必要であった脱ガス処理を不要とすることができる。
このため、メタルの***自体が起きることがなく、メタ
ルの欠損、タングステンプラグ形成時におけるバリアメ
タルの不均一性、タングステンの異常成長及び埋め込み
不良がなくなり、タングステンの電気特性の劣化及び素
子の歩留まりの低下を防ぐことが可能となる。
【０１２３】請求項１２記載の発明によれば、蓋部を脱
離ガス防止膜にすることで、請求項９に比べて、コンタ
クトホールのトップ径を小さくすることができ、従来の
技術と同様にメタル配線の配線ピッチを小さくし、微細
化することが可能となる。又、請求項９と同様に、層間
絶縁膜中のガスを抜く工程が省略できるため、従来の技
術で必要であった脱ガス処理を不要とすることができ
る。このため、メタルの***自体が起きることがなく、
メタルの欠損、タングステンプラグ形成時におけるバリ
アメタルの不均一性、タングステンの異常成長及び埋め
込み不良がなくなり、タングステンの電気特性の劣化及
び素子の歩留まりの低下を防ぐことが可能となる。
【０１２４】請求項１３記載の発明によれば、脱ガス処
理を２５０度以下で行うことで、メタルへ高温の熱が伝
達されないため、従来の技術で発生していたメタルの隆
起が抑制される。これにより、メタルの欠損、タングス
テンプラグ形成時におけるバリアメタルの不均一性、タ
ングステンの異常成長及び埋め込み不良をなくした結
果、タングステンの電気特性の劣化及び素子の歩留まり
の低下を防ぐことが可能となる。
【０１２５】請求項１４記載の発明によれば、脱ガス処
理を不活性ガス又は窒素ガス中で行うことで、従来の技
術で発生していたメタルの***が抑制される。これによ
り、メタルの欠損、タングステンプラグ形成時における
バリアメタルの不均一性、タングステンの異常成長及び
埋め込み不良をなくした結果、タングステンの電気特性
の劣化及び素子の歩留まりの低下を防ぐことが可能とな
る。
【０１２６】請求項１５記載の発明によれば、脱ガス処
理をアルゴンガス中で行うことで、請求項１４に比べ、
更にメタルの***が抑制される。これにより、メタルの
欠損、タングステンプラグ形成時におけるバリアメタル
の不均一性、タングステンの異常成長及び埋め込み不良
をなくした結果、タングステンの電気特性の劣化及び素
子の歩留まりの低下を防ぐことが可能となる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１と従来とを対比し
て、脱ガス処理時のウェハ温度に対するメタル堆積（隆
起）が発生した１００個当たりのコンタクトホール数の
関係を示す図である。
【図２】 この発明の実施の形態２と従来とを対比し
て、ランプ加熱とＡｒガス雰囲気での加熱とについてメ
タル堆積（***）が発生した１００個当たりのコンタク
トホール数の関係を示す図である。
【図３】 この発明の実施の形態３による半導体装置の
ウェハを作成するために用いる２周波数プラズマＣＶＤ
装置の構成を簡略化して示した図である。
【図４】 この発明の実施の形態３による半導体装置の
コンタクトホール部分を拡大した断面図である。
【図５】 この発明の実施の形態３による半導体装置の
ＴＥＯＳ酸化膜のストレス値に対するメタル堆積（隆
起）が発生した１００個当たりのコンタクトホール数を
示す図である。
【図６】 この発明の実施の形態３による半導体装置の
コンタクトホール部分を拡大した断面図である。
【図７】 この発明の実施の形態４による半導体装置の
ホールチェーンＴＥＧのレイアウトパターンを示す平面
図である。
【図８】 この発明の実施の形態４による半導体装置の
コンタクトホール及びダミー配線の部分を拡大したレイ
アウトパターンを示す平面図である。
【図９】 この発明の実施の形態５による半導体装置の
コンタクトホール部分を拡大した構造を示す断面図であ
る。
【図１０】 この発明の実施の形態５による半導体装置
の製造工程を示す断面図である。
【図１１】 この発明の実施の形態５による半導体装置
の製造工程を示す断面図である。
【図１２】 この発明の実施の形態５による半導体装置
の製造工程を示す断面図である。
【図１３】 この発明の実施の形態５による半導体装置
の製造工程を示す断面図である。
【図１４】 この発明の実施の形態５による半導体装置
の製造工程を示す断面図である。
【図１５】 この発明の実施の形態５による半導体装置
の製造工程を示す断面図である。
【図１６】 この発明の実施の形態６による半導体装置
のメタル配線部分のレイアウトパターンを示す平面図で
ある。
【図１７】 この発明の実施の形態６による半導体装置
のコンタクトホール部分を拡大した構造を示す断面図で
ある。
【図１８】 この発明の実施の形態７による半導体装置
のコンタクトホール部分を拡大した構造の断面及び平面
を示す図である。
【図１９】 この発明の実施の形態８による半導体装置
のコンタクトホール部分を拡大した構造を示す断面図で
ある。
【図２０】 この発明の実施の形態８による半導体装置
の製造工程を示す断面図である。
【図２１】 この発明の実施の形態８による半導体装置
の製造工程を示す断面図である。
【図２２】 この発明の実施の形態８による半導体装置
の製造工程を示す断面図である。
【図２３】 この発明の実施の形態８による半導体装置
のエッチングストッパ層を設けた場合のコンタクトホー
ル部分を拡大した構造を示す断面図である。
【図２４】 この発明の実施の形態９による半導体装置
のコンタクトホール部分を拡大した構造を示す断面図で
ある。
【図２５】 この発明の実施の形態９による半導体装置
の製造工程を示す断面図である。
【図２６】 この発明の実施の形態９による半導体装置
の製造工程を示す断面図である。
【図２７】 この発明の実施の形態９による半導体装置
の製造工程を示す断面図である。
【図２８】 この発明の実施の形態９による半導体装置
の製造工程を示す断面図である。
【図２９】 この発明の実施の形態９による半導体装置
の製造工程を示す断面図である。
【図３０】 従来の多層配線構造を有する半導体装置の
コンタクトホール内でのメタルの***を模式的に示す断
面図である。
【図３１】 従来の多層配線構造を有する半導体装置の
製造工程を示す断面図である。
【図３２】 従来の多層配線構造を有する半導体装置の
製造工程を示す断面図である。
【図３３】 従来の多層配線構造を有する半導体装置の
製造工程を示す断面図である。
【図３４】 従来の多層配線構造を有する半導体装置の
製造工程を示す断面図である。
【図３５】 従来の多層配線構造を有する半導体装置の
製造工程を示す断面図である。
【図３６】 従来の多層配線構造を有する半導体装置の
製造工程を示す断面図である。
【符号の説明】 １ ウェハ、１ａ，１ｂ ＲＦ電源、２ メタル配線
層、３ ＳＯＧ膜、４，４ａ，４ｂ コンタクトホー
ル、５，５ａ，６，６ａ ＴＥＯＳ酸化膜、７ 層間絶
縁膜、８ 上層メタル配線、９ 下層メタル配線、１
０，１１ コンタクトホール、１２ メタル配線、１３
ダミー配線、１５ エアギャップ、１６ ダミーホー
ル、１７ エッチングストッパ層、１８ 拡大したコン
タクトホール、１９ サイドウォール、２０ サイドウ
ォール形成膜、２１ 脱離ガス防止層、２２ フォトレ
ジスト。

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 多層配線構造により形成される半導体装
    置であって、 下地とする絶縁膜の上に設けられたメタル配線と、 前記メタル配線を覆うように形成された第１の層間絶縁
    膜と、 前記第１の層間絶縁膜の上に形成された第２の層間絶縁
    膜と、 前記第２の層間絶縁膜の上に形成された第３の層間絶縁
    膜と、 前記メタル配線表面上において前記第１、第２、第３の
    層間絶縁膜に開孔したコンタクトホールとを備え、 前記第１、第３の層間絶縁膜は、それぞれストレス値が
    異なることを特徴とする、半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、 前記第１，第３の層間絶縁膜は同じ物質であることを特
    徴とする、半導体装置。
  3. 【請求項３】 請求項２記載の半導体装置において、 前記第３の層間絶縁膜は前記第１の層間絶縁膜よりもス
    トレス値が低く、且つ、膜厚が大きいことを特徴とす
    る、半導体装置。
  4. 【請求項４】 多層配線構造により形成される半導体装
    置であって、 下地とする絶縁膜の上に設けられたメタル配線と、 前記メタル配線を覆うように形成された層間絶縁膜と、 前記メタル配線表面上において前記層間絶縁膜に開孔し
    たコンタクトホールとを備え、 前記コンタクトホールを有する前記メタル配線は複数で
    あって、それらメタル配線の内で半導体装置の外周部に
    配置してある前記コンタクトホールの周りのメタル配線
    の近傍のみにダミーのメタル配線を設けたことを特徴と
    する、半導体装置。
  5. 【請求項５】 多層配線構造により形成される半導体装
    置であって、 下地とする絶縁膜の上に設けられたメタル配線と、 前記メタル配線を覆うように形成された層間絶縁膜と、 前記メタル配線表面上において前記層間絶縁膜に開孔し
    たコンタクトホールとを備え、 前記メタル配線の近傍において前記層間絶縁膜に空間部
    を設けたことを特徴とする、半導体装置。
  6. 【請求項６】 請求項５記載の半導体装置において、 前記空間部は層間絶縁膜中にエアギャップとして形成さ
    れていることを特徴とする、半導体装置。
  7. 【請求項７】 請求項５記載の半導体装置において、 前記空間部は複数、且つ、コンタクトホール形状である
    ことを特徴とする、半導体装置。
  8. 【請求項８】 請求項５記載の半導体装置において、 前記空間部は前記コンタクトホールを拡大することによ
    り前記メタル配線が前記層間絶縁膜と接触しないように
    設けられた空間であることを特徴とする、半導体装置。
  9. 【請求項９】 多層配線構造により形成される半導体装
    置であって、 下地とする絶縁膜の上に設けられたメタル配線と、 前記メタル配線を覆うように形成された層間絶縁膜と、 前記メタル配線表面上において前記層間絶縁膜に開孔し
    たホールに対し、当該ホールの側面を蓋部で埋めること
    により形成されたコンタクトホールとを備えた、半導体
    装置。
  10. 【請求項１０】 請求項９記載の半導体装置において、 前記蓋部は前記ホールの側壁を全面的に覆うことを特徴
    とした、半導体装置。
  11. 【請求項１１】 請求項１０記載の半導体装置におい
    て、 前記蓋部はサイドウォールであることを特徴とする、半
    導体装置。
  12. 【請求項１２】 請求項１０記載の半導体装置におい
    て、 前記蓋部は前記ホールを一旦埋め込んだ後前記コンタク
    トホールを再開口することにより形成された脱離ガス防
    止膜であることを特徴とする、半導体装置。
  13. 【請求項１３】 多層配線構造により形成される半導体
    装置の製造方法であって、 下地とする絶縁膜の上にメタル配線を設ける工程と、 前記メタル配線を覆うような層間絶縁膜を形成する工程
    と、 前記メタル配線表面上において前記層間絶縁膜にコンタ
    クトホールを開孔する工程と、 前記コンタクトホールの前記層間絶縁膜からガスを除去
    するための脱ガス処理を行う工程と、 金属を前記コンタクトホール内に成長する工程とを備
    え、 前記脱ガス処理を、２５０度以下で行うことを特徴とす
    る、半導体装置の製造方法。
  14. 【請求項１４】 多層配線構造により形成される半導体
    装置の製造方法であって、 下地とする絶縁膜の上にメタル配線を設ける工程と、 前記メタル配線を覆うような層間絶縁膜を形成する工程
    と、 前記メタル配線表面上において前記層間絶縁膜にコンタ
    クトホールを開孔する工程と、 前記コンタクトホール内の前記層間絶縁膜からガスを除
    去するための脱ガス処理を行う工程とを備え、 前記脱ガス処理を不活性ガスあるいは窒素ガス雰囲気中
    で行うことを特徴とする、半導体装置の製造方法。
  15. 【請求項１５】 請求項１４記載の半導体装置の製造方
    法において、 前記不活性ガスはアルゴンであることを特徴とする、半
    導体装置の製造方法。
JP8317941A 1996-11-28 1996-11-28 半導体装置及びその製造方法 Pending JPH10163317A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP8317941A JPH10163317A (ja) 1996-11-28 1996-11-28 半導体装置及びその製造方法
TW086104343A TW333686B (en) 1996-11-28 1997-04-02 The semiconductor device and its producing method
KR1019970014469A KR100271008B1 (ko) 1996-11-28 1997-04-18 반도체장치및그제조방법
US08/850,007 US6069400A (en) 1996-11-28 1997-05-01 Semiconductor device and method of fabricating the same
CNB971145741A CN1135618C (zh) 1996-11-28 1997-07-14 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8317941A JPH10163317A (ja) 1996-11-28 1996-11-28 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH10163317A true JPH10163317A (ja) 1998-06-19

Family

ID=18093734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8317941A Pending JPH10163317A (ja) 1996-11-28 1996-11-28 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US6069400A (ja)
JP (1) JPH10163317A (ja)
KR (1) KR100271008B1 (ja)
CN (1) CN1135618C (ja)
TW (1) TW333686B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198364A (ja) * 2000-12-25 2002-07-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR100587664B1 (ko) * 1999-07-23 2006-06-08 삼성전자주식회사 반도체 소자 제조방법
JP2007329248A (ja) * 2006-06-07 2007-12-20 Sanyo Electric Co Ltd 測長用モニター
JP2018056294A (ja) * 2016-09-28 2018-04-05 トヨタ自動車株式会社 半導体装置の製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3384714B2 (ja) * 1997-07-16 2003-03-10 富士通株式会社 半導体装置およびその製造方法
JP3033564B2 (ja) * 1997-10-02 2000-04-17 セイコーエプソン株式会社 半導体装置の製造方法
JPH11340321A (ja) * 1998-05-27 1999-12-10 Sony Corp 半導体装置およびその製造方法
US6451714B2 (en) * 1998-08-26 2002-09-17 Micron Technology, Inc. System and method for selectively increasing surface temperature of an object
US6426546B1 (en) * 1999-08-02 2002-07-30 United Microelectronics Corp. Reducing relative stress between HDP layer and passivation layer
US6566759B1 (en) * 1999-08-23 2003-05-20 International Business Machines Corporation Self-aligned contact areas for sidewall image transfer formed conductors
KR100350811B1 (ko) * 2000-08-19 2002-09-05 삼성전자 주식회사 반도체 장치의 금속 비아 콘택 및 그 형성방법
KR100735628B1 (ko) * 2001-06-29 2007-07-04 매그나칩 반도체 유한회사 반도체소자의 금속배선 형성방법
JP3961335B2 (ja) * 2002-04-19 2007-08-22 シャープ株式会社 半導体集積回路装置
KR100438789B1 (ko) * 2002-09-19 2004-07-05 삼성전자주식회사 미세 선폭을 갖는 반도체 소자의 전극 배선 구조 및 그형성방법
US6969909B2 (en) * 2002-12-20 2005-11-29 Vlt, Inc. Flip chip FET device
US7038917B2 (en) * 2002-12-27 2006-05-02 Vlt, Inc. Low loss, high density array interconnection
US20040251549A1 (en) * 2003-06-11 2004-12-16 Tai-Chun Huang Hybrid copper/low k dielectric interconnect integration method and device
US7244673B2 (en) * 2003-11-12 2007-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integration film scheme for copper / low-k interconnect
US20080246061A1 (en) * 2007-04-03 2008-10-09 United Microelectronics Corp. Stress layer structure
CN102403265A (zh) * 2010-09-19 2012-04-04 北大方正集团有限公司 一种半导体器件通孔的形成方法
CN102487057B (zh) * 2010-12-03 2014-03-12 中芯国际集成电路制造(北京)有限公司 金属前介质层及其制造方法
CN102856277B (zh) * 2011-06-29 2015-03-11 中芯国际集成电路制造(上海)有限公司 石墨烯导电插塞及其形成方法
CN104810277B (zh) * 2014-01-26 2017-10-31 北大方正集团有限公司 一种晶圆表面平坦化工艺
JPWO2017154482A1 (ja) * 2016-03-07 2019-01-24 パイオニア株式会社 封止構造及び発光装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60234346A (ja) * 1984-05-07 1985-11-21 Nec Corp 半導体装置
JPS6482547A (en) * 1987-09-24 1989-03-28 Tadahiro Omi Semiconductor device
JPH05206298A (ja) * 1992-01-28 1993-08-13 Fujitsu Ltd 半導体装置の製造方法
JPH07335754A (ja) * 1994-06-13 1995-12-22 Sony Corp 半導体装置の製造方法
JPH07335750A (ja) * 1994-06-13 1995-12-22 Hitachi Ltd 半導体装置
JP3665095B2 (ja) * 1995-01-27 2005-06-29 沖電気工業株式会社 パターン形成方法
US5567660A (en) * 1995-09-13 1996-10-22 Taiwan Semiconductor Manufacturing Company Ltd Spin-on-glass planarization by a new stagnant coating method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587664B1 (ko) * 1999-07-23 2006-06-08 삼성전자주식회사 반도체 소자 제조방법
JP2002198364A (ja) * 2000-12-25 2002-07-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2007329248A (ja) * 2006-06-07 2007-12-20 Sanyo Electric Co Ltd 測長用モニター
JP2018056294A (ja) * 2016-09-28 2018-04-05 トヨタ自動車株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
KR100271008B1 (ko) 2000-12-01
CN1135618C (zh) 2004-01-21
CN1184334A (zh) 1998-06-10
US6069400A (en) 2000-05-30
TW333686B (en) 1998-06-11
KR19980041708A (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
JPH10163317A (ja) 半導体装置及びその製造方法
JP3354424B2 (ja) 半導体装置および半導体装置の製造方法
KR100400033B1 (ko) 다층 배선 구조를 갖는 반도체 소자 및 그의 제조방법
US20030068858A1 (en) Integrated circuit fabrication dual plasma process with separate introduction of different gases into gas flow
JPH08181276A (ja) 半導体装置の製造方法
JPH08293551A (ja) 半導体装置及びその製造方法
JPH08181208A (ja) 半導体装置及びその製造方法
JP4431580B2 (ja) Ｍｉｍコンデンサ構造体およびその製造方法
KR100389034B1 (ko) 반도체 장치의 상하층 접속 형성 방법 및 그 방법에 의해형성된 반도체 장치
US5880030A (en) Unlanded via structure and method for making same
JP2003124144A (ja) 半導体素子の製造方法
US6080660A (en) Via structure and method of manufacture
US6380085B2 (en) Method of manufacturing semiconductor devices
KR20050008364A (ko) 층간절연막 평탄화 방법
CN109887881B (zh) 金属保险丝顶部的钝化层窗口的形成方法
JPH1056009A (ja) 半導体装置および半導体装置の製造方法
JPH11135758A (ja) 平坦化を改善するための半導体装置製造方法
US6770974B2 (en) Semiconductor device and its manufacturing method
JPH08330428A (ja) 半導体装置のコンタクトホールの形成方法
US6086951A (en) Method for forming metallic capacitor
KR20000041586A (ko) 반도체 집적회로의 커패시터 및 그 제조방법
JPH09199582A (ja) 半導体装置の製造方法
US6486556B1 (en) Interconnection layer layout comprising cut-out conductive lines that ensure proper profile of overlying passivation layer
KR100398046B1 (ko) 반도체 소자의 금속배선 형성 방법
KR19980033828A (ko) 반도체 장치의 금속층간 절연막 형성방법