JPH10124036A - 画像回転制御回路 - Google Patents
画像回転制御回路Info
- Publication number
- JPH10124036A JPH10124036A JP8274389A JP27438996A JPH10124036A JP H10124036 A JPH10124036 A JP H10124036A JP 8274389 A JP8274389 A JP 8274389A JP 27438996 A JP27438996 A JP 27438996A JP H10124036 A JPH10124036 A JP H10124036A
- Authority
- JP
- Japan
- Prior art keywords
- address
- signal
- column
- counter
- row address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Editing Of Facsimile Originals (AREA)
Abstract
(57)【要約】
【課題】 画像データの回転制御を、縦と横との画素数
が異なる場合でも、簡単な回路で実現する。 【解決手段】 列アドレス,行アドレスの各カウンタ
4,5をアップダウンカウンタとし、比較器6,7にお
いて予め設定された最終列,行アドレスの各々とカウン
タ4,5の内容とを比較し、一致した時、一致信号を出
す。この時、カウンタ4,5のいずれをクロックに同期
して連続カウントするかを選択器10,11で決定し、
連続カウントしない方のカウンタを他方の連続カウント
するカウンタの比較一致信号でカウント制御する。ま
た、アップダウン制御をスイッチ8,9で夫々選択す
る。カウンタ4,5のアップ/ダウン,連続カウントす
るかどうかを主制御部3にて指示することで、画像の回
転が自在となる。
が異なる場合でも、簡単な回路で実現する。 【解決手段】 列アドレス,行アドレスの各カウンタ
4,5をアップダウンカウンタとし、比較器6,7にお
いて予め設定された最終列,行アドレスの各々とカウン
タ4,5の内容とを比較し、一致した時、一致信号を出
す。この時、カウンタ4,5のいずれをクロックに同期
して連続カウントするかを選択器10,11で決定し、
連続カウントしない方のカウンタを他方の連続カウント
するカウンタの比較一致信号でカウント制御する。ま
た、アップダウン制御をスイッチ8,9で夫々選択す
る。カウンタ4,5のアップ/ダウン,連続カウントす
るかどうかを主制御部3にて指示することで、画像の回
転が自在となる。
Description
【0001】
【発明の属する技術分野】本発明は画像回転制御回路に
関し、特にファクシミリ装置における画像データを加工
処理して例えば90度や270度等に回転するようにし
た画像回転制御回路に関するものである。
関し、特にファクシミリ装置における画像データを加工
処理して例えば90度や270度等に回転するようにし
た画像回転制御回路に関するものである。
【0002】
【従来の技術】一般に、ファクシミリ装置等の画像デー
タを扱う装置においては、画像データの一画素毎に電気
信号の1ビットあるいは複数ビットに対応させて、RA
M等のメモリに一旦記憶させ、しかる後にこのメモリか
ら画像データを読出して画像データの処理を行う様にな
っている。
タを扱う装置においては、画像データの一画素毎に電気
信号の1ビットあるいは複数ビットに対応させて、RA
M等のメモリに一旦記憶させ、しかる後にこのメモリか
ら画像データを読出して画像データの処理を行う様にな
っている。
【0003】通常、この種のメモリは、ある画像データ
が書込まれて、次にそれをそのまま次段回路へ引渡す様
に制御されるものであり、一種のテンポラリバッファと
して用いられる。
が書込まれて、次にそれをそのまま次段回路へ引渡す様
に制御されるものであり、一種のテンポラリバッファと
して用いられる。
【0004】しかしながら、近年の普通紙を用いたファ
クシミリ装置においては、A4サイズの縦の画像をA4
サイズの横のカット紙に記録してカセット段数を減らし
て、単位時間当りの記録枚数を増やすニーズが増加して
きている。これにより、ファクシミリ装置に使用される
画像記録制御装置において、画像データの90度回転の
要求が生じている。
クシミリ装置においては、A4サイズの縦の画像をA4
サイズの横のカット紙に記録してカセット段数を減らし
て、単位時間当りの記録枚数を増やすニーズが増加して
きている。これにより、ファクシミリ装置に使用される
画像記録制御装置において、画像データの90度回転の
要求が生じている。
【0005】特開平6−295335号公報には、画像
イメージを画像メモリに保持する画像データ記憶装置に
おいて、画像メモリのアドレスバスにアドレス変換回路
を付加することにより、画像の描画ソフトウェアの変更
なしに、上下に反転した画像や90度回転した画像を得
る技術が提案されている。
イメージを画像メモリに保持する画像データ記憶装置に
おいて、画像メモリのアドレスバスにアドレス変換回路
を付加することにより、画像の描画ソフトウェアの変更
なしに、上下に反転した画像や90度回転した画像を得
る技術が提案されている。
【0006】この技術においては、画像メモリ上の画像
データへのアクセスアドレスを、アドレス変換回路によ
り、画像イメージの画素の行,列に対応するアドレスに
分け、これ等アドレスの各々について演算や、行アドレ
スと列アドレスとの変換等の処理を組合わせることによ
り、上下反転や90度回転の各画像を得る様にしたもの
である。
データへのアクセスアドレスを、アドレス変換回路によ
り、画像イメージの画素の行,列に対応するアドレスに
分け、これ等アドレスの各々について演算や、行アドレ
スと列アドレスとの変換等の処理を組合わせることによ
り、上下反転や90度回転の各画像を得る様にしたもの
である。
【0007】
【発明が解決しようとする課題】上述した従来の技術に
おいては、アドレスに施す演算処理として、インバータ
を用いて回転後のアドレスの演算を行っており、これに
より、 (行方向のドット数)−(行アドレス) あるいは、 (列方向のドット数)−(列アドレス) なる演算を行っている。
おいては、アドレスに施す演算処理として、インバータ
を用いて回転後のアドレスの演算を行っており、これに
より、 (行方向のドット数)−(行アドレス) あるいは、 (列方向のドット数)−(列アドレス) なる演算を行っている。
【0008】これは、列アドレスと行アドレスの最大値
が基本的に同じでかつ、その最大値が常に一定で変化し
ない場合を想定しているため、縦と横のドット数が異な
る画像データの場合や、行及び列のドット数が変化する
ファクシミリ画像の場合、回転後のデータを読出す場
合、ある行の最終データのアドレスと次の行の先頭デー
タのアドレスとが、連続のアドレスにならないという問
題点がある。
が基本的に同じでかつ、その最大値が常に一定で変化し
ない場合を想定しているため、縦と横のドット数が異な
る画像データの場合や、行及び列のドット数が変化する
ファクシミリ画像の場合、回転後のデータを読出す場
合、ある行の最終データのアドレスと次の行の先頭デー
タのアドレスとが、連続のアドレスにならないという問
題点がある。
【0009】本発明の目的は、簡単な回路を用いるのみ
で簡易的に90度等の回転を実現可能とした画像回転制
御回路を提供することである。
で簡易的に90度等の回転を実現可能とした画像回転制
御回路を提供することである。
【0010】
【課題を解決するための手段】本発明によれば、画像デ
ータを格納するメモリに対する読出しアドレスの生成を
制御して読出し画像データの回転制御を行うようにした
画像回転制御回路であって、初期値がロードされてアッ
プ及びダウンカウント自在な列及び行アドレスカウンタ
手段と、前記列及び行アドレスカウンタ手段の各カウン
ト値と予め設定された最終アドレス値とを夫々比較して
一致した時に一致信号を生成する列及び行アドレス比較
手段と、回転指示信号に応じてカウントタイミング信号
及び前記行アドレス比較手段の一致信号を択一的に導出
する第1の選択手段と、回転指示信号に応じて前記カウ
ントタイミング信号及び前記列アドレス比較手段の一致
信号を択一的に導出する第2の選択手段と、前記第1の
選択手段の出力をアップダウン指示信号に応じて前記列
アドレスカウンタ手段のアップ及びダウン指示端子へ択
一的に供給する第1の切替え手段と、前記第2の選択手
段の出力をアップダウン指示信号に応じて前記行アドレ
スカウンタ手段のアップ及びダウン指示端子へ択一的に
供給する第2の切替え手段とを含み、前記列及び行アド
レスカウンタ手段のカウント値を前記メモリのアクセス
アドレスとすることを特徴とする画像回転制御回路が得
られる。
ータを格納するメモリに対する読出しアドレスの生成を
制御して読出し画像データの回転制御を行うようにした
画像回転制御回路であって、初期値がロードされてアッ
プ及びダウンカウント自在な列及び行アドレスカウンタ
手段と、前記列及び行アドレスカウンタ手段の各カウン
ト値と予め設定された最終アドレス値とを夫々比較して
一致した時に一致信号を生成する列及び行アドレス比較
手段と、回転指示信号に応じてカウントタイミング信号
及び前記行アドレス比較手段の一致信号を択一的に導出
する第1の選択手段と、回転指示信号に応じて前記カウ
ントタイミング信号及び前記列アドレス比較手段の一致
信号を択一的に導出する第2の選択手段と、前記第1の
選択手段の出力をアップダウン指示信号に応じて前記列
アドレスカウンタ手段のアップ及びダウン指示端子へ択
一的に供給する第1の切替え手段と、前記第2の選択手
段の出力をアップダウン指示信号に応じて前記行アドレ
スカウンタ手段のアップ及びダウン指示端子へ択一的に
供給する第2の切替え手段とを含み、前記列及び行アド
レスカウンタ手段のカウント値を前記メモリのアクセス
アドレスとすることを特徴とする画像回転制御回路が得
られる。
【0011】そして、前記列及び行アドレスカウンタ手
段のカウント値を、夫々前記アクセスアドレスの下位及
び上位アドレスとすることを特徴としており、また、前
記第1の選択手段が前記カウントタイミング信号を導出
しているとき、前記第2の選択手段が前記列アドレス比
較手段の一致信号を導出するよう制御し、また前記第1
の選択手段が前記行アドレス比較手段の一致信号を導出
しているとき、前記第2の選択手段が前記カウントタイ
ミング信号を導出するよう制御することを特徴としてい
る。
段のカウント値を、夫々前記アクセスアドレスの下位及
び上位アドレスとすることを特徴としており、また、前
記第1の選択手段が前記カウントタイミング信号を導出
しているとき、前記第2の選択手段が前記列アドレス比
較手段の一致信号を導出するよう制御し、また前記第1
の選択手段が前記行アドレス比較手段の一致信号を導出
しているとき、前記第2の選択手段が前記カウントタイ
ミング信号を導出するよう制御することを特徴としてい
る。
【0012】本発明の作用を述べると、行及び列アドレ
スを生成するためのアップダウンカウンタを設け、これ
等各カウンタのアップ/ダウンのカウント切換えを画像
回転に応じて制御することで、行アドレスと列アドレス
とを夫々任意にカウント可能として、画像の回転を容易
としている。
スを生成するためのアップダウンカウンタを設け、これ
等各カウンタのアップ/ダウンのカウント切換えを画像
回転に応じて制御することで、行アドレスと列アドレス
とを夫々任意にカウント可能として、画像の回転を容易
としている。
【0013】
【発明の実施の形態】以下に図面を参照しつつ本発明の
実施例について説明する。
実施例について説明する。
【0014】図1は本発明の実施例を示す回路ブロック
図である。図1において、1は画像データを格納するメ
モリであり、2はこのメモリ1のアクセスアドレスを生
成するアドレス生成部であり、3はこのアドレス生成部
2のアドレス生成状態を制御する主制御部である。
図である。図1において、1は画像データを格納するメ
モリであり、2はこのメモリ1のアクセスアドレスを生
成するアドレス生成部であり、3はこのアドレス生成部
2のアドレス生成状態を制御する主制御部である。
【0015】アドレス生成部2について説明する。カウ
ンタ4は画像データをメモリ1へ書込み/読出しする場
合の列アドレスを生成するアップダウンカウンタであ
り、メモリ1のメモリ空間の下位アドレスとして12ビ
ット(FFFh番地まで)ある。
ンタ4は画像データをメモリ1へ書込み/読出しする場
合の列アドレスを生成するアップダウンカウンタであ
り、メモリ1のメモリ空間の下位アドレスとして12ビ
ット(FFFh番地まで)ある。
【0016】また、カウンタ5はメモリ1の行アドレス
を生成するアップダウンカウンタであり、メモリ空間の
上位アドレスとして12ビット(FFFh番地まで)あ
る。
を生成するアップダウンカウンタであり、メモリ空間の
上位アドレスとして12ビット(FFFh番地まで)あ
る。
【0017】両カウンタ4,5は初期値として開始アド
レスを設定できるものであり、DATA端子に供給され
た当該開始アドレスがLOAD端子へのロード信号に応
答して初期値としてロードされる。また、UP/DOW
Nの端子にタイミング信号(クロック信号)が印加され
た時、そのカウント値をアップ/ダウンカウントする。
レスを設定できるものであり、DATA端子に供給され
た当該開始アドレスがLOAD端子へのロード信号に応
答して初期値としてロードされる。また、UP/DOW
Nの端子にタイミング信号(クロック信号)が印加され
た時、そのカウント値をアップ/ダウンカウントする。
【0018】比較器6,7はカウンタ4,5の各カウン
ト値(A)と予め設定された最終アドレス値(B)とを
夫々比較して両者(A,B)が一致した時に、一致信号
(C)を出力する。比較器6の比較出力はカウンタ4の
ロード入力(LOAD)となると共に、選択器11の一
入力(B)となっている。また、比較器7の比較出力は
カウンタ5のロード入力(LOAD)となると共に、選
択器10の一入力(A)となっている。
ト値(A)と予め設定された最終アドレス値(B)とを
夫々比較して両者(A,B)が一致した時に、一致信号
(C)を出力する。比較器6の比較出力はカウンタ4の
ロード入力(LOAD)となると共に、選択器11の一
入力(B)となっている。また、比較器7の比較出力は
カウンタ5のロード入力(LOAD)となると共に、選
択器10の一入力(A)となっている。
【0019】選択器10,11は回転指示をなす回転信
号(S)に応じて2入力A,Bを択一的に夫々導出
(Y)するものである。選択器10,11の各他入力
B,Aには、アクセスタイミング信号(カウントタイミ
ング信号であり、クロック信号である)が夫々印加され
ている。
号(S)に応じて2入力A,Bを択一的に夫々導出
(Y)するものである。選択器10,11の各他入力
B,Aには、アクセスタイミング信号(カウントタイミ
ング信号であり、クロック信号である)が夫々印加され
ている。
【0020】選択器10,11の各選択出力Yはスイッ
チ8,9のA入力となっている。このスイッチ8,9は
列アップ/ダウン,行アップ/ダウンの各切替え信号
(S)に応じてA入力を2つの出力X,Yのいずれかに
導出するものであり、これ等各スイッチ8,9の出力
X,Yがカウンタ4,5の各UP/DOWNの端子へ夫
々入力されている。
チ8,9のA入力となっている。このスイッチ8,9は
列アップ/ダウン,行アップ/ダウンの各切替え信号
(S)に応じてA入力を2つの出力X,Yのいずれかに
導出するものであり、これ等各スイッチ8,9の出力
X,Yがカウンタ4,5の各UP/DOWNの端子へ夫
々入力されている。
【0021】行及び列最終アドレス,行及び列開始アド
レス,行及び列アップダウン切替信号,アクセスタイミ
ング信号,回転信号は、主制御部3から生成されるもの
とする。
レス,行及び列アップダウン切替信号,アクセスタイミ
ング信号,回転信号は、主制御部3から生成されるもの
とする。
【0022】以上の構成において、スイッチ8,9は主
制御部3からのアップ/ダウンカウント切替指示に従っ
てカウンタ4,5のアップ/ダウンカウントを制御する
ものであり、また、選択器10,11は主制御部3から
の回転指示信号に従って、メモリ1の上位アドレスと下
位アドレスとのどちらかを連続的に(クロックに同期し
て)読出すかを選択するものである。
制御部3からのアップ/ダウンカウント切替指示に従っ
てカウンタ4,5のアップ/ダウンカウントを制御する
ものであり、また、選択器10,11は主制御部3から
の回転指示信号に従って、メモリ1の上位アドレスと下
位アドレスとのどちらかを連続的に(クロックに同期し
て)読出すかを選択するものである。
【0023】具体的には、90度,270度の回転の時
には、上位アドレスのカウンタであるカウンタ5を連続
カウントせしめ、0度,180度の回転の時には、下位
アドレスのカウンタであるカウンタ4を連続カウントす
る様に制御されることになる。
には、上位アドレスのカウンタであるカウンタ5を連続
カウントせしめ、0度,180度の回転の時には、下位
アドレスのカウンタであるカウンタ4を連続カウントす
る様に制御されることになる。
【0024】次に、動作について説明する。先ず、メモ
リ1にデータを書込む場合について説明する。ファクシ
ミリの場合の画像入力方式は、画像データは列方向に連
続して入力され、1画素ライン分格納したら行方向に1
画素ライン移すというラスタスキャン形式をとってい
る。
リ1にデータを書込む場合について説明する。ファクシ
ミリの場合の画像入力方式は、画像データは列方向に連
続して入力され、1画素ライン分格納したら行方向に1
画素ライン移すというラスタスキャン形式をとってい
る。
【0025】主制御部3は、アドレス生成部2のカウン
タ4とカウンタ5とに開始アドレスとして「000」を
書込み、スイッチ8,9にアップダウン切替え信号を、
選択器10,11に回転信号(回転せず)を夫々送出す
る。
タ4とカウンタ5とに開始アドレスとして「000」を
書込み、スイッチ8,9にアップダウン切替え信号を、
選択器10,11に回転信号(回転せず)を夫々送出す
る。
【0026】アップダウン切替え信号は、カウンタ4と
カウンタ5に対してアップクロック入力にクロック入力
するか、ダウンクロック入力にクロック入力するかの制
御を行う様になっており、この場合はカウンタ4,5共
にアップカウンタの選択を行っている。
カウンタ5に対してアップクロック入力にクロック入力
するか、ダウンクロック入力にクロック入力するかの制
御を行う様になっており、この場合はカウンタ4,5共
にアップカウンタの選択を行っている。
【0027】主制御部3は、画像データ書込み時、メモ
リ1に対して書込みタイミング信号と1画素分のデータ
(1ワード)を出す。カウンタ4とカウンタ5の出力
は、この段階では「0」であるのでメモリ1の行アドレ
スと列アドレスのいずれも「0」になっている。これに
より、アドレスの0番地に1画素分データ(1ワードデ
ータ)が書込まれる。
リ1に対して書込みタイミング信号と1画素分のデータ
(1ワード)を出す。カウンタ4とカウンタ5の出力
は、この段階では「0」であるのでメモリ1の行アドレ
スと列アドレスのいずれも「0」になっている。これに
より、アドレスの0番地に1画素分データ(1ワードデ
ータ)が書込まれる。
【0028】一方、書込みタイミング信号は、アドレス
生成部2のカウンタ4にも入力されており、カウント用
のクロックとして使用される。これは、先の設定により
カウンタ4のアップクロック入力に接続される様制御さ
れているため、カウンタ4は、保持しているカウント値
に+1したカウント値を送出し、列アドレスがカウント
アップされる。この様にして、次々に画像データがメモ
リ1の列方向に格納されていく。
生成部2のカウンタ4にも入力されており、カウント用
のクロックとして使用される。これは、先の設定により
カウンタ4のアップクロック入力に接続される様制御さ
れているため、カウンタ4は、保持しているカウント値
に+1したカウント値を送出し、列アドレスがカウント
アップされる。この様にして、次々に画像データがメモ
リ1の列方向に格納されていく。
【0029】この様子を示したものが図2である。図2
では、列アドレス,行アドレスは、FFFh番地まであ
る。モデルケースとしてA4判ファイン画質の画像デー
タを使用したとすると列方向は、1728画素となり、
列アドレスに換算すると6C0Hになる。また、丸で囲
んだ数字は入力される画素の順番を示している。
では、列アドレス,行アドレスは、FFFh番地まであ
る。モデルケースとしてA4判ファイン画質の画像デー
タを使用したとすると列方向は、1728画素となり、
列アドレスに換算すると6C0Hになる。また、丸で囲
んだ数字は入力される画素の順番を示している。
【0030】画像書込み時は、列方向にアドレスがアッ
プする方向に画像データが格納されていく。1728画
素格納したところで比較器6は、1画素ラインの一致を
検出したら一致信号を出す。これは、カウンタ5へはカ
ウンタ用のクロック信号として、カウンタ4へは開始ア
ドレスの再設定信号として使用される。これにより次に
格納すべき1729番目の画素は、1000h番地に格
納される。これ等を繰返すことにより原稿の1ページ分
がメモリ1に格納されることになる。
プする方向に画像データが格納されていく。1728画
素格納したところで比較器6は、1画素ラインの一致を
検出したら一致信号を出す。これは、カウンタ5へはカ
ウンタ用のクロック信号として、カウンタ4へは開始ア
ドレスの再設定信号として使用される。これにより次に
格納すべき1729番目の画素は、1000h番地に格
納される。これ等を繰返すことにより原稿の1ページ分
がメモリ1に格納されることになる。
【0031】次に読取りにおいて、先に格納した画像デ
ータを90度反時計方向に回転したデータを得ようとす
る場合、主制御部3は、回転信号(90度回転)を出し
アクセスタイミング信号がカウンタ5に入力される様に
選択器10,11を制御する。また、カウンタ5をダウ
ンカウンタとするようにスイッチ9を制御し、カウンタ
の初期値としてA4判の長手方向の画素数である「94
8h」を設定する。カウンタ4はアップカウンタのまま
とする。
ータを90度反時計方向に回転したデータを得ようとす
る場合、主制御部3は、回転信号(90度回転)を出し
アクセスタイミング信号がカウンタ5に入力される様に
選択器10,11を制御する。また、カウンタ5をダウ
ンカウンタとするようにスイッチ9を制御し、カウンタ
の初期値としてA4判の長手方向の画素数である「94
8h」を設定する。カウンタ4はアップカウンタのまま
とする。
【0032】この状態で読出しを行うと、図2において
メモリ1の948000h番地から順番に列アドレスの
小さい方向に連続で読出しが行われる。行アドレスが0
00番地になると比較器7が一致信号を出し、カウンタ
5には再度948hが設定され、かつ、カウンタ4はカ
ウントアップされる。この様にして、簡易的に90度回
転が実現できる。
メモリ1の948000h番地から順番に列アドレスの
小さい方向に連続で読出しが行われる。行アドレスが0
00番地になると比較器7が一致信号を出し、カウンタ
5には再度948hが設定され、かつ、カウンタ4はカ
ウントアップされる。この様にして、簡易的に90度回
転が実現できる。
【0033】この構成においては、スイッチ8,9、選
択器10,11の選択を制御することにより90度回転
だけでなく画像の裏表反転や180度回転も可能とな
る。
択器10,11の選択を制御することにより90度回転
だけでなく画像の裏表反転や180度回転も可能とな
る。
【0034】図1において、アドレス生成部2から出力
される上位と下位のアドレスの幅を入力される画像デー
タのサイズに合せて変えることにより、メモリ1内の行
と列の最大値(先の実施例ではいずれもFFFh番地で
あった)を変えることができメモリを有効に使用するこ
ともできる。
される上位と下位のアドレスの幅を入力される画像デー
タのサイズに合せて変えることにより、メモリ1内の行
と列の最大値(先の実施例ではいずれもFFFh番地で
あった)を変えることができメモリを有効に使用するこ
ともできる。
【0035】
【発明の効果】叙上の如く、本発明によれば、縦と横と
の画素数が異なる画像データであっても、連続して読出
すことができ、また、90度,180度,270度の各
回転も容易に制御できるという効果がある。
の画素数が異なる画像データであっても、連続して読出
すことができ、また、90度,180度,270度の各
回転も容易に制御できるという効果がある。
【図1】本発明の実施例の回路ブロック図である。
【図2】本発明の実施例の動作を説明するための図であ
る。
る。
1 メモリ 2 アドレス生成部 3 主制御部 4,5 カウンタ 6,7 比較器 8,9 スイッチ 10,11 選択器
Claims (3)
- 【請求項1】 画像データを格納するメモリに対する読
出しアドレスの生成を制御して読出し画像データの回転
制御を行うようにした画像回転制御回路であって、初期
値がロードされてアップ及びダウンカウント自在な列及
び行アドレスカウンタ手段と、前記列及び行アドレスカ
ウンタ手段の各カウント値と予め設定された最終アドレ
ス値とを夫々比較して一致した時に一致信号を生成する
列及び行アドレス比較手段と、回転指示信号に応じてカ
ウントタイミング信号及び前記行アドレス比較手段の一
致信号を択一的に導出する第1の選択手段と、回転指示
信号に応じて前記カウントタイミング信号及び前記列ア
ドレス比較手段の一致信号を択一的に導出する第2の選
択手段と、前記第1の選択手段の出力をアップダウン指
示信号に応じて前記列アドレスカウンタ手段のアップ及
びダウン指示端子へ択一的に供給する第1の切替え手段
と、前記第2の選択手段の出力をアップダウン指示信号
に応じて前記行アドレスカウンタ手段のアップ及びダウ
ン指示端子へ択一的に供給する第2の切替え手段とを含
み、前記列及び行アドレスカウンタ手段のカウント値を
前記メモリのアクセスアドレスとすることを特徴とする
画像回転制御回路。 - 【請求項2】 前記列及び行アドレスカウンタ手段のカ
ウント値を、夫々前記アクセスアドレスの下位及び上位
アドレスとすることを特徴とする請求項1記載の画像回
転制御回路。 - 【請求項3】 前記第1の選択手段が前記カウントタイ
ミング信号を導出しているとき、前記第2の選択手段が
前記列アドレス比較手段の一致信号を導出するよう制御
し、また前記第1の選択手段が前記行アドレス比較手段
の一致信号を導出しているとき、前記第2の選択手段が
前記カウントタイミング信号を導出するよう制御するこ
とを特徴とする請求項1または2記載の画像回転制御回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8274389A JPH10124036A (ja) | 1996-10-17 | 1996-10-17 | 画像回転制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8274389A JPH10124036A (ja) | 1996-10-17 | 1996-10-17 | 画像回転制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10124036A true JPH10124036A (ja) | 1998-05-15 |
Family
ID=17540997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8274389A Pending JPH10124036A (ja) | 1996-10-17 | 1996-10-17 | 画像回転制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10124036A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7333097B2 (en) | 1996-02-05 | 2008-02-19 | Seiko Epson Corporation | Display apparatus and method capable of rotating an image |
-
1996
- 1996-10-17 JP JP8274389A patent/JPH10124036A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7333097B2 (en) | 1996-02-05 | 2008-02-19 | Seiko Epson Corporation | Display apparatus and method capable of rotating an image |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0141994B2 (ja) | ||
JP3260913B2 (ja) | 画像再生装置 | |
JPH10124036A (ja) | 画像回転制御回路 | |
JP4663852B2 (ja) | フレーム内時分割階調表示方式への画像データ変換装置 | |
JP2507361B2 (ja) | 画像情報処理装置 | |
JPH04199975A (ja) | 画像形成装置 | |
JP2000232623A (ja) | 映像メモリ回路 | |
JPH0785261A (ja) | 鏡像処理装置 | |
JPH0563959A (ja) | 画像処理方法および装置 | |
JPH0520450A (ja) | 画像処理装置 | |
JP2537851B2 (ja) | 画像変倍処理装置 | |
JP2537830B2 (ja) | 画像処理装置 | |
JP3247441B2 (ja) | 画像処理装置 | |
JP2604153B2 (ja) | ビデオゲームマシンにおける画像書換方法 | |
JPS619081A (ja) | イメージパターン面回転印刷装置 | |
JP2943659B2 (ja) | ディジタル信号記録再生装置 | |
JPH08275181A (ja) | 動画像データの復号装置 | |
JPH0969155A (ja) | 画像処理装置及びその方法 | |
JPH0676051A (ja) | 並列画像処理装置 | |
JPS58116860A (ja) | イメ−ジ・メモリ・システムにおけるイメ−ジ配列の縦横変換回路 | |
JPH09212639A (ja) | 画像回転処理方法及びその装置 | |
JPH0525424B2 (ja) | ||
JP2000125188A (ja) | ラインメモリ装置 | |
JPH0232478A (ja) | 並列アクセスのための画像メモリ | |
JPH09251545A (ja) | 画像処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041012 |