JPH10124036A - 画像回転制御回路 - Google Patents

Abstract

(57)【要約】 【課題】 画像データの回転制御を、縦と横との画素数
が異なる場合でも、簡単な回路で実現する。 【解決手段】 列アドレス，行アドレスの各カウンタ
４，５をアップダウンカウンタとし、比較器６，７にお
いて予め設定された最終列，行アドレスの各々とカウン
タ４，５の内容とを比較し、一致した時、一致信号を出
す。この時、カウンタ４，５のいずれをクロックに同期
して連続カウントするかを選択器１０，１１で決定し、
連続カウントしない方のカウンタを他方の連続カウント
するカウンタの比較一致信号でカウント制御する。ま
た、アップダウン制御をスイッチ８，９で夫々選択す
る。カウンタ４，５のアップ／ダウン，連続カウントす
るかどうかを主制御部３にて指示することで、画像の回
転が自在となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は画像回転制御回路に
関し、特にファクシミリ装置における画像データを加工
処理して例えば９０度や２７０度等に回転するようにし
た画像回転制御回路に関するものである。

【０００２】

【従来の技術】一般に、ファクシミリ装置等の画像デー
タを扱う装置においては、画像データの一画素毎に電気
信号の１ビットあるいは複数ビットに対応させて、ＲＡ
Ｍ等のメモリに一旦記憶させ、しかる後にこのメモリか
ら画像データを読出して画像データの処理を行う様にな
っている。

【０００３】通常、この種のメモリは、ある画像データ
が書込まれて、次にそれをそのまま次段回路へ引渡す様
に制御されるものであり、一種のテンポラリバッファと
して用いられる。

【０００４】しかしながら、近年の普通紙を用いたファ
クシミリ装置においては、Ａ４サイズの縦の画像をＡ４
サイズの横のカット紙に記録してカセット段数を減らし
て、単位時間当りの記録枚数を増やすニーズが増加して
きている。これにより、ファクシミリ装置に使用される
画像記録制御装置において、画像データの９０度回転の
要求が生じている。

【０００５】特開平６−２９５３３５号公報には、画像
イメージを画像メモリに保持する画像データ記憶装置に
おいて、画像メモリのアドレスバスにアドレス変換回路
を付加することにより、画像の描画ソフトウェアの変更
なしに、上下に反転した画像や９０度回転した画像を得
る技術が提案されている。

【０００６】この技術においては、画像メモリ上の画像
データへのアクセスアドレスを、アドレス変換回路によ
り、画像イメージの画素の行，列に対応するアドレスに
分け、これ等アドレスの各々について演算や、行アドレ
スと列アドレスとの変換等の処理を組合わせることによ
り、上下反転や９０度回転の各画像を得る様にしたもの
である。

【０００７】

【発明が解決しようとする課題】上述した従来の技術に
おいては、アドレスに施す演算処理として、インバータ
を用いて回転後のアドレスの演算を行っており、これに
より、 （行方向のドット数）−（行アドレス） あるいは、 （列方向のドット数）−（列アドレス） なる演算を行っている。

【０００８】これは、列アドレスと行アドレスの最大値
が基本的に同じでかつ、その最大値が常に一定で変化し
ない場合を想定しているため、縦と横のドット数が異な
る画像データの場合や、行及び列のドット数が変化する
ファクシミリ画像の場合、回転後のデータを読出す場
合、ある行の最終データのアドレスと次の行の先頭デー
タのアドレスとが、連続のアドレスにならないという問
題点がある。

【０００９】本発明の目的は、簡単な回路を用いるのみ
で簡易的に９０度等の回転を実現可能とした画像回転制
御回路を提供することである。

【００１０】

【課題を解決するための手段】本発明によれば、画像デ
ータを格納するメモリに対する読出しアドレスの生成を
制御して読出し画像データの回転制御を行うようにした
画像回転制御回路であって、初期値がロードされてアッ
プ及びダウンカウント自在な列及び行アドレスカウンタ
手段と、前記列及び行アドレスカウンタ手段の各カウン
ト値と予め設定された最終アドレス値とを夫々比較して
一致した時に一致信号を生成する列及び行アドレス比較
手段と、回転指示信号に応じてカウントタイミング信号
及び前記行アドレス比較手段の一致信号を択一的に導出
する第１の選択手段と、回転指示信号に応じて前記カウ
ントタイミング信号及び前記列アドレス比較手段の一致
信号を択一的に導出する第２の選択手段と、前記第１の
選択手段の出力をアップダウン指示信号に応じて前記列
アドレスカウンタ手段のアップ及びダウン指示端子へ択
一的に供給する第１の切替え手段と、前記第２の選択手
段の出力をアップダウン指示信号に応じて前記行アドレ
スカウンタ手段のアップ及びダウン指示端子へ択一的に
供給する第２の切替え手段とを含み、前記列及び行アド
レスカウンタ手段のカウント値を前記メモリのアクセス
アドレスとすることを特徴とする画像回転制御回路が得
られる。

【００１１】そして、前記列及び行アドレスカウンタ手
段のカウント値を、夫々前記アクセスアドレスの下位及
び上位アドレスとすることを特徴としており、また、前
記第１の選択手段が前記カウントタイミング信号を導出
しているとき、前記第２の選択手段が前記列アドレス比
較手段の一致信号を導出するよう制御し、また前記第１
の選択手段が前記行アドレス比較手段の一致信号を導出
しているとき、前記第２の選択手段が前記カウントタイ
ミング信号を導出するよう制御することを特徴としてい
る。

【００１２】本発明の作用を述べると、行及び列アドレ
スを生成するためのアップダウンカウンタを設け、これ
等各カウンタのアップ／ダウンのカウント切換えを画像
回転に応じて制御することで、行アドレスと列アドレス
とを夫々任意にカウント可能として、画像の回転を容易
としている。

【００１３】

【発明の実施の形態】以下に図面を参照しつつ本発明の
実施例について説明する。

【００１４】図１は本発明の実施例を示す回路ブロック
図である。図１において、１は画像データを格納するメ
モリであり、２はこのメモリ１のアクセスアドレスを生
成するアドレス生成部であり、３はこのアドレス生成部
２のアドレス生成状態を制御する主制御部である。

【００１５】アドレス生成部２について説明する。カウ
ンタ４は画像データをメモリ１へ書込み／読出しする場
合の列アドレスを生成するアップダウンカウンタであ
り、メモリ１のメモリ空間の下位アドレスとして１２ビ
ット（ＦＦＦｈ番地まで）ある。

【００１６】また、カウンタ５はメモリ１の行アドレス
を生成するアップダウンカウンタであり、メモリ空間の
上位アドレスとして１２ビット（ＦＦＦｈ番地まで）あ
る。

【００１７】両カウンタ４，５は初期値として開始アド
レスを設定できるものであり、ＤＡＴＡ端子に供給され
た当該開始アドレスがＬＯＡＤ端子へのロード信号に応
答して初期値としてロードされる。また、ＵＰ／ＤＯＷ
Ｎの端子にタイミング信号（クロック信号）が印加され
た時、そのカウント値をアップ／ダウンカウントする。

【００１８】比較器６，７はカウンタ４，５の各カウン
ト値（Ａ）と予め設定された最終アドレス値（Ｂ）とを
夫々比較して両者（Ａ，Ｂ）が一致した時に、一致信号
（Ｃ）を出力する。比較器６の比較出力はカウンタ４の
ロード入力（ＬＯＡＤ）となると共に、選択器１１の一
入力（Ｂ）となっている。また、比較器７の比較出力は
カウンタ５のロード入力（ＬＯＡＤ）となると共に、選
択器１０の一入力（Ａ）となっている。

【００１９】選択器１０，１１は回転指示をなす回転信
号（Ｓ）に応じて２入力Ａ，Ｂを択一的に夫々導出
（Ｙ）するものである。選択器１０，１１の各他入力
Ｂ，Ａには、アクセスタイミング信号（カウントタイミ
ング信号であり、クロック信号である）が夫々印加され
ている。

【００２０】選択器１０，１１の各選択出力Ｙはスイッ
チ８，９のＡ入力となっている。このスイッチ８，９は
列アップ／ダウン，行アップ／ダウンの各切替え信号
（Ｓ）に応じてＡ入力を２つの出力Ｘ，Ｙのいずれかに
導出するものであり、これ等各スイッチ８，９の出力
Ｘ，Ｙがカウンタ４，５の各ＵＰ／ＤＯＷＮの端子へ夫
々入力されている。

【００２１】行及び列最終アドレス，行及び列開始アド
レス，行及び列アップダウン切替信号，アクセスタイミ
ング信号，回転信号は、主制御部３から生成されるもの
とする。

【００２２】以上の構成において、スイッチ８，９は主
制御部３からのアップ／ダウンカウント切替指示に従っ
てカウンタ４，５のアップ／ダウンカウントを制御する
ものであり、また、選択器１０，１１は主制御部３から
の回転指示信号に従って、メモリ１の上位アドレスと下
位アドレスとのどちらかを連続的に（クロックに同期し
て）読出すかを選択するものである。

【００２３】具体的には、９０度，２７０度の回転の時
には、上位アドレスのカウンタであるカウンタ５を連続
カウントせしめ、０度，１８０度の回転の時には、下位
アドレスのカウンタであるカウンタ４を連続カウントす
る様に制御されることになる。

【００２４】次に、動作について説明する。先ず、メモ
リ１にデータを書込む場合について説明する。ファクシ
ミリの場合の画像入力方式は、画像データは列方向に連
続して入力され、１画素ライン分格納したら行方向に１
画素ライン移すというラスタスキャン形式をとってい
る。

【００２５】主制御部３は、アドレス生成部２のカウン
タ４とカウンタ５とに開始アドレスとして「０００」を
書込み、スイッチ８，９にアップダウン切替え信号を、
選択器１０，１１に回転信号（回転せず）を夫々送出す
る。

【００２６】アップダウン切替え信号は、カウンタ４と
カウンタ５に対してアップクロック入力にクロック入力
するか、ダウンクロック入力にクロック入力するかの制
御を行う様になっており、この場合はカウンタ４，５共
にアップカウンタの選択を行っている。

【００２７】主制御部３は、画像データ書込み時、メモ
リ１に対して書込みタイミング信号と１画素分のデータ
（１ワード）を出す。カウンタ４とカウンタ５の出力
は、この段階では「０」であるのでメモリ１の行アドレ
スと列アドレスのいずれも「０」になっている。これに
より、アドレスの０番地に１画素分データ（１ワードデ
ータ）が書込まれる。

【００２８】一方、書込みタイミング信号は、アドレス
生成部２のカウンタ４にも入力されており、カウント用
のクロックとして使用される。これは、先の設定により
カウンタ４のアップクロック入力に接続される様制御さ
れているため、カウンタ４は、保持しているカウント値
に＋１したカウント値を送出し、列アドレスがカウント
アップされる。この様にして、次々に画像データがメモ
リ１の列方向に格納されていく。

【００２９】この様子を示したものが図２である。図２
では、列アドレス，行アドレスは、ＦＦＦｈ番地まであ
る。モデルケースとしてＡ４判ファイン画質の画像デー
タを使用したとすると列方向は、１７２８画素となり、
列アドレスに換算すると６Ｃ０Ｈになる。また、丸で囲
んだ数字は入力される画素の順番を示している。

【００３０】画像書込み時は、列方向にアドレスがアッ
プする方向に画像データが格納されていく。１７２８画
素格納したところで比較器６は、１画素ラインの一致を
検出したら一致信号を出す。これは、カウンタ５へはカ
ウンタ用のクロック信号として、カウンタ４へは開始ア
ドレスの再設定信号として使用される。これにより次に
格納すべき１７２９番目の画素は、１０００ｈ番地に格
納される。これ等を繰返すことにより原稿の１ページ分
がメモリ１に格納されることになる。

【００３１】次に読取りにおいて、先に格納した画像デ
ータを９０度反時計方向に回転したデータを得ようとす
る場合、主制御部３は、回転信号（９０度回転）を出し
アクセスタイミング信号がカウンタ５に入力される様に
選択器１０，１１を制御する。また、カウンタ５をダウ
ンカウンタとするようにスイッチ９を制御し、カウンタ
の初期値としてＡ４判の長手方向の画素数である「９４
８ｈ」を設定する。カウンタ４はアップカウンタのまま
とする。

【００３２】この状態で読出しを行うと、図２において
メモリ１の９４８０００ｈ番地から順番に列アドレスの
小さい方向に連続で読出しが行われる。行アドレスが０
００番地になると比較器７が一致信号を出し、カウンタ
５には再度９４８ｈが設定され、かつ、カウンタ４はカ
ウントアップされる。この様にして、簡易的に９０度回
転が実現できる。

【００３３】この構成においては、スイッチ８，９、選
択器１０，１１の選択を制御することにより９０度回転
だけでなく画像の裏表反転や１８０度回転も可能とな
る。

【００３４】図１において、アドレス生成部２から出力
される上位と下位のアドレスの幅を入力される画像デー
タのサイズに合せて変えることにより、メモリ１内の行
と列の最大値（先の実施例ではいずれもＦＦＦｈ番地で
あった）を変えることができメモリを有効に使用するこ
ともできる。

【００３５】

【発明の効果】叙上の如く、本発明によれば、縦と横と
の画素数が異なる画像データであっても、連続して読出
すことができ、また、９０度，１８０度，２７０度の各
回転も容易に制御できるという効果がある。

【図面の簡単な説明】

【図１】本発明の実施例の回路ブロック図である。

【図２】本発明の実施例の動作を説明するための図であ
る。

【符号の説明】

１ メモリ ２ アドレス生成部 ３ 主制御部 ４，５ カウンタ ６，７ 比較器 ８，９ スイッチ １０，１１ 選択器

Claims (3)

【特許請求の範囲】
1. 【請求項１】 画像データを格納するメモリに対する読
   出しアドレスの生成を制御して読出し画像データの回転
   制御を行うようにした画像回転制御回路であって、初期
   値がロードされてアップ及びダウンカウント自在な列及
   び行アドレスカウンタ手段と、前記列及び行アドレスカ
   ウンタ手段の各カウント値と予め設定された最終アドレ
   ス値とを夫々比較して一致した時に一致信号を生成する
   列及び行アドレス比較手段と、回転指示信号に応じてカ
   ウントタイミング信号及び前記行アドレス比較手段の一
   致信号を択一的に導出する第１の選択手段と、回転指示
   信号に応じて前記カウントタイミング信号及び前記列ア
   ドレス比較手段の一致信号を択一的に導出する第２の選
   択手段と、前記第１の選択手段の出力をアップダウン指
   示信号に応じて前記列アドレスカウンタ手段のアップ及
   びダウン指示端子へ択一的に供給する第１の切替え手段
   と、前記第２の選択手段の出力をアップダウン指示信号
   に応じて前記行アドレスカウンタ手段のアップ及びダウ
   ン指示端子へ択一的に供給する第２の切替え手段とを含
   み、前記列及び行アドレスカウンタ手段のカウント値を
   前記メモリのアクセスアドレスとすることを特徴とする
   画像回転制御回路。
2. 【請求項２】 前記列及び行アドレスカウンタ手段のカ
   ウント値を、夫々前記アクセスアドレスの下位及び上位
   アドレスとすることを特徴とする請求項１記載の画像回
   転制御回路。
3. 【請求項３】 前記第１の選択手段が前記カウントタイ
   ミング信号を導出しているとき、前記第２の選択手段が
   前記列アドレス比較手段の一致信号を導出するよう制御
   し、また前記第１の選択手段が前記行アドレス比較手段
   の一致信号を導出しているとき、前記第２の選択手段が
   前記カウントタイミング信号を導出するよう制御するこ
   とを特徴とする請求項１または２記載の画像回転制御回
   路。