JPH09322560A - Drive circuit of capacitive load - Google Patents
Drive circuit of capacitive loadInfo
- Publication number
- JPH09322560A JPH09322560A JP8138917A JP13891796A JPH09322560A JP H09322560 A JPH09322560 A JP H09322560A JP 8138917 A JP8138917 A JP 8138917A JP 13891796 A JP13891796 A JP 13891796A JP H09322560 A JPH09322560 A JP H09322560A
- Authority
- JP
- Japan
- Prior art keywords
- capacitive load
- circuit
- electrode
- switching means
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of El Displays (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
【0001】[0001]
【発明の技術分野】本発明は容量性負荷の駆動回路に関
するものである。TECHNICAL FIELD The present invention relates to a drive circuit for a capacitive load.
【0002】[0002]
【従来の技術】現在、EL素子等の容量性負荷の駆動回
路としては例えば図9に示すようなものがある。これは
EL素子91、ダイオード92およびインダクタ93を
直列に接続してなる直列回路を例えば接地端子VSSと
電池陽極VDDとの間に接続し、ダイオード92とイン
ダクタ93との接続点と接地端子VSSとの間にトラン
ジスタ94を接続し、ダイオード92とEL素子91と
の接続点と接地端子との間にツェナーダイオード95と
トランジスタ96とを直列に接続してなる直列回路を接
続してある。その動作は次のようなものである。まず、
トランジスタ96をオフとしておき、制御回路97は図
10に示すタイミングt0に端子A9を“H”とし、パ
ルス発生回路98からは駆動パルスを生じせしめる。こ
の駆動パルスによりトランジスタ94がオン、オフして
インダクタ93に逆起電力が発生する。この逆起電力は
駆動電圧としてダイオード92を介してEL素子91に
印加される。ここで、接地端子VSSの電位を基準とし
てEL素子91のダイオード側の電極の電位を示すと図
10B9のようになり、EL素子91は徐々に充電され
て行く。所定のタイミングt1になると、すなわち、E
L素子の電極間の電圧が所定の値となると制御回路97
は端子A9を“L”、端子C9を“H”としてトランジ
スタ94、96をそれぞれオフ、オンとする。これによ
り、ツェナーダイオード95およびトランジスタ96を
介してEL素子91の電荷が放電される。図10のタイ
ミングt0〜t2に示す一連の充電、放電動作を繰り返
し行うことによりEL素子91を駆動するものである。2. Description of the Related Art At present, as a drive circuit for a capacitive load such as an EL element, there is one shown in FIG. For example, a series circuit in which an EL element 91, a diode 92 and an inductor 93 are connected in series is connected between the ground terminal VSS and the battery anode VDD, and the connection point between the diode 92 and the inductor 93 and the ground terminal VSS are connected. A transistor 94 is connected in between, and a series circuit formed by connecting a Zener diode 95 and a transistor 96 in series is connected between the connection point between the diode 92 and the EL element 91 and the ground terminal. The operation is as follows. First,
The transistor 96 is turned off, the control circuit 97 sets the terminal A9 to "H" at the timing t0 shown in FIG. 10, and the pulse generation circuit 98 causes the drive pulse to be generated. The drive pulse turns on and off the transistor 94, and counter electromotive force is generated in the inductor 93. This counter electromotive force is applied as a drive voltage to the EL element 91 via the diode 92. Here, the potential of the electrode on the diode side of the EL element 91 is shown with reference to the potential of the ground terminal VSS as shown in FIG. 10B9, and the EL element 91 is gradually charged. At a predetermined timing t1, that is, E
When the voltage between the electrodes of the L element reaches a predetermined value, the control circuit 97
Turns the transistors 94 and 96 off and on, respectively, by setting the terminal A9 to "L" and the terminal C9 to "H". As a result, the electric charge of the EL element 91 is discharged through the Zener diode 95 and the transistor 96. The EL element 91 is driven by repeatedly performing a series of charging and discharging operations shown at timings t0 to t2 in FIG.
【0003】[0003]
【発明が解決しようとする課題】しかしながら、上述の
ものではEL素子91の充電電荷を放電の際に総て棄て
られていたので電力効率が悪かった。However, in the above-mentioned one, the electric charge efficiency of the EL element 91 was poor because all the electric charges charged in the EL element 91 were discarded at the time of discharging.
【0004】[0004]
【課題を解決するための手段】そこで、EL素子等の容
量性負荷の充電、放電側の電極にスイッチング手段を介
して接続される容量素子を設け、容量性負荷を放電させ
る際に充電電荷の一部を容量素子に移した後、残りの充
電電荷を放電し、容量素子に移された電荷をEL素子に
返した後に充電を開始させることにより、容量性負荷の
充電電荷の一部を再利用する。この再利用分、電力効率
を向上させるのである。Therefore, a capacitive element such as an EL element for charging and discharging a capacitive load is provided with a capacitive element connected through a switching means to an electrode on the discharge side, so that when the capacitive load is discharged, a charged charge is discharged. After transferring a part of the charge to the capacitive element, discharging the remaining charge, returning the charge transferred to the capacitive element to the EL element, and then starting charging, recharging some of the charged charge of the capacitive load. To use. This reuse improves power efficiency.
【0005】[0005]
【発明の実施の形態】対向する電極を有する容量性負荷
の一方の電極を駆動電圧発生回路の出力端子に、他方の
電極を第1の電源端子側に接続し、上記一方の電極と第
1の電源端子間に放電用の第1のスイッチング手段を設
け、駆動電圧による各電極間の充電と上記第1のスイッ
チング手段による放電を繰り返すことによって上記容量
性負荷を駆動する容量性負荷の駆動回路において、上記
一方の電極と第1の電源端子との間に第2のスイッチン
グ手段と容量素子とからな直列回路を接続し、第1の期
間に上記駆動電圧発生回路から駆動電圧を発生して上記
容量性負荷を電極間電圧が所定の電圧値となるまで充電
し、次に第2の期間に第2のスイッチング手段をオンと
して上記容量性負荷の充電電荷により上記容量素子を充
電し、次に第3の期間に第2のスイッチング手段をオフ
とするとともに第1のスイッチング手段をオンとして上
記容量性負荷の充電電荷を放電し、次に第4の期間第1
のスイッチング手段をオフとするとともに第2のスイッ
チング手段をオンとして上記容量素子の充電電荷により
上記容量性負荷を充電した後第2のスイッチング手段を
オフとする一連の動作を繰り返し実行する制御回路を設
ける。BEST MODE FOR CARRYING OUT THE INVENTION One electrode of a capacitive load having opposing electrodes is connected to an output terminal of a drive voltage generating circuit and the other electrode is connected to a first power supply terminal side, and the one electrode and the first electrode are connected to each other. A driving circuit for a capacitive load for driving the capacitive load by providing a first switching means for discharging between the power supply terminals, and repeating charging between electrodes by a driving voltage and discharging by the first switching means. In, a series circuit including a second switching means and a capacitive element is connected between the one electrode and the first power supply terminal, and a drive voltage is generated from the drive voltage generation circuit in the first period. The capacitive load is charged until the inter-electrode voltage reaches a predetermined voltage value, and then the second switching means is turned on in the second period to charge the capacitive element with the charge of the capacitive load, To the third Second to discharge the charged electric charge of the capacitive load of the first switching means as on while turning off the switching means between, then the fourth period of 1
And a control circuit for repeatedly executing a series of operations for turning off the second switching means and turning on the second switching means to charge the capacitive load with the charge of the capacitive element and then turning off the second switching means. Set up.
【0006】上記容量性負荷はEL素子であることが好
ましい。The capacitive load is preferably an EL element.
【0007】また、上記駆動電圧発生回路の出力端子と
上記第1の電源端子との間で上記容量性負荷の各電極を
互いに切り替えて接続可能な切替手段を設け、上記容量
性負荷の1回の充放電動作が終了する度に上記各電極を
交互に切り替えて接続し、交流電圧を印可する。Further, a switching means is provided between the output terminal of the drive voltage generating circuit and the first power supply terminal for switching and connecting each electrode of the capacitive load to each other, and the switching means for connecting the capacitive load once is provided. Each time the charging / discharging operation is completed, the above electrodes are alternately switched and connected, and an AC voltage is applied.
【0008】[0008]
【実施例】本発明の第1の実施例の容量性負荷の駆動回
路について説明する。本例では容量性負荷としてEL素
子を用いるものである。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A capacitive load drive circuit according to a first embodiment of the present invention will be described. In this example, an EL element is used as the capacitive load.
【0009】まず、図1を参照しながら本例の構成につ
いて説明する。同図において1は容量性負荷としてのE
L素子であり、2は駆動電圧発生回路である。EL素子
1は一方の電極を駆動電圧発生回路2の出力に接続して
あり、他方の電極を電源端子VSSに接続してある。こ
こで、駆動電圧発生回路2は、一方の端子を電源端子V
DDに接続し、他方の端子をダイオード20に接続した
インダクタ21と、これらダイオード20とインダクタ
21との接続点と電源端子VSSとの間に設けられたN
PN構造のトランジスタ22と、このトランジスタ22
を駆動するパルス発生回路23とからなる。そして、パ
ルス発生回路23は後述する制御回路の制御出力に応じ
て駆動パルスを発生し、これによりトランジスタ22を
オン、オフしてインダクタ21に逆起電力を発生させ、
ダイオード20から半波状の駆動電圧を出力するもので
ある。First, the configuration of this example will be described with reference to FIG. In the figure, 1 is E as a capacitive load.
Reference numeral 2 is an L element, and 2 is a drive voltage generating circuit. The EL element 1 has one electrode connected to the output of the drive voltage generation circuit 2 and the other electrode connected to the power supply terminal VSS. Here, the drive voltage generating circuit 2 has one terminal connected to the power supply terminal V
The inductor 21 connected to the DD and the other terminal thereof connected to the diode 20, and the N provided between the connection point between the diode 20 and the inductor 21 and the power supply terminal VSS.
PN structure transistor 22 and this transistor 22
And a pulse generation circuit 23 for driving. Then, the pulse generation circuit 23 generates a drive pulse according to a control output of a control circuit described later, thereby turning on / off the transistor 22 to generate a counter electromotive force in the inductor 21,
A half-wave drive voltage is output from the diode 20.
【0010】3は第1のスイッチング手段としてのNP
N構造のトランジスタであり、そのコレクタは、ツェナ
ーダイオードZDを介してEL素子1の上記一方の電極
に接続され、そのエミッタは電源端子VSSに接続され
ている。3 is an NP as a first switching means
It is an N-structured transistor, the collector of which is connected to the one electrode of the EL element 1 through the Zener diode ZD, and the emitter of which is connected to the power supply terminal VSS.
【0011】4は第2のスイッチング手段としてのスイ
ッチング回路であり、5は容量素子としてのコンデンサ
であり、これらは直列回路6をなす。ここで、スイッチ
ング回路4は上記EL素子1の一方の電極とコンデンサ
5の一方の端子との間に設けられこの間の導通を制御す
る。また、コンデンサ5の他方の端子は電源端子VSS
に接続されている。Reference numeral 4 is a switching circuit as a second switching means, 5 is a capacitor as a capacitive element, and these form a series circuit 6. Here, the switching circuit 4 is provided between one electrode of the EL element 1 and one terminal of the capacitor 5 and controls conduction between them. The other terminal of the capacitor 5 is the power supply terminal VSS
It is connected to the.
【0012】7は制御回路であり、本例の容量性負荷の
駆動回路の制御を司る。Reference numeral 7 denotes a control circuit, which controls the drive circuit of the capacitive load of this example.
【0013】次に本例の動作を説明するが、まず、本例
の動作原理を図2の説明図を参照しながら説明してお
く。図2A、B、CおよびDにおいてスイッチsw1、
sw2、EL素子eおよびコンデンサcはそれぞれ、図
1のトランジスタ3、スイッチング回路4、EL素子1
およびコンデンサ5に相当する。また、図2の矢印は電
荷の移動方向を示している。まず、図示しない電源によ
りEL素子eを所定の電圧値まで充電した後、スイッチ
sw2をオンとする(図2A)。ここで、スイッチsw
2をオンとしたときの所定の電圧値をv1(100
v)、EL素子eの容量をel(25nF)、コンデン
サcの容量をcr(25nF)とすると、このときEL
素子1に充電されいた電荷q1は、q1=el×v1=
2.5μCである。EL素子eからコンデンサcへの電
荷の移動が終了したときコンデンサcに充電された電荷
q2は、q2=q1×cr/(el+cr)=1.25
μCとなる。また、ここでのEL素子eの電極間の電圧
v2は、v2=q2/el=50Vとなる。次に、スイ
ッチsw2をオフとするとともに、スイッチsw1をオ
ンとし(図2B)、EL素子eの残りの電荷は放電され
ていき、EL素子eの電極間の電圧がv2=50Vから
0Vとなる。EL素子eの電極間の電圧が0Vとなると
スイッチsw1をオフとしてスイッチsw2をオンとす
ると、コンデンサcに充電された電荷q2によりEL素
子eは充電される(図2C)。コンデンサcからの充電
が終了した時、EL素子eに充電された電荷q3は、q
3=q2×el/(el+cr)=0.625μCであ
り、このときのEL素子eの電極間の電圧値v3は、v
3=q3/el=25vに達する。このときにスイッチ
sw2をオフとし、図示しない電源によりEL素子eの
充電を開始させる(図2D)。このときのEL素子eの
電極間の電圧値v3をオフセット電圧とし、この電圧値
からEL素子eの充電が開始されることとなる。図2
A、B、CおよびDに示す以上の動作を繰り返し行うこ
とによりEL素子eは発光する。この一連の動作におい
て、EL素子eの放電の際には、その電荷の一部をコン
デンサcにより回収し、次にEL素子eを充電する際に
再利用するのである。また、コンデンサcからEL素子
eへ電荷の供給が行われても、コンデンサcの電荷は、
総て利用されるわけではなく一部残っており、再利用動
作を繰り返し行うことにより蓄積されていく。このた
め、オフセット電圧は再利用回数に応じて上昇する。ま
た、このオフセット電圧の上昇と再利用回数の関係は図
3に示すとおりである。同図では、EL素子の容量を2
5nF、EL素子eの電極間のピーク電圧値を100V
として、コンデンサの容量、25nF、50nF、0.
1μFおよび0.5μFについてオフセット電圧の上昇
と再利用回数の関係を示してある。EL素子eとコンデ
ンサcの容量比にも左右されるが、オフセット電圧はE
L素子eの電極間のピーク電圧値の50%まで得られ
る。Next, the operation of this example will be described. First, the operation principle of this example will be described with reference to the explanatory view of FIG. 2A, B, C and D, the switch sw1,
The sw2, the EL element e, and the capacitor c are respectively the transistor 3, the switching circuit 4, and the EL element 1 in FIG.
And the capacitor 5. In addition, the arrow in FIG. 2 indicates the moving direction of the charges. First, the EL element e is charged to a predetermined voltage value by a power source (not shown), and then the switch sw2 is turned on (FIG. 2A). Where switch sw
The predetermined voltage value when 2 is turned on is v1 (100
v), if the capacity of the EL element e is el (25nF) and the capacity of the capacitor c is cr (25nF), then EL
The electric charge q1 charged in the element 1 is q1 = el × v1 =
It is 2.5 μC. When the transfer of the charge from the EL element e to the capacitor c is completed, the charge q2 charged in the capacitor c is q2 = q1 × cr / (el + cr) = 1.25.
It becomes μC. The voltage v2 between the electrodes of the EL element e here is v2 = q2 / el = 50V. Next, the switch sw2 is turned off and the switch sw1 is turned on (FIG. 2B), the remaining charges of the EL element e are discharged, and the voltage between the electrodes of the EL element e changes from v2 = 50V to 0V. . When the voltage between the electrodes of the EL element e becomes 0 V and the switch sw1 is turned off and the switch sw2 is turned on, the EL element e is charged by the electric charge q2 charged in the capacitor c (FIG. 2C). When the charge from the capacitor c is completed, the charge q3 charged in the EL element e is q
3 = q2 × el / (el + cr) = 0.625 μC, and the voltage value v3 between the electrodes of the EL element e at this time is v
3 = q3 / el = 25v is reached. At this time, the switch sw2 is turned off, and charging of the EL element e is started by a power source (not shown) (FIG. 2D). At this time, the voltage value v3 between the electrodes of the EL element e is used as an offset voltage, and the EL element e is charged from this voltage value. FIG.
The EL element e emits light by repeating the above-described operations shown in A, B, C and D. In this series of operations, when the EL element e is discharged, a part of the electric charge is recovered by the capacitor c and is reused when the EL element e is charged next. Further, even when the electric charge is supplied from the capacitor c to the EL element e, the electric charge of the capacitor c is
Not all of them are used, but some remain, and they are accumulated by repeating the reuse operation. Therefore, the offset voltage rises according to the number of reuses. The relationship between the increase in the offset voltage and the number of reuses is as shown in FIG. In the figure, the capacitance of the EL element is 2
5nF, peak voltage value between electrodes of EL element e is 100V
, The capacitance of the capacitor is 25 nF, 50 nF, 0.
The relationship between the increase in offset voltage and the number of reuses is shown for 1 μF and 0.5 μF. Although it depends on the capacitance ratio between the EL element e and the capacitor c, the offset voltage is E
It is possible to obtain up to 50% of the peak voltage value between the electrodes of the L element e.
【0014】次に図1に示した本例の容量性負荷の駆動
回路の具体的な動作について図4の波形図を参照しなが
ら説明する。Next, a specific operation of the drive circuit for the capacitive load of this embodiment shown in FIG. 1 will be described with reference to the waveform chart of FIG.
【0015】まず、初期状態では、駆動電圧発生回路2
は駆動電圧の発生を停止しており、トランジスタ3およ
びスイッチング回路4をオフとしてあり、オフセット電
圧は無いこととする。ここで、制御回路7は、図4の波
形図に示すタイミングt0に端子Aの信号を“H”とす
ると、駆動電圧発生回路2がその動作を開始する。すな
わち、パルス発生回路23がパルスの発生を開始し、こ
のパルスによりトランジスタ22がオン、オフされるこ
とによりインダクタ21に逆起電圧が発生し、この逆起
電圧がダイオード20を介して駆動電圧として出力され
る。EL素子1は駆動電圧発生回路2からの駆動電圧を
受けて充電され、EL素子1の一方の電極の電位は電源
端子VSSを基準として図4Bに示すように徐々に増加
する。First, in the initial state, the drive voltage generating circuit 2
Has stopped the generation of the drive voltage, the transistor 3 and the switching circuit 4 are off, and there is no offset voltage. Here, when the control circuit 7 sets the signal at the terminal A to "H" at the timing t0 shown in the waveform diagram of FIG. 4, the drive voltage generation circuit 2 starts its operation. That is, the pulse generation circuit 23 starts generating a pulse, and the pulse turns on and off the transistor 22 to generate a counter electromotive voltage in the inductor 21. This counter electromotive voltage is supplied as a drive voltage via the diode 20. Is output. The EL element 1 is charged by receiving the drive voltage from the drive voltage generation circuit 2, and the potential of one electrode of the EL element 1 gradually increases with reference to the power supply terminal VSS as shown in FIG. 4B.
【0016】次にEL素子1の電極間の電圧が所定の
値、例えば100Vに達したと見なす所定のタイミング
t1に制御回路7は端子Aの信号を“L”とする。端子
Aの信号が“L”となることにより駆動電圧発生回路2
は動作を停止する。これとともに、制御回路7は端子C
を“H”とする。これを受けたスイッチング回路4はオ
ンとなり、EL素子1の一方の電極をコンデンサ5に接
続する。これにより、EL素子1に充電された電荷の一
部はコンデンサ5へ移動していく。すなわち、EL素子
1の充電電荷は見かけ上放電されながらも、コンデンサ
5により回収されるのである。次にEL素子1からコン
デンサ5への電荷移動が終了したと見なす所定のタイミ
ングt2において、制御回路7は端子Cを“L”とす
る。これにより、スイッチング回路4はオフとなり、E
L素子1の一方の電極とコンデンサ5との接続は遮断さ
れる。ここで、制御回路7はスイッチング回路4をオフ
とするとともに、端子Dを“H”としてトランジスタ3
をオンとする。これにより、EL素子1の残りの電荷
は、ツェナーダイオードZD、トランジスタ3を介して
電源端子VSSに放電される。Next, the control circuit 7 sets the signal at the terminal A to "L" at a predetermined timing t1 when it is considered that the voltage between the electrodes of the EL element 1 has reached a predetermined value, for example, 100V. When the signal at the terminal A becomes "L", the drive voltage generating circuit 2
Stops operation. At the same time, the control circuit 7 has the terminal C
Is set to “H”. Upon receiving this, the switching circuit 4 is turned on, and one electrode of the EL element 1 is connected to the capacitor 5. As a result, some of the charges charged in the EL element 1 move to the capacitor 5. That is, the charge charged in the EL element 1 is recovered by the capacitor 5 while being apparently discharged. Next, the control circuit 7 sets the terminal C to "L" at a predetermined timing t2 when it is considered that the charge transfer from the EL element 1 to the capacitor 5 is completed. As a result, the switching circuit 4 is turned off and E
The connection between one electrode of the L element 1 and the capacitor 5 is cut off. Here, the control circuit 7 turns off the switching circuit 4 and sets the terminal D to "H" to make the transistor 3
Is turned on. As a result, the remaining charges of the EL element 1 are discharged to the power supply terminal VSS via the Zener diode ZD and the transistor 3.
【0017】次にタイミングt3において端子Dを
“L”としてトランジスタ3をオフとするとともに、端
子Cを“H”としてスイッチング回路4をオンとする。
これにより、コンデンサ5の充電電荷によりEL素子1
が充電される。Next, at timing t3, the terminal D is set to "L" to turn off the transistor 3 and the terminal C is set to "H" to turn on the switching circuit 4.
As a result, the EL element 1 is charged by the charge of the capacitor 5.
Is charged.
【0018】次にタイミングt4において、コンデンサ
5からEL素子1への電荷の移動が終了し、EL素子1
の電極間の電圧値がオフセット電圧に達すると、制御回
路7は端子Cを“L”とするとともに、端子Aを“H”
として駆動電圧発生回路の動作を開始させる。ここでE
L素子1はオフセット電圧から充電を開始される。Next, at timing t4, the transfer of the electric charge from the capacitor 5 to the EL element 1 is completed, and the EL element 1
When the voltage value between the electrodes of the control circuit 7 reaches the offset voltage, the control circuit 7 sets the terminal C to "L" and the terminal A to "H".
As a result, the operation of the drive voltage generating circuit is started. Where E
The L element 1 is charged from the offset voltage.
【0019】以後、上記タイミングt0〜t4までの動
作を繰り返すことによりEL素子1は駆動される。After that, the EL element 1 is driven by repeating the operation from the timing t0 to t4.
【0020】ここで、上記各タイミングにおけるEL素
子1、コンデンサ5における電荷の移動について述べ
る。Now, the movement of charges in the EL element 1 and the capacitor 5 at each timing will be described.
【0021】タイミングt0〜t1までの間、EL素子
1の電極間の電圧VELは、 VEL=√(2×(N×El+EEL)/EL) でほぼあたえられる。ここで、Nはトランジスタ22の
オン回数である。From timing t0 to t1, the voltage VEL between the electrodes of the EL element 1 is approximately given by VEL = √ (2 × (N × El + EEL) / EL). Here, N is the number of times the transistor 22 is turned on.
【0022】また、Elはインダクタ21の励磁による
エネルギであり、 El=(L×i2 )/2 で与えられる。ここで、Lはインダクタ21のインダク
タンスンスであり、iはインダクタ21に流れる電流値
である。この電流値iは、 i=ton×Vdd/L で与えられる(tonはトランジスタ22の1回のオン
時間であり、Vddは電源端子VDD、VSS間の電圧
である。)。また、ELはEL素子1の容量であり、E
ELはオフセット電圧分のエネルギである。このオフセ
ット電圧分のエネルギの初期値は0である。ここでは、
上述したようにトランジスタ22の間欠駆動により、イ
ンダクタ21に誘起電圧を発生させ、EL素子1の電極
間の電圧を徐々に昇圧する動作が行われる。Further, El is the energy due to the excitation of the inductor 21, and is given by El = (L × i 2 ) / 2. Here, L is the inductance of the inductor 21, and i is the value of the current flowing through the inductor 21. The current value i is given by i = ton × Vdd / L (ton is the ON time of the transistor 22 once, and Vdd is the voltage between the power supply terminals VDD and VSS). EL is the capacitance of the EL element 1, and E
EL is energy corresponding to the offset voltage. The initial value of the energy for this offset voltage is zero. here,
As described above, the intermittent driving of the transistor 22 causes an induced voltage in the inductor 21 to gradually increase the voltage between the electrodes of the EL element 1.
【0023】タイミングt0〜t1の間にEL素子1に
蓄積されていた電荷QELは、 QEL=VEL×EL となり、この一部はタイミングt1〜t2の間にコンデ
ンサ5に回収される。この回収後のコンデンサ5の電荷
QCRは、 QCR=(QEL+QCR’)×CR/(EL+CR) であたえられる。ここで、CRはコンデンサ5の容量で
あ、QCR’は回収前にコンデンサ5に蓄えられていた
電荷である。この電荷QCR’の初期値は0である。The charge QEL accumulated in the EL element 1 between the timings t0 and t1 becomes QEL = VEL × EL, and a part thereof is collected in the capacitor 5 between the timings t1 and t2. The charge QCR of the capacitor 5 after this recovery is given by: QCR = (QEL + QCR ') * CR / (EL + CR). Here, CR is the capacity of the capacitor 5, and QCR 'is the charge stored in the capacitor 5 before the collection. The initial value of this charge QCR 'is 0.
【0024】次にタイミングt2〜t3においては、E
L素子1の残りの電荷が放電され、電圧VELは、0V
となる。Next, at timings t2 to t3, E
The remaining electric charge of the L element 1 is discharged, and the voltage VEL becomes 0V.
Becomes
【0025】次のタイミングt3〜t4においてコンデ
ンサ5の電荷の一部を再利用してEL素子1を充電す
る。この間、EL素子1に蓄えられた電荷QELは、 QEL=QCR×EL/(EL+CR) となる。タイミングt4においてEL素子1にかかる電
圧VELは、 VEL=QEL/(EL) であたえられる。このときのVELが次の昇圧時のオフ
セット電圧となる。ここで、EL素子1に蓄えられたエ
ネルギEELは、 EEL=EL×VEL2/2 であたえられる。これ以降タイミングt0〜t4の動作
が繰り返される。At the next timings t3 to t4, a part of the electric charge of the capacitor 5 is reused to charge the EL element 1. During this time, the charge QEL stored in the EL element 1 becomes QEL = QCR × EL / (EL + CR). The voltage VEL applied to the EL element 1 at the timing t4 is given by VEL = QEL / (EL). VEL at this time becomes the offset voltage at the time of the next boosting. Here, the energy EEL stored in the EL element 1 is given by EEL = EL × VEL 2/2 . After that, the operations at timings t0 to t4 are repeated.
【0026】さて、電荷再利用の効果を示すため、コン
デンサ5を使用しないで従来の容量性負荷の駆動回路と
して動作させた場合と、上記のように本例の容量性負荷
の駆動回路を動作させた場合とにつき、次の共通の条件
のものとで上記近似式を用いてシュミレーションして得
られたEL素子1の電極間の電圧波形を、それぞれ図5
A、Bに示す。ここで、共通の条件としてVdd=1.
5V、N=13回、L=2.2mH、ton=120μ
S、EL=25nFおよびCR=0.5μFをあたえ
る。同図に示すように、コンデンサ5を用いない場合と
比べ、用いた場合でのEL素子1の電極間の電圧のVp
−p(ピークTOピーク)は向上する。同図に示したも
のにおいてコンデンサを用いない場合、用いた場合のV
p−pはそれぞれ84.32V、98.87Vとなる。
すなわち、コンデンサ5を用いた場合、同じ消費電流で
Vp−pを17%程度向上させることができる。このよ
うに、本例のものでは従来と比べてVp−pが向上し、
また、従来のものと同じVp−pを得るのであれば消費
電流を低減できる。すなわち、本例のものは従来のもの
に比べて高い電力効率を達成できる。Now, in order to show the effect of charge recycle, the case where the capacitor 5 is used as a conventional capacitive load drive circuit and the case where the capacitive load drive circuit of this example is operated as described above are used. The voltage waveforms between the electrodes of the EL element 1 obtained by simulation using the above approximate expression under the following common conditions are shown in FIG.
Shown in A and B. Here, as a common condition, Vdd = 1.
5V, N = 13 times, L = 2.2mH, ton = 120μ
Give S, EL = 25 nF and CR = 0.5 μF. As shown in the figure, Vp of the voltage between the electrodes of the EL element 1 when the capacitor 5 is used is compared to when the capacitor 5 is not used.
-P (peak TO peak) improves. In the case shown in the same figure, V when the capacitor is not used and when it is used
p-p is 84.32V and 98.87V, respectively.
That is, when the capacitor 5 is used, Vp-p can be improved by about 17% with the same current consumption. In this way, in this example, Vp-p is improved as compared with the conventional one,
Further, if the same Vp-p as the conventional one is obtained, the current consumption can be reduced. That is, this example can achieve higher power efficiency than the conventional one.
【0027】本発明は上記実施例の構成に限るものでは
なく、次のような容量性負荷の駆動回路も構成でき、以
下、第2の実施例について説明する。The present invention is not limited to the configuration of the above-described embodiment, but the following drive circuit for a capacitive load can be configured, and the second embodiment will be described below.
【0028】まず、図6を参照しながら第2の実施例の
構成について説明する。同図において図1に示した符号
と同じ符号は図1のものと同じ構成要素を示してある。
同図において8〜11はスイッチング回路であり、これ
らスイッチング回路8〜11は切替手段をなし、駆動電
圧発生回路2と電源端子VSSとの間でEL素子1の各
電極を互いに切り替えて接続可能とするものである。First, the configuration of the second embodiment will be described with reference to FIG. In the figure, the same reference numerals as those shown in FIG. 1 denote the same components as those in FIG.
In the figure, 8 to 11 are switching circuits, and these switching circuits 8 to 11 form a switching means, and the electrodes of the EL element 1 can be switched and connected to each other between the drive voltage generation circuit 2 and the power supply terminal VSS. To do.
【0029】12は制御回路であり、他の実施例の容量
性負荷の駆動回路の制御を司る。A control circuit 12 controls the drive circuit of the capacitive load according to another embodiment.
【0030】次にこの実施例の動作について図7の波形
図を参照しながら説明する。Next, the operation of this embodiment will be described with reference to the waveform chart of FIG.
【0031】まず、初期状態では、駆動電圧発生回路2
は駆動電圧の発生を停止しており、トランジスタ3はオ
フとしてあり、スイッチング回路4もオフとしてあり、
オフセット電圧は無いこととする。また、スイッチング
回路8、9をオン、スイッチング回路10、11をオフ
としてあり、これにより、EL素子1の電極Bは駆動電
圧発生回路2の出力に接続され、電極Iは電源端子VS
Sに接続される。First, in the initial state, the drive voltage generating circuit 2
Has stopped generating drive voltage, transistor 3 is off, switching circuit 4 is off,
There is no offset voltage. Further, the switching circuits 8 and 9 are turned on and the switching circuits 10 and 11 are turned off, whereby the electrode B of the EL element 1 is connected to the output of the drive voltage generation circuit 2 and the electrode I is connected to the power supply terminal VS.
Connected to S.
【0032】ここで、制御回路12は図7の波形図に示
すタイミングt0に端子Aの信号を“H”とすると、駆
動電圧発生回路2がその動作を開始する。EL素子1は
駆動電圧発生回路2からの駆動電圧を受けて充電され、
EL素子1の電極Bの電位は電源端子VSSを基準とし
て図7Bに示すように徐々に増加する。Here, when the control circuit 12 sets the signal at the terminal A to "H" at the timing t0 shown in the waveform diagram of FIG. 7, the drive voltage generating circuit 2 starts its operation. The EL element 1 is charged by receiving the drive voltage from the drive voltage generation circuit 2,
The potential of the electrode B of the EL element 1 gradually increases with reference to the power supply terminal VSS as shown in FIG. 7B.
【0033】次にEL素子1の電極間の電圧が所定の
値、例えば100Vに達したと見なす所定のタイミング
t1に制御回路12は端子Aの信号を“L”とする。端
子Aの信号が“L”となることにより駆動電圧発生回路
2は動作を停止する。これとともに、制御回路12は端
子Cを“H”とする。これを受けたスイッチング回路4
はオンとなり、EL素子1の電極Bをコンデンサ5に接
続する。これにより、EL素子1に充電された電荷の一
部はコンデンサ5へ移動していく。次にEL素子1から
コンデンサ5への電荷移動が終了したと見なす所定のタ
イミングt2において、制御回路12は端子Cを“L”
とする。これにより、スイッチング回路4はオフとな
り、EL素子1の電極Bとコンデンサ5との接続は遮断
される。ここで、制御回路12はスイッチング回路4を
オフとするとともに、端子Dを“H”としてトランジス
タ3をオンとする。これにより、EL素子1の残りの電
荷は、ツェナーダイオードZD、トランジスタ3を介し
て電源端子VSSに放電される。次にタイミングt3に
おいて制御回路12は端子Dを“L”としてトランジス
タ3をオフとする。同時に、端子E、Fを“H”から
“L”に切り替えてスイッチング回路8、9をオフとす
るとともに、端子G、Hを“L”から“H”に切り替
え、スイッチング回路10、11をオンとする。これに
より、駆動電圧発生回路2と電源端子VSS間との間に
接続されるEL素子1の電極が切り替わる。すなわち、
電極Iが駆動電圧発生回路2の出力に接続され、電極B
が電源端子VSSに接続されることとなる。また、端子
Cを“H”としてスイッチング回路4をオンとする。こ
れにより、コンデンサ5の充電電荷によりEL素子1が
充電される。ここでは、電源端子VSSを基準として電
極Iの電位がオフセット電圧分の電位へと上昇し、その
分、図7Bに示すように電極Bの電位は基準電位からみ
て下降する。Next, the control circuit 12 sets the signal at the terminal A to "L" at a predetermined timing t1 when it is considered that the voltage between the electrodes of the EL element 1 has reached a predetermined value, for example, 100V. When the signal at the terminal A becomes "L", the drive voltage generation circuit 2 stops its operation. At the same time, the control circuit 12 sets the terminal C to "H". Switching circuit 4 which received this
Turns on and connects the electrode B of the EL element 1 to the capacitor 5. As a result, some of the charges charged in the EL element 1 move to the capacitor 5. Next, at a predetermined timing t2 when it is considered that the charge transfer from the EL element 1 to the capacitor 5 is completed, the control circuit 12 sets the terminal C to "L".
And As a result, the switching circuit 4 is turned off, and the connection between the electrode B of the EL element 1 and the capacitor 5 is cut off. Here, the control circuit 12 turns off the switching circuit 4 and turns the terminal 3 to "H" to turn on the transistor 3. As a result, the remaining charges of the EL element 1 are discharged to the power supply terminal VSS via the Zener diode ZD and the transistor 3. Next, at timing t3, the control circuit 12 sets the terminal D to "L" to turn off the transistor 3. At the same time, the terminals E and F are switched from "H" to "L" to turn off the switching circuits 8 and 9, while the terminals G and H are switched from "L" to "H" and the switching circuits 10 and 11 are turned on. And As a result, the electrodes of the EL element 1 connected between the drive voltage generation circuit 2 and the power supply terminal VSS are switched. That is,
The electrode I is connected to the output of the drive voltage generating circuit 2, and the electrode B
Will be connected to the power supply terminal VSS. Further, the terminal C is set to "H" to turn on the switching circuit 4. As a result, the EL element 1 is charged by the charge of the capacitor 5. Here, the potential of the electrode I rises to a potential corresponding to the offset voltage with reference to the power supply terminal VSS, and the potential of the electrode B falls correspondingly to the reference potential as shown in FIG. 7B.
【0034】次にタイミングt4において、コンデンサ
5からEL素子1への電荷の移動が終了し、EL素子1
の電極間の電圧値がオフセット電圧に達すると、制御回
路7は端子Cを“L”とするとともに、端子Aを“H”
として駆動電圧発生回路の動作を開始させる。ここでE
L素子1への充電はオフセット電圧から開始される。す
なわち、電極Iの電位は電源端子VSSを基準としてオ
フセット電圧分の電位から上昇し、その分、図7Bに示
すように電極Bの電位は基準電位からみて下降する。次
にタイミングt5において、制御回路12は端子Aの信
号を“L”とし、駆動電圧発生回路2は動作を停止す
る。これとともに、制御回路12は端子Cを“H”とし
てスイッチング回路4をオンとし、EL素子1の電極I
をコンデンサ5に接続する。これにより、EL素子1に
充電された電荷の一部はコンデンサ5へ移動していく。
次にEL素子1からコンデンサ5への電荷移動が終了し
たと見なす所定のタイミングt6において、制御回路1
2は端子Cを“L”とし、スイッチング回路4はオフと
し、これによりEL素子1の電極Iとコンデンサ5との
接続は遮断される。同時に、制御回路12は端子Dを
“H”としてトランジスタ3をオンとし、EL素子1の
残りの電荷は、ツェナーダイオードZD、トランジスタ
3を介して電源端子VSSに放電される。Next, at timing t4, the transfer of the electric charge from the capacitor 5 to the EL element 1 is completed, and the EL element 1
When the voltage value between the electrodes of the control circuit 7 reaches the offset voltage, the control circuit 7 sets the terminal C to "L" and the terminal A to "H".
As a result, the operation of the drive voltage generating circuit is started. Where E
The charging of the L element 1 is started from the offset voltage. That is, the potential of the electrode I rises from the potential of the offset voltage based on the power supply terminal VSS, and the potential of the electrode B falls by that amount as seen from the reference potential as shown in FIG. 7B. Next, at timing t5, the control circuit 12 sets the signal at the terminal A to "L", and the drive voltage generation circuit 2 stops its operation. At the same time, the control circuit 12 sets the terminal C to "H" to turn on the switching circuit 4, and the electrode I of the EL element 1 is turned on.
Is connected to the capacitor 5. As a result, some of the charges charged in the EL element 1 move to the capacitor 5.
Next, at a predetermined timing t6 when it is considered that the charge transfer from the EL element 1 to the capacitor 5 is completed, the control circuit 1
2, the terminal C is set to "L" and the switching circuit 4 is turned off, whereby the connection between the electrode I of the EL element 1 and the capacitor 5 is cut off. At the same time, the control circuit 12 sets the terminal D to “H” to turn on the transistor 3, and the remaining charge of the EL element 1 is discharged to the power supply terminal VSS via the Zener diode ZD and the transistor 3.
【0035】次にタイミングt7において制御回路12
は端子Dを“L”としてトランジスタ3をオフとする。
同時に、端子G、Hを“H”から“L”に切り替えてス
イッチング回路10、11をオフとするとともに、端子
E、Fを“L”から“H”に切り替え、スイッチング回
路8、9をオンとする。これにより、駆動電圧発生回路
2と電源端子VSS間との間に接続されるEL素子1の
電極が切り替わる。すなわち、電極Bが駆動電圧発生回
路2の出力に接続され、電極Iが電源端子VSSに接続
されることとなる。また、端子Cを“H”としてスイッ
チング回路4をオンとして、コンデンサ5の充電電荷に
よりEL素子1が充電される。ここでは、電源端子VS
Sを基準として電極Bの電位がオフセット電圧分上昇し
ていく。Next, at timing t7, the control circuit 12
Turns terminal D to "L" to turn off transistor 3.
At the same time, the terminals G and H are switched from "H" to "L" to turn off the switching circuits 10 and 11, while the terminals E and F are switched from "L" to "H" and the switching circuits 8 and 9 are turned on. And As a result, the electrodes of the EL element 1 connected between the drive voltage generation circuit 2 and the power supply terminal VSS are switched. That is, the electrode B is connected to the output of the drive voltage generating circuit 2, and the electrode I is connected to the power supply terminal VSS. Further, the terminal C is set to "H" to turn on the switching circuit 4, and the EL element 1 is charged by the charge stored in the capacitor 5. Here, the power supply terminal VS
The potential of the electrode B increases by the offset voltage with S as a reference.
【0036】以降、図7のタイミングt0〜t7の動作
を繰り返すことによりEL素子1は双極から充電、放電
され駆動される。After that, the EL element 1 is driven by being charged and discharged from the bipolar electrode by repeating the operations at the timings t0 to t7 in FIG.
【0037】さて、上記第1の実施例において述べたの
と同様に電荷再利用の効果を示すため、第2の実施例の
ものにおいてコンデンサ5を使用しないで動作させた場
合と、上記のように動作させた場合とにつき、上述の共
通の条件のものとで上記各近似式を用いてシュミレーシ
ョンし、それぞれにおけるEL素子1の電極間の電圧波
形を図8A、Bに示す。同図に示すように、コンデンサ
5を用いない場合と比べて用いた場合でのEL素子1の
電極間の電圧のVp−pは向上する。同図に示したもの
においてコンデンサを用いない場合、用いた場合のVp
−pはそれぞれ177.72V、205.30Vとな
る。すなわち、コンデンサ5を用いた場合、同じ消費電
流でVp−pを16%程度向上させることができる。こ
のように、本例のものでもコンデンサ5を用いない場合
と比べてVp−pが向上し、また、同じVp−pを得る
のであれば消費電流を低減できる。すなわち、本例のも
のも上記一実施例のものと同様の効果を得る。Now, in order to show the effect of charge recycle similarly to the case described in the first embodiment, the case of operating without using the capacitor 5 in the case of the second embodiment and the case described above. 8A and 8B show the voltage waveforms between the electrodes of the EL element 1 in each of the cases of the above-mentioned common conditions under the above-mentioned common conditions. As shown in the figure, Vp-p of the voltage between the electrodes of the EL element 1 is improved when the capacitor 5 is used as compared to when the capacitor 5 is not used. Vp when a capacitor is not used and when it is used
-P becomes 177.72V and 205.30V, respectively. That is, when the capacitor 5 is used, Vp-p can be improved by about 16% with the same current consumption. As described above, even in the case of this example, Vp-p is improved as compared with the case where the capacitor 5 is not used, and if the same Vp-p is obtained, the current consumption can be reduced. That is, the present example also obtains the same effect as that of the above-mentioned one example.
【0038】また、上記各実施例では第1、第2のスイ
ッチング手段としてバイポーラトランジスタを用いる回
路構成をとったが、これらに限らず、第1、第2のスイ
ッチング手段としてMOSトランジスタを用いる回路構
成をとっても良い。Further, in each of the above-mentioned embodiments, the circuit configuration using the bipolar transistor as the first and second switching means is adopted, but the circuit configuration is not limited to these, and the circuit configuration using the MOS transistor as the first and second switching means. You can take
【0039】[0039]
【発明の効果】本発明によれば、EL素子等の容量性負
荷を放電させる際にその充電電荷の一部を容量素子に移
し、次回の容量性負荷の充電の際に再利用するため、こ
の再利用分、電力効率を向上させた容量性負荷の駆動回
路を提供することが可能となる。According to the present invention, when a capacitive load such as an EL element is discharged, a part of the charged electric charge is transferred to the capacitive element and is reused when the next capacitive load is charged. It is possible to provide a drive circuit for a capacitive load in which the power efficiency is improved by the amount of this reuse.
【図1】本発明の一実施例の構成を説明するための説明
図。FIG. 1 is an explanatory diagram for explaining a configuration of an embodiment of the present invention.
【図2】図1の動作説明のための説明図。FIG. 2 is an explanatory diagram for explaining the operation of FIG. 1;
【図3】図1の動作説明のための説明図。FIG. 3 is an explanatory diagram for explaining the operation of FIG. 1;
【図4】図1の動作説明のための波形図。FIG. 4 is a waveform chart for explaining the operation of FIG. 1;
【図5】図1の動作説明のための波形図。FIG. 5 is a waveform chart for explaining the operation of FIG. 1;
【図6】本発明の一実施例の構成を説明するための説明
図。FIG. 6 is an explanatory diagram illustrating a configuration of an embodiment of the present invention.
【図7】図6の動作説明のための波形図。FIG. 7 is a waveform chart for explaining the operation of FIG. 6;
【図8】図6の動作説明のための波形図。8 is a waveform diagram for explaining the operation of FIG.
【図9】従来の技術の構成を説明するための説明図。FIG. 9 is an explanatory diagram illustrating a configuration of a conventional technique.
【図10】図9の動作説明のための波形図。10 is a waveform diagram for explaining the operation of FIG.
1 EL素子(容量性負荷) 2 駆動電圧発生回路 3 トランジスタ(第1のスイッチング手段) 4 スイッチング回路(第2のスイッチング手
段) 5 コンデンサ(容量素子) 6 直列回路 7 制御回路 8〜11 スイッチング回路(切替手段) 12 制御回路1 EL element (capacitive load) 2 Drive voltage generation circuit 3 Transistor (first switching means) 4 Switching circuit (second switching means) 5 Capacitor (capacitance element) 6 Series circuit 7 Control circuit 8-11 Switching circuit ( Switching means) 12 control circuit
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木村 好男 東京都墨田区太平四丁目3番9号 セイコ ープレシジョン株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Yoshio Kimura 4-3-9 Taira, Sumida-ku, Tokyo Seiko Precision Co., Ltd.
Claims (3)
の電極を駆動電圧発生回路の出力端子に、他方の電極を
第1の電源端子側に接続し、上記一方の電極と第1の電
源端子間に放電用の第1のスイッチング手段を設け、駆
動電圧による各電極間の充電と上記第1のスイッチング
手段による放電を繰り返すことによって上記容量性負荷
を駆動する容量性負荷の駆動回路において、 上記一方の電極と第1の電源端子との間に第2のスイッ
チング手段と容量素子とからなる直列回路を接続し、第
1の期間に上記駆動電圧発生回路から駆動電圧を発生し
て上記容量性負荷を電極間電圧が所定の電圧値となるま
で充電し、次に第2の期間に第2のスイッチング手段を
オンとして上記容量性負荷の充電電荷により上記容量素
子を充電し、次に第3の期間に第2のスイッチング手段
をオフとするとともに第1のスイッチング手段をオンと
して上記容量性負荷の充電電荷を放電し、次に第4の期
間に第1のスイッチング手段をオフとするとともに第2
のスイッチング手段をオンとして上記容量素子の充電電
荷により上記容量性負荷を充電した後第2のスイッチン
グ手段をオフとする一連の動作を繰り返し実行する制御
回路を具備することを特徴とする容量性負荷の駆動回
路。1. A capacitive load having opposing electrodes, one electrode of which is connected to an output terminal of a drive voltage generating circuit, and the other electrode of which is connected to a first power supply terminal side, and the one electrode and the first power supply. In a drive circuit of a capacitive load for driving the capacitive load by providing a first switching means for discharging between terminals and repeating charging between electrodes by a driving voltage and discharging by the first switching means, A series circuit including a second switching unit and a capacitive element is connected between the one electrode and the first power supply terminal, and a drive voltage is generated from the drive voltage generation circuit in the first period to generate the capacitance. The capacitive load is charged until the inter-electrode voltage reaches a predetermined voltage value, then the second switching means is turned on in the second period to charge the capacitive element by the charge of the capacitive load, and then the Period of 3 With turning off the second switching means charges the capacitive load to discharge the first switching means as on, then with the first switching means off the fourth period second
And a control circuit for repeatedly executing a series of operations for turning on the switching means and turning on the second switching means after charging the capacitive load with the charge of the capacitive element. Drive circuit.
特徴とする請求項1記載の容量性負荷の駆動回路。2. The drive circuit for the capacitive load according to claim 1, wherein the capacitive load is an EL element.
第1の電源端子との間で上記容量性負荷の各電極を互い
に切り替えて接続可能な切替手段を具備し、上記容量性
負荷の1回の充放電動作が終了する度に上記各電極を交
互に切り替えて接続し、交流電圧を印加することを特徴
とする請求項1記載の容量性負荷の駆動回路。3. A switching means is provided which can switch and connect each electrode of the capacitive load between the output terminal of the drive voltage generating circuit and the first power supply terminal. 2. The drive circuit for a capacitive load according to claim 1, wherein each of the electrodes is alternately switched to be connected and an alternating voltage is applied each time a charging / discharging operation is completed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08138917A JP3120210B2 (en) | 1996-05-31 | 1996-05-31 | Drive circuit for capacitive load |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08138917A JP3120210B2 (en) | 1996-05-31 | 1996-05-31 | Drive circuit for capacitive load |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09322560A true JPH09322560A (en) | 1997-12-12 |
JP3120210B2 JP3120210B2 (en) | 2000-12-25 |
Family
ID=15233172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08138917A Expired - Fee Related JP3120210B2 (en) | 1996-05-31 | 1996-05-31 | Drive circuit for capacitive load |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3120210B2 (en) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001006382A (en) * | 1999-06-23 | 2001-01-12 | Mitsubishi Electric Corp | Semiconductor storage device |
JP2004212989A (en) * | 2002-12-19 | 2004-07-29 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its driving method |
JP2007325430A (en) * | 2006-06-01 | 2007-12-13 | Nec Electronics Corp | Step-up power supply circuit, and control method thereof, and driver ic |
JP2008083431A (en) * | 2006-09-28 | 2008-04-10 | Casio Comput Co Ltd | Drive device and display device equipped with the same |
JP2009507459A (en) * | 2005-09-05 | 2009-02-19 | シーメンス アクチエンゲゼルシヤフト | Method and circuit for analog drive control of capacitive loads, especially piezoelectric actuators |
JP2010124676A (en) * | 2008-11-21 | 2010-06-03 | Chunghwa Picture Tubes Ltd | Power supply device |
KR100977170B1 (en) * | 2010-03-12 | 2010-08-20 | 주식회사 티엘아이 | Capacitive touch detect system with rapidly recovering the volatge of charging node |
WO2011114831A1 (en) * | 2010-03-19 | 2011-09-22 | コニカミノルタホールディングス株式会社 | Power supply and display device using same |
US8217687B2 (en) | 2009-10-20 | 2012-07-10 | Sanken Electric Co., Ltd. | Capacitive load driver |
JP2013254196A (en) * | 2012-05-11 | 2013-12-19 | Ricoh Co Ltd | Electrochromic display device |
US9659523B2 (en) | 2013-08-05 | 2017-05-23 | Joled Inc. | Display panel and display panel driving method |
-
1996
- 1996-05-31 JP JP08138917A patent/JP3120210B2/en not_active Expired - Fee Related
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001006382A (en) * | 1999-06-23 | 2001-01-12 | Mitsubishi Electric Corp | Semiconductor storage device |
JP2004212989A (en) * | 2002-12-19 | 2004-07-29 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its driving method |
JP2009507459A (en) * | 2005-09-05 | 2009-02-19 | シーメンス アクチエンゲゼルシヤフト | Method and circuit for analog drive control of capacitive loads, especially piezoelectric actuators |
JP2007325430A (en) * | 2006-06-01 | 2007-12-13 | Nec Electronics Corp | Step-up power supply circuit, and control method thereof, and driver ic |
JP2008083431A (en) * | 2006-09-28 | 2008-04-10 | Casio Comput Co Ltd | Drive device and display device equipped with the same |
JP2010124676A (en) * | 2008-11-21 | 2010-06-03 | Chunghwa Picture Tubes Ltd | Power supply device |
TWI410032B (en) * | 2008-11-21 | 2013-09-21 | Chunghwa Picture Tubes Ltd | Power device with fast output voltage switching capability |
US8217687B2 (en) | 2009-10-20 | 2012-07-10 | Sanken Electric Co., Ltd. | Capacitive load driver |
KR100977170B1 (en) * | 2010-03-12 | 2010-08-20 | 주식회사 티엘아이 | Capacitive touch detect system with rapidly recovering the volatge of charging node |
WO2011114831A1 (en) * | 2010-03-19 | 2011-09-22 | コニカミノルタホールディングス株式会社 | Power supply and display device using same |
JP2013254196A (en) * | 2012-05-11 | 2013-12-19 | Ricoh Co Ltd | Electrochromic display device |
US9659523B2 (en) | 2013-08-05 | 2017-05-23 | Joled Inc. | Display panel and display panel driving method |
Also Published As
Publication number | Publication date |
---|---|
JP3120210B2 (en) | 2000-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5349269A (en) | Power supply having dual inverters for electroluminescent lamps | |
EP0558339B1 (en) | Charge pump circuit | |
JP2525247B2 (en) | Pump type charging circuit for power MOS transistor bridge drive | |
WO1994024659A1 (en) | Three terminal inverter for electroluminescent lamps | |
US20050184707A1 (en) | Capacitor charge sharing charge pump | |
JP3120210B2 (en) | Drive circuit for capacitive load | |
US7078866B2 (en) | Plasma display panel and method for driving the same | |
JP3596197B2 (en) | Plasma display device | |
US11594959B1 (en) | Switched capacitor circuit with passive charge recycling | |
US6693387B2 (en) | Electroluminescent driver circuit | |
US7009823B2 (en) | Energy recovery circuit and energy recovery method using the same | |
US5539707A (en) | Electroluminescent lamp driver system | |
CN115475329A (en) | Bipolar waveform generating circuit for electrotherapy device | |
JP2003112426A (en) | Inkjet printer and charge pump circuit | |
KR100386864B1 (en) | Boosting circuit | |
EP1494197B1 (en) | Method for generating short-duration pulses on a plurality of columns or rows of a plasma display and device for implementing said method | |
JP2866536B2 (en) | Boost circuit | |
JPH0973282A (en) | El display device | |
CN112684928B (en) | Charge pump circuit suitable for touch display integrated driver | |
JP2004287466A (en) | Plasma display device | |
KR20020036240A (en) | Energy Recovering Circuit With Boosting Voltage-Up and It's Driving Method | |
KR100508254B1 (en) | Energy Recovery Circuit and Driving Method Thereof | |
CN115765444A (en) | Voltage multiplying circuit and voltage multiplying method | |
JP3213537B2 (en) | Charge pump circuit | |
CN116800085A (en) | Driving circuit for driving power tube in charge pump and charge pump |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |