JPH09200085A - Spread spectrum communication system - Google Patents
Spread spectrum communication systemInfo
- Publication number
- JPH09200085A JPH09200085A JP2846796A JP2846796A JPH09200085A JP H09200085 A JPH09200085 A JP H09200085A JP 2846796 A JP2846796 A JP 2846796A JP 2846796 A JP2846796 A JP 2846796A JP H09200085 A JPH09200085 A JP H09200085A
- Authority
- JP
- Japan
- Prior art keywords
- component
- code
- spread spectrum
- spectrum communication
- matched filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明はスペクトル拡散通信
方式に関する。TECHNICAL FIELD The present invention relates to a spread spectrum communication system.
【0002】[0002]
【従来の技術】スペクトル拡散通信は一定のPN符号を
データに乗ずることによって拡散データを生成するもの
であり、高い周波数効率、守秘性、耐ノイズ性等多くの
優れた特徴を有し、将来の移動体通信、無線LAN等に
とって有望視されている。しかしデータ容量および周波
数効率に対する要求は高く、さらに高い通信速度、デー
タ容量が望まれている。2. Description of the Related Art Spread spectrum communication is to generate spread data by multiplying data by a fixed PN code, and has many excellent features such as high frequency efficiency, confidentiality, and noise resistance. It is regarded as promising for mobile communication, wireless LAN and the like. However, demands for data capacity and frequency efficiency are high, and higher communication speed and data capacity are desired.
【0003】[0003]
【発明が解決しようとする課題】本発明はこのような背
景のもとに創案されたもので、通信速度を高め得るスペ
クトル拡散通信方式を提供することを目的とする。SUMMARY OF THE INVENTION The present invention was devised under such a background, and an object thereof is to provide a spread spectrum communication system capable of increasing the communication speed.
【0004】[0004]
【課題を解決するための手段】本発明に係るスペクトル
拡散通信方式は、第1の成分として第1のPN符号系列
そのものを送信し、第2の成分として第2のPN符号系
列に位相差を与えた0個〜複数個のPN符号系列を加算
して送信し、第1のPN符号系列の各周期に対する第2
のPN符号の個数によって送信情報を定義するものであ
る。A spread spectrum communication system according to the present invention transmits a first PN code sequence itself as a first component and a phase difference to a second PN code sequence as a second component. The given 0 to a plurality of PN code sequences are added and transmitted, and the second PN code sequence for each cycle of the first PN code sequence is added.
The transmission information is defined by the number of PN codes.
【0005】[0005]
【発明の実施の形態】次に本発明に係るスペクトル拡散
通信方式の同一搬送波で伝送する1実施例を図面に基づ
いて説明する。ここに第1、第2成分はそれぞれ互いに
直交する同相成分(I成分)と直交成分(Q成分)であ
る。BEST MODE FOR CARRYING OUT THE INVENTION Next, one embodiment of transmission using the same carrier in a spread spectrum communication system according to the present invention will be described with reference to the drawings. Here, the first and second components are an in-phase component (I component) and a quadrature component (Q component) that are orthogonal to each other.
【0006】[0006]
【実施例】図1において、スペクトル拡散のためのPN
符号はシフトレジスタREG1に格納されており、この
シフトレジスタの最終ステージから、PN符号自体ある
いはその反転信号がI成分としてBPSK(2相シフト
キーイング)変調で搬送波(cos2πft)に乗せて
送信される。従ってI成分は1ビットの情報を伝送する
ことになる。またシフトレジスタREG1の各ステージ
はゲートG1〜Gnに接続され、これらゲートはコント
ロール信号CTRLによって開閉制御される。CTRL
はゲートG1〜Gnの0個〜複数個を開き、シフトレジ
スタに格納されたPN符号(図1では最終ステージにP
N1が格納され、第1ステージに向かって順次PN
2、...、PNnが格納されている。)の0個〜複数
個を通過させる。ゲートG1はシフトレジスタの最終ス
テージに接続され、G2〜Gnは順次その前段のステー
ジに接続されている。すなわちゲートGkを開くと最終
ステージからk番目のステージのPN符号(図1ではP
Nk)がゲートを通過する。ゲートを通過したPN符号
は加算回路ADD1において加算されて、Q成分として
送信される。DESCRIPTION OF THE PREFERRED EMBODIMENT In FIG. 1, a PN for spread spectrum is used.
The code is stored in the shift register REG1, and the PN code itself or its inverted signal is transmitted as an I component on a carrier wave (cos2πft) by BPSK (two-phase shift keying) modulation from the final stage of this shift register. Therefore, the I component transmits 1-bit information. Further, each stage of the shift register REG1 is connected to gates G1 to Gn, and these gates are controlled to be opened / closed by a control signal CTRL. CTRL
Opens 0 to a plurality of gates G1 to Gn and stores the PN code stored in the shift register (P in the final stage in FIG. 1).
N1 is stored, and it is sequentially PN toward the first stage
2 ,. . . , PNn are stored. ) 0 to a plurality are passed. The gate G1 is connected to the final stage of the shift register, and G2 to Gn are sequentially connected to the preceding stage. That is, when the gate Gk is opened, the PN code of the kth stage from the last stage (P in FIG.
Nk) passes through the gate. The PN code that has passed through the gate is added in the adder circuit ADD1 and transmitted as the Q component.
【0007】すなわちQ成分は無信号、1個のPN符号
系列、あるいは複数のPN符号系列の重ね合せであり、
本実施例は、このQ成分におけるPN符号系列の個数を
情報として伝送する。図2に示すように、送信すべきシ
リアルデータは所定のクロックCLKdに同期して、シ
リアル/パラレル変換回路S/P2によってmビットの
パラレルデータDP1〜DPmに変換される。DP1〜
DPm−1はデコーダDEC2に入力され、前記コント
ロール信号CTRLはこのデコーダにおいて生成されて
いる。2進数DP1〜DPm−1で表現される数値をp
とするとき、前記ゲートG1〜Gnにおけるp個のゲー
トを開くようにCTRLが設定される。That is, the Q component is no signal, one PN code sequence, or a superposition of a plurality of PN code sequences,
In this embodiment, the number of PN code sequences in the Q component is transmitted as information. As shown in FIG. 2, the serial data to be transmitted is converted into m-bit parallel data DP1 to DPm by the serial / parallel conversion circuit S / P2 in synchronization with a predetermined clock CLKd. DP1
DPm-1 is input to the decoder DEC2, and the control signal CTRL is generated in this decoder. The numerical value represented by the binary numbers DP1 to DPm-1 is p
Then, CTRL is set to open the p gates in the gates G1 to Gn.
【0008】さらにREG1の最終ステージには反転回
路NOTが接続され、この反転回路の入出力がマルチプ
レクサMUXに入力されている。前記DPmはMUXの
コントロール信号とされ、MUXはDPmの「1」のと
きにはNOT出力(反転)を、「0」のときにはNOT
入力(非反転)を出力する。Further, an inverting circuit NOT is connected to the final stage of REG1, and the input / output of this inverting circuit is input to the multiplexer MUX. The DPm is used as a control signal for the MUX, and the MUX outputs a NOT output (inverted) when the DPm is "1" and a NOT output when the DPm is "0".
Output the input (non-inverted).
【0009】図3において、加算回路ADD1はG1〜
Gnからの出力を入力電圧Vin31〜Vin3nと
し、これら入力電圧をキャパシタンスC31〜C3nよ
りなる容量結合CP3によって統合する。CP3の出力
は3段MOSインバータI31、I32、I33よりな
る反転増幅回路に入力され、I33の出力は帰還キャパ
シタンスCF3を介してI31の入力に帰還されてい
る。反転増幅回路は充分高い開ループゲインを有しつつ
フィードバック系を形成することにより、式(1)で示
す出力Vout3を高い線形特性をもってI33から出
力する。ここで、G1〜Gnの“0”と“1”からなる
出力系列は“−1”と“+1”の系列として加算され
る。すなわち“1”+“1”=2、“1”+“0”=
0、“0”+“0”=−2。出力Vout3はアナログ
信号で、ベースバンドのQ成分になる。この信号は3値
以上の値を取ることも可能であり、振幅変調で搬送波
(sin2πft)に乗せられ、通信路に送り込むこと
ができる。In FIG. 3, the adder circuit ADD1 has G1 to G1.
Outputs from Gn are input voltages Vin31 to Vin3n, and these input voltages are integrated by a capacitive coupling CP3 including capacitors C31 to C3n. The output of CP3 is input to an inverting amplifier circuit composed of three-stage MOS inverters I31, I32, and I33, and the output of I33 is fed back to the input of I31 via the feedback capacitance CF3. The inverting amplifier circuit forms a feedback system while having a sufficiently high open loop gain, and outputs the output Vout3 represented by the equation (1) from I33 with a high linear characteristic. Here, the output series consisting of "0" and "1" of G1 to Gn are added as a series of "-1" and "+1". That is, “1” + “1” = 2, “1” + “0” =
0, “0” + “0” = − 2. The output Vout3 is an analog signal and has a baseband Q component. This signal can take three or more values, and can be sent to the communication path by being carried on a carrier wave (sin2πft) by amplitude modulation.
【数1】 ここに、[Equation 1] here,
【数2】 と設定されており、式(1)は式(3)のように書き直
される。[Equation 2] Is set, and equation (1) is rewritten as equation (3).
【数3】 すなわち、加算回路はVin31〜Vin3nの加算結
果に対応した電圧を出力する。この出力は適宜反転、ス
ケーリング等の処理が施されて送信される。なお送信系
統においてデジタル処理が有利であれば上記加算回路を
公知のデジタル回路で構成して、デジタル出力を生成し
てもよい。(Equation 3) That is, the addition circuit outputs a voltage corresponding to the addition result of Vin31 to Vin3n. This output is subjected to appropriate inversion, scaling, etc., and then transmitted. If digital processing is advantageous in the transmission system, the adder circuit may be configured by a known digital circuit to generate a digital output.
【0010】図4は、本方式のための受信装置を示すも
のであり、I成分を受信するためのマッチドフィルタM
F1、Q成分を受信するためのマッチドフィルタMF
2、MF3が設けられている。マッチドフィルタMF1
にはPN1〜PNnが乗数として設定されており、I成
分のPN符号とMF1の乗数が同期したときにMF1は
ピークを生じる。このピークはピーク検出回路TH1に
より検出されて、トリガ信号TG1が生成される。MF
1の出力は復調回路DEMに入力され、DEMにおいて
ピークの正負が判定される。その判定信号は前記DPm
であり、負のピークが検出されたときにはDPm=1、
正のピークが検出されたときにDPm=0が出力され
る。MF2、MF3は択一的にデータ入力され、MF1
とともにQ成分を入力したマッチドフィルタ(MF2ま
たはMF3)はTG1出力時点でQ成分入力を停止し、
他のマッチドフィルタ(MF3またはMF2)へのQ成
分入力を開始する。そして、Q成分入力を停止したマッ
チドフィルタでは自分のマッチング用のPN符号系列を
循環させ、Q成分におけるピーク数を求める。FIG. 4 shows a receiver for this system, which is a matched filter M for receiving the I component.
Matched filter MF for receiving F1 and Q components
2 and MF3 are provided. Matched filter MF1
, PN1 to PNn are set as multipliers, and MF1 has a peak when the PN code of the I component and the multiplier of MF1 are synchronized. This peak is detected by the peak detection circuit TH1 and the trigger signal TG1 is generated. MF
The output of 1 is input to the demodulation circuit DEM, and the sign of the peak is determined in the DEM. The determination signal is the DPm
And DPm = 1 when a negative peak is detected,
DPm = 0 is output when a positive peak is detected. Data is alternatively input to MF2 and MF3, and MF1
The matched filter (MF2 or MF3) that inputs the Q component together stops the Q component input at the time of TG1 output,
Start the Q component input to the other matched filter (MF3 or MF2). Then, the matched filter in which the input of the Q component is stopped circulates its own matching PN code sequence to obtain the number of peaks in the Q component.
【0011】ここでQ成分入力を停止したマッチドフィ
ルタでは同一PN符号が循環シフトして使われているか
ら、位相がマッチングした系列が順次ピークを出す。r
個のPN符号系列(系列長N)を送っていたとすれば、
マッチドフィルタの中の系列をN回循環シフトすると必
ずr個のピークが出てくる。1ピークごとにTG2一個
が出る。この時、伝送路により雑音が加味されたQ成分
は多値のため、ノイズマージンは見掛け上悪いが、もと
もとPN符号系列を加算して得られた信号であるため、
個々のPN符号系列を検出する時にある程度キャンセル
できる。Since the same PN code is cyclically shifted and used in the matched filter in which the input of the Q component is stopped, the sequences whose phases match each other sequentially generate peaks. r
If PN code sequences (sequence length N) are sent,
When the sequence in the matched filter is cyclically shifted N times, r peaks always appear. One TG2 appears for each peak. At this time, since the Q component in which noise is added by the transmission path is multi-valued, the noise margin is apparently bad, but since it is a signal originally obtained by adding the PN code sequence,
It can be canceled to some extent when detecting individual PN code sequences.
【0012】MF1にはデータ取込みのタイミングを与
えるメインクロックCLKmが入力され、MF2、MF
3には択一的に、サブクロックCLKsが入力されてい
る。A main clock CLKm for giving a data fetch timing is input to MF1, and MF2 and MF are input.
As an alternative, the sub clock CLKs is input to 3.
【0013】図5において、TG1はカウンタ(COU
NTERで示す。)のリセット入力(RS)に入力さ
れ、TG1が生成された時点からカウンタの新たなカウ
ントが開始される。カウンタのクロック入力(CK)に
は、MF2またはMF3がピークを生じたときに生成さ
れるトリガ信号TG2が入力され、TG1生成後にカウ
ンタはTG2をカウントする。In FIG. 5, TG1 is a counter (COU
Shown as NTER. ) Is input to the reset input (RS), and a new count of the counter is started from the time when TG1 is generated. A trigger signal TG2 generated when MF2 or MF3 has a peak is input to the clock input (CK) of the counter, and the counter counts TG2 after the generation of TG1.
【0014】図4に示すように、メインクロックCLK
mは、MF2、MF3を選択するマルチプレクサMUX
4に入力され、CLKsはMUX4の出力として生成さ
れる。CLKsはMUX4によってMF2またはMF3
に導かれ、CLKsが入力されたマッチドフィルタのみ
がQ成分のデータを取り込む。MUX4はコントロール
信号CTRL3によって切換え制御され、CTRL3
は、2段階のフリップ・フロップFF41、FF42に
よって、TG1が入力されるごとに反転する。FF41
はそのクロック入力(CK)にTG1が入力され、その
データ入力にはFF42の反転出力(Qバー)が入力さ
れている。FF42はそのデータ入力(D)にFF41
の反転出力(Qバー)が入力され、そのクロック入力
(CK)にはTG1が入力されている。これによって、
FF42の出力は、TG1が入力されるごとに、交互に
ハイレベル、ローレベルの状態になる。As shown in FIG. 4, the main clock CLK
m is a multiplexer MUX for selecting MF2 and MF3
4 and CLKs are generated as the output of MUX4. CLKs are MF2 or MF3 depending on MUX4
The matched filter to which CLKs is input takes in the data of the Q component. The MUX4 is switched and controlled by the control signal CTRL3,
Is inverted by the two-stage flip-flops FF41 and FF42 every time TG1 is input. FF41
TG1 is input to its clock input (CK), and the inverted output (Q bar) of the FF 42 is input to its data input. FF42 inputs FF41 to its data input (D)
The inverted output (Q bar) is input, and TG1 is input to the clock input (CK). by this,
The output of the FF 42 alternately becomes the high level and the low level each time TG1 is input.
【0015】ある時点にTG1が出力され、それまでM
F2にCLKsが入力されていたとすると、MUX4は
MF3にCLKsを供給するように切換えられる。その
後MF2についてPN符号の循環が行われる。一方セレ
クタSEL4は、TG1出力時点でMF2に切換えられ
る。この切換え制御はCTRL3によって行われる。S
EL4の出力はピーク検出回路TH2に入力され、TH
2がピークを検出したときにはトリガ信号TG2が出力
される。TG1 is output at a certain time point, and until that time M
Assuming that CLKs were input to F2, MUX4 is switched to supply CLKs to MF3. After that, PN code circulation is performed for MF2. On the other hand, the selector SEL4 is switched to MF2 when TG1 is output. This switching control is performed by CTRL3. S
The output of EL4 is input to the peak detection circuit TH2 and TH
When 2 detects the peak, the trigger signal TG2 is output.
【0016】前述のように、TG1生成後のTG2の個
数はDP1〜DPm−1の数値に対応しており、COU
NTERは前記TG1でカウントを開始し、TG2の入
力ごとにカウントアップする。COUNTERの出力は
デコーダ(DECODERで示す。)に入力され、ここ
でTG2の個数に対応した2進数の数値、すなわちDP
1〜DPm−1に変換される。変換された数値はシフト
レジスタSREG5に入力され、REG5はTG1に同
期同期してこれら数値を取り込む。SREG5には前記
クロックCLKdが入力され、取り込まれた数値はSR
EG5のシリアル出力として出力される。このシリアル
出力は前記送信信号DSである。これによって、送信さ
れた信号が復調されたことになる。As described above, the number of TG2 after the generation of TG1 corresponds to the numerical values of DP1 to DPm-1, and COU
NTER starts counting at TG1 and counts up each time TG2 is input. The output of COUNTER is input to a decoder (denoted by DECODER), where a binary number corresponding to the number of TG2, that is, DP
1 to DPm-1. The converted numerical values are input to the shift register SREG5, and the REG5 fetches these numerical values in synchronization with TG1. The clock CLKd is input to SREG5, and the fetched numerical value is SR.
It is output as a serial output of EG5. This serial output is the transmission signal DS. This means that the transmitted signal has been demodulated.
【0017】図6に示すように、マッチドフィルタMF
2にはシフトレジスタREG6からPN1〜PNnが供
給され、TG1が生成された時点からシフトレジスタの
データが循環される。TG1はダウンカウンタ(D_C
OUNTERで示す。)のデータ・ロード制御入力(L
OAD)に入力され、PN符号の個数nがロードされ
る。D_COUNTERのバイナリ出力(fビットとす
る。)はゲートOR6によって統合された後にゲートA
ND6に入力され、さらにCLKmがAND6に入力さ
れている。従ってAND6はD_COUNTERのカウ
ンタ値が1以上であるときに開かれて、CLKmがAN
D6を通過する。なお前記ビット数fは数値nに対応し
た式(4)の値となる。As shown in FIG. 6, the matched filter MF
2 is supplied with PN1 to PNn from the shift register REG6, and the data in the shift register is circulated from the time when TG1 was generated. TG1 is a down counter (D_C
Shown as OUNER. ) Data load control input (L
OAD), and the number n of PN codes is loaded. The binary output of D_COUNTER (assumed to be f bits) is integrated by the gate OR6 and then the gate A
It is input to ND6, and CLKm is also input to AND6. Therefore, AND6 is opened when the counter value of D_COUNTER is 1 or more, and CLKm is AN.
Pass D6. The number of bits f is the value of the equation (4) corresponding to the numerical value n.
【数4】 (Equation 4)
【0018】TG1出力後CLKmがD_COUNTE
Rにn個入力されると、D_COUNTERのカウント
値は「0」となり、ゲートAND6が閉じられる。従っ
てPN符号は1回り循環し、当初の状態に戻り、次回の
マッチドフィルタの処理に備える。この過程において、
TG2の個数がCOUNTERによりカウントされる。
またPN符号の循環を行っているマッチドフィルタは新
たなQ成分の取り込みを行うことができないので、前記
のようにCLKsの供給を停止し、他のマッチドフィル
タ(MF2またはMF3)にCLKsを供給する。なお
MF3はMF2と同様に構成されているので説明を省略
する。After outputting TG1, CLKm is D_COUNTE
When n pieces are input to R, the count value of D_COUNTER becomes "0", and the gate AND6 is closed. Therefore, the PN code circulates once, returns to the initial state, and prepares for the next processing of the matched filter. In this process,
The number of TG2 is counted by COUNTER.
Further, since the matched filter that circulates the PN code cannot take in a new Q component, the supply of CLKs is stopped and the CLKs are supplied to other matched filters (MF2 or MF3) as described above. . Note that the MF3 has the same configuration as the MF2, and a description thereof will be omitted.
【0019】図7はメインクロックCLKm、TG1、
MF2のデータ取り込み(MF2で示す。)、MF2に
おけるPN符号の循環(PN(MF2)で示す。)、
MF3のデータ取り込み(MF3で示す。)、MF3に
おけるPN符号循環(PN(MF3)で示す。)、TG
2のタイミングを例示するタイミングチャートであり、
TG1生成時点でデータ取り込みはMF2、MF3と交
互に切換えられ、それにともなってPN符号の循環も切
換えられていることが分かる。FIG. 7 shows main clocks CLKm, TG1,
Data acquisition of MF2 (denoted by MF2), circulation of PN code in MF2 (denoted by PN (MF2)),
Data acquisition of MF3 (shown by MF3), PN code circulation in MF3 (shown by PN (MF3)), TG
2 is a timing chart illustrating the timing of No. 2,
It can be seen that at the time of TG1 generation, data acquisition is alternately switched to MF2 and MF3, and the PN code circulation is also switched accordingly.
【0020】以上のように、送信すべき情報を「I成
分、Q成分のピーク位相差」、「I成分の反転、非反
転」におきかえるとき、nチップの場合の情報レートR
nは、チップ幅をTcとして、As described above, when the information to be transmitted is replaced by "peak phase difference between I component and Q component" and "inversion / non-inversion of I component", the information rate R in the case of n chips is used.
n is the chip width Tc,
【数5】 となる。一方直交2成分を伝送する従来例としてのQP
SKのnチップによって、Iチャンネル、Qチャンネル
それぞれが1ビットの情報を伝送する場合の情報レート
Rqは、(Equation 5) Becomes On the other hand, QP as a conventional example for transmitting two orthogonal components
The information rate Rq when the I channel and the Q channel respectively transmit 1-bit information by the n chip of SK is
【数6】 であり、両者の比は、(Equation 6) And the ratio of the two is
【数7】 となる。(Equation 7) Becomes
【0021】式(6)に対してnに数値を代入した結果
は表1のとおりであり、情報量が従来の数倍に高まるこ
とが分かる。これは通信速度の増大といいかえることが
可能である。The result of substituting the numerical value for n in the equation (6) is shown in Table 1, and it can be seen that the amount of information is increased several times as compared with the conventional one. This can be rephrased as an increase in communication speed.
【表1】 [Table 1]
【0022】なお以上の実施例ではI成分、Q成分のP
N符号系列は同一であったが、異なるPN符号系列と
し、マッチドフィルタMF2、MF3に設定する符号系
列をこれに対応させることも可能であり、また、直交2
成分を伝送する方式以外の通信方式、例えば異なる搬送
波で搬送される別チャンネルの第1成分、第2成分につ
いて同様の送受信を行うことも可能である。さらに前記
実施例におけるQ成分(第2成分」)のピークを反転
し、あるいは非反転とすることにより、より多くの情報
を送信し得る。In the above embodiment, P of I component and P of Q component is used.
Although the N code sequences are the same, different PN code sequences can be used, and the code sequences set in the matched filters MF2 and MF3 can be made to correspond to this.
It is also possible to perform similar transmission / reception with respect to a communication method other than the method of transmitting the component, for example, the first component and the second component of another channel carried by different carrier waves. Further, by inverting or non-inverting the peak of the Q component (second component) in the above embodiment, more information can be transmitted.
【0023】[0023]
【発明の効果】前述のとおり、本発明に係るスペクトル
拡散通信方式は、第1の成分として第1のPN符号系列
そのものを送信し、第2の成分として第2のPN符号系
列に位相差を与えた0個〜複数個のPN符号系列を加算
して送信し、第1のPN符号系列の各周期に対する第2
のPN符号の個数によって送信情報を定義するので、通
信速度を高め得るという優れた効果を有する。As described above, in the spread spectrum communication system according to the present invention, the first PN code sequence itself is transmitted as the first component, and the phase difference is transmitted to the second PN code sequence as the second component. The given 0 to a plurality of PN code sequences are added and transmitted, and the second PN code sequence for each cycle of the first PN code sequence is added.
Since the transmission information is defined by the number of PN codes of, there is an excellent effect that the communication speed can be increased.
【図1】本発明方式に使用する送信装置の1実施例を示
すブロック図である。FIG. 1 is a block diagram showing an embodiment of a transmitter used in the system of the present invention.
【図2】図1の装置のために送信データの変換を行う回
路を示すブロック図である。2 is a block diagram showing a circuit for converting transmission data for the apparatus of FIG.
【図3】図1の加算回路を示す回路図である。FIG. 3 is a circuit diagram showing an adder circuit shown in FIG.
【図4】同方式に使用する受信装置の1実施例を示すブ
ロック図である。FIG. 4 is a block diagram showing an embodiment of a receiving device used in the same system.
【図5】図3の装置の出力をシリアルデータに変換する
装置を示すブロック図である。5 is a block diagram showing an apparatus for converting the output of the apparatus of FIG. 3 into serial data.
【図6】Q成分受信のためのマッチドフィルタのPN符
号制御を行う回路を示すブロック図である。FIG. 6 is a block diagram showing a circuit for performing PN code control of a matched filter for Q component reception.
【図7】受信装置のタイミングチャートである。FIG. 7 is a timing chart of the receiving device.
MF1、MF2、MF3 ...マッチドフィルタ COUNTER ...カウンタ D_COUNTER ...ダウンカウンタ REG1、SREG5、REG6 ...シフトレジス
タ REG5 ...レジスタ DEC2、DECODER ...デコーダ TH1、TH2 ...ピーク検出回路。 7MF1, MF2, MF3. . . Matched filter COUNTER. . . Counter D_COUNTER. . . Down counters REG1, SREG5, REG6. . . Shift register REG5. . . Registers DEC2, DECODER. . . Decoders TH1, TH2. . . Peak detection circuit. 7
───────────────────────────────────────────────────── フロントページの続き (72)発明者 周 旭平 東京都世田谷区北沢3−5−18 鷹山ビル 株式会社鷹山内 (72)発明者 山本 誠 東京都世田谷区北沢3−5−18 鷹山ビル 株式会社鷹山内 (72)発明者 高取 直 東京都世田谷区北沢3−5−18 鷹山ビル 株式会社鷹山内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Zhou Asahihira 3-5-18 Kitazawa, Setagaya-ku, Tokyo Takayama Building Co., Ltd. (72) Inventor Makoto Yamamoto 3-5-18 Kitazawa, Setagaya-ku, Tokyo Takayama Building Takayamauchi Co., Ltd. (72) Inventor Nao Takatori 3-5-18 Kitazawa, Setagaya-ku, Tokyo Takayama Building Takayamauchi Co., Ltd.
Claims (6)
そのものを送信し、第2の成分として第2のPN符号系
列に位相差を与えた0個〜複数個のPN符号系列を加算
して送信し、第1のPN符号系列の各周期に対する第2
のPN符号の個数によって送信情報を定義することを特
徴とするスペクトル拡散通信方式。1. A first PN code sequence itself is transmitted as a first component, and 0 to a plurality of PN code sequences having a phase difference are added to the second PN code sequence as a second component. And transmit the second PN code for each period of the first PN code sequence.
Spread spectrum communication method characterized in that the transmission information is defined by the number of PN codes of.
転し、それぞれの反転の有無によってさらに各1ビット
の情報を定義することを特徴とする請求項1記載のスペ
クトル拡散通信方式。2. The spread spectrum communication system according to claim 1, wherein the first component or the second component is appropriately inverted, and each 1-bit information is further defined depending on the presence or absence of each inversion.
ることを特徴とする請求項1記載のスペクトル拡散通信
方式。3. The spread spectrum communication system according to claim 1, wherein the first and second PN code sequences are the same.
ドフィルタと、第2の成分のための2個の第2マッチド
フィルタが設けられ、第2マッチドフィルタは第1マッ
チドフィルタがピークを検出するごとに切換えられつつ
択一的にデータ取り込みを行うこととされ、このデータ
取り込みを行った第2マッチドフィルタは第1マッチド
フィルタがピークを検出した時点から受信信号を保持し
つつPN符号を循環させ、このPN符号の循環の開始時
点で他の第2マッチドフィルタがデータ取り込みを行う
ようになっている請求項1記載のスペクトル拡散通信の
ための受信装置。4. A first matched filter for the first component and two second matched filters for the second component are provided, and the second matched filter peaks at the first matched filter. It is supposed that the data is selectively fetched while being switched every time the signal is detected. The second matched filter that has fetched the data holds the received signal from the time when the first matched filter detects a peak and holds the PN code. 2. The receiving apparatus for spread spectrum communication according to claim 1, wherein said second matched filter takes in data at the start of the circulation of the PN code.
れる互いに直交する2成分であることを特徴とする請求
項1記載のスペクトル拡散通信方式。5. The spread spectrum communication system according to claim 1, wherein the first and second components are two components that are carried on the same carrier and are orthogonal to each other.
される別チャンネルの成分であることを特徴とする請求
項1記載のスペクトル拡散通信方式。6. The spread spectrum communication system according to claim 1, wherein the first and second components are components of different channels carried by different carriers.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02846796A JP3465015B2 (en) | 1996-01-23 | 1996-01-23 | Spread spectrum communication system and spread spectrum receiver |
EP96120802A EP0782288B1 (en) | 1995-12-26 | 1996-12-23 | Spread spectrum communication system |
DE69634974T DE69634974D1 (en) | 1995-12-26 | 1996-12-23 | Spreizspektrumnachrichtenübertragungssystem |
DE0782288T DE782288T1 (en) | 1995-12-26 | 1996-12-23 | Spread spectrum communication system |
US08/780,137 US6212219B1 (en) | 1995-12-26 | 1996-12-26 | Spread spectrum communication system |
KR1019960072097A KR100421531B1 (en) | 1995-12-26 | 1996-12-26 | Spectrum spread communication method |
CN96123188A CN1097354C (en) | 1995-12-26 | 1996-12-26 | Spectrum-diffusion communication mode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02846796A JP3465015B2 (en) | 1996-01-23 | 1996-01-23 | Spread spectrum communication system and spread spectrum receiver |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09200085A true JPH09200085A (en) | 1997-07-31 |
JP3465015B2 JP3465015B2 (en) | 2003-11-10 |
Family
ID=12249468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02846796A Expired - Fee Related JP3465015B2 (en) | 1995-12-26 | 1996-01-23 | Spread spectrum communication system and spread spectrum receiver |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3465015B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007036634A (en) * | 2005-07-27 | 2007-02-08 | Nec Corp | Communication system, initial synchronization acquisition system, and method thereof and transmitter-receiver used therefor |
-
1996
- 1996-01-23 JP JP02846796A patent/JP3465015B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007036634A (en) * | 2005-07-27 | 2007-02-08 | Nec Corp | Communication system, initial synchronization acquisition system, and method thereof and transmitter-receiver used therefor |
Also Published As
Publication number | Publication date |
---|---|
JP3465015B2 (en) | 2003-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100421531B1 (en) | Spectrum spread communication method | |
US8218605B2 (en) | Preamble for synchronization | |
US10911095B2 (en) | Fallthrough correlation techniques for arbitrary-phase spread spectrum waveforms | |
JPH10112695A (en) | Communication system for spread spectrum pulse position modulation | |
CN1130002A (en) | Apparatus for performing frequency conversion in a communication system | |
US6041074A (en) | Spread spectrum pulse position modulation system | |
US5923701A (en) | Spread spectrum pulse position modulation system | |
WO2001022608A1 (en) | Correlator | |
JPH03226135A (en) | Correlation device for spread spectrum communication | |
US6259725B1 (en) | Spread-spectrum acquisition using counters | |
JP2001251220A (en) | Digital matched filter and mobile wireless terminal using the digital matched filter | |
JP3465015B2 (en) | Spread spectrum communication system and spread spectrum receiver | |
JP2921446B2 (en) | CSK communication device for spread spectrum communication and communication method | |
JP3380446B2 (en) | Receiver for CDMA communication system | |
US11855681B2 (en) | Systems and methods for synchronization by transceivers with OQPSK demodulation | |
US6424641B1 (en) | Searcher architecture for CDMA systems | |
JPH09284256A (en) | Spread spectrum communication system | |
JPH09181701A (en) | Spread spectrum communication system | |
WO2001028120A1 (en) | Ring matched filter for synchronizing to a spreading code | |
US7184496B2 (en) | Complementary code decoding by reduced sized circuits | |
RU2733261C1 (en) | Multichannel receiver with coherent frequency-code division of channels for reception of quadrature-modulated signals of higher structural security | |
RU2310978C2 (en) | Discontinuous matched filter | |
JPH07312571A (en) | Synchronizer | |
KR100301860B1 (en) | Code Acquisition System and Method | |
RU2315435C1 (en) | Method for multi-channel correlation receipt of relative phase telegraphy signals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070829 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |