JPH0879747A - 映像信号のための可変長復号器 - Google Patents
映像信号のための可変長復号器Info
- Publication number
- JPH0879747A JPH0879747A JP10865695A JP10865695A JPH0879747A JP H0879747 A JPH0879747 A JP H0879747A JP 10865695 A JP10865695 A JP 10865695A JP 10865695 A JP10865695 A JP 10865695A JP H0879747 A JPH0879747 A JP H0879747A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- length
- run
- latch
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
- G06T9/005—Statistical coding, e.g. Huffman, run length coding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
- H03M7/42—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory
- H03M7/425—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory for the decoding process only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
- H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
Abstract
(57)【要約】 (修正有)
【目的】信号処理周波数の高いデータ伝送システムのた
めの可変長復号器を提供する。 【構成】バレルシフタはラッチからの連続する2Nビッ
トシーケンスのうち一部をキャリ信号に応答するマルチ
プレクサを通じて印加され、シフト信号である累積され
た符号語長さに応答してNビットシーケンスを出力す
る。バレルシフタ23はバレルシフタからの連続する2
Nビットシーケンスを貯蔵するラッチ21,22の出力
からシフト信号である符号語長さに応答してNビットシ
ーケンスをラッチ22,41に出力する。復号器はラッ
チ41に貯蔵されたNビットのシーケンス内の一番目の
ビット位置で始める一つの可変長符号語に対応するラン
レングスとレベルを発生する。
めの可変長復号器を提供する。 【構成】バレルシフタはラッチからの連続する2Nビッ
トシーケンスのうち一部をキャリ信号に応答するマルチ
プレクサを通じて印加され、シフト信号である累積され
た符号語長さに応答してNビットシーケンスを出力す
る。バレルシフタ23はバレルシフタからの連続する2
Nビットシーケンスを貯蔵するラッチ21,22の出力
からシフト信号である符号語長さに応答してNビットシ
ーケンスをラッチ22,41に出力する。復号器はラッ
チ41に貯蔵されたNビットのシーケンス内の一番目の
ビット位置で始める一つの可変長符号語に対応するラン
レングスとレベルを発生する。
Description
【0001】
【産業上の利用分野】本発明は信号処理周波数の高いデ
ータ伝送システムのための可変長復号器に係り、特に映
像信号の可変長符号化による符号語を符号化する前の符
号に復号化する可変長復号器に関する。
ータ伝送システムのための可変長復号器に係り、特に映
像信号の可変長符号化による符号語を符号化する前の符
号に復号化する可変長復号器に関する。
【0002】
【従来の技術】最近のHD−TV、HD−VTR、ディ
ジタルVTR、ディジタルカムコーダ、マルチメディア
などのようなシステムでは映像信号と音声信号をディジ
タル信号に符号化して伝送したり記録媒体に貯蔵し、こ
れを再び復号化して再生する方式を主として使用してい
る。このような符号化及び復号化システムではデータの
伝送効率を極大化させるために伝送データ量をさらに圧
縮する技術が要求されている。一般に使われている映像
信号の符号化方式では変換符号化,DPCM,ベクトル
量子化,可変長符号化などがある。この符号化方式はデ
ィジタル信号に含まれている冗長性データを取り除いて
全データ量を減らすために使われる。
ジタルVTR、ディジタルカムコーダ、マルチメディア
などのようなシステムでは映像信号と音声信号をディジ
タル信号に符号化して伝送したり記録媒体に貯蔵し、こ
れを再び復号化して再生する方式を主として使用してい
る。このような符号化及び復号化システムではデータの
伝送効率を極大化させるために伝送データ量をさらに圧
縮する技術が要求されている。一般に使われている映像
信号の符号化方式では変換符号化,DPCM,ベクトル
量子化,可変長符号化などがある。この符号化方式はデ
ィジタル信号に含まれている冗長性データを取り除いて
全データ量を減らすために使われる。
【0003】上述した符号化方式のうち可変長符号化は
ランレングス符号化と(変形された)ハフマン符号化よ
りなされ、ランレングス符号化は連続する0の個数を
“ランレングス(run lengths)" で示してサンプルの数
を減らす。ランレングス符号化により発生する0の個数
である“ランレングス”と0でないサンプルの“大き
さ”または”レベル”は一つの符号語に対応する。例え
ば、任意のデータがa,0,0,b,0,0,0,0,
c,d,0,e・・・(ここで、a,b,c,d,e≠
0)の順に入力される時ランレングス符号化によるデー
タは次の通りである“〔0,a〕,〔2,b〕,〔4,
c〕,〔0,d〕,〔1,e〕・・・”。ここで、
〔0,a〕は0でない一番目のレベル“a”の前には0
が一つもないことを示し、〔2,b〕は0でない二番目
のレベルbの前には0が二つあることを示す。このよう
にランレングス符号化されたデータはハフマンコードテ
ーブルなどにより発生頻度数の高いデータほど短い符号
語が割り当てられ、発生頻度数の低いデータほど長い符
号語が割り当てられる。そして、ランレングスは無限定
長くするのが不向きなので任意のブロック単位に可変長
符号化を行う。可変長符号化されたデータのビットスト
リームには任意の区間の開始を示す符号と終了を示す符
号、ビデオ信号であることを示す符号、ブロックの終端
(End of Block)BODを示す符号、色々の制御符号、
そして状態表示符号などが含まれる。状態表示符号はビ
ットストリームに含まれた各符号がいずれの性質の符号
かを示す。すなわち、状態表示符号はビットストリーム
を構成する符号の形態を区分するための情報である。
ランレングス符号化と(変形された)ハフマン符号化よ
りなされ、ランレングス符号化は連続する0の個数を
“ランレングス(run lengths)" で示してサンプルの数
を減らす。ランレングス符号化により発生する0の個数
である“ランレングス”と0でないサンプルの“大き
さ”または”レベル”は一つの符号語に対応する。例え
ば、任意のデータがa,0,0,b,0,0,0,0,
c,d,0,e・・・(ここで、a,b,c,d,e≠
0)の順に入力される時ランレングス符号化によるデー
タは次の通りである“〔0,a〕,〔2,b〕,〔4,
c〕,〔0,d〕,〔1,e〕・・・”。ここで、
〔0,a〕は0でない一番目のレベル“a”の前には0
が一つもないことを示し、〔2,b〕は0でない二番目
のレベルbの前には0が二つあることを示す。このよう
にランレングス符号化されたデータはハフマンコードテ
ーブルなどにより発生頻度数の高いデータほど短い符号
語が割り当てられ、発生頻度数の低いデータほど長い符
号語が割り当てられる。そして、ランレングスは無限定
長くするのが不向きなので任意のブロック単位に可変長
符号化を行う。可変長符号化されたデータのビットスト
リームには任意の区間の開始を示す符号と終了を示す符
号、ビデオ信号であることを示す符号、ブロックの終端
(End of Block)BODを示す符号、色々の制御符号、
そして状態表示符号などが含まれる。状態表示符号はビ
ットストリームに含まれた各符号がいずれの性質の符号
かを示す。すなわち、状態表示符号はビットストリーム
を構成する符号の形態を区分するための情報である。
【0004】図1は可変長符号化されたデータを復号化
するための従来の可変長復号器を示す。このような図1
の機器はIEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS
FORVIDEO TECHNOLOGY,VOL,1,No.1,March 1991 pp ・147
〜155 のShaw-min Lei及びMing-Ting Sun の"An Entro
py Coding System for Digital HDTV Applications"に
さらに詳しく記載された。従って、本明細書では図1の
機器の動作を簡単に説明する。
するための従来の可変長復号器を示す。このような図1
の機器はIEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS
FORVIDEO TECHNOLOGY,VOL,1,No.1,March 1991 pp ・147
〜155 のShaw-min Lei及びMing-Ting Sun の"An Entro
py Coding System for Digital HDTV Applications"に
さらに詳しく記載された。従って、本明細書では図1の
機器の動作を簡単に説明する。
【0005】可変長符号化されたデータはバッファ(図
示せず)に貯蔵され、バッファは符号語長さ累積部5か
ら読出信号READが印加される毎にNビットデータを
第1レジスタ1に出力する。第1レジスタ1は符号語長
さ累積部5から読出信号READが印加される毎にバッ
ファ(図示せず)から出力するNビットの可変長符号化
されたデータをラッチングする。第2レジスタ2は第1
レジスタ1から出力されたNビットデータをラッチング
する。バレルシフタ(Barrel Shifter) 3は第1及び第
2レジスタ1,2の出力を印加され、符号語長さ累積部
5から出力する累積された符号語長さにより出力する。
示せず)に貯蔵され、バッファは符号語長さ累積部5か
ら読出信号READが印加される毎にNビットデータを
第1レジスタ1に出力する。第1レジスタ1は符号語長
さ累積部5から読出信号READが印加される毎にバッ
ファ(図示せず)から出力するNビットの可変長符号化
されたデータをラッチングする。第2レジスタ2は第1
レジスタ1から出力されたNビットデータをラッチング
する。バレルシフタ(Barrel Shifter) 3は第1及び第
2レジスタ1,2の出力を印加され、符号語長さ累積部
5から出力する累積された符号語長さにより出力する。
【0006】さらに詳しくは、バレルシフタ3は符号語
長さ累積部5からの累積された符号語長さほどシフトさ
れたウィンドウ内に入っているNビットのデータをプロ
グラム可能なロジックアレイ(PLA)4に出力する。
PLA4はバレルシフタ3から出力されるNビットの可
変長符号化されたデータを復号化し、復号化に使われた
ビットの数である符号語長さを符号語長さ累積部5に出
力する。また、PLA4は復号化によるシンボル及びそ
のシンボルの符号長さを出力する。符号語長さ累積部5
はPLA4から印加される符号語長さを貯蔵していた累
積された符号語長さを加えて新たな累積された符号語長
さを生成する。符号語長さ累積部5は新たに生成された
累積された符号語長さがNビットに等しいかそれより大
きい場合読出信号READを発生し、累積された符号語
長さからビット数“N”を引き算してバレルシフタ3に
供給される累積された符号語長さを計算する。しかし、
符号語長さ累積部5は累積された符号語長さがNビット
より少なければ累積された符号語長さをそのままバレル
シフタ3に出力する。バレルシフタ3はレジスタ1,2
から供給される2Nビットのデータのうち符号語長さ累
積部5から供給される累積された符号語長さほどシフト
されたウィンドウ内のデータをPLA4に出力する。こ
のようなバレルシフタ3の動作を含んで図1に関連した
具体的な説明は前述したShaw-min Lei及びMing-Ting Su
n の文献に記載されている。
長さ累積部5からの累積された符号語長さほどシフトさ
れたウィンドウ内に入っているNビットのデータをプロ
グラム可能なロジックアレイ(PLA)4に出力する。
PLA4はバレルシフタ3から出力されるNビットの可
変長符号化されたデータを復号化し、復号化に使われた
ビットの数である符号語長さを符号語長さ累積部5に出
力する。また、PLA4は復号化によるシンボル及びそ
のシンボルの符号長さを出力する。符号語長さ累積部5
はPLA4から印加される符号語長さを貯蔵していた累
積された符号語長さを加えて新たな累積された符号語長
さを生成する。符号語長さ累積部5は新たに生成された
累積された符号語長さがNビットに等しいかそれより大
きい場合読出信号READを発生し、累積された符号語
長さからビット数“N”を引き算してバレルシフタ3に
供給される累積された符号語長さを計算する。しかし、
符号語長さ累積部5は累積された符号語長さがNビット
より少なければ累積された符号語長さをそのままバレル
シフタ3に出力する。バレルシフタ3はレジスタ1,2
から供給される2Nビットのデータのうち符号語長さ累
積部5から供給される累積された符号語長さほどシフト
されたウィンドウ内のデータをPLA4に出力する。こ
のようなバレルシフタ3の動作を含んで図1に関連した
具体的な説明は前述したShaw-min Lei及びMing-Ting Su
n の文献に記載されている。
【0007】一方、1993年9月14日付けにて特許
されたMing-Ting Sun のアメリカ特許5,245,338 である
"High-speed variable-length decoder"にはHD−TV
システムのような高速システムで使える高速可変長復号
器が記載されている。
されたMing-Ting Sun のアメリカ特許5,245,338 である
"High-speed variable-length decoder"にはHD−TV
システムのような高速システムで使える高速可変長復号
器が記載されている。
【0008】
【発明が解決しようとする課題】本発明の目的は前述し
た先行技術とは異なる他の形態の構成で可変長符号化さ
れたデータを復号化する装置を提供する。
た先行技術とは異なる他の形態の構成で可変長符号化さ
れたデータを復号化する装置を提供する。
【0009】
【課題を解決するための手段】前述した目的を達成する
ための本発明の可変長復号器は、一定のクロック率に生
ずるクロックパルスに基づき入力ビットストリーム内の
各可変長符号語を復号化するため、ビットストリーム内
に存する少なくとも最も長い可変長符号語のビット数N
の長さを有するNビットのシーケンス内の一番目のビッ
ト位置で始める一つの可変長符号語に対応するランレン
グスとレベルを生じ、前記ランレングスに一致する個数
のクロックパルスが印加されるまで第2ラン等価信号を
発生し、前記ランレングスに一致する個数のクロックパ
ルスが印加されれば第1ラン等価信号を発生し、発生さ
れた第2ラン等価信号に応じて前記発生されたレベルを
貯蔵し、発生された第1ラン等価信号に応じて前記発生
されたレベルを出力する復号器と、貯蔵していたNビッ
トのシーケンスを前記復号器に供給するように連なり、
前記復号器から第1ラン等価信号が印加される間の各ク
ロックパルスでNビットの入力シーケンスを貯蔵し、第
2ラン等価信号が印加される間の各クロックでは貯蔵さ
れたNビットのシーケンスを保っている第1ビット貯蔵
手段と、前記第1ビット貯蔵手段に供給されるNビット
のシーケンスを印加され、前記復号器から第1ラン等価
信号が印加される間の各クロックパルス毎にNビットシ
ーケンス内の一番目のビット位置で始める一つの可変長
符号語に対応する符号語長さを発生して出力する符号語
長さ発生部と、以前の累積された符号語長さと前記符号
語長さ発生部からの符号語長さを加算し加算による結果
をビット数Nで割り、割った結果による残りの累積され
た符号語長さを出力しその分け前が存すればキャリ信号
を発生して出力する累積演算手段と、入力ビットストリ
ームを貯蔵し、前記累積演算手段からのキャリ信号に応
じて貯蔵されたビットストリーム内の一番目のビット位
置からのNビットのシーケンスを順次に出力するバッフ
ァと、前記累積演算手段から出力するキャリ信号に応答
して前記バッファから出力する少なくとも連続の2Nビ
ットのシーケンスを各クロックパルス毎に貯蔵する第2
ビット貯蔵手段と、前記キャリ信号及び累積された符号
語長さに応答して前記第2ビット貯蔵手段に貯蔵された
少なくとも2Nビットのシーケンスのうち一番目のビッ
ト位置で始めて累積された符号語長さだけシフトされた
ビット位置で始めるNビットのシーケンスを出力する第
1シフタ手段と、前記第1シフタ手段からのNビットの
シーケンスを各クロックパルス毎に貯蔵する第3ビット
貯蔵手段と、前記第1ビット貯蔵手段から供給されるN
ビットのシーケンスを各クロックパルス毎に貯蔵する第
4ビット貯蔵手段と、前記第4ビット貯蔵手段に貯蔵さ
れたNビットのシーケンスが前記第3ビット貯蔵手段に
貯蔵されたNビットのシーケンスより先立つように構成
された2Nビットのシーケンスのうち一番目のビット位
置から前記符号語長さ発生部からの符号語長さほどシフ
トされたビット位置に一番目のビットを有するNビット
のシーケンスを前記第1ビット貯蔵手段と前記第4ビッ
ト貯蔵手段及び前記符号語長さ発生部に出力する第2シ
フタ手段を含む。
ための本発明の可変長復号器は、一定のクロック率に生
ずるクロックパルスに基づき入力ビットストリーム内の
各可変長符号語を復号化するため、ビットストリーム内
に存する少なくとも最も長い可変長符号語のビット数N
の長さを有するNビットのシーケンス内の一番目のビッ
ト位置で始める一つの可変長符号語に対応するランレン
グスとレベルを生じ、前記ランレングスに一致する個数
のクロックパルスが印加されるまで第2ラン等価信号を
発生し、前記ランレングスに一致する個数のクロックパ
ルスが印加されれば第1ラン等価信号を発生し、発生さ
れた第2ラン等価信号に応じて前記発生されたレベルを
貯蔵し、発生された第1ラン等価信号に応じて前記発生
されたレベルを出力する復号器と、貯蔵していたNビッ
トのシーケンスを前記復号器に供給するように連なり、
前記復号器から第1ラン等価信号が印加される間の各ク
ロックパルスでNビットの入力シーケンスを貯蔵し、第
2ラン等価信号が印加される間の各クロックでは貯蔵さ
れたNビットのシーケンスを保っている第1ビット貯蔵
手段と、前記第1ビット貯蔵手段に供給されるNビット
のシーケンスを印加され、前記復号器から第1ラン等価
信号が印加される間の各クロックパルス毎にNビットシ
ーケンス内の一番目のビット位置で始める一つの可変長
符号語に対応する符号語長さを発生して出力する符号語
長さ発生部と、以前の累積された符号語長さと前記符号
語長さ発生部からの符号語長さを加算し加算による結果
をビット数Nで割り、割った結果による残りの累積され
た符号語長さを出力しその分け前が存すればキャリ信号
を発生して出力する累積演算手段と、入力ビットストリ
ームを貯蔵し、前記累積演算手段からのキャリ信号に応
じて貯蔵されたビットストリーム内の一番目のビット位
置からのNビットのシーケンスを順次に出力するバッフ
ァと、前記累積演算手段から出力するキャリ信号に応答
して前記バッファから出力する少なくとも連続の2Nビ
ットのシーケンスを各クロックパルス毎に貯蔵する第2
ビット貯蔵手段と、前記キャリ信号及び累積された符号
語長さに応答して前記第2ビット貯蔵手段に貯蔵された
少なくとも2Nビットのシーケンスのうち一番目のビッ
ト位置で始めて累積された符号語長さだけシフトされた
ビット位置で始めるNビットのシーケンスを出力する第
1シフタ手段と、前記第1シフタ手段からのNビットの
シーケンスを各クロックパルス毎に貯蔵する第3ビット
貯蔵手段と、前記第1ビット貯蔵手段から供給されるN
ビットのシーケンスを各クロックパルス毎に貯蔵する第
4ビット貯蔵手段と、前記第4ビット貯蔵手段に貯蔵さ
れたNビットのシーケンスが前記第3ビット貯蔵手段に
貯蔵されたNビットのシーケンスより先立つように構成
された2Nビットのシーケンスのうち一番目のビット位
置から前記符号語長さ発生部からの符号語長さほどシフ
トされたビット位置に一番目のビットを有するNビット
のシーケンスを前記第1ビット貯蔵手段と前記第4ビッ
ト貯蔵手段及び前記符号語長さ発生部に出力する第2シ
フタ手段を含む。
【0010】
【実施例】以下、添付した図2,図3及び図4(A)な
いし(J)に基づき本発明の望ましい実施例を詳しく説
明する。図2及び図3は本発明の望ましい一実施例によ
る可変長復号器を示したブロック図である。
いし(J)に基づき本発明の望ましい実施例を詳しく説
明する。図2及び図3は本発明の望ましい一実施例によ
る可変長復号器を示したブロック図である。
【0011】図2及び図3の可変長復号器は可変長符号
化されたデータである可変長符号語を符号化する前の状
態に復号化する。さらに詳しくは、図2及び図3の可変
長復号器は映像信号の可変長符号化による符号語からラ
ンレングスだけ遅延されたレベルを発生する。従って、
図2及び図3の可変長復号器の出力は逆変換符号化に直
ちに使えるデータの形態となる。
化されたデータである可変長符号語を符号化する前の状
態に復号化する。さらに詳しくは、図2及び図3の可変
長復号器は映像信号の可変長符号化による符号語からラ
ンレングスだけ遅延されたレベルを発生する。従って、
図2及び図3の可変長復号器の出力は逆変換符号化に直
ちに使えるデータの形態となる。
【0012】可変長符号語は直列または並列ビットスト
リーム形態にFIFOメモリ11に入力する。FIFO
メモリ11は入力する可変長符号語を貯蔵し、インバー
タ112からキャリ信号“0”が印加される毎に貯蔵し
ているデータのうち最初に入力されたNビットデータを
ラッチ13に出力する。FIFOメモリ11は直列また
は並列ビットストリーム形態に入力されるビットのうち
Nビットずつを並列形態のシーケンスに出力するのでF
IFOメモリ11から出力するNビットデータのうち最
上位ビットは直列ビットストリーム上での同一なNビッ
トデータのうち最も先立つビットとなる。ここで、ビッ
ト数“N”は可変長符号語の有し得る最も長いビット数
である。従って、Nビットシーケンス内には一つの可変
長符号語のみ入っていたり二つの可変長符号語が入って
いたりする。クロックパルスが入力されるとラッチ13
はFIFOメモリ11から出力されるNビットシーケン
スを、ラッチ14はラッチ13からのデータを、そして
ラッチ15はラッチ13から供給されるデータを個別に
ラッチングする。このラッチ13,14,15は供給さ
れたNビットシーケンスをキャリ信号が“1”の間に印
加されるクロックパルスによりラッチングする。第1マ
ルチプレクサ16はキャリ信号が“1”ならラッチ13
の出力を選択しキャリ信号が“0”ならラッチ14の出
力を選択してバレルシフタ18に供給する。第2マルチ
プレクサ17はキャリ信号が“1”ならラッチ14の出
力を選択し、キャリ信号が“0”ならラッチ15の出力
を選択してバレルシフタ18に供給する。バレルシフタ
18はマルチプレクサ16,17を通じて供給される2
Nビットのシーケンスの中で累積された符号語長さAC
Lに当たるビット数ほどシフトされたウィンドウ内のN
ビットのデータをラッチ21に出力する。ここで、ウィ
ンドウのシフティングはマルチプレクサ17から印加さ
れるNビットシーケンスの一番目のビットから累積され
た符号語長さACLほどシフトされる。例えば、累積符
号語長さACLが“m”の場合、バレルシフタ18はマ
ルチプレクサ17から印加されるNビットシーケンス内
の一番目のビットからm個のビットを除いた残りのN−
m個のビットとマルチプレクサ16から印加されるNビ
ットシーケンス内の一番目のビットからm個のビットを
ラッチ21に出力する。
リーム形態にFIFOメモリ11に入力する。FIFO
メモリ11は入力する可変長符号語を貯蔵し、インバー
タ112からキャリ信号“0”が印加される毎に貯蔵し
ているデータのうち最初に入力されたNビットデータを
ラッチ13に出力する。FIFOメモリ11は直列また
は並列ビットストリーム形態に入力されるビットのうち
Nビットずつを並列形態のシーケンスに出力するのでF
IFOメモリ11から出力するNビットデータのうち最
上位ビットは直列ビットストリーム上での同一なNビッ
トデータのうち最も先立つビットとなる。ここで、ビッ
ト数“N”は可変長符号語の有し得る最も長いビット数
である。従って、Nビットシーケンス内には一つの可変
長符号語のみ入っていたり二つの可変長符号語が入って
いたりする。クロックパルスが入力されるとラッチ13
はFIFOメモリ11から出力されるNビットシーケン
スを、ラッチ14はラッチ13からのデータを、そして
ラッチ15はラッチ13から供給されるデータを個別に
ラッチングする。このラッチ13,14,15は供給さ
れたNビットシーケンスをキャリ信号が“1”の間に印
加されるクロックパルスによりラッチングする。第1マ
ルチプレクサ16はキャリ信号が“1”ならラッチ13
の出力を選択しキャリ信号が“0”ならラッチ14の出
力を選択してバレルシフタ18に供給する。第2マルチ
プレクサ17はキャリ信号が“1”ならラッチ14の出
力を選択し、キャリ信号が“0”ならラッチ15の出力
を選択してバレルシフタ18に供給する。バレルシフタ
18はマルチプレクサ16,17を通じて供給される2
Nビットのシーケンスの中で累積された符号語長さAC
Lに当たるビット数ほどシフトされたウィンドウ内のN
ビットのデータをラッチ21に出力する。ここで、ウィ
ンドウのシフティングはマルチプレクサ17から印加さ
れるNビットシーケンスの一番目のビットから累積され
た符号語長さACLほどシフトされる。例えば、累積符
号語長さACLが“m”の場合、バレルシフタ18はマ
ルチプレクサ17から印加されるNビットシーケンス内
の一番目のビットからm個のビットを除いた残りのN−
m個のビットとマルチプレクサ16から印加されるNビ
ットシーケンス内の一番目のビットからm個のビットを
ラッチ21に出力する。
【0013】ラッチ21はクロックパルスが印加される
毎にバレルシフタ18から供給されるデータをラッチン
グする。ラッチ22は前述したバレルシフタ18と同一
に動作するバレルシフタ23から供給されるデータをク
ロックが印加される毎にラッチングする。バレルシフタ
23はラッチ21,22から供給される2Nビットシー
ケンスのうち符号語長さCLほどシフトされたウィンド
ウ内に入っているNビットシーケンスを符号語長さテー
ブル24及びラッチ41に出力する。
毎にバレルシフタ18から供給されるデータをラッチン
グする。ラッチ22は前述したバレルシフタ18と同一
に動作するバレルシフタ23から供給されるデータをク
ロックが印加される毎にラッチングする。バレルシフタ
23はラッチ21,22から供給される2Nビットシー
ケンスのうち符号語長さCLほどシフトされたウィンド
ウ内に入っているNビットシーケンスを符号語長さテー
ブル24及びラッチ41に出力する。
【0014】符号語長さテーブル24は状態信号の値に
よりバレルシフタ23から供給されるNビットシーケン
ス内に入っている一番目の可変長符号語の長さと状態信
号の値に対応する符号語長さのうち一つをANDゲート
25に出力する。本発明の一実施例で使われた状態信号
は4ビットのデータであり、符号語長さテーブル24は
状態信号の値が“0”なら符号語長さ“0”を、状態信
号の値が“1”から“14”の間の値の場合、バレルシ
フタ23の出力データから得られた符号語長さを、そし
て状態信号の値が“15”の場合は符号語長さ“N”を
出力するように設計される。状態信号の値“1”ないし
“14”は多数個の符号語長さテーブルを使用する場合
にそれらを区分するために使われる。
よりバレルシフタ23から供給されるNビットシーケン
ス内に入っている一番目の可変長符号語の長さと状態信
号の値に対応する符号語長さのうち一つをANDゲート
25に出力する。本発明の一実施例で使われた状態信号
は4ビットのデータであり、符号語長さテーブル24は
状態信号の値が“0”なら符号語長さ“0”を、状態信
号の値が“1”から“14”の間の値の場合、バレルシ
フタ23の出力データから得られた符号語長さを、そし
て状態信号の値が“15”の場合は符号語長さ“N”を
出力するように設計される。状態信号の値“1”ないし
“14”は多数個の符号語長さテーブルを使用する場合
にそれらを区分するために使われる。
【0015】このような状態信号は初期化区間、即ち図
2の装置が可変長符号語から得られる符号化長さとラン
レングスに基づき正常に動作する前の5クロック区間の
間には外部機器(図示せず)から供給される。そして、
図2の装置が正常に動作する間の状態信号は符号語長さ
テーブル24から得られた符号語長さを用いたり、初期
化区間と同様に外部機構から供給されうる。
2の装置が可変長符号語から得られる符号化長さとラン
レングスに基づき正常に動作する前の5クロック区間の
間には外部機器(図示せず)から供給される。そして、
図2の装置が正常に動作する間の状態信号は符号語長さ
テーブル24から得られた符号語長さを用いたり、初期
化区間と同様に外部機構から供給されうる。
【0016】ANDゲート25は比較器45からラン等
価信号“1”が印加される間は符号語長さテーブル24
からの符号語長さをラッチ26に供給し、ラン等価信号
“0”が印加される間は値“0”をラッチ26に供給す
る。ラッチ26はANDゲート25から供給されるデー
タをクロックパルスによりラッチングする。バレルシフ
タ23はラッチ26からの符号語長さによりデータ出力
を決定するウィンドウをシフトさせる。
価信号“1”が印加される間は符号語長さテーブル24
からの符号語長さをラッチ26に供給し、ラン等価信号
“0”が印加される間は値“0”をラッチ26に供給す
る。ラッチ26はANDゲート25から供給されるデー
タをクロックパルスによりラッチングする。バレルシフ
タ23はラッチ26からの符号語長さによりデータ出力
を決定するウィンドウをシフトさせる。
【0017】ラッチ26に貯蔵された符号語長さは累積
演算器32に供給され、ラッチ31は累積演算器32か
ら出力される累積された符号語長さをクロックパルスに
よりラッチングする。累積演算器32はラッチ26から
供給される符号語長さをラッチ31から供給される累積
された符号語長さに加算する。そして、累積演算器32
は加算による結果値を“モジュロ(modulo) −N”演算
してその分け前をキャリ信号に、その残りを累積された
符号語長さに出力する。即ち、累積演算器32は新たに
得られた累積された符号語長さが“N”に等しいかそれ
より大きい場合キャリ信号“1”とモジュロ−N演算に
よる残りである累積された符号語長さを出力し、新たに
得られた累積された符号語長さが“N”より少なければ
キャリ信号“0”とモジュロ−N演算による残りである
累積された符号語長さを出力する。累積演算器32から
出力される累積された符号語長さはラッチ31とバレル
シフタ18に供給され、キャリ信号はインバータ12、
ラッチ13,14,15及びマルチプレクサ16,17
に供給される。一方、ラッチ22,26,31はインバ
ータ6を通じてそれぞれのローエッジトリガー型のクリ
ア端に印加される初期化信号によりクリアされる。
演算器32に供給され、ラッチ31は累積演算器32か
ら出力される累積された符号語長さをクロックパルスに
よりラッチングする。累積演算器32はラッチ26から
供給される符号語長さをラッチ31から供給される累積
された符号語長さに加算する。そして、累積演算器32
は加算による結果値を“モジュロ(modulo) −N”演算
してその分け前をキャリ信号に、その残りを累積された
符号語長さに出力する。即ち、累積演算器32は新たに
得られた累積された符号語長さが“N”に等しいかそれ
より大きい場合キャリ信号“1”とモジュロ−N演算に
よる残りである累積された符号語長さを出力し、新たに
得られた累積された符号語長さが“N”より少なければ
キャリ信号“0”とモジュロ−N演算による残りである
累積された符号語長さを出力する。累積演算器32から
出力される累積された符号語長さはラッチ31とバレル
シフタ18に供給され、キャリ信号はインバータ12、
ラッチ13,14,15及びマルチプレクサ16,17
に供給される。一方、ラッチ22,26,31はインバ
ータ6を通じてそれぞれのローエッジトリガー型のクリ
ア端に印加される初期化信号によりクリアされる。
【0018】ラッチ41は比較器45から印加されるラ
ン等価信号に応じてイネーブルされ、クロックパルスが
印加されるとバレルシフタ23から供給されるNビット
シーケンスをラッチングする。即ち、ラッチ41はラン
等価信号が“1”の間にバレルシフタ23からのNビッ
トシーケンスをクロックパルスが印加される時ラッチす
る。レベルテーブル42はラッチ41から供給されるN
ビットシーケンス内に入っている一番目の可変長符号語
に対応するレベルを出力する。このレベルはラッチ46
に供給され、クロックパルスが印加される時ラッチ46
にラッチングされたレベルはラッチ48に供給される。
ン等価信号に応じてイネーブルされ、クロックパルスが
印加されるとバレルシフタ23から供給されるNビット
シーケンスをラッチングする。即ち、ラッチ41はラン
等価信号が“1”の間にバレルシフタ23からのNビッ
トシーケンスをクロックパルスが印加される時ラッチす
る。レベルテーブル42はラッチ41から供給されるN
ビットシーケンス内に入っている一番目の可変長符号語
に対応するレベルを出力する。このレベルはラッチ46
に供給され、クロックパルスが印加される時ラッチ46
にラッチングされたレベルはラッチ48に供給される。
【0019】一方、ランテーブル43はラッチ41から
供給されるNビットシーケンス内の一番目の可変長符号
語に対応するランレングスを出力する。比較器45はラ
ンテーブル43からのランレングスとカウンター44か
らのカウントされた値を出力する。比較器45はランレ
ングスとカウントされた値が一致すればラン等価信号
“1”を出力し、一致しなければラン等価信号“0”を
出力する。比較器45の出力であるラン等価信号はラッ
チ41,47とゲート回路52及びANDゲートに供給
される。ラッチ47は比較器45からのラン等価信号を
クロックパルスに応じてラッチングし、ラッチ47の出
力はラッチ48のクリア信号として用いられる。従っ
て、クロックが印加される時ラッチ48はラッチ47か
ら“0”が印加されれば“0”を出力し、ラッチ47か
ら“1”が印加されればラッチ46から供給されるレベ
ルをラッチングする。
供給されるNビットシーケンス内の一番目の可変長符号
語に対応するランレングスを出力する。比較器45はラ
ンテーブル43からのランレングスとカウンター44か
らのカウントされた値を出力する。比較器45はランレ
ングスとカウントされた値が一致すればラン等価信号
“1”を出力し、一致しなければラン等価信号“0”を
出力する。比較器45の出力であるラン等価信号はラッ
チ41,47とゲート回路52及びANDゲートに供給
される。ラッチ47は比較器45からのラン等価信号を
クロックパルスに応じてラッチングし、ラッチ47の出
力はラッチ48のクリア信号として用いられる。従っ
て、クロックが印加される時ラッチ48はラッチ47か
ら“0”が印加されれば“0”を出力し、ラッチ47か
ら“1”が印加されればラッチ46から供給されるレベ
ルをラッチングする。
【0020】比較器51は状態信号とブロック終端信号
EODを印加され比較し、その比較結果をゲート回路5
2に出力する。即ち、比較器51はブロック終端信号E
OBと状態信号が同一な信号なら“1”を出力し、同一
でなければ“0”を出力する。比較器51の出力により
新たなブロックに対する可変長復号化が正常になされ得
る。ゲート回路52はラン等価信号の反転された信号と
比較器51の出力の反転された信号及び初期化信号を印
加され論理積してカウンター44に出力する。カウンタ
ー44はクロックパルスをカウントする増加カウンター
であって、ゲート回路52の出力信号をクリア信号に印
加されるように設計される。従って、カウンター44は
ランレングスとカウント値が一致する時比較器45から
発生するラン等価信号“1”によりクリアされる。この
ようなカウンター44はカウントされた値がランレング
スと一致する時までクロックパルスをカウントする。
EODを印加され比較し、その比較結果をゲート回路5
2に出力する。即ち、比較器51はブロック終端信号E
OBと状態信号が同一な信号なら“1”を出力し、同一
でなければ“0”を出力する。比較器51の出力により
新たなブロックに対する可変長復号化が正常になされ得
る。ゲート回路52はラン等価信号の反転された信号と
比較器51の出力の反転された信号及び初期化信号を印
加され論理積してカウンター44に出力する。カウンタ
ー44はクロックパルスをカウントする増加カウンター
であって、ゲート回路52の出力信号をクリア信号に印
加されるように設計される。従って、カウンター44は
ランレングスとカウント値が一致する時比較器45から
発生するラン等価信号“1”によりクリアされる。この
ようなカウンター44はカウントされた値がランレング
スと一致する時までクロックパルスをカウントする。
【0021】前述した構成を有する図2,図3の装置の
動作を図4(A)ないし(J)に基づき説明する。初期
化信号(図4(B))は一番目のクロックパルスCLK
1が印加される前にハイレベルを有し、状態信号(図4
(C))の値は一番目のクロックパルスCLK1から四
番目のクロックパルスCLK4が印加される間は“1
5”、五番目のクロックパルスCLK5が印加される時
は“0”、そして六番目のクロックパルスCLK6以後
はバレルシフタ23の出力によりその値が可変される。
説明の便宜のためにFIFOメモリ11は累積演算器3
2により発生されるキャリ信号が“1”になる毎にF
1,F2,F3,F4・・・の順にNビットのデータを
ぞれぞれ出力することと定める。
動作を図4(A)ないし(J)に基づき説明する。初期
化信号(図4(B))は一番目のクロックパルスCLK
1が印加される前にハイレベルを有し、状態信号(図4
(C))の値は一番目のクロックパルスCLK1から四
番目のクロックパルスCLK4が印加される間は“1
5”、五番目のクロックパルスCLK5が印加される時
は“0”、そして六番目のクロックパルスCLK6以後
はバレルシフタ23の出力によりその値が可変される。
説明の便宜のためにFIFOメモリ11は累積演算器3
2により発生されるキャリ信号が“1”になる毎にF
1,F2,F3,F4・・・の順にNビットのデータを
ぞれぞれ出力することと定める。
【0022】一番目のクロックパルスCLK1が印加さ
れる前に直列ビットストリーム形態の可変長符号語はF
IFOメモリ11に入力され貯蔵され、初期化信号(図
4(B))はインバータ6を通じて図2の装置に印加さ
れる。ラッチ22,26,31は初期化信号に応じてク
リアされ、ゲート回路52は初期化信号のハイレベル区
間の間“0”を出力する。カウンター44はゲート回路
52からの信号“0”に応じてクリアされる。
れる前に直列ビットストリーム形態の可変長符号語はF
IFOメモリ11に入力され貯蔵され、初期化信号(図
4(B))はインバータ6を通じて図2の装置に印加さ
れる。ラッチ22,26,31は初期化信号に応じてク
リアされ、ゲート回路52は初期化信号のハイレベル区
間の間“0”を出力する。カウンター44はゲート回路
52からの信号“0”に応じてクリアされる。
【0023】従って、ラッチ26は図4(D)に示した
通り符号語長さ“0”を出力する。ラッチ26の出力
“0”は累積演算器32に出力され、累積演算器32は
初期化信号に応じてクリアされたラッチ31の出力とラ
ッチ26の出力を加算してからモジュロ−N演算を行
う。この場合、ラッチ31の出力は“0”なので累積演
算器32はキャリ信号“0”と累積された符号語長さ
“0”を出力する。FIFOメモリ11とラッチ13,
14,15はキャリ信号“0”により動作しなくなる。
通り符号語長さ“0”を出力する。ラッチ26の出力
“0”は累積演算器32に出力され、累積演算器32は
初期化信号に応じてクリアされたラッチ31の出力とラ
ッチ26の出力を加算してからモジュロ−N演算を行
う。この場合、ラッチ31の出力は“0”なので累積演
算器32はキャリ信号“0”と累積された符号語長さ
“0”を出力する。FIFOメモリ11とラッチ13,
14,15はキャリ信号“0”により動作しなくなる。
【0024】一番目のクロックパルスが印加される以前
のラッチ26,13,14,15,21,22及び41
の出力は図4(D)ないし(J)に示した通り、その値
が全部“0”である。一方、比較器45はラン等価信号
“1”を出力し、このラン等価信号“1”はANDゲー
ト25に印加される。この際の状態信号は図4(C)に
示した通りその値“15”を有する。そして、符号語長
さテーブル24は状態信号“15”に応答して符号語長
さ“N”をANDゲート25に出力する。ANDゲート
25は比較器45からのラン等価信号が1なので符号語
長さテーブル24から出力する符号語長さ“N”をラッ
チ26に出力する。
のラッチ26,13,14,15,21,22及び41
の出力は図4(D)ないし(J)に示した通り、その値
が全部“0”である。一方、比較器45はラン等価信号
“1”を出力し、このラン等価信号“1”はANDゲー
ト25に印加される。この際の状態信号は図4(C)に
示した通りその値“15”を有する。そして、符号語長
さテーブル24は状態信号“15”に応答して符号語長
さ“N”をANDゲート25に出力する。ANDゲート
25は比較器45からのラン等価信号が1なので符号語
長さテーブル24から出力する符号語長さ“N”をラッ
チ26に出力する。
【0025】一番目のクロックパルスCLK1が印加さ
れればラッチ26はANDゲート25からの符号語長さ
“N”をラッチングする。累積演算器32はラッチ31
からの出力“0”にラッチ26からの出力“N”を加算
してからその結果値“N”のモジュロ−N演算によるキ
ャリ信号“1”と累積された符号語長さ“0”を出力す
る。FIFOメモリ11はインバータ12により反転さ
れたキャリ信号に応じて貯蔵していたデータのうち最先
に入力されたNビットデータ“F1”をラッチ13に出
力する。一番目のクロックパルスCLK1が現れた以後
にラッチ13,14,15,21,22及び41のそれ
ぞれにラッチングされるデータは図4(E)ないし図4
(J)のそれぞれに示した通り“0”である。一方、比
較器45はランテーブル43からのランレングスが供給
されないのでラン等価信号“1”を出力する。ラン等価
信号“1”はANDゲート25に供給され、ANDゲー
ト25が符号語長さテーブル24からの出力をラッチ2
6に供給し得るようにする。
れればラッチ26はANDゲート25からの符号語長さ
“N”をラッチングする。累積演算器32はラッチ31
からの出力“0”にラッチ26からの出力“N”を加算
してからその結果値“N”のモジュロ−N演算によるキ
ャリ信号“1”と累積された符号語長さ“0”を出力す
る。FIFOメモリ11はインバータ12により反転さ
れたキャリ信号に応じて貯蔵していたデータのうち最先
に入力されたNビットデータ“F1”をラッチ13に出
力する。一番目のクロックパルスCLK1が現れた以後
にラッチ13,14,15,21,22及び41のそれ
ぞれにラッチングされるデータは図4(E)ないし図4
(J)のそれぞれに示した通り“0”である。一方、比
較器45はランテーブル43からのランレングスが供給
されないのでラン等価信号“1”を出力する。ラン等価
信号“1”はANDゲート25に供給され、ANDゲー
ト25が符号語長さテーブル24からの出力をラッチ2
6に供給し得るようにする。
【0026】かかる方式で図2,図3の装置が二番目の
クロックCLK2及び三番目のクロックCLK3につい
て動作した後、四番目のクロックCLK4が印加されれ
ばラッチ21はバレルシフタ18から出力されたデータ
“F1”をラッチングする。ラッチ15はラッチ14か
らのデータ“F1”を、ラッチ14はラッチ13からの
データ“F2”を、そしてラッチ13はFIFOメモリ
11から出力されたデータ“F3”をそれぞれラッチン
グする。この際、ラッチ26はANDゲート25の出力
“N”をラッチングするので、バレルシフタ23はラッ
チ26からの符号語長さ“N”ほどシフトされたウィン
ドウ内のNビットシーケンス、即ちラッチ21からのデ
ータ“F1”を符号語長さテーブル24とラッチ22及
び41に出力する。
クロックCLK2及び三番目のクロックCLK3につい
て動作した後、四番目のクロックCLK4が印加されれ
ばラッチ21はバレルシフタ18から出力されたデータ
“F1”をラッチングする。ラッチ15はラッチ14か
らのデータ“F1”を、ラッチ14はラッチ13からの
データ“F2”を、そしてラッチ13はFIFOメモリ
11から出力されたデータ“F3”をそれぞれラッチン
グする。この際、ラッチ26はANDゲート25の出力
“N”をラッチングするので、バレルシフタ23はラッ
チ26からの符号語長さ“N”ほどシフトされたウィン
ドウ内のNビットシーケンス、即ちラッチ21からのデ
ータ“F1”を符号語長さテーブル24とラッチ22及
び41に出力する。
【0027】一方、累積演算器32はラッチ26の出力
“N”とラッチ31の出力“0”によるキャリ信号
“1”と累積された符号語長さ“0”を出力する。FI
FOメモリ11は累積演算器32からのキャリ信号
“1”に応答してその次のNビットデータ“F4”を出
力する。マルチプレクサ16はキャリ信号“1”に応答
してラッチ13からのデータ“F3”をバレルシフタ1
8に供給し、マルチプレクサ17はラッチ14からのデ
ータ“F2”をバレルシフタ18に供給する。バレルシ
フタ18は累積演算器32からの累積された符号語長さ
“0”に応答してマルチプレクサ17から供給されるデ
ータ“F2”をラッチ21に出力する。符号語長さテー
ブル24は四番目のクロックCLK4が印加される時の
状態信号の値“0”による符号語長さ“0”をANDゲ
ート25に出力し、この際のラン等価信号“1”により
ANDゲート25は符号語長さ“0”をラッチ26に出
力する。
“N”とラッチ31の出力“0”によるキャリ信号
“1”と累積された符号語長さ“0”を出力する。FI
FOメモリ11は累積演算器32からのキャリ信号
“1”に応答してその次のNビットデータ“F4”を出
力する。マルチプレクサ16はキャリ信号“1”に応答
してラッチ13からのデータ“F3”をバレルシフタ1
8に供給し、マルチプレクサ17はラッチ14からのデ
ータ“F2”をバレルシフタ18に供給する。バレルシ
フタ18は累積演算器32からの累積された符号語長さ
“0”に応答してマルチプレクサ17から供給されるデ
ータ“F2”をラッチ21に出力する。符号語長さテー
ブル24は四番目のクロックCLK4が印加される時の
状態信号の値“0”による符号語長さ“0”をANDゲ
ート25に出力し、この際のラン等価信号“1”により
ANDゲート25は符号語長さ“0”をラッチ26に出
力する。
【0028】五番目のクロックCLK5が印加されれ
ば、ラッチ41はバレルシフタ23から供給されたデー
タ“F1”をラッチングする。レベルテーブル42はN
ビットシーケンス“F1”に入っている一番目の可変長
符号語に対応するレベルを出力する。ランテーブル43
はラッチ41からのデータ“F1”を印加されレベルテ
ーブル42から出力されるレベルに応ずるランレングス
を比較器45に出力する。比較器45はランレングスと
カウンター44の出力“0”を比較し、二つの値が同一
ならラン等価信号“1”を、そして二つの値が相異なる
とラン等価信号“0”を出力する。本発明の一実施例で
はレベルテーブル42から最初に出力されたレベルに対
応するランレングスを“0”と定める。従って、比較器
45はラン等価信号“1”を出力する。ラン等価信号
“1”はラッチ41,47、ゲート回路52及びAND
ゲート25にそれぞれ供給される。
ば、ラッチ41はバレルシフタ23から供給されたデー
タ“F1”をラッチングする。レベルテーブル42はN
ビットシーケンス“F1”に入っている一番目の可変長
符号語に対応するレベルを出力する。ランテーブル43
はラッチ41からのデータ“F1”を印加されレベルテ
ーブル42から出力されるレベルに応ずるランレングス
を比較器45に出力する。比較器45はランレングスと
カウンター44の出力“0”を比較し、二つの値が同一
ならラン等価信号“1”を、そして二つの値が相異なる
とラン等価信号“0”を出力する。本発明の一実施例で
はレベルテーブル42から最初に出力されたレベルに対
応するランレングスを“0”と定める。従って、比較器
45はラン等価信号“1”を出力する。ラン等価信号
“1”はラッチ41,47、ゲート回路52及びAND
ゲート25にそれぞれ供給される。
【0029】一方、ラッチ22は四番目のクロックCL
K4によりバレルシフタ23から出力されたデータ“F
1”を、ラッチ21はバレルシフタ18からのデータ
“F2”をそれぞれラッチングする。ラッチ15はラッ
チ14からのデータ“F2”を、ラッチ14はラッチ1
3からのデータ“F3”を、そしてラッチ13はFIF
Oメモリ11から出力されたデータ“F4”をそれぞれ
ラッチングする。この際、ラッチ26はANDゲート2
5から出力された符号語長さ“0”をラッチングするの
で、バレルシフタ23はラッチ26からの出力“0”に
応答してラッチ22からのデータ“F1”をラッチ22
及び41と符号語長さテーブル24に出力する。この際
の状態信号は図4(C)に示した通り、符号語長さテー
ブル24がバレルシフタ23から印加されるデータ“F
1”に入っている一番目の可変長符号語に対応する符号
語長さ“X1”を出力する。従って、符号語長さテーブ
ル24はデータ“F1”に入っている最初の可変長符号
語に対応する符号語長さ“X1”を出力する。ANDゲ
ート25は比較器45から印加されるラン等価信号
“1”により符号語長さテーブル24からの符号語長さ
“X1”をラッチ26に出力する。
K4によりバレルシフタ23から出力されたデータ“F
1”を、ラッチ21はバレルシフタ18からのデータ
“F2”をそれぞれラッチングする。ラッチ15はラッ
チ14からのデータ“F2”を、ラッチ14はラッチ1
3からのデータ“F3”を、そしてラッチ13はFIF
Oメモリ11から出力されたデータ“F4”をそれぞれ
ラッチングする。この際、ラッチ26はANDゲート2
5から出力された符号語長さ“0”をラッチングするの
で、バレルシフタ23はラッチ26からの出力“0”に
応答してラッチ22からのデータ“F1”をラッチ22
及び41と符号語長さテーブル24に出力する。この際
の状態信号は図4(C)に示した通り、符号語長さテー
ブル24がバレルシフタ23から印加されるデータ“F
1”に入っている一番目の可変長符号語に対応する符号
語長さ“X1”を出力する。従って、符号語長さテーブ
ル24はデータ“F1”に入っている最初の可変長符号
語に対応する符号語長さ“X1”を出力する。ANDゲ
ート25は比較器45から印加されるラン等価信号
“1”により符号語長さテーブル24からの符号語長さ
“X1”をラッチ26に出力する。
【0030】累積演算器32は四番目のクロックCLK
4によるラッチ26の出力“0”とラッチ31の出力
“0”に対して加算及びモジュロ−N演算を行いその結
果によるキャリ信号“0”と累積された符号語長さ
“0”を出力する。従って、FIFOメモリ11はキャ
リ信号“0”に応答してデータ出力をしない。そして、
キャリ信号“0”に応答してマルチプレクサ16はラッ
チ14の出力“F3”を、マルチプレクサ17はラッチ
15の出力“F2”をそれぞれバレルシフタ18に伝達
する。バレルシフタ18は累積された符号語長さ“0”
に応答してラッチ15からのデータ“F2”をラッチ2
1に出力する。
4によるラッチ26の出力“0”とラッチ31の出力
“0”に対して加算及びモジュロ−N演算を行いその結
果によるキャリ信号“0”と累積された符号語長さ
“0”を出力する。従って、FIFOメモリ11はキャ
リ信号“0”に応答してデータ出力をしない。そして、
キャリ信号“0”に応答してマルチプレクサ16はラッ
チ14の出力“F3”を、マルチプレクサ17はラッチ
15の出力“F2”をそれぞれバレルシフタ18に伝達
する。バレルシフタ18は累積された符号語長さ“0”
に応答してラッチ15からのデータ“F2”をラッチ2
1に出力する。
【0031】六番目のクロックCLK6が印加されれ
ば、ラッチ46はレベルテーブル42から出力されたレ
ベルを、ラッチ47は比較器45からのラン等価信号
“1”をそれぞれラッチングする。ラッチ41はラン等
価信号“1”に応答してバレルシフタ23から供給され
たデータ“F1”をラッチングする。レベルテーブル4
2はデータ“F1”に入っている可変長符号語に対応す
るレベルを出力する。ランテーブル43はラッチ41か
らのデータ“F1”を印加されレベルテーブル42から
出力されるレベルに対応するランレングスを比較器45
に出力する。比較器45はカウンター44の出力“0”
とランレングスを比較してその結果によるラン等価信号
“1”を出力する。ラン等価信号“1”はラッチ41,
47、ゲート回路52及びANDゲート25にそれぞれ
供給される。
ば、ラッチ46はレベルテーブル42から出力されたレ
ベルを、ラッチ47は比較器45からのラン等価信号
“1”をそれぞれラッチングする。ラッチ41はラン等
価信号“1”に応答してバレルシフタ23から供給され
たデータ“F1”をラッチングする。レベルテーブル4
2はデータ“F1”に入っている可変長符号語に対応す
るレベルを出力する。ランテーブル43はラッチ41か
らのデータ“F1”を印加されレベルテーブル42から
出力されるレベルに対応するランレングスを比較器45
に出力する。比較器45はカウンター44の出力“0”
とランレングスを比較してその結果によるラン等価信号
“1”を出力する。ラン等価信号“1”はラッチ41,
47、ゲート回路52及びANDゲート25にそれぞれ
供給される。
【0032】一方、ラッチ22は五番目のクロックCL
K5によりバレルシフタ23から出力されたデータ“F
1”を、ラッチ21はバレルシフタ18からのデータ
“F2”をそれぞれラッチングする。また、ラッチ15
はデータ“F2”を、ラッチ14はデータ“F3”を、
ラッチ13はデータ“F4”をそのまま有している。そ
して、FIFOメモリ11はデータを出力しない。これ
は六番目のクロックCLK6が印加される時のキャリ信
号の値が“0”になるからである。ラッチ26は五番目
のクロックCLK5によるANDゲート25の出力“X
1”をラッチングするのでバレルシフタ23はラッチ2
6からの出力“X1”に応答してウィンドウを“X1”
ビットほど移動させ、移動されたウィンドウ内のNビッ
トデータをラッチ22及び41と符号語長さテーブル2
4に出力する。従って、この場合のバレルシフタ23の
出力はFIFOメモリ11に印加されるビットストリー
ム上の一番目の可変長符号語が除かれたビットとなる。
バレルシフタ23の出力はラッチ22,41及び符号語
長さテーブル24に供給される。符号語長さテーブル2
4はバレルシフタ23から出力するデータ内に入ってい
る一番目の可変長符号語に対応する符号語長さ“X2”
を出力する。ANDゲート25はラン等価信号が“1”
に応答して符号語長さテーブル24からの符号語長さ
“X2”をラッチ26に出力する。
K5によりバレルシフタ23から出力されたデータ“F
1”を、ラッチ21はバレルシフタ18からのデータ
“F2”をそれぞれラッチングする。また、ラッチ15
はデータ“F2”を、ラッチ14はデータ“F3”を、
ラッチ13はデータ“F4”をそのまま有している。そ
して、FIFOメモリ11はデータを出力しない。これ
は六番目のクロックCLK6が印加される時のキャリ信
号の値が“0”になるからである。ラッチ26は五番目
のクロックCLK5によるANDゲート25の出力“X
1”をラッチングするのでバレルシフタ23はラッチ2
6からの出力“X1”に応答してウィンドウを“X1”
ビットほど移動させ、移動されたウィンドウ内のNビッ
トデータをラッチ22及び41と符号語長さテーブル2
4に出力する。従って、この場合のバレルシフタ23の
出力はFIFOメモリ11に印加されるビットストリー
ム上の一番目の可変長符号語が除かれたビットとなる。
バレルシフタ23の出力はラッチ22,41及び符号語
長さテーブル24に供給される。符号語長さテーブル2
4はバレルシフタ23から出力するデータ内に入ってい
る一番目の可変長符号語に対応する符号語長さ“X2”
を出力する。ANDゲート25はラン等価信号が“1”
に応答して符号語長さテーブル24からの符号語長さ
“X2”をラッチ26に出力する。
【0033】累積演算器32はラッチ26の出力“X
1”とラッチ31の出力“0”に対して加算及びモジュ
ロ−N演算を行い、その結果によるキャリ信号と累積さ
れた符号語長さを出力する。この場合、累積演算器32
から出力されるキャリ信号及び累積された符号語長さは
符号語長さ“X1”により決定される。符号語長さ“X
1”が“N”より大きければキャリ信号“1”と符号語
長さ“X1”を“N”で割った残りの累積された符号語
長さが発生される。一方、符号語長さ“X1”の値が
“N”より少ない場合、キャリ信号は“0”となり符号
語長さ“X1”が累積演算器32から出力される累積さ
れた符号語長さとなる。累積演算器32からのキャリ信
号に応答してマルチプレクサ16はラッチ13及び14
のうち一つからのNビットシーケンスを、マルチプレク
サ17はラッチ14及び15のうち一つからのNビット
シーケンスを個別的に出力する。バレルシフタ18は累
積演算器32から出力される累積された符号語長さに応
答してウィンドウを移動させ、移動されたウィンドウ内
のNビットシーケンスをラッチ21に出力する。
1”とラッチ31の出力“0”に対して加算及びモジュ
ロ−N演算を行い、その結果によるキャリ信号と累積さ
れた符号語長さを出力する。この場合、累積演算器32
から出力されるキャリ信号及び累積された符号語長さは
符号語長さ“X1”により決定される。符号語長さ“X
1”が“N”より大きければキャリ信号“1”と符号語
長さ“X1”を“N”で割った残りの累積された符号語
長さが発生される。一方、符号語長さ“X1”の値が
“N”より少ない場合、キャリ信号は“0”となり符号
語長さ“X1”が累積演算器32から出力される累積さ
れた符号語長さとなる。累積演算器32からのキャリ信
号に応答してマルチプレクサ16はラッチ13及び14
のうち一つからのNビットシーケンスを、マルチプレク
サ17はラッチ14及び15のうち一つからのNビット
シーケンスを個別的に出力する。バレルシフタ18は累
積演算器32から出力される累積された符号語長さに応
答してウィンドウを移動させ、移動されたウィンドウ内
のNビットシーケンスをラッチ21に出力する。
【0034】七番目のクロックCLK7が印加されれ
ば、ラッチ48はラッチ47に貯蔵されたラン等価信号
“1”に応答してラッチ46から供給されたレベルをラ
ッチングする。ここで、ラッチ48にラッチングされる
データはFIFOメモリ11に印加されるビットストリ
ーム上の最初の可変長符号語に対応するレベルである。
ラッチ46は上述した最初の可変長符号語に対応するレ
ベルを再びラッチングし、ラッチ47はその可変長符号
語に対応するランレングスをラッチングする。ラッチ4
1の場合、ラン等価信号“1”に応答してビットストリ
ーム上の最初の可変長符号語が除かれたビットよりなっ
たNビットのデータをラッチングする。ラッチ41にラ
ッチングされたデータは六番目のクロックCLK6によ
り符号語長さテーブル24から出力された符号語長さ
“X2”に対応するデータである。レベルテーブル42
はラッチ41から出力されるデータに入っている最初の
可変長符号語に対応するレベルを出力し、ランテーブル
43はそのレベルに対応するランレングスを出力する。
この際、カウンター44から比較器45に供給されるカ
ウントされた値は“0”となる。なぜならば、カウンタ
ー44は以前のラン等価信号“1”によりクリアされた
状態になるからである。比較器45はランテーブル43
の出力とカウンター44の出力を比較する。比較器45
は比較結果による“1”または“0”のラン等価信号を
ラッチ41及び47ゲート回路52及びANDゲート2
5に出力する。比較器45はランテーブル43から出力
するランレングスとカウンター44から出力するカウン
トされた値が同一でない間にはラン等価信号“0”を出
力する。比較器45から出力するラン等価信号“0”に
よりレベルテーブル42から出力されるレベルに対応す
るランレングスが“0”でない場合、ラッチ41はその
ランレングスに当たるクロック数ほどラッチングされた
データを保つ。ラッチ22もやはりそのランレングスに
当たるクロック数ほどラッチングされたデータを持ち続
ける。そして、ラン等価信号が“0”ならラッチ26に
供給されるデータもやはり“0”となる。従って、バレ
ルシフタ18,23は直前のクロックが印加される時の
出力データと同一な出力データを有することになる。
ば、ラッチ48はラッチ47に貯蔵されたラン等価信号
“1”に応答してラッチ46から供給されたレベルをラ
ッチングする。ここで、ラッチ48にラッチングされる
データはFIFOメモリ11に印加されるビットストリ
ーム上の最初の可変長符号語に対応するレベルである。
ラッチ46は上述した最初の可変長符号語に対応するレ
ベルを再びラッチングし、ラッチ47はその可変長符号
語に対応するランレングスをラッチングする。ラッチ4
1の場合、ラン等価信号“1”に応答してビットストリ
ーム上の最初の可変長符号語が除かれたビットよりなっ
たNビットのデータをラッチングする。ラッチ41にラ
ッチングされたデータは六番目のクロックCLK6によ
り符号語長さテーブル24から出力された符号語長さ
“X2”に対応するデータである。レベルテーブル42
はラッチ41から出力されるデータに入っている最初の
可変長符号語に対応するレベルを出力し、ランテーブル
43はそのレベルに対応するランレングスを出力する。
この際、カウンター44から比較器45に供給されるカ
ウントされた値は“0”となる。なぜならば、カウンタ
ー44は以前のラン等価信号“1”によりクリアされた
状態になるからである。比較器45はランテーブル43
の出力とカウンター44の出力を比較する。比較器45
は比較結果による“1”または“0”のラン等価信号を
ラッチ41及び47ゲート回路52及びANDゲート2
5に出力する。比較器45はランテーブル43から出力
するランレングスとカウンター44から出力するカウン
トされた値が同一でない間にはラン等価信号“0”を出
力する。比較器45から出力するラン等価信号“0”に
よりレベルテーブル42から出力されるレベルに対応す
るランレングスが“0”でない場合、ラッチ41はその
ランレングスに当たるクロック数ほどラッチングされた
データを保つ。ラッチ22もやはりそのランレングスに
当たるクロック数ほどラッチングされたデータを持ち続
ける。そして、ラン等価信号が“0”ならラッチ26に
供給されるデータもやはり“0”となる。従って、バレ
ルシフタ18,23は直前のクロックが印加される時の
出力データと同一な出力データを有することになる。
【0035】状態信号とブロック終端信号EOBが同一
な場合、比較器51の出力はカウンター44をクリアさ
せる。図2,図3の装置はカウンター44のクリアによ
り新たなブロックについて正常に復号化が行える。図2
の装置は前述した過程を繰り返しながらビットストリー
ム上に入っている可変長符号語を復号化する。従って、
前述した例から当業者にとっては図2の可変長復号器の
動作が明らかであろう。
な場合、比較器51の出力はカウンター44をクリアさ
せる。図2,図3の装置はカウンター44のクリアによ
り新たなブロックについて正常に復号化が行える。図2
の装置は前述した過程を繰り返しながらビットストリー
ム上に入っている可変長符号語を復号化する。従って、
前述した例から当業者にとっては図2の可変長復号器の
動作が明らかであろう。
【0036】
【発明の効果】以上述べたように、本発明は映像信号の
可変長符号化により符号語を高い信号処理周波数で可変
長復号化できる。のみならず、可変長符号語に対応する
シンボルを発生する代わり、ランレングスほどのデータ
“0”とそれに伴うレベルを発生することにより変換符
号化及び可変長符号化された映像信号をHD−TVシス
テムにおいて要求する信号処理周波数に復号化しうる。
また、ラン等価信号に応じてシステムの動作が遅延され
るべきなので信号処理周波数により制約されて来た使用
可能なハードウェアの範囲が広められる。
可変長符号化により符号語を高い信号処理周波数で可変
長復号化できる。のみならず、可変長符号語に対応する
シンボルを発生する代わり、ランレングスほどのデータ
“0”とそれに伴うレベルを発生することにより変換符
号化及び可変長符号化された映像信号をHD−TVシス
テムにおいて要求する信号処理周波数に復号化しうる。
また、ラン等価信号に応じてシステムの動作が遅延され
るべきなので信号処理周波数により制約されて来た使用
可能なハードウェアの範囲が広められる。
【図1】可変長符号化されたデータを復号化するための
従来の可変長復号器である。
従来の可変長復号器である。
【図2】本発明の望ましい一実施例による可変長復号器
を示すブロック図である。
を示すブロック図である。
【図3】図2の右端に連なるブロック図である。
【図4】(A)〜(J)は図2の装置の動作を説明する
ためのタイミング図である。
ためのタイミング図である。
11 FIFOメモリ 13,14,15,21,22,26,31,41,4
6,47,48 ラッチ 16,17 マルチプレクサ 18,23 バレルシフタ 24 符号語長さテーブル 32 累積演算器 42 レベルテーブル 43 ランテーブル 44 カウンター 45,51 比較器
6,47,48 ラッチ 16,17 マルチプレクサ 18,23 バレルシフタ 24 符号語長さテーブル 32 累積演算器 42 レベルテーブル 43 ランテーブル 44 カウンター 45,51 比較器
Claims (8)
- 【請求項1】 一定のクロック率に生ずるクロックに基
づき入力ビットストリーム内の各可変長符号語を復号化
する映像信号のための可変長復号器において、 ビットストリーム内に存する少なくとも最も長い可変長
符号語のビット数Nの長さを有するNビットのシーケン
ス内の一番目のビット位置で始める一つの可変長符号語
に対応するランレングスとレベルを生じ、前記ランレン
グスに一致する個数のクロックが印加されるまで第2ラ
ン等価信号を発生し、前記ランレングスに一致する個数
のクロックが印加されれば第1ラン等価信号を発生し、
発生された第2ラン等価信号に応じて前記発生されたレ
ベルを貯蔵し、発生された第1ラン等価信号に応じて前
記発生されたレベルを出力する復号器と、 貯蔵していたNビットのシーケンスを前記復号器に供給
するように連なり、前記復号器から第1ラン等価信号が
印加される間の各クロックでNビットの入力シーケンス
を貯蔵し、第2ラン等価信号が印加される間の各クロッ
クでは貯蔵されたNビットのシーケンスを保っている第
1ビット貯蔵手段と、 前記第1ビット貯蔵手段に供給されるNビットのシーケ
ンスを印加され、前記復号器から第1ラン等価信号が印
加される間の各クロックに対してNビットシーケンス内
の一番目のビット位置で始める一つの可変長符号語に対
応する符号語長さを発生して出力する符号語長さ発生部
と、 以前の累積された符号語長さと前記符号語長さ発生部か
らの符号語長さを加算し加算による結果をビット数Nで
割り、割った結果による残りの累積された符号語長さを
出力しその分け前が存すればキャリ信号を発生して出力
する累積演算手段と、 入力ビットストリームを貯蔵し、前記累積演算手段から
のキャリ信号に応じて貯蔵されたビットストリーム内の
一番目のビット位置からのNビットのシーケンスを順次
に出力するバッファと、 前記累積演算手段から出力するキャリ信号に応答して前
記バッファから出力する少なくとも連続する2Nビット
のシーケンスを各クロックについて貯蔵する第2ビット
貯蔵手段と、 前記演算手段からのキャリ信号及び累積された符号語長
さに応答して前記第2ビット貯蔵手段に貯蔵された少な
くとも2Nビットのシーケンスのうち一番目のビット位
置で始めて累積された符号語長さだけシフトされたビッ
ト位置で始めるNビットのシーケンスを出力する第1シ
フタ手段と、 前記第1シフタ手段からのNビットのシーケンスを各ク
ロックに対して貯蔵する第3ビット貯蔵手段と、 前記第1ビット貯蔵手段から供給されるNビットのシー
ケンスを各クロックに対して貯蔵する第4ビット貯蔵手
段と、 前記第4ビット貯蔵手段に貯蔵されたNビットのシーケ
ンスが前記第3ビット貯蔵手段に貯蔵されたNビットの
シーケンスより先立つように構成された2Nビットのシ
ーケンスのうち一番目のビット位置から前記符号語長さ
発生部からの符号語長さだけシフトされたビット位置に
一番目のビットを有するNビットのシーケンスを前記第
1ビット貯蔵手段と前記第4ビット貯蔵手段及び前記符
号語長さ発生部に出力する第2シフタ手段を含む可変長
復号器。 - 【請求項2】 前記復号器は前記第1ビット貯蔵手段か
らのNビットのシーケンスのうち一番目のビット位置で
始める一つの可変長符号語に対応するレベルを出力する
レベルテーブルと、 前記第1ビット貯蔵手段からのNビットのシーケンスを
印加され前記レベルテーブルから出力されるレベルに対
応するランレングスを出力するランテーブルと、 前記ランテーブルからのランレングスに一致するクロッ
クが印加されるまで第2ラン等価信号を発生し、前記ラ
ンレングスに一致するクロックが印加されれば第1ラン
等価信号を発生する比較部と、 前記レベルテーブルからのレベルを前記第2ラン等価信
号が印加される間は出力せず、前記第1ラン等価信号が
印加されれば出力する出力部を含むことを特徴とする請
求項1に記載の可変長復号器。 - 【請求項3】 前記比較部は各クロックをカウントして
カウントされた値を出力するカウンターと、 前記ランテーブルからのランレングスと前記カウンター
からのカウントされた値とを比較して該二つの値が一致
すれば第1ラン等価信号を発生し、該二つの値が一致し
なければ第2ラン等価信号を発生し、発生された第1ラ
ン等価信号を前記カウンターのクリア信号に供給する比
較器を含むことを特徴とする請求項2に記載の可変長復
号器。 - 【請求項4】 前記比較器は初期状態では5クロック期
間の間第1ラン等価信号を発生することを特徴とする請
求項3に記載の可変長復号器。 - 【請求項5】 前記出力部は前記レベルテーブルからの
レベルを各クロックで貯蔵する第1ラッチと、 前記比較部からの第1及び第2ラン等価信号を各クロッ
クで貯蔵する第2ラッチと、 前記第1ラッチから供給されるレベルを第1ラン等価信
号が印加される間の各クロックで貯蔵及び出力し、第2
ラン等価信号が印加される間の各クロックではデータ値
“0”を出力する第3ラッチを含むことを特徴とする請
求項2に記載の可変長復号器。 - 【請求項6】 前記符号語長さ発生部は前記第2シフタ
手段からのNビットシーケンス内の一番目のビット位置
で始める一つの可変長符号語に対応する符号語長さを出
力する符号語長さテーブルと、 前記符号語長さテーブルからの符号語長さを前記第1ラ
ン等価信号が印加される間出力するゲート回路と、 前記ゲート回路からの符号語長さを各クロックで貯蔵す
る第4ラッチを含むことを特徴とする請求項1に記載の
可変長復号器。 - 【請求項7】 前記符号語長さテーブルは初期状態から
の5クロック内にビットストリーム上の始めのNビット
のシーケンスが前記第3ビット貯蔵手段に貯蔵されるよ
うにする符号語長さを発生することを特徴とする請求項
6に記載の可変長復号器。 - 【請求項8】 前記第2ビット貯蔵手段は前記バッファ
から出力されるNビットのシーケンスをキャリ信号に応
答して各クロックで貯蔵する第5ラッチと、 前記第5ラッチからのNビットのシーケンスをキャリ信
号に応答して各クロックで貯蔵する第6ラッチと、 前記第6ラッチからのNビットのシーケンスをキャリ信
号に応答して各クロックで貯蔵する第7ラッチを含み、 前記第1シフト手段は前記累積演算手段からキャリ信号
が印加されれば前記第5ラッチからのNビットのシーケ
ンスを出力し、キャリ信号が印加されなければ前記第6
ラッチからのNビットのシーケンスを出力する第1マル
チプレクサと、 前記累積演算手段からのキャリ信号が印加されれば前記
第6ラッチからのNビットのシーケンスを出力し、キャ
リ信号が印加されなければ前記第7ラッチからのNビッ
トのシーケンスを出力する第2マルチプレクサと、 前記第2マルチプレクサからのNビットのシーケンスが
前記第1マルチプレクサからのNビットのシーケンスよ
り先立つように構成された2Nビットのシーケンスを前
記第1及び第2マルチプレクサから印加され、2Nビッ
トのシーケンスのうち一番目のビット位置で前記累積演
算手段からの累積された符号語長さだけシフトされたビ
ット位置で始めるNビットのシーケンスを出力するバレ
ルシフタを含むことを特徴とする請求項1に記載の可変
長復号器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940009922A KR0152032B1 (ko) | 1994-05-06 | 1994-05-06 | 영상신호를 위한 가변장복호기 |
KR9922/1994 | 1994-05-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0879747A true JPH0879747A (ja) | 1996-03-22 |
JP3032134B2 JP3032134B2 (ja) | 2000-04-10 |
Family
ID=19382582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10865695A Expired - Fee Related JP3032134B2 (ja) | 1994-05-06 | 1995-05-02 | 映像信号のための可変長復号器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5696506A (ja) |
EP (1) | EP0681404A3 (ja) |
JP (1) | JP3032134B2 (ja) |
KR (1) | KR0152032B1 (ja) |
CN (1) | CN1085009C (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001339312A (ja) * | 2000-03-24 | 2001-12-07 | Matsushita Electric Ind Co Ltd | 可変長復号化回路 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0178201B1 (ko) * | 1995-08-31 | 1999-05-01 | 배순훈 | 가변 길이 복호화 장치 |
KR100203246B1 (ko) * | 1995-10-19 | 1999-06-15 | 윤종용 | 고속의 가변장복호화장치 |
US5835035A (en) * | 1995-12-28 | 1998-11-10 | Philips Electronics North America Corporation | High performance variable length decoder with two-word bit stream segmentation and related method |
US5668548A (en) * | 1995-12-28 | 1997-09-16 | Philips Electronics North America Corp. | High performance variable length decoder with enhanced throughput due to tagging of the input bit stream and parallel processing of contiguous code words |
KR100192269B1 (ko) * | 1996-03-25 | 1999-06-15 | 구자홍 | 가변길이 코드 디코더 |
CN100521787C (zh) * | 1996-05-28 | 2009-07-29 | 松下电器产业株式会社 | 图像预测编码方法 |
JP3520670B2 (ja) * | 1996-06-28 | 2004-04-19 | ソニー株式会社 | 可変長符号処理装置および画像処理装置 |
DE19707974C2 (de) * | 1997-02-27 | 1999-01-14 | Siemens Ag | Schaltungsanordnung zur Dekodierung von Codes variabler Länge |
JPH11215008A (ja) * | 1998-01-27 | 1999-08-06 | Oki Electric Ind Co Ltd | 復号回路 |
US6215424B1 (en) * | 1998-12-16 | 2001-04-10 | Thomson Licensing S.A. | System for variable length codeword processing suitable for video and other applications |
TWI245571B (en) * | 2004-11-05 | 2005-12-11 | Ali Corp | Variable-length decoding apparatus and method for the image format of a digital video camera |
CN100466748C (zh) * | 2004-11-12 | 2009-03-04 | 扬智科技股份有限公司 | 数字摄影机影像格式的可变长度解码装置及方法 |
KR20090117580A (ko) * | 2008-05-08 | 2009-11-12 | 엘지전자 주식회사 | 부호어의 생성 방법 |
CN105718402B (zh) * | 2016-01-13 | 2021-04-20 | 福州瑞芯微电子股份有限公司 | 可编程时序发生器 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5060242A (en) * | 1989-02-24 | 1991-10-22 | General Electric Company | Non-destructive lossless image coder |
JP3013381B2 (ja) * | 1990-03-28 | 2000-02-28 | ソニー株式会社 | 可変長データの復号装置 |
US5173695A (en) * | 1990-06-29 | 1992-12-22 | Bell Communications Research, Inc. | High-speed flexible variable-length-code decoder |
US5181031A (en) * | 1991-07-30 | 1993-01-19 | Lsi Logic Corporation | Method and apparatus for decoding huffman codes by detecting a special class |
US5208593A (en) * | 1991-07-30 | 1993-05-04 | Lsi Logic Corporation | Method and structure for decoding Huffman codes using leading ones detection |
GB2260458B (en) * | 1991-10-04 | 1995-03-22 | Sony Broadcast & Communication | Data decoder |
JPH05199122A (ja) * | 1992-01-20 | 1993-08-06 | Canon Inc | 復号回路 |
US5233348A (en) * | 1992-03-26 | 1993-08-03 | General Instrument Corporation | Variable length code word decoder for use in digital communication systems |
US5369405A (en) * | 1992-05-19 | 1994-11-29 | Goldstar Co., Ltd. | Coefficient generation apparatus for variable length decoder |
US5245338A (en) * | 1992-06-04 | 1993-09-14 | Bell Communications Research, Inc. | High-speed variable-length decoder |
KR960003452B1 (ko) * | 1992-12-31 | 1996-03-13 | 대우전자주식회사 | 가변길이부호 복호장치 |
-
1994
- 1994-05-06 KR KR1019940009922A patent/KR0152032B1/ko not_active IP Right Cessation
-
1995
- 1995-05-02 JP JP10865695A patent/JP3032134B2/ja not_active Expired - Fee Related
- 1995-05-05 CN CN95106522A patent/CN1085009C/zh not_active Expired - Fee Related
- 1995-05-05 EP EP19950303102 patent/EP0681404A3/en not_active Withdrawn
- 1995-05-08 US US08/436,866 patent/US5696506A/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001339312A (ja) * | 2000-03-24 | 2001-12-07 | Matsushita Electric Ind Co Ltd | 可変長復号化回路 |
JP4559652B2 (ja) * | 2000-03-24 | 2010-10-13 | パナソニック株式会社 | 可変長復号化回路 |
Also Published As
Publication number | Publication date |
---|---|
CN1119813A (zh) | 1996-04-03 |
KR950035400A (ko) | 1995-12-30 |
US5696506A (en) | 1997-12-09 |
JP3032134B2 (ja) | 2000-04-10 |
EP0681404A2 (en) | 1995-11-08 |
CN1085009C (zh) | 2002-05-15 |
KR0152032B1 (ko) | 1998-10-15 |
EP0681404A3 (en) | 1996-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3136796B2 (ja) | 可変長符号デコーダ | |
US5627917A (en) | Variable length coding system having a zig-zag FIFO for selectively storing each data coefficient and zero-run count | |
JP3032134B2 (ja) | 映像信号のための可変長復号器 | |
JP3007496B2 (ja) | 可変長復号化器 | |
US5245338A (en) | High-speed variable-length decoder | |
US4973961A (en) | Method and apparatus for carry-over control in arithmetic entropy coding | |
US5436626A (en) | Variable-length codeword encoder | |
US5561690A (en) | High speed variable length code decoding apparatus | |
KR0178201B1 (ko) | 가변 길이 복호화 장치 | |
JPH08213916A (ja) | 相対アドレスを用いた可変長復号化装置 | |
US5781135A (en) | High speed variable length code decoder | |
US5264847A (en) | Data decoder | |
KR960003452B1 (ko) | 가변길이부호 복호장치 | |
US5648775A (en) | High speed variable length code decoding apparatus | |
KR19980702418A (ko) | 가변 길이 디코더 | |
US5949356A (en) | High speed variable length code decoder | |
JP3853439B2 (ja) | 高速可変長コード復号化装置及び高速可変長コード復号化方法 | |
JPH08223055A (ja) | 可変長コードデコーダ | |
US5708430A (en) | High speed variable length code decoding apparatus | |
KR100207428B1 (ko) | 허프만 코드 변환에 적응적인 고속 가변장 복호화 장치 및 방법 | |
JP3386638B2 (ja) | 可変長符号の復号方法および装置 | |
JP2934603B2 (ja) | 可変長さコードの復号化方法及びその装置 | |
JP3389389B2 (ja) | 可変長コード復号化装置 | |
KR0125126B1 (ko) | 고속 가변길이부호 복호화 장치 | |
KR960011111B1 (ko) | 디지탈 영상신호의 복호화장치에 있어서의 가변길이 복호화기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |