JPH0879747A - 映像信号のための可変長復号器 - Google Patents
映像信号のための可変長復号器Info
- Publication number
- JPH0879747A JPH0879747A JP10865695A JP10865695A JPH0879747A JP H0879747 A JPH0879747 A JP H0879747A JP 10865695 A JP10865695 A JP 10865695A JP 10865695 A JP10865695 A JP 10865695A JP H0879747 A JPH0879747 A JP H0879747A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- length
- run
- latch
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
- G06T9/005—Statistical coding, e.g. Huffman, run length coding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
- H03M7/42—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory
- H03M7/425—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory for the decoding process only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
- H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
Abstract
(57)【要約】 （修正有）
【目的】信号処理周波数の高いデータ伝送システムのた
めの可変長復号器を提供する。 【構成】バレルシフタはラッチからの連続する２Ｎビッ
トシーケンスのうち一部をキャリ信号に応答するマルチ
プレクサを通じて印加され、シフト信号である累積され
た符号語長さに応答してＮビットシーケンスを出力す
る。バレルシフタ２３はバレルシフタからの連続する２
Ｎビットシーケンスを貯蔵するラッチ２１，２２の出力
からシフト信号である符号語長さに応答してＮビットシ
ーケンスをラッチ２２，４１に出力する。復号器はラッ
チ４１に貯蔵されたＮビットのシーケンス内の一番目の
ビット位置で始める一つの可変長符号語に対応するラン
レングスとレベルを発生する。
めの可変長復号器を提供する。 【構成】バレルシフタはラッチからの連続する２Ｎビッ
トシーケンスのうち一部をキャリ信号に応答するマルチ
プレクサを通じて印加され、シフト信号である累積され
た符号語長さに応答してＮビットシーケンスを出力す
る。バレルシフタ２３はバレルシフタからの連続する２
Ｎビットシーケンスを貯蔵するラッチ２１，２２の出力
からシフト信号である符号語長さに応答してＮビットシ
ーケンスをラッチ２２，４１に出力する。復号器はラッ
チ４１に貯蔵されたＮビットのシーケンス内の一番目の
ビット位置で始める一つの可変長符号語に対応するラン
レングスとレベルを発生する。
Description
【０００１】
【産業上の利用分野】本発明は信号処理周波数の高いデ
ータ伝送システムのための可変長復号器に係り、特に映
像信号の可変長符号化による符号語を符号化する前の符
号に復号化する可変長復号器に関する。
ータ伝送システムのための可変長復号器に係り、特に映
像信号の可変長符号化による符号語を符号化する前の符
号に復号化する可変長復号器に関する。
【０００２】
【従来の技術】最近のＨＤ−ＴＶ、ＨＤ−ＶＴＲ、ディ
ジタルＶＴＲ、ディジタルカムコーダ、マルチメディア
などのようなシステムでは映像信号と音声信号をディジ
タル信号に符号化して伝送したり記録媒体に貯蔵し、こ
れを再び復号化して再生する方式を主として使用してい
る。このような符号化及び復号化システムではデータの
伝送効率を極大化させるために伝送データ量をさらに圧
縮する技術が要求されている。一般に使われている映像
信号の符号化方式では変換符号化，ＤＰＣＭ，ベクトル
量子化，可変長符号化などがある。この符号化方式はデ
ィジタル信号に含まれている冗長性データを取り除いて
全データ量を減らすために使われる。
ジタルＶＴＲ、ディジタルカムコーダ、マルチメディア
などのようなシステムでは映像信号と音声信号をディジ
タル信号に符号化して伝送したり記録媒体に貯蔵し、こ
れを再び復号化して再生する方式を主として使用してい
る。このような符号化及び復号化システムではデータの
伝送効率を極大化させるために伝送データ量をさらに圧
縮する技術が要求されている。一般に使われている映像
信号の符号化方式では変換符号化，ＤＰＣＭ，ベクトル
量子化，可変長符号化などがある。この符号化方式はデ
ィジタル信号に含まれている冗長性データを取り除いて
全データ量を減らすために使われる。
【０００３】上述した符号化方式のうち可変長符号化は
ランレングス符号化と（変形された）ハフマン符号化よ
りなされ、ランレングス符号化は連続する０の個数を
“ランレングス（run lengths)" で示してサンプルの数
を減らす。ランレングス符号化により発生する０の個数
である“ランレングス”と０でないサンプルの“大き
さ”または”レベル”は一つの符号語に対応する。例え
ば、任意のデータがａ，０，０，ｂ，０，０，０，０，
ｃ，ｄ，０，ｅ・・・（ここで、ａ，ｂ，ｃ，ｄ，ｅ≠
０）の順に入力される時ランレングス符号化によるデー
タは次の通りである“〔０，ａ〕，〔２，ｂ〕，〔４，
ｃ〕，〔０，ｄ〕，〔１，ｅ〕・・・”。ここで、
〔０，ａ〕は０でない一番目のレベル“ａ”の前には０
が一つもないことを示し、〔２，ｂ〕は０でない二番目
のレベルｂの前には０が二つあることを示す。このよう
にランレングス符号化されたデータはハフマンコードテ
ーブルなどにより発生頻度数の高いデータほど短い符号
語が割り当てられ、発生頻度数の低いデータほど長い符
号語が割り当てられる。そして、ランレングスは無限定
長くするのが不向きなので任意のブロック単位に可変長
符号化を行う。可変長符号化されたデータのビットスト
リームには任意の区間の開始を示す符号と終了を示す符
号、ビデオ信号であることを示す符号、ブロックの終端
（End of Block）ＢＯＤを示す符号、色々の制御符号、
そして状態表示符号などが含まれる。状態表示符号はビ
ットストリームに含まれた各符号がいずれの性質の符号
かを示す。すなわち、状態表示符号はビットストリーム
を構成する符号の形態を区分するための情報である。
ランレングス符号化と（変形された）ハフマン符号化よ
りなされ、ランレングス符号化は連続する０の個数を
“ランレングス（run lengths)" で示してサンプルの数
を減らす。ランレングス符号化により発生する０の個数
である“ランレングス”と０でないサンプルの“大き
さ”または”レベル”は一つの符号語に対応する。例え
ば、任意のデータがａ，０，０，ｂ，０，０，０，０，
ｃ，ｄ，０，ｅ・・・（ここで、ａ，ｂ，ｃ，ｄ，ｅ≠
０）の順に入力される時ランレングス符号化によるデー
タは次の通りである“〔０，ａ〕，〔２，ｂ〕，〔４，
ｃ〕，〔０，ｄ〕，〔１，ｅ〕・・・”。ここで、
〔０，ａ〕は０でない一番目のレベル“ａ”の前には０
が一つもないことを示し、〔２，ｂ〕は０でない二番目
のレベルｂの前には０が二つあることを示す。このよう
にランレングス符号化されたデータはハフマンコードテ
ーブルなどにより発生頻度数の高いデータほど短い符号
語が割り当てられ、発生頻度数の低いデータほど長い符
号語が割り当てられる。そして、ランレングスは無限定
長くするのが不向きなので任意のブロック単位に可変長
符号化を行う。可変長符号化されたデータのビットスト
リームには任意の区間の開始を示す符号と終了を示す符
号、ビデオ信号であることを示す符号、ブロックの終端
（End of Block）ＢＯＤを示す符号、色々の制御符号、
そして状態表示符号などが含まれる。状態表示符号はビ
ットストリームに含まれた各符号がいずれの性質の符号
かを示す。すなわち、状態表示符号はビットストリーム
を構成する符号の形態を区分するための情報である。
【０００４】図１は可変長符号化されたデータを復号化
するための従来の可変長復号器を示す。このような図１
の機器はIEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS
FORVIDEO TECHNOLOGY,VOL,1,No.1,March 1991 pp ・147
〜155 のShaw-min Lei及びMing-Ting Sun の"An Entro
py Coding System for Digital HDTV Applications"に
さらに詳しく記載された。従って、本明細書では図１の
機器の動作を簡単に説明する。
するための従来の可変長復号器を示す。このような図１
の機器はIEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS
FORVIDEO TECHNOLOGY,VOL,1,No.1,March 1991 pp ・147
〜155 のShaw-min Lei及びMing-Ting Sun の"An Entro
py Coding System for Digital HDTV Applications"に
さらに詳しく記載された。従って、本明細書では図１の
機器の動作を簡単に説明する。
【０００５】可変長符号化されたデータはバッファ（図
示せず）に貯蔵され、バッファは符号語長さ累積部５か
ら読出信号ＲＥＡＤが印加される毎にＮビットデータを
第１レジスタ１に出力する。第１レジスタ１は符号語長
さ累積部５から読出信号ＲＥＡＤが印加される毎にバッ
ファ（図示せず）から出力するＮビットの可変長符号化
されたデータをラッチングする。第２レジスタ２は第１
レジスタ１から出力されたＮビットデータをラッチング
する。バレルシフタ（Barrel Shifter) ３は第１及び第
２レジスタ１，２の出力を印加され、符号語長さ累積部
５から出力する累積された符号語長さにより出力する。
示せず）に貯蔵され、バッファは符号語長さ累積部５か
ら読出信号ＲＥＡＤが印加される毎にＮビットデータを
第１レジスタ１に出力する。第１レジスタ１は符号語長
さ累積部５から読出信号ＲＥＡＤが印加される毎にバッ
ファ（図示せず）から出力するＮビットの可変長符号化
されたデータをラッチングする。第２レジスタ２は第１
レジスタ１から出力されたＮビットデータをラッチング
する。バレルシフタ（Barrel Shifter) ３は第１及び第
２レジスタ１，２の出力を印加され、符号語長さ累積部
５から出力する累積された符号語長さにより出力する。
【０００６】さらに詳しくは、バレルシフタ３は符号語
長さ累積部５からの累積された符号語長さほどシフトさ
れたウィンドウ内に入っているＮビットのデータをプロ
グラム可能なロジックアレイ（ＰＬＡ）４に出力する。
ＰＬＡ４はバレルシフタ３から出力されるＮビットの可
変長符号化されたデータを復号化し、復号化に使われた
ビットの数である符号語長さを符号語長さ累積部５に出
力する。また、ＰＬＡ４は復号化によるシンボル及びそ
のシンボルの符号長さを出力する。符号語長さ累積部５
はＰＬＡ４から印加される符号語長さを貯蔵していた累
積された符号語長さを加えて新たな累積された符号語長
さを生成する。符号語長さ累積部５は新たに生成された
累積された符号語長さがＮビットに等しいかそれより大
きい場合読出信号ＲＥＡＤを発生し、累積された符号語
長さからビット数“Ｎ”を引き算してバレルシフタ３に
供給される累積された符号語長さを計算する。しかし、
符号語長さ累積部５は累積された符号語長さがＮビット
より少なければ累積された符号語長さをそのままバレル
シフタ３に出力する。バレルシフタ３はレジスタ１，２
から供給される２Ｎビットのデータのうち符号語長さ累
積部５から供給される累積された符号語長さほどシフト
されたウィンドウ内のデータをＰＬＡ４に出力する。こ
のようなバレルシフタ３の動作を含んで図１に関連した
具体的な説明は前述したShaw-min Lei及びMing-Ting Su
n の文献に記載されている。
長さ累積部５からの累積された符号語長さほどシフトさ
れたウィンドウ内に入っているＮビットのデータをプロ
グラム可能なロジックアレイ（ＰＬＡ）４に出力する。
ＰＬＡ４はバレルシフタ３から出力されるＮビットの可
変長符号化されたデータを復号化し、復号化に使われた
ビットの数である符号語長さを符号語長さ累積部５に出
力する。また、ＰＬＡ４は復号化によるシンボル及びそ
のシンボルの符号長さを出力する。符号語長さ累積部５
はＰＬＡ４から印加される符号語長さを貯蔵していた累
積された符号語長さを加えて新たな累積された符号語長
さを生成する。符号語長さ累積部５は新たに生成された
累積された符号語長さがＮビットに等しいかそれより大
きい場合読出信号ＲＥＡＤを発生し、累積された符号語
長さからビット数“Ｎ”を引き算してバレルシフタ３に
供給される累積された符号語長さを計算する。しかし、
符号語長さ累積部５は累積された符号語長さがＮビット
より少なければ累積された符号語長さをそのままバレル
シフタ３に出力する。バレルシフタ３はレジスタ１，２
から供給される２Ｎビットのデータのうち符号語長さ累
積部５から供給される累積された符号語長さほどシフト
されたウィンドウ内のデータをＰＬＡ４に出力する。こ
のようなバレルシフタ３の動作を含んで図１に関連した
具体的な説明は前述したShaw-min Lei及びMing-Ting Su
n の文献に記載されている。
【０００７】一方、１９９３年９月１４日付けにて特許
されたMing-Ting Sun のアメリカ特許5,245,338 である
"High-speed variable-length decoder"にはＨＤ−ＴＶ
システムのような高速システムで使える高速可変長復号
器が記載されている。
されたMing-Ting Sun のアメリカ特許5,245,338 である
"High-speed variable-length decoder"にはＨＤ−ＴＶ
システムのような高速システムで使える高速可変長復号
器が記載されている。
【０００８】
【発明が解決しようとする課題】本発明の目的は前述し
た先行技術とは異なる他の形態の構成で可変長符号化さ
れたデータを復号化する装置を提供する。
た先行技術とは異なる他の形態の構成で可変長符号化さ
れたデータを復号化する装置を提供する。
【０００９】
【課題を解決するための手段】前述した目的を達成する
ための本発明の可変長復号器は、一定のクロック率に生
ずるクロックパルスに基づき入力ビットストリーム内の
各可変長符号語を復号化するため、ビットストリーム内
に存する少なくとも最も長い可変長符号語のビット数Ｎ
の長さを有するＮビットのシーケンス内の一番目のビッ
ト位置で始める一つの可変長符号語に対応するランレン
グスとレベルを生じ、前記ランレングスに一致する個数
のクロックパルスが印加されるまで第２ラン等価信号を
発生し、前記ランレングスに一致する個数のクロックパ
ルスが印加されれば第１ラン等価信号を発生し、発生さ
れた第２ラン等価信号に応じて前記発生されたレベルを
貯蔵し、発生された第１ラン等価信号に応じて前記発生
されたレベルを出力する復号器と、貯蔵していたＮビッ
トのシーケンスを前記復号器に供給するように連なり、
前記復号器から第１ラン等価信号が印加される間の各ク
ロックパルスでＮビットの入力シーケンスを貯蔵し、第
２ラン等価信号が印加される間の各クロックでは貯蔵さ
れたＮビットのシーケンスを保っている第１ビット貯蔵
手段と、前記第１ビット貯蔵手段に供給されるＮビット
のシーケンスを印加され、前記復号器から第１ラン等価
信号が印加される間の各クロックパルス毎にＮビットシ
ーケンス内の一番目のビット位置で始める一つの可変長
符号語に対応する符号語長さを発生して出力する符号語
長さ発生部と、以前の累積された符号語長さと前記符号
語長さ発生部からの符号語長さを加算し加算による結果
をビット数Ｎで割り、割った結果による残りの累積され
た符号語長さを出力しその分け前が存すればキャリ信号
を発生して出力する累積演算手段と、入力ビットストリ
ームを貯蔵し、前記累積演算手段からのキャリ信号に応
じて貯蔵されたビットストリーム内の一番目のビット位
置からのＮビットのシーケンスを順次に出力するバッフ
ァと、前記累積演算手段から出力するキャリ信号に応答
して前記バッファから出力する少なくとも連続の２Ｎビ
ットのシーケンスを各クロックパルス毎に貯蔵する第２
ビット貯蔵手段と、前記キャリ信号及び累積された符号
語長さに応答して前記第２ビット貯蔵手段に貯蔵された
少なくとも２Ｎビットのシーケンスのうち一番目のビッ
ト位置で始めて累積された符号語長さだけシフトされた
ビット位置で始めるＮビットのシーケンスを出力する第
１シフタ手段と、前記第１シフタ手段からのＮビットの
シーケンスを各クロックパルス毎に貯蔵する第３ビット
貯蔵手段と、前記第１ビット貯蔵手段から供給されるＮ
ビットのシーケンスを各クロックパルス毎に貯蔵する第
４ビット貯蔵手段と、前記第４ビット貯蔵手段に貯蔵さ
れたＮビットのシーケンスが前記第３ビット貯蔵手段に
貯蔵されたＮビットのシーケンスより先立つように構成
された２Ｎビットのシーケンスのうち一番目のビット位
置から前記符号語長さ発生部からの符号語長さほどシフ
トされたビット位置に一番目のビットを有するＮビット
のシーケンスを前記第１ビット貯蔵手段と前記第４ビッ
ト貯蔵手段及び前記符号語長さ発生部に出力する第２シ
フタ手段を含む。
ための本発明の可変長復号器は、一定のクロック率に生
ずるクロックパルスに基づき入力ビットストリーム内の
各可変長符号語を復号化するため、ビットストリーム内
に存する少なくとも最も長い可変長符号語のビット数Ｎ
の長さを有するＮビットのシーケンス内の一番目のビッ
ト位置で始める一つの可変長符号語に対応するランレン
グスとレベルを生じ、前記ランレングスに一致する個数
のクロックパルスが印加されるまで第２ラン等価信号を
発生し、前記ランレングスに一致する個数のクロックパ
ルスが印加されれば第１ラン等価信号を発生し、発生さ
れた第２ラン等価信号に応じて前記発生されたレベルを
貯蔵し、発生された第１ラン等価信号に応じて前記発生
されたレベルを出力する復号器と、貯蔵していたＮビッ
トのシーケンスを前記復号器に供給するように連なり、
前記復号器から第１ラン等価信号が印加される間の各ク
ロックパルスでＮビットの入力シーケンスを貯蔵し、第
２ラン等価信号が印加される間の各クロックでは貯蔵さ
れたＮビットのシーケンスを保っている第１ビット貯蔵
手段と、前記第１ビット貯蔵手段に供給されるＮビット
のシーケンスを印加され、前記復号器から第１ラン等価
信号が印加される間の各クロックパルス毎にＮビットシ
ーケンス内の一番目のビット位置で始める一つの可変長
符号語に対応する符号語長さを発生して出力する符号語
長さ発生部と、以前の累積された符号語長さと前記符号
語長さ発生部からの符号語長さを加算し加算による結果
をビット数Ｎで割り、割った結果による残りの累積され
た符号語長さを出力しその分け前が存すればキャリ信号
を発生して出力する累積演算手段と、入力ビットストリ
ームを貯蔵し、前記累積演算手段からのキャリ信号に応
じて貯蔵されたビットストリーム内の一番目のビット位
置からのＮビットのシーケンスを順次に出力するバッフ
ァと、前記累積演算手段から出力するキャリ信号に応答
して前記バッファから出力する少なくとも連続の２Ｎビ
ットのシーケンスを各クロックパルス毎に貯蔵する第２
ビット貯蔵手段と、前記キャリ信号及び累積された符号
語長さに応答して前記第２ビット貯蔵手段に貯蔵された
少なくとも２Ｎビットのシーケンスのうち一番目のビッ
ト位置で始めて累積された符号語長さだけシフトされた
ビット位置で始めるＮビットのシーケンスを出力する第
１シフタ手段と、前記第１シフタ手段からのＮビットの
シーケンスを各クロックパルス毎に貯蔵する第３ビット
貯蔵手段と、前記第１ビット貯蔵手段から供給されるＮ
ビットのシーケンスを各クロックパルス毎に貯蔵する第
４ビット貯蔵手段と、前記第４ビット貯蔵手段に貯蔵さ
れたＮビットのシーケンスが前記第３ビット貯蔵手段に
貯蔵されたＮビットのシーケンスより先立つように構成
された２Ｎビットのシーケンスのうち一番目のビット位
置から前記符号語長さ発生部からの符号語長さほどシフ
トされたビット位置に一番目のビットを有するＮビット
のシーケンスを前記第１ビット貯蔵手段と前記第４ビッ
ト貯蔵手段及び前記符号語長さ発生部に出力する第２シ
フタ手段を含む。
【００１０】
【実施例】以下、添付した図２，図３及び図４（Ａ）な
いし（Ｊ）に基づき本発明の望ましい実施例を詳しく説
明する。図２及び図３は本発明の望ましい一実施例によ
る可変長復号器を示したブロック図である。
いし（Ｊ）に基づき本発明の望ましい実施例を詳しく説
明する。図２及び図３は本発明の望ましい一実施例によ
る可変長復号器を示したブロック図である。
【００１１】図２及び図３の可変長復号器は可変長符号
化されたデータである可変長符号語を符号化する前の状
態に復号化する。さらに詳しくは、図２及び図３の可変
長復号器は映像信号の可変長符号化による符号語からラ
ンレングスだけ遅延されたレベルを発生する。従って、
図２及び図３の可変長復号器の出力は逆変換符号化に直
ちに使えるデータの形態となる。
化されたデータである可変長符号語を符号化する前の状
態に復号化する。さらに詳しくは、図２及び図３の可変
長復号器は映像信号の可変長符号化による符号語からラ
ンレングスだけ遅延されたレベルを発生する。従って、
図２及び図３の可変長復号器の出力は逆変換符号化に直
ちに使えるデータの形態となる。
【００１２】可変長符号語は直列または並列ビットスト
リーム形態にＦＩＦＯメモリ１１に入力する。ＦＩＦＯ
メモリ１１は入力する可変長符号語を貯蔵し、インバー
タ１１２からキャリ信号“０”が印加される毎に貯蔵し
ているデータのうち最初に入力されたＮビットデータを
ラッチ１３に出力する。ＦＩＦＯメモリ１１は直列また
は並列ビットストリーム形態に入力されるビットのうち
Ｎビットずつを並列形態のシーケンスに出力するのでＦ
ＩＦＯメモリ１１から出力するＮビットデータのうち最
上位ビットは直列ビットストリーム上での同一なＮビッ
トデータのうち最も先立つビットとなる。ここで、ビッ
ト数“Ｎ”は可変長符号語の有し得る最も長いビット数
である。従って、Ｎビットシーケンス内には一つの可変
長符号語のみ入っていたり二つの可変長符号語が入って
いたりする。クロックパルスが入力されるとラッチ１３
はＦＩＦＯメモリ１１から出力されるＮビットシーケン
スを、ラッチ１４はラッチ１３からのデータを、そして
ラッチ１５はラッチ１３から供給されるデータを個別に
ラッチングする。このラッチ１３，１４，１５は供給さ
れたＮビットシーケンスをキャリ信号が“１”の間に印
加されるクロックパルスによりラッチングする。第１マ
ルチプレクサ１６はキャリ信号が“１”ならラッチ１３
の出力を選択しキャリ信号が“０”ならラッチ１４の出
力を選択してバレルシフタ１８に供給する。第２マルチ
プレクサ１７はキャリ信号が“１”ならラッチ１４の出
力を選択し、キャリ信号が“０”ならラッチ１５の出力
を選択してバレルシフタ１８に供給する。バレルシフタ
１８はマルチプレクサ１６，１７を通じて供給される２
Ｎビットのシーケンスの中で累積された符号語長さＡＣ
Ｌに当たるビット数ほどシフトされたウィンドウ内のＮ
ビットのデータをラッチ２１に出力する。ここで、ウィ
ンドウのシフティングはマルチプレクサ１７から印加さ
れるＮビットシーケンスの一番目のビットから累積され
た符号語長さＡＣＬほどシフトされる。例えば、累積符
号語長さＡＣＬが“ｍ”の場合、バレルシフタ１８はマ
ルチプレクサ１７から印加されるＮビットシーケンス内
の一番目のビットからｍ個のビットを除いた残りのＮ−
ｍ個のビットとマルチプレクサ１６から印加されるＮビ
ットシーケンス内の一番目のビットからｍ個のビットを
ラッチ２１に出力する。
リーム形態にＦＩＦＯメモリ１１に入力する。ＦＩＦＯ
メモリ１１は入力する可変長符号語を貯蔵し、インバー
タ１１２からキャリ信号“０”が印加される毎に貯蔵し
ているデータのうち最初に入力されたＮビットデータを
ラッチ１３に出力する。ＦＩＦＯメモリ１１は直列また
は並列ビットストリーム形態に入力されるビットのうち
Ｎビットずつを並列形態のシーケンスに出力するのでＦ
ＩＦＯメモリ１１から出力するＮビットデータのうち最
上位ビットは直列ビットストリーム上での同一なＮビッ
トデータのうち最も先立つビットとなる。ここで、ビッ
ト数“Ｎ”は可変長符号語の有し得る最も長いビット数
である。従って、Ｎビットシーケンス内には一つの可変
長符号語のみ入っていたり二つの可変長符号語が入って
いたりする。クロックパルスが入力されるとラッチ１３
はＦＩＦＯメモリ１１から出力されるＮビットシーケン
スを、ラッチ１４はラッチ１３からのデータを、そして
ラッチ１５はラッチ１３から供給されるデータを個別に
ラッチングする。このラッチ１３，１４，１５は供給さ
れたＮビットシーケンスをキャリ信号が“１”の間に印
加されるクロックパルスによりラッチングする。第１マ
ルチプレクサ１６はキャリ信号が“１”ならラッチ１３
の出力を選択しキャリ信号が“０”ならラッチ１４の出
力を選択してバレルシフタ１８に供給する。第２マルチ
プレクサ１７はキャリ信号が“１”ならラッチ１４の出
力を選択し、キャリ信号が“０”ならラッチ１５の出力
を選択してバレルシフタ１８に供給する。バレルシフタ
１８はマルチプレクサ１６，１７を通じて供給される２
Ｎビットのシーケンスの中で累積された符号語長さＡＣ
Ｌに当たるビット数ほどシフトされたウィンドウ内のＮ
ビットのデータをラッチ２１に出力する。ここで、ウィ
ンドウのシフティングはマルチプレクサ１７から印加さ
れるＮビットシーケンスの一番目のビットから累積され
た符号語長さＡＣＬほどシフトされる。例えば、累積符
号語長さＡＣＬが“ｍ”の場合、バレルシフタ１８はマ
ルチプレクサ１７から印加されるＮビットシーケンス内
の一番目のビットからｍ個のビットを除いた残りのＮ−
ｍ個のビットとマルチプレクサ１６から印加されるＮビ
ットシーケンス内の一番目のビットからｍ個のビットを
ラッチ２１に出力する。
【００１３】ラッチ２１はクロックパルスが印加される
毎にバレルシフタ１８から供給されるデータをラッチン
グする。ラッチ２２は前述したバレルシフタ１８と同一
に動作するバレルシフタ２３から供給されるデータをク
ロックが印加される毎にラッチングする。バレルシフタ
２３はラッチ２１，２２から供給される２Ｎビットシー
ケンスのうち符号語長さＣＬほどシフトされたウィンド
ウ内に入っているＮビットシーケンスを符号語長さテー
ブル２４及びラッチ４１に出力する。
毎にバレルシフタ１８から供給されるデータをラッチン
グする。ラッチ２２は前述したバレルシフタ１８と同一
に動作するバレルシフタ２３から供給されるデータをク
ロックが印加される毎にラッチングする。バレルシフタ
２３はラッチ２１，２２から供給される２Ｎビットシー
ケンスのうち符号語長さＣＬほどシフトされたウィンド
ウ内に入っているＮビットシーケンスを符号語長さテー
ブル２４及びラッチ４１に出力する。
【００１４】符号語長さテーブル２４は状態信号の値に
よりバレルシフタ２３から供給されるＮビットシーケン
ス内に入っている一番目の可変長符号語の長さと状態信
号の値に対応する符号語長さのうち一つをＡＮＤゲート
２５に出力する。本発明の一実施例で使われた状態信号
は４ビットのデータであり、符号語長さテーブル２４は
状態信号の値が“０”なら符号語長さ“０”を、状態信
号の値が“１”から“１４”の間の値の場合、バレルシ
フタ２３の出力データから得られた符号語長さを、そし
て状態信号の値が“１５”の場合は符号語長さ“Ｎ”を
出力するように設計される。状態信号の値“１”ないし
“１４”は多数個の符号語長さテーブルを使用する場合
にそれらを区分するために使われる。
よりバレルシフタ２３から供給されるＮビットシーケン
ス内に入っている一番目の可変長符号語の長さと状態信
号の値に対応する符号語長さのうち一つをＡＮＤゲート
２５に出力する。本発明の一実施例で使われた状態信号
は４ビットのデータであり、符号語長さテーブル２４は
状態信号の値が“０”なら符号語長さ“０”を、状態信
号の値が“１”から“１４”の間の値の場合、バレルシ
フタ２３の出力データから得られた符号語長さを、そし
て状態信号の値が“１５”の場合は符号語長さ“Ｎ”を
出力するように設計される。状態信号の値“１”ないし
“１４”は多数個の符号語長さテーブルを使用する場合
にそれらを区分するために使われる。
【００１５】このような状態信号は初期化区間、即ち図
２の装置が可変長符号語から得られる符号化長さとラン
レングスに基づき正常に動作する前の５クロック区間の
間には外部機器（図示せず）から供給される。そして、
図２の装置が正常に動作する間の状態信号は符号語長さ
テーブル２４から得られた符号語長さを用いたり、初期
化区間と同様に外部機構から供給されうる。
２の装置が可変長符号語から得られる符号化長さとラン
レングスに基づき正常に動作する前の５クロック区間の
間には外部機器（図示せず）から供給される。そして、
図２の装置が正常に動作する間の状態信号は符号語長さ
テーブル２４から得られた符号語長さを用いたり、初期
化区間と同様に外部機構から供給されうる。
【００１６】ＡＮＤゲート２５は比較器４５からラン等
価信号“１”が印加される間は符号語長さテーブル２４
からの符号語長さをラッチ２６に供給し、ラン等価信号
“０”が印加される間は値“０”をラッチ２６に供給す
る。ラッチ２６はＡＮＤゲート２５から供給されるデー
タをクロックパルスによりラッチングする。バレルシフ
タ２３はラッチ２６からの符号語長さによりデータ出力
を決定するウィンドウをシフトさせる。
価信号“１”が印加される間は符号語長さテーブル２４
からの符号語長さをラッチ２６に供給し、ラン等価信号
“０”が印加される間は値“０”をラッチ２６に供給す
る。ラッチ２６はＡＮＤゲート２５から供給されるデー
タをクロックパルスによりラッチングする。バレルシフ
タ２３はラッチ２６からの符号語長さによりデータ出力
を決定するウィンドウをシフトさせる。
【００１７】ラッチ２６に貯蔵された符号語長さは累積
演算器３２に供給され、ラッチ３１は累積演算器３２か
ら出力される累積された符号語長さをクロックパルスに
よりラッチングする。累積演算器３２はラッチ２６から
供給される符号語長さをラッチ３１から供給される累積
された符号語長さに加算する。そして、累積演算器３２
は加算による結果値を“モジュロ（modulo) −Ｎ”演算
してその分け前をキャリ信号に、その残りを累積された
符号語長さに出力する。即ち、累積演算器３２は新たに
得られた累積された符号語長さが“Ｎ”に等しいかそれ
より大きい場合キャリ信号“１”とモジュロ−Ｎ演算に
よる残りである累積された符号語長さを出力し、新たに
得られた累積された符号語長さが“Ｎ”より少なければ
キャリ信号“０”とモジュロ−Ｎ演算による残りである
累積された符号語長さを出力する。累積演算器３２から
出力される累積された符号語長さはラッチ３１とバレル
シフタ１８に供給され、キャリ信号はインバータ１２、
ラッチ１３，１４，１５及びマルチプレクサ１６，１７
に供給される。一方、ラッチ２２，２６，３１はインバ
ータ６を通じてそれぞれのローエッジトリガー型のクリ
ア端に印加される初期化信号によりクリアされる。
演算器３２に供給され、ラッチ３１は累積演算器３２か
ら出力される累積された符号語長さをクロックパルスに
よりラッチングする。累積演算器３２はラッチ２６から
供給される符号語長さをラッチ３１から供給される累積
された符号語長さに加算する。そして、累積演算器３２
は加算による結果値を“モジュロ（modulo) −Ｎ”演算
してその分け前をキャリ信号に、その残りを累積された
符号語長さに出力する。即ち、累積演算器３２は新たに
得られた累積された符号語長さが“Ｎ”に等しいかそれ
より大きい場合キャリ信号“１”とモジュロ−Ｎ演算に
よる残りである累積された符号語長さを出力し、新たに
得られた累積された符号語長さが“Ｎ”より少なければ
キャリ信号“０”とモジュロ−Ｎ演算による残りである
累積された符号語長さを出力する。累積演算器３２から
出力される累積された符号語長さはラッチ３１とバレル
シフタ１８に供給され、キャリ信号はインバータ１２、
ラッチ１３，１４，１５及びマルチプレクサ１６，１７
に供給される。一方、ラッチ２２，２６，３１はインバ
ータ６を通じてそれぞれのローエッジトリガー型のクリ
ア端に印加される初期化信号によりクリアされる。
【００１８】ラッチ４１は比較器４５から印加されるラ
ン等価信号に応じてイネーブルされ、クロックパルスが
印加されるとバレルシフタ２３から供給されるＮビット
シーケンスをラッチングする。即ち、ラッチ４１はラン
等価信号が“１”の間にバレルシフタ２３からのＮビッ
トシーケンスをクロックパルスが印加される時ラッチす
る。レベルテーブル４２はラッチ４１から供給されるＮ
ビットシーケンス内に入っている一番目の可変長符号語
に対応するレベルを出力する。このレベルはラッチ４６
に供給され、クロックパルスが印加される時ラッチ４６
にラッチングされたレベルはラッチ４８に供給される。
ン等価信号に応じてイネーブルされ、クロックパルスが
印加されるとバレルシフタ２３から供給されるＮビット
シーケンスをラッチングする。即ち、ラッチ４１はラン
等価信号が“１”の間にバレルシフタ２３からのＮビッ
トシーケンスをクロックパルスが印加される時ラッチす
る。レベルテーブル４２はラッチ４１から供給されるＮ
ビットシーケンス内に入っている一番目の可変長符号語
に対応するレベルを出力する。このレベルはラッチ４６
に供給され、クロックパルスが印加される時ラッチ４６
にラッチングされたレベルはラッチ４８に供給される。
【００１９】一方、ランテーブル４３はラッチ４１から
供給されるＮビットシーケンス内の一番目の可変長符号
語に対応するランレングスを出力する。比較器４５はラ
ンテーブル４３からのランレングスとカウンター４４か
らのカウントされた値を出力する。比較器４５はランレ
ングスとカウントされた値が一致すればラン等価信号
“１”を出力し、一致しなければラン等価信号“０”を
出力する。比較器４５の出力であるラン等価信号はラッ
チ４１，４７とゲート回路５２及びＡＮＤゲートに供給
される。ラッチ４７は比較器４５からのラン等価信号を
クロックパルスに応じてラッチングし、ラッチ４７の出
力はラッチ４８のクリア信号として用いられる。従っ
て、クロックが印加される時ラッチ４８はラッチ４７か
ら“０”が印加されれば“０”を出力し、ラッチ４７か
ら“１”が印加されればラッチ４６から供給されるレベ
ルをラッチングする。
供給されるＮビットシーケンス内の一番目の可変長符号
語に対応するランレングスを出力する。比較器４５はラ
ンテーブル４３からのランレングスとカウンター４４か
らのカウントされた値を出力する。比較器４５はランレ
ングスとカウントされた値が一致すればラン等価信号
“１”を出力し、一致しなければラン等価信号“０”を
出力する。比較器４５の出力であるラン等価信号はラッ
チ４１，４７とゲート回路５２及びＡＮＤゲートに供給
される。ラッチ４７は比較器４５からのラン等価信号を
クロックパルスに応じてラッチングし、ラッチ４７の出
力はラッチ４８のクリア信号として用いられる。従っ
て、クロックが印加される時ラッチ４８はラッチ４７か
ら“０”が印加されれば“０”を出力し、ラッチ４７か
ら“１”が印加されればラッチ４６から供給されるレベ
ルをラッチングする。
【００２０】比較器５１は状態信号とブロック終端信号
ＥＯＤを印加され比較し、その比較結果をゲート回路５
２に出力する。即ち、比較器５１はブロック終端信号Ｅ
ＯＢと状態信号が同一な信号なら“１”を出力し、同一
でなければ“０”を出力する。比較器５１の出力により
新たなブロックに対する可変長復号化が正常になされ得
る。ゲート回路５２はラン等価信号の反転された信号と
比較器５１の出力の反転された信号及び初期化信号を印
加され論理積してカウンター４４に出力する。カウンタ
ー４４はクロックパルスをカウントする増加カウンター
であって、ゲート回路５２の出力信号をクリア信号に印
加されるように設計される。従って、カウンター４４は
ランレングスとカウント値が一致する時比較器４５から
発生するラン等価信号“１”によりクリアされる。この
ようなカウンター４４はカウントされた値がランレング
スと一致する時までクロックパルスをカウントする。
ＥＯＤを印加され比較し、その比較結果をゲート回路５
２に出力する。即ち、比較器５１はブロック終端信号Ｅ
ＯＢと状態信号が同一な信号なら“１”を出力し、同一
でなければ“０”を出力する。比較器５１の出力により
新たなブロックに対する可変長復号化が正常になされ得
る。ゲート回路５２はラン等価信号の反転された信号と
比較器５１の出力の反転された信号及び初期化信号を印
加され論理積してカウンター４４に出力する。カウンタ
ー４４はクロックパルスをカウントする増加カウンター
であって、ゲート回路５２の出力信号をクリア信号に印
加されるように設計される。従って、カウンター４４は
ランレングスとカウント値が一致する時比較器４５から
発生するラン等価信号“１”によりクリアされる。この
ようなカウンター４４はカウントされた値がランレング
スと一致する時までクロックパルスをカウントする。
【００２１】前述した構成を有する図２，図３の装置の
動作を図４（Ａ）ないし（Ｊ）に基づき説明する。初期
化信号（図４（Ｂ））は一番目のクロックパルスＣＬＫ
１が印加される前にハイレベルを有し、状態信号（図４
（Ｃ））の値は一番目のクロックパルスＣＬＫ１から四
番目のクロックパルスＣＬＫ４が印加される間は“１
５”、五番目のクロックパルスＣＬＫ５が印加される時
は“０”、そして六番目のクロックパルスＣＬＫ６以後
はバレルシフタ２３の出力によりその値が可変される。
説明の便宜のためにＦＩＦＯメモリ１１は累積演算器３
２により発生されるキャリ信号が“１”になる毎にＦ
１，Ｆ２，Ｆ３，Ｆ４・・・の順にＮビットのデータを
ぞれぞれ出力することと定める。
動作を図４（Ａ）ないし（Ｊ）に基づき説明する。初期
化信号（図４（Ｂ））は一番目のクロックパルスＣＬＫ
１が印加される前にハイレベルを有し、状態信号（図４
（Ｃ））の値は一番目のクロックパルスＣＬＫ１から四
番目のクロックパルスＣＬＫ４が印加される間は“１
５”、五番目のクロックパルスＣＬＫ５が印加される時
は“０”、そして六番目のクロックパルスＣＬＫ６以後
はバレルシフタ２３の出力によりその値が可変される。
説明の便宜のためにＦＩＦＯメモリ１１は累積演算器３
２により発生されるキャリ信号が“１”になる毎にＦ
１，Ｆ２，Ｆ３，Ｆ４・・・の順にＮビットのデータを
ぞれぞれ出力することと定める。
【００２２】一番目のクロックパルスＣＬＫ１が印加さ
れる前に直列ビットストリーム形態の可変長符号語はＦ
ＩＦＯメモリ１１に入力され貯蔵され、初期化信号（図
４（Ｂ））はインバータ６を通じて図２の装置に印加さ
れる。ラッチ２２，２６，３１は初期化信号に応じてク
リアされ、ゲート回路５２は初期化信号のハイレベル区
間の間“０”を出力する。カウンター４４はゲート回路
５２からの信号“０”に応じてクリアされる。
れる前に直列ビットストリーム形態の可変長符号語はＦ
ＩＦＯメモリ１１に入力され貯蔵され、初期化信号（図
４（Ｂ））はインバータ６を通じて図２の装置に印加さ
れる。ラッチ２２，２６，３１は初期化信号に応じてク
リアされ、ゲート回路５２は初期化信号のハイレベル区
間の間“０”を出力する。カウンター４４はゲート回路
５２からの信号“０”に応じてクリアされる。
【００２３】従って、ラッチ２６は図４（Ｄ）に示した
通り符号語長さ“０”を出力する。ラッチ２６の出力
“０”は累積演算器３２に出力され、累積演算器３２は
初期化信号に応じてクリアされたラッチ３１の出力とラ
ッチ２６の出力を加算してからモジュロ−Ｎ演算を行
う。この場合、ラッチ３１の出力は“０”なので累積演
算器３２はキャリ信号“０”と累積された符号語長さ
“０”を出力する。ＦＩＦＯメモリ１１とラッチ１３，
１４，１５はキャリ信号“０”により動作しなくなる。
通り符号語長さ“０”を出力する。ラッチ２６の出力
“０”は累積演算器３２に出力され、累積演算器３２は
初期化信号に応じてクリアされたラッチ３１の出力とラ
ッチ２６の出力を加算してからモジュロ−Ｎ演算を行
う。この場合、ラッチ３１の出力は“０”なので累積演
算器３２はキャリ信号“０”と累積された符号語長さ
“０”を出力する。ＦＩＦＯメモリ１１とラッチ１３，
１４，１５はキャリ信号“０”により動作しなくなる。
【００２４】一番目のクロックパルスが印加される以前
のラッチ２６，１３，１４，１５，２１，２２及び４１
の出力は図４（Ｄ）ないし（Ｊ）に示した通り、その値
が全部“０”である。一方、比較器４５はラン等価信号
“１”を出力し、このラン等価信号“１”はＡＮＤゲー
ト２５に印加される。この際の状態信号は図４（Ｃ）に
示した通りその値“１５”を有する。そして、符号語長
さテーブル２４は状態信号“１５”に応答して符号語長
さ“Ｎ”をＡＮＤゲート２５に出力する。ＡＮＤゲート
２５は比較器４５からのラン等価信号が１なので符号語
長さテーブル２４から出力する符号語長さ“Ｎ”をラッ
チ２６に出力する。
のラッチ２６，１３，１４，１５，２１，２２及び４１
の出力は図４（Ｄ）ないし（Ｊ）に示した通り、その値
が全部“０”である。一方、比較器４５はラン等価信号
“１”を出力し、このラン等価信号“１”はＡＮＤゲー
ト２５に印加される。この際の状態信号は図４（Ｃ）に
示した通りその値“１５”を有する。そして、符号語長
さテーブル２４は状態信号“１５”に応答して符号語長
さ“Ｎ”をＡＮＤゲート２５に出力する。ＡＮＤゲート
２５は比較器４５からのラン等価信号が１なので符号語
長さテーブル２４から出力する符号語長さ“Ｎ”をラッ
チ２６に出力する。
【００２５】一番目のクロックパルスＣＬＫ１が印加さ
れればラッチ２６はＡＮＤゲート２５からの符号語長さ
“Ｎ”をラッチングする。累積演算器３２はラッチ３１
からの出力“０”にラッチ２６からの出力“Ｎ”を加算
してからその結果値“Ｎ”のモジュロ−Ｎ演算によるキ
ャリ信号“１”と累積された符号語長さ“０”を出力す
る。ＦＩＦＯメモリ１１はインバータ１２により反転さ
れたキャリ信号に応じて貯蔵していたデータのうち最先
に入力されたＮビットデータ“Ｆ１”をラッチ１３に出
力する。一番目のクロックパルスＣＬＫ１が現れた以後
にラッチ１３，１４，１５，２１，２２及び４１のそれ
ぞれにラッチングされるデータは図４（Ｅ）ないし図４
（Ｊ）のそれぞれに示した通り“０”である。一方、比
較器４５はランテーブル４３からのランレングスが供給
されないのでラン等価信号“１”を出力する。ラン等価
信号“１”はＡＮＤゲート２５に供給され、ＡＮＤゲー
ト２５が符号語長さテーブル２４からの出力をラッチ２
６に供給し得るようにする。
れればラッチ２６はＡＮＤゲート２５からの符号語長さ
“Ｎ”をラッチングする。累積演算器３２はラッチ３１
からの出力“０”にラッチ２６からの出力“Ｎ”を加算
してからその結果値“Ｎ”のモジュロ−Ｎ演算によるキ
ャリ信号“１”と累積された符号語長さ“０”を出力す
る。ＦＩＦＯメモリ１１はインバータ１２により反転さ
れたキャリ信号に応じて貯蔵していたデータのうち最先
に入力されたＮビットデータ“Ｆ１”をラッチ１３に出
力する。一番目のクロックパルスＣＬＫ１が現れた以後
にラッチ１３，１４，１５，２１，２２及び４１のそれ
ぞれにラッチングされるデータは図４（Ｅ）ないし図４
（Ｊ）のそれぞれに示した通り“０”である。一方、比
較器４５はランテーブル４３からのランレングスが供給
されないのでラン等価信号“１”を出力する。ラン等価
信号“１”はＡＮＤゲート２５に供給され、ＡＮＤゲー
ト２５が符号語長さテーブル２４からの出力をラッチ２
６に供給し得るようにする。
【００２６】かかる方式で図２，図３の装置が二番目の
クロックＣＬＫ２及び三番目のクロックＣＬＫ３につい
て動作した後、四番目のクロックＣＬＫ４が印加されれ
ばラッチ２１はバレルシフタ１８から出力されたデータ
“Ｆ１”をラッチングする。ラッチ１５はラッチ１４か
らのデータ“Ｆ１”を、ラッチ１４はラッチ１３からの
データ“Ｆ２”を、そしてラッチ１３はＦＩＦＯメモリ
１１から出力されたデータ“Ｆ３”をそれぞれラッチン
グする。この際、ラッチ２６はＡＮＤゲート２５の出力
“Ｎ”をラッチングするので、バレルシフタ２３はラッ
チ２６からの符号語長さ“Ｎ”ほどシフトされたウィン
ドウ内のＮビットシーケンス、即ちラッチ２１からのデ
ータ“Ｆ１”を符号語長さテーブル２４とラッチ２２及
び４１に出力する。
クロックＣＬＫ２及び三番目のクロックＣＬＫ３につい
て動作した後、四番目のクロックＣＬＫ４が印加されれ
ばラッチ２１はバレルシフタ１８から出力されたデータ
“Ｆ１”をラッチングする。ラッチ１５はラッチ１４か
らのデータ“Ｆ１”を、ラッチ１４はラッチ１３からの
データ“Ｆ２”を、そしてラッチ１３はＦＩＦＯメモリ
１１から出力されたデータ“Ｆ３”をそれぞれラッチン
グする。この際、ラッチ２６はＡＮＤゲート２５の出力
“Ｎ”をラッチングするので、バレルシフタ２３はラッ
チ２６からの符号語長さ“Ｎ”ほどシフトされたウィン
ドウ内のＮビットシーケンス、即ちラッチ２１からのデ
ータ“Ｆ１”を符号語長さテーブル２４とラッチ２２及
び４１に出力する。
【００２７】一方、累積演算器３２はラッチ２６の出力
“Ｎ”とラッチ３１の出力“０”によるキャリ信号
“１”と累積された符号語長さ“０”を出力する。ＦＩ
ＦＯメモリ１１は累積演算器３２からのキャリ信号
“１”に応答してその次のＮビットデータ“Ｆ４”を出
力する。マルチプレクサ１６はキャリ信号“１”に応答
してラッチ１３からのデータ“Ｆ３”をバレルシフタ１
８に供給し、マルチプレクサ１７はラッチ１４からのデ
ータ“Ｆ２”をバレルシフタ１８に供給する。バレルシ
フタ１８は累積演算器３２からの累積された符号語長さ
“０”に応答してマルチプレクサ１７から供給されるデ
ータ“Ｆ２”をラッチ２１に出力する。符号語長さテー
ブル２４は四番目のクロックＣＬＫ４が印加される時の
状態信号の値“０”による符号語長さ“０”をＡＮＤゲ
ート２５に出力し、この際のラン等価信号“１”により
ＡＮＤゲート２５は符号語長さ“０”をラッチ２６に出
力する。
“Ｎ”とラッチ３１の出力“０”によるキャリ信号
“１”と累積された符号語長さ“０”を出力する。ＦＩ
ＦＯメモリ１１は累積演算器３２からのキャリ信号
“１”に応答してその次のＮビットデータ“Ｆ４”を出
力する。マルチプレクサ１６はキャリ信号“１”に応答
してラッチ１３からのデータ“Ｆ３”をバレルシフタ１
８に供給し、マルチプレクサ１７はラッチ１４からのデ
ータ“Ｆ２”をバレルシフタ１８に供給する。バレルシ
フタ１８は累積演算器３２からの累積された符号語長さ
“０”に応答してマルチプレクサ１７から供給されるデ
ータ“Ｆ２”をラッチ２１に出力する。符号語長さテー
ブル２４は四番目のクロックＣＬＫ４が印加される時の
状態信号の値“０”による符号語長さ“０”をＡＮＤゲ
ート２５に出力し、この際のラン等価信号“１”により
ＡＮＤゲート２５は符号語長さ“０”をラッチ２６に出
力する。
【００２８】五番目のクロックＣＬＫ５が印加されれ
ば、ラッチ４１はバレルシフタ２３から供給されたデー
タ“Ｆ１”をラッチングする。レベルテーブル４２はＮ
ビットシーケンス“Ｆ１”に入っている一番目の可変長
符号語に対応するレベルを出力する。ランテーブル４３
はラッチ４１からのデータ“Ｆ１”を印加されレベルテ
ーブル４２から出力されるレベルに応ずるランレングス
を比較器４５に出力する。比較器４５はランレングスと
カウンター４４の出力“０”を比較し、二つの値が同一
ならラン等価信号“１”を、そして二つの値が相異なる
とラン等価信号“０”を出力する。本発明の一実施例で
はレベルテーブル４２から最初に出力されたレベルに対
応するランレングスを“０”と定める。従って、比較器
４５はラン等価信号“１”を出力する。ラン等価信号
“１”はラッチ４１，４７、ゲート回路５２及びＡＮＤ
ゲート２５にそれぞれ供給される。
ば、ラッチ４１はバレルシフタ２３から供給されたデー
タ“Ｆ１”をラッチングする。レベルテーブル４２はＮ
ビットシーケンス“Ｆ１”に入っている一番目の可変長
符号語に対応するレベルを出力する。ランテーブル４３
はラッチ４１からのデータ“Ｆ１”を印加されレベルテ
ーブル４２から出力されるレベルに応ずるランレングス
を比較器４５に出力する。比較器４５はランレングスと
カウンター４４の出力“０”を比較し、二つの値が同一
ならラン等価信号“１”を、そして二つの値が相異なる
とラン等価信号“０”を出力する。本発明の一実施例で
はレベルテーブル４２から最初に出力されたレベルに対
応するランレングスを“０”と定める。従って、比較器
４５はラン等価信号“１”を出力する。ラン等価信号
“１”はラッチ４１，４７、ゲート回路５２及びＡＮＤ
ゲート２５にそれぞれ供給される。
【００２９】一方、ラッチ２２は四番目のクロックＣＬ
Ｋ４によりバレルシフタ２３から出力されたデータ“Ｆ
１”を、ラッチ２１はバレルシフタ１８からのデータ
“Ｆ２”をそれぞれラッチングする。ラッチ１５はラッ
チ１４からのデータ“Ｆ２”を、ラッチ１４はラッチ１
３からのデータ“Ｆ３”を、そしてラッチ１３はＦＩＦ
Ｏメモリ１１から出力されたデータ“Ｆ４”をそれぞれ
ラッチングする。この際、ラッチ２６はＡＮＤゲート２
５から出力された符号語長さ“０”をラッチングするの
で、バレルシフタ２３はラッチ２６からの出力“０”に
応答してラッチ２２からのデータ“Ｆ１”をラッチ２２
及び４１と符号語長さテーブル２４に出力する。この際
の状態信号は図４（Ｃ）に示した通り、符号語長さテー
ブル２４がバレルシフタ２３から印加されるデータ“Ｆ
１”に入っている一番目の可変長符号語に対応する符号
語長さ“Ｘ１”を出力する。従って、符号語長さテーブ
ル２４はデータ“Ｆ１”に入っている最初の可変長符号
語に対応する符号語長さ“Ｘ１”を出力する。ＡＮＤゲ
ート２５は比較器４５から印加されるラン等価信号
“１”により符号語長さテーブル２４からの符号語長さ
“Ｘ１”をラッチ２６に出力する。
Ｋ４によりバレルシフタ２３から出力されたデータ“Ｆ
１”を、ラッチ２１はバレルシフタ１８からのデータ
“Ｆ２”をそれぞれラッチングする。ラッチ１５はラッ
チ１４からのデータ“Ｆ２”を、ラッチ１４はラッチ１
３からのデータ“Ｆ３”を、そしてラッチ１３はＦＩＦ
Ｏメモリ１１から出力されたデータ“Ｆ４”をそれぞれ
ラッチングする。この際、ラッチ２６はＡＮＤゲート２
５から出力された符号語長さ“０”をラッチングするの
で、バレルシフタ２３はラッチ２６からの出力“０”に
応答してラッチ２２からのデータ“Ｆ１”をラッチ２２
及び４１と符号語長さテーブル２４に出力する。この際
の状態信号は図４（Ｃ）に示した通り、符号語長さテー
ブル２４がバレルシフタ２３から印加されるデータ“Ｆ
１”に入っている一番目の可変長符号語に対応する符号
語長さ“Ｘ１”を出力する。従って、符号語長さテーブ
ル２４はデータ“Ｆ１”に入っている最初の可変長符号
語に対応する符号語長さ“Ｘ１”を出力する。ＡＮＤゲ
ート２５は比較器４５から印加されるラン等価信号
“１”により符号語長さテーブル２４からの符号語長さ
“Ｘ１”をラッチ２６に出力する。
【００３０】累積演算器３２は四番目のクロックＣＬＫ
４によるラッチ２６の出力“０”とラッチ３１の出力
“０”に対して加算及びモジュロ−Ｎ演算を行いその結
果によるキャリ信号“０”と累積された符号語長さ
“０”を出力する。従って、ＦＩＦＯメモリ１１はキャ
リ信号“０”に応答してデータ出力をしない。そして、
キャリ信号“０”に応答してマルチプレクサ１６はラッ
チ１４の出力“Ｆ３”を、マルチプレクサ１７はラッチ
１５の出力“Ｆ２”をそれぞれバレルシフタ１８に伝達
する。バレルシフタ１８は累積された符号語長さ“０”
に応答してラッチ１５からのデータ“Ｆ２”をラッチ２
１に出力する。
４によるラッチ２６の出力“０”とラッチ３１の出力
“０”に対して加算及びモジュロ−Ｎ演算を行いその結
果によるキャリ信号“０”と累積された符号語長さ
“０”を出力する。従って、ＦＩＦＯメモリ１１はキャ
リ信号“０”に応答してデータ出力をしない。そして、
キャリ信号“０”に応答してマルチプレクサ１６はラッ
チ１４の出力“Ｆ３”を、マルチプレクサ１７はラッチ
１５の出力“Ｆ２”をそれぞれバレルシフタ１８に伝達
する。バレルシフタ１８は累積された符号語長さ“０”
に応答してラッチ１５からのデータ“Ｆ２”をラッチ２
１に出力する。
【００３１】六番目のクロックＣＬＫ６が印加されれ
ば、ラッチ４６はレベルテーブル４２から出力されたレ
ベルを、ラッチ４７は比較器４５からのラン等価信号
“１”をそれぞれラッチングする。ラッチ４１はラン等
価信号“１”に応答してバレルシフタ２３から供給され
たデータ“Ｆ１”をラッチングする。レベルテーブル４
２はデータ“Ｆ１”に入っている可変長符号語に対応す
るレベルを出力する。ランテーブル４３はラッチ４１か
らのデータ“Ｆ１”を印加されレベルテーブル４２から
出力されるレベルに対応するランレングスを比較器４５
に出力する。比較器４５はカウンター４４の出力“０”
とランレングスを比較してその結果によるラン等価信号
“１”を出力する。ラン等価信号“１”はラッチ４１，
４７、ゲート回路５２及びＡＮＤゲート２５にそれぞれ
供給される。
ば、ラッチ４６はレベルテーブル４２から出力されたレ
ベルを、ラッチ４７は比較器４５からのラン等価信号
“１”をそれぞれラッチングする。ラッチ４１はラン等
価信号“１”に応答してバレルシフタ２３から供給され
たデータ“Ｆ１”をラッチングする。レベルテーブル４
２はデータ“Ｆ１”に入っている可変長符号語に対応す
るレベルを出力する。ランテーブル４３はラッチ４１か
らのデータ“Ｆ１”を印加されレベルテーブル４２から
出力されるレベルに対応するランレングスを比較器４５
に出力する。比較器４５はカウンター４４の出力“０”
とランレングスを比較してその結果によるラン等価信号
“１”を出力する。ラン等価信号“１”はラッチ４１，
４７、ゲート回路５２及びＡＮＤゲート２５にそれぞれ
供給される。
【００３２】一方、ラッチ２２は五番目のクロックＣＬ
Ｋ５によりバレルシフタ２３から出力されたデータ“Ｆ
１”を、ラッチ２１はバレルシフタ１８からのデータ
“Ｆ２”をそれぞれラッチングする。また、ラッチ１５
はデータ“Ｆ２”を、ラッチ１４はデータ“Ｆ３”を、
ラッチ１３はデータ“Ｆ４”をそのまま有している。そ
して、ＦＩＦＯメモリ１１はデータを出力しない。これ
は六番目のクロックＣＬＫ６が印加される時のキャリ信
号の値が“０”になるからである。ラッチ２６は五番目
のクロックＣＬＫ５によるＡＮＤゲート２５の出力“Ｘ
１”をラッチングするのでバレルシフタ２３はラッチ２
６からの出力“Ｘ１”に応答してウィンドウを“Ｘ１”
ビットほど移動させ、移動されたウィンドウ内のＮビッ
トデータをラッチ２２及び４１と符号語長さテーブル２
４に出力する。従って、この場合のバレルシフタ２３の
出力はＦＩＦＯメモリ１１に印加されるビットストリー
ム上の一番目の可変長符号語が除かれたビットとなる。
バレルシフタ２３の出力はラッチ２２，４１及び符号語
長さテーブル２４に供給される。符号語長さテーブル２
４はバレルシフタ２３から出力するデータ内に入ってい
る一番目の可変長符号語に対応する符号語長さ“Ｘ２”
を出力する。ＡＮＤゲート２５はラン等価信号が“１”
に応答して符号語長さテーブル２４からの符号語長さ
“Ｘ２”をラッチ２６に出力する。
Ｋ５によりバレルシフタ２３から出力されたデータ“Ｆ
１”を、ラッチ２１はバレルシフタ１８からのデータ
“Ｆ２”をそれぞれラッチングする。また、ラッチ１５
はデータ“Ｆ２”を、ラッチ１４はデータ“Ｆ３”を、
ラッチ１３はデータ“Ｆ４”をそのまま有している。そ
して、ＦＩＦＯメモリ１１はデータを出力しない。これ
は六番目のクロックＣＬＫ６が印加される時のキャリ信
号の値が“０”になるからである。ラッチ２６は五番目
のクロックＣＬＫ５によるＡＮＤゲート２５の出力“Ｘ
１”をラッチングするのでバレルシフタ２３はラッチ２
６からの出力“Ｘ１”に応答してウィンドウを“Ｘ１”
ビットほど移動させ、移動されたウィンドウ内のＮビッ
トデータをラッチ２２及び４１と符号語長さテーブル２
４に出力する。従って、この場合のバレルシフタ２３の
出力はＦＩＦＯメモリ１１に印加されるビットストリー
ム上の一番目の可変長符号語が除かれたビットとなる。
バレルシフタ２３の出力はラッチ２２，４１及び符号語
長さテーブル２４に供給される。符号語長さテーブル２
４はバレルシフタ２３から出力するデータ内に入ってい
る一番目の可変長符号語に対応する符号語長さ“Ｘ２”
を出力する。ＡＮＤゲート２５はラン等価信号が“１”
に応答して符号語長さテーブル２４からの符号語長さ
“Ｘ２”をラッチ２６に出力する。
【００３３】累積演算器３２はラッチ２６の出力“Ｘ
１”とラッチ３１の出力“０”に対して加算及びモジュ
ロ−Ｎ演算を行い、その結果によるキャリ信号と累積さ
れた符号語長さを出力する。この場合、累積演算器３２
から出力されるキャリ信号及び累積された符号語長さは
符号語長さ“Ｘ１”により決定される。符号語長さ“Ｘ
１”が“Ｎ”より大きければキャリ信号“１”と符号語
長さ“Ｘ１”を“Ｎ”で割った残りの累積された符号語
長さが発生される。一方、符号語長さ“Ｘ１”の値が
“Ｎ”より少ない場合、キャリ信号は“０”となり符号
語長さ“Ｘ１”が累積演算器３２から出力される累積さ
れた符号語長さとなる。累積演算器３２からのキャリ信
号に応答してマルチプレクサ１６はラッチ１３及び１４
のうち一つからのＮビットシーケンスを、マルチプレク
サ１７はラッチ１４及び１５のうち一つからのＮビット
シーケンスを個別的に出力する。バレルシフタ１８は累
積演算器３２から出力される累積された符号語長さに応
答してウィンドウを移動させ、移動されたウィンドウ内
のＮビットシーケンスをラッチ２１に出力する。
１”とラッチ３１の出力“０”に対して加算及びモジュ
ロ−Ｎ演算を行い、その結果によるキャリ信号と累積さ
れた符号語長さを出力する。この場合、累積演算器３２
から出力されるキャリ信号及び累積された符号語長さは
符号語長さ“Ｘ１”により決定される。符号語長さ“Ｘ
１”が“Ｎ”より大きければキャリ信号“１”と符号語
長さ“Ｘ１”を“Ｎ”で割った残りの累積された符号語
長さが発生される。一方、符号語長さ“Ｘ１”の値が
“Ｎ”より少ない場合、キャリ信号は“０”となり符号
語長さ“Ｘ１”が累積演算器３２から出力される累積さ
れた符号語長さとなる。累積演算器３２からのキャリ信
号に応答してマルチプレクサ１６はラッチ１３及び１４
のうち一つからのＮビットシーケンスを、マルチプレク
サ１７はラッチ１４及び１５のうち一つからのＮビット
シーケンスを個別的に出力する。バレルシフタ１８は累
積演算器３２から出力される累積された符号語長さに応
答してウィンドウを移動させ、移動されたウィンドウ内
のＮビットシーケンスをラッチ２１に出力する。
【００３４】七番目のクロックＣＬＫ７が印加されれ
ば、ラッチ４８はラッチ４７に貯蔵されたラン等価信号
“１”に応答してラッチ４６から供給されたレベルをラ
ッチングする。ここで、ラッチ４８にラッチングされる
データはＦＩＦＯメモリ１１に印加されるビットストリ
ーム上の最初の可変長符号語に対応するレベルである。
ラッチ４６は上述した最初の可変長符号語に対応するレ
ベルを再びラッチングし、ラッチ４７はその可変長符号
語に対応するランレングスをラッチングする。ラッチ４
１の場合、ラン等価信号“１”に応答してビットストリ
ーム上の最初の可変長符号語が除かれたビットよりなっ
たＮビットのデータをラッチングする。ラッチ４１にラ
ッチングされたデータは六番目のクロックＣＬＫ６によ
り符号語長さテーブル２４から出力された符号語長さ
“Ｘ２”に対応するデータである。レベルテーブル４２
はラッチ４１から出力されるデータに入っている最初の
可変長符号語に対応するレベルを出力し、ランテーブル
４３はそのレベルに対応するランレングスを出力する。
この際、カウンター４４から比較器４５に供給されるカ
ウントされた値は“０”となる。なぜならば、カウンタ
ー４４は以前のラン等価信号“１”によりクリアされた
状態になるからである。比較器４５はランテーブル４３
の出力とカウンター４４の出力を比較する。比較器４５
は比較結果による“１”または“０”のラン等価信号を
ラッチ４１及び４７ゲート回路５２及びＡＮＤゲート２
５に出力する。比較器４５はランテーブル４３から出力
するランレングスとカウンター４４から出力するカウン
トされた値が同一でない間にはラン等価信号“０”を出
力する。比較器４５から出力するラン等価信号“０”に
よりレベルテーブル４２から出力されるレベルに対応す
るランレングスが“０”でない場合、ラッチ４１はその
ランレングスに当たるクロック数ほどラッチングされた
データを保つ。ラッチ２２もやはりそのランレングスに
当たるクロック数ほどラッチングされたデータを持ち続
ける。そして、ラン等価信号が“０”ならラッチ２６に
供給されるデータもやはり“０”となる。従って、バレ
ルシフタ１８，２３は直前のクロックが印加される時の
出力データと同一な出力データを有することになる。
ば、ラッチ４８はラッチ４７に貯蔵されたラン等価信号
“１”に応答してラッチ４６から供給されたレベルをラ
ッチングする。ここで、ラッチ４８にラッチングされる
データはＦＩＦＯメモリ１１に印加されるビットストリ
ーム上の最初の可変長符号語に対応するレベルである。
ラッチ４６は上述した最初の可変長符号語に対応するレ
ベルを再びラッチングし、ラッチ４７はその可変長符号
語に対応するランレングスをラッチングする。ラッチ４
１の場合、ラン等価信号“１”に応答してビットストリ
ーム上の最初の可変長符号語が除かれたビットよりなっ
たＮビットのデータをラッチングする。ラッチ４１にラ
ッチングされたデータは六番目のクロックＣＬＫ６によ
り符号語長さテーブル２４から出力された符号語長さ
“Ｘ２”に対応するデータである。レベルテーブル４２
はラッチ４１から出力されるデータに入っている最初の
可変長符号語に対応するレベルを出力し、ランテーブル
４３はそのレベルに対応するランレングスを出力する。
この際、カウンター４４から比較器４５に供給されるカ
ウントされた値は“０”となる。なぜならば、カウンタ
ー４４は以前のラン等価信号“１”によりクリアされた
状態になるからである。比較器４５はランテーブル４３
の出力とカウンター４４の出力を比較する。比較器４５
は比較結果による“１”または“０”のラン等価信号を
ラッチ４１及び４７ゲート回路５２及びＡＮＤゲート２
５に出力する。比較器４５はランテーブル４３から出力
するランレングスとカウンター４４から出力するカウン
トされた値が同一でない間にはラン等価信号“０”を出
力する。比較器４５から出力するラン等価信号“０”に
よりレベルテーブル４２から出力されるレベルに対応す
るランレングスが“０”でない場合、ラッチ４１はその
ランレングスに当たるクロック数ほどラッチングされた
データを保つ。ラッチ２２もやはりそのランレングスに
当たるクロック数ほどラッチングされたデータを持ち続
ける。そして、ラン等価信号が“０”ならラッチ２６に
供給されるデータもやはり“０”となる。従って、バレ
ルシフタ１８，２３は直前のクロックが印加される時の
出力データと同一な出力データを有することになる。
【００３５】状態信号とブロック終端信号ＥＯＢが同一
な場合、比較器５１の出力はカウンター４４をクリアさ
せる。図２，図３の装置はカウンター４４のクリアによ
り新たなブロックについて正常に復号化が行える。図２
の装置は前述した過程を繰り返しながらビットストリー
ム上に入っている可変長符号語を復号化する。従って、
前述した例から当業者にとっては図２の可変長復号器の
動作が明らかであろう。
な場合、比較器５１の出力はカウンター４４をクリアさ
せる。図２，図３の装置はカウンター４４のクリアによ
り新たなブロックについて正常に復号化が行える。図２
の装置は前述した過程を繰り返しながらビットストリー
ム上に入っている可変長符号語を復号化する。従って、
前述した例から当業者にとっては図２の可変長復号器の
動作が明らかであろう。
【００３６】
【発明の効果】以上述べたように、本発明は映像信号の
可変長符号化により符号語を高い信号処理周波数で可変
長復号化できる。のみならず、可変長符号語に対応する
シンボルを発生する代わり、ランレングスほどのデータ
“０”とそれに伴うレベルを発生することにより変換符
号化及び可変長符号化された映像信号をＨＤ−ＴＶシス
テムにおいて要求する信号処理周波数に復号化しうる。
また、ラン等価信号に応じてシステムの動作が遅延され
るべきなので信号処理周波数により制約されて来た使用
可能なハードウェアの範囲が広められる。
可変長符号化により符号語を高い信号処理周波数で可変
長復号化できる。のみならず、可変長符号語に対応する
シンボルを発生する代わり、ランレングスほどのデータ
“０”とそれに伴うレベルを発生することにより変換符
号化及び可変長符号化された映像信号をＨＤ−ＴＶシス
テムにおいて要求する信号処理周波数に復号化しうる。
また、ラン等価信号に応じてシステムの動作が遅延され
るべきなので信号処理周波数により制約されて来た使用
可能なハードウェアの範囲が広められる。
【図１】可変長符号化されたデータを復号化するための
従来の可変長復号器である。
従来の可変長復号器である。
【図２】本発明の望ましい一実施例による可変長復号器
を示すブロック図である。
を示すブロック図である。
【図３】図２の右端に連なるブロック図である。
【図４】（Ａ）〜（Ｊ）は図２の装置の動作を説明する
ためのタイミング図である。
ためのタイミング図である。
１１ ＦＩＦＯメモリ １３，１４，１５，２１，２２，２６，３１，４１，４
６，４７，４８ ラッチ １６，１７ マルチプレクサ １８，２３ バレルシフタ ２４ 符号語長さテーブル ３２ 累積演算器 ４２ レベルテーブル ４３ ランテーブル ４４ カウンター ４５，５１ 比較器
６，４７，４８ ラッチ １６，１７ マルチプレクサ １８，２３ バレルシフタ ２４ 符号語長さテーブル ３２ 累積演算器 ４２ レベルテーブル ４３ ランテーブル ４４ カウンター ４５，５１ 比較器
Claims (8)
- 【請求項１】 一定のクロック率に生ずるクロックに基
づき入力ビットストリーム内の各可変長符号語を復号化
する映像信号のための可変長復号器において、 ビットストリーム内に存する少なくとも最も長い可変長
符号語のビット数Ｎの長さを有するＮビットのシーケン
ス内の一番目のビット位置で始める一つの可変長符号語
に対応するランレングスとレベルを生じ、前記ランレン
グスに一致する個数のクロックが印加されるまで第２ラ
ン等価信号を発生し、前記ランレングスに一致する個数
のクロックが印加されれば第１ラン等価信号を発生し、
発生された第２ラン等価信号に応じて前記発生されたレ
ベルを貯蔵し、発生された第１ラン等価信号に応じて前
記発生されたレベルを出力する復号器と、 貯蔵していたＮビットのシーケンスを前記復号器に供給
するように連なり、前記復号器から第１ラン等価信号が
印加される間の各クロックでＮビットの入力シーケンス
を貯蔵し、第２ラン等価信号が印加される間の各クロッ
クでは貯蔵されたＮビットのシーケンスを保っている第
１ビット貯蔵手段と、 前記第１ビット貯蔵手段に供給されるＮビットのシーケ
ンスを印加され、前記復号器から第１ラン等価信号が印
加される間の各クロックに対してＮビットシーケンス内
の一番目のビット位置で始める一つの可変長符号語に対
応する符号語長さを発生して出力する符号語長さ発生部
と、 以前の累積された符号語長さと前記符号語長さ発生部か
らの符号語長さを加算し加算による結果をビット数Ｎで
割り、割った結果による残りの累積された符号語長さを
出力しその分け前が存すればキャリ信号を発生して出力
する累積演算手段と、 入力ビットストリームを貯蔵し、前記累積演算手段から
のキャリ信号に応じて貯蔵されたビットストリーム内の
一番目のビット位置からのＮビットのシーケンスを順次
に出力するバッファと、 前記累積演算手段から出力するキャリ信号に応答して前
記バッファから出力する少なくとも連続する２Ｎビット
のシーケンスを各クロックについて貯蔵する第２ビット
貯蔵手段と、 前記演算手段からのキャリ信号及び累積された符号語長
さに応答して前記第２ビット貯蔵手段に貯蔵された少な
くとも２Ｎビットのシーケンスのうち一番目のビット位
置で始めて累積された符号語長さだけシフトされたビッ
ト位置で始めるＮビットのシーケンスを出力する第１シ
フタ手段と、 前記第１シフタ手段からのＮビットのシーケンスを各ク
ロックに対して貯蔵する第３ビット貯蔵手段と、 前記第１ビット貯蔵手段から供給されるＮビットのシー
ケンスを各クロックに対して貯蔵する第４ビット貯蔵手
段と、 前記第４ビット貯蔵手段に貯蔵されたＮビットのシーケ
ンスが前記第３ビット貯蔵手段に貯蔵されたＮビットの
シーケンスより先立つように構成された２Ｎビットのシ
ーケンスのうち一番目のビット位置から前記符号語長さ
発生部からの符号語長さだけシフトされたビット位置に
一番目のビットを有するＮビットのシーケンスを前記第
１ビット貯蔵手段と前記第４ビット貯蔵手段及び前記符
号語長さ発生部に出力する第２シフタ手段を含む可変長
復号器。 - 【請求項２】 前記復号器は前記第１ビット貯蔵手段か
らのＮビットのシーケンスのうち一番目のビット位置で
始める一つの可変長符号語に対応するレベルを出力する
レベルテーブルと、 前記第１ビット貯蔵手段からのＮビットのシーケンスを
印加され前記レベルテーブルから出力されるレベルに対
応するランレングスを出力するランテーブルと、 前記ランテーブルからのランレングスに一致するクロッ
クが印加されるまで第２ラン等価信号を発生し、前記ラ
ンレングスに一致するクロックが印加されれば第１ラン
等価信号を発生する比較部と、 前記レベルテーブルからのレベルを前記第２ラン等価信
号が印加される間は出力せず、前記第１ラン等価信号が
印加されれば出力する出力部を含むことを特徴とする請
求項１に記載の可変長復号器。 - 【請求項３】 前記比較部は各クロックをカウントして
カウントされた値を出力するカウンターと、 前記ランテーブルからのランレングスと前記カウンター
からのカウントされた値とを比較して該二つの値が一致
すれば第１ラン等価信号を発生し、該二つの値が一致し
なければ第２ラン等価信号を発生し、発生された第１ラ
ン等価信号を前記カウンターのクリア信号に供給する比
較器を含むことを特徴とする請求項２に記載の可変長復
号器。 - 【請求項４】 前記比較器は初期状態では５クロック期
間の間第１ラン等価信号を発生することを特徴とする請
求項３に記載の可変長復号器。 - 【請求項５】 前記出力部は前記レベルテーブルからの
レベルを各クロックで貯蔵する第１ラッチと、 前記比較部からの第１及び第２ラン等価信号を各クロッ
クで貯蔵する第２ラッチと、 前記第１ラッチから供給されるレベルを第１ラン等価信
号が印加される間の各クロックで貯蔵及び出力し、第２
ラン等価信号が印加される間の各クロックではデータ値
“０”を出力する第３ラッチを含むことを特徴とする請
求項２に記載の可変長復号器。 - 【請求項６】 前記符号語長さ発生部は前記第２シフタ
手段からのＮビットシーケンス内の一番目のビット位置
で始める一つの可変長符号語に対応する符号語長さを出
力する符号語長さテーブルと、 前記符号語長さテーブルからの符号語長さを前記第１ラ
ン等価信号が印加される間出力するゲート回路と、 前記ゲート回路からの符号語長さを各クロックで貯蔵す
る第４ラッチを含むことを特徴とする請求項１に記載の
可変長復号器。 - 【請求項７】 前記符号語長さテーブルは初期状態から
の５クロック内にビットストリーム上の始めのＮビット
のシーケンスが前記第３ビット貯蔵手段に貯蔵されるよ
うにする符号語長さを発生することを特徴とする請求項
６に記載の可変長復号器。 - 【請求項８】 前記第２ビット貯蔵手段は前記バッファ
から出力されるＮビットのシーケンスをキャリ信号に応
答して各クロックで貯蔵する第５ラッチと、 前記第５ラッチからのＮビットのシーケンスをキャリ信
号に応答して各クロックで貯蔵する第６ラッチと、 前記第６ラッチからのＮビットのシーケンスをキャリ信
号に応答して各クロックで貯蔵する第７ラッチを含み、 前記第１シフト手段は前記累積演算手段からキャリ信号
が印加されれば前記第５ラッチからのＮビットのシーケ
ンスを出力し、キャリ信号が印加されなければ前記第６
ラッチからのＮビットのシーケンスを出力する第１マル
チプレクサと、 前記累積演算手段からのキャリ信号が印加されれば前記
第６ラッチからのＮビットのシーケンスを出力し、キャ
リ信号が印加されなければ前記第７ラッチからのＮビッ
トのシーケンスを出力する第２マルチプレクサと、 前記第２マルチプレクサからのＮビットのシーケンスが
前記第１マルチプレクサからのＮビットのシーケンスよ
り先立つように構成された２Ｎビットのシーケンスを前
記第１及び第２マルチプレクサから印加され、２Ｎビッ
トのシーケンスのうち一番目のビット位置で前記累積演
算手段からの累積された符号語長さだけシフトされたビ
ット位置で始めるＮビットのシーケンスを出力するバレ
ルシフタを含むことを特徴とする請求項１に記載の可変
長復号器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940009922A KR0152032B1 (ko) | 1994-05-06 | 1994-05-06 | 영상신호를 위한 가변장복호기 |
| KR9922/1994 | 1994-05-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0879747A true JPH0879747A (ja) | 1996-03-22 |
| JP3032134B2 JP3032134B2 (ja) | 2000-04-10 |
Family
ID=19382582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10865695A Expired - Fee Related JP3032134B2 (ja) | 1994-05-06 | 1995-05-02 | 映像信号のための可変長復号器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5696506A (ja) |
| EP (1) | EP0681404A3 (ja) |
| JP (1) | JP3032134B2 (ja) |
| KR (1) | KR0152032B1 (ja) |
| CN (1) | CN1085009C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001339312A (ja) * | 2000-03-24 | 2001-12-07 | Matsushita Electric Ind Co Ltd | 可変長復号化回路 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0178201B1 (ko) * | 1995-08-31 | 1999-05-01 | 배순훈 | 가변 길이 복호화 장치 |
| KR100203246B1 (ko) * | 1995-10-19 | 1999-06-15 | 윤종용 | 고속의 가변장복호화장치 |
| US5835035A (en) * | 1995-12-28 | 1998-11-10 | Philips Electronics North America Corporation | High performance variable length decoder with two-word bit stream segmentation and related method |
| US5668548A (en) * | 1995-12-28 | 1997-09-16 | Philips Electronics North America Corp. | High performance variable length decoder with enhanced throughput due to tagging of the input bit stream and parallel processing of contiguous code words |
| KR100192269B1 (ko) * | 1996-03-25 | 1999-06-15 | 구자홍 | 가변길이 코드 디코더 |
| CN100521787C (zh) * | 1996-05-28 | 2009-07-29 | 松下电器产业株式会社 | 图像预测编码方法 |
| JP3520670B2 (ja) * | 1996-06-28 | 2004-04-19 | ソニー株式会社 | 可変長符号処理装置および画像処理装置 |
| DE19707974C2 (de) * | 1997-02-27 | 1999-01-14 | Siemens Ag | Schaltungsanordnung zur Dekodierung von Codes variabler Länge |
| JPH11215008A (ja) * | 1998-01-27 | 1999-08-06 | Oki Electric Ind Co Ltd | 復号回路 |
| US6215424B1 (en) * | 1998-12-16 | 2001-04-10 | Thomson Licensing S.A. | System for variable length codeword processing suitable for video and other applications |
| TWI245571B (en) * | 2004-11-05 | 2005-12-11 | Ali Corp | Variable-length decoding apparatus and method for the image format of a digital video camera |
| CN100466748C (zh) * | 2004-11-12 | 2009-03-04 | 扬智科技股份有限公司 | 数字摄影机影像格式的可变长度解码装置及方法 |
| KR20090117580A (ko) * | 2008-05-08 | 2009-11-12 | 엘지전자 주식회사 | 부호어의 생성 방법 |
| CN105718402B (zh) * | 2016-01-13 | 2021-04-20 | 福州瑞芯微电子股份有限公司 | 可编程时序发生器 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5060242A (en) * | 1989-02-24 | 1991-10-22 | General Electric Company | Non-destructive lossless image coder |
| JP3013381B2 (ja) * | 1990-03-28 | 2000-02-28 | ソニー株式会社 | 可変長データの復号装置 |
| US5173695A (en) * | 1990-06-29 | 1992-12-22 | Bell Communications Research, Inc. | High-speed flexible variable-length-code decoder |
| US5181031A (en) * | 1991-07-30 | 1993-01-19 | Lsi Logic Corporation | Method and apparatus for decoding huffman codes by detecting a special class |
| US5208593A (en) * | 1991-07-30 | 1993-05-04 | Lsi Logic Corporation | Method and structure for decoding Huffman codes using leading ones detection |
| GB2260458B (en) * | 1991-10-04 | 1995-03-22 | Sony Broadcast & Communication | Data decoder |
| JPH05199122A (ja) * | 1992-01-20 | 1993-08-06 | Canon Inc | 復号回路 |
| US5233348A (en) * | 1992-03-26 | 1993-08-03 | General Instrument Corporation | Variable length code word decoder for use in digital communication systems |
| US5369405A (en) * | 1992-05-19 | 1994-11-29 | Goldstar Co., Ltd. | Coefficient generation apparatus for variable length decoder |
| US5245338A (en) * | 1992-06-04 | 1993-09-14 | Bell Communications Research, Inc. | High-speed variable-length decoder |
| KR960003452B1 (ko) * | 1992-12-31 | 1996-03-13 | 대우전자주식회사 | 가변길이부호 복호장치 |
-
1994
- 1994-05-06 KR KR1019940009922A patent/KR0152032B1/ko not_active IP Right Cessation
-
1995
- 1995-05-02 JP JP10865695A patent/JP3032134B2/ja not_active Expired - Fee Related
- 1995-05-05 CN CN95106522A patent/CN1085009C/zh not_active Expired - Fee Related
- 1995-05-05 EP EP19950303102 patent/EP0681404A3/en not_active Withdrawn
- 1995-05-08 US US08/436,866 patent/US5696506A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001339312A (ja) * | 2000-03-24 | 2001-12-07 | Matsushita Electric Ind Co Ltd | 可変長復号化回路 |
| JP4559652B2 (ja) * | 2000-03-24 | 2010-10-13 | パナソニック株式会社 | 可変長復号化回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1119813A (zh) | 1996-04-03 |
| KR950035400A (ko) | 1995-12-30 |
| US5696506A (en) | 1997-12-09 |
| JP3032134B2 (ja) | 2000-04-10 |
| EP0681404A2 (en) | 1995-11-08 |
| CN1085009C (zh) | 2002-05-15 |
| KR0152032B1 (ko) | 1998-10-15 |
| EP0681404A3 (en) | 1996-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3136796B2 (ja) | 可変長符号デコーダ | |
| US5627917A (en) | Variable length coding system having a zig-zag FIFO for selectively storing each data coefficient and zero-run count | |
| JP3032134B2 (ja) | 映像信号のための可変長復号器 | |
| JP3007496B2 (ja) | 可変長復号化器 | |
| US5245338A (en) | High-speed variable-length decoder | |
| US4973961A (en) | Method and apparatus for carry-over control in arithmetic entropy coding | |
| US5436626A (en) | Variable-length codeword encoder | |
| US5561690A (en) | High speed variable length code decoding apparatus | |
| KR0178201B1 (ko) | 가변 길이 복호화 장치 | |
| JPH08213916A (ja) | 相対アドレスを用いた可変長復号化装置 | |
| US5781135A (en) | High speed variable length code decoder | |
| US5264847A (en) | Data decoder | |
| KR960003452B1 (ko) | 가변길이부호 복호장치 | |
| US5648775A (en) | High speed variable length code decoding apparatus | |
| KR19980702418A (ko) | 가변 길이 디코더 | |
| US5949356A (en) | High speed variable length code decoder | |
| JP3853439B2 (ja) | 高速可変長コード復号化装置及び高速可変長コード復号化方法 | |
| JPH08223055A (ja) | 可変長コードデコーダ | |
| US5708430A (en) | High speed variable length code decoding apparatus | |
| KR100207428B1 (ko) | 허프만 코드 변환에 적응적인 고속 가변장 복호화 장치 및 방법 | |
| JP3386638B2 (ja) | 可変長符号の復号方法および装置 | |
| JP2934603B2 (ja) | 可変長さコードの復号化方法及びその装置 | |
| JP3389389B2 (ja) | 可変長コード復号化装置 | |
| KR0125126B1 (ko) | 고속 가변길이부호 복호화 장치 | |
| KR960011111B1 (ko) | 디지탈 영상신호의 복호화장치에 있어서의 가변길이 복호화기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |