JPH08340217A - 波形発生器 - Google Patents
波形発生器Info
- Publication number
- JPH08340217A JPH08340217A JP14435295A JP14435295A JPH08340217A JP H08340217 A JPH08340217 A JP H08340217A JP 14435295 A JP14435295 A JP 14435295A JP 14435295 A JP14435295 A JP 14435295A JP H08340217 A JPH08340217 A JP H08340217A
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- output
- memory
- data
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 外部より与えられるアナログ入力により周波
数スイープができるDDS方式の波形発生器を提供する
ことを目的とする。 【構成】 一方の入力として周波数データメモリより得
られる周波数データが加えられる加算器及びこの加算器
の出力をラッチするラッチ回路で構成されこのラッチ回
路の出力を前記加算器の他方の入力とするアドレス演算
器と、任意の波形データが格納され前記アドレス演算器
の出力によりアドレスが指定される波形メモリとを具備
し、この波形メモリの出力データをD/A変換器を介し
てアナログ波形として取り出すようにした波形発生器に
おいて、外部より与えられるアナログ入力をディジタル
信号に変換するA/D変換器を設け、このA/D変換器
の出力をアドレスとして前記周波数データメモリ内のデ
ータを呼び出して前記周波数データを変更するように構
成したことを特徴とする波形発生器。
数スイープができるDDS方式の波形発生器を提供する
ことを目的とする。 【構成】 一方の入力として周波数データメモリより得
られる周波数データが加えられる加算器及びこの加算器
の出力をラッチするラッチ回路で構成されこのラッチ回
路の出力を前記加算器の他方の入力とするアドレス演算
器と、任意の波形データが格納され前記アドレス演算器
の出力によりアドレスが指定される波形メモリとを具備
し、この波形メモリの出力データをD/A変換器を介し
てアナログ波形として取り出すようにした波形発生器に
おいて、外部より与えられるアナログ入力をディジタル
信号に変換するA/D変換器を設け、このA/D変換器
の出力をアドレスとして前記周波数データメモリ内のデ
ータを呼び出して前記周波数データを変更するように構
成したことを特徴とする波形発生器。
Description
【0001】
【産業上の利用分野】本発明は、ダイレクト・ディジタ
ル・シンセサイズ方式を用いて任意の波形を発生させる
ようにした波形発生器に関するものである。
ル・シンセサイズ方式を用いて任意の波形を発生させる
ようにした波形発生器に関するものである。
【0002】
【従来の技術】ダイレクト・ディジタル・シンセサイズ
方式(以下、単にDDS方式と言う)を用いた波形発生
器は、波形データの入ったメモリの指定アドレスを更新
して行き、その指定アドレスのデータをD/A変換器で
アナログ波形に変換するようにしたデジタル方式の波形
発生器で、高精度で任意の波形を発生させることのでき
る特徴がある。以下、本発明を説明する前にこのDDS
方式を用いた従来の波形発生器の構成を図5を用いて説
明する。
方式(以下、単にDDS方式と言う)を用いた波形発生
器は、波形データの入ったメモリの指定アドレスを更新
して行き、その指定アドレスのデータをD/A変換器で
アナログ波形に変換するようにしたデジタル方式の波形
発生器で、高精度で任意の波形を発生させることのでき
る特徴がある。以下、本発明を説明する前にこのDDS
方式を用いた従来の波形発生器の構成を図5を用いて説
明する。
【0003】図5において、10は周波数データメモ
リ、20はアドレス演算器で、このアドレス演算器は加
算器21とフリップ・フロップよりなるラッチ回路22
で構成されている。加算器21の一方の入力端には周波
数データメモリ10より得られる周波数データNが入力
され、その出力はラッチ回路22を介して加算器21の
他方の入力端に加えられている。30は波形データが記
憶されている波形メモリ、40はD/A変換器、50は
出力端である。アドレス演算器20の出力は波形メモリ
30にアドレスデータとして加えられ、この波形メモリ
の出力はD/A変換器40を介して出力端子50より取
り出さられる。60はクロック発生器である。
リ、20はアドレス演算器で、このアドレス演算器は加
算器21とフリップ・フロップよりなるラッチ回路22
で構成されている。加算器21の一方の入力端には周波
数データメモリ10より得られる周波数データNが入力
され、その出力はラッチ回路22を介して加算器21の
他方の入力端に加えられている。30は波形データが記
憶されている波形メモリ、40はD/A変換器、50は
出力端である。アドレス演算器20の出力は波形メモリ
30にアドレスデータとして加えられ、この波形メモリ
の出力はD/A変換器40を介して出力端子50より取
り出さられる。60はクロック発生器である。
【0004】このような構成において、アドレス演算器
20を構成する加算器21の一方の入力端に周波数デー
タメモリ10より得られる周波数データNが与えられ、
他方の入力を0とすると、加算器21はNを出力し、ラ
ッチ回路22ではクロック発生器10のクロックに同期
してそのNを出力する。この周波数データNが波形メモ
リ30に加えられ、このNが波形メモリ30の最初のア
ドレスとなる。一方、ラッチ回路22で得られた周波数
データNは加算器21の他方の入力端に加えられ、その
結果加算器21は周波数データとして2Nを出力する。
以後、クロックが与えられる毎に位相演算器20は3
N,4N,5N…を出力し、この出力により波形メモリ
30のアドレスが指定される。波形メモリ30は指定さ
れたアドレスのデータを発生し、このデジタルデータは
D/A変換器40に加えられクロック発生器10のクロ
ックに同期してアナログ信号に変換される。このアナロ
グ信号は出力端50より取り出される。波形メモリ30
に例えば正弦波を設定した場合、出力端50より正弦波
形が得られ、方形波,三角波などを格納することによ
り、方形波,三角波のアナログ波形が得られる。
20を構成する加算器21の一方の入力端に周波数デー
タメモリ10より得られる周波数データNが与えられ、
他方の入力を0とすると、加算器21はNを出力し、ラ
ッチ回路22ではクロック発生器10のクロックに同期
してそのNを出力する。この周波数データNが波形メモ
リ30に加えられ、このNが波形メモリ30の最初のア
ドレスとなる。一方、ラッチ回路22で得られた周波数
データNは加算器21の他方の入力端に加えられ、その
結果加算器21は周波数データとして2Nを出力する。
以後、クロックが与えられる毎に位相演算器20は3
N,4N,5N…を出力し、この出力により波形メモリ
30のアドレスが指定される。波形メモリ30は指定さ
れたアドレスのデータを発生し、このデジタルデータは
D/A変換器40に加えられクロック発生器10のクロ
ックに同期してアナログ信号に変換される。このアナロ
グ信号は出力端50より取り出される。波形メモリ30
に例えば正弦波を設定した場合、出力端50より正弦波
形が得られ、方形波,三角波などを格納することによ
り、方形波,三角波のアナログ波形が得られる。
【0005】ところで、このような構成のDDSを用い
た従来の波形発生器において、周波数データメモリ10
より得られ、アドレス演算器20に加える周波数データ
Nの値を変更することにより出力波形の周波数を変え
る,即ち周波数スイープができるが、周波数データNの
変更はマイクロプロセッサ(図示せず)等から書き込む
ことにより行うようにしており、その為外部からの信号
で周波数スイープができないという問題があった。
た従来の波形発生器において、周波数データメモリ10
より得られ、アドレス演算器20に加える周波数データ
Nの値を変更することにより出力波形の周波数を変え
る,即ち周波数スイープができるが、周波数データNの
変更はマイクロプロセッサ(図示せず)等から書き込む
ことにより行うようにしており、その為外部からの信号
で周波数スイープができないという問題があった。
【0006】
【発明が解決しようとする課題】本発明はこのような問
題点を解決する為になされたもので、DDS方式の波形
発生器において、外部より与えられるアナログ入力によ
り周波数スイープができる波形発生器を提供することを
目的とする。
題点を解決する為になされたもので、DDS方式の波形
発生器において、外部より与えられるアナログ入力によ
り周波数スイープができる波形発生器を提供することを
目的とする。
【0007】
【課題を解決するための手段】本発明は、外部より与え
られるアナログ入力をディジタル信号に変換するA/D
変換器を設け、このA/D変換器の出力をアドレスとし
て前記周波数データメモリ内のデータを呼び出して前記
周波数データを変更するようにしたことを特徴としたも
のである。
られるアナログ入力をディジタル信号に変換するA/D
変換器を設け、このA/D変換器の出力をアドレスとし
て前記周波数データメモリ内のデータを呼び出して前記
周波数データを変更するようにしたことを特徴としたも
のである。
【0008】
【作用】このような本発明では、外部からのアナログ入
力で周波数スイープが可能となる。以下、本発明を説明
する。
力で周波数スイープが可能となる。以下、本発明を説明
する。
【0009】
【実施例】図1は本発明に係わる波形発生器の一実施例
のブロック図である。なお、図1において図5と同一部
分は図5と同一符号を付してそれらの再説明は省略す
る。図1において、70は機器の外部より与えられるア
ナログ信号の入力端子、80は端子70より加えられる
アナログ入力をデジタル信号に変換するA/D変換器
で、そのデジタル出力は周波数データメモリ10にアド
レスデータとして加えられる。
のブロック図である。なお、図1において図5と同一部
分は図5と同一符号を付してそれらの再説明は省略す
る。図1において、70は機器の外部より与えられるア
ナログ信号の入力端子、80は端子70より加えられる
アナログ入力をデジタル信号に変換するA/D変換器
で、そのデジタル出力は周波数データメモリ10にアド
レスデータとして加えられる。
【0010】このような構成の本発明に係わる波形発生
器において、入力端子70に外部よりアナログ入力を加
えると、このアナログ入力はA/D変換器80でディジ
タル信号に変換された後、周波数データメモリ10にア
ドレスデータとして加えられる。周波数データメモリ1
0では予め設定されている周波数データNがそのアドレ
スに応じて呼び出され、その周波数データNはアドレス
演算器20を構成する加算器21の一方の入力端に加え
られる。これにより図5で説明した如く、アドレス演算
器20の出力は2N,3N,…となり、これにより波形
メモリ30のアドレスが指定される。波形メモリ30は
指定されたアドレスのデータを発生し、このデジタルデ
ータはD/A変換器40を介してアナログ波形として出
力端50より取り出される。
器において、入力端子70に外部よりアナログ入力を加
えると、このアナログ入力はA/D変換器80でディジ
タル信号に変換された後、周波数データメモリ10にア
ドレスデータとして加えられる。周波数データメモリ1
0では予め設定されている周波数データNがそのアドレ
スに応じて呼び出され、その周波数データNはアドレス
演算器20を構成する加算器21の一方の入力端に加え
られる。これにより図5で説明した如く、アドレス演算
器20の出力は2N,3N,…となり、これにより波形
メモリ30のアドレスが指定される。波形メモリ30は
指定されたアドレスのデータを発生し、このデジタルデ
ータはD/A変換器40を介してアナログ波形として出
力端50より取り出される。
【0011】前記のように出力波形の周波数は周波数デ
ータメモリ10より得られる周波数データNの値により
可変することができる。その可変を本発明においては、
端子70より加えられるアナログ入力の値に応じて周波
数データメモリ10のアドレスを変え、そのアドレスに
対応した周波数データNを呼び出すことによって行なわ
れる。例えば、周波数データNの値をN=Aに設定する
と、出力端50より図2の(A)で示される正弦波が取
り出されるのに対して、N=3Aに設定すると図2の
(B)で示す如く(A)の波形の3倍の周波数を持つ正
弦波を取り出すことがてきる。Nの設定は周波数データ
メモリ10で行われ、そのデータは外部より端子60に
与えられるアナログ入力の値に応じて呼び出される。
ータメモリ10より得られる周波数データNの値により
可変することができる。その可変を本発明においては、
端子70より加えられるアナログ入力の値に応じて周波
数データメモリ10のアドレスを変え、そのアドレスに
対応した周波数データNを呼び出すことによって行なわ
れる。例えば、周波数データNの値をN=Aに設定する
と、出力端50より図2の(A)で示される正弦波が取
り出されるのに対して、N=3Aに設定すると図2の
(B)で示す如く(A)の波形の3倍の周波数を持つ正
弦波を取り出すことがてきる。Nの設定は周波数データ
メモリ10で行われ、そのデータは外部より端子60に
与えられるアナログ入力の値に応じて呼び出される。
【0012】この場合、例えば外部より端子60に与え
られるアナログ入力の値を直線的に変化させると、周波
数データメモリ10の設定データに応じて種々その周波
数のスイープ状態を可変させることのできるアナログ波
形を取り出すことができる。図3及び図4はこれを説明
するもので、図3は周波数データメモリ10にアドレス
に応じて例えば1Kzより10KHzまで直線的に変化
するようにNの値をメモリしておけば、出力端50より
周波数が直線的に変化するアナログの正弦波形(A)を
取り出す事ができる。又、図4は周波数データメモリ1
0にアドレスに応じて例えば1Kzより10KHzまで
変化する正弦波形状をメモリしたもので、これにより出
力端50より(B)に示す如く周波数が正弦波状に変化
する出力を取り出すことができる。なお、図3及び図4
において、20は図1と同様にアドレス演算器、30は
同じく波形メモリ、40はD/A変換器を示すものであ
る。
られるアナログ入力の値を直線的に変化させると、周波
数データメモリ10の設定データに応じて種々その周波
数のスイープ状態を可変させることのできるアナログ波
形を取り出すことができる。図3及び図4はこれを説明
するもので、図3は周波数データメモリ10にアドレス
に応じて例えば1Kzより10KHzまで直線的に変化
するようにNの値をメモリしておけば、出力端50より
周波数が直線的に変化するアナログの正弦波形(A)を
取り出す事ができる。又、図4は周波数データメモリ1
0にアドレスに応じて例えば1Kzより10KHzまで
変化する正弦波形状をメモリしたもので、これにより出
力端50より(B)に示す如く周波数が正弦波状に変化
する出力を取り出すことができる。なお、図3及び図4
において、20は図1と同様にアドレス演算器、30は
同じく波形メモリ、40はD/A変換器を示すものであ
る。
【0013】なお、上述した実施例ではいずれも正弦波
を発生させる場合について説明したが、波形メモリ30
に方形波或いは三角波データをメモリしておけば、その
メモリした波形に応じ、かつ周波数スイープが可能な波
形を得ることができる。
を発生させる場合について説明したが、波形メモリ30
に方形波或いは三角波データをメモリしておけば、その
メモリした波形に応じ、かつ周波数スイープが可能な波
形を得ることができる。
【0014】
【発明の効果】本発明によれば、DDSを用いたディジ
タル方式の波形発生器において、外部アナログ入力端
子、及びA/D変換器を設けたことにより、このディジ
タル方式の波形発生器の機能の1つであるところの周波
数スイープをアナログ信号でコントロールすることので
きる波形発生器を得ることができる。
タル方式の波形発生器において、外部アナログ入力端
子、及びA/D変換器を設けたことにより、このディジ
タル方式の波形発生器の機能の1つであるところの周波
数スイープをアナログ信号でコントロールすることので
きる波形発生器を得ることができる。
【図1】本発明に係わる波形発生器の一実施例を示した
ブロック図である。
ブロック図である。
【図2】本発明の波形発生器より得られる波形の説明図
である。
である。
【図3】本発明の波形発生器より得られる波形の説明図
である。
である。
【図4】本発明の波形発生器より得られる波形の説明図
である。
である。
【図5】従来の波形発生器の一例のブロック図である。
10 周波数データメモリ 20 アドレス演算器 30 波形メモリ 40 D/A変換器 50 出力端 60 クロック発生器 70 アナログ入力端子 80 A/D変換器
Claims (1)
- 【請求項1】一方の入力として周波数データメモリより
得られる周波数データが加えられる加算器及びこの加算
器の出力をラッチするラッチ回路で構成されこのラッチ
回路の出力を前記加算器の他方の入力とするアドレス演
算器と、任意の波形データが格納され前記アドレス演算
器の出力によりアドレスが指定される波形メモリとを具
備し、この波形メモリの出力データをD/A変換器を介
してアナログ波形として取り出すようにした波形発生器
において、 外部より与えられるアナログ入力をディジタル信号に変
換するA/D変換器を設け、このA/D変換器の出力を
アドレスとして前記周波数データメモリ内のデータを呼
び出して前記周波数データを変更するように構成したこ
とを特徴とする波形発生器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14435295A JPH08340217A (ja) | 1995-06-12 | 1995-06-12 | 波形発生器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14435295A JPH08340217A (ja) | 1995-06-12 | 1995-06-12 | 波形発生器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08340217A true JPH08340217A (ja) | 1996-12-24 |
Family
ID=15360115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14435295A Pending JPH08340217A (ja) | 1995-06-12 | 1995-06-12 | 波形発生器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08340217A (ja) |
-
1995
- 1995-06-12 JP JP14435295A patent/JPH08340217A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0724365B2 (ja) | デイジタル正弦波発生器 | |
JPS634197B2 (ja) | ||
JP3536426B2 (ja) | 波形発生器 | |
JPH08340217A (ja) | 波形発生器 | |
JPH05145342A (ja) | 可変周波数信号発生方法 | |
JPS6024960B2 (ja) | 楽音合成方法 | |
JP2891602B2 (ja) | ディジタル・シンセサイザ | |
JPH07502151A (ja) | 任意波形発生装置構造 | |
JPS6312424B2 (ja) | ||
JP3077515B2 (ja) | 任意パラメータスイープ機能付き波形発生器 | |
JPH07231225A (ja) | 任意波形発生器 | |
JP3474126B2 (ja) | ファンクション・ジェネレータ | |
JP2730067B2 (ja) | 任意波形発生装置 | |
JPS63245058A (ja) | 信号音発生装置 | |
JPH10135742A (ja) | 信号波形発生装置 | |
JP2949764B2 (ja) | 信号発生回路 | |
JPH0462605B2 (ja) | ||
JP2940384B2 (ja) | 電子楽器 | |
JPS633346A (ja) | デイジタルパタ−ン発生器 | |
JPS6323558B2 (ja) | ||
JPH01151824A (ja) | 周波数シンセサイザー | |
KR100269179B1 (ko) | 파형발생기 | |
JPH0793047A (ja) | 波形発生回路 | |
JPH03214907A (ja) | 波形発生方法 | |
JP3178258B2 (ja) | スイープジェネレータ |