JPH08279666A - 導電性ペースト - Google Patents
導電性ペーストInfo
- Publication number
- JPH08279666A JPH08279666A JP8056995A JP8056995A JPH08279666A JP H08279666 A JPH08279666 A JP H08279666A JP 8056995 A JP8056995 A JP 8056995A JP 8056995 A JP8056995 A JP 8056995A JP H08279666 A JPH08279666 A JP H08279666A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- substrate
- volume
- sintering
- glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】平面方向に収縮を起こさない高精度のガラス・
セラミック多層基板に好適な信頼性の高い良好な状態の
ビア電極となる導電性ペーストを提供する。 【構成】酸化銅が32.0〜56.0体積%、銅が8.
0〜14.0体積%、無機バインダであるガラスが3
0.0〜60.0体積%からなる混合物を無機成分と、
これを溶剤と有機バインダに分散させる。好ましくは銅
粒子の平均粒径が3.0μm以上、酸化銅の平均粒径が
1.0〜7.0μm、無機バインダであるガラスの平均
粒径が1.0〜5.0μmである。焼成時における銅の
焼結を遅らせ、ガラス・セラミック基板焼結までは電極
の焼結を抑えて後に焼結が始まる。また銅粒子の配合量
を8.0〜14.0体積%、平均粒径が3.0μm以上
にすることにより、酸素中で行われる脱バインダ除去時
の銅の酸化することで発生する体積膨張による基板破壊
を防止できる。
セラミック多層基板に好適な信頼性の高い良好な状態の
ビア電極となる導電性ペーストを提供する。 【構成】酸化銅が32.0〜56.0体積%、銅が8.
0〜14.0体積%、無機バインダであるガラスが3
0.0〜60.0体積%からなる混合物を無機成分と、
これを溶剤と有機バインダに分散させる。好ましくは銅
粒子の平均粒径が3.0μm以上、酸化銅の平均粒径が
1.0〜7.0μm、無機バインダであるガラスの平均
粒径が1.0〜5.0μmである。焼成時における銅の
焼結を遅らせ、ガラス・セラミック基板焼結までは電極
の焼結を抑えて後に焼結が始まる。また銅粒子の配合量
を8.0〜14.0体積%、平均粒径が3.0μm以上
にすることにより、酸素中で行われる脱バインダ除去時
の銅の酸化することで発生する体積膨張による基板破壊
を防止できる。
Description
【0001】
【産業上の利用分野】本発明は半導体LSI、チップ部
品などを搭載し、かつそれらを相互配線する為のセラミ
ック多層基板の各層の配線電極を接続するビアなどに有
用な導電性ペーストに関する。
品などを搭載し、かつそれらを相互配線する為のセラミ
ック多層基板の各層の配線電極を接続するビアなどに有
用な導電性ペーストに関する。
【0002】
【従来の技術】近年、半導体LSI、チップ部品等は小
型、軽量化が進んでおり、これらを実装する配線基板も
小型、軽量化が望まれている。このような要求に対し
て、セラミック多層基板は、要求される高密度配線が得
られ、なお薄膜化が可能な事より、今日のエレクトロニ
クス業界において重要視されている。
型、軽量化が進んでおり、これらを実装する配線基板も
小型、軽量化が望まれている。このような要求に対し
て、セラミック多層基板は、要求される高密度配線が得
られ、なお薄膜化が可能な事より、今日のエレクトロニ
クス業界において重要視されている。
【0003】このセラミック多層基板に使用される電極
材料としての導体組成物は、一般に導電性金属、無機酸
化物、ガラス粉末が有機媒体中に分散されているペース
ト状組成物である。近年、低温焼結ガラス・セラミック
多層基板の開発によって、使用できる導体材料では、銅
が比抵抗が小さく半田濡れ性も優れている為、銅の電極
材料の使用が望まれている。
材料としての導体組成物は、一般に導電性金属、無機酸
化物、ガラス粉末が有機媒体中に分散されているペース
ト状組成物である。近年、低温焼結ガラス・セラミック
多層基板の開発によって、使用できる導体材料では、銅
が比抵抗が小さく半田濡れ性も優れている為、銅の電極
材料の使用が望まれている。
【0004】低温焼結多層基板に銅を使用する方法とし
て、内層および最上層に銅電極を用いる方法がある。導
体抵抗、半田濡れ性、コストの点で最も良いが、すべて
窒素などの中性雰囲気で焼成しなければ成らずその作製
が困難である。一般に銅電極を使用するには、基板上に
銅ペーストをスクリーン印刷にて配線パターンを形成
し、乾燥後、銅の融点以下の温度(850〜950℃程
度)で、かつ銅が酸化されず導体ペースト中の有機成分
が十分燃焼するように酸素分圧を制御した窒素雰囲気中
で焼成を行なうものである。多層する場合は、同様の条
件で絶縁層を印刷、焼成して得られる。しかし、焼成工
程における雰囲気を適度な酸素分圧下にコントロールす
ることは困難であり、また多層化する場合、各ペースト
を印刷後その都度焼成を繰り返し行なう必要があり、リ
ードタイムが長くなり設備などのコストアップにつなが
るなどの課題を有している(特開昭57−53321号
公報)。そこで特許第1774496号において、セラ
ミック多層基板の作製にあたり、酸化銅ペーストを用
い、脱バインダ工程、還元工程、焼成工程の3段階とす
る方法がすでに開示されている。それは酸化銅を導体の
出発原料とし多層体を作製し、脱バインダ工程は、炭素
に対して充分な酸素雰囲気でかつ内部の有機バインダを
熱分解させるに充分な温度で熱処理を行なう。次に酸化
銅を銅に還元する還元工程、基板の焼結を行なう焼成工
程により成立しているものである。これにより、焼成時
の雰囲気制御が容易になり緻密な焼結体が得られるよう
になった。
て、内層および最上層に銅電極を用いる方法がある。導
体抵抗、半田濡れ性、コストの点で最も良いが、すべて
窒素などの中性雰囲気で焼成しなければ成らずその作製
が困難である。一般に銅電極を使用するには、基板上に
銅ペーストをスクリーン印刷にて配線パターンを形成
し、乾燥後、銅の融点以下の温度(850〜950℃程
度)で、かつ銅が酸化されず導体ペースト中の有機成分
が十分燃焼するように酸素分圧を制御した窒素雰囲気中
で焼成を行なうものである。多層する場合は、同様の条
件で絶縁層を印刷、焼成して得られる。しかし、焼成工
程における雰囲気を適度な酸素分圧下にコントロールす
ることは困難であり、また多層化する場合、各ペースト
を印刷後その都度焼成を繰り返し行なう必要があり、リ
ードタイムが長くなり設備などのコストアップにつなが
るなどの課題を有している(特開昭57−53321号
公報)。そこで特許第1774496号において、セラ
ミック多層基板の作製にあたり、酸化銅ペーストを用
い、脱バインダ工程、還元工程、焼成工程の3段階とす
る方法がすでに開示されている。それは酸化銅を導体の
出発原料とし多層体を作製し、脱バインダ工程は、炭素
に対して充分な酸素雰囲気でかつ内部の有機バインダを
熱分解させるに充分な温度で熱処理を行なう。次に酸化
銅を銅に還元する還元工程、基板の焼結を行なう焼成工
程により成立しているものである。これにより、焼成時
の雰囲気制御が容易になり緻密な焼結体が得られるよう
になった。
【0005】一方、セラミック多層基板は焼成時に焼結
に伴う収縮が生じる。この焼結に伴う収縮は、使用する
基板材料、グリーンシート組成、粉体ロットなどにより
異なる。これにより多層基板の作製においていくつかの
問題が生じている。まず第1に、多層セラミック基板の
作製において前述のごとく内層配線の焼成を行なってか
ら最上層配線の形成を行なう為、基板材料の平面方向の
収縮誤差が大きいと、最上層配線パターンと寸法誤差の
為内層電極との接続が行えない。その結果、平面方向の
収縮誤差を予め許容するように最上層電極部に必要以上
の大きい面積のランドを形成しなければならず、高密度
の配線を必要とする回路には使用が難しい。その為収縮
誤差にあわせて最上層配線の為のスクリーン版をいくつ
か用意しておき、基板の収縮率に応じて使用する方法が
取られることもある。この方法ではスクリーン版が数多
く用意しなければならず不経済である。
に伴う収縮が生じる。この焼結に伴う収縮は、使用する
基板材料、グリーンシート組成、粉体ロットなどにより
異なる。これにより多層基板の作製においていくつかの
問題が生じている。まず第1に、多層セラミック基板の
作製において前述のごとく内層配線の焼成を行なってか
ら最上層配線の形成を行なう為、基板材料の平面方向の
収縮誤差が大きいと、最上層配線パターンと寸法誤差の
為内層電極との接続が行えない。その結果、平面方向の
収縮誤差を予め許容するように最上層電極部に必要以上
の大きい面積のランドを形成しなければならず、高密度
の配線を必要とする回路には使用が難しい。その為収縮
誤差にあわせて最上層配線の為のスクリーン版をいくつ
か用意しておき、基板の収縮率に応じて使用する方法が
取られることもある。この方法ではスクリーン版が数多
く用意しなければならず不経済である。
【0006】また最上層配線を内層と同時に焼成を行な
えば大きなランドを必要としないが、この同時焼成法に
よっても基板そのものの収縮誤差はそのまま存在するの
で、基板への部品搭載時のクリーム半田印刷において、
その誤差の為必要な部分に印刷できない場合が起こり、
また部品実装においても所定の部品位置とズレが生じ
る。
えば大きなランドを必要としないが、この同時焼成法に
よっても基板そのものの収縮誤差はそのまま存在するの
で、基板への部品搭載時のクリーム半田印刷において、
その誤差の為必要な部分に印刷できない場合が起こり、
また部品実装においても所定の部品位置とズレが生じ
る。
【0007】これらの収縮誤差をなるべく少なくする為
には、製造工程において、基板材料およびグリーンシー
ト組成の管理はもちろん、粉体ロットの違いや積層条件
(プレス圧力、温度)を十分管理する必要がある。しか
し、一般に収縮率の誤差は±0.5%程度存在すると言
われている。
には、製造工程において、基板材料およびグリーンシー
ト組成の管理はもちろん、粉体ロットの違いや積層条件
(プレス圧力、温度)を十分管理する必要がある。しか
し、一般に収縮率の誤差は±0.5%程度存在すると言
われている。
【0008】このことは多層基板にかかわらずセラミッ
ク、およびガラス・セラミックの焼結を伴うものに共通
の課題である。そこで特開平5−102666号公報に
おいて、低温焼結ガラス・セラミックよりなるグリーン
シートに電極パターンを形成したものを所望枚数積層
し、この積層体の両面、もしくは片面に前記ガラス・セ
ラミック低温焼結基板材料の焼成温度では焼結しない無
機組成物よりなるグリーンシートで挟み込む様に積層
し、前記積層体を焼成する。しかる後に焼結しない無機
組成物を取り除くという発明がなされた。これにより基
板材料の焼結が厚み方向だけ起こり、平面方向の収縮が
ゼロの基板が作製でき上記の様な様々な課題が解決でき
る。
ク、およびガラス・セラミックの焼結を伴うものに共通
の課題である。そこで特開平5−102666号公報に
おいて、低温焼結ガラス・セラミックよりなるグリーン
シートに電極パターンを形成したものを所望枚数積層
し、この積層体の両面、もしくは片面に前記ガラス・セ
ラミック低温焼結基板材料の焼成温度では焼結しない無
機組成物よりなるグリーンシートで挟み込む様に積層
し、前記積層体を焼成する。しかる後に焼結しない無機
組成物を取り除くという発明がなされた。これにより基
板材料の焼結が厚み方向だけ起こり、平面方向の収縮が
ゼロの基板が作製でき上記の様な様々な課題が解決でき
る。
【0009】
【発明が解決しようとする課題】以上のことから平面方
向の収縮が起こらない基板が作成されているがここには
幾つかの課題がある。それは焼成時の基板収縮が厚み方
向のみに起こる為、従来の焼成方法に使用されているビ
ア電極用ペ−スト状組成物では焼成後、ビア内部の電極
が粗な膜構造になる、もしくはビア内部で柱状になりビ
ア壁面と剥離するということである。このような現象
は、各層の配線電極との接合が取ることが出来ない、外
気との接触面積が多い為に電極の酸化がされやすくなり
信頼性が低くなる等の課題となる。前述の様な問題は、
基板の焼結収縮と電極の焼結収縮のマッチングがとれて
いないことが要因にある。この事から、ビア電極の緻密
化のため導体組成を単純に増やしても、ガラス・セラミ
ック多層基板焼成時に、基板焼結開始よりも導体材料の
焼結の方が早く開始し、基板が導体の焼結を抑えること
が出来ず、焼成後ビア周辺の基板にクラックが発生して
しまう。またガラス材料を単純に増やすことによりビア
電極の緻密化を図ると抵抗値が大きくなる。この為、前
述の高精度の平面方向の収縮が起きないガラス・セラミ
ック多層基板を使用する為には前記基板に適応したビア
用の導電性ペ−スト組成物が必要となる。
向の収縮が起こらない基板が作成されているがここには
幾つかの課題がある。それは焼成時の基板収縮が厚み方
向のみに起こる為、従来の焼成方法に使用されているビ
ア電極用ペ−スト状組成物では焼成後、ビア内部の電極
が粗な膜構造になる、もしくはビア内部で柱状になりビ
ア壁面と剥離するということである。このような現象
は、各層の配線電極との接合が取ることが出来ない、外
気との接触面積が多い為に電極の酸化がされやすくなり
信頼性が低くなる等の課題となる。前述の様な問題は、
基板の焼結収縮と電極の焼結収縮のマッチングがとれて
いないことが要因にある。この事から、ビア電極の緻密
化のため導体組成を単純に増やしても、ガラス・セラミ
ック多層基板焼成時に、基板焼結開始よりも導体材料の
焼結の方が早く開始し、基板が導体の焼結を抑えること
が出来ず、焼成後ビア周辺の基板にクラックが発生して
しまう。またガラス材料を単純に増やすことによりビア
電極の緻密化を図ると抵抗値が大きくなる。この為、前
述の高精度の平面方向の収縮が起きないガラス・セラミ
ック多層基板を使用する為には前記基板に適応したビア
用の導電性ペ−スト組成物が必要となる。
【0010】本発明は、前記従来の問題を解決するた
め、焼成時における銅の焼結を遅らせ、体積膨張による
基板破壊を防止し、信頼性の高い導電性ペーストを提供
することを目的とする。
め、焼成時における銅の焼結を遅らせ、体積膨張による
基板破壊を防止し、信頼性の高い導電性ペーストを提供
することを目的とする。
【0011】
【課題を解決するための手段】前記目的を達成するた
め、本発明の導電性ペーストは、全無機成分を100体
積%とした場合、酸化銅粒子が32.0〜56.0体積
%の範囲、銅粒子が8.0〜14.0体積%の範囲、無
機バインダであるガラス粒子が30.0〜60.0体積
%の範囲からなる混合物を無機成分とし、前記無機成分
が溶剤と有機バインダに分散されているという構成を備
えたものである。
め、本発明の導電性ペーストは、全無機成分を100体
積%とした場合、酸化銅粒子が32.0〜56.0体積
%の範囲、銅粒子が8.0〜14.0体積%の範囲、無
機バインダであるガラス粒子が30.0〜60.0体積
%の範囲からなる混合物を無機成分とし、前記無機成分
が溶剤と有機バインダに分散されているという構成を備
えたものである。
【0012】前記構成においては、無機成分中の銅粒子
の平均粒径が3.0μm以上であることが好ましい。そ
して印刷性を考慮すると8μm以下が好ましい。また前
記構成においては、無機成分中の酸化銅の平均粒径が
1.0〜7.0μmの範囲であることが好ましい。
の平均粒径が3.0μm以上であることが好ましい。そ
して印刷性を考慮すると8μm以下が好ましい。また前
記構成においては、無機成分中の酸化銅の平均粒径が
1.0〜7.0μmの範囲であることが好ましい。
【0013】また前記構成においては、無機成分中の無
機バインダであるガラスの平均粒径が1.0〜5.0μ
mの範囲であることが好ましい。また前記構成において
は、ペーストを100体積%としたとき、溶剤が30〜
50体積%の範囲、有機バインダが10〜30体積%の
範囲であることが好ましい。溶剤としては、α−テルピ
オネール,イソプロピルアルコール等を使用できる。ま
た有機バインダとしては、エチルセルロース,ポリビニ
ルブチラール等を使用できる。
機バインダであるガラスの平均粒径が1.0〜5.0μ
mの範囲であることが好ましい。また前記構成において
は、ペーストを100体積%としたとき、溶剤が30〜
50体積%の範囲、有機バインダが10〜30体積%の
範囲であることが好ましい。溶剤としては、α−テルピ
オネール,イソプロピルアルコール等を使用できる。ま
た有機バインダとしては、エチルセルロース,ポリビニ
ルブチラール等を使用できる。
【0014】
【作用】本発明は前記構成により、平面方向に収縮を起
こさないガラス・セラミック多層基板に使用しても、ビ
ア電極周辺の基板にクラックが発生することが無く、か
つビア電極が緻密な膜構造で、配線電極間の接合が正し
くとることが出来るものである。すなわち、無機組成物
の配合比を前記構成にし、無機成分中の酸化銅の平均粒
径が1.0〜7.0μm、無機バインダであるガラスの
平均粒径が1.0〜5.0μmとすることにより、焼成
時における銅の焼結を遅らせ、ガラス・セラミック基板
焼結開始までは電極の焼結を抑え、基板焼結開始後に導
体の焼結が始まる。また銅粒子の配合量を8.0〜1
4.0体積%、平均粒径が3.0μm以上にすることに
より、酸素中で行われる脱バインダ除去時の銅の酸化す
ることで発生する体積膨張による基板破壊が起こらな
く、結果としてビア電極がより緻密な膜構造をとり、か
つビア電極周辺の基板のクラックが発生せず、信頼性も
良好なものとなる。
こさないガラス・セラミック多層基板に使用しても、ビ
ア電極周辺の基板にクラックが発生することが無く、か
つビア電極が緻密な膜構造で、配線電極間の接合が正し
くとることが出来るものである。すなわち、無機組成物
の配合比を前記構成にし、無機成分中の酸化銅の平均粒
径が1.0〜7.0μm、無機バインダであるガラスの
平均粒径が1.0〜5.0μmとすることにより、焼成
時における銅の焼結を遅らせ、ガラス・セラミック基板
焼結開始までは電極の焼結を抑え、基板焼結開始後に導
体の焼結が始まる。また銅粒子の配合量を8.0〜1
4.0体積%、平均粒径が3.0μm以上にすることに
より、酸素中で行われる脱バインダ除去時の銅の酸化す
ることで発生する体積膨張による基板破壊が起こらな
く、結果としてビア電極がより緻密な膜構造をとり、か
つビア電極周辺の基板のクラックが発生せず、信頼性も
良好なものとなる。
【0015】前記において、無機成分中の銅粒子の平均
粒径が3.0μm以上であると、さらにビア電極周辺の
基板のクラックが発生せず、信頼性も良好なものとな
る。また前記において、無機成分中の酸化銅の平均粒径
が1.0〜7.0μmの範囲であると、さらにビア電極
周辺の基板のクラックが発生せず、信頼性も良好なもの
となる。
粒径が3.0μm以上であると、さらにビア電極周辺の
基板のクラックが発生せず、信頼性も良好なものとな
る。また前記において、無機成分中の酸化銅の平均粒径
が1.0〜7.0μmの範囲であると、さらにビア電極
周辺の基板のクラックが発生せず、信頼性も良好なもの
となる。
【0016】また前記において、無機成分中の無機バイ
ンダであるガラスの平均粒径が1.0〜5.0μmの範
囲であると、さらにビア電極周辺の基板のクラックが発
生せず、信頼性も良好なものとなる。
ンダであるガラスの平均粒径が1.0〜5.0μmの範
囲であると、さらにビア電極周辺の基板のクラックが発
生せず、信頼性も良好なものとなる。
【0017】また前記において、ペーストを100体積
%としたとき、溶剤が30〜50体積%の範囲、有機バ
インダが10〜30体積%の範囲であると、流動性のた
めに好ましい。
%としたとき、溶剤が30〜50体積%の範囲、有機バ
インダが10〜30体積%の範囲であると、流動性のた
めに好ましい。
【0018】
【実施例】以下実施例を用いた本発明をさらに具体的に
説明する。 (実施例1)ここで用いたペーストは、無機組成は酸化
銅(平均粒経2.0μm)、銅(平均粒径3.0μ
m)、ガラスフリット(日本電気硝子社製 ホウ珪酸鉛
ガラス、平均粒経3.0μm)からなるもので、無機粉
体組成を(表1)に示す。この(表1)に示すそれぞれ
の組成のミルベースをセラミック3本ロールにより適度
な粘度になるように混練し、酸化銅ペーストを作製し
た。なお溶剤として、α−テルピオネールを、ペースト
100体積%としたときに45体積%用いた。また有機
バインダとして、エチルセルロースを、ペースト100
体積%としたときに25体積%用いた。
説明する。 (実施例1)ここで用いたペーストは、無機組成は酸化
銅(平均粒経2.0μm)、銅(平均粒径3.0μ
m)、ガラスフリット(日本電気硝子社製 ホウ珪酸鉛
ガラス、平均粒経3.0μm)からなるもので、無機粉
体組成を(表1)に示す。この(表1)に示すそれぞれ
の組成のミルベースをセラミック3本ロールにより適度
な粘度になるように混練し、酸化銅ペーストを作製し
た。なお溶剤として、α−テルピオネールを、ペースト
100体積%としたときに45体積%用いた。また有機
バインダとして、エチルセルロースを、ペースト100
体積%としたときに25体積%用いた。
【0019】一方、低温焼成用ガラス・セラミックのグ
リーンシートにビア孔を開け、この孔に前記酸化銅ペー
ストを使用して、ビア埋めを行った。このビア埋めを行
ったグリーンシートを必要枚数積層し、両面にアルミナ
グリーンシートを積層する。この状態で熱圧着して積層
体を形成した。熱圧着条件は、温度が80℃、圧力は2
00Kg/cm2であった。この積層体を箱型炉において空気
中で500℃、2時間保持し有機バインダ除去を行な
い、還元炉において水素と窒素の混合雰囲気中で400
℃、2時間保持し還元を行ない、メッシュベルト炉にお
いて純窒素中で950℃、1時間の焼成を行った。この
焼成後の試料において、ビア内部の緻密性、ならびに焼
成後の基板クラックの有無により性能評価を行った。条
件と評価結果を(表1)に示す。
リーンシートにビア孔を開け、この孔に前記酸化銅ペー
ストを使用して、ビア埋めを行った。このビア埋めを行
ったグリーンシートを必要枚数積層し、両面にアルミナ
グリーンシートを積層する。この状態で熱圧着して積層
体を形成した。熱圧着条件は、温度が80℃、圧力は2
00Kg/cm2であった。この積層体を箱型炉において空気
中で500℃、2時間保持し有機バインダ除去を行な
い、還元炉において水素と窒素の混合雰囲気中で400
℃、2時間保持し還元を行ない、メッシュベルト炉にお
いて純窒素中で950℃、1時間の焼成を行った。この
焼成後の試料において、ビア内部の緻密性、ならびに焼
成後の基板クラックの有無により性能評価を行った。条
件と評価結果を(表1)に示す。
【0020】
【表1】
【0021】(表1)に示されるように、銅添加量が
7.5体積%では緻密性が悪く、14.5体積%の時で
は焼成後ビア周辺にクラックが発生している。酸化銅は
31.0体積%ではクラックが発生してしまい、57.
0体積%の時は導体の緻密性が悪くなる。この事からビ
アの緻密性が良好で、クラックの無いものとなるのは、
無機組成において酸化銅が32.0〜56.0体積%、
銅が8.0〜14.0体積%、無機バインダであるガラ
スが30.0〜60.0体積%の範囲が好ましかった。
7.5体積%では緻密性が悪く、14.5体積%の時で
は焼成後ビア周辺にクラックが発生している。酸化銅は
31.0体積%ではクラックが発生してしまい、57.
0体積%の時は導体の緻密性が悪くなる。この事からビ
アの緻密性が良好で、クラックの無いものとなるのは、
無機組成において酸化銅が32.0〜56.0体積%、
銅が8.0〜14.0体積%、無機バインダであるガラ
スが30.0〜60.0体積%の範囲が好ましかった。
【0022】(実施例2)ここで用いたペ−スト組成
は、無機粉体には酸化銅:50.0体積%、銅:10.
0体積%、ガラスフリット(日本電気硝子社製,ホウ珪
酸鉛ガラス,平均粒径5.0μm)40.0体積%を使
用した。使用した銅、酸化銅粒子の平均粒径を(表2)
に示す。なお溶剤として、イソプロピルアルコールを3
8体積%用いた。また有機バインダとして、ポリビニル
ブチラール17体積%用いた。他の条件は実施例1と同
様とした。
は、無機粉体には酸化銅:50.0体積%、銅:10.
0体積%、ガラスフリット(日本電気硝子社製,ホウ珪
酸鉛ガラス,平均粒径5.0μm)40.0体積%を使
用した。使用した銅、酸化銅粒子の平均粒径を(表2)
に示す。なお溶剤として、イソプロピルアルコールを3
8体積%用いた。また有機バインダとして、ポリビニル
ブチラール17体積%用いた。他の条件は実施例1と同
様とした。
【0023】
【表2】
【0024】この(表2)に示すそれぞれの組成のミル
ベースをセラミック3本ロールにより適度な粘度になる
ように混練し、酸化銅ペーストを作製した。低温焼成用
ガラス・セラミックのグリーンシートにビア孔を開け、
この孔に前記酸化銅ペーストを使用して、ビア埋めを行
った。このビア埋めを行ったグリーンシートを必要枚数
積層し、両面にアルミナグリーンシートを積層する。こ
の状態で熱圧着して積層体を形成した。熱圧着条件は、
温度が80℃、圧力は200Kg/cm2であった。この積層
体を箱型炉において空気中で500℃、2時間保持し有
機バインダ除去を行ない、還元炉において水素と窒素の
混合雰囲気中で400℃、2時間保持し還元を行ない、
メッシュベルト炉において純窒素中で950℃、1時間
の焼成を行った。この焼成後の試料において、ビア内部
の緻密性、ならびに焼成後の基板クラックの有無により
性能評価を行った。
ベースをセラミック3本ロールにより適度な粘度になる
ように混練し、酸化銅ペーストを作製した。低温焼成用
ガラス・セラミックのグリーンシートにビア孔を開け、
この孔に前記酸化銅ペーストを使用して、ビア埋めを行
った。このビア埋めを行ったグリーンシートを必要枚数
積層し、両面にアルミナグリーンシートを積層する。こ
の状態で熱圧着して積層体を形成した。熱圧着条件は、
温度が80℃、圧力は200Kg/cm2であった。この積層
体を箱型炉において空気中で500℃、2時間保持し有
機バインダ除去を行ない、還元炉において水素と窒素の
混合雰囲気中で400℃、2時間保持し還元を行ない、
メッシュベルト炉において純窒素中で950℃、1時間
の焼成を行った。この焼成後の試料において、ビア内部
の緻密性、ならびに焼成後の基板クラックの有無により
性能評価を行った。
【0025】(表2)に示されるように銅粒子平均粒径
が3.0μm未満では電極焼結が進まず電極の膜構造が
が粗になってしまう。そして酸化銅平均粒径が0.5μ
mの時は基板にクラックが発生し、7.5μm、8.0
μmのときは、電極膜が粗になってしまう。このことか
ら基板にクラックの発生が無い、電極状態の密なものと
なるのは銅粒子の平均粒径が3.0μm以上、酸化銅粒
子の平均粒径が1.0〜7.0μmの範囲が好ましかっ
た。
が3.0μm未満では電極焼結が進まず電極の膜構造が
が粗になってしまう。そして酸化銅平均粒径が0.5μ
mの時は基板にクラックが発生し、7.5μm、8.0
μmのときは、電極膜が粗になってしまう。このことか
ら基板にクラックの発生が無い、電極状態の密なものと
なるのは銅粒子の平均粒径が3.0μm以上、酸化銅粒
子の平均粒径が1.0〜7.0μmの範囲が好ましかっ
た。
【0026】なお本実施例において、無機組成に使用す
るガラス粒径は2.0μmと5.0μmを使用している
が、1.0〜5.0μmである時には同様の効果が得ら
れた。
るガラス粒径は2.0μmと5.0μmを使用している
が、1.0〜5.0μmである時には同様の効果が得ら
れた。
【0027】
【発明の効果】以上説明した通り本発明によれば、酸化
銅粒子が32.0〜56.0体積%の範囲、銅粒子が
8.0〜14.0体積%の範囲、無機バインダであるガ
ラス粒子が30.0〜60.0体積%の範囲からなる混
合物を無機成分とし、前記無機成分が溶剤と有機バイン
ダに分散されていることにより、焼成時における銅の焼
結を遅らせ、ガラス・セラミック基板焼結開始までは電
極の焼結を抑え、基板焼結開始後に導体の焼結が始ま
る。これにより、酸素中で行われる脱バインダ除去時の
銅の酸化することで発生する体積膨張による基板破壊が
起こらなく、結果としてビア電極がより緻密な膜構造を
とり、かつビア電極周辺の基板のクラックが発生せず、
信頼性も良好なものとなる。この様に本発明は、平面方
向に収縮を起こさないガラス・セラミック多層基板に使
用しても、ビア電極周辺の基板にクラックが発生するこ
とが無く、かつビア電極が緻密な膜構造で、配線電極間
の接合が正しくとることが出来るものである。
銅粒子が32.0〜56.0体積%の範囲、銅粒子が
8.0〜14.0体積%の範囲、無機バインダであるガ
ラス粒子が30.0〜60.0体積%の範囲からなる混
合物を無機成分とし、前記無機成分が溶剤と有機バイン
ダに分散されていることにより、焼成時における銅の焼
結を遅らせ、ガラス・セラミック基板焼結開始までは電
極の焼結を抑え、基板焼結開始後に導体の焼結が始ま
る。これにより、酸素中で行われる脱バインダ除去時の
銅の酸化することで発生する体積膨張による基板破壊が
起こらなく、結果としてビア電極がより緻密な膜構造を
とり、かつビア電極周辺の基板のクラックが発生せず、
信頼性も良好なものとなる。この様に本発明は、平面方
向に収縮を起こさないガラス・セラミック多層基板に使
用しても、ビア電極周辺の基板にクラックが発生するこ
とが無く、かつビア電極が緻密な膜構造で、配線電極間
の接合が正しくとることが出来るものである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 祐伯 聖 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 別所 芳宏 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (5)
- 【請求項1】 全無機成分を100体積%とした場合、
酸化銅粒子が32.0〜56.0体積%の範囲、銅粒子
が8.0〜14.0体積%の範囲、無機バインダである
ガラス粒子が30.0〜60.0体積%の範囲からなる
混合物を無機成分とし、前記無機成分が溶剤と有機バイ
ンダに分散されている導電性ペースト - 【請求項2】 無機成分中の銅粒子の平均粒径が3.0
μm以上である請求項1に記載の導電性ペースト。 - 【請求項3】 無機成分中の酸化銅の平均粒径が1.0
〜7.0μmの範囲である請求項1に記載の導電性ペー
スト。 - 【請求項4】 無機成分中の無機バインダであるガラス
の平均粒径が1.0〜5.0μmの範囲である請求項1
に記載の導電性ペースト。 - 【請求項5】 ペーストを100体積%としたとき、溶
剤が30〜50体積%の範囲、有機バインダが10〜3
0体積%の範囲である請求項1に記載の導電性ペース
ト。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8056995A JPH08279666A (ja) | 1995-04-05 | 1995-04-05 | 導電性ペースト |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8056995A JPH08279666A (ja) | 1995-04-05 | 1995-04-05 | 導電性ペースト |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08279666A true JPH08279666A (ja) | 1996-10-22 |
Family
ID=13721976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8056995A Pending JPH08279666A (ja) | 1995-04-05 | 1995-04-05 | 導電性ペースト |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08279666A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6248960B1 (en) | 1999-02-19 | 2001-06-19 | Hitachi, Ltd. | Ceramics substrate with electronic circuit and its manufacturing method |
-
1995
- 1995-04-05 JP JP8056995A patent/JPH08279666A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6248960B1 (en) | 1999-02-19 | 2001-06-19 | Hitachi, Ltd. | Ceramics substrate with electronic circuit and its manufacturing method |
US6384347B2 (en) | 1999-02-19 | 2002-05-07 | Hitachi, Ltd. | Glass-ceramic wiring board |
US6658733B2 (en) | 1999-02-19 | 2003-12-09 | Hitachi, Ltd. | Method of manufacturing via interconnection of glass-ceramic wiring board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4109377A (en) | Method for preparing a multilayer ceramic | |
JP2004134806A (ja) | 同時焼成セラミックコンデンサ、およびプリント配線基板で使用するためのセラミックコンデンサを形成する方法 | |
JP2785544B2 (ja) | 多層セラミック基板の製造方法 | |
JPH0992983A (ja) | セラミック多層基板の製造方法 | |
JP3351043B2 (ja) | 多層セラミック基板の製造方法 | |
JP3003413B2 (ja) | 多層セラミック基板の製造方法 | |
JPH06237081A (ja) | 多層セラミック基板の製造方法 | |
JP3100796B2 (ja) | 多層セラミック基板の製造方法 | |
JPH06223621A (ja) | 導体ペースト組成物 | |
JPH08279666A (ja) | 導電性ペースト | |
JP3216260B2 (ja) | 低温焼成セラミックス多層基板及びその製造方法 | |
JPH08134388A (ja) | 導電性インキ | |
JP3222296B2 (ja) | 導電性インキ | |
JPH05167253A (ja) | 多層セラミック基板の製造方法 | |
JPH0786739A (ja) | 多層セラミック基板の製造方法 | |
JP3188086B2 (ja) | セラミック配線基板とその製造方法及びその実装構造 | |
JPH08307029A (ja) | 導電性ペースト | |
JPH05327220A (ja) | 多層セラミック基板の製造方法 | |
JPH0588557B2 (ja) | ||
JP3197147B2 (ja) | 多層セラミック基板の製造方法 | |
JPH05308193A (ja) | 多層セラミック基板の製造方法 | |
JPH06313137A (ja) | 導電性インキ | |
JPS6164189A (ja) | セラミツク多層配線基板の製造方法 | |
JPH10341067A (ja) | 無機多層基板およびビア用導体ペースト | |
JPH0289387A (ja) | 銅導体ペーストと多層セラミックス基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Effective date: 20040722 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20041116 Free format text: JAPANESE INTERMEDIATE CODE: A02 |