JPH08237106A - 論理信号用電圧レベル調節装置およびそのインタフェース方法 - Google Patents
論理信号用電圧レベル調節装置およびそのインタフェース方法Info
- Publication number
- JPH08237106A JPH08237106A JP7320096A JP32009695A JPH08237106A JP H08237106 A JPH08237106 A JP H08237106A JP 7320096 A JP7320096 A JP 7320096A JP 32009695 A JP32009695 A JP 32009695A JP H08237106 A JPH08237106 A JP H08237106A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- logic
- voltage
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018592—Coupling arrangements; Interface arrangements using field effect transistors only with a bidirectional operation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Power Sources (AREA)
Abstract
く一貫製造可能な論理信号用電圧レベル調節装置を提供
する。 【解決手段】 外部バスの電圧レベルをサンプリング
し、その蓄積結果から出力ドライバ(16)および入力
レシーバ(18)双方を調節すべく電圧探知回路(1
2)が制御する。その結果生じた入出力(I/O)イン
タフェース用の論理信号レベルは、標準I/O信号レベ
ルの許容範囲内で維持される。
Description
他の回路とのインタフェースを制御するシステムおよび
その制御方法に関するものである。特に、本発明は、デ
ィジタル入出力(I/O)回路に導入される論理制御信
号用の電圧レベルを制御する装置およびその制御方法に
関するものである。
ーバと出力ドライバとがある。それらの性能について
は、「VS500標準セルライブラリ」や、NCRマイ
クロエレクトロニクスの提供する0.75mm標準セル
ライブラリとその関連データブックおよびアプリケーシ
ョンノートで特徴づけられている。しかしながら、従来
技術においては、電圧探知機能を達成するために、バン
ドギャップ基準電圧を用いて電源の電圧レベルを決める
か、あるいは集積回路装置外からの外部制御入力を当て
にするかのいずれかであった。
クト(PCI)の規格は、その業界の同業者多数で構成
され、PCIスペシャルインタレストグループ(PCI
SIG)として公知である組織によって制定されたもの
である。PCIの仕様には、二つの起動電圧領域の範囲
が定められると共に、それら二つの領域間を切り換える
装置の供給も含まれている。しかしながら、本発明によ
って実現されるように、制御入力なしで二つの領域間を
動的に切り換える能力については、従来のPCI仕様で
検討されていない。
電圧生成器に比べて物理的にかなり少ないスペースです
み、かつた易く一貫製造できる電圧探知用比較器を効果
的に利用することを目的とするものである。
路用双方向入出力インタフェース機能として意図された
回路ノードに現れる論理制御信号の電圧レベルを調節す
る。本構成の装置は、インタフェースバス供給用電圧と
論理回路供給用電圧によって起動される。ここで、上記
二つの電圧は所定の標準電圧レベルに準じるものであ
る。このために、電圧探知回路は、許可信号に応じて、
バス供給用電圧と論理回路供給用電圧とを比較する。こ
の比較結果によって、出力電圧探知制御信号が生成され
る。
信号に応じて、論理出力電圧レベルに相当する電圧レベ
ルを回路ノードに入れる。また、出力レシーバ論理回路
は、前記電圧探知制御信号に応じて、その電圧探知制御
信号によって決められたレベルの電圧を備えたシステム
の論理回路を駆動する。
理回路供給用電圧との比較結果を格納し、比較回路の入
力に許可信号が入力されない限りは、その比較結果に対
応した信号を維持するような仕組みを有している。この
格納手段に適した構成としてキーパセル回路がある。さ
らに、出力ドライバ回路は、論理回路からの出力データ
および許可信号に応じて、出力データの論理値と、比較
結果信号によって確立された電圧レベルとを保有する信
号を回路ノードに生じさせる。
出力データおよび許可信号にそれぞれ応答すべく接続さ
れた複数のトランジスタを有しているのが好ましい。ま
た、この回路は、インタフェースバス供給用電圧をつな
いで、それらトランジスタに電力を供給する仕組みも備
えているので、多様なインタフェースバス供給用電圧に
追従することができる。
応じる入力信号しきい値検出回路を備え、その回路ノー
ドに出現した電圧レベルが有効な論理信号かどうかを判
断する。このしきい値検出回路の出力は、その出力に応
答する電圧レベルシフタ回路を駆動し、対応する論理信
号レベルに整合する論理回路に出力信号を生じさせる。
この入力レシーバの論理回路は、該回路に実装されたト
ランジスタ網をつなぎ、少なくともそれらの内の一部が
インタフェースバス供給用電圧から電力を受けるような
構成にすることにより、多様なバス供給電圧を受け入れ
ることができる。 また本発明は、チップへの論理信号
の入出力を共通接続パッドを介してインタフェースする
方法に関するものでもあり、ここで、パッドの出力ドラ
イバは所定の標準バス電圧によって、コアまたは論理回
路はコア供給電圧によってそれぞれ電力が供給され、出
力データを生じさせる。この方法は、バス電圧とコア供
給電圧とを比較し、電圧探知制御信号を生成することに
よって開始される。その電圧探知制御信号は出力データ
および許可信号と結合され、標準バス電圧に対応する信
号レベルを有した論理データでパッドを駆動する。
低論理レベルのいずれかのしきい値に対して相関性を持
たせるのにパッドの信号が適したレベルにあるかを検出
するものである。そして、該検出ステップからの信号は
けた送りされて、チップの論理信号レベルに整合され
る。またこの方法には、比較、応答および検出の各ステ
ップを実行しながら多様なバス電圧に追従するステップ
も含めることができる。
ドアーキテクチャに関するものであり、特に、周辺機器
インターコネクト(PCI)規格を実行するのに有効な
アーキテクチャに関するものである。このPCI規格
は、二つの起動環境における信号域の範囲を定めてい
る。すなわち、5.0V(±5%)の高電圧域、および
3.3V(3.0〜3.6V)の低電圧域である。この
高電圧域は、実際に業界標準のTTLインタフェースの
ように、固定論理しきい値という用語で特定される。
dに中心をおく比例インタフェースとして特定される。
これは、低電圧信号環境に対して、出力ドライバと入力
レシーバとが3.0〜3.6V間のVddの多様性をフ
ォLowしなければならないことを示している。反対
に、高電圧信号環境においては、出力ドライバと入力レ
シーバとが固定論理しきい値を示さなければならない。
クチャの効果は、入力レシーバおよび出力ドライバ双方
の回路構成を動的に調節し、高電圧(5V)および低電
圧(3.3V)の両電圧域でPCI仕様に対応する能力
にある。すなわち本発明は、外部PCIバスの電圧を探
知し、この情報を取り込んで格納し、出力ドライバおよ
び入力レシーバ双方の回路構成をそれ相応に動的に調節
する回路に有効に利用されるものである。
ンは、高電圧および低電圧の両信号環境で起動すること
ができない、および/または、高低の電圧信号環境間を
手動で切り換えるのに外部制御信号が必要となる、とい
う点において制限が加えられている。ここに説明する本
発明は、それら両電圧信号環境を利用する装置が、手動
での制御入力なしに、PCIの両環境での起動を可能に
するものである。これは、いずれの信号環境も利用され
る可能性が等しくあり、両環境間で動的に切り換えが行
われるような集積回路製品に特に有効となる。
パッドアーキテクチャーを3つの論理ブロックで図1に
示す。これら3つの論理ブロックは、それぞれ1)出力
ドライバ16、2)入力レシーバ18、および電圧探知
回路12である。すなわち図1は、本発明に係わる汎用
PCI I/Oパッド用に設計された最高水準のアーキ
テクチャに主眼を置いたブロック図である。
は、ボンディングパッド20を介し、適当なPCIバス
電圧レベルで、内部に生じた論理信号をチップから運び
去る機能を果たす。一般的に、ボンディングパッド20
は、約5mil2 のアルミニウム製パッドであり、集積
回路部品からピンを物理的に取り付けることによって回
路との電気通信路を機械的に確立するものである。
続された入力レシーバ論理回路18は、チップに入って
くる論理信号を受信し、その入力信号をプリセットしき
い値のトリップポイントと比較し、適切な論理レベルで
該信号をチップ(図示せず)に通す。そして、電圧探知
回路12がPCIバス電圧を調べ、そのPCIバスが高
電圧域(5V)または低電圧域(3.3V)のいずれで
動作しているかによって、低論理信号か高論理信号のい
ずれかを出力する。また、電圧探知回路12は、入力1
4に許可信号が現れるとPCIバスの起動電圧レベルを
調べ、その許可状態が除去されるとこの状態を蓄える。
一般的に、この許可状態はチップリセット信号である。
てより詳細に示されている。これは、ボンディングパッ
ド20を介して、コア論理ブロックから外部環境に信号
を通すように機能するものである。出力ドライバ論理回
路16に対しては、図1に示すように、3つの入力があ
る。すなわち、回路12からの電圧探知制御入力22に
加えて、出力データ23と出力許可制御入力24(これ
らは共に図1の多元コネクタ入力15を形成する)とを
備えている。
ドライバがトライステートであるかどうかを判断する。
出力許可24が論理High状態に対して非行使化され
ると、トランジスタ31,32および33がすべてOF
F状態にされ、出力パッド20上にトライステート状態
がもたらされる。一方、出力許可24が論理Low状態
に対して行使されると、トランジスタ31,32および
/または33は、データにのった論理値を信号23から
出力パッド20に追いやるべく機能する。
33が許可されるかどうかを制御する。この入力が論理
Lowである場合、トランジスタ33は機能抑止され
る。この構成において、出力ドライバのACおよびDC
特性は、出力ドライバトランジスタ31および32のみ
で判断される。一方、電圧探知入力22が論理High
である場合にはトランジスタ33が許可され、トランジ
スタ31と並列に設けられたプルアップドライバとして
機能する。トランジスタ31および32のみで形成され
たドライバの電気特性と比べた場合、トランジスタ33
を追加すると、PCI Vddレールからの出力電源電
流を増加するので、出力ドライバのACおよびDC特性
を変更することができる。
づいて出力トランジスタアーキテクチャを再構成するこ
とにより、5Vおよび3.3Vの両レベルで、出力ドラ
イバをPCIバス仕様に整合させることができる。ま
た、出力トランジスタはすべてPCIバス電圧電源(P
CI Vdd)に接続されているので、出力信号特性
は、3.0V〜3.6Vの各仕様にまたがるPCI供給
電圧の多様性を受け入れることができる。低電圧(3.
3V)の仕様が3.0〜3.6Vの電圧域としてその範
囲が定められるときに、これはPCI追従システムに不
可欠な条件となる。次に、図3に示す入力レシーバ論理
回路18は、ボンディングパッド20に現れる信号をチ
ップのコア論理ブロックに通すべく機能するものであ
る。この回路への入力は、ボンディングパッド20に入
ってくる信号と電圧探知制御入力信号22からなる。
バ用の入力信号しきい値検出論理ブロックとして機能す
る。これらデバイスは、ボンディングパッドの入力信号
が有効な論理Lowまたは論理Highとみなされるよ
うな電圧レベルを判断すべく共働する。出力ドライバ回
路の場合と同様に、これらトランジスタはPCIバス電
圧電源PCI Vddに接続され、3.0V〜3.6V
にわたる電圧仕様の多様性を受け入れる。
高レベル(5V)と低レベル(3.3C)との間で推移
するにつれ、電圧探知制御入力22は入力レシーバしき
い値特性を調節するように機能する。この入力が論理L
owである場合、トランジスタ52は機能抑止され、ト
ランジスタ53を回路から切断する。この構成において
は、トランジスタ51および54の入力トランジスタ対
が、入力レシーバ18用の入力しきい値特性を判断し、
PCI仕様の低電圧域に順応する。
hである場合、トランジスタ52は許可され、トランジ
スタ54と並列にトランジスタ53を電気的に接続す
る。この構成の場合、論理Highが認識される電圧し
きい値レベルが低減され、PCI仕様の低電圧域に順応
する。
バの電圧レベルシフタとして機能するものである。一例
として、PCIバス供給電圧が3.3Vの低電圧状態に
あり、コア電圧電源コアVddが5Vであったならば、
コア論理に通す前に、レベルシフタは入来3V信号を5
Vのレベルに引き上げる。また、PCIおよびコアの両
電圧電源が同一レベルであるなら、レベルシフタは単に
パッド20からの入来信号用バッファとして機能する。
また、PCIバス電圧が5Vで、コア論理が3Vである
場合、このレベルシフタは一バッファとして機能する。
細に示されている。この回路は、コア論理ブロックにお
いて、PCIバス電圧PCI Vddを供給電圧(コア
Vdd)と比較すべく機能し、制御信号を22で出力す
る。
ランジスタしきい値より大きく、かつコア電圧電源コア
Vddを下回る場合に、トランジスタ71はONとな
る。反対に、二つの電圧が互いのしきい値内であるなら
ば、トランジスタ71はOFFとなる。一般的にトラン
ジスタしきい値電圧は、0.7〜0.9Vである。ま
た、トランジスタ72は小さな素子であり、入力14の
許可信号がその論理Low状態に行使されると、該トラ
ンジスタはプルダウン抵抗器として機能する。
がキーパセル75を形成し、トランジスタ71および7
2が導通していない場合、該キーパセルは出力制御信号
22の論理状態を保存すべく動作する。ここで、各イン
バータ76および77は(さらに、エレメント73およ
び74等、図面に示された他のインバータ回路も)、コ
アVddおよび共通Vssへの標準的な接続によって電
力を供給される。インバータ77はドライブ能力が非常
に低いので、トランジスタ71か72のいずれかによっ
て新規の状態へとキーパ機能をた易く動かすことができ
る。また、トランジスタ71および72は、インバータ
77の出力を簡単にオーバドライブするよう設計されて
いるので、新規の論理状態信号を出力22にのせること
ができる。 図4の電圧探知回路12は、以下に示すよ
うに動作するものである。すなわち、図1の許可入力1
4が、通常始動時や他のシステムレベルリセット状態時
に生じる論理Low状態に行使されると、トランジスタ
72は導通し、出力制御信号22上の弱プルダウン抵抗
として作用する。また、トランジスタ71も導通するな
らば、出力信号22は、格段に強いトランジスタ71に
よって、コアVddのレベルに引き上げられる。そし
て、トランジスタ71がOFFされると、トランジスタ
72が出力制御信号22を論理Lowレベルで維持す
る。一方、許可信号14が論理Highレベルに動かさ
れることによって非行使化されると、トランジスタ72
はOFFとなる。また、トランジスタ71が導通してい
るならば、出力22は論理Highレベルにとどまる
が、トランジスタ71がOFFされるのに伴い、キーパ
セル75が出力信号22を論理Lowレベルに保持す
る。
dが3.3Vであり、コア供給電圧コアVddが5Vで
あるならば、トランジスタ71はONとなり、出力信号
22は論理High状態である。そして信号22は、P
CI I/Oパッドドライバ16のみならず、図1のレ
シーバ論理18にも接続され、3.3VのPCIバス特
性に向けてそれらのコンフィギュレーションを行う。こ
こで、二つの電源が(しきい値内の)同一高電圧である
ならば、トランジスタ71はOFFで、トランジスタ7
2が出力を論理Lowレベルに引き下げ、入力14が許
可状態を終了すべくHigh状態に移される際にキーパ
セル75によって維持される。
の高PCI Vddか、3.3Vの低PCI Vddの
いずれかと比較されるような配列を示している。PCI
VddとコアVddとを(図4に示すように)切り換
えることにより、同一の回路が、3.3VのコアVdd
と、3.3Vか5VいずれかのPCI Vddとを伴う
場合に有効となる。
を説明したが、本発明の範囲を逸脱することなく、ここ
で特に言及したもの以外にも様々な変更、変形、追加お
よび応用が可能なことは当業者にとって明らかである。
される本発明のシステムのブロック図である。
る入力レシーバ回路の回路図である。
図である。
Claims (13)
- 【請求項1】 論理回路用入出力インタフェース機能と
して意図された回路ノードに出現する論理信号の電圧レ
ベルを調節する論理信号用電圧レベル調節装置におい
て、 許可信号に応じてバス供給用電圧と論理回路供給用電圧
とを比較し、その比較結果として第一の出力信号を生じ
させる電圧探知回路と、 前記第一の出力信号に応じて、論理出力電圧レベルに対
応する電圧レベルを前記回路ノードに導き入れる出力ド
ライバ論理回路と、 前記第一の出力信号に応じて、前記第一の出力信号に対
応するレベルの電圧で前記論理回路を駆動するレシーバ
論理回路とを備えたことを特徴とする論理信号用電圧レ
ベル調節装置。 - 【請求項2】 前記電圧探知回路が、前記許可信号不在
の場合には常に前記第一の出力信号を維持する手段を備
えていることを特徴とする請求項1記載の論理信号用電
圧レベル調節装置。 - 【請求項3】 前記維持手段がキーパセル回路であるこ
とを特徴とする請求項2記載の論理信号用電圧レベル調
節装置。 - 【請求項4】 回路ノードの電圧レベルを前記第一の出
力信号によって確立すると共に、前記出力ドライバ回路
が論理回路の生成する出力データおよび許可信号にも応
答して前記出力データの論理値を保有した信号を回路ノ
ードに生じさせることを特徴とする請求項1記載の論理
信号用電圧レベル調節装置。 - 【請求項5】 前記第一の出力信号、前記出力データ、
および前記許可信号にそれぞれ応答すべく接続された複
数のトランジスタと、前記インタフェースバス供給用電
圧によって該トランジスタに電力を供給して前記インタ
フェースバス供給用電圧の多様性を追従する手段とをさ
らに備えることを特徴とする請求項4記載の論理信号用
電圧レベル調節装置。 - 【請求項6】 前記第一の出力信号に応じて、回路ノー
ドに出現した電圧レベルが有効な論理信号であるかを判
断する入力信号しきい値検出回路を前記レシーバ論理回
路が備えることを特徴とする請求項1記載の論理信号用
電圧レベル調節装置。 - 【請求項7】 前記入力レシーバ論理回路が、前記しき
い値検出回路の出力に応じ、出力信号を論理回路に入れ
て対応する論理信号レベルに整合させる電圧レベルシフ
タ回路をさらに備えることを特徴とする請求項6記載の
論理信号用電圧レベル調節装置。 - 【請求項8】 少なくともその一部分が前記インタフェ
ースバス供給用電圧からの電力を受けるように接続され
ているトランジスタ網から前記レシーバ論理回路が構成
されることを特徴とする請求項7記載の論理信号用電圧
レベル調節装置。 - 【請求項9】 共通パッド接続を介して論理信号を論理
回路に結びつけるインタフェース方法において、 バス供給用電圧と論理回路供給用電圧とを比較し、電圧
探知制御信号を生成させるステップと、 前記電圧探知制御信号に応じて、前記バス供給用電圧に
対応する信号レベルを保持した論理データで前記I/O
パッドを駆動するステップとを設けることを特徴とする
インタフェース方法。 - 【請求項10】 高論理レベルか低論理レベルのいずれ
かのしきい値に対して相関性を持たせるのに前記パッド
の信号が適したレベルにあるかを検出するステップと、 前記検出ステップからの信号をシフトさせて前記チップ
の信号レベルに整合させるステップとをさらに設けるこ
とを特徴とする請求項9記載のインタフェース方法。 - 【請求項11】 前記比較および応答ステップを実行し
ながら、前記バス供給用電圧の多様性を追従するステッ
プをさらに設けることを特徴とする請求項9記載のイン
タフェース方法。 - 【請求項12】 前記検出ステップを実行しながら、前
記バス供給用電圧の多様性を追従するステップを備える
ことを特徴とする請求項10記載のインタフェース方
法。 - 【請求項13】 前記バス供給用電圧から電力供給され
るパッド出力ドライバによって前記I/Oパッドが駆動
されることを特徴とする請求項9記載のインタフェース
方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/352,331 | 1994-12-08 | ||
US08/352,331 US5469082A (en) | 1994-12-08 | 1994-12-08 | Peripheral component interfacing system with bus voltage/logic supply comparison means |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08237106A true JPH08237106A (ja) | 1996-09-13 |
JP3121252B2 JP3121252B2 (ja) | 2000-12-25 |
Family
ID=23384700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07320096A Expired - Lifetime JP3121252B2 (ja) | 1994-12-08 | 1995-12-08 | 論理信号用電圧レベル調節装置およびそのインタフェース方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5469082A (ja) |
EP (1) | EP0716379B1 (ja) |
JP (1) | JP3121252B2 (ja) |
KR (1) | KR100216974B1 (ja) |
DE (1) | DE69535598T2 (ja) |
TW (1) | TW353163B (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07235952A (ja) * | 1993-12-28 | 1995-09-05 | Oki Electric Ind Co Ltd | 信号伝送回路およびその回路を用いた信号伝送装置 |
US5675809A (en) * | 1995-02-10 | 1997-10-07 | Ncr Corporation | Voltage control circuit for a dual voltage bus computer system |
JPH08241240A (ja) * | 1995-03-03 | 1996-09-17 | Toshiba Corp | コンピュータシステム |
DE19510947C1 (de) * | 1995-03-25 | 1996-11-28 | Hella Kg Hueck & Co | Schaltungsanordnung zum Betrieb in verschiedenen Betriebsspannungsbereichen |
US5585744A (en) * | 1995-10-13 | 1996-12-17 | Cirrus Logic, Inc. | Circuits systems and methods for reducing power loss during transfer of data across a conductive line |
US5804985A (en) * | 1996-04-02 | 1998-09-08 | Motorola, Inc. | Programmable output buffer and method for programming |
US5887144A (en) * | 1996-11-20 | 1999-03-23 | International Business Machines Corp. | Method and system for increasing the load and expansion capabilities of a bus through the use of in-line switches |
US6058443A (en) * | 1997-02-18 | 2000-05-02 | Advanced Micro Devices, Inc. | System for partitioning PC chipset functions into logic and port integrated circuits |
US5883528A (en) * | 1997-03-20 | 1999-03-16 | Cirrus Logic, Inc. | Five volt tolerant TTL/CMOS and CMOS/CMOS voltage conversion circuit |
US5969554A (en) * | 1997-06-09 | 1999-10-19 | International Business Machines Corp. | Multi-function pre-driver circuit with slew rate control, tri-state operation, and level-shifting |
US5920183A (en) * | 1997-10-24 | 1999-07-06 | Stmicroelectronics, Inc. | Voltage regulator for regulating its output voltage selectively with respect to more than one voltage |
US5995440A (en) * | 1998-07-23 | 1999-11-30 | International Business Machines Corporation | Off-chip driver and receiver circuits for multiple voltage level DRAMs |
US6166561A (en) * | 1999-02-26 | 2000-12-26 | International Business Machines Corporation | Method and apparatus for protecting off chip driver circuitry employing a split rail power supply |
US6545521B2 (en) | 2001-06-29 | 2003-04-08 | International Business Machines Corporation | Low skew, power sequence independent CMOS receiver device |
JP2005092480A (ja) * | 2003-09-17 | 2005-04-07 | Hitachi Global Storage Technologies Netherlands Bv | インターフェース回路及び電子機器 |
US7728635B2 (en) * | 2005-10-28 | 2010-06-01 | Atmel Corporation | High voltage tolerant port driver |
US7336109B2 (en) * | 2005-10-28 | 2008-02-26 | Atmel Corporation | High voltage tolerant port driver |
US20090132404A1 (en) * | 2007-11-21 | 2009-05-21 | Marie King | Apportioning fraud liability |
CN102193890B (zh) * | 2011-05-27 | 2013-06-26 | 上海华为技术有限公司 | 一种同步接口的时序调整方法及装置 |
US8723584B2 (en) | 2012-05-03 | 2014-05-13 | Conexant Systems, Inc. | Low power dual voltage mode receiver |
CN102882508A (zh) * | 2012-08-30 | 2013-01-16 | 广州市捷众科贸有限公司 | 一种简易的rs485接口极性切换电路 |
TWI510928B (zh) * | 2013-06-07 | 2015-12-01 | Cal Comp Electronics & Comm Co | 周邊裝置及其控制方法 |
US9461624B2 (en) * | 2014-11-17 | 2016-10-04 | Infineon Technologies Ag | Output driver slew control |
CN108134601B (zh) * | 2016-11-30 | 2021-08-06 | 上海复旦微电子集团股份有限公司 | 接口电路 |
CN108123709B (zh) * | 2016-11-30 | 2021-08-06 | 上海复旦微电子集团股份有限公司 | 输出电路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5084637A (en) * | 1989-05-30 | 1992-01-28 | International Business Machines Corp. | Bidirectional level shifting interface circuit |
US5260612A (en) * | 1990-12-14 | 1993-11-09 | Dallas Semiconductor Corp. | Bi-level dual mode transceiver |
US5144165A (en) * | 1990-12-14 | 1992-09-01 | International Business Machines Corporation | CMOS off-chip driver circuits |
US5300835A (en) * | 1993-02-10 | 1994-04-05 | Cirrus Logic, Inc. | CMOS low power mixed voltage bidirectional I/O buffer |
US5406140A (en) * | 1993-06-07 | 1995-04-11 | National Semiconductor Corporation | Voltage translation and overvoltage protection |
US5396128A (en) * | 1993-09-13 | 1995-03-07 | Motorola, Inc. | Output circuit for interfacing integrated circuits having different power supply potentials |
-
1994
- 1994-12-08 US US08/352,331 patent/US5469082A/en not_active Expired - Lifetime
-
1995
- 1995-12-05 TW TW084112940A patent/TW353163B/zh not_active IP Right Cessation
- 1995-12-06 EP EP95308860A patent/EP0716379B1/en not_active Expired - Lifetime
- 1995-12-06 DE DE69535598T patent/DE69535598T2/de not_active Expired - Lifetime
- 1995-12-07 KR KR1019950047388A patent/KR100216974B1/ko not_active IP Right Cessation
- 1995-12-08 JP JP07320096A patent/JP3121252B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
TW353163B (en) | 1999-02-21 |
KR100216974B1 (ko) | 1999-09-01 |
DE69535598T2 (de) | 2008-06-19 |
JP3121252B2 (ja) | 2000-12-25 |
US5469082A (en) | 1995-11-21 |
DE69535598D1 (de) | 2007-10-31 |
KR960027326A (ko) | 1996-07-22 |
EP0716379A3 (en) | 1998-08-19 |
EP0716379B1 (en) | 2007-09-19 |
EP0716379A2 (en) | 1996-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08237106A (ja) | 論理信号用電圧レベル調節装置およびそのインタフェース方法 | |
JP3698439B2 (ja) | データ通信バスを有する回路 | |
US5894238A (en) | Output buffer with static and transient pull-up and pull-down drivers | |
JP2550480Y2 (ja) | 半導体メモリ装置の内部電源電圧発生回路 | |
US7034565B2 (en) | On-die termination circuit and method for reducing on-chip DC current, and memory system including memory device having the same | |
US6566911B1 (en) | Multiple-mode CMOS I/O cell | |
JPH0345933B2 (ja) | ||
US5608275A (en) | Fault tolerant isolation between devices powered by separate power sources | |
EP0632594A2 (en) | Latch controlled output driver | |
US5477166A (en) | Programmable output device with integrated circuit | |
US3980898A (en) | Sense amplifier with tri-state bus line capabilities | |
US6188271B1 (en) | Fail safe bias system for a tri-state bus | |
US9960588B2 (en) | Power switch device | |
US6072747A (en) | High-speed current setting systems and methods for integrated circuit output drivers | |
US5508650A (en) | Dual feature input/timing pin | |
US7073078B2 (en) | Power control unit that provides one of a plurality of voltages on a common power rail | |
JPH09232940A (ja) | 可変電圧可変インピーダンスcmosオフチップ・ドライバおよびレシーバ・インタフェースおよび回路 | |
JPH07183791A (ja) | 集積回路およびその回路システムおよびそれと共に用いる装置ならびに集積回路の使用方法 | |
US5969540A (en) | Three-level detector without standby current | |
JPH10105307A (ja) | ドライバおよびレシーバ回路の構造 | |
JP4198462B2 (ja) | 電流検出を伴う出力ドライバ回路 | |
US6275088B1 (en) | Method and apparatus for dynamic impedance clamping of a digital signal delivered over a transmission line | |
JP4480229B2 (ja) | パワーオフ検出回路 | |
JPH04252512A (ja) | 出力端子電圧プリセット回路 | |
JPH09160690A (ja) | バスドライバ故障検出方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071020 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081020 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131020 Year of fee payment: 13 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |