JPH0822957A - 強誘電体ビスマス層酸化物の製造方法 - Google Patents

強誘電体ビスマス層酸化物の製造方法

Info

Publication number
JPH0822957A
JPH0822957A JP7147143A JP14714395A JPH0822957A JP H0822957 A JPH0822957 A JP H0822957A JP 7147143 A JP7147143 A JP 7147143A JP 14714395 A JP14714395 A JP 14714395A JP H0822957 A JPH0822957 A JP H0822957A
Authority
JP
Japan
Prior art keywords
layer
film
depositing
target
ferroelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7147143A
Other languages
English (en)
Other versions
JP2929573B2 (ja
Inventor
Stanley Perino
ペリーノ スタンレー
Thomas E Davenport
イー ダベンポート トーマス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ramtron International Corp
Original Assignee
Ramtron International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ramtron International Corp filed Critical Ramtron International Corp
Publication of JPH0822957A publication Critical patent/JPH0822957A/ja
Application granted granted Critical
Publication of JP2929573B2 publication Critical patent/JP2929573B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/086Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 (修正有) 【目的】強誘電体膜に取付けられた電極面に垂直な方向
に大きな反転可能な分極を持つ強誘電体膜を製造する。 【構成】強誘電性のタンタル酸ストロンチウムビスマス
(SBT)膜は2つのスパッタリング用ターゲットを用
いて形成される。第1のスパッタリング用ターゲット
は、主に、酸化ビスマス(Bi23)52,56で構成
され、第2のスパッタリング用ターゲットは、主に、S
BT54,58で構成される。酸化ビスマスの最初の層
は、強誘電体コンデンサスタックの下部電極上に形成さ
れる。酸化ビスマスの最初の層のすぐ後に、スパッタリ
ングによりSBTの層が形成される。その後、酸化ビス
マスの第2の層が形成され、膜が所望の厚さになるま
で、複数の層を有する「レヤーケーキ状」に層が交互に
並べられる。堆積の最後に、膜を強誘電体にするため結
晶化アニールが行われる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、主に、不揮発性メモリ
のコンデンサ記憶素子の誘電体として用いられる強誘電
体膜の形成方法に関する。特に、本発明は、望ましい電
気的特性を有するビスマス層酸化物化合物を用いた製造
方法であって、従来の集積回路の製造工程と両立できる
ものに関する。
【0002】
【従来の技術】「PZT」としても知られるジルコンチ
タン酸鉛(PbZrxTi1-x3)のような物質は、印
加された電界が存在しないときに反転可能な電気分極を
保持することができるという点において「強誘電体」で
あるということが良く知られている。一般には、これら
の化合物は、ペロブスカイト(灰チタン石)結晶物質の
結晶粒を含む多結晶物質として存在する。
【0003】ビスマス層化合物のような他の化合物も、
強誘電体である。ビスマス層化合物の構造は、2次元的
に広がっており、酸化ビスマス層によって互いに分離さ
れているペロブスカイト層からなる。ペロブスカイト層
は、1、2、3又はそれより多いペロブスカイト単位セ
ルの厚さを持つことができる。これらそれぞれの厚さに
よって、異なる構造の種類になるが、それぞれにはペロ
ブスカイト層と酸化ビスマス層とが交互に並んでおり、
このためビスマス「層」化合物(ビスマス「レイヤー
ド」化合物)の語が生まれた。強誘電体ビスマス層化合
物の例としては、チタン酸ビスマス(Bi4Ti
312)、及び「STB」としても知られるタンタル酸
ストロンチウムビスマス(SrBi2Ta29)、並び
に、他の多くの化合物が含まれる。
【0004】例えば、強誘電物質膜の反転可能な分極の
方向は、明確な量の電荷が検出できるように、膜に印加
電界をかける電極の面に垂直でなければならない。安定
した分極は、強誘電物質においてペロブスカイト結晶ユ
ニットと内部双極子とを一列に並べることによって得ら
れる。強誘電物質を横切る電界を印加すると、双極子の
配列が一方向になる。印加電界の極性が反転すると、内
部双極子の配列も反転し又は切り替わる。「保磁電圧
(coercive voltage)」VCとして知られる臨界レベル
を超える電界を印加すると、図1(A)のヒステリシス
曲線10Aに示されるように、強誘電物質内の双極子が
整列し始める。印加電界が上昇すると、「飽和電圧」V
SATとして知られる飽和レベルになり、そこでは、強誘
電物質の中にあるほぼ全ての双極子が一方向に分極され
る。図1(A)において、保磁電圧は約1.3[V]で
あり、飽和電圧は約5[V]である。尚、ヒステリシス
曲線10Aは、広がった形をしており、これは悪い保磁
電圧、即ち、多くの双極子が印加電界の保磁電圧におい
てまだ切り替わっていないことを示している。
【0005】それゆえ、ヒステリシス曲線10Aは、P
ZTのような強誘電物質の電気的挙動を示す。そこで
は、x軸は印加電界を、y軸はその結果生じる分極又は
電荷を示す。2つの安定した状態12A及び14Aが、
図1(A)に示されており、これらは印加電圧がなくな
った後における内部双極子の反対の整列を表わす。安定
状態12Aと14Aとの間を移動するときに放出される
電荷の量は、「スイッチド電荷」として知られている。
双極子の整列の割合は、オーバードライブ電圧、即ち、
印加電圧が保磁電圧を越える量に関係する。印加電界に
対応した双極子の位置及び関連する電荷は、適当な検出
回路を用いて検出することができる。それゆえ、強誘電
物質は、不揮発性メモリセルにおける記憶素子として用
いられる強誘電体コンデンサにおける誘電体材料として
使用することができる。
【0006】図1(B)におけるヒステリシス曲線10
Bは、SBTのような強誘電物質の電気的挙動を示して
いる。そこでは、x軸は印加電界を、y軸はその結果生
じる分極又は電荷を示す。ヒステリシス曲線10Bにお
いて、保磁電圧は約1[V]であり、飽和電圧は約2.
5[V]である。尚、ヒステリシス曲線10Bは、概ね
矩形形状であり、これは良好な保磁電圧、即ち、双極子
のほとんどが印加電界の保磁電圧レベルにおいて切り替
えられたことを示す。図1(A)と同様に、2つの安定
状態12B及び14Bが図1(B)に示されており、こ
こでは印加電界がなくなった後における内部双極子の反
対の整列が示されている。
【0007】利用できるためには、メモリアレイにおけ
る強誘電物質は、図1(A)に示されるような2つの安
定なデータ状態12A及び14A、又は、図1(B)に
示されるような2つの安定なデータ状態12B及び14
Bの間で繰り返し切り替えられたときに、データを保持
する能力を持たなければならない。EEPROMのよう
な従来の不揮発性メモリセルは、データを読出すことに
よってデータ状態が変化しないという点において、非破
壊的な読出し装置である。従来の不揮発性メモリは、読
出しサイクルの数に制限はなかったが、書込みサイクル
の数は非常に制限されていた。強誘電体記憶装置は、一
般には、データのそれぞれの読出しのために切り替わり
が起こるという点において、破壊的な読出し装置であ
る。従って、強誘電体メモリセルが故障するまでのサイ
クルの数は、EEPROMのそれより、又は、約10億
又は1兆サイクルよりはるかにずっと大きいことが望ま
しい。
【0008】強誘電体メモリセルを3.3[V]のよう
な低電圧で動作することも多くの応用において望まれ
る。それゆえ、保磁電圧は、メモリの望ましい動作電圧
よりもはるかに低くすべきである。スイッチド電荷がそ
の最大値、即ち、飽和電圧に到達したときの最小電圧
は、最適な性能のために望まれる動作電圧にほぼ等しい
か又はそれより低くすべきである。メモリアレイにおけ
る強誘電物質が、高い温度において長期間、データ状態
を保持できることがさらに望ましい。理想的には、デー
タ状態の保持は、前のデータ保持の状態と無関係である
べきである。以上に述べられたビスマス層強誘電体化合
物の所望のサイクリング性能、低電圧性能、及び保持性
能により、ビスマス層強誘電体化合物は、強誘電体メモ
リの応用において理想的である。
【0009】
【発明が解決しようとする課題】電気的特性により、強
誘電体ビスマス化合物はメモリにおける動作に好適であ
るが、典型的な半導体製造フローにおいてコンデンサ誘
電物質として、強誘電体ビスマス化合物を作ることは困
難であった。チタン酸ビスマス又は他のビスマス強誘電
物質を堆積させる古典的方法は、酸化物基板の結晶面上
に、高温の単一のターゲットから、ビスマス強誘電物質
をスパッタリングにより形成するものである。格子寸法
が強誘電体ビスマス化合物の格子寸法に一致するように
酸化物基板が選ばれ、これによって強誘電体である結晶
膜ができる。古典的なスパッタ堆積方法は、いくつかの
欠点を持つ。
【0010】格子の一致要求が厳しいので、選択可能な
基板が制限される。酸化アルミニウム、酸化ランタンア
ルミニウム、酸化マグネシウムアルミニウム、又は酸化
マグネシウムのような強誘電体膜に一致する格子に使用
される一般的な基板は、導電性ではない。コンデンサを
製造するために、導電性電極が、強誘電体膜を横切る電
界を印加するために要求される。格子が一致する酸化物
基板の絶縁においてこれら膜を用いるために、強誘電体
膜が基板から物理的にはがされ、電極とされなければな
らない。基板から分離した後、膜は非常にもろく、扱い
が困難である。それゆえ、そのような膜を用いる処理
は、非常に困難であり、従来の不揮発性メモリの製造に
は不適当であった。格子を一致させることもできる導電
性酸化物が存在するかもしれないが、公知の導電性酸化
物は、導電率が低く、熱的に不安定であり、そして製造
方法が複雑である。
【0011】古典的な方法の他の欠点は、堆積温度が高
いこと、例えば、500〜700゜Cが要求されること
である。これらの非常に高い温度は、堆積装置を複雑に
し、装置にきびしい条件をむり強いさせる。高温は、ヒ
ルロックの形成によって電極底の表面の平面性をも劣化
させる。
【0012】ゾル、ゲル、又は有機金属の堆積のような
従来の他のスピンオン堆積方法により、スイッチング機
能を持つ導電性電極上のビスマス層酸化物膜を生産する
ことができるが、これらの方法はいくつかの欠点を有し
ている。従来の集積回路の製造方法に適した下部電極上
に用いられたときに、堆積された膜の結晶粒の方向及び
結晶粒径は、適切ではなく、又は、制御できない。この
ため、ほとんどスイッチド電荷が与えられない低い性能
の強誘電物質になる。また、これらのスピンオン法は、
従来の半導体集積回路の不揮発性メモリの製造において
用いられる処理技術と実際上は互換性がない。スピンオ
ン堆積は、くぼみにおいてより厚く、高くなった表面構
成においてはより薄くすることによって、集積回路の上
部における表面形状を平坦化する。この非均一な膜厚堆
積は、続くパターニング工程において問題を生じさせ、
エッチング不足領域及びエッチング過剰領域を生じさせ
る。スピンオン堆積技術の他の問題は、適当な前駆物質
溶液の入手が、上に述べた堆積処理のスパッタ用ターゲ
ットの入手と同様に商業的に発達していないことであ
る。移動性イオンがほぼゼロになる純粋性の要求は、ス
パッタリング用ターゲットに用いられる商業的に入手可
能な酸化物金属を用いて実際に達成されるが、スピンオ
ン処理におけるソースでは達成されていない。スピンオ
ン処理は、溶液中の有害粒子の析出、縞が入ること、劣
った接着性、溶媒ベーキング中の体積変化による膜の割
れのような多くの他の問題を受けやすい。
【0013】他の従来の堆積方法は、主に堆積された膜
の組成を制御するため、2つ以上のターゲットが用いら
れる「共同堆積(co-deposition)」の技術である。一
般には、複数のターゲットからの堆積は、同時又は別々
に行われるが、後者は極めて薄い層を持つ。層の厚さ
は、数オングストロームだけであり、この場合には、均
一な膜組成にするため層が有効に混合される。現在、一
般的に実施されているこの技術は、ビスマス層強誘電体
膜を形成するのに用いられていない。結果としてできる
膜組成は所望の構成要素からなり、要求される割合にな
るが、膜は強誘電体にはならない。結晶粒の最初の方向
又はおそらく膜の他の特性が、膜に接触する金属電極の
面に垂直でない分極軸を生じさせることが推測される。
そのような膜からなるコンデンサは、従来のセンスアン
プを用いて検出されるように大きなスイッチド電荷が、
印加された電界に応じて生成されない点において強誘電
体ではない。
【0014】それゆえ、所望の電気的性質を持つ所望の
ビスマス強誘電体層の形成方法であって、従来の相補金
属酸化物半導体トランジスタ(“CMOS”)の製造方
法と両立できるものが必要になる。
【0015】そこで、本発明の目的は、強誘電体膜、特
に、膜に付けられる電極面に垂直な方向に非常に大きな
反転可能な分極を持つビスマス層強誘電体膜を製造する
ことにある。
【0016】本発明の他の目的は、従来の集積回路の製
造技術と両立できる堆積方法を提供することにある。
【0017】
【発明が解決しようとする課題及び作用】本発明は、強
誘電体膜を形成する半導体の製造方法、特に、強誘電体
膜に取付けられた電極面に垂直な反転可能な分極の大き
な成分を持つ、ビスマス層構造タイプの強誘電体膜に関
する。製造方法は、商業的に見て適した電極上で低温で
実行され、従来のCMOS製造技術と両立できる。本発
明は、薄いが明確で混ざり合っていない層における前駆
膜を形成するため複数のスパッタリング用ターゲットを
次々と用いて堆積するスパッタリング工程を有する。前
記層は、明確な層を混合した強誘電体膜に変換するため
に連続的にアニールされる。そのような膜で作られたコ
ンデンサは、大きなスイッチド電荷(少なくとも5[μ
C/cm2])が、印加された電界に応じて従来のセン
スアンプで検出される、強誘電体である。
【0018】本発明の好ましい実施例においては、強誘
電体SBT膜が2ターゲット法を用いて形成される。第
1のスパッタリング用ターゲットは、主に酸化ビスマス
(Bi23)から構成され、第2のスパッタリング用タ
ーゲットは、主にSBT(SrBi2Ta29)から構
成されている。酸化ビスマスの最初の層は、強誘電体コ
ンデンサスタックの下部電極上に形成される。酸化ビス
マスの最初の層の次に、ビスマスが少ないSBTのスパ
ッタされた層が形成される。酸化ビスマスの第2の層は
その後形成され、所望の膜厚が達成されるまで、層が複
数の層を含む「レヤーケーキ状」の様式で次々と交互に
形成される。堆積の最後には、膜を強誘電体にするため
結晶化アニールが実施される。アニールされたときに多
結晶膜の結晶粒が適切な方向を向くため「レヤーケーキ
状」構造が必要であることは推測できる。強誘電膜が置
かれたなら、上部電極が形成され、全ての残りの半導体
処理工程が完了する。
【0019】本発明の上記及び他の目的、特徴、及び利
点は、添付図面を参照しながら進められる本発明の好ま
しい実施例における以下の詳細な説明から、より容易に
明らかになる。
【0020】
【実施例】本発明によれば、ビスマス層酸化物又は他の
同様な化合物から強誘電体膜を製造するスパッタリング
堆積法が説明されており、この堆積法は、従来の半導体
製造技術と両立できる。
【0021】本発明による2ターゲット法 図2には、本発明による2ターゲットスパッタリング技
術の原理が、ターゲット16及び18、及び、シリコン
ウエハのような基板20を用いて、説明されている。S
BTや他の強誘電物質のようなビスマス層物質からなる
強誘電体膜は、スパッタ堆積処理において複数のターゲ
ット16及び18を用い、その後、結晶化アニールを行
うことによって、形成される。スパッタリング装置にお
いて薄膜が堆積されるときの原料物質は、ターゲットと
して知られている。一般に、ターゲット16,18は、
裏板(図2には示されていない。)として知られる銅製
ディスクに、銀エポキシ樹脂又はインジウム・錫はんだ
のいずれかによって、接着される。裏板は、電力を受け
るカソード15及び17のようなカソード、磁石、及び
冷却水(後者の2つの要素は図2に示されていない。)
を収容するカソードアセンブリに機械的に取付けられさ
れている。カソード15,17は、電源V1及びV2のよ
うな電源に電気的に接続されている。もし、SBT又は
他のビスマス強誘電体化合物と同様に、ターゲット1
6,18が電気的に絶縁されていれば、インピーダンス
整合回路網を持つ高周波(“RF”)電源が、ターゲッ
トに電気的にバイアスを与えるために用いられる。ター
ゲットに印加された負のバイアスにより、スパッタリン
グ装置内のプラズマ中の正電荷イオンは、ターゲットか
ら原子を蹴り出し又はスパッタさせるのに十分なエネル
ギーで、ターゲット16,18に衝突する。スパッタさ
れた原子の一部は、シリコン集積回路用ウエハのような
基板に付着し、徐々に堆積された膜を形成する。その結
果、堆積された膜の組成は、ターゲットの組成に関係す
る。スパッタされた原子は実際には必ず基板20に到達
し且つ付着するので、膜とターゲットの組成とは、詳細
には相当異なるかもしれない。
【0022】本発明のスパッタリング処理においては、
分離した個々の物質層を堆積させるために、複数のター
ゲットが用いられる。2つのターゲット16及び18か
ら、例えば、6インチに加工されたシリコンウエハであ
る基板20への堆積が、図2に示されているが、以下に
説明されるように、それより多い数のターゲットを用い
ることができる。それぞれのターゲット16及び18に
は、個々のRF電源V1及びV2によって順に電力が与え
られる張付けられたカソード15及び17により、個々
に、電気的バイアスがかけられている。ターゲット16
及び18の周りを遮蔽し(図2には示されていな
い。)、ターゲット16及び18及び基板20の間に相
対的に間隔を開けると、堆積室内においてスパッタされ
た物質が混ざり合うことが少なくなる。異なる組成の交
互に並ぶ分離した層によって膜を形成することができる
ように、基板20は移動でき、それぞれのターゲット1
6及び18の下に支持され、ウエハ支持体21によって
それぞれのターゲット16及び18の間を移動する。
【0023】図2に示されるターゲット16及び18の
ようなターゲットは、スパッタリング処理及び関連する
水冷カソードにより生じた温度勾配に十分耐えられるだ
けの機械的強さを持たなければならない。また、リチウ
ム、ナトリウム、及びカリウムのような汚染化合物から
なるターゲット中の移動イオン含有量は、半導体に応用
するときには、非常に低いことが望ましい。絶縁又は酸
化物ターゲットは、従来のセラミック製法によって製造
することができる。購入できる高純度金属酸化物粉末
は、所望のターゲット組成に基づいて重さが計量され
る。個々の粉末を機械的に混合した後、粉末を一つのセ
ラミック材に固めるために、混合された粉末は黒鉛ダイ
に入れられ、高温圧縮処理において高温下で高圧を加え
られる。ターゲットは、ホットプレス中に形成された反
応生成物又は物質相の混合物である。
【0024】別の従来の方法によって、単一相物質から
なるターゲットを形成することもできる。この方法にお
いては、出発粉末は混合され、炉において完全に反応す
る。反応した粉末は、微細な大きさに粉砕され、移動イ
オン汚染を最小にするため、結合剤は加えられない。粉
末は、冷間圧縮によって固められ、低密度又はグリーン
のセラミックピースにされる。その後、このセラミック
ピースは、密度及び機械的な状態を向上させるために長
時間高温で焼結される。
【0025】2番目の方法においては、結合剤を添加し
ないので、機械的状態に悪影響を与えることがあるが、
上記2つの方法のいずれかによれば、本発明の方法で使
用するのに適したセラミックターゲットを生産できる。
【0026】本発明の第1の方法において使用される2
つのターゲット16,18の好ましい組成は、酸化ビス
マス(Bi23)及びSBT(Sr1Bi2Ta29)で
ある。酸化ビスマスターゲットの理想的な大きさは、直
径が2.73インチであり、厚さが0.25インチであ
る(直径3インチの銅製裏板上に備えられている)。S
BTターゲットの理想的な大きさは、直径が4.73イ
ンチであり、厚さが0.25インチである(直径5イン
チの銅製裏板上に備えられている)。STBターゲット
の規定の純度は、ストロンチウム中に一般的に高い含有
量を持つバリウム及びタンタル中のごく少量のニオブに
よって、0.995位に低くできる。
【0027】本発明のスパッタリング方法において使用
する複数ターゲット用のスパッタリング装置は、図3に
示されている。他の購入できるスパッタリング装置も適
用及び使用できるが、好ましいスパッタリング装置とし
ては、コロラド州、ボールダーのユニフィルム テクノ
ロジー インク(会社名:Unifilm Techn
ology, Inc.)により製造されたPVD−3
00(商品名)物理蒸着装置がある。堆積室40には、
機械的な真空ポンプ43及び高真空低温ポンプ44が装
備されている。真空ポンプ43及び低温ポンプ44の連
続的な動作が、バルブ48及び49によって制御され
る。
【0028】図3のスパッタリング装置は、基板又はウ
エハを堆積室40内に入れるときに、封じ込め動作をさ
せるロードロック室32を有することが好ましい。例え
ば、ウエハは、バルブ45によってロードロック室32
に入れられる。ロードロック室32に入ったら、バルブ
47が開けられ、真空ポンプ41に室32内の真空を引
かせる。真空になったら、バルブ46を開け、機械的手
段(図3には示さず。)によって、ウエハは堆積室40
内に入れられる。
【0029】2つのカソード15及び17が図3に示さ
れているが、4つのカソードを用いることもできる。カ
ソードの数及び対応するターゲットは、用いられる装置
の種類に関係する。それゆえ、もし使用される装置にお
いて利用できる場所が許すなら、カソードの数を増やす
ことができる。4カソード/4ターゲット装置の動作
は、以下に、より詳細に説明される。図3に示される理
想的なカソード15及び17は、ペンシルベニア州、ク
ライルトンのカート ジェイ レスカー カンパニー
(会社名:Kurt J. Lesker Compa
ny)によって、及び、コロラド州、ボールダーのバキ
ューム インコーポレイテッド(会社名:Vacuum
Incorporated)によって製造されてい
る。それぞれのカソード15及び17には、V1及びV2
が付された別個の13.54[MHz]高周波電源によ
って、電力が供給されている。独立した電源制御のため
に、ニュージャージー州、クレソンのプラズマサーム
カンパニー(会社名:Plasmatherm Com
pany)によって製造された電源及び整合回路網が用
いられることが理想的である。カソード15及び17に
取付けられたターゲット16及び18は、基板移送機構
30上に円形に配置されている。ターゲットの基板まで
の距離は、直径4.73インチのターゲットについて、
約1.75インチであり、ターゲットの基板までの距離
は、直径2.73インチのターゲットについて、約3.
5インチである。基板移送機構30は、モータ42によ
って回転され、均一に堆積された膜厚及びターゲットの
選択のために制御される。この制御工程は、図4及び図
5を参照して、以下に、より詳細に説明される。基板移
送機構30は、複数のウエハ支持体を有しているが、そ
の中でウエハ支持体21A,21B及び21Cが示され
ている。全てのウエハ支持体は回転され、一つのグルー
プとして一緒に制御される。
【0030】基板移送機構30は、図4の斜視図に示さ
れている。図4において、移送機構30は、対応する個
々の回転可能なウエハ保持部又は惑星(ウエハ支持体)
21A乃至21E上に円形に5個までの基板20A乃至
20Eを保持することが読取れる。移送機構30はコン
ピュータ制御されており、2種類の動作をすることがで
きる。それぞれの惑星21A乃至21Eは、移送機構3
0上にある惑星の軸を中心にして回転又は自転(スピ
ン)する。全ての惑星21A乃至21Eは、移送機構3
0の中心軸の周りを一つのユニットとして時計方向又は
反時計方向のいずれかの方向に、軌道を描いて回ること
もできる。
【0031】図3に戻って、本発明の堆積工程の始めに
おいて、一以上の基板又はウエハ20は、ロードロック
室32によって5×10-7[Torr]より小さいベー
ス圧に戻すために数分間停止させて、真空堆積室40内
に装填される。スパッタリング処理は、基板温度をいく
ぶん上げるが、基板の保持部21A〜21Cは基板ヒー
ターによって加熱されないのが望ましい。真空ポンプ4
4が停止され、堆積室40はアルゴンによって満たされ
る。ターゲット16又は18のいずれかの直接的噴霧か
ら離れたところに基板20を置いた後に、電力がそれぞ
れのターゲット16又は18に印加され、プラズマが点
火される。所望のターゲット電力を設定するために約1
5秒間が用いられ、この時間は、バックグラウンド気体
の堆積したターゲット表面を清掃するための前置スパッ
タ期間として有効に働く。コンピュータ制御された機械
的基板のスキャニングプログラムが、その後、開始され
る。このプログラムは、それぞれのターゲットから異な
る組成の離れた個々の層を堆積させるように、それぞれ
のターゲットの下の基板を順次移動させる。スキャニン
グプログラムは、以下に、より詳細に説明され、特に図
6のプログラムフローチャート及び関連する文章におい
て説明される。図3について再び言及すると、所定期間
後にターゲットの電力及びアルゴンガスは遮断され、基
板20は真空堆積室40からロードロック室32を通し
て取り除かれる。
【0032】スキャニングプログラムの制御の下で、た
だ一つの基板又はウエハ20A乃至20Eが一度に、2
つのバイアスされたターゲット16又は18の一つから
のスパッタリングによって被覆される。プログラムのす
べての部分を通じて、基板又はウエハ20A〜20Eは
常に自転しており、自転速度は、それぞれの軌道停止場
所において少なくとも1回の自転がなされるのに十分な
速さである。軌道を描く動作は、図5において示される
ように、それぞれのターゲットの近く又は下に対称に配
置された4つの軌道停止場所(4つの場所のそれぞれの
セットは「X」マークで示されている。)を持つ8個の
異なる位置において停止する。同軸でない配置はスパッ
タリング処理の歩留りを向上させるので、図5に示され
るように、軌道停止場所は、ターゲット16及び18に
同軸な位置ではないことに注意することが重要である。
同軸でない配置がウエハ20の表面上にスパッタされる
物質のエネルギーを低下させ、それにより強誘電物質膜
における結晶粒の最終的方位に好ましい効果を持たせる
ことができると推測される。ウエハの中心よりウエハの
周辺においてより広い表面領域があるので、それぞれの
軌道停止場所における時間遅れにより、基板に交差する
方向に所望の厚さにでき及び厚さも均一に調整できる。
(これは、主に、ターゲット16又は18がウエハより
小さいことによる。ターゲットは直径が約3インチであ
るが、ウエハ20は直径が約6インチである。尚、ター
ゲットとウエハとの間隔は、3.5インチ程度であ
る。)8回の一連の軌道停止が終った後に、軌道方向が
逆転する。所望の数の層及び所望の全堆積膜厚が得られ
るまで、上記手順が繰り返される。このスキャン法によ
れば、ウエハに交差する方向に優れた均一性を持たせる
ことができるが、生産性が低い。低い生産性は、堆積速
度が最も大きいターゲットの真下にウエハを置かないこ
と、及び、一度に一つの基板にだけ被覆を施すことによ
る。
【0033】軌道停止場所は、スキャニングプログラム
のそれぞれのサイクルに2度用いられる。ウエハがター
ゲットに近付くときと、離れるときに、それらは1度用
いられる。この「近付き及び離れる」スキャニング動作
は、図6に示されるスキャニングプログラムのフローチ
ャートに関連して以下に説明されるように、ステップ1
08〜114及び116〜122のそれぞれのサイクル
の間の反転動作をも含む。軌道を描く動作の反転によっ
て、完全な回転の軌道を描くウエハ移送はなくなり、こ
れによって、堆積に要する時間は減少する。ここに説明
された軌道を描く及び惑星の動作は、使用される堆積装
置の種類に全く無関係であり、そのため、異なる堆積装
置又は異なる応用における制約に合致させるために希望
どおりに変更することができる。
【0034】本発明の2ターゲット法を制御するための
スキャニングプログラムは、図6のプログラムフローチ
ャート100を参照して、さらに説明される。フローチ
ャート100は、分離した層対LPの数が0になるステ
ップ102で始る。判断工程104では、層対LPの数
が層対の望まれる最終の数Kであるかが質問される。も
し答えが「はい」であれば、処理はステップ106で終
了する。もし答えが「いいえ」であれば、ウエハ20
は、ステップ108において、最初又は次の軌道停止場
所に位置する。適切な軌道停止場所において、酸化ビス
マスがステップ110においてスパッタリングによって
堆積される。判断ステップ112では、堆積時間T1
所望の酸化ビスマス堆積時間TMに等しいかを質問す
る。もし答えが「はい」であれば、最後の軌道停止場所
であり、プログラムは判断ステップ114に進む。もし
答えが「いいえ」であるなら、プログラムはステップ1
10に戻り、堆積を継続する。判断ステップ114にお
いては、最後の軌道停止場所に到達したかを質問する。
もし答えが「はい」であれば、SBT堆積のための最初
の軌道停止場所にウエハ20を置くためのプログラムを
継続する。もし答えが「いいえ」であるなら、次の軌道
停止場所にウエハ20を置くため、プログラムにより、
ステップ108に戻る。
【0035】ステップ116において、ウエハ20は、
軌道停止場所に置かれている。その後、ステップ118
において、酸化ビスマスがスパッタリングにより堆積さ
れる。判断ステップ120では、堆積時間T2が所望の
SBT堆積時間TMに等しいかを質問する。もし答えが
「はい」であれば、ステップ122において、プログラ
ムは最後の軌道停止場所に続く。もし答えが「いいえ」
であれば、プログラムは堆積を続けるためにステップ1
18に戻る。判断ステップ122では、軌道停止場所に
到達されたかを質問する。もし答えが「はい」であるな
ら、酸化ビスマス/SBTの全ての層対が堆積され、ス
キャニングプログラムはウエハ20を酸化ビスマス堆積
の新しいラウンドのための最初の軌道停止場所に戻し、
又は、判断ステップ104におけるプログラムを終了に
戻す。もし答えが「いいえ」であれば、プログラムはウ
エハ20を次の軌道停止場所に置くためステップ116
に戻る。
【0036】堆積プロセスの間、複数の変数が制御され
る。スパッタガスの組成は、酸素が加えられていない、
圧力約5[mTorr]のアルゴンである。ビスマスタ
ーゲットに与えられるRF順方向電力は約90[W]で
あり、SBTターゲット18に与えられるRF順方向電
力は約200[W]である。集合的な「堆積された時
の」ビスマス膜組成をICP(誘導結合されたプラズマ
分光学)によって決められた最適値である42%の3%
以内、即ち、39%〜45%にするよう制御するため
に、ターゲット電力は調整される。集合的な堆積された
時の膜のタンタル対ストロンチウム比は約2.2であ
り、それはSBTターゲットのストロンチウム含有量に
対する相対的タンタル含有量によって決められる。言い
換えれば、堆積された時の平均的な膜組成は、Sr0.18
Bi0.42Ta0.40である。酸素含有量は、ICPによっ
ては、有効に測定できない。尚、ストロンチウム−ビス
マス−タンタル組成は正確にはSBTの理想的化学式に
は等しくなく、1:2:2の割合であるが、アニールし
たときには、堆積された時の膜は強誘電体である。ま
た、酸化ビスマスターゲット及びSBTターゲットは、
SBTの化学量論に近い化学量論を持つ、堆積された時
の膜になることに注意すべきである。この理由は、ビス
マスがターゲットから基板又はウエハまでの比較的低い
移動係数を持つからである。言い換えれば、スパッタさ
れたビスマスのほとんどは、基板又はウエハまで決して
到達しない。
【0037】約2000オングストローム厚の多層膜の
全てを堆積させるのに要する時間は、約90分である。
図4乃至図6を参照して説明されたように、スキャンプ
ログラムは基板を自転させそして公転させる。この基板
の動きは、図7A乃至7Dに示されるように、分離した
個々の層からなる「レヤーケーキ状(層になったケーキ
状)」の膜を作る。図7A乃至7Dに示される分離した
物質の層(レイヤー)の語を、ビスマス層化合物(ビス
マスレイヤード化合物)における「層(レイヤー)」の
語と混同しないようにすることが重要である。前者の場
合には、層の語は、物理的な厚さの堆積された物質膜を
説明している。後者の場合には、層の語は複合強誘電体
ビスマス化合物の原子レベル構造のみを説明している。
即ち、後者の場合、1枚の酸化ビスマスによって分離さ
れたペロブスカイト結晶セルの面を説明している。図7
(A)には、基板又は下部電極50が示されており、こ
れらは、上に説明されたようなウエハ上への酸化ビスマ
スターゲットからの堆積によるただ一つの堆積層52を
有する。一般には、酸化ビスマスは、最終アニールされ
た強誘電体膜における結晶粒径及び方向を望ましいもの
にするために、最初にスパッタされた層として常に用い
られる。続く図7(B)において、ビスマスが少ないS
BT層54が、上に説明されたウエハ上へのターゲット
からの堆積により最初の酸化ビスマス層52の上に堆積
される。層52及び54は共に、1回の全スパッタリン
ングサイクルを示す層対を構成する。膜における層対の
数は、図6を参照して説明されたスキャンプログラムに
おける全サイクルの繰り返し数に等しい。図7(C)及
び(D)において、酸化ビスマス層56及びSBT層5
8の他の層対がスパッタリング処理を通じて堆積され
る。それゆえ、図7(D)には、2つの層対が示されて
いる。他の層は、複数回のスパッタリングサイクルによ
って堆積される。1つの酸化ビスマス層と1つのSBT
層との組合せの厚さは、堆積された時の膜の全ての厚さ
を測定し、スキャンプログラムのサイクルの数で割るこ
とによって得られる。堆積された時の膜の厚さは約50
オングストロームから200オングストロームの間にな
るよう調整される。1つの完全なサイクル(2ターゲッ
ト法を用いたときにの層対)の典型的な膜の厚さは、お
およそ75オングストロームであり、その中で、酸化ビ
スマス層は約15オングストロームであり、SBT層は
約60オングストロームである。26組の層対は、約2
000オングストロームの全膜厚になる。層の厚さは、
スキャンプログラムの制御の下、スパッタリング法にお
いて、堆積速度及び堆積時間を制御することによって決
定される。それらは、特定の応用において望まれる場合
には、変更されてもよい。
【0038】構造の最初の又は下部層は、SBT又は酸
化ビスマスのいずれであってもよいが、微細結晶粒構造
が生成され、電気的なスイッチング特性が向上するの
で、最初の層は酸化ビスマスであることが望ましい。ま
た、酸化ビスマスを最初の層にすれば、アニールされた
後、膜における結晶粒に適切な方向を与えることができ
る。
【0039】図7(D)に示される堆積された時の「レ
ヤーケーキ状」の膜構造は、強誘電特性を実現するため
に結晶化されなければならない。これは、上に説明され
た多層堆積処理の中間生成物を炉でアニールすることに
よって、達成される。分離したアモルファス層は、図8
(A)及び(B)に示されるように、強誘電体結晶粒か
らなる構造を持つ均一な多結晶膜に変換される。図8
(A)において、基板50は膜60を構成する複数の
(11組の層対が示されている。)交互に堆積された層
を備え、代表する酸化ビスマス層52及び56及びビス
マスが少ないSBT層54及び58には符号が付けられ
ている。
【0040】図8(A)に示される構造は、その後、強
誘電体膜60′を作るために結晶化アニールされる。膜
60の層の結晶化は、従来のホットウォール石英管炉
で、約5リットル毎分の流れにおける酸素中において、
約800゜Cの温度で、約1時間、アニールすることに
よて達成される。
【0041】その結果できた膜構造は、図8(B)に示
されている。膜60における交互に並ぶ層の「レヤーケ
ーキ状」構造は、複数の結晶粒からなる強誘電体膜6
0′に置き換えられている。結晶粒の大部分が、基板5
0の表面に垂直な方向に向けられるのが望ましいと考え
られる。結晶粒径は、位相差光学顕微鏡を用いて膜6
0′の表面において測定される。望ましい結晶粒径は、
直径1ミクロン未満である。膜60′は、強誘電体であ
り、印加された外部電界の軸方向に(即ち、膜60′に
接着された電極面に垂直な方向に)スイッチング性能を
示すかなりの数の結晶粒を有する。
【0042】以上説明された堆積方法によれば、SBT
のようなビスマス層酸化物強誘電体化合物からなる強誘
電体膜ができる。結果として生じる膜は、主に、望まし
い記憶サイクリング特性、低電圧動作、及び保持特性を
示す。また、以上説明された堆積方法は、低い電圧にお
けるスイッチド電荷の急速な飽和、時間及び温度処理中
におけるスイッチド電荷の安定、集積回路処理の間の電
気特性の安定のような多くの他の望ましい電気的性質に
わずかではあるが影響を与える。
【0043】他の2ターゲット法 他の方法においては、2つのターゲットの組成が、第1
のターゲットとしての酸化ビスマス(Bi23)及び第
2のターゲットとしての酸化ストロンチウムタンタル
(化学式Sr1Ta1.755.38)であることを除いて、
前述の方法と同様に、2つのセラミックターゲットが製
造され使用される。
【0044】レスカー カンパニーから入手できるトー
ラスカソードの新型は、ビスマスターゲットとして使用
された。このカソードによれば、先に説明された方法で
使用されたカソードに比べ、より速い堆積速度が得られ
る。堆積装置及び使用されるウエハのスキャンプログラ
ムは、前述の実施例において説明されたものとほぼ同様
であり、主要な相違は第2ターゲットの組成である。
【0045】この方法で使用されたターゲット電力は、
酸化ビスマスターゲットについて35[W]であり、酸
化ストロンチウムタンタルターゲットについて100
[W]であることを除いて、薄い膜の堆積に用いられる
方法及び手順は、先に説明されたものと同様である。
「レヤーケーキ状」の層状に重ねられた構造の堆積され
た時の集合の最適の組成は、ビスマスが僅かに多く、S
0.155Bi0.47Ta0.375の組成である。堆積された時
のタンタル対ストロンチウム組成比は、理想的な比であ
る2ではなく、約2.4である。層の一つにはビスマス
構造がないので、「レヤーケーキ状」構造のビスマス層
の厚さ構造は、前述の実施例におけるよも厚い。一旦、
層が堆積されると、物質は前述の方法と同じ結晶化アニ
ールによって、強誘電体になる。
【0046】酸化ストロンチウムタンタルの組成は、堆
積された時の膜の組成を変えるために、変更することが
できる。化学式がSr1Ta1.655.38である酸化スト
ロンチウムタンタルのターゲットは、理想値である2に
より近いストロンチウム対タンタル組成比を実現する。
2つの交互に並ぶ2ターゲット組成が示されたが、正確
な組成の多くの僅かな変更により、理想的SBT比であ
る1:2:2により近い堆積された時の膜を得ることが
できる。このことは、堆積装備及び装置におけるすべて
の変更が、個々のスパッタリング装置に考慮されたとき
に、特に正しくなる。
【0047】他の4ターゲット法 この他の方法において、2つではなく4つのセラミック
ターゲットが、先に説明されたスパッタリング法と同様
な方法によって、製造され使用される。ターゲットの大
きさ及び組成は、直径3インチの酸化ビスマスターゲッ
ト、化学式がSr1Ta1.755.38である直径3インチ
のタンタル酸ストロンチウムターゲット、直径5インチ
の酸化ビスマスターゲット、及び、化学式 Sr1Bi2
Ta1.98.75である直径5インチのSBTターゲット
である。ターゲット間の大きさの違いは、使用される堆
積装置の結果であり、他の堆積装置のために要求される
ときには変更することができる。ターゲットは、スパッ
タリング装置において、以下の連続する順番、即ち、タ
ンタル酸ストロンチウム、5インチの酸化ビスマス、タ
ンタル酸ストロンチウムビスマス、3インチの酸化ビス
マスの順に並べられる。
【0048】この方法において使用された基板スキャン
パターンは、軌道の反転がないという点において、先に
説明された方法とは異なる。このパターンにおいて、そ
れぞれのターゲットの隣又は近くに8つの軌道停止場所
があり、5つの惑星のすべては膜堆積のために同時に利
用される。全膜厚が達成されるまで、ウエハがターゲッ
トの下を横切るときに、それぞれのウエハは4つの全て
のターゲットによって順次被覆され、分離した層を形成
する。順に並ぶ物質層は、以下により詳細に説明され
る。
【0049】堆積された時の「レヤーケーキ状」の膜の
周期的構造は、図9に示されるように、それぞれのター
ゲットからの物質の堆積に対応する4つの個々の層から
なる。印加されるRF電力は、以下の通りである。3イ
ンチ酸化ビスマスターゲットには35[W]、タンタル
酸ストロンチウムターゲットには100[W]、タンタ
ル酸ストロンチウムビスマスターゲットには200
[W]、5インチ酸化ビスマスターゲットには25
[W]である。膜の堆積された時の構造は、Sr0.165
Bi0.445Ta0.40であり、タンタル対ストロンチウム
組成が約2.4である。
【0050】先に説明されたように、全てのターゲット
には同時に電力が与えられ、その後、基板スキャニング
プログラムが開始される。もし4つの基板が惑星上に置
かれているなら、それぞれの「レヤーケーキ状」スタッ
クの最初の又は下部層は異なるであろうし、それぞれの
異なるターゲットに対応する。第1の層は、結晶化アニ
ールの間に形成される結晶粒径を制御するので、この方
法は望ましくないが、ターゲットは、全てのウエハが同
じ下部層を付けるように順次に最初に電源投入されるべ
きである。最初の層が3インチか5インチの酸化ビスマ
スターゲットであるときには、望ましい微細結晶粒の膜
及び方向が得られ、最初の層がタンタル酸ストロンチウ
ム又はタンタル酸ストロンチウムビスマスのいずれかで
あるときには、望ましくない粗い結晶粒の膜が得られ
る。3インチ酸化ビスマスターゲットから得られた最初
の層を持つ膜のスイッチング特性は、5インチ酸化ビス
マスターゲットから得られた最初の層を持つ膜のものよ
り向上している。おそらく、これは、厚さの僅かな違
い、又は、異なるターゲットからの基板までの距離の違
いから生じる。微細結晶粒物質は、それぞれの基板が第
1の層に同じ種類の物質を持つように軌道位置に同期し
た時刻に順次にターゲットに電力を与えることによっ
て、全ての惑星上の基板に形成される。4つのターゲッ
トのそれぞれは、酸化ビスマスターゲットを最初にし
て、順に電力が与えられる。一旦、4つのターゲットの
すべてがオンになると、電力投入シーケンスは完了す
る。全ての層が所望の厚さまで堆積した後、先に説明さ
れたのと同じ結晶化アニールが実行される。
【0051】理想的な膜を形成するために、この他の方
法に適したスキャニングプログラムの1サイクルの間に
堆積された層が、図9に示されている。ここには基板5
0が示されており、基板50は、シリコンウエハ又は他
の基板上の下部電極金属被覆でってもよい。望ましい第
1の物質層72は、厚さ約20オングストロームの酸化
ビスマスであり、第2の物質層は、厚さ約90オングス
トロームのSBTであり、第3の物質層76は、再び厚
さ約20オングストロームの酸化ビスマスであり、第4
の物質層78は、厚さ約50オングストロームのタンタ
ル酸ストロンチウムである。それゆえ、堆積された時の
膜の厚は、1サイクル当たり、約180オングストロー
ムである。全膜厚は約2000オングストロームであ
り、スキャニングプログラムの約11サイクル又は4つ
の物質層の11組に相当する。
【0052】強誘電体コンデンサの形成 一連の製造工程が、図10(A)〜(C)の断面図に示
されている。そこでは、集積回路における不揮発性メモ
リ素子の強誘電体コンデンサの誘電体層88を作るため
に、本発明のスパッタリング堆積方法が用いられる。図
10(C)に示されるコンデンサスタック80は、従来
の集積回路CMOS製造技術と両立するプロセスにおい
て強誘電体コンデンサを製造するための、物質層の望ま
しい配列である。
【0053】図10(A)において、下部電極は、半導
体ウエハ基板50の酸化物層82上にスパッタリングに
よって堆積される。酸化物層82は、約5000オング
ストロームの厚さであることが好ましい。下部電極構造
は、チタン接着層84により構成される。この層は、約
200オングストロームの厚さであり、酸化物層82の
表面上に堆積される。厚さが約1750オングストロー
ムのプラチナ層86は、チタン接着層84の表面上に堆
積され、本発明の方法により形成された強誘電体膜の層
への後の接合のために下部電極の表面を形成する。
【0054】その後、図10(B)においては、層にな
った膜88が、前述の方法のいずれかにおいて説明され
たように、下部電極の上に誘電体層として形成される。
層になった膜88は、約2000オングストロームの厚
さであることが望ましい。層になった膜88は、結晶化
アニールが実行された後に、強誘電体膜に変換される。
【0055】図10(C)においては、上部電極90
が、層になった誘電体膜88上にスパッタリングによっ
て堆積され、好ましくは、プラチナによって製作され
る。上部電極層90は約1750オングストロームの厚
さであることが望ましい。
【0056】本発明の技術により形成された誘電体を含
む集積回路強誘電体コンデンサを表現したより現実的な
態様が、図11に示されている。尚、層82〜90の順
番は変更されないが、強誘電体層は下部電極からエッチ
バックされ、上部電極層は強誘電体層88からエッチバ
ックされる。加えて、酸化物分離構造83は、層92及
び94(92A,92B,94A,94Bを示す。)か
ら構成される集積回路金属被覆を電気的に分離するため
に、備えられている。図10に示されるように、金属被
覆層の一部92A及び94Aは、コンデンサの上部電極
の金属被覆を形成し、金属被覆層の一部92B及び94
Bは、コンデンサの下部電極の金属被覆を形成する。最
も下の層92A及び92Bは、約1000オングストロ
ームの厚さの窒化チタニウム(TiN)から形成され
る。窒化チタニウム層は、最上部層94A及び94Bの
障壁層として機能する。高温で、プラチナ上部電極層9
0は、アルミニウム金属被覆層94(94A,94Bを
示す。)から分離されていなければならなず、さもなけ
れば、熱的に不適当な合金材料ができる。
【0057】コンデンサの強誘電特性は、電気的検査測
定装置を用いて、個々に、金属被覆層94A及び94B
を通して上部及び下部電極に接触させることによって測
定することができる。また、金属被覆が省かれ、図9
(C)の構造に直接接触できる。上部電極のエッチング
において用いられるクランプの下の上部電極の一部とし
てのウエハの端部を、下部電極の接点として利用でき
る。上部電極のスパッタリング堆積プロセスにより、ウ
エハの側面は有効に被覆される。その結果、ウエハ端部
のエッチングされない上部電極領域は、下部電極接点と
して働く。
【0058】本発明の好ましい実施例において本発明の
原理を説明し図解したが、本発明が、そのような原理か
ら逸脱せずに、構成及び細部において改良できること
は、当業者によって認識されている。例えば、ビスマス
層酸化物化合物は、本発明の方法を用いて製造されるの
が望ましいが、この方法はこれらの化合物を用いた誘電
体層の製造に限定されない。PZT等のようないかなる
他の種類の強誘電物質も、本発明の複数ターゲットを用
いて製造できるが、本発明の方法は、これらの物質のい
くつかに、いかなる利益も与えない。また、スパッタリ
ング堆積のハードウエアの詳細及び付随するスキャニン
グプログラムは、他のハードウエアと両立できるように
又は特定の応用に適合するように希望どおり変更でき
る。それゆえ、特許請求の範囲の意図及び範囲内に含ま
れるすべての修正及び変更について特許請求する。
【0059】
【発明の効果】本発明の利点は、所望の電気的性能を持
つ色々な種類の強誘電体化合物、特に、ビスマス層強誘
電体化合物を適用できることである。
【0060】本発明の他の利点は、望ましい堆積方法
が、基板又は下部電極の特定の性質とは無関係であるこ
とである。
【図面の簡単な説明】
【図1】 (A)は劣った保磁電圧を持つPZTのよう
な強誘電物質に関するヒステリシス曲線を示す図であ
り、(B)は良好な保磁電圧を持つSBTのようなビス
マス層強誘電物質に関するヒステリシス曲線を示す図で
ある。
【図2】 異なる組成の2つのターゲットからの連続的
なスパッタ堆積を示す図である。
【図3】 本発明による複数ターゲットのスパッタリン
グ装置を示す図である。
【図4】 惑星軌道及びウエハスピンを表わす図3に示
されるスパッタ堆積装置の基板移送機構を示す図であ
る。
【図5】 図4に示される基板移送機構の軌道停止場所
の配置を示す図である。
【図6】 図3〜5に示されるスパッタリング装置を制
御するスキャニングプログラムを示すフロー図である。
【図7】 (A)〜(D)は異なる組成の連続的に堆積
された層の堆積物を示す、本発明のスパッタリング技術
の断面図である。
【図8】 (A)は本発明の方法による分離層を持つ完
成された強誘電体膜が備えられた断面図であるが、アニ
ーリング工程前であり、そのため個々の膜層が目に見え
る。(B)はアニーリング工程後における同図(A)の
基板及び強誘電体膜を示す断面図であり、その中では、
個々の膜層が融解して均一な微細粒子の多結晶膜になっ
ている。
【図9】 本発明の4つのターゲットを用いる他の方法
に関連する個々の膜層の最初のサイクルの断面図であ
る。
【図10】 (A)〜(C)は製造過程の間における強
誘電体コンデンサ構造の連続的な進展を示す断面図であ
り、ここでは本発明の方法により強誘電性の誘電体が製
造される。
【図11】 集積回路において製造された本発明による
強誘電体コンデンサ構造の断面図であり、集積回路内に
は、強誘電体コンデンサの上部電極及び下部電極が金属
化層によって接触されている。
【符号の説明】
15,17 カソード、 16 ビスマスターゲット、
18 SBTターゲット、 20,20A〜20E
基板又はウエハ、 21,21A〜21E ウエハ支持
体(ウエハ保持部又は惑星)、 30 基板移送機構、
32 ロードロック室、 40 堆積室、 41,4
3 真空ポンプ、 44 低温ポンプ(低温真空ポン
プ)、 45〜49 バルブ、 50 基板、 52,
56,72,76 酸化ビスマス層、 54,58,7
4 SBT層、 60 膜、 60′ 強誘電体膜、
78 タンタル酸ストロンチウム層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/314 A 27/04 21/822 (72)発明者 トーマス イー ダベンポート アメリカ合衆国、 コロラド州 80904、 コロラド スプリングス、 パイク ド ライブ 1326

Claims (20)

    【特許請求の範囲】
  1. 【請求項1】 基板上に強誘電体膜を形成する方法にお
    いて、 (a)所望の強誘電体膜原料の構成要素の少なくとも一
    つを含む第1の物質の層を堆積させる工程と、 (b)所望の強誘電体膜原料の構成要素の少なくとも一
    つを含む第2の物質の層を堆積させる工程とを有し、前
    記第1及び第2の物質は、組合せると、所望の強誘電体
    膜原料の構成要素の全てを含み、 (c)所定の膜厚を持ち、前記第1及び第2の物質が交
    互に並ぶ層からなる膜が形成されるまで、前記工程
    (a)及び(b)を繰り返す工程と、 (d)前記膜をアニールし、前記膜を強誘電体膜に変え
    る工程とを有する方法。
  2. 【請求項2】 第1の物質の層を堆積させる前記工程
    が、第1の物質の層をスパッタリングにより形成する工
    程を有する請求項1記載の方法。
  3. 【請求項3】 第2の物質の層を堆積させる前記工程
    が、第2の物質の層をスパッタリングにより形成する工
    程を有する請求項1記載の方法。
  4. 【請求項4】 第1の物質の層を堆積させる前記工程
    が、酸化ビスマス層を堆積させる工程を有する請求項1
    記載の方法。
  5. 【請求項5】 第2の物質の層を堆積させる前記工程
    が、ストロンチウム、ビスマス、及びタンタルを含む物
    質の層を堆積させる工程を有する請求項1記載の方法。
  6. 【請求項6】 第2の物質の層を堆積させる前記工程
    が、ストロンチウム及びタンタルを含む物質の層を堆積
    させる工程を有する請求項1記載の方法。
  7. 【請求項7】 基板上に強誘電体膜を形成する方法にお
    いて、 (a)所望の強誘電体膜原料の構成要素の少なくとも一
    つを含む第1の物質の層を堆積させる工程と、 (b)所望の強誘電体膜原料の構成要素の少なくとも一
    つを含む第2の物質の層を堆積させる工程と、 (c)所望の強誘電体膜原料の構成要素の少なくとも一
    つを含む第3の物質の層を堆積させる工程と、 (d)所望の強誘電体膜原料の構成要素の少なくとも一
    つを含む第4の物質の層を堆積させる工程とを有し、前
    記第1、第2、第3、及び第4の物質は、組合せると、
    所望の強誘電体膜原料の構成要素の全てを含み、 (e)所定の膜厚を持ち、前記第1、第2、第3、及び
    第4の物質の交互に並ぶ層からなる膜が形成されるま
    で、前記工程(a)、(b)、(c)、及び(d)を繰
    り返す工程と、 (f)前記膜をアニールし、前記膜を強誘電体膜に変え
    る工程とを有する方法。
  8. 【請求項8】 第1の物質の層を堆積させる前記工程
    が、第1の物質の層をスパッタリングにより形成する工
    程を有する請求項7記載の方法。
  9. 【請求項9】 第2の物質の層を堆積させる前記工程
    が、第2の物質の層をスパッタリングにより形成する工
    程を有する請求項7記載の方法。
  10. 【請求項10】 第3の物質の層を堆積させる前記工程
    が、第3の物質の層をスパッタリングにより形成する工
    程を有する請求項7記載の方法。
  11. 【請求項11】 第4の物質の層を堆積させる前記工程
    が、第4の物質の層をスパッタリングにより形成する工
    程を有する請求項7記載の方法。
  12. 【請求項12】 第1の物質の層を堆積させる前記工程
    が、酸化ビスマス層を堆積させる工程を有する請求項7
    記載の方法。
  13. 【請求項13】 第2の物質の層を堆積させる前記工程
    が、ストロンチウム、ビスマス、及びタンタルを含む物
    質の層を堆積させる工程を有する請求項7記載の方法。
  14. 【請求項14】 第3の物質の層を堆積させる前記工程
    が、酸化ビスマス層を堆積させる工程を有する請求項7
    記載の方法。
  15. 【請求項15】 第4の物質の層を堆積させる前記工程
    が、ストロンチウム及びタンタルを含む物質の層を堆積
    させる工程を有する請求項7記載の方法。
  16. 【請求項16】 ウエハ上に強誘電体膜を形成する方法
    において、 (a)所望の強誘電体膜原料の構成要素の少なくとも一
    つを含む第1のターゲットの下に、前記ウエハと前記第
    1のターゲットとが同軸にならないように、前記ウエハ
    を置く工程と、 (b)前記第1のターゲットから前記ウエハ上に物質の
    層をスパッタリングにより形成する工程と、 (c)その後、所望の強誘電体膜原料の構成要素の少な
    くとも一つを含む第2のターゲットの下に、前記ウエハ
    と前記第2のターゲットとが同軸にならないように、前
    記ウエハを置く工程と、 (d)前記第2のターゲットから前記ウエハ上に物質の
    層をスパッタリングにより形成する工程と、 (e)所定の膜厚を持ち、前記第1及び第2の物質の交
    互に並ぶ層からなる膜が形成されるまで、前記工程
    (a)乃至(d)を繰り返す工程と、 (f)前記膜をアニールし、前記膜を強誘電体膜に変え
    る工程とを有する方法。
  17. 【請求項17】 前記工程(b)が、酸化ビスマス層を
    スパッタリングにより形成する工程を有する請求項16
    記載の方法。
  18. 【請求項18】 前記工程(d)が、ストロンチウム、
    ビスマス、及びタンタルを含む物質の層をスパッタリン
    グにより形成する工程を有する請求項16記載の方法。
  19. 【請求項19】 前記工程(d)が、ストロンチウム及
    びタンタルを含む物質の層をスパッタリングにより形成
    する工程を有する請求項16記載の方法。
  20. 【請求項20】 強誘電体膜を形成する方法において、 それぞれが酸化ビスマス層によって分離されている層で
    あって、所望の強誘電体膜原料の構成要素の少なくとも
    一つを含むものを有する、層をなした薄膜を形成する工
    程と、 前記層をなした薄膜をアニールし、この薄膜を強誘電体
    膜に変える工程とを有する方法。
JP7147143A 1994-06-15 1995-06-14 強誘電体ビスマス層酸化物の製造方法 Expired - Lifetime JP2929573B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US259870 1994-06-15
US08/259,870 US5426075A (en) 1994-06-15 1994-06-15 Method of manufacturing ferroelectric bismuth layered oxides

Publications (2)

Publication Number Publication Date
JPH0822957A true JPH0822957A (ja) 1996-01-23
JP2929573B2 JP2929573B2 (ja) 1999-08-03

Family

ID=22986770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7147143A Expired - Lifetime JP2929573B2 (ja) 1994-06-15 1995-06-14 強誘電体ビスマス層酸化物の製造方法

Country Status (3)

Country Link
US (2) US5426075A (ja)
EP (1) EP0688046A3 (ja)
JP (1) JP2929573B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010045968A (ko) * 1999-11-09 2001-06-05 박종섭 반도체 소자의 캐패시터 제조방법
JP2008021750A (ja) * 2006-07-11 2008-01-31 Matsushita Electric Ind Co Ltd 抵抗変化素子およびその製造方法、ならびにそれを用いた抵抗変化型メモリ

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072207A (en) * 1991-02-25 2000-06-06 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
US6537830B1 (en) * 1992-10-23 2003-03-25 Symetrix Corporation Method of making ferroelectric FET with polycrystalline crystallographically oriented ferroelectric material
US6664115B2 (en) 1992-10-23 2003-12-16 Symetrix Corporation Metal insulator structure with polarization-compatible buffer layer
US6310373B1 (en) * 1992-10-23 2001-10-30 Symetrix Corporation Metal insulator semiconductor structure with polarization-compatible buffer layer
JP2643833B2 (ja) * 1994-05-30 1997-08-20 日本電気株式会社 半導体記憶装置及びその製造方法
US5914068A (en) * 1994-06-30 1999-06-22 Hitachi, Ltd. Bi-layer oxide ferroelectrics
US5522535A (en) * 1994-11-15 1996-06-04 Tosoh Smd, Inc. Methods and structural combinations providing for backing plate reuse in sputter target/backing plate assemblies
KR100378070B1 (ko) * 1995-03-30 2003-08-21 소니 가부시끼 가이샤 비스무트층상 화합물의 제조방법
KR100381498B1 (ko) * 1995-05-22 2005-02-05 미쓰비시 마테리알 가부시키가이샤 비스무스계유전체박막및그의형성방법및그박막형성용조성물
JP3133922B2 (ja) 1995-06-09 2001-02-13 シャープ株式会社 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子
JP3500787B2 (ja) * 1995-08-22 2004-02-23 ソニー株式会社 ビスマス化合物の製造方法とビスマス化合物の誘電体物質
JPH0969615A (ja) * 1995-08-30 1997-03-11 Sony Corp 強誘電体薄膜の形成方法及び半導体素子のキャパシタ構造の作製方法
US5833745A (en) * 1995-11-15 1998-11-10 Mitsubishi Materials Corporation Bi-based ferroelectric composition and thin film, method for forming the thin film, and non-volatile memory
KR100363068B1 (ko) * 1995-12-26 2003-02-20 텔코디아 테크놀로지스, 인코포레이티드 실리콘에집적된강유전커패시터및그제조방법
US5798903A (en) * 1995-12-26 1998-08-25 Bell Communications Research, Inc. Electrode structure for ferroelectric capacitor integrated on silicon
JP3258899B2 (ja) * 1996-03-19 2002-02-18 シャープ株式会社 強誘電体薄膜素子、それを用いた半導体装置、及び強誘電体薄膜素子の製造方法
JP3594061B2 (ja) * 1996-07-24 2004-11-24 ソニー株式会社 層状結晶構造酸化物およびその製造方法
KR100219834B1 (ko) * 1996-08-20 1999-09-01 박호군 우선 배향성 강유전 박막의 제조방법
US5767543A (en) * 1996-09-16 1998-06-16 Motorola, Inc. Ferroelectric semiconductor device having a layered ferroelectric structure
US5802583A (en) * 1996-10-30 1998-09-01 Ramtron International Corporation Sysyem and method providing selective write protection for individual blocks of memory in a non-volatile memory device
US6303391B1 (en) * 1997-06-26 2001-10-16 Advanced Technology Materials, Inc. Low temperature chemical vapor deposition process for forming bismuth-containing ceramic films useful in ferroelectric memory devices
JPH10313097A (ja) * 1997-05-13 1998-11-24 Sharp Corp 強誘電体薄膜、製造方法及び強誘電体薄膜を含んでなる素子
US6080499A (en) * 1997-07-18 2000-06-27 Ramtron International Corporation Multi-layer approach for optimizing ferroelectric film performance
US6287637B1 (en) 1997-07-18 2001-09-11 Ramtron International Corporation Multi-layer approach for optimizing ferroelectric film performance
KR100269306B1 (ko) * 1997-07-31 2000-10-16 윤종용 저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법
KR100243298B1 (ko) * 1997-09-08 2000-02-01 윤종용 반도체장치의 커패시터 형성방법
JP3549715B2 (ja) * 1997-10-15 2004-08-04 日本電気株式会社 Bi層状強誘電体薄膜の製造方法
KR20010031913A (ko) * 1997-11-10 2001-04-16 가나이 쓰토무 유전체 소자와 그 제조 방법
US7005303B2 (en) * 1997-11-20 2006-02-28 Advanced Technology Materials, Inc. Low temperature chemical vapor deposition process for forming bismuth-containing ceramic thin films useful in ferroelectric memory devices
US5923970A (en) * 1997-11-20 1999-07-13 Advanced Technology Materials, Inc. Method of fabricating a ferrolelectric capacitor with a graded barrier layer structure
US6074885A (en) * 1997-11-25 2000-06-13 Radiant Technologies, Inc Lead titanate isolation layers for use in fabricating PZT-based capacitors and similar structures
US6350643B1 (en) * 1997-12-18 2002-02-26 Advanced Technology Materials, Inc. Reduced degradation of metal oxide ceramic due to diffusion of a mobile specie therefrom
KR100275121B1 (ko) 1997-12-30 2001-01-15 김영환 강유전체 캐패시터 제조방법
US6509601B1 (en) 1998-07-31 2003-01-21 Samsung Electronics Co., Ltd. Semiconductor memory device having capacitor protection layer and method for manufacturing the same
KR20000026967A (ko) 1998-10-24 2000-05-15 김영환 반도체 장치의 커패시터 및 그 형성 방법
KR100321708B1 (ko) * 1998-10-29 2002-05-09 박종섭 비스무스가함유된강유전체막을갖는캐패시터형성방법
KR100324589B1 (ko) 1998-12-24 2002-04-17 박종섭 반도체 소자의 강유전체 캐패시터 제조방법
KR100321714B1 (ko) 1998-12-30 2002-05-09 박종섭 반도체메모리소자의캐패시터제조방법
KR20000044603A (ko) * 1998-12-30 2000-07-15 김영환 강유전체 캐패시터의 백금 상부전극 형성 방법
US6541806B2 (en) 1999-01-14 2003-04-01 Symetrix Corporation Ferroelectric device with capping layer and method of making same
JP2000236075A (ja) * 1999-02-12 2000-08-29 Sony Corp 誘電体キャパシタの製造方法および半導体記憶装置の製造方法
US6495878B1 (en) 1999-08-02 2002-12-17 Symetrix Corporation Interlayer oxide containing thin films for high dielectric constant application
US6333202B1 (en) * 1999-08-26 2001-12-25 International Business Machines Corporation Flip FERAM cell and method to form same
DE19946437A1 (de) * 1999-09-28 2001-04-12 Infineon Technologies Ag Ferroelektrischer Transistor
US6964873B2 (en) * 1999-10-29 2005-11-15 Fujitsu Limited Semiconductor device having a ferroelectric capacitor and a fabrication process thereof
US6528377B1 (en) * 2000-02-10 2003-03-04 Motorola, Inc. Semiconductor substrate and method for preparing the same
DE60110316T2 (de) * 2000-07-07 2006-02-16 Nec Corp. Wärmeregelungsverfahren und -vorrichtung
US6503374B1 (en) 2000-08-29 2003-01-07 National Science Council SBTN ferroelectric thin film and method for producing same
JP3627640B2 (ja) 2000-09-22 2005-03-09 松下電器産業株式会社 半導体メモリ素子
KR100382149B1 (ko) * 2000-11-30 2003-05-09 한국전자통신연구원 스트론튬 탄탈륨 산화물 박막 형성 방법
KR100399074B1 (ko) * 2001-04-27 2003-09-26 주식회사 하이닉스반도체 비엘티 강유전체막을 구비하는 강유전체 메모리 소자 제조방법
US6507060B2 (en) * 2001-05-23 2003-01-14 Winbond Electronics Corp. Silicon-based PT/PZT/PT sandwich structure and method for manufacturing the same
US7205056B2 (en) * 2001-06-13 2007-04-17 Seiko Epson Corporation Ceramic film and method of manufacturing the same, ferroelectric capacitor, semiconductor device, and other element
US6756620B2 (en) * 2001-06-29 2004-06-29 Intel Corporation Low-voltage and interface damage-free polymer memory device
US6858862B2 (en) * 2001-06-29 2005-02-22 Intel Corporation Discrete polymer memory array and method of making same
US6960479B2 (en) * 2001-07-20 2005-11-01 Intel Corporation Stacked ferroelectric memory device and method of making same
US6624457B2 (en) 2001-07-20 2003-09-23 Intel Corporation Stepped structure for a multi-rank, stacked polymer memory device and method of making same
DE10155594A1 (de) * 2001-11-13 2003-05-22 Philips Corp Intellectual Pty Verfrahren zum Herstellen eines aus mehreren Schichten bestehenden mikroelektronischen Substrats
TW200306664A (en) * 2002-02-12 2003-11-16 Matsushita Electric Ind Co Ltd Ferroelectric capacitor device
US6728093B2 (en) * 2002-07-03 2004-04-27 Ramtron International Corporation Method for producing crystallographically textured electrodes for textured PZT capacitors
US7118726B2 (en) * 2002-12-13 2006-10-10 Clark Manufacturing, Llc Method for making oxide compounds
US6876536B2 (en) * 2002-12-27 2005-04-05 Tdk Corporation Thin film capacitor and method for fabricating the same
JP4507491B2 (ja) * 2002-12-27 2010-07-21 セイコーエプソン株式会社 薄膜及び素子
US6891714B2 (en) * 2003-02-26 2005-05-10 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US6885540B2 (en) * 2003-02-26 2005-04-26 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US6977806B1 (en) 2003-02-26 2005-12-20 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US6958900B2 (en) * 2003-02-26 2005-10-25 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US7067458B2 (en) * 2003-02-26 2006-06-27 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US20040164416A1 (en) * 2003-02-26 2004-08-26 Tdk Corporation Multi-layered unit
US20060237760A1 (en) * 2003-02-27 2006-10-26 Tdk Corporation Thin-film capacitative element and electronic circuit and electronic equipment including the same
JP4264708B2 (ja) * 2003-03-18 2009-05-20 セイコーエプソン株式会社 セラミックス膜の製造方法
US6930875B2 (en) * 2003-06-12 2005-08-16 Tdk Corporation Multi-layered unit
US7397624B2 (en) 2003-11-06 2008-07-08 Seagate Technology Llc Transducers for ferroelectric storage medium
KR100634548B1 (ko) * 2005-07-13 2006-10-13 삼성전자주식회사 강유전막 상에서 귀금속막의 증착률을 높일 수 있는 물질막제조방법, 이 방법을 이용한 강유전막 커패시터 제조 방법및 이 방법으로 형성된 강유전막 커패시터, 이러한강유전막 커패시터를 포함하는 반도체 메모리 장치 및 그제조 방법
KR20090093660A (ko) * 2008-02-29 2009-09-02 삼성전자주식회사 강유전체 기록매체 및 그의 제조방법
US8765569B2 (en) * 2011-06-14 2014-07-01 Intermolecular, Inc. Molybdenum oxide top electrode for DRAM capacitors
WO2017201644A1 (zh) 2016-05-23 2017-11-30 中国石油天然气股份有限公司 一种钯系负载型加氢催化剂及其制备方法与应用
US10319426B2 (en) 2017-05-09 2019-06-11 Micron Technology, Inc. Semiconductor structures, memory cells and devices comprising ferroelectric materials, systems including same, and related methods
CN112201478B (zh) * 2020-09-04 2021-07-20 同济大学 钛酸锶铋/铁酸铋异质电介质薄膜及其制备方法和应用
US20230257868A1 (en) * 2022-02-14 2023-08-17 Applied Materials, Inc. Apparatus and method for fabricating pvd perovskite films

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0617391B2 (ja) * 1984-12-19 1994-03-09 東ソー株式会社 クロロスルホン化重合体の製造方法
JPS6471223A (en) * 1987-09-11 1989-03-16 Toshiba Corp Synchronizing system for digital satellite communication system
JPH0320007A (ja) * 1989-03-31 1991-01-29 Casio Comput Co Ltd 磁性体薄膜の製造方法
US5423285A (en) * 1991-02-25 1995-06-13 Olympus Optical Co., Ltd. Process for fabricating materials for ferroelectric, high dielectric constant, and integrated circuit applications
US5648114A (en) * 1991-12-13 1997-07-15 Symetrix Corporation Chemical vapor deposition process for fabricating layered superlattice materials
US5206788A (en) * 1991-12-12 1993-04-27 Ramtron Corporation Series ferroelectric capacitor structure for monolithic integrated circuits and method
EP0616726B1 (en) * 1991-12-13 2001-06-06 Symetrix Corporation Layered superlattice material applications
EP0636271B1 (en) * 1992-04-13 1999-11-03 Sharp Kabushiki Kaisha Multilayer electrodes for ferroelectric devices
KR100442543B1 (ko) * 1992-10-23 2004-11-20 시메트릭스 코포레이션 층진초격자재료의박막층제조방법및이박막층을갖는전자소자

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010045968A (ko) * 1999-11-09 2001-06-05 박종섭 반도체 소자의 캐패시터 제조방법
JP2008021750A (ja) * 2006-07-11 2008-01-31 Matsushita Electric Ind Co Ltd 抵抗変化素子およびその製造方法、ならびにそれを用いた抵抗変化型メモリ

Also Published As

Publication number Publication date
US5519566A (en) 1996-05-21
EP0688046A2 (en) 1995-12-20
US5426075A (en) 1995-06-20
EP0688046A3 (en) 1997-06-11
JP2929573B2 (ja) 1999-08-03

Similar Documents

Publication Publication Date Title
JP2929573B2 (ja) 強誘電体ビスマス層酸化物の製造方法
US7897957B2 (en) Non-volatile resistance switching memory
JP3188179B2 (ja) 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
JP3649917B2 (ja) キャパシタ用誘電体膜
US5998819A (en) Thin ferroelectric film element having a multi-layered thin ferroelectric film and method for manufacturing the same
CN1174473C (zh) 层状超晶格材料和abo3型金属氧化物材料的制备方法
JP4772188B2 (ja) 強誘電コンデンサの作成方法および基板上にpzt層を成長させる方法
US20120171784A1 (en) Magnetron-sputtering film-forming apparatus and manufacturing method for a semiconductor device
JPH07502150A (ja) 集積回路メモリー
US7888138B2 (en) Ferroelectric thin film device and method of manufacturing the same
JP3891603B2 (ja) 強誘電体薄膜被覆基板、キャパシタ構造素子、及び強誘電体薄膜被覆基板の製造方法
JP2002261251A (ja) アモルファス酸化イリジウムのバリア層及び電極を有する強誘電体キャパシタ、集積半導体装置及び集積半導体装置の製造方法
JP2001313376A (ja) プラチナ下部電極および強誘電性キャパシタの製造方法、ならびに強誘電性キャパシタ
JPH1117126A (ja) 強誘電体膜の堆積方法および強誘電体キャパシタ素子
JPH0812494A (ja) 酸化物結晶薄膜の製造方法及び薄膜素子
JP3292795B2 (ja) 半導体メモリ素子の製造方法
JP2834355B2 (ja) 強誘電体薄膜構成体の製造方法
US6503374B1 (en) SBTN ferroelectric thin film and method for producing same
JPH10223847A (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置
JPH07172984A (ja) 誘電体薄膜の製造方法及びその製造装置
Bruchhaus et al. Sputtered PZT films for ferroelectric devices
JPH088403A (ja) 強誘電体結晶薄膜被覆基板及び該基板を含む強誘電体薄膜素子及び該強誘電体薄膜素子の製造方法
JPH09321234A (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子
JPH10214945A (ja) 強誘電体薄膜被覆基板、キャパシタ構造素子、及び強誘電体薄膜被覆基板の製造方法
JP3409944B2 (ja) 強誘電体素子及びその製造方法