JPH0821604B2 - 欠陥画素の検査方法 - Google Patents
欠陥画素の検査方法Info
- Publication number
- JPH0821604B2 JPH0821604B2 JP27613487A JP27613487A JPH0821604B2 JP H0821604 B2 JPH0821604 B2 JP H0821604B2 JP 27613487 A JP27613487 A JP 27613487A JP 27613487 A JP27613487 A JP 27613487A JP H0821604 B2 JPH0821604 B2 JP H0821604B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- film transistor
- gate
- thin film
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000007689 inspection Methods 0.000 title claims description 45
- 230000002950 deficient Effects 0.000 title claims description 20
- 238000000034 method Methods 0.000 title claims description 20
- 239000010409 thin film Substances 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 21
- 239000000523 sample Substances 0.000 claims description 15
- 238000010894 electron beam technology Methods 0.000 claims description 11
- 239000011159 matrix material Substances 0.000 claims description 4
- 230000007547 defect Effects 0.000 description 69
- 239000004973 liquid crystal related substance Substances 0.000 description 22
- 239000010408 film Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、表示デバイス用アレイ基板の欠陥画素の検
査方法に係るものである。
査方法に係るものである。
従来の技術 表示デバイス用アレイ基板としては、例えば液晶パネ
ル用薄膜トランジスタアレイ基板（以下TFTアレイ基板
と称す）がある。第３図に液晶パネルの一画素付近の断
面図、第４図にアレイ基板上の各画素の配置パターンの
一例を示す。また第５図にTFTアレイ基板の回路図を示
す。
ル用薄膜トランジスタアレイ基板（以下TFTアレイ基板
と称す）がある。第３図に液晶パネルの一画素付近の断
面図、第４図にアレイ基板上の各画素の配置パターンの
一例を示す。また第５図にTFTアレイ基板の回路図を示
す。
ゲートライン51（G1,G2,G3,G4,……Gn）を線順次に走
査し、１ゲートライン上のTFTを一斉に開いた状態で、
ホールド回路52からソースライン53（S1,S2,S3……Sm）
を通じて信号電荷を各画素31の第２透明導電膜32に導通
したドレイン電極33に供給する。画素31の表面に供給さ
れた電荷は、次のフレームの走査時まで保たれ、対向透
明電極34との間に生じた電界により液晶35を励起する。
以上のようにして、各画素ごとに信号電荷に応じて液晶
35の旋光性を変化させ、二枚の偏光板36を通して透過す
る光量を変え、画像を得る。
査し、１ゲートライン上のTFTを一斉に開いた状態で、
ホールド回路52からソースライン53（S1,S2,S3……Sm）
を通じて信号電荷を各画素31の第２透明導電膜32に導通
したドレイン電極33に供給する。画素31の表面に供給さ
れた電荷は、次のフレームの走査時まで保たれ、対向透
明電極34との間に生じた電界により液晶35を励起する。
以上のようにして、各画素ごとに信号電荷に応じて液晶
35の旋光性を変化させ、二枚の偏光板36を通して透過す
る光量を変え、画像を得る。
したがって、各画素に所定の信号電荷が供給されない
場合、その画素に対応して画像に乱れが生じ画質を低下
させてしまう。例えば、ソースライン53Siとゲートライ
ン51Gjが短絡している場合、Si,Gjに対応した画素が全
て線状に異常をきたす。このように線状に異常な欠陥画
素ラインを以後線欠陥と称す。また、画素（i,j）にお
いて、例えば第１透明導電膜（以後FIと呼ぶ）37と第２
透明導電膜（以後絵素電極と呼ぶ）32とが短絡している
場合、所定の電荷が画素に保持されず、常にオフ電位に
近い電位となってしまい、画像としてはその画素が黒い
点として見えてしまう。逆に、画素（i,j）において、
例えばソース電極38とドレイン電極33が短絡している場
合、その画素のトランジスタは常にオン状態となり、そ
の画素は本来ならば、点灯してはならないケースにおい
ても点灯していまう。これらのように点状の欠陥画素を
以後点欠陥と称す。点欠陥のうち、液晶パネルの状態で
画像表示した際、前者のように、本来は点灯すべき状態
の時に、何らかの原因で点灯せず暗くおちこんで見える
点欠陥を黒欠陥と呼び、逆に後者のように本来は点灯し
てはならない状態の時に、点灯して、光って見える点欠
陥を白欠陥と呼ぶ。
場合、その画素に対応して画像に乱れが生じ画質を低下
させてしまう。例えば、ソースライン53Siとゲートライ
ン51Gjが短絡している場合、Si,Gjに対応した画素が全
て線状に異常をきたす。このように線状に異常な欠陥画
素ラインを以後線欠陥と称す。また、画素（i,j）にお
いて、例えば第１透明導電膜（以後FIと呼ぶ）37と第２
透明導電膜（以後絵素電極と呼ぶ）32とが短絡している
場合、所定の電荷が画素に保持されず、常にオフ電位に
近い電位となってしまい、画像としてはその画素が黒い
点として見えてしまう。逆に、画素（i,j）において、
例えばソース電極38とドレイン電極33が短絡している場
合、その画素のトランジスタは常にオン状態となり、そ
の画素は本来ならば、点灯してはならないケースにおい
ても点灯していまう。これらのように点状の欠陥画素を
以後点欠陥と称す。点欠陥のうち、液晶パネルの状態で
画像表示した際、前者のように、本来は点灯すべき状態
の時に、何らかの原因で点灯せず暗くおちこんで見える
点欠陥を黒欠陥と呼び、逆に後者のように本来は点灯し
てはならない状態の時に、点灯して、光って見える点欠
陥を白欠陥と呼ぶ。
これらの欠陥画素を含む液晶パネルは、従来、線欠陥
については、TFTアレイができ上がった段階で、プロー
バーにより電気的な検査を行い短絡の有無を確認、選別
しているが、点欠陥については、電気的な検査方法によ
り、全製造アレイ基板に対して、点欠陥を確認し、その
良不良を判定することは不可能であった。したがって従
来は、液晶パネルに組み上げてしまって実際に画像検査
するまで、そのアレイ基板の点欠陥を判定することはで
きず、アレイ工程以降の配向膜形成、カラーフィルタ形
成，対向ガラス基板装着、液晶注入等多くの工程を経ね
ばならなかった。一方、液晶パネル全体の不良の中で、
TFTアレイ基板に原因を有するものは多い。したがって
従来の検査方法では、結果的に、無駄となる工程が多
く、コストダウンの大きな障害となっていた。
については、TFTアレイができ上がった段階で、プロー
バーにより電気的な検査を行い短絡の有無を確認、選別
しているが、点欠陥については、電気的な検査方法によ
り、全製造アレイ基板に対して、点欠陥を確認し、その
良不良を判定することは不可能であった。したがって従
来は、液晶パネルに組み上げてしまって実際に画像検査
するまで、そのアレイ基板の点欠陥を判定することはで
きず、アレイ工程以降の配向膜形成、カラーフィルタ形
成，対向ガラス基板装着、液晶注入等多くの工程を経ね
ばならなかった。一方、液晶パネル全体の不良の中で、
TFTアレイ基板に原因を有するものは多い。したがって
従来の検査方法では、結果的に、無駄となる工程が多
く、コストダウンの大きな障害となっていた。
そこで発明者らは特願昭61-193321号において電子ビ
ームプローブを用いた、TFTアレイの段階で、その点欠
陥を検出することのできる点欠陥検査装置を提言した。
第６図に、特願昭61-193321号において示した点欠陥検
査装置の一例を示す。10-5Torr以下の低圧に真空排気し
た検査室61内のカセット62にセットしたTFTアレイ基板6
3を配する。所定の検査用TFTアレイ駆動信号は、プロー
ブ64を介してTFTアレイ基板63に加えられる。電流量0.1
〜10nAスポット径数μｍ〜数十μｍの電子ビームプロー
ブ65を、加速電圧1KV〜15KVで、TFTアレイ基板63に所定
の周期で走査しながら照射する。それにより、第３図に
おける各画素31の画素部絶縁膜39、表面の電位に応じた
量の二次電子66が放出される。即ち、相対的に負電位の
場所からの二次電子量は正電位部よりも多い。この性質
により、表面電位の分布を二次電子像として相対的に検
出することができる。電子ビームプローブ照射部より放
出された二次電子は、二次電子増倍管67に捕捉される。
二次電子信号は増幅器68で増幅され、サンプリング回路
69により所定の時間間隔でサンプリングされ、メモリー
70に記憶される。記憶された二次電子像は必要に応じて
画像処理され、モニター71に表わされる。
ームプローブを用いた、TFTアレイの段階で、その点欠
陥を検出することのできる点欠陥検査装置を提言した。
第６図に、特願昭61-193321号において示した点欠陥検
査装置の一例を示す。10-5Torr以下の低圧に真空排気し
た検査室61内のカセット62にセットしたTFTアレイ基板6
3を配する。所定の検査用TFTアレイ駆動信号は、プロー
ブ64を介してTFTアレイ基板63に加えられる。電流量0.1
〜10nAスポット径数μｍ〜数十μｍの電子ビームプロー
ブ65を、加速電圧1KV〜15KVで、TFTアレイ基板63に所定
の周期で走査しながら照射する。それにより、第３図に
おける各画素31の画素部絶縁膜39、表面の電位に応じた
量の二次電子66が放出される。即ち、相対的に負電位の
場所からの二次電子量は正電位部よりも多い。この性質
により、表面電位の分布を二次電子像として相対的に検
出することができる。電子ビームプローブ照射部より放
出された二次電子は、二次電子増倍管67に捕捉される。
二次電子信号は増幅器68で増幅され、サンプリング回路
69により所定の時間間隔でサンプリングされ、メモリー
70に記憶される。記憶された二次電子像は必要に応じて
画像処理され、モニター71に表わされる。
電子ビームプローブ65は、メインコントローラ72によ
り、TFTアレイの駆動パルスと同期して、所定の同期モ
ードで、３インチのTFTアレイ62mm×47mmの全面もしく
は部分的な領域を走査する。
り、TFTアレイの駆動パルスと同期して、所定の同期モ
ードで、３インチのTFTアレイ62mm×47mmの全面もしく
は部分的な領域を走査する。
液晶パネルの動作状態におけるTFTアレイの任意の画
素に印加されるゲート信号及びソース信号、ドレイン電
位等のタイミングを模式的に第７図に表わす。
素に印加されるゲート信号及びソース信号、ドレイン電
位等のタイミングを模式的に第７図に表わす。
ゲート信号は16.6msec周期で60μsecの期間開き、ソ
ースラインより入力されたソース信号をドレインに充電
する。所定の電位に充電された絵素電極と対向電極の間
の電位差ΔVLCにより液晶を駆動する。ソース信号は、
液晶を絶えずリフレッシュする必要から、第７図に示す
ようにAC駆動させている。対向電極及びFIの電位は、丁
度ソース信号と反転した動作をさせている。
ースラインより入力されたソース信号をドレインに充電
する。所定の電位に充電された絵素電極と対向電極の間
の電位差ΔVLCにより液晶を駆動する。ソース信号は、
液晶を絶えずリフレッシュする必要から、第７図に示す
ようにAC駆動させている。対向電極及びFIの電位は、丁
度ソース信号と反転した動作をさせている。
一方、点欠陥検査機で検査する際の駆動パルスは以下
のようである。まず、液晶パネルの場合、ソースライン
372本、ゲートライン240本それぞれ独立に信号を与えて
いるが、本検査機では、真空検査室内で、迅速かつ簡単
に電気プローブをたてる必要から、ソース，ゲートとも
それぞれ共通のパルスを加える。即ち、プローブはソー
ス用，ゲート用,FI用の３種類である。
のようである。まず、液晶パネルの場合、ソースライン
372本、ゲートライン240本それぞれ独立に信号を与えて
いるが、本検査機では、真空検査室内で、迅速かつ簡単
に電気プローブをたてる必要から、ソース，ゲートとも
それぞれ共通のパルスを加える。即ち、プローブはソー
ス用，ゲート用,FI用の３種類である。
TFTアレイに起因する点欠陥は、その絵素の絵素電極
へ充電した電荷がいづれかの電極へリークするもの（リ
ークモード欠陥）や、薄膜トランジスタの異常により所
定の充電時間に充電しきれないか（オン不足モード欠
陥）、または充電した電荷を保持できずリークしてしま
うもの（リークモード欠陥）等の原因によって、絵素電
極と対向電極の間の電位差が、正常な絵素に比べて小さ
いものである。
へ充電した電荷がいづれかの電極へリークするもの（リ
ークモード欠陥）や、薄膜トランジスタの異常により所
定の充電時間に充電しきれないか（オン不足モード欠
陥）、または充電した電荷を保持できずリークしてしま
うもの（リークモード欠陥）等の原因によって、絵素電
極と対向電極の間の電位差が、正常な絵素に比べて小さ
いものである。
そこで従来、液晶パネルの状態で駆動パルスを与えた
際におこる点欠陥を、TFTアレイのみの状態で、しかも
ソース，ゲートそれぞれ共通の信号しか与えない条件下
でできるだけ正確に検出するため、第８図に示すような
検査用駆動パルスを用いている。以後この駆動パルスを
用いた検査モードをモードＡとよぶ。薄膜トランジスタ
の充放電特性は、第７図におけるオンマージンΔVON,オ
フマージンΔVOFF及び充電期間幅に依存する。したがっ
て、検査用駆動パルスモードＡにおいても、オンマージ
ン，オフマージン，充電期間を液晶パネルの駆動パルス
のそれと等しく設定し、第８図のような等価的駆動パル
スを設定している。
際におこる点欠陥を、TFTアレイのみの状態で、しかも
ソース，ゲートそれぞれ共通の信号しか与えない条件下
でできるだけ正確に検出するため、第８図に示すような
検査用駆動パルスを用いている。以後この駆動パルスを
用いた検査モードをモードＡとよぶ。薄膜トランジスタ
の充放電特性は、第７図におけるオンマージンΔVON,オ
フマージンΔVOFF及び充電期間幅に依存する。したがっ
て、検査用駆動パルスモードＡにおいても、オンマージ
ン，オフマージン，充電期間を液晶パネルの駆動パルス
のそれと等しく設定し、第８図のような等価的駆動パル
スを設定している。
このモードＡでTFTアレイを駆動させた場合、正常絵
素の絵素電極電位（ａ）に対して点欠陥の絵素電極電位
（ｂ），（ｃ）は第９図に例示するように低電位にな
る。この電位差を電子ビームプローブを用いて検出して
いる。このモードＡにより、TFTアレイに起因するほぼ
全ての点欠陥モードを検出することができる。
素の絵素電極電位（ａ）に対して点欠陥の絵素電極電位
（ｂ），（ｃ）は第９図に例示するように低電位にな
る。この電位差を電子ビームプローブを用いて検出して
いる。このモードＡにより、TFTアレイに起因するほぼ
全ての点欠陥モードを検出することができる。
発明が解決しようとする問題点 従来の点欠陥検査装置では、前述のように、ほぼ全て
の点欠陥モードを検出することが可能である。
の点欠陥モードを検出することが可能である。
一方、実際の表示画像においては、白欠陥のほうが黒
欠陥に比べて画像品位に与える影響は大きく、表示パネ
ルの良，不良判定基準は白欠陥の方が厳しい状況にあ
る。
欠陥に比べて画像品位に与える影響は大きく、表示パネ
ルの良，不良判定基準は白欠陥の方が厳しい状況にあ
る。
即ち、従来の点欠陥検査装置では、点欠陥を検出する
ことは可能であるが、黒欠陥と白欠陥の判別は不能であ
った。したがって、この装置を用いて表示パネルの良，
不良を判別する場合、黒欠陥，白欠陥の検出不能によ
り、判定率に限界があった。
ことは可能であるが、黒欠陥と白欠陥の判別は不能であ
った。したがって、この装置を用いて表示パネルの良，
不良を判別する場合、黒欠陥，白欠陥の検出不能によ
り、判定率に限界があった。
本発明は上記問題点に鑑み、画像表示素子の欠陥を高
精度に検出判別する欠陥画素の検査方法を提供すること
を目的とするものである。
精度に検出判別する欠陥画素の検査方法を提供すること
を目的とするものである。
問題点を解決するための手段 上記目的を達成するために本願第一の発明の検査方法
は、薄膜トランジスタおよびこの薄膜トランジスタに接
続された画素をマトリックス状に配列した表示デバイス
用アレイ基板を、減圧された検査室内に配置し、前記画
素表面の電位を、電子ビームプローブを用いて検出する
欠陥画素検査装置において、少なくとも所定の周期毎に
所定の期間入力ソース信号の電位がオフ電位の状態でゲ
ートを開くとともに絵素電極の電位をオフ電位に揃え、
その後ゲートを次の周期まで閉じその間入力ソース信号
はオン電位とする薄膜トランジスタ駆動信号を用いて前
記薄膜トランジスタを駆動して検査することを特徴とす
るものである。
は、薄膜トランジスタおよびこの薄膜トランジスタに接
続された画素をマトリックス状に配列した表示デバイス
用アレイ基板を、減圧された検査室内に配置し、前記画
素表面の電位を、電子ビームプローブを用いて検出する
欠陥画素検査装置において、少なくとも所定の周期毎に
所定の期間入力ソース信号の電位がオフ電位の状態でゲ
ートを開くとともに絵素電極の電位をオフ電位に揃え、
その後ゲートを次の周期まで閉じその間入力ソース信号
はオン電位とする薄膜トランジスタ駆動信号を用いて前
記薄膜トランジスタを駆動して検査することを特徴とす
るものである。
また、本願第二の発明は、薄膜トランジスタおよびこ
の薄膜トランジスタに接続された画素をマトリックス状
に配列した表示デバイス用アレイ基板を、減圧された検
査室内に配置し、前記画素表面の電位を、電子ビームプ
ローブを用いて検出する欠陥画素検査装置において、少
なくとも所定の周期毎に所定の期間入力ソース信号の電
位がオフ電位の状態でゲートを開くとともに絵素電極の
電位をオフ電位に揃え、その後ゲートを次の周期まで閉
じ、その間入力ソース信号はオン電位とする薄膜トラン
ジスタ駆動信号と、所定の周期毎にまず薄膜トランジス
タのゲートを開き、一定期間絵素電極に保持されていた
電荷を除電して、入力ソース信号のオフ電位に揃えてお
き、次に実際の表示デバイスにおける薄膜トランジスタ
の充電期間に等価な期間にゲートは開いた状態でかつ入
力ソース信号の電位をオン状態に保ち、絵素電極に電荷
を充電し、その後、ゲートを閉じ絵素電極の電荷を保持
する薄膜トランジスタ駆動信号とを選択的に用いて、前
記薄膜トランジスタを駆動して検査することを特徴とす
るものである。
の薄膜トランジスタに接続された画素をマトリックス状
に配列した表示デバイス用アレイ基板を、減圧された検
査室内に配置し、前記画素表面の電位を、電子ビームプ
ローブを用いて検出する欠陥画素検査装置において、少
なくとも所定の周期毎に所定の期間入力ソース信号の電
位がオフ電位の状態でゲートを開くとともに絵素電極の
電位をオフ電位に揃え、その後ゲートを次の周期まで閉
じ、その間入力ソース信号はオン電位とする薄膜トラン
ジスタ駆動信号と、所定の周期毎にまず薄膜トランジス
タのゲートを開き、一定期間絵素電極に保持されていた
電荷を除電して、入力ソース信号のオフ電位に揃えてお
き、次に実際の表示デバイスにおける薄膜トランジスタ
の充電期間に等価な期間にゲートは開いた状態でかつ入
力ソース信号の電位をオン状態に保ち、絵素電極に電荷
を充電し、その後、ゲートを閉じ絵素電極の電荷を保持
する薄膜トランジスタ駆動信号とを選択的に用いて、前
記薄膜トランジスタを駆動して検査することを特徴とす
るものである。
作用 上記第一の発明の検査方法により、ゲートを閉じた期
間においても入力ソース信号の電位に追して変化する白
欠陥画素を検出することが可能となる。また第二の発明
の検査方法によりほぼ全ての点欠陥画素を検出すること
ができるとともに、その点欠陥の欠陥状態（白欠陥，黒
欠陥）の判別を行うことができ、欠陥画素の判別を精度
よく行うことができるものである。
間においても入力ソース信号の電位に追して変化する白
欠陥画素を検出することが可能となる。また第二の発明
の検査方法によりほぼ全ての点欠陥画素を検出すること
ができるとともに、その点欠陥の欠陥状態（白欠陥，黒
欠陥）の判別を行うことができ、欠陥画素の判別を精度
よく行うことができるものである。
実施例 以下本発明の一実施例における点欠陥検査方法を第１
図および第２図を参照しながら説明する。
図および第２図を参照しながら説明する。
本実施例のTFTアレイ駆動も従来例として前述した発
明者らの提言したモードＡ同様、迅速なセッティングを
行う必要から、プローブはソースライン共通，ゲートラ
イン共通,FIの計３本のみで行う。ゲートパルスは16.6m
sec周期で200μsecの間隔で加える。このゲートオン期
間，ソース電位はOVのオフ電位にする。ゲート電位をOV
にしてから、ソース電位を逆にVONにする（この期間を
ゲートオフ期間と呼ぶ）。この繰り返しを行って検査を
進める。したがって、ゲートオン期間には、ゲートは開
いた状態で、ドレインにつながっている絵素電極の電位
はソース電位、即ちOVに揃う。ゲートオフ期間にはゲー
トは閉じた状態である。また、第１透明導電膜（FI）電
位はゲートオフ電位と同じOVに常に設定する。ここで、
ゲートオン期間幅は、絵素電極にたまった電荷を十分除
電できるように、液晶パネルの充電期間60μsecに比べ
て十分長く、200〜300μsecに設定する。周期は、最も
検出確度が高くなるような最適値を設定する。本実施例
では、液晶パネル同様16.6msecに設定した。
明者らの提言したモードＡ同様、迅速なセッティングを
行う必要から、プローブはソースライン共通，ゲートラ
イン共通,FIの計３本のみで行う。ゲートパルスは16.6m
sec周期で200μsecの間隔で加える。このゲートオン期
間，ソース電位はOVのオフ電位にする。ゲート電位をOV
にしてから、ソース電位を逆にVONにする（この期間を
ゲートオフ期間と呼ぶ）。この繰り返しを行って検査を
進める。したがって、ゲートオン期間には、ゲートは開
いた状態で、ドレインにつながっている絵素電極の電位
はソース電位、即ちOVに揃う。ゲートオフ期間にはゲー
トは閉じた状態である。また、第１透明導電膜（FI）電
位はゲートオフ電位と同じOVに常に設定する。ここで、
ゲートオン期間幅は、絵素電極にたまった電荷を十分除
電できるように、液晶パネルの充電期間60μsecに比べ
て十分長く、200〜300μsecに設定する。周期は、最も
検出確度が高くなるような最適値を設定する。本実施例
では、液晶パネル同様16.6msecに設定した。
以上の駆動パルスにより、ドレイン電極に導通した絵
素電極の電位は第２図に示す様になる。即ちソース，ド
レイン間にリークのある絵素電極の電位（第２図
（ａ））は、ゲートオフ期間になると、その時のソース
電位VONに向かって変動する。一方、正常絵素及びソー
ス，ドレイン間にリークのない点欠陥を絵素電極の電位
（第２図（ｂ））は、ゲートオフ期間では、ソース電位
の影響を受けないので、ほとんどゲートオン期間と同じ
くOVのままである。したがって、本実施例に示したTFT
アレイ駆動パルスを印加することにより、ソース，ドレ
イン間にリークのある点欠陥モード，具体的には、ソー
ス，ドレイン間が例えば金属片もしくはキズ等によりシ
ョートしてしまういわゆるSDショートや、トランジスタ
の特性自体が異常で、通常のゲートカットオフ電位を与
えてやっても、リーク電流が流れてしまう、いわゆるト
ランジスタオフ不良といった点欠陥の絵素電極の電位が
他の絵素のそれより高くなってしまう。この電位差を二
次電子像のコントラストとして検出する。
素電極の電位は第２図に示す様になる。即ちソース，ド
レイン間にリークのある絵素電極の電位（第２図
（ａ））は、ゲートオフ期間になると、その時のソース
電位VONに向かって変動する。一方、正常絵素及びソー
ス，ドレイン間にリークのない点欠陥を絵素電極の電位
（第２図（ｂ））は、ゲートオフ期間では、ソース電位
の影響を受けないので、ほとんどゲートオン期間と同じ
くOVのままである。したがって、本実施例に示したTFT
アレイ駆動パルスを印加することにより、ソース，ドレ
イン間にリークのある点欠陥モード，具体的には、ソー
ス，ドレイン間が例えば金属片もしくはキズ等によりシ
ョートしてしまういわゆるSDショートや、トランジスタ
の特性自体が異常で、通常のゲートカットオフ電位を与
えてやっても、リーク電流が流れてしまう、いわゆるト
ランジスタオフ不良といった点欠陥の絵素電極の電位が
他の絵素のそれより高くなってしまう。この電位差を二
次電子像のコントラストとして検出する。
電子ビームを走査及び信号のサンプリングは、従来例
に示したモードＡにおける方法と同様である。即ち、電
子ビームの走査は、62mm×47mmのアレイ基板上をゲート
ラインに平行な方向に水平走査する。走査線数は1000本
で、水平走査時間は1msec/lineである。第１図に示した
TFTアレイ駆動パルスの毎ゲートオフ期間において、ま
ずブームを照射しないホールド期間を8msec設けて、そ
の後8msecの間に８ライン分を走査する。これを繰り返
して、計2secで全領域を走査する。走査領域は、必要に
応じて全面かもしくは分割された領域か選択できる。周
期もしくは、ゲートオフ期間は、最も誤認の少なくなる
値に設定できる。走査線数も必要解像度に応じて調整で
きる。走査線数1000本で全面を走査し2MHzで二次電子信
号をサンプリングする場合、一絵素当りのサンプリング
密度は約20点程度となる。十分サンプリング密度が高け
れば、前記ホールド時間は短くしてやることができる。
に示したモードＡにおける方法と同様である。即ち、電
子ビームの走査は、62mm×47mmのアレイ基板上をゲート
ラインに平行な方向に水平走査する。走査線数は1000本
で、水平走査時間は1msec/lineである。第１図に示した
TFTアレイ駆動パルスの毎ゲートオフ期間において、ま
ずブームを照射しないホールド期間を8msec設けて、そ
の後8msecの間に８ライン分を走査する。これを繰り返
して、計2secで全領域を走査する。走査領域は、必要に
応じて全面かもしくは分割された領域か選択できる。周
期もしくは、ゲートオフ期間は、最も誤認の少なくなる
値に設定できる。走査線数も必要解像度に応じて調整で
きる。走査線数1000本で全面を走査し2MHzで二次電子信
号をサンプリングする場合、一絵素当りのサンプリング
密度は約20点程度となる。十分サンプリング密度が高け
れば、前記ホールド時間は短くしてやることができる。
ところで、前記SDショート及びリーク量の大きなトラ
ンジスタオフ不良の点欠陥では、実際の液晶パネルの動
作状態において絵素電極の電位が、ゲートカットオフ時
においても、ソース信号の電位の影響を受けてしまう。
したがって、点灯して欲しくない時にも、点灯してしま
う。即ち白欠陥となってしまう。
ンジスタオフ不良の点欠陥では、実際の液晶パネルの動
作状態において絵素電極の電位が、ゲートカットオフ時
においても、ソース信号の電位の影響を受けてしまう。
したがって、点灯して欲しくない時にも、点灯してしま
う。即ち白欠陥となってしまう。
白欠陥の要因は、前記２つの点欠陥モード以外にもあ
るが、それらの比率はわづかである。白欠陥の大部分は
SDショートでありSDショート及びリーク量の大きなトラ
ンジスタオフ不良が白欠陥の中に占める割合は90％に達
する。
るが、それらの比率はわづかである。白欠陥の大部分は
SDショートでありSDショート及びリーク量の大きなトラ
ンジスタオフ不良が白欠陥の中に占める割合は90％に達
する。
一方、実際の液晶パネルの表示画像においては、白欠
陥のほうが黒欠陥に比べて画像品位に与える影響は大き
く、液晶パネルの良，不良判定基準は白欠陥のほうが厳
しい。
陥のほうが黒欠陥に比べて画像品位に与える影響は大き
く、液晶パネルの良，不良判定基準は白欠陥のほうが厳
しい。
即ち、本実施例に示したTFTアレイ駆動モード（モー
ドＢ）を用いてTFTアレイを検査することにより、白欠
陥の大部分を占めるSDショート及びリーク量の大きなト
ランジスタオフ不良の点欠陥のみを、過不足なく確実に
検出することができる。
ドＢ）を用いてTFTアレイを検査することにより、白欠
陥の大部分を占めるSDショート及びリーク量の大きなト
ランジスタオフ不良の点欠陥のみを、過不足なく確実に
検出することができる。
次に、本実施例に示したTFTアレイ駆動パルスを用い
る検査モードＢと従来例で既に示したほぼ全点欠陥を検
出する検査モードＡと併用する第二の実施例について説
明する。なお、それぞれの検査モードA,Bで用いる薄膜
トランジスタの駆動パルスについては既に詳述している
ので、ここでは省略する。
る検査モードＢと従来例で既に示したほぼ全点欠陥を検
出する検査モードＡと併用する第二の実施例について説
明する。なお、それぞれの検査モードA,Bで用いる薄膜
トランジスタの駆動パルスについては既に詳述している
ので、ここでは省略する。
TFTアレイに印加する駆動パルスの波形については第
６図に示す点欠陥検査装置のプローブ64を介して入力さ
れる。このプローブ64にはTFT駆動用電源73より供給さ
れる。TFT駆動用電源73はメインコントローラ72に接続
されており、TFT駆動用電源73から出力される駆動用パ
ルスの波形パターンはメインコントローラ72によって切
り換え制御される。つまり、第１図に示したモードＡの
駆動パルスと、第８図に示したモードＢの駆動パルスと
が選択的に印加されてそれぞれに検査が行われ、モード
Ａによってほぼ全ての点欠陥が検出され、モードＢによ
って白欠陥の情報が得られるわけである。その結果、TF
Tアレイの段階での黒欠陥及び白欠陥の判別が高い精度
で可能となる。したがって、点欠陥検査装置における実
際の液晶パネルの良，不良の判定率が向上し、また点欠
陥検査後の組立工程に起因する点欠陥を生成，消滅のメ
カニズムの解析にも役立つ。
６図に示す点欠陥検査装置のプローブ64を介して入力さ
れる。このプローブ64にはTFT駆動用電源73より供給さ
れる。TFT駆動用電源73はメインコントローラ72に接続
されており、TFT駆動用電源73から出力される駆動用パ
ルスの波形パターンはメインコントローラ72によって切
り換え制御される。つまり、第１図に示したモードＡの
駆動パルスと、第８図に示したモードＢの駆動パルスと
が選択的に印加されてそれぞれに検査が行われ、モード
Ａによってほぼ全ての点欠陥が検出され、モードＢによ
って白欠陥の情報が得られるわけである。その結果、TF
Tアレイの段階での黒欠陥及び白欠陥の判別が高い精度
で可能となる。したがって、点欠陥検査装置における実
際の液晶パネルの良，不良の判定率が向上し、また点欠
陥検査後の組立工程に起因する点欠陥を生成，消滅のメ
カニズムの解析にも役立つ。
発明の効果 本発明によれば、表示デバイス用パネルの製造工程に
おいて、表示デバイス用アレイ基板の作成段階で欠陥画
素を検出する欠陥画素検査装置において、黒欠陥と白欠
陥の判別が可能となり、その後のパネル組立工程を経る
前に表示デバイス用アレイ基板の良，不良を判定する判
定率が向上し、コストダウンが実現できる。
おいて、表示デバイス用アレイ基板の作成段階で欠陥画
素を検出する欠陥画素検査装置において、黒欠陥と白欠
陥の判別が可能となり、その後のパネル組立工程を経る
前に表示デバイス用アレイ基板の良，不良を判定する判
定率が向上し、コストダウンが実現できる。
第１図は、本発明の欠陥画素の検査方法の一実施例にお
いて用いられるTFTアレイ駆動パルスの波形図、第２図
（ａ），（ｂ）は同検査方法によって得られる検査出力
の波形図、第３図は液晶パネルの構成を示す断面図、第
４図はTFTアレイ基板上の各画素の配置を示した平面
図、第５図はTFTアレイの等価回路図、第６図は欠陥画
素検査装置の構成を示す断面図、第７図は液晶パネルの
駆動パルスの波形図、第８図は従来の欠陥画素検査装置
において用いられるTFTアレイ駆動パルスの波形図、第
９図（ａ），（ｂ），（ｃ）は従来の検査方法により得
られる検査出力の波形図である。
いて用いられるTFTアレイ駆動パルスの波形図、第２図
（ａ），（ｂ）は同検査方法によって得られる検査出力
の波形図、第３図は液晶パネルの構成を示す断面図、第
４図はTFTアレイ基板上の各画素の配置を示した平面
図、第５図はTFTアレイの等価回路図、第６図は欠陥画
素検査装置の構成を示す断面図、第７図は液晶パネルの
駆動パルスの波形図、第８図は従来の欠陥画素検査装置
において用いられるTFTアレイ駆動パルスの波形図、第
９図（ａ），（ｂ），（ｃ）は従来の検査方法により得
られる検査出力の波形図である。
Claims (2)
- 【請求項１】薄膜トランジスタおよびこの薄膜トランジ
スタに接続された画素をマトリックス状に配列した表示
デバイス用アレイ基板を、減圧された検査室内に配置
し、前記画素表面の電位を、電子ビームプローブを用い
て検出する欠陥画素検査装置において、少なくとも所定
の周期毎に所定の期間入力ソース信号の電位がオフ電位
の状態でゲートを開くとともに絵素電極の電位をオフ電
位に揃え、その後ゲートを次の周期まで閉じその間入力
ソース信号はオン電位とする薄膜トランジスタ駆動信号
を用いて前記薄膜トランジスタを駆動して検査すること
を特徴とする欠陥画素の検査方法。 - 【請求項２】薄膜トランジスタおよびこの薄膜トランジ
スタに接続された画素をマトリックス状に配列した表示
デバイス用アレイ基板を、減圧された検査室内に配置
し、前記画素表面の電位を、電子ビームプローブを用い
て検出する欠陥画素検査装置において、少なくとも所定
の周期毎に所定の期間入力ソース信号の電位がオフ電位
の状態でゲートを開くとともに絵素電極の電位をオフ電
位に揃え、その後ゲートを次の周期まで閉じ、その間入
力ソース信号はオン電位とする薄膜トランジスタ駆動信
号と、所定の周期毎にまず薄膜トランジスタのゲートを
開き、一定期間絵素電極に保持されていた電荷を除電し
て、入力ソース信号のオフ電位に揃えておき、次に実際
の表示デバイスにおける薄膜トランジスタの充電期間に
等価な期間にゲートは開いた状態でかつ入力ソース信号
の電位をオン状態に保ち、絵素電極に電荷を充電し、そ
の後、ゲートを閉じ絵素電極の電荷を保持する薄膜トラ
ンジスタ駆動信号とを選択的に用いて、前記薄膜トラン
ジスタを駆動して検査することを特徴とする欠陥画素の
検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27613487A JPH0821604B2 (ja) | 1987-10-30 | 1987-10-30 | 欠陥画素の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27613487A JPH0821604B2 (ja) | 1987-10-30 | 1987-10-30 | 欠陥画素の検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01117261A JPH01117261A (ja) | 1989-05-10 |
| JPH0821604B2 true JPH0821604B2 (ja) | 1996-03-04 |
Family
ID=17565257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27613487A Expired - Fee Related JPH0821604B2 (ja) | 1987-10-30 | 1987-10-30 | 欠陥画素の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821604B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1802593A (zh) * | 2003-06-04 | 2006-07-12 | 东芝松下显示技术有限公司 | 阵列基板检查方法及阵列基板检查设备 |
| WO2004109375A1 (ja) * | 2003-06-06 | 2004-12-16 | Toshiba Matsushita Display Technology Co., Ltd. | 基板の検査方法 |
| CN112133235A (zh) * | 2019-06-25 | 2020-12-25 | 夏普株式会社 | 显示面板的检查装置、及显示面板的检查方法 |
-
1987
- 1987-10-30 JP JP27613487A patent/JPH0821604B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01117261A (ja) | 1989-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3425386B2 (ja) | 電子線によるフラットパネルディスプレイのピクセル検査方法及び検査装置 | |
| JP5624743B2 (ja) | スイッチ制御ユニット、液晶セル組立後検査装置と方法 | |
| US7023234B2 (en) | Testing method for array substrate | |
| US7317325B2 (en) | Line short localization in LCD pixel arrays | |
| US6396299B1 (en) | Method and apparatus for substrate defect testing by surface illumination | |
| JP3203864B2 (ja) | アクティブマトリックス基板の製造方法、検査方法および装置と液晶表示装置の製造方法 | |
| US5550484A (en) | Apparatus and method for inspecting thin film transistor | |
| US7012583B2 (en) | Apparatus and method for testing pixels of flat panel display | |
| TWI419245B (zh) | Ｔｆｔ陣列檢測裝置 | |
| JPH0821604B2 (ja) | 欠陥画素の検査方法 | |
| JP4853705B2 (ja) | Ｔｆｔアレイの検査方法及びｔｆｔアレイ検査装置 | |
| JPH0272392A (ja) | アクティブマトリクス型表示装置の検査及び修正方法 | |
| JP4128677B2 (ja) | 液晶表示装置の検査方法 | |
| JPH0627494A (ja) | 薄膜トランジスタアクティブマトリクス基板の 検査方法及び装置 | |
| US20070139069A1 (en) | Method and apparatus for testing a liquid crystal cell | |
| JPS6348473A (ja) | 欠陥画素検査装置 | |
| JPS63269198A (ja) | 液晶表示器用駆動回路基板の検査方法 | |
| JP2012078127A (ja) | Ｔｆｔアレイ検査装置およびｔｆｔアレイ検査方法 | |
| KR100318021B1 (ko) | 액티브매트릭스어레이기판의 검사방법 및 검사장치 | |
| JP3239644B2 (ja) | 液晶表示素子の欠陥補正方法およびその装置 | |
| EP0526734A2 (en) | Noncontact probe and active matrix array inspection apparatus using the same | |
| JPH1062474A (ja) | 液晶ディスプレイ基板の検査方法及び装置 | |
| JP2001337051A (ja) | 基板製品検査装置、基板製品検査方法、及び検査用プローブ | |
| JP2579893B2 (ja) | スイッチング素子を有したアクティブ基板の欠陥検査装置および欠陥検査方法 | |
| JPH0648552Y2 (ja) | Ｔｆｔ基板検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |