JPH07312551A - A/d変換方法及びその変換装置並びにそのディジタル演算処理装置 - Google Patents
A/d変換方法及びその変換装置並びにそのディジタル演算処理装置Info
- Publication number
- JPH07312551A JPH07312551A JP6102464A JP10246494A JPH07312551A JP H07312551 A JPH07312551 A JP H07312551A JP 6102464 A JP6102464 A JP 6102464A JP 10246494 A JP10246494 A JP 10246494A JP H07312551 A JPH07312551 A JP H07312551A
- Authority
- JP
- Japan
- Prior art keywords
- data
- conversion
- digital
- converted
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】外乱ノイズおよび量子化誤差に伴うノイズを高
調波除去用ディジタルフィルタのようなディジタル信号
処理手段の前段で低減させ、このディジタルフィルタの
減衰量の大小に係わらずにA/D変換したディジタルデ
ータの変換精度を高めることができる高精度のA/D変
換方法およびその装置を提供する。 【構成】サンプルホールド回路にてアナログ入力信号を
ホールドしている間に、複数回A/D変換し、この複数
の変換データの平均値を求め、そしてこの平均値をA/
D変換データとするようにした。
調波除去用ディジタルフィルタのようなディジタル信号
処理手段の前段で低減させ、このディジタルフィルタの
減衰量の大小に係わらずにA/D変換したディジタルデ
ータの変換精度を高めることができる高精度のA/D変
換方法およびその装置を提供する。 【構成】サンプルホールド回路にてアナログ入力信号を
ホールドしている間に、複数回A/D変換し、この複数
の変換データの平均値を求め、そしてこの平均値をA/
D変換データとするようにした。
Description
【0001】
【産業上の利用分野】本発明は、アナログ量のデータを
ディジタル量のデータに変換する方法、すなわちA/D
変換方法及びその変換装置並びにそのディジタル演算処
理装置に関するものである。
ディジタル量のデータに変換する方法、すなわちA/D
変換方法及びその変換装置並びにそのディジタル演算処
理装置に関するものである。
【0002】
【従来の技術】従来この種の処理装置としては、例え
ば、電気学会論文誌(B111刊12号1319頁から
1326頁)にも記載されているように、電力系統用デ
ィジタル制御・保護装置に用いたものが知られている。
ば、電気学会論文誌(B111刊12号1319頁から
1326頁)にも記載されているように、電力系統用デ
ィジタル制御・保護装置に用いたものが知られている。
【0003】この種装置は入力部、演算処理部、整定部
及び出力部を備えて構成されており、そしてこの入力部
には、折り返し誤差防止用アナログフィルタ、サンプル
ホールド回路、マルチプレクサ、A/D変換器およびバ
ッファを備えたディジタル信号処理装置が設けられてい
る。
及び出力部を備えて構成されており、そしてこの入力部
には、折り返し誤差防止用アナログフィルタ、サンプル
ホールド回路、マルチプレクサ、A/D変換器およびバ
ッファを備えたディジタル信号処理装置が設けられてい
る。
【0004】この種の装置によれば、例えば、3kHz
の周期でアナログ入力信号をディジタルデータに変換
し、入力信号に重畳した高調波および種々のノイズを3
kHzの演算周期で演算する高調波除去用ディジタルフ
ィルタにて除去するようにしている。
の周期でアナログ入力信号をディジタルデータに変換
し、入力信号に重畳した高調波および種々のノイズを3
kHzの演算周期で演算する高調波除去用ディジタルフ
ィルタにて除去するようにしている。
【0005】
【発明が解決しようとする課題】上記従来技術において
は、高速にアナログ入力信号をサンプリングして、信号
成分と誤差の周波数成分を分離し、高調波除去用のディ
ジタルフィルタでアナログ入力信号に重畳した高調波成
分および外乱ノイズを一括して除去するようにして、高
精度にA/D変換するようにしている。
は、高速にアナログ入力信号をサンプリングして、信号
成分と誤差の周波数成分を分離し、高調波除去用のディ
ジタルフィルタでアナログ入力信号に重畳した高調波成
分および外乱ノイズを一括して除去するようにして、高
精度にA/D変換するようにしている。
【0006】この方法は、高精度A/D変換データを得
るための技術としては非常に有効な方法ではある。しか
し、外乱ノイズの除去については、高調波除去用ディジ
タルフィルタの減衰特性に依存するところが大きく、種
々のリレー特性に適合したディジタルフィルタによっ
て、その外乱ノイズを除去できる割合が異なる嫌いがあ
る。
るための技術としては非常に有効な方法ではある。しか
し、外乱ノイズの除去については、高調波除去用ディジ
タルフィルタの減衰特性に依存するところが大きく、種
々のリレー特性に適合したディジタルフィルタによっ
て、その外乱ノイズを除去できる割合が異なる嫌いがあ
る。
【0007】例えば、ディジタルフィルタの減衰量が少
ないシステムに適用する場合には、期待するほどの外乱
ノイズや量子化誤差の低減が図れない問題がある。この
ため、例えば16ビットのような高分解能のA/D変換
器を適用する際に、このA/D変換器の性能を充分に高
めることができず、おのずと高精度化にも限界があり、
また、高分解能のA/D変換器を適用し、このA/D変
換器の性能を得るためには、プリント基板のノイズ管理
を慎重にしなければならず、コスト的にも高くなる嫌い
がある。
ないシステムに適用する場合には、期待するほどの外乱
ノイズや量子化誤差の低減が図れない問題がある。この
ため、例えば16ビットのような高分解能のA/D変換
器を適用する際に、このA/D変換器の性能を充分に高
めることができず、おのずと高精度化にも限界があり、
また、高分解能のA/D変換器を適用し、このA/D変
換器の性能を得るためには、プリント基板のノイズ管理
を慎重にしなければならず、コスト的にも高くなる嫌い
がある。
【0008】本発明はこれに鑑みなされたもので、その
目的とするところは、外乱ノイズおよび量子化誤差に伴
うノイズを高調波除去用ディジタルフィルタのようなデ
ィジタル信号処理手段の前段で低減させ、このディジタ
ルフィルタの減衰量の大小に係わらずにA/D変換した
ディジタルデータの変換精度を高めることができる高精
度のA/D変換方法およびその装置を提供することにあ
る。
目的とするところは、外乱ノイズおよび量子化誤差に伴
うノイズを高調波除去用ディジタルフィルタのようなデ
ィジタル信号処理手段の前段で低減させ、このディジタ
ルフィルタの減衰量の大小に係わらずにA/D変換した
ディジタルデータの変換精度を高めることができる高精
度のA/D変換方法およびその装置を提供することにあ
る。
【0009】
【課題を解決するための手段】すなわち本発明は、サン
プルホールド回路にてアナログ入力信号をホールドして
いる間に、複数回A/D変換し、この複数の変換データ
の平均値を求め、そしてこの平均値をA/D変換データ
とするようになし所期の目的を達成するようにしたもの
である。
プルホールド回路にてアナログ入力信号をホールドして
いる間に、複数回A/D変換し、この複数の変換データ
の平均値を求め、そしてこの平均値をA/D変換データ
とするようになし所期の目的を達成するようにしたもの
である。
【0010】また、本発明のもう一つの方法としては、
サンプルホールド回路にてアナログ入力信号をホールド
している間に、複数回A/D変換し、この複数の変換デ
ータの最大値と最小値を除き、それ以外のデータの平均
値を求め、この平均値をA/D変換データとする。ま
た、もう一つの方法として、サンプルホールド回路にて
アナログ入力信号をホールドしている間に、複数回A/
D変換してこの複数の変換データに変換する順序に応じ
て変換データに重み付けを行ない、荷重平均を求め、こ
の荷重平均値をA/D変換データとするようにしたもの
である。
サンプルホールド回路にてアナログ入力信号をホールド
している間に、複数回A/D変換し、この複数の変換デ
ータの最大値と最小値を除き、それ以外のデータの平均
値を求め、この平均値をA/D変換データとする。ま
た、もう一つの方法として、サンプルホールド回路にて
アナログ入力信号をホールドしている間に、複数回A/
D変換してこの複数の変換データに変換する順序に応じ
て変換データに重み付けを行ない、荷重平均を求め、こ
の荷重平均値をA/D変換データとするようにしたもの
である。
【0011】さらに、本発明のもう一つの方法として、
サンプルホールド回路にてアナログ入力信号をホールド
している間に、複数回A/D変換し、この複数の変換デ
ータにノイズ除去専用のディジタルフィルタ処理を施
し、このディジタルフィルタ演算出力をA/D変換デー
タとする。すなわち、高調波除去用ディジタルフィルタ
およびディジタル制御・保護装置に必要なサンプリング
周期以上に高速にアナログ入力データをサンプリング
し、A/D変換するとともに、このA/D変換したデー
タに種々の演算方法でA/D変換時に生ずるノイズを除
去するようにしたものである。
サンプルホールド回路にてアナログ入力信号をホールド
している間に、複数回A/D変換し、この複数の変換デ
ータにノイズ除去専用のディジタルフィルタ処理を施
し、このディジタルフィルタ演算出力をA/D変換デー
タとする。すなわち、高調波除去用ディジタルフィルタ
およびディジタル制御・保護装置に必要なサンプリング
周期以上に高速にアナログ入力データをサンプリング
し、A/D変換するとともに、このA/D変換したデー
タに種々の演算方法でA/D変換時に生ずるノイズを除
去するようにしたものである。
【0012】
【作用】すなわちこのような変換方法であると、サンプ
ルホールド回路はA/D変換器がA/D変換している
間、サンプリングしたアナログ信号をホールドしてい
る。A/D変換器は上記回路サンプルホールド回路がホ
ールドしている間、複数回にわたりA/D変換する。従
って、複数のA/D変換データを得ることができるが、
このデータの中から外乱ノイズや量子化誤差の影響によ
る誤差の大きいデータ、すなわち、不要なデータや不要
な成分を除去することにより高精度なA/D変換データ
を得ることができ、またこのため、A/D変換する際に
A/D変換誤差の要因となる電源変動、誘導ノイズ、電
波ノイズに影響されないA/D変換装置を得ることがで
きるのである。
ルホールド回路はA/D変換器がA/D変換している
間、サンプリングしたアナログ信号をホールドしてい
る。A/D変換器は上記回路サンプルホールド回路がホ
ールドしている間、複数回にわたりA/D変換する。従
って、複数のA/D変換データを得ることができるが、
このデータの中から外乱ノイズや量子化誤差の影響によ
る誤差の大きいデータ、すなわち、不要なデータや不要
な成分を除去することにより高精度なA/D変換データ
を得ることができ、またこのため、A/D変換する際に
A/D変換誤差の要因となる電源変動、誘導ノイズ、電
波ノイズに影響されないA/D変換装置を得ることがで
きるのである。
【0013】
【実施例】以下図示した実施例に基づいて本発明を詳細
に説明する。図1にはそのブロック構成が示されてい
る。図中1、2および3はサンプリングによる折り返し
誤差防止用アナログフィルタ、4、5および6はサンプ
ル/ホールド回路、7はマルチプレクサ、8はA/D変
換器、9はバッファメモリ、10はマイクロプロセッサ
CPU、11はタイミング制御回路である。
に説明する。図1にはそのブロック構成が示されてい
る。図中1、2および3はサンプリングによる折り返し
誤差防止用アナログフィルタ、4、5および6はサンプ
ル/ホールド回路、7はマルチプレクサ、8はA/D変
換器、9はバッファメモリ、10はマイクロプロセッサ
CPU、11はタイミング制御回路である。
【0014】また、タイミング制御回路11からの信号
1aはサンプル/ホールド指令信号、1bはマルチプレ
クサ切換え信号、1cはA/D変換指令信号、1dはデ
ータ書込み指令信号、1eはマイクロプロセッサCPU
への割り込み信号である。
1aはサンプル/ホールド指令信号、1bはマルチプレ
クサ切換え信号、1cはA/D変換指令信号、1dはデ
ータ書込み指令信号、1eはマイクロプロセッサCPU
への割り込み信号である。
【0015】この図において、アナログ入力信号V1、
V2およびVnはアナログフィルタ1、2、および3に
入力され、このアナログフィルタではA/D変換する際
に不要な高周波成分(具体的には、サンプリング周波数
の1/2以上の周波数成分)が除去される。
V2およびVnはアナログフィルタ1、2、および3に
入力され、このアナログフィルタではA/D変換する際
に不要な高周波成分(具体的には、サンプリング周波数
の1/2以上の周波数成分)が除去される。
【0016】次に、このアナログフィルタの出力をサン
プル/ホールド回路4、5、および6に入力する。この
サンプル/ホールド回路はサンプル/ホールド指令信号
1aのタイミングで入力信号をサンプル/ホールドす
る。
プル/ホールド回路4、5、および6に入力する。この
サンプル/ホールド回路はサンプル/ホールド指令信号
1aのタイミングで入力信号をサンプル/ホールドす
る。
【0017】上記サンプル/ホールド回路4、5、6の
出力信号はマルチプレクサ7に入力され、マルチプレク
サ切換え信号1bにより、順次入力信号を切換えるよう
にして、入力信号を多重化する。多重化された入力信号
はA/D変換器8に入力され、A/D変換指令信号1c
のタイミングでディジタルデータに変換される。
出力信号はマルチプレクサ7に入力され、マルチプレク
サ切換え信号1bにより、順次入力信号を切換えるよう
にして、入力信号を多重化する。多重化された入力信号
はA/D変換器8に入力され、A/D変換指令信号1c
のタイミングでディジタルデータに変換される。
【0018】ディジタルデータに変換された上記入力信
号は、データ書込み指令信号1dのタイミングでバッフ
ァメモリ9に記憶される。その後、割り込み信号1eを
マイクロプロセッサCPU10に対し出力することによ
り、マイクロプロセッサCPU10は予め設定された処
理手順に従い、バッファメモリ9に記憶された入力デー
タを入力し、種々のディジタル信号処理を行なう。
号は、データ書込み指令信号1dのタイミングでバッフ
ァメモリ9に記憶される。その後、割り込み信号1eを
マイクロプロセッサCPU10に対し出力することによ
り、マイクロプロセッサCPU10は予め設定された処
理手順に従い、バッファメモリ9に記憶された入力デー
タを入力し、種々のディジタル信号処理を行なう。
【0019】以上が一連の概略動作例であるが、次に本
発明のポイントとなる実施例について詳細に説明する。
図2は本発明の一実施例の動作タイミングを示すもので
ある。この図において、サンプル/ホールド回路におい
て周期T毎にアナログ入力信号をサンプリングしホール
ドする。
発明のポイントとなる実施例について詳細に説明する。
図2は本発明の一実施例の動作タイミングを示すもので
ある。この図において、サンプル/ホールド回路におい
て周期T毎にアナログ入力信号をサンプリングしホール
ドする。
【0020】以下、アナログ入力信号を時刻nにサンプ
リングしたとして説明する。時刻nにサンプリングされ
たデータは、マルチプレクサ切換え信号に基づき順次V
1からVnに切換えられる。ここで、マルチプレクサが
入力V1を選択している間、A/D変換器は周期T’毎
に複数回にわたりA/D変換する。A/D変換に要する
時間は周期T’以内であることは必須の条件であること
はいうまでもないことである。現状、A/D変換器は分
解能が16ビット、A/D変換時間が数μsのものが市
場で入手できる。
リングしたとして説明する。時刻nにサンプリングされ
たデータは、マルチプレクサ切換え信号に基づき順次V
1からVnに切換えられる。ここで、マルチプレクサが
入力V1を選択している間、A/D変換器は周期T’毎
に複数回にわたりA/D変換する。A/D変換に要する
時間は周期T’以内であることは必須の条件であること
はいうまでもないことである。現状、A/D変換器は分
解能が16ビット、A/D変換時間が数μsのものが市
場で入手できる。
【0021】次に、A/D変換されたデータは、同様に
周期T’の書き込み指令信号Wpのタイミングでバッフ
ァメモリに記憶される。すなわち、バッファメモリには
アナログ入力信号V1を複数回(この例では8回)にわ
たりA/D変換したデータV1n〜V1n+7が格納さ
れる。
周期T’の書き込み指令信号Wpのタイミングでバッフ
ァメモリに記憶される。すなわち、バッファメモリには
アナログ入力信号V1を複数回(この例では8回)にわ
たりA/D変換したデータV1n〜V1n+7が格納さ
れる。
【0022】この変換データV1n〜V1n+7はアナ
ログ入力信号V1をホールドした状態で変換したもので
あり、理想的には全て同一のディジタルデータとなるは
ずであるが、A/D変換した時間が異なるために全て同
一のデータにはならない。ましては、16ビット分解能
の高分解能なA/D変換器を使用すればその現象はより
顕著となる。
ログ入力信号V1をホールドした状態で変換したもので
あり、理想的には全て同一のディジタルデータとなるは
ずであるが、A/D変換した時間が異なるために全て同
一のデータにはならない。ましては、16ビット分解能
の高分解能なA/D変換器を使用すればその現象はより
顕著となる。
【0023】ここで、上記の複数の変換データV1n〜
V1n+7を用いてマイクロプロセッサ(図1の10)
にてディジタル演算処理を行なうようにして、外乱ノイ
ズや電源ノイズ等によって生じた誤差を減少させれば高
精度なA/D変換ができる。
V1n+7を用いてマイクロプロセッサ(図1の10)
にてディジタル演算処理を行なうようにして、外乱ノイ
ズや電源ノイズ等によって生じた誤差を減少させれば高
精度なA/D変換ができる。
【0024】図3はマイクロプロセッサの処理内容を示
すフローチャートである。以下この図に基づき処理内容
を説明する。まずブロック12でデータ取り込みかを判
定する。すなわち、このブロックは図1の割り込み信号
1eがあるか否かを判定しているものである。
すフローチャートである。以下この図に基づき処理内容
を説明する。まずブロック12でデータ取り込みかを判
定する。すなわち、このブロックは図1の割り込み信号
1eがあるか否かを判定しているものである。
【0025】もしこのとき、データ取り込み要求、すな
わち割り込み信号が発生したならば、ブロック13にて
アナログ入力信号のV1からVnまでのA/D変換した
データを取り込む。ここで、各アナログ入力信号は前述
したように、周期T毎に複数回A/D変換されている。
したがって、周期T毎に取り込むA/D変換データのデ
ータ数はn×8(n:チャンネル数)である。
わち割り込み信号が発生したならば、ブロック13にて
アナログ入力信号のV1からVnまでのA/D変換した
データを取り込む。ここで、各アナログ入力信号は前述
したように、周期T毎に複数回A/D変換されている。
したがって、周期T毎に取り込むA/D変換データのデ
ータ数はn×8(n:チャンネル数)である。
【0026】次に14のブロックにおいて、取り込んだ
A/D変換データの編集を行なう。このブロックで周期
Tごと複数回A/D変換したデータから、種々の演算処
理を施し、周期Tに1チャンネルあたり1個のデータを
出力するようにする。このデータ編集の詳細な説明は後
述する。
A/D変換データの編集を行なう。このブロックで周期
Tごと複数回A/D変換したデータから、種々の演算処
理を施し、周期Tに1チャンネルあたり1個のデータを
出力するようにする。このデータ編集の詳細な説明は後
述する。
【0027】次に、15のブロックにおいて、図1の装
置を適用するシステムに応じたディジタルフィルタ演算
を行なう。このディジタルフィルタ演算は、あくまでも
一例であり、勿論ディジタルフィルタ演算を行なわない
システムにも適用できる。電力用ディジタル制御・保護
装置などでは、系統からの入力信号に重畳する高調波を
除去するディジタルフィルタ演算を行なう。上記ディジ
タルフィルタ演算の結果を16のブロックでデータ出力
する。
置を適用するシステムに応じたディジタルフィルタ演算
を行なう。このディジタルフィルタ演算は、あくまでも
一例であり、勿論ディジタルフィルタ演算を行なわない
システムにも適用できる。電力用ディジタル制御・保護
装置などでは、系統からの入力信号に重畳する高調波を
除去するディジタルフィルタ演算を行なう。上記ディジ
タルフィルタ演算の結果を16のブロックでデータ出力
する。
【0028】次に、図4、図5および図6を用いて本発
明のポイントとなるA/D変換したデータの編集内容に
ついて詳細に説明する。まず、第1の方法を説明する。
明のポイントとなるA/D変換したデータの編集内容に
ついて詳細に説明する。まず、第1の方法を説明する。
【0029】図4において、17はアナログ入力信号波
形であり、18はこのアナログ入力信号をサンプル/ホ
ールドした信号波形である。19はサンプル/ホールド
した信号波形を拡大して表したものである。波形19に
示すように、電源電圧変動、電源に重畳したリップル成
分、電波ノイズ等の外的な要因とA/D変換器の量子化
誤差のような内的な要因によりノイズが大きくなる場合
がある。分解能が低いA/D変換器を適用する場合は特
に問題にならないが、16ビット分解能A/D変換器の
ような高分解能なA/D変換器を適用する場合はこれら
のノイズが無視できない。
形であり、18はこのアナログ入力信号をサンプル/ホ
ールドした信号波形である。19はサンプル/ホールド
した信号波形を拡大して表したものである。波形19に
示すように、電源電圧変動、電源に重畳したリップル成
分、電波ノイズ等の外的な要因とA/D変換器の量子化
誤差のような内的な要因によりノイズが大きくなる場合
がある。分解能が低いA/D変換器を適用する場合は特
に問題にならないが、16ビット分解能A/D変換器の
ような高分解能なA/D変換器を適用する場合はこれら
のノイズが無視できない。
【0030】また、このノイズはランダムに発生するた
め、従来の方法のように1回/サンプルのA/D変換で
は、たまたまノイズが大きいときにサンプリングする可
能性が有り、高分解能なA/D変換器の性能を充分発揮
できない。そこで、20に示すタイミング(m〜m+
7)のように複数回/サンプルのA/D変換を行なう。
21は複数回A/D変換した時のデータを示す。この図
に示すように、真値22に対し正側が時刻m+3、負側
が時刻m+5の時の誤差が大きくなっている。そこで以
下に示すようなデータ編集を行なうことにより、高精度
なA/D変換データを得ることができる。
め、従来の方法のように1回/サンプルのA/D変換で
は、たまたまノイズが大きいときにサンプリングする可
能性が有り、高分解能なA/D変換器の性能を充分発揮
できない。そこで、20に示すタイミング(m〜m+
7)のように複数回/サンプルのA/D変換を行なう。
21は複数回A/D変換した時のデータを示す。この図
に示すように、真値22に対し正側が時刻m+3、負側
が時刻m+5の時の誤差が大きくなっている。そこで以
下に示すようなデータ編集を行なうことにより、高精度
なA/D変換データを得ることができる。
【0031】すなわち(1)時刻m〜m+7にA/D変
換したデータの中から真値22に対して正側および負側
の誤差の大きいデータを削除する。図4の23は誤差の
大きいデータを削除した後のデータを示している。
(2)次に上記削除したデータ以外のデータの平均値を
求めるのである。
換したデータの中から真値22に対して正側および負側
の誤差の大きいデータを削除する。図4の23は誤差の
大きいデータを削除した後のデータを示している。
(2)次に上記削除したデータ以外のデータの平均値を
求めるのである。
【0032】以上、第1の方法を説明したが、このほか
にも、1)単純にA/D変換したデータを平均する方
法、2)正側および負側の誤差に係わらず、全A/D変
換したデータの平均値より値の大きい2個のデータを削
除して平均する方法などがあげられる。
にも、1)単純にA/D変換したデータを平均する方
法、2)正側および負側の誤差に係わらず、全A/D変
換したデータの平均値より値の大きい2個のデータを削
除して平均する方法などがあげられる。
【0033】次に、図5を用いて、本発明の第2の方法
を説明する。24はアナログ入力信号波形であり、25
はこのアナログ入力信号をサンプル/ホールドした信号
波形である。26はサンプル/ホールドした信号波形を
拡大して表したものである。波形26に示すように、2
7に示すマルチプレクサの切換え時(VnからV1)に
過渡的に直流分が発生することが考えられる。
を説明する。24はアナログ入力信号波形であり、25
はこのアナログ入力信号をサンプル/ホールドした信号
波形である。26はサンプル/ホールドした信号波形を
拡大して表したものである。波形26に示すように、2
7に示すマルチプレクサの切換え時(VnからV1)に
過渡的に直流分が発生することが考えられる。
【0034】このような場合は、前述した第1の方法で
も高精度なA/D変換データを得ることができるが、以
下に示す方法によっても実現できる。
も高精度なA/D変換データを得ることができるが、以
下に示す方法によっても実現できる。
【0035】すなわち(1’)28に示すタイミング
(m〜m+7)のように複数回/サンプルのA/D変換
を行なう。29は複数回A/D変換した時のデータを示
す。(2’)マルチプレクサ切換え時のA/D変換デー
タが真値30に対して大きいので、各時刻のデータに対
し31に示すような重み付けを行なう。この重み付けし
たA/D変換データを32に示す。(3’)重み付けし
た各時刻のA/D変換データの平均値を求める。
(m〜m+7)のように複数回/サンプルのA/D変換
を行なう。29は複数回A/D変換した時のデータを示
す。(2’)マルチプレクサ切換え時のA/D変換デー
タが真値30に対して大きいので、各時刻のデータに対
し31に示すような重み付けを行なう。この重み付けし
たA/D変換データを32に示す。(3’)重み付けし
た各時刻のA/D変換データの平均値を求める。
【0036】次に、図6を用いて本発明の第3の方法を
説明する。図6(a)はその方法を説明するためのフロ
ーチャートである。図6(a)において、12、13、
15および16は図3に示したものと同一である。
説明する。図6(a)はその方法を説明するためのフロ
ーチャートである。図6(a)において、12、13、
15および16は図3に示したものと同一である。
【0037】本発明の第3の方法は図3の14に示す取
り込みデータ編集を図6の33のノイズ除去用ディジタ
ルフィルタ演算に変更したものである。すなわち、本発
明の第3の方法は前述したように、まず周期T毎に複数
回A/D変換し、この複数のA/D変換データを図6の
33に示すノイズ除去用ディジタルフィルタにてフィル
タリングすることを特徴としている。
り込みデータ編集を図6の33のノイズ除去用ディジタ
ルフィルタ演算に変更したものである。すなわち、本発
明の第3の方法は前述したように、まず周期T毎に複数
回A/D変換し、この複数のA/D変換データを図6の
33に示すノイズ除去用ディジタルフィルタにてフィル
タリングすることを特徴としている。
【0038】前述した第1および第2の方法に示したよ
うに、A/D変換データはサンプル/ホールドしている
間は理想的には直流成分のみであるはずであるが、電源
電圧変動、電源に重畳したリップル成分、電波ノイズ等
の外的な要因とA/D変換器の量子化誤差等により、見
かけ上交流成分が重畳したようになる。この交流成分を
除去して直流成分のみを抽出すればよい。
うに、A/D変換データはサンプル/ホールドしている
間は理想的には直流成分のみであるはずであるが、電源
電圧変動、電源に重畳したリップル成分、電波ノイズ等
の外的な要因とA/D変換器の量子化誤差等により、見
かけ上交流成分が重畳したようになる。この交流成分を
除去して直流成分のみを抽出すればよい。
【0039】したがって、図6の33に示す任意に零点
周波数を設定したノイズ除去用ディジタルフィルタにて
前記交流成分を除去するようにする。この零点周波数の
設定方法としては一例として、予め発生する交流成分を
予想して設定する。
周波数を設定したノイズ除去用ディジタルフィルタにて
前記交流成分を除去するようにする。この零点周波数の
設定方法としては一例として、予め発生する交流成分を
予想して設定する。
【0040】以上説明した方法により、電源電圧変動、
電源に重畳したリップル成分、電波ノイズ等の外的な要
因とA/D変換器の量子化誤差等の内的な要因に影響さ
れず、高精度なA/D変換データを得ることができる。
また、本発明はA/D変換出力のノイズ成分の除去を行
なうことのみであるので、この後の演算処理には全く影
響を及ぼさないことは容易に理解できることである。さ
らに、本発明を電力用ディジタル制御・保護装置に適用
しても制御・保護演算には全く影響を及ぼさないことは
明らかである。
電源に重畳したリップル成分、電波ノイズ等の外的な要
因とA/D変換器の量子化誤差等の内的な要因に影響さ
れず、高精度なA/D変換データを得ることができる。
また、本発明はA/D変換出力のノイズ成分の除去を行
なうことのみであるので、この後の演算処理には全く影
響を及ぼさないことは容易に理解できることである。さ
らに、本発明を電力用ディジタル制御・保護装置に適用
しても制御・保護演算には全く影響を及ぼさないことは
明らかである。
【0041】以上のように本発明によれば、A/D変換
器がアナログ信号をサンプルホールドしている間、複数
回にわたりA/D変換し、複数のA/D変換データの中
から不要なデータや不要な成分を除去することにより高
精度なA/D変換データを得ることができる。即ち、高
分解能なA/D変換器の性能を充分に高めることがで
き、また、A/D変換する際にA/D変換誤差の要因と
なる電源変動、誘導ノイズ、電波ノイズの影響を受けな
い高精度で安定な入力信号の抽出ができる。
器がアナログ信号をサンプルホールドしている間、複数
回にわたりA/D変換し、複数のA/D変換データの中
から不要なデータや不要な成分を除去することにより高
精度なA/D変換データを得ることができる。即ち、高
分解能なA/D変換器の性能を充分に高めることがで
き、また、A/D変換する際にA/D変換誤差の要因と
なる電源変動、誘導ノイズ、電波ノイズの影響を受けな
い高精度で安定な入力信号の抽出ができる。
【0042】また、ノイズ低減のための特別な部品、配
置等を考慮しなくてすむのでコスト的にも安価にでき、
さらに本発明を電力用ディジタル制御・保護装置に適用
すれば、広いダイナミックレンジを確保できるため、制
御・保護で異なるフルスケールを同一ハードウェアで共
用でき、装置の大幅な小形化ができる。
置等を考慮しなくてすむのでコスト的にも安価にでき、
さらに本発明を電力用ディジタル制御・保護装置に適用
すれば、広いダイナミックレンジを確保できるため、制
御・保護で異なるフルスケールを同一ハードウェアで共
用でき、装置の大幅な小形化ができる。
【0043】
【発明の効果】以上種々説明してきたように本発明は、
サンプルホールド回路にてアナログ入力信号をホールド
している間に、複数回A/D変換し、この複数の変換デ
ータの平均値を求め、そしてこの平均値をA/D変換デ
ータとするようになしたから、複数のA/D変換データ
の中から不要なデータや不要な成分を除去、それもディ
ジタル信号処理手段の前段で低減させることにより高精
度なA/D変換データを得ることができ、したがってデ
ィジタルフィルタの減衰量の大小に係わらずにA/D変
換したディジタルデータの変換精度を高めることができ
る。
サンプルホールド回路にてアナログ入力信号をホールド
している間に、複数回A/D変換し、この複数の変換デ
ータの平均値を求め、そしてこの平均値をA/D変換デ
ータとするようになしたから、複数のA/D変換データ
の中から不要なデータや不要な成分を除去、それもディ
ジタル信号処理手段の前段で低減させることにより高精
度なA/D変換データを得ることができ、したがってデ
ィジタルフィルタの減衰量の大小に係わらずにA/D変
換したディジタルデータの変換精度を高めることができ
る。
【図1】本発明A/D変換方法の実施例を説明するため
のブロック構成図である。
のブロック構成図である。
【図2】本発明A/D変換方法の動作を示すタイミング
図である。
図である。
【図3】本発明A/D変換方法の実施例の動作を示すフ
ローチャート図である。
ローチャート図である。
【図4】本発明A/D変換方法の実施例の動作を示す説
明図である。
明図である。
【図5】本発明A/D変換方法の別の実施例の動作を示
す説明図である。
す説明図である。
【図6】本発明A/D変換方法の別の実施例の動作を示
すフローチャート図である。
すフローチャート図である。
AF…折返し誤差防止用アナログフィルタ、S/H…サ
ンプル/ホールド回路、MPX…マプチプレクサ、A/
D…アナログディジタル変換器、BM…バッファメモ
リ、CPU…マイクロプロセッサ。
ンプル/ホールド回路、MPX…マプチプレクサ、A/
D…アナログディジタル変換器、BM…バッファメモ
リ、CPU…マイクロプロセッサ。
Claims (10)
- 【請求項1】 アナログ信号をサンプリングしてディジ
タルデータに変換し、この変換されたディジタルデータ
を予め定められた処理手順に従い演算処理をするディジ
タル演算処理装置において、 前記装置に、サンプリングしたデータを複数回A/D変
換する手段と、該A/D変換手段により複数回変換され
たデータを記憶するメモリ手段と、該メモリ手段に記憶
されたデータに対しディジタル信号処理を施すディジタ
ル信号処理手段とを設けたことを特徴とするディジタル
演算処理装置。 - 【請求項2】 アナログ信号をサンプリングしてディジ
タルデータに変換し、この変換されたディジタルデータ
を予め定められた処理手順に従い演算処理をするディジ
タル演算処理装置を備えたA/D変換装置において、 前記ディジタル演算処理装置に、サンプリングしたデー
タを複数回A/D変換する変換手段と、該変換手段によ
り複数回変換されたデータを記憶するメモリ手段と、該
メモリ手段に記憶されたデータに対しディジタル信号処
理を施すディジタル信号処理手段とを設けるようにした
ことを特徴とするA/D変換装置。 - 【請求項3】 アナログ信号をサンプリングしてディジ
タルデータに変換し、この変換されたディジタルデータ
を予め定められた処理手順に従い演算処理をするディジ
タル演算処理装置を備えたA/D変換装置において、 前記ディジタル演算処理装置に、サンプリングしたデー
タを複数回A/D変換する変換手段と、該変換手段によ
り複数回A/D変換したデータに対し、複数回A/D変
換したデータに重畳した交流成分を除去するディジタル
フィルタ手段とを設けたことを特徴とするA/D変換装
置。 - 【請求項4】 アナログ信号をサンプリングしてディジ
タルデータに変換し、この変換されたディジタルデータ
を予め定められた処理手順に従い演算処理をするディジ
タル演算処理装置を備えたA/D変換装置において、 前記ディジタル演算処理装置に、サンプリングしたデー
タを複数回A/D変換する変換手段と、この変換手段に
よりA/D変換された複数のデータの最大値及び最小値
のデータを削除し平均処理を行う処理手段とを設けたこ
とを特徴とするA/D変換装置。 - 【請求項5】 アナログ信号をサンプリングしてディジ
タルデータに変換し、このディジタルデータを予め定め
られた処理手順に従い演算処理するようになしたA/D
変換方法において、 前記サンプリングしたデータを複数回A/D変換し、か
つこのA/D変換した複数のデータに対して平均処理を
施すようにしたことを特徴とするA/D変換方法。 - 【請求項6】 アナログ信号をサンプリングしてディジ
タルデータに変換し、このディジタルデータを予め定め
られた処理手順に従い演算処理するようになしたA/D
変換方法において、 前記サンプリングしたデータを複数回A/D変換すると
ともに、このA/D変換した複数のデータの最大値及び
最小値のデータを削除するようになし、平均処理するよ
うにしたことを特徴とするA/D変換方法。 - 【請求項7】 アナログ信号をサンプリングしてディジ
タルデータに変換し、このディジタルデータを予め定め
られた処理手順に従い演算処理するようになしたA/D
変換方法において、 前記サンプリングしたデータを複数回A/D変換すると
ともに、このディジタルデータをA/D変換した順序に
応じて重み付けして平均処理するようにしたことを特徴
とするA/D変換方法。 - 【請求項8】 アナログ信号をサンプリングしてディジ
タルデータに変換し、このディジタルデータを予め定め
られた処理手順に従い演算処理するようになしたA/D
変換方法において、 前記サンプリングしたデータを複数回A/D変換し、次
いでこの複数回A/D変換したデータに対して、データ
に重畳した交流成分の除去を行うようにしたことを特徴
とするA/D変換方法。 - 【請求項9】 アナログ信号をサンプリングしてディジ
タルデータに変換し、このディジタルデータを予め定め
られた処理手順に従い演算処理するようになしたA/D
変換方法において、 前記サンプリングしたデータを複数回A/D変換すると
ともに、この複数回A/D変換したデータに対して、デ
ィジタルフィルタ手段を介してデータに重畳した交流成
分を除去するようにしたことを特徴とするA/D変換方
法。 - 【請求項10】 アナログ信号をサンプリングしてサン
プルホールド回路にてホールドし、次いでディジタルデ
ータに変換するとともに、このディジタルデータを予め
定められた処理手順に従い演算処理をするようになした
A/D変換方法において、 前記サンプルホールド回路にてアナログ入力信号をホー
ルドしている間に、複数回A/D変換し、この複数の変
換データの平均値を求め、そしてこの平均値をA/D変
換データとするようにしたことを特徴とするA/D変換
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10246494A JP3272865B2 (ja) | 1994-05-17 | 1994-05-17 | 電力系統ディジタル保護制御装置のa/d変換方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10246494A JP3272865B2 (ja) | 1994-05-17 | 1994-05-17 | 電力系統ディジタル保護制御装置のa/d変換方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07312551A true JPH07312551A (ja) | 1995-11-28 |
JP3272865B2 JP3272865B2 (ja) | 2002-04-08 |
Family
ID=14328185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10246494A Expired - Fee Related JP3272865B2 (ja) | 1994-05-17 | 1994-05-17 | 電力系統ディジタル保護制御装置のa/d変換方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3272865B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005112267A1 (ja) * | 2004-05-19 | 2005-11-24 | Mitsubishi Denki Kabushiki Kaisha | 信号処理装置 |
JP2006184192A (ja) * | 2004-12-28 | 2006-07-13 | Shimadzu Corp | 電子天びん |
US7932846B2 (en) | 2008-10-29 | 2011-04-26 | Kabushiki Kaisha Toshiba | A/D converter and random-noise reducing method for A/D converters |
JP2015192218A (ja) * | 2014-03-27 | 2015-11-02 | 旭化成エレクトロニクス株式会社 | アナログ信号回路 |
JP2015192217A (ja) * | 2014-03-27 | 2015-11-02 | 旭化成エレクトロニクス株式会社 | アナログ信号回路 |
DE102015102050B4 (de) * | 2014-02-14 | 2021-06-10 | Infineon Technologies Ag | Analog-digital-umwandlung |
-
1994
- 1994-05-17 JP JP10246494A patent/JP3272865B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005112267A1 (ja) * | 2004-05-19 | 2005-11-24 | Mitsubishi Denki Kabushiki Kaisha | 信号処理装置 |
US7656334B2 (en) | 2004-05-19 | 2010-02-02 | Mitsubishi Denki Kabushiki Kaisha | Signal processor |
JP2006184192A (ja) * | 2004-12-28 | 2006-07-13 | Shimadzu Corp | 電子天びん |
US7932846B2 (en) | 2008-10-29 | 2011-04-26 | Kabushiki Kaisha Toshiba | A/D converter and random-noise reducing method for A/D converters |
DE102015102050B4 (de) * | 2014-02-14 | 2021-06-10 | Infineon Technologies Ag | Analog-digital-umwandlung |
JP2015192218A (ja) * | 2014-03-27 | 2015-11-02 | 旭化成エレクトロニクス株式会社 | アナログ信号回路 |
JP2015192217A (ja) * | 2014-03-27 | 2015-11-02 | 旭化成エレクトロニクス株式会社 | アナログ信号回路 |
Also Published As
Publication number | Publication date |
---|---|
JP3272865B2 (ja) | 2002-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7551114B2 (en) | Reducing power consumption in the early stages of a pipeline sub-ADC used in a time-interleaved ADC | |
JP3272865B2 (ja) | 電力系統ディジタル保護制御装置のa/d変換方法 | |
US5412386A (en) | Arrangement for converting a plurality of electrical analog measurement signals that are applied simultaneously to its input terminals into a corresponding plurality of digital signals, using an antialiasing filter on the inputs | |
JPH0653779A (ja) | 交流信号中の直流信号抽出方法および同直流信号の除去方法 | |
JP3674156B2 (ja) | ディジタルリレーのアナログ監視及び自動調整方式 | |
JPH0690172A (ja) | アナログデジタル変換回路装置およびアナログデジタル変換方法 | |
JPS5714755A (en) | Method of reducing effect due to quantization error of digital processing locator | |
JP2652184B2 (ja) | ディジタル保護継電器 | |
JPH088744A (ja) | A/d変換方式 | |
JPH0645936A (ja) | アナログ・デジタル変換方式 | |
JP3500856B2 (ja) | ディジタル型保護継電装置 | |
JPH0894681A (ja) | 周波数スペクトル分析装置 | |
JPH0620239Y2 (ja) | デ−タ処理装置 | |
JP3467392B2 (ja) | プログラマブルコントローラ | |
JPH04225169A (ja) | 電流検出装置 | |
JPS60197016A (ja) | アナログ・デジタル変換回路装置 | |
JP2015154662A (ja) | ディジタル形保護リレー | |
JP3895235B2 (ja) | クロック生成方法及び回路並びにa/d変換方法及び装置 | |
JPH0121361Y2 (ja) | ||
JP2966252B2 (ja) | ディジタル保護継電器 | |
JPH07336238A (ja) | シリアルデータのパラレル変換回路 | |
SU1599878A1 (ru) | Цифроаналогова система сбора и обработки информации | |
JP2997609B2 (ja) | 自動調整機能を有するデジタル形保護継電器 | |
JPH0638352A (ja) | ディジタル形保護継電器とアナログ−ディジタル変換器 | |
JPS61122741A (ja) | デ−タアクイジシヨンシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |