JPH07287046A - Ic特性測定方法 - Google Patents

Ic特性測定方法

Info

Publication number
JPH07287046A
JPH07287046A JP6106032A JP10603294A JPH07287046A JP H07287046 A JPH07287046 A JP H07287046A JP 6106032 A JP6106032 A JP 6106032A JP 10603294 A JP10603294 A JP 10603294A JP H07287046 A JPH07287046 A JP H07287046A
Authority
JP
Japan
Prior art keywords
under test
device under
measurement
pusher
measuring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6106032A
Other languages
English (en)
Inventor
Takashi Saito
隆 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP6106032A priority Critical patent/JPH07287046A/ja
Publication of JPH07287046A publication Critical patent/JPH07287046A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【目的】 IC特性測定での効率アップを可能としたI
C特性測定方法を提供する。 【構成】 複数のIC測定用ソケットにそれぞれ被測定
デバイスを供給してプッシャーを作動させる(S1〜S
2)。次いで、被測定デバイスに対する絶縁導通チェッ
クを行って絶縁導通不良の被測定デバイスが有るか否か
を判定する(S3〜S4)。ここで、絶縁導通不良と判
定された被測定デバイスが有る場合はその被測定デバイ
スに対応したプッシャーを再作動させ(S9)、その
後、被測定デバイスに対する機能テストに移行する(S
5)。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、複数の被測定デバイス
を同時に測定する機能を備えたIC特性測定装置を用い
て、被測定デバイスであるIC(半導体集積回路)の特
性測定を行う方法に関するものである。
【0002】
【従来の技術】一般に、一連の組立工程を終えて製品化
されたICに対しては、デバイス評価としての特性測定
が行われる。そして、IC特性測定用の装置としては、
同時に2個以上の被測定デバイスを評価する、いわゆる
同時測定機能(並列測定機能とも呼ばれる)を備えたも
のがある。これは、複数のIC測定用ソケットに対して
プッシャーの作動により被測定デバイスを押し付け、こ
れによってIC測定用ソケットの測定子と被測定デバイ
スの外部リードとをそれぞれ接触させて特性測定を行う
ものである
【0003】
【発明が解決しようとする課題】ところで、この種のI
C特性測定装置においては、プッシャーの作動により被
測定デバイスをIC測定用ソケットに押し付けた際に、
IC測定用ソケットに対する被測定デバイスのメカニカ
ルな位置決め精度や両者の接続部分への異物(塵埃等)
付着などに起因して、被測定デバイスが良品であるにも
かかわらず、IC測定用ソケットの測定子と被測定デバ
イスの外部リードとの間に良好な接続状態が得られず、
導通絶縁チェック時に不良と判定(誤認)される場合が
あった。そうした場合、従来のIC特性測定方法では、
不良と判定された被測定デバイスを除いて機能テストを
行ったり、特性測定終了後に、絶縁導通不良と判定され
た被測定デバイスを再度、IC特性測定装置に投入して
対応していた。このため、同時測定での稼働率が低下す
るだけでなく、再測定のための余計な工数がかかってい
た。
【0004】本発明は、上記問題を解決するためになさ
れたもので、IC特性測定での効率アップを図ることを
目的とする。
【0005】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたもので、複数のIC測定用ソケッ
トにプッシャーの作動によって被測定デバイスを押し付
け、IC測定用ソケットの測定子と被測定デバイスの外
部リードとをそれぞれ接触させて特性測定を行うIC特
性測定装置において、複数のIC測定用ソケットにそれ
ぞれ被測定デバイスを供給してプッシャーを作動させた
のち、被測定デバイスに対する絶縁導通チェックを行っ
て絶縁導通不良の被測定デバイスが有るか否かを判定す
る。このとき、絶縁導通不良と判定された被測定デバイ
スが有る場合はその被測定デバイスに対応したプッシャ
ーを再作動させ、その後、被測定デバイスに対する機能
テストに移行するといった測定手順を採っている。
【0006】
【作用】本発明のIC特性測定方法においては、絶縁導
通チェック時に不良と判定された被測定デバイスに対応
してプッシャーを再作動させることにより、IC測定用
ソケットに対する被測定デバイスの位置決め精度や接続
部分への異物付着などに起因した接続ミスが解消され
る。
【0007】
【実施例】以下、本発明の好適な実施例について図面を
参照しながら詳細に説明する。図1は同時測定機能(並
列測定機能)を備えたIC特性測定装置の構成例を示す
概略図である。図1において、1はマガジン、2はディ
ストリビュータ、3はストレージトラック、4はトラン
スファ、5はIC測定用ソケット、6はテストヘッド、
7はプッシャー、8はICテスタである。一つのマガジ
ン1内には、被測定デバイスであるIC(半導体集積回
路)9が規定個数ずつ収納されるようになっており、こ
のマガジン1から一個ずつIC9がディストリビュータ
2によって個々のストレージトラック3に分配される。
また、ストレージトラック3に取り込まれたIC9はト
ランスファ4を介してそれぞれIC測定用ソケット5に
供給され、そこでプッシャー7の作動によりIC測定用
ソケット5に押し付けられる。テストヘッド6は、被測
定デバイスに印加する試料用電源やタイミングジェネレ
ータ出力、パターンジェネレータ出力部、さらにはデバ
イス出力を取り込むための入力部を備えたもので、これ
はICテスタ8に電気的に接続されている。ちなみに、
高温測定時や低温測定時など、IC9に温度変化を与え
る必要がある場合は、IC9をストレージトラック3に
分配し終えた時点で、所定の温度条件が得られるまで待
機することになる。
【0008】続いて、本発明に係わるIC特性測定方法
について図2のフローチャートを参照しながら説明す
る。先ず、ステップS1では、ディストリビュータ2に
よってストレージトラック3に分配されたIC9が規定
個数(図例の場合は8個)分だけトランスファ4を介し
てIC測定用ソケット5にそれぞれ供給される。次い
で、ステップS2では、全てのプッシャー9を一斉に作
動させて、個々のIC9をIC測定用ソケット5に押し
付ける。これにより、被測定デバイスであるIC9の外
部リード(不図示)がIC測定用ソケット5側の測定子
(不図示)に接続することになる。
【0009】続いて、ステップS3では、IC測定用ソ
ケット5に装着されたIC9に対して絶縁導通(オープ
ン・ショート)チェックを行い、さらにステップS4で
は、絶縁導通チェックを行った結果において絶縁導通不
良のIC9が有るか否かを判定する。ここで、絶縁導通
チェックを行ったIC9が全て良品と判定された場合は
そのままステップS5に進み、一個でも絶縁導通不良と
判定されたIC9が有る場合はステップS6に移行す
る。
【0010】ステップS6では、例えば装置制御系のカ
ウンタで計数される不良判定回数(ステップS4で不良
IC有りと判定した回数)Aを1インクリメント(+
1)する。同時測定開始時には不良判定回数Aが0(ゼ
ロ)に設定されているため、このステップS6では不良
判定回数Aが1となる。次に、ステップS7では、不良
判定回数Aが規定回数Bに達したか否かを判定する。こ
こで、「規定回数B」とは、予めオペレータによって設
定される回数値であり、この回数値は、同時測定可能な
IC個数や機能テストの所要時間、さらにはメカニカル
なIC9の位置決め精度や接続部分への異物付着に伴う
接続ミスの発生頻度等を考慮して適宜設定される。本実
施例では、規定回数Bが2回に設定されている場合につ
いて述べる。
【0011】ステップS7においては、不良検出回数A
(=1)が規定回数B(=2)に達していないためステ
ップS8に進み、そこで不良ICの位置情報をホールド
する。すなわち、ステップS8では、上記ステップS4
で絶縁導通不良と判定されたIC9がいずれのIC測定
用ソケット5に装着されているかを例えば装置制御系の
メモリに位置情報として記憶する。
【0012】続いて、ステップS9では、先にホールド
した位置情報に基づいて、絶縁導通不良と判定されたI
C9に対応するプッシャー7を再作動させる。これによ
り、絶縁導通不良と判定されたIC9は一旦、プッシャ
ー7による押圧状態から解放されたのち、再びプッシャ
ー7によってIC測定用ソケット5に押し付けられる。
本発明者の実験結果によると、もともと良品であるにも
かかわらず、IC測定用ソケット5に対するメカニカル
な位置決め精度や接続部分への異物付着によって絶縁導
通不良と判定されたIC9の場合、プッシャー7の再作
動によって、そのほとんどがIC測定用ソケット5に良
好にコンタクトされることが証明されている。
【0013】その後、ステップS9からステップS3に
戻り、上記同様の動作が繰り返される。そして、これに
続くステップS4では、はじめに絶縁導通不良と判定さ
れたIC9が、その後のプッシャー7の再作動によって
IC測定用ソケット5に良好に接続された場合は不良I
C無しと判定され、そのままステップS5に進む。
【0014】これに対して、もともと不良品であるため
に絶縁導通不良と判定されたIC9の場合は、プッシャ
ー7を再作動させても何ら効果がないため、ステップS
4では再び不良IC有りと判定され、ステップS6に移
行する。その後、ステップS6では不良判定回数Aが1
インクリメントされ、この時点で不良判定回数Aは2と
なる。したがって、次のステップS7では、不良判定回
数A(=2)が規定回数B(=2)に達したと判定して
ステップS10に移行し、そこで不良判定回数Aをゼロ
リセット(A→0)したのち、ステップS5に進む。
【0015】ステップS5では、被測定デバイスである
IC9に対して種々の機能テストを行い、最後のステッ
プS6ではIC特性測定の結果に基づいて良品・不良品
の分類を行う。以降は、ストレージトラック3からIC
測定用ソケット5に規定個数のIC9が順次供給され、
上記同様の手順にしたがってIC9の特性測定が行われ
る。
【0016】なお、上記実施例においては、ステップS
7での規定回数Bを2回に設定してプッシャー7の再作
動を1回だけ行うようにしたが、その理由としては、プ
ッシャー7の再作動によってIC測定用ソケット5とI
C9との接触ミスが解消される確率がきわめて高いため
である。しかしながら、本発明は上記回数に限定される
ものではなく、先にも述べたように同時測定可能なIC
個数や機能テストの所要時間、さらにはメカニカルな被
測定デバイスの位置決め精度や接続部分への異物付着に
伴う接続ミスの発生頻度等を考慮して、プッシャー7の
再作動回数を2回以上に設定してもよい。ちなみに、プ
ッシャー7の再作動回数を2回以上に設定した場合で
も、プッシャー7の作動時間がステップS5における機
能テストの所要時間に比較して微々たるものであること
を考慮すれば、特にIC特性測定での効率アップを阻害
するものではない。
【0017】
【発明の効果】以上、説明したように本発明のIC特性
測定方法によれば、被測定デバイスに対する絶縁導通チ
ェックを行って絶縁導通不良の被測定デバイスが有るか
否かを判定し、絶縁導通不良と判定された被測定デバイ
スが有る場合はその被測定デバイスに対応したプッシャ
ーを再作動させることにより、IC測定用ソケットに対
する被測定デバイスの位置決め精度や接続部分への異物
付着等に起因した接続ミスが解消され、被測定デバイス
が良品であるにもかかわらず、IC測定用ソケットの測
定子と被測定デバイスの外部リードとの間に良好な接続
状態が得られなかった被測定デバイスについてはそのほ
どんどが良品と判定されるようになる。その結果、上記
接続ミスに伴う機能テスト時の稼働率低下を防止できる
とともに、IC測定用ソケットに対する被測定デバイス
の接続ミスが激減し、その分だけ再測定のための余計な
手間を省くことができるため、IC特性測定での効率ア
ップが図られる。
【図面の簡単な説明】
【図1】IC特性測定装置の構成例を示す概略図であ
る。
【図2】本発明に係わるIC特性測定方法の一実施例を
示すフローチャートである。
【符号の説明】
5 IC測定用ソケット 7 プッシャー 9 IC

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 複数のIC測定用ソケットにプッシャー
    の作動によって被測定デバイスを押し付け、前記IC測
    定用ソケットの測定子と前記被測定デバイスの外部リー
    ドとをそれぞれ接触させて特性測定を行うIC特性測定
    装置において、 先ず、前記複数のIC測定用ソケットにそれぞれ被測定
    デバイスを供給して前記プッシャーを作動させ、 次いで、被測定デバイスに対する絶縁導通チェックを行
    って絶縁導通不良の被測定デバイスが有るか否かを判定
    し、 前記絶縁導通不良と判定された被測定デバイスが有る場
    合はその被測定デバイスに対応したプッシャーを再作動
    させ、 続いて、被測定デバイスに対する機能テストに移行する
    ことを特徴とするIC特性測定方法。
JP6106032A 1994-04-20 1994-04-20 Ic特性測定方法 Pending JPH07287046A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6106032A JPH07287046A (ja) 1994-04-20 1994-04-20 Ic特性測定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6106032A JPH07287046A (ja) 1994-04-20 1994-04-20 Ic特性測定方法

Publications (1)

Publication Number Publication Date
JPH07287046A true JPH07287046A (ja) 1995-10-31

Family

ID=14423303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6106032A Pending JPH07287046A (ja) 1994-04-20 1994-04-20 Ic特性測定方法

Country Status (1)

Country Link
JP (1) JPH07287046A (ja)

Similar Documents

Publication Publication Date Title
US5589765A (en) Method for final testing of semiconductor devices
KR20040089897A (ko) 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의전기적 검사방법
JPS60142532A (ja) 故障セルの電気的診断方法
WO2007113968A1 (ja) 半導体集積回路の検査方法および情報記録媒体
US5537331A (en) Method of testing devices to be measured and testing system therefor
JPH07176575A (ja) 半導体装置の検査方法及び検査装置
US5940413A (en) Method for detecting operational errors in a tester for semiconductor devices
JPH07287046A (ja) Ic特性測定方法
JP2002107417A (ja) 半導体集積回路の試験装置及びその管理方法
JP4030031B2 (ja) 電子部品の検査方法
US20010027547A1 (en) Automated system for estimating ring oscillator reliability and testing AC response and method of operation thereof
JPH0252446A (ja) 集積回路の試験装置
US6114181A (en) Pre burn-in thermal bump card attach simulation to enhance reliability
JPH10170585A (ja) 回路基板検査方法
JPS6111465B2 (ja)
US7141995B2 (en) Semiconductor manufacturing device and semiconductor manufacturing method
JPH09181134A (ja) 半導体集積回路装置の検査装置および方法
JP2002131372A (ja) 半導体デバイスの検査方法及び検査装置
JP4062424B2 (ja) メモリテストシステム及びメモリテスト方法
JP2822738B2 (ja) 半導体icの検査方法
JP2002340979A (ja) 測定装置の運転方法
KR0177987B1 (ko) 복수 개의 반도체 칩 테스트 방법
JP2005010088A (ja) 半導体装置の試験方法
JP2003279617A (ja) Icチップのテスト方法及びそのテスト装置
JPS6218037Y2 (ja)