JPH0728031A - 液晶ディスプレイの駆動装置 - Google Patents
液晶ディスプレイの駆動装置Info
- Publication number
- JPH0728031A JPH0728031A JP5174097A JP17409793A JPH0728031A JP H0728031 A JPH0728031 A JP H0728031A JP 5174097 A JP5174097 A JP 5174097A JP 17409793 A JP17409793 A JP 17409793A JP H0728031 A JPH0728031 A JP H0728031A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output
- time
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】 ディスプレイの画面規模が大きくなったとし
ても、フレーム周波数を変えたり、分割抵抗やＩＣを外
付けしたりする必要性がなく、画面規模の異なる殆どの
ディスプレイに適用可能な液晶デイスプレイの駆動装置
を得る。 【構成】 複数の低抵抗が直列接続された第１の分圧回
路、複数の高抵抗が直列接続され、第１の分圧回路と等
しい電圧を、等しい比で分圧して共通の端子に出力する
第２の分圧回路、及び各抵抗に直列に接続されたスイッ
チング素子を有し、このスイッチング素子を選択接続す
ることによって、分圧された電圧の出力状態を第１及び
第２の分圧回路間で切換えることが可能な分割抵抗回路
と、第１及び第２の分圧回路のうち、少なくとも第１の
分圧回路の電圧出力時間を変更設定することのできる時
間設定手段と、時間設定手段の設定時間が経過するまで
第１の分圧回路を介して電圧が出力され、時間設定手段
の設定時間が経過した後は第２の分圧回路を介して電圧
が出力されるようにスイッチング素子を選択接続する回
路選択手段とを備える。
ても、フレーム周波数を変えたり、分割抵抗やＩＣを外
付けしたりする必要性がなく、画面規模の異なる殆どの
ディスプレイに適用可能な液晶デイスプレイの駆動装置
を得る。 【構成】 複数の低抵抗が直列接続された第１の分圧回
路、複数の高抵抗が直列接続され、第１の分圧回路と等
しい電圧を、等しい比で分圧して共通の端子に出力する
第２の分圧回路、及び各抵抗に直列に接続されたスイッ
チング素子を有し、このスイッチング素子を選択接続す
ることによって、分圧された電圧の出力状態を第１及び
第２の分圧回路間で切換えることが可能な分割抵抗回路
と、第１及び第２の分圧回路のうち、少なくとも第１の
分圧回路の電圧出力時間を変更設定することのできる時
間設定手段と、時間設定手段の設定時間が経過するまで
第１の分圧回路を介して電圧が出力され、時間設定手段
の設定時間が経過した後は第２の分圧回路を介して電圧
が出力されるようにスイッチング素子を選択接続する回
路選択手段とを備える。
Description
【０００１】
【産業上の利用分野】本発明は、液晶ディスプレイの駆
動装置に関する。
動装置に関する。
【０００２】
【従来の技術】一般に、液晶ディスプレイは、フレーム
周波数に対応して極性が反転し、かつ、フレーム同期信
号が出力される期間を複数に分割した区間毎に、大きさ
が順次変化する電圧を出力すると共に、複数に分割され
た各区間の初めに抵抗値の小さい抵抗器（以下、低抵抗
という）を介して出力し、続いて、抵抗値の大きい抵抗
器（以下、高抵抗という）を介して出力する駆動装置を
備えている。
周波数に対応して極性が反転し、かつ、フレーム同期信
号が出力される期間を複数に分割した区間毎に、大きさ
が順次変化する電圧を出力すると共に、複数に分割され
た各区間の初めに抵抗値の小さい抵抗器（以下、低抵抗
という）を介して出力し、続いて、抵抗値の大きい抵抗
器（以下、高抵抗という）を介して出力する駆動装置を
備えている。
【０００３】この場合、分割された各周期の初めに低抵
抗を介して電圧を印加することにより多目の電流で液晶
ディスプレイを早期に充電し、続いて高抵抗を介して電
圧を印加することにより電流を少な目にして消費電流を
抑制している。
抗を介して電圧を印加することにより多目の電流で液晶
ディスプレイを早期に充電し、続いて高抵抗を介して電
圧を印加することにより電流を少な目にして消費電流を
抑制している。
【０００４】
【発明が解決しようとする課題】上述した従来の液晶デ
ィスプレイの駆動装置は、低抵抗を介して駆動電圧を出
力する期間と、高抵抗を介して駆動電圧を出力する期間
との比が固定であった。このため、大型の液晶ディスプ
レイを駆動する場合にはフレーム周波数を低くするか、
あるいは、十分な駆動電流を確保するための分割抵抗を
外付けしたり、駆動能力の高いＩＣを外付けしたりしな
ければならなかった。
ィスプレイの駆動装置は、低抵抗を介して駆動電圧を出
力する期間と、高抵抗を介して駆動電圧を出力する期間
との比が固定であった。このため、大型の液晶ディスプ
レイを駆動する場合にはフレーム周波数を低くするか、
あるいは、十分な駆動電流を確保するための分割抵抗を
外付けしたり、駆動能力の高いＩＣを外付けしたりしな
ければならなかった。
【０００５】この場合、フレーム周波数の低減は画面の
ちらつきを招き、分割抵抗又はＩＣの外付けは実装面積
を増大させると共に、コストを高騰させるという問題が
あった。
ちらつきを招き、分割抵抗又はＩＣの外付けは実装面積
を増大させると共に、コストを高騰させるという問題が
あった。
【０００６】本発明は、上記の問題点を解決するために
なされたもので、ディスプレイの画面規模が大きくなっ
たとしても、フレーム周波数を変えたり、分割抵抗やＩ
Ｃを外付けしたりする必要性がなく、画面規模の異なる
殆どのディスプレイに適用可能な液晶デイスプレイの駆
動装置を得ることを目的とする。
なされたもので、ディスプレイの画面規模が大きくなっ
たとしても、フレーム周波数を変えたり、分割抵抗やＩ
Ｃを外付けしたりする必要性がなく、画面規模の異なる
殆どのディスプレイに適用可能な液晶デイスプレイの駆
動装置を得ることを目的とする。
【０００７】
【課題を解決するための手段】本発明は、複数の低抵抗
が直列接続された第１の分圧回路、複数の高抵抗が直列
接続され、第１の分圧回路と等しい電圧を、等しい比で
分圧して共通の端子に出力する第２の分圧回路、及び各
抵抗に直列に接続されたスイッチング素子を有し、この
スイッチング素子を選択接続することによって、分圧さ
れた電圧の出力状態を第１及び第２の分圧回路間で切換
えることが可能な分割抵抗回路と、第１及び第２の分圧
回路のうち、少なくとも第１の分圧回路の電圧出力時間
を変更設定することのできる時間設定手段と、時間設定
手段の設定時間が経過するまで第１の分圧回路を介して
電圧が出力され、時間設定手段の設定時間が経過した後
は第２の分圧回路を介して電圧が出力されるようにスイ
ッチング素子を選択接続する回路選択手段と、を備えた
ものである。
が直列接続された第１の分圧回路、複数の高抵抗が直列
接続され、第１の分圧回路と等しい電圧を、等しい比で
分圧して共通の端子に出力する第２の分圧回路、及び各
抵抗に直列に接続されたスイッチング素子を有し、この
スイッチング素子を選択接続することによって、分圧さ
れた電圧の出力状態を第１及び第２の分圧回路間で切換
えることが可能な分割抵抗回路と、第１及び第２の分圧
回路のうち、少なくとも第１の分圧回路の電圧出力時間
を変更設定することのできる時間設定手段と、時間設定
手段の設定時間が経過するまで第１の分圧回路を介して
電圧が出力され、時間設定手段の設定時間が経過した後
は第２の分圧回路を介して電圧が出力されるようにスイ
ッチング素子を選択接続する回路選択手段と、を備えた
ものである。
【０００８】
【作用】この発明においては、時間設定手段を変更設定
すれば、その設定時間が経過するまで低抵抗でなる第１
の分圧回路を介して電圧が出力され、この設定時間が経
過した後は高抵抗でなる第２の分圧回路を介して電圧が
出力されるようにスイッチング素子を選択接続するの
で、ディスプレイの画面規模が大きくてもフレーム周波
数を変えたり、分割抵抗やＩＣを外付けしたりする必要
性がなくなるため、画面規模の異なる殆どのディスプレ
イに適用することができる。
すれば、その設定時間が経過するまで低抵抗でなる第１
の分圧回路を介して電圧が出力され、この設定時間が経
過した後は高抵抗でなる第２の分圧回路を介して電圧が
出力されるようにスイッチング素子を選択接続するの
で、ディスプレイの画面規模が大きくてもフレーム周波
数を変えたり、分割抵抗やＩＣを外付けしたりする必要
性がなくなるため、画面規模の異なる殆どのディスプレ
イに適用することができる。
【０００９】
【実施例】以下、本発明を図面に示す実施例によって詳
細に説明する。図１は本発明の一実施例の概略構成を示
すブロック図である。図１において、低抵抗を介して電
圧が出力される時間を任意に設定することのできる低抵
抗選択時間設定部１と、高抵抗を介して電圧が出力され
る時間を任意に設定することのできる高抵抗選択時間設
定部２とが回路選択部３に接続されている。回路選択部
３は図示省略の同期信号を入力し、この同期信号の立上
がりから低抵抗選択時間設定部１に設定された時間が経
過するまで低抵抗選択信号ＳL を「Ｈ」にし、高抵抗選
択信号ＳH を「Ｌ」にする一方、設定された時間が経過
した瞬間から高抵抗選択時間設定部２に設定された時間
が経過するか、あるいは、次の同期信号が入力されるか
のいずれか早いタイミングまで、低抵抗選択信号ＳL を
「Ｌ」にし、高抵抗選択信号ＳH を「Ｈ」にするもので
ある。分割抵抗回路４は低抵抗でなる分圧回路、高抵抗
でなる分圧回路及び各抵抗に直列に接続されたスイッチ
ング素子を有し、このスイッチング素子を選択接続する
ことによって、値が互いに異なる電圧を出力すると共
に、その出力状態を低抵抗分圧回路から高抵抗分圧回路
に切り換えるようになっている。出力切替部５は同期信
号が入力される毎に大きさが変化し、フレーム周波数に
対応する周期毎にその極性が反転した電圧が出力される
ように分割抵抗回路４の出力を切替えるものである。
細に説明する。図１は本発明の一実施例の概略構成を示
すブロック図である。図１において、低抵抗を介して電
圧が出力される時間を任意に設定することのできる低抵
抗選択時間設定部１と、高抵抗を介して電圧が出力され
る時間を任意に設定することのできる高抵抗選択時間設
定部２とが回路選択部３に接続されている。回路選択部
３は図示省略の同期信号を入力し、この同期信号の立上
がりから低抵抗選択時間設定部１に設定された時間が経
過するまで低抵抗選択信号ＳL を「Ｈ」にし、高抵抗選
択信号ＳH を「Ｌ」にする一方、設定された時間が経過
した瞬間から高抵抗選択時間設定部２に設定された時間
が経過するか、あるいは、次の同期信号が入力されるか
のいずれか早いタイミングまで、低抵抗選択信号ＳL を
「Ｌ」にし、高抵抗選択信号ＳH を「Ｈ」にするもので
ある。分割抵抗回路４は低抵抗でなる分圧回路、高抵抗
でなる分圧回路及び各抵抗に直列に接続されたスイッチ
ング素子を有し、このスイッチング素子を選択接続する
ことによって、値が互いに異なる電圧を出力すると共
に、その出力状態を低抵抗分圧回路から高抵抗分圧回路
に切り換えるようになっている。出力切替部５は同期信
号が入力される毎に大きさが変化し、フレーム周波数に
対応する周期毎にその極性が反転した電圧が出力される
ように分割抵抗回路４の出力を切替えるものである。
【００１０】図２は回路選択部３の詳細な構成を示す回
路図である。ここで、プリセット型のカウンタ31は前述
の低抵抗選択時間設定部１の設定値によってプリセット
され、クロックＣＬＫを計数した計数値がこのプリセッ
ト値になるまで出力端子Ｑを「Ｌ」に保持し、プリセッ
ト値に到達してからリセットされるまで出力端子Ｑを
「Ｈ」に保持するもので、同様に、プリセット型のカウ
ンタ32は前述の高抵抗選択時間設定部２の設定値によっ
てプリセットされ、クロックＣＬＫを計数した計数値が
このプリセット値になるまで出力端子Ｑを「Ｌ」に保持
し、プリセット値に到達してからリセットされるまで出
力端子Ｑを「Ｈ」に保持するものである。ＲＳフリップ
・フロップ33はセット端子Ｓに同期信号Ａを、リセット
端子Ｒにカウンタ31の出力端子の信号をそれぞれ入力
し、もう一つのＲＳフリップ・フロップ34はセット端子
Ｓにカウンタ31の出力端子Ｑの信号を、リセット端子Ｒ
に後述するＯＲゲート36の出力信号をそれぞれ入力する
ようになっている。また、ＯＲゲート35は同期信号Ａを
一方入力、ＲＳフリップ・フロップ34の出力端子Ｑの信
号を他方入力とし、その出力をカウンタ31のリセット端
子Ｒに加え、もう一つのＯＲゲート36は同期信号Ａを一
方入力、カウンタ32の出力端子Ｑの信号を他方入力と
し、その出力をＲＳフリップ・フロップ34のリセット端
子Ｒに加える構成になっている。なお、カウンタ32のリ
セット端子ＲにはＲＳフリップ・フロップ33の出力端子
Ｑの信号が加えられる。
路図である。ここで、プリセット型のカウンタ31は前述
の低抵抗選択時間設定部１の設定値によってプリセット
され、クロックＣＬＫを計数した計数値がこのプリセッ
ト値になるまで出力端子Ｑを「Ｌ」に保持し、プリセッ
ト値に到達してからリセットされるまで出力端子Ｑを
「Ｈ」に保持するもので、同様に、プリセット型のカウ
ンタ32は前述の高抵抗選択時間設定部２の設定値によっ
てプリセットされ、クロックＣＬＫを計数した計数値が
このプリセット値になるまで出力端子Ｑを「Ｌ」に保持
し、プリセット値に到達してからリセットされるまで出
力端子Ｑを「Ｈ」に保持するものである。ＲＳフリップ
・フロップ33はセット端子Ｓに同期信号Ａを、リセット
端子Ｒにカウンタ31の出力端子の信号をそれぞれ入力
し、もう一つのＲＳフリップ・フロップ34はセット端子
Ｓにカウンタ31の出力端子Ｑの信号を、リセット端子Ｒ
に後述するＯＲゲート36の出力信号をそれぞれ入力する
ようになっている。また、ＯＲゲート35は同期信号Ａを
一方入力、ＲＳフリップ・フロップ34の出力端子Ｑの信
号を他方入力とし、その出力をカウンタ31のリセット端
子Ｒに加え、もう一つのＯＲゲート36は同期信号Ａを一
方入力、カウンタ32の出力端子Ｑの信号を他方入力と
し、その出力をＲＳフリップ・フロップ34のリセット端
子Ｒに加える構成になっている。なお、カウンタ32のリ
セット端子ＲにはＲＳフリップ・フロップ33の出力端子
Ｑの信号が加えられる。
【００１１】図３は分割抵抗回路４の詳細な構成を示す
回路図である。ここでは、高電位電源＋ＶLCと低電位電
源−ＶLCとの間に、内部構成が同一の低抵抗回路ブロッ
ク41〜44が直列に接続されると共に、内部構成が同一の
高抵抗回路ブロック46〜49が直列に接続され、さらに、
電源に対して等しい位置にあるものどうしが並列接続さ
れている。このうち、低抵抗回路ブロック41〜44は、低
抵抗ＲL と、その正電源側に直列接続されたトランスフ
ァゲートＴrg1 と、その負電源側に直列接続されたトラ
ンスファゲートＴrg2 とで構成されており、各回路ブロ
ックのトランスファゲートＴrg1 にはＲＳフリップ・フ
ロップ33の出力端子Ｑの信号ＳL が加えられ、トランス
ファゲートＴrg2 にはＲＳフリップ・フロップ34の出力
端子Ｑの信号ＳH をインバータ40で反転した信号が加え
られる。また、高抵抗回路ブロック46〜49は、高抵抗Ｒ
H と、その負電源側に直列接続されたトランスファゲー
トＴrg3 とで構成されており、各回路ブロックのトラン
スファゲートＴrg3 にはフリップ・フロップ34の出力端
子Ｑの信号ＳH が加えられる。
回路図である。ここでは、高電位電源＋ＶLCと低電位電
源−ＶLCとの間に、内部構成が同一の低抵抗回路ブロッ
ク41〜44が直列に接続されると共に、内部構成が同一の
高抵抗回路ブロック46〜49が直列に接続され、さらに、
電源に対して等しい位置にあるものどうしが並列接続さ
れている。このうち、低抵抗回路ブロック41〜44は、低
抵抗ＲL と、その正電源側に直列接続されたトランスフ
ァゲートＴrg1 と、その負電源側に直列接続されたトラ
ンスファゲートＴrg2 とで構成されており、各回路ブロ
ックのトランスファゲートＴrg1 にはＲＳフリップ・フ
ロップ33の出力端子Ｑの信号ＳL が加えられ、トランス
ファゲートＴrg2 にはＲＳフリップ・フロップ34の出力
端子Ｑの信号ＳH をインバータ40で反転した信号が加え
られる。また、高抵抗回路ブロック46〜49は、高抵抗Ｒ
H と、その負電源側に直列接続されたトランスファゲー
トＴrg3 とで構成されており、各回路ブロックのトラン
スファゲートＴrg3 にはフリップ・フロップ34の出力端
子Ｑの信号ＳH が加えられる。
【００１２】図４は出力切替部５の略図であり、理解を
容易にするために、マトリクスで構成された回路をスイ
ッチで表現したものである。これは分割抵抗回路４から
出力される電圧経路にスイッチＳ1 ，Ｓ2 ，Ｓ4 ，Ｓ5
が設けられ、これらのスイッチを切替信号によって順次
オン動作させて、電圧出力端子６、基準電圧端子７間に
レベル及び極性が順次変化する信号を出力するものであ
る。
容易にするために、マトリクスで構成された回路をスイ
ッチで表現したものである。これは分割抵抗回路４から
出力される電圧経路にスイッチＳ1 ，Ｓ2 ，Ｓ4 ，Ｓ5
が設けられ、これらのスイッチを切替信号によって順次
オン動作させて、電圧出力端子６、基準電圧端子７間に
レベル及び極性が順次変化する信号を出力するものであ
る。
【００１３】上記のように構成された本実施例の全体的
な動作を、図５及び図６をも参照して以下に説明する。
な動作を、図５及び図６をも参照して以下に説明する。
【００１４】液晶ディスプレイを１／３デューテイ、１
／２バイアスで駆動する場合を考える。この時、図５
(a) に示したように、フレーム周波数ｆF の３倍の周波
数を持った同期信号ＡがＲＳフリップ・フロップ33のセ
ット端子Ｓと、ＲＳフリップ・フロップ34のリセット端
子Ｒに加えられる。これによってＲＳフリップ・フロッ
プ33の出力端子Ｑから出力される低抵抗選択信号ＳL は
「Ｈ」に、ＲＳフリップ・フロップ34の出力端子Ｑから
出力される高抵抗選択信号ＳH は「Ｌ」になる。この
時、カウンタ31は同期信号Ａによってリセットされ、こ
の瞬間からクロックＣＬＫの計数を開始する。そして、
その計数値が低抵抗選択時間設定部１の設定値に一致す
ると出力端子Ｑは「Ｌ」から「Ｈ」に反転してＲＳフリ
ップ・フロップ33をリセット状態に、ＲＳフリップ・フ
ロップ34をセット状態にする。しかして、同期信号Ａが
加えられてから低抵抗選択時間設定部１で設定した時間
が経過した時、ＲＳフリップ・フロップ33から出力され
る低抵抗選択信号ＳL は「Ｌ」に、ＲＳフリップ・フロ
ップ34から出力される高抵抗選択信号ＳH は「Ｈ」に変
化する。この変化状態を図５(b),(c) に示す。
／２バイアスで駆動する場合を考える。この時、図５
(a) に示したように、フレーム周波数ｆF の３倍の周波
数を持った同期信号ＡがＲＳフリップ・フロップ33のセ
ット端子Ｓと、ＲＳフリップ・フロップ34のリセット端
子Ｒに加えられる。これによってＲＳフリップ・フロッ
プ33の出力端子Ｑから出力される低抵抗選択信号ＳL は
「Ｈ」に、ＲＳフリップ・フロップ34の出力端子Ｑから
出力される高抵抗選択信号ＳH は「Ｌ」になる。この
時、カウンタ31は同期信号Ａによってリセットされ、こ
の瞬間からクロックＣＬＫの計数を開始する。そして、
その計数値が低抵抗選択時間設定部１の設定値に一致す
ると出力端子Ｑは「Ｌ」から「Ｈ」に反転してＲＳフリ
ップ・フロップ33をリセット状態に、ＲＳフリップ・フ
ロップ34をセット状態にする。しかして、同期信号Ａが
加えられてから低抵抗選択時間設定部１で設定した時間
が経過した時、ＲＳフリップ・フロップ33から出力され
る低抵抗選択信号ＳL は「Ｌ」に、ＲＳフリップ・フロ
ップ34から出力される高抵抗選択信号ＳH は「Ｈ」に変
化する。この変化状態を図５(b),(c) に示す。
【００１５】次に、低抵抗選択信号ＳL が「Ｈ」で、か
つ、高抵抗選択信号ＳH が「Ｌ」である期間、低抵抗回
路ブロック41〜44中のトランスファゲートＴrg1 ，Ｔ
rg2 はオン状態に、高抵抗回路ブロック44〜49中のトラ
ンスファゲートＴrg3 はオフ状態になる。よって、低抵
抗回路ブロック41〜44は選択状態に、高抵抗回路ブロッ
ク44〜49は非選択状態になる。この結果、高電位電源＋
ＶLCと低電位電源−ＶLCとの間に４個の低抵抗ＲL が直
列接続された形となり、電源への接続端を含めた各抵抗
の接続端から５種類の電圧Ｖ1 （＝＋ＶLC），Ｖ2 （＝
＋ＶLC／２），Ｖ3 （＝０），Ｖ4 （＝−ＶLC／２），
Ｖ5 （＝−ＶLC）が出力される。
つ、高抵抗選択信号ＳH が「Ｌ」である期間、低抵抗回
路ブロック41〜44中のトランスファゲートＴrg1 ，Ｔ
rg2 はオン状態に、高抵抗回路ブロック44〜49中のトラ
ンスファゲートＴrg3 はオフ状態になる。よって、低抵
抗回路ブロック41〜44は選択状態に、高抵抗回路ブロッ
ク44〜49は非選択状態になる。この結果、高電位電源＋
ＶLCと低電位電源−ＶLCとの間に４個の低抵抗ＲL が直
列接続された形となり、電源への接続端を含めた各抵抗
の接続端から５種類の電圧Ｖ1 （＝＋ＶLC），Ｖ2 （＝
＋ＶLC／２），Ｖ3 （＝０），Ｖ4 （＝−ＶLC／２），
Ｖ5 （＝−ＶLC）が出力される。
【００１６】続いて、低抵抗選択信号ＳL が「Ｌ」に、
かつ、高抵抗選択信号ＳH が「Ｈ」になった期間、低抵
抗回路ブロック41〜44中のトランスファゲートＴrg1 ，
Ｔrg 2 はオフ状態に、高抵抗回路ブロック44〜49中のト
ランスファゲートＴrg3 はオン状態になる。従って、低
抵抗回路ブロック41〜44は非選択状態に、高抵抗回路ブ
ロック44〜49は選択状態になる。この結果、５種類の電
圧Ｖ1 ，Ｖ2 ，Ｖ3 ，Ｖ4 ，Ｖ5 の大きさに変化はない
が、その後段の回路には高抵抗ＲL を介して電力が供給
されるようになる。
かつ、高抵抗選択信号ＳH が「Ｈ」になった期間、低抵
抗回路ブロック41〜44中のトランスファゲートＴrg1 ，
Ｔrg 2 はオフ状態に、高抵抗回路ブロック44〜49中のト
ランスファゲートＴrg3 はオン状態になる。従って、低
抵抗回路ブロック41〜44は非選択状態に、高抵抗回路ブ
ロック44〜49は選択状態になる。この結果、５種類の電
圧Ｖ1 ，Ｖ2 ，Ｖ3 ，Ｖ4 ，Ｖ5 の大きさに変化はない
が、その後段の回路には高抵抗ＲL を介して電力が供給
されるようになる。
【００１７】次に、出力切替部５は、５種類の電圧
Ｖ1 ，Ｖ2 ，Ｖ3 ，Ｖ4 ，Ｖ5 のうち、電圧号Ｖ3 （＝
０）を基準電圧端子７に印加し、その一方で同期信号Ａ
が加えられる毎にスイッチＳ1 ，Ｓ2 ，Ｓ4 ，Ｓ5 を、
例えば、Ｓ1 →Ｓ2 →Ｓ4 →Ｓ5→Ｓ4 →Ｓ2 →Ｓ1 →
…の順序で切替える。これにより、電圧出力端子６には
基準電圧端子７から見て、図５(d) に示す如く、＋ＶLC
→＋ＶLC／２→０→−ＶLC／２→−ＶLC→−ＶLC／２→
０→＋ＶLC／２→＋ＶLC→…のようにフレーム周波数に
対応する１周期毎に＋ＶLCと−ＶLCとの間で階段状に変
化し、かつ、極性の変化する電圧が出力される。
Ｖ1 ，Ｖ2 ，Ｖ3 ，Ｖ4 ，Ｖ5 のうち、電圧号Ｖ3 （＝
０）を基準電圧端子７に印加し、その一方で同期信号Ａ
が加えられる毎にスイッチＳ1 ，Ｓ2 ，Ｓ4 ，Ｓ5 を、
例えば、Ｓ1 →Ｓ2 →Ｓ4 →Ｓ5→Ｓ4 →Ｓ2 →Ｓ1 →
…の順序で切替える。これにより、電圧出力端子６には
基準電圧端子７から見て、図５(d) に示す如く、＋ＶLC
→＋ＶLC／２→０→−ＶLC／２→−ＶLC→−ＶLC／２→
０→＋ＶLC／２→＋ＶLC→…のようにフレーム周波数に
対応する１周期毎に＋ＶLCと−ＶLCとの間で階段状に変
化し、かつ、極性の変化する電圧が出力される。
【００１８】図５に示すタイムチャートは、小型の液晶
ディスプレイを駆動することに対応して、低抵抗選択時
間設定部１に短い時間を設定したため、低抵抗選択信号
ＳLが「Ｈ」になる時間Ｔは短いが、大型の液晶ディス
プレイを駆動することに対応して、低抵抗選択時間設定
部１に長い時間を設定した場合には、図６のタイムチャ
ートに従った動作が行なわれる。すなわち、低抵抗選択
信号ＳL が「Ｈ」になる時間Ｔが延長され、液晶ディス
ブレイに多目の電流を流す時間が長くなる。
ディスプレイを駆動することに対応して、低抵抗選択時
間設定部１に短い時間を設定したため、低抵抗選択信号
ＳLが「Ｈ」になる時間Ｔは短いが、大型の液晶ディス
プレイを駆動することに対応して、低抵抗選択時間設定
部１に長い時間を設定した場合には、図６のタイムチャ
ートに従った動作が行なわれる。すなわち、低抵抗選択
信号ＳL が「Ｈ」になる時間Ｔが延長され、液晶ディス
ブレイに多目の電流を流す時間が長くなる。
【００１９】なお、高抵抗選択時間設定部２は低抵抗選
択時間設定部１と関連を持って操作され、両者の設定時
間の和が同期信号Ａの周期と等しいか、これより僅かに
長くなるように構成されている。
択時間設定部１と関連を持って操作され、両者の設定時
間の和が同期信号Ａの周期と等しいか、これより僅かに
長くなるように構成されている。
【００２０】かくして、本実施例によれば、低抵抗を介
して電圧を供給する時間と、高抵抗を介して電圧を供給
する時間を、低抵抗選択時間設定部１及び高抵抗選択時
間設定部２により任意に変更できるため、小型のものか
ら大型のものまで殆どの機種に対して、早期充電と併せ
て消費電力の抑制が可能となり、しかも、大型のものに
対処してフレーム周波数を変えたり、分割抵抗やＩＣを
外付けしたりする必要性もなくなる。
して電圧を供給する時間と、高抵抗を介して電圧を供給
する時間を、低抵抗選択時間設定部１及び高抵抗選択時
間設定部２により任意に変更できるため、小型のものか
ら大型のものまで殆どの機種に対して、早期充電と併せ
て消費電力の抑制が可能となり、しかも、大型のものに
対処してフレーム周波数を変えたり、分割抵抗やＩＣを
外付けしたりする必要性もなくなる。
【００２１】なお、上記実施例では、低抵抗ＲL の一端
部にトランスファゲートＴrg1 を、他端部にトランスフ
ァゲートＴrg2 をそれぞれ接続してなる低抵抗回路ブロ
ック41〜44と、高抵抗ＲH の一端部にトランスファゲー
トＴrg3 を接続してなる高抵抗回路ブロック46〜49とを
用いて分割抵抗回路４を構成したが、原理的には各抵抗
の一端のみにスイッチング素子が接続された抵抗回路ブ
ロックを用いることも可能であり、これによって回路構
成を簡易化することができる。
部にトランスファゲートＴrg1 を、他端部にトランスフ
ァゲートＴrg2 をそれぞれ接続してなる低抵抗回路ブロ
ック41〜44と、高抵抗ＲH の一端部にトランスファゲー
トＴrg3 を接続してなる高抵抗回路ブロック46〜49とを
用いて分割抵抗回路４を構成したが、原理的には各抵抗
の一端のみにスイッチング素子が接続された抵抗回路ブ
ロックを用いることも可能であり、これによって回路構
成を簡易化することができる。
【００２２】また、上記実施例ではフレーム周波数に対
応する周期を３分割した分割周期毎に電圧レベルを変化
させ、しかも、正側及び負側で電源電圧の１／２の電圧
変化を与える、いわゆる、１／３デューテイ、１／２バ
イアスで駆動する場合について説明したが、本発明はこ
れに適用を限定されるものではなく、これ以外の駆動方
法を採用した装置にも適用可能であることは言うまでも
ない。
応する周期を３分割した分割周期毎に電圧レベルを変化
させ、しかも、正側及び負側で電源電圧の１／２の電圧
変化を与える、いわゆる、１／３デューテイ、１／２バ
イアスで駆動する場合について説明したが、本発明はこ
れに適用を限定されるものではなく、これ以外の駆動方
法を採用した装置にも適用可能であることは言うまでも
ない。
【００２３】
【発明の効果】以上の説明によって明らかなように、本
発明によれば、ディスプレイの画面規模が大きくなった
としても、フレーム周波数を変えたり、分割抵抗やＩＣ
を外付けしたりする必要性がなく、画面規模の異なる殆
どのディスプレイに適用可能な液晶デイスプレイの駆動
装置が得られる。
発明によれば、ディスプレイの画面規模が大きくなった
としても、フレーム周波数を変えたり、分割抵抗やＩＣ
を外付けしたりする必要性がなく、画面規模の異なる殆
どのディスプレイに適用可能な液晶デイスプレイの駆動
装置が得られる。
【図１】本発明の一実施例の概略構成を示すブロック
図。
図。
【図２】本発明の一実施例の回路選択部の詳細な構成を
示す回路図。
示す回路図。
【図３】本発明の一実施例の分割抵抗回路の詳細な構成
を示す回路図。
を示す回路図。
【図４】本発明の一実施例の出力切替部の略図。
【図５】本発明の一実施例の動作を説明するためのタイ
ムチヤート。
ムチヤート。
【図６】本発明の一実施例の動作を説明するためのタイ
ムチヤート。
ムチヤート。
１ 低抵抗選択時間設定部 ２ 高抵抗選択時間設定部 ３ 回路選択部 ４ 分割抵抗回路 ５ 出力切替部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山 中 秀 樹 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会社内
Claims (1)
- 【請求項１】抵抗値の低い複数の抵抗器が直列接続され
た第１の分圧回路、抵抗値の高い複数の抵抗器が直列接
続され、前記第１の分圧回路と等しい電圧を、等しい比
で分圧して共通の端子に出力する第２の分圧回路、及び
前記各抵抗器に直列に接続されたスイッチング素子を有
し、このスイッチング素子を選択接続することによっ
て、分圧された電圧の出力状態を前記第１及び第２の分
圧回路間で切換えることが可能な分割抵抗回路と、 前記第１及び第２の分圧回路のうち、少なくとも前記第
１の分圧回路の電圧出力時間を変更設定することのでき
る時間設定手段と、 前記時間設定手段の設定時間が経過するまで前記第１の
分圧回路を介して電圧が出力され、前記時間設定手段の
設定時間が経過した後は前記第２の分圧回路を介して電
圧が出力されるように前記スイッチング素子を選択接続
する回路選択手段と、 を備えた液晶ディスプレイの駆動装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05174097A JP3133559B2 (ja) | 1993-07-14 | 1993-07-14 | 液晶ディスプレイの駆動装置 |
| US08/274,531 US5614923A (en) | 1993-07-14 | 1994-07-13 | Drive apparatus for a liquid crystal display screen |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05174097A JP3133559B2 (ja) | 1993-07-14 | 1993-07-14 | 液晶ディスプレイの駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0728031A true JPH0728031A (ja) | 1995-01-31 |
| JP3133559B2 JP3133559B2 (ja) | 2001-02-13 |
Family
ID=15972602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05174097A Expired - Fee Related JP3133559B2 (ja) | 1993-07-14 | 1993-07-14 | 液晶ディスプレイの駆動装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5614923A (ja) |
| JP (1) | JP3133559B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005037746A (ja) * | 2003-07-16 | 2005-02-10 | Mitsubishi Electric Corp | 画像表示装置 |
| US7034797B2 (en) | 2002-06-10 | 2006-04-25 | Seiko Epson Corporation | Drive circuit, electro-optical device and driving method thereof |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6011535A (en) * | 1995-11-06 | 2000-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device and scanning circuit |
| JP3039404B2 (ja) * | 1996-12-09 | 2000-05-08 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
| KR102560993B1 (ko) * | 2018-12-13 | 2023-07-28 | 에스엘 주식회사 | 차량용 디스플레이 미러의 제어 장치 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5276458A (en) * | 1990-05-14 | 1994-01-04 | International Business Machines Corporation | Display system |
| JPH05100635A (ja) * | 1991-10-07 | 1993-04-23 | Nec Corp | アクテイブマトリクス型液晶デイスプレイの駆動用集積回路と駆動方法 |
-
1993
- 1993-07-14 JP JP05174097A patent/JP3133559B2/ja not_active Expired - Fee Related
-
1994
- 1994-07-13 US US08/274,531 patent/US5614923A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7034797B2 (en) | 2002-06-10 | 2006-04-25 | Seiko Epson Corporation | Drive circuit, electro-optical device and driving method thereof |
| JP2005037746A (ja) * | 2003-07-16 | 2005-02-10 | Mitsubishi Electric Corp | 画像表示装置 |
| US7375710B2 (en) | 2003-07-16 | 2008-05-20 | Mitsubishi Denki Kabushiki Kaisha | Image display apparatus having gradation potential generating circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US5614923A (en) | 1997-03-25 |
| JP3133559B2 (ja) | 2001-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106847225B (zh) | 显示装置以及栅极驱动电路和驱动单元 | |
| US5949397A (en) | Peripheral driver circuit of Liquid crystal electro-optical device | |
| JPH0887897A (ja) | シフト・レジスタおよびスキャン・レジスタ | |
| JPH08329696A (ja) | 集積回路 | |
| JPH11202838A (ja) | ゲートドライバ回路及びその駆動方法、並びにアクティブマトリクス型液晶表示装置 | |
| JPS63113497A (ja) | 表示装置の動作方法および表示装置 | |
| US5463408A (en) | Liquid-crystal display | |
| JPH0728031A (ja) | 液晶ディスプレイの駆動装置 | |
| JPH07248741A (ja) | データシフト回路 | |
| CN101305415B (zh) | 液晶显示装置及其驱动方法 | |
| JPH0579967B2 (ja) | ||
| JPH0786913A (ja) | パルスレベル変換回路 | |
| US20020135575A1 (en) | Liquid crystal driving power supply | |
| JPH07325556A (ja) | 液晶表示装置の階調電圧生成回路 | |
| JPH0943566A (ja) | 液晶表示器の駆動回路 | |
| JPH04242788A (ja) | 液晶駆動回路 | |
| JPH02127618A (ja) | 液晶表示回路 | |
| JPH08262402A (ja) | 液晶表示駆動装置 | |
| JP3675071B2 (ja) | 液晶駆動装置 | |
| JP2001350452A (ja) | 液晶駆動制御装置及び駆動制御方法並びに液晶表示機器 | |
| JP3436680B2 (ja) | 表示装置の駆動回路 | |
| JP2754654B2 (ja) | マイクロコンピュータの出力制御回路 | |
| CN112289251B (zh) | Goa电路及显示面板 | |
| JPS60225894A (ja) | 順次選択回路 | |
| JP3892798B2 (ja) | 表示装置及びその駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001110 |
|
| LAPS | Cancellation because of no payment of annual fees |