JPH0724068B2 - Halftone image processor - Google Patents
Halftone image processorInfo
- Publication number
- JPH0724068B2 JPH0724068B2 JP60149119A JP14911985A JPH0724068B2 JP H0724068 B2 JPH0724068 B2 JP H0724068B2 JP 60149119 A JP60149119 A JP 60149119A JP 14911985 A JP14911985 A JP 14911985A JP H0724068 B2 JPH0724068 B2 JP H0724068B2
- Authority
- JP
- Japan
- Prior art keywords
- dither matrix
- instructing
- pixel
- halftone image
- scanning direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000011159 matrix material Substances 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Landscapes
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
- Processing Or Creating Images (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、ディザ法によって中間調表示したディジタル
画像を、表現可能な階調幅を狭くしないまま縮小する装
置に関する。Description: TECHNICAL FIELD The present invention relates to an apparatus for reducing a halftone-displayed digital image by a dither method without reducing the expressible gradation width.
（従来の技術） 第２図は、従来のこの種の中間調画像処理装置の構成例
を示している。第２図において、１は主走査方向用２進
画素カウンタ、２は副走査方向用２進ラインカウンタ、
３は画素選択回路である。画素カウンタ１は、１画素を
入力する毎に“0",“1"を繰り返す。ラインカウンタ２
は１ラインを入力する毎に“0",“1"を繰り返す。画素
選択回路３は、画素カウンタ１およびラインカウンタ２
がともに“1"となったときにのみ、その時点の入力画素
を出力する。このように上記従来の中間調画像処理装置
によっても、画像を1/2に縮小することができる。(Prior Art) FIG. 2 shows a configuration example of a conventional halftone image processing apparatus of this type. In FIG. 2, 1 is a binary pixel counter for the main scanning direction, 2 is a binary line counter for the sub scanning direction,
Reference numeral 3 is a pixel selection circuit. The pixel counter 1 repeats "0" and "1" every time one pixel is input. Line counter 2
Repeats "0" and "1" every time one line is input. The pixel selection circuit 3 includes a pixel counter 1 and a line counter 2.
Only when both become "1", the input pixel at that time is output. As described above, the image can be reduced to 1/2 by the conventional halftone image processing apparatus.
（発明が解決しようとする問題点） 第３図は、視覚実験の結果から一般に良いとされてるBa
yerのディザマトリクス（４×４）を示す。上記従来の
中間調画像処理装置では、第３図のディザマトリクス上
の閾値配列の規則性から、間引き処理によって得られる
画素は対応する閾値の近いものが選択されるため、表現
可能な階調幅（ダイナミックレンジ）が狭くなるという
問題があった。(Problems to be Solved by the Invention) FIG. 3 is generally considered to be good from the results of visual experiments.
The yer's dither matrix (4 × 4) is shown. In the above-mentioned conventional halftone image processing apparatus, since the pixels obtained by the thinning processing have the corresponding thresholds close to each other, the gradation widths that can be expressed (from the regularity of the threshold arrangement on the dither matrix shown in FIG. There was a problem that the dynamic range) was narrowed.
本発明の目的は、このような従来の問題を解決するもの
であり、縮小処理によっても表現される階調幅を狭くす
ることのない中間調画像処理装置を提供することにあ
る。An object of the present invention is to solve such a conventional problem, and to provide a halftone image processing apparatus which does not narrow the gradation width expressed by the reduction processing.
（問題点を解決するための手段） 上記目的を達成するために、本発明の中間調画像処理装
置は、縮小の対象となる中間調表示されたディザ画像の
ディザマトリックス上の主走査方向位置を指示する第１
の指示手段と、ディザマトリックス上の副走査方向位置
を指示する第２の指示手段と、前記第１および第２の指
示手段の出力に基づきディザマトリックス上の閾値の差
が最大でかつその間隔が均等であるようなディザマトリ
ックス上の閾値の位置を判定する判定手段と、この判定
手段の出力に基づき縮小のための間引きを行う画素選択
手段とを備えた構成とする。(Means for Solving the Problems) In order to achieve the above object, the halftone image processing apparatus of the present invention sets the position in the main scanning direction on the dither matrix of the dither image displayed as a halftone that is to be reduced. First to direct
Of the dither matrix, the second instructing means for instructing the position in the sub-scanning direction on the dither matrix, and the maximum difference between the threshold values on the dither matrix based on the outputs of the first and second instructing means. A configuration is provided that includes a determination unit that determines the positions of threshold values on the dither matrix that are even, and a pixel selection unit that performs thinning-out for reduction based on the output of the determination unit.
（作用） したがって本発明によれば、原ディザ画像の画素に対応
したディザマトリクス上の閾値の差が最大で、しかもそ
の間隔が均等である。ような画素を選択することによっ
て、表現できる階調幅を損なわないで、かつ簡単な装置
にて画像の縮小が可能となる。(Operation) Therefore, according to the present invention, the difference between the threshold values on the dither matrix corresponding to the pixels of the original dither image is maximum, and the intervals are even. By selecting such pixels, it is possible to reduce the image with a simple device without impairing the gradation width that can be expressed.
（実施例） 第１図は、本発明の一実施例を示すものである。第１図
において4,5は、現在処理している原画像中の画素がデ
ィザマトリクス上のどの閾値に対応するかを示す４進カ
ウンタであり、それぞれ主走査昇降，副走査方向の位置
を示す。６は第３図の４×４ディザマトリクスの閾値に
対応する各画素を、間引き縮小の際に選択するか否かを
判定するためのメモリ（ROM）であり、ディザマトリク
ス上の位置をアドレスとし、選択“1",非選択“0"をデ
ータとする。その内容を次表に示す。(Embodiment) FIG. 1 shows an embodiment of the present invention. In FIG. 1, reference numerals 4 and 5 are quaternary counters indicating which threshold values on the dither matrix correspond to the pixels in the original image currently being processed, and indicate the positions in the main-scan up / down direction and the sub-scan direction, respectively. . Reference numeral 6 denotes a memory (ROM) for determining whether or not each pixel corresponding to the threshold value of the 4 × 4 dither matrix shown in FIG. 3 is selected at the time of thinning reduction. , Select "1", unselect "0" as data. The contents are shown in the following table.
すなわち閾値が0,5,10,15の画素のみ選択と判定する。
７はメモリ６の出力結果をもとに、原画像から必要な画
素を選び出す回路である。 That is, it is determined that only pixels with thresholds of 0, 5, 10, 15 are selected.
A circuit 7 selects necessary pixels from the original image based on the output result of the memory 6.
次に上記実施例の動作について説明する。初期状態にお
いてカウンタ4,5はともに“0"とする。クロックに同期
させて主走査方向に１画素ずつ与える毎に、カウンタ４
をmodulo4にて１ずつ加算する。また１ラインを与える
毎にカウンタ４を“0"に戻し、カウンタ５をmodulo4に
て１ずつ加算する。カウンタ4,5の出力をアドレスとす
るメモリ６の出力が“1"すなわち“選択”となる画素が
現れると、選択回路７によってクロックに同期してその
時の入力画素を出力する。メモリ６の出力が“0"すなわ
ち“非選択”の場合には、画素の出力はしない。Next, the operation of the above embodiment will be described. In the initial state, both counters 4 and 5 are set to "0". Every time one pixel is given in the main scanning direction in synchronization with the clock, the counter 4
Add 1 by modulo4. Also, every time one line is given, the counter 4 is returned to “0”, and the counter 5 is incremented by 1 by modulo 4. When a pixel in which the output of the memory 6 whose address is the output of the counters 4 and 5 is "1", that is, "selected", appears, the selection circuit 7 outputs the input pixel at that time in synchronization with the clock. When the output of the memory 6 is "0", that is, "non-selected", the pixel is not output.
このように上記実施例によれば、原画像中16画素のうち
メモリ６の出力が“選択”となる閾値0,5,10,15に対応
する４画素のみを出力することにより、表現可能な階調
幅を損なわないで画像を1/2に縮小することができる。As described above, according to the above-described embodiment, it is possible to express by outputting only 4 pixels corresponding to the thresholds 0, 5, 10, and 15 at which the output of the memory 6 is “selected” among the 16 pixels in the original image. The image can be reduced to 1/2 without losing the gradation width.
（発明の効果） 以上説明したように、本発明は、ディザ法によって表現
された中間調画像より、閾値が最大の画素と最小の画素
と、その間の画素とを濃度値間隔が等間隔になるように
選択するものであり、原画像で表現される濃度値幅を保
存したままで縮小が行えるという利点を有する。さら
に、複雑な演算処理を必要としないため簡単な装置構成
で実現できる。(Effects of the Invention) As described above, according to the present invention, in the halftone image represented by the dither method, the pixels having the maximum threshold, the pixels having the minimum threshold, and the pixels between them have the same density value intervals. Therefore, there is an advantage that reduction can be performed while keeping the density value width represented by the original image. Furthermore, since complicated arithmetic processing is not required, it can be realized with a simple device configuration.
第１図は、本発明の一実施例を示すブロック図、第２図
は、従来の中間調画像処理装置のブロック図、第３図
は、Bayerのディザマトリクス（４×４）の図である。 ４……主走査方向用４進カウンタ、５……副走査方向用
４進カウンタ、６……画素選択判定メモリ、７……画素
選択回路。FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a block diagram of a conventional halftone image processing device, and FIG. 3 is a diagram of Bayer's dither matrix (4.times.4). . 4 ... Main scanning direction quaternary counter, 5 ... Sub scanning direction quaternary counter, 6 ... Pixel selection judgment memory, 7 ... Pixel selection circuit.
Claims (1)
画像のディザマトリックス上の主走査方向位置を指示す
る第１の指示手段と、ディザマトリックス上の副走査方
向位置を指示する第２の指示手段と、前記第１および第
２の指示手段の出力に基づきディザマトリックス上の閾
値の差が最大でかつその間隔が均等であるようなディザ
マトリックス上の閾値の位置を判定する判定手段と、こ
の判定手段の出力に基づき縮小のための間引きを行う画
素選択手段とを備えたことを特徴とする中間調画像処理
装置。1. A first instructing means for instructing a position in the main scanning direction on a dither matrix of a dither image displayed in halftone, which is an object of reduction, and a second instructing means for instructing a position in the sub scanning direction on the dither matrix. An instructing means, and a determining means for determining the position of the threshold value on the dither matrix such that the difference between the threshold values on the dither matrix is maximum and the intervals are uniform based on the outputs of the first and second instructing means; A halftone image processing apparatus comprising: a pixel selecting unit that performs thinning for reduction based on the output of the determining unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60149119A JPH0724068B2 (en) | 1985-07-09 | 1985-07-09 | Halftone image processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60149119A JPH0724068B2 (en) | 1985-07-09 | 1985-07-09 | Halftone image processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6210775A JPS6210775A (en) | 1987-01-19 |
| JPH0724068B2 true JPH0724068B2 (en) | 1995-03-15 |
Family
ID=15468134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60149119A Expired - Lifetime JPH0724068B2 (en) | 1985-07-09 | 1985-07-09 | Halftone image processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0724068B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6120961A (en) * | 1996-10-02 | 2000-09-19 | Canon Kabushiki Kaisha | Toner for developing electrostatic images |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5939170A (en) * | 1982-08-27 | 1984-03-03 | Fujitsu Ltd | Interleaving system of image data with dither method |
-
1985
- 1985-07-09 JP JP60149119A patent/JPH0724068B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6210775A (en) | 1987-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5649031A (en) | Image information processor for producing high-quality output image | |
| JPH055432B2 (en) | ||
| JPH0724068B2 (en) | Halftone image processor | |
| JPH10313407A (en) | Image processing unit | |
| US7180636B2 (en) | Image processor and method | |
| JP3146576B2 (en) | Image processing device | |
| JPS63155956A (en) | Picture signal processor | |
| JPS59204378A (en) | Image processor | |
| JP3202269B2 (en) | Color facsimile machine | |
| JP2621791B2 (en) | Facsimile machine | |
| JPS5814673A (en) | Gradation signal restoring system | |
| JPS63108474A (en) | Image processing system | |
| JPH08321949A (en) | Binarization processing method for intermediate tone image | |
| JPH05207273A (en) | Picture reduction method | |
| JPS6345686A (en) | Reducing device for pseudo half tone image | |
| JPH04127774A (en) | Picture reducing method | |
| JPH04265069A (en) | Picture processing method | |
| JPH0292562A (en) | Image processor | |
| JPH0832798A (en) | Method and device for processing image | |
| JPH03278767A (en) | Picture processing unit | |
| JPH1084472A (en) | Image-processing unit | |
| JPH0832797A (en) | Method and device for processing image | |
| JPS63132571A (en) | Image read processor | |
| JPH0483472A (en) | Image processor | |
| JPH0614191A (en) | High image quality forming processor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |