JPH0721108A - Data transfer device - Google Patents

Abstract

PURPOSE:To transfer data at an optional N-fold speed by providing a throttle table out of which information on a table wherein the number of equipment for data transfer is written is read out in order and an address generating means which generates addresses of a memory on the basis of the table information. CONSTITUTION:The data transfer device 12 which selectively transfers data in the memory 47, having address areas corresponding to plural equipments, to the equipments is provided with a counter 4 and plural tables wherein the numbers of equipments to which the data are transferred among the equipments are written. A slot table 100 read out the information of plural tables by the counter 4 and an address generating means 46 generates addresses of the memory 47 on the basis of the table information. Then N numbers of the same equipment are written in the throttle table 100 to transfer the data at an optional N-fold speed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図３及び図４） 発明が解決しようとする課題（図３） 課題を解決するための手段（図１及び図２） 作用（図２） 実施例（図１及び図２） 発明の効果[Table of Contents] The present invention will be described in the following order. Field of Industrial Application Conventional Technology (FIGS. 3 and 4) Problem to be Solved by the Invention (FIG. 3) Means for Solving the Problem (FIGS. 1 and 2) Action (FIG. 2) Embodiment (FIG. 1) And Figure 2) Effect of the invention

【０００２】[0002]

【産業上の利用分野】本発明はデータ転送装置に関し、
例えば複数の子機に対してデータを転送するデータ転送
装置に適用して好適なものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data transfer device,
For example, it is suitable for application to a data transfer device that transfers data to a plurality of slaves.

【０００３】[0003]

【従来の技術】従来、例えばＬＬ（ランゲージラボラト
リ）システムを用いた学習装置においては、教材として
音声教材が用いられ、音声教材の記録再生をする手段と
してメモリを用いるものがある。2. Description of the Related Art Conventionally, in a learning device using, for example, an LL (Language Laboratory) system, a voice teaching material is used as a teaching material, and a memory is used as a means for recording and reproducing the voice teaching material.

【０００４】この種の学習装置においては、メモリに記
憶する際に音声教材を所定の音声単位ごとに分割し、記
録順序データを付してそれぞれ順次メモリの所定記憶領
域に記録くするようになされている。In this type of learning device, the audio teaching material is divided into predetermined audio units when it is stored in the memory, and recording order data is added to the audio teaching materials so that they are sequentially recorded in predetermined memory areas of the memory. ing.

【０００５】また生徒は当該音声教材を一旦再生して聴
いた後、当該音声教材に沿つて発音練習を行つて当該練
習音声を記録し、これを再生することにより練習結果を
確認するようになされている。[0005] Further, after the student once reproduces and listens to the audio material, he or she practices pronunciation along with the audio material, records the practice audio, and confirms the practice result by reproducing the audio. ing.

【０００６】ところでかかる構成の学習装置において
は、図３に示すように発振器３から出力される発振出力
に基づいてカウンタ４を動作させ、当該カウンタ４の出
力をアドレス計算器部５に入力する。アドレス計算部５
は時刻０〜Ｍにそれぞれカウンタによつて割り当てられ
たアドレス値を時刻０〜Ｍごとに順次循環的に発生し
て、これを続くＲＡＭ６に送出する。ＲＡＭ（音声デー
タを格納したボイスメモリ）６は、複数の子機にそれぞ
れ対応したアドレスエリア（ 256ch）を有し、アドレス
計算部５において発生したアドレス値に応じたアドレス
エリアから音声データを読み出し又は書き込み、続くデ
ータバスＢＵＳとの間で当該音声データの送受を行うよ
うになされている。このＲＡＭ６は16MByte の容量でな
り、64kbp × 256chのデータの蓄積及び交換が可能であ
り、 256chの完全に独立な動作ができるようになされて
いる。In the learning device having such a configuration, the counter 4 is operated based on the oscillation output output from the oscillator 3 as shown in FIG. 3, and the output of the counter 4 is input to the address calculator section 5. Address calculator 5
Sequentially and cyclically generate address values assigned by the counter at times 0 to M at times 0 to M and send them to the subsequent RAM 6. The RAM (voice memory storing voice data) 6 has address areas (256 channels) respectively corresponding to a plurality of slave units, and reads voice data from an address area corresponding to an address value generated in the address calculator 5 or Writing and transmission / reception of the audio data to / from the subsequent data bus BUS are performed. The RAM 6 has a capacity of 16 MBytes, can store and exchange 64 kbp × 256 ch data, and can operate 256 ch completely independently.

【０００７】[0007]

【発明が解決しようとする課題】ところがかかる構成の
カウンタ４及びアドレス計算部５は 256chすべてについ
て１対１に対応しているため、64kbp ×Ｎ倍速のデータ
を扱うためには制限と特別な注意を必要とした。However, since the counter 4 and the address calculator 5 having such a structure have a one-to-one correspondence with all 256 channels, there are restrictions and special precautions for handling 64 kbp × N times speed data. Needed.

【０００８】すなわち第１に、倍速は２倍、４倍、８
倍、１６倍及び６４倍のみしかできず、第２にアドレス
を＋２、＋４、＋８、＋１６、＋６４するための回路が
必要であり、第３に倍速を２倍、４倍、８倍又は１６倍
とする場合にはデータ順を守るためソフトは１フレーム
内にそのch分のアドレス計算部の内容を更新する必要が
ある。また第４に倍速を６４倍とする場合には64ch同時
に動作を始めるための回路が必要であつた。That is, first, the double speed is 2 times, 4 times, 8 times.
It can only double, 16 times and 64 times, secondly it needs a circuit for addressing +2, +4, +8, +16, +64, and thirdly double speed is double, 4 times, 8 times or 16 times. In the case of doubling, in order to maintain the data order, the software needs to update the contents of the address calculation part for that ch within one frame. Fourthly, when the double speed is set to 64 times, a circuit for starting the operations of 64 channels simultaneously is required.

【０００９】因に図４はデータ転送を４倍速で行う場合
を示し、４つのスロツトＳＬＯＴ１、ＳＬＯＴ２、ＳＬ
ＯＴ３及びＳＬＯＴ４においてそれぞれＲＡＭ６のアド
レスを順次指定する状態を示し、各スロツトに対して設
けられた専用の回路によつてアドレスは＋４され、これ
らの４つのスロツトを受ける子機にはアドレス０、１、
２、３、４、５……の順にデータが届く。Incidentally, FIG. 4 shows a case where data transfer is performed at a quadruple speed, and four slots SLOT1, SLOT2 and SL are shown.
In OT3 and SLOT4, the states of sequentially designating the addresses of RAM6 are shown, and the addresses are incremented by +4 by the dedicated circuit provided for each slot, and the slave units that receive these four slots have addresses 0, 1 and 1. ,
Data arrives in the order of 2, 3, 4, 5 ...

【００１０】また始めに制御回路のＣＰＵが各スロツト
に対し、ＲＡＭ６のアドレスをそれぞれ０、１、２、３
に設定することになるが、第１のスロツトＳＬＯＴ１に
対して設定を行つた後、当該スロツトの動作が始まる前
に第２〜第４のスロツトＳＬＯＴ２、ＳＬＯＴ３及びＳ
ＬＯＴ４の設定も終わつていなければならず、処理プロ
グラム（ソフト）の調停が必要となる。First, the CPU of the control circuit sets the addresses of the RAM 6 to 0, 1, 2, 3 for each slot.
However, after setting the first slot SLOT1 and before the operation of the slot starts, the second to fourth slots SLOT2, SLOT3 and S
The setting of LOT4 must also be completed, and arbitration of the processing program (software) is required.

【００１１】このように従来においては、その倍速に応
じた回路及びデータ順を守るためのソフトの調停が必要
であつた。As described above, in the past, it was necessary to arbitrate the circuit and the software for protecting the data order according to the double speed.

【００１２】本発明は以上の点を考慮してなされたもの
で、64kbp ×Ｎ倍速のデータ転送を任意に行うことがで
きるデータ転送装置を提案しようとするものである。The present invention has been made in consideration of the above points, and it is an object of the present invention to propose a data transfer device capable of arbitrarily performing data transfer of 64 kbp × N times speed.

【００１３】[0013]

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、複数の機器１５に対応したアドレ
スエリアを有するメモリ４７のデータを複数の機器１５
に対して選択的に転送するデータ転送装置１２におい
て、カウンタ４と、複数の機器１５のうちデータを転送
する機器の番号を書き込む複数のテーブルを有し、カウ
ンタ４によつてテーブルの情報を順次読み出すスロツト
テーブル１００と、テーブル情報に基づいてメモリ４７
のアドレスを発生するアドレス発生手段４６とを備える
ようにする。In order to solve such a problem, according to the present invention, data of a memory 47 having an address area corresponding to a plurality of devices 15 is stored in the plurality of devices 15.
In the data transfer device 12 that selectively transfers the data, the counter 4 and a plurality of tables for writing the numbers of the devices that transfer the data among the plurality of devices 15 are provided. The slot table 100 to be read and the memory 47 based on the table information.
And an address generating means 46 for generating the address.

【００１４】また本発明においては、メモリ４７に格納
されるデータは音声データでなるようにする。In the present invention, the data stored in the memory 47 is audio data.

【００１５】[0015]

【作用】スロツトテーブル１００に同一機器の番号をＮ
個書き込むことにより、任意のＮ倍速でデータを転送し
得る。The number of the same device in the slot table 100 is N
By writing individual data, data can be transferred at an arbitrary N times speed.

【００１６】[0016]

【実施例】以下図面について、本発明の一実施例を詳述
する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described in detail below with reference to the drawings.

【００１７】図１において１０は全体として学習装置を
示し、教師が操作するコンソール部１６及び当該コンソ
ール部１６からの指令に基づいて当該学習装置１０全体
を制御する主制御部１１、音声を記憶するための音声記
憶部１２、外部記憶装置５２（光磁気デイスク装置）を
制御するための外部記憶装置制御部１３、生徒側に設け
られ当該生徒が操作する複数の子機１５及び当該子機１
５を制御するための子機インタフエイス１４によつて構
成され、主制御部１１、音声記憶部１２、外部記憶装置
制御部１３及び子機インタフエイス１４はそれぞれ制御
データ転送用バスＢＵＳ１及び音声データ転送用バスＢ
ＵＳ２に接続されている。In FIG. 1, reference numeral 10 denotes a learning device as a whole, and a console unit 16 operated by a teacher, a main control unit 11 for controlling the entire learning device 10 based on a command from the console unit 16, and a voice are stored. Audio storage unit 12, an external storage device control unit 13 for controlling the external storage device 52 (magneto-optical disk device), a plurality of slave units 15 provided on the student side and operated by the student, and the slave unit 1.
5, the main control unit 11, the voice storage unit 12, the external storage device control unit 13, and the handset interface 14 are respectively configured with a control data transfer bus BUS1 and voice data. Transfer bus B
It is connected to US2.

【００１８】コンソール部１６においては、教師が操作
する入力装置２２から制御データが制御部２３及び制御
回路２４を介して主制御部１１の直列入出力インタフエ
イス３３に送出される。主制御部１１は制御回路２４か
らの制御データを直列入出力インタフエイス３３を介し
て制御回路４１に送出する。In the console section 16, control data is sent from the input device 22 operated by the teacher to the serial input / output interface 33 of the main control section 11 via the control section 23 and the control circuit 24. The main controller 11 sends the control data from the control circuit 24 to the control circuit 41 via the serial input / output interface 33.

【００１９】制御回路４１は共有ＲＡＭ（random acces
s memory) ４２を介して制御データ転送用バスＢＵＳ１
との間で制御データを送受するようになされている。ま
た制御データ転送用バスＢＵＳ１の制御データは共有Ｒ
ＡＭ４２、制御回路４１、直列入出力インタフエイス３
３、制御回路２４、制御部２３を介してコンソール部１
６の表示部２１に入力される。The control circuit 41 is a shared RAM (random acces).
s memory) 42 for control data transfer bus BUS1
It is designed to send and receive control data to and from. Further, the control data of the control data transfer bus BUS1 is shared R
AM42, control circuit 41, serial input / output interface 3
3, console unit 1 via control circuit 24 and control unit 23
6 is input to the display unit 21.

【００２０】またコンソール部１６にはヘツドフオンセ
ツト２５が設けられており、教師の音声は当該ヘツドフ
オンセツト２５のマイクロフオンから増幅回路２６を介
して主制御部１１のアナログデイジタル変換回路（Ａ／
Ｄ）３６に送出され、デイジタル化された音声データと
して音声データ転送用バスＢＵＳ２に送出される。Further, a headphone set 25 is provided in the console section 16, and the teacher's voice is transferred from the microphone of the headphone set 25 through the amplifier circuit 26 to the analog digital conversion circuit (A / A) of the main control section 11.
D) 36, and is sent to the audio data transfer bus BUS2 as digitalized audio data.

【００２１】また音声データ転送用バスＢＵＳ２の音声
データは、主制御部１１のデイジタルアナログ変換回路
（Ｄ／Ａ）３７を介してアナログ音声信号に変換され、
コンソール部１６の増幅回路２７を介してヘツドフオン
セツト２５のスピーカ部に送出される。Further, the audio data of the audio data transfer bus BUS2 is converted into an analog audio signal via the digital analog conversion circuit (D / A) 37 of the main control section 11,
It is sent to the speaker section of the headphone set 25 through the amplifier circuit 27 of the console section 16.

【００２２】従つて主制御部１１はコンソール部１６か
らの制御データに基づいて、音声記憶部１２への音声デ
ータの記憶及び当該音声記憶部１２からの音声データの
再生を指示し得るようになされている。Accordingly, the main control section 11 can instruct to store the voice data in the voice storage section 12 and reproduce the voice data from the voice storage section 12 based on the control data from the console section 16. ing.

【００２３】また主制御部１１は外部に設けられた再生
装置３２の再生信号Ｓを増幅回路３４を介してアナログ
デイジタル変換回路３８に入力し、これをデイジタル音
声データに変換した後、音声転送用バスＢＵＳ２に送出
すると共に、音声転送用バスＢＵＳ２の音声データをデ
イジタルアナログ変換回路３９を介してアナログ音声信
号に変換し、増幅回路３５を介して外部拡声装置３１に
送出する。Further, the main control section 11 inputs the reproduction signal S of the reproduction apparatus 32 provided outside to the analog digital conversion circuit 38 via the amplification circuit 34, converts this into digital audio data, and then for audio transfer. At the same time as transmitting to the bus BUS2, the voice data of the voice transfer bus BUS2 is converted into an analog voice signal via the digital-analog conversion circuit 39 and transmitted to the external loudspeaker 31 via the amplifier circuit 35.

【００２４】また音声記憶部１２は、音声データ転送用
バスＢＵＳ２の音声データをタイムスイツチ（ＴＳＷ）
４８を介して音声記憶メモリ（ＲＡＭ）４７に入力する
と共に、制御データ転送用バスＢＵＳ１の制御データを
共有ＲＡＭ４９を介してタイムスイツチ４８及び制御回
路４５に入力する。Further, the voice storage unit 12 time-switches (TSW) the voice data of the voice data transfer bus BUS2.
The data is input to the voice storage memory (RAM) 47 via 48 and the control data of the control data transfer bus BUS1 is input to the time switch 48 and the control circuit 45 via the shared RAM 49.

【００２５】タイムスイツチ４８は共有ＲＡＭ４９を介
して入力される制御データに基づいて、音声データ転送
用バスＢＵＳ２及び音声記憶メモリ４７間で音声データ
の送受を行うようになされている。また制御回路４５は
共有ＲＡＭ４９を介して入力される制御データに基づい
て音声記憶メモリ４７に対する音声データの格納及び読
み出しを制御するようになされており、アドレス計算部
４６において音声記憶メモリ４７の記憶領域を算出する
ようになされている。The time switch 48 sends and receives voice data between the voice data transfer bus BUS2 and the voice storage memory 47 based on control data input via the shared RAM 49. The control circuit 45 controls the storage and reading of voice data to and from the voice storage memory 47 based on the control data input via the shared RAM 49, and the address calculator 46 stores the storage area of the voice storage memory 47. Is designed to calculate.

【００２６】また外部記憶装置制御部１３は、音声デー
タ転送用バスＢＵＳ２の音声データを音声記憶メモリ
（ＲＡＭ）５６及び外部記憶装置駆動部５４に入力する
と共に、制御データ転送用バスＢＵＳ１の制御データを
共有ＲＡＭ５１を介してアドレス計算部５５、制御回路
５３及び外部記憶装置駆動部５４に入力する。The external storage device control unit 13 inputs the audio data of the audio data transfer bus BUS2 to the audio storage memory (RAM) 56 and the external storage device drive unit 54, and controls the external control data transfer bus BUS1. Is input to the address calculation unit 55, the control circuit 53, and the external storage device drive unit 54 via the shared RAM 51.

【００２７】制御回路４５は共有ＲＡＭ５１を介して入
力される制御データに基づいて音声記憶メモリ５６に対
する音声データの格納及び読み出しを制御するようにな
されており、アドレス計算部５５において音声記憶メモ
リ５６の記憶領域を算出するようになされている。また
外部記憶装置駆動部５４は制御データに基づいて外部記
憶装置５２及び音声データ転送用バスＢＵＳ２間で音声
データを送受するようになされている。The control circuit 45 controls the storage and reading of voice data to and from the voice storage memory 56 based on the control data input via the shared RAM 51, and the address calculation section 55 stores the voice data in the voice storage memory 56. The storage area is calculated. Further, the external storage device drive unit 54 is adapted to send and receive audio data between the external storage device 52 and the audio data transfer bus BUS2 based on the control data.

【００２８】また子機１５は、生徒が操作する入力装置
６２から制御データが制御部６３及び制御回路６４を介
して子機インタフエイス１４の直列入出力インタフエイ
ス６８に送出される。子機インタフエイス１４は制御回
路６４からの制御データを直列入出力インタフエイス６
８を介して制御回路７２に送出する。In the slave unit 15, control data is sent from the input device 62 operated by the student to the serial input / output interface 68 of the slave unit interface 14 via the control unit 63 and the control circuit 64. The slave unit interface 14 receives the control data from the control circuit 64 through the serial input / output interface 6
8 to the control circuit 72.

【００２９】制御回路７２は共有ＲＡＭ７３を介して制
御データ転送用バスＢＵＳ１との間で制御データを送受
するようになされている。The control circuit 72 sends and receives control data to and from the control data transfer bus BUS1 via the shared RAM 73.

【００３０】また制御データ転送用バスＢＵＳ１の制御
データは共有ＲＡＭ７３、制御回路７２、直列入出力イ
ンタフエイス６８、制御回路６４、制御部６３を介して
子機１５の表示部６１に入力される。The control data of the control data transfer bus BUS1 is input to the display unit 61 of the handset 15 via the shared RAM 73, the control circuit 72, the serial input / output interface 68, the control circuit 64, and the control unit 63. .

【００３１】また子機１５にはそれぞれヘツドフオンセ
ツト６５が設けられており、生徒の音声は当該ヘツドフ
オンセツト６５のマイクロフオンから増幅回路６７を介
して子機インタフエイス１４のアナログデイジタル変換
回路（Ａ／Ｄ）７１に送出され、デイジタル化された音
声データとして音声データ転送用バスＢＵＳ２に送出さ
れる。Further, each child device 15 is provided with a headphone set 65, and a student's voice is converted from a microphone of the headphone set 65 through an amplifier circuit 67 to an analog digital conversion circuit of the handset interface 14 ( A / D) 71, and sent to the audio data transfer bus BUS2 as digitalized audio data.

【００３２】また音声データ転送用バスＢＵＳ２の音声
データは、子機インタフエイス１４のデイジタルアナロ
グ変換回路（Ｄ／Ａ）６９を介してアナログ音声信号に
変換され、子機１５の増幅回路６６を介してヘツドフオ
ンセツト６５のスピーカ部に送出される。Further, the audio data of the audio data transfer bus BUS2 is converted into an analog audio signal through the digital analog conversion circuit (D / A) 69 of the slave unit interface 14, and is then transferred through the amplifier circuit 66 of the slave unit 15. And is sent to the speaker section of the headphone onset 65.

【００３３】従つて子機インタフエイス１４は子機１５
又はコンソール部１６からの制御データに基づいて、音
声記憶部１２への音声データの記憶及び当該音声記憶部
１２からの音声データの再生を指示し得るようになされ
ている。Therefore, the slave interface 14 is the slave 15
Alternatively, based on the control data from the console unit 16, it is possible to instruct the storage of the voice data in the voice storage unit 12 and the reproduction of the voice data from the voice storage unit 12.

【００３４】ここで音声記憶部１２の制御回路４５には
図２に示すような発振器３、カウンタ４及びスロツトテ
ーブル１００が設けられている。すなわちカウンタ４は
発振器３から出力される発振出力に基づいて動作し、当
該カウンタ４の出力をスロツトテーブル１００に入力す
る。Here, the control circuit 45 of the voice storage unit 12 is provided with the oscillator 3, the counter 4 and the slot table 100 as shown in FIG. That is, the counter 4 operates based on the oscillation output output from the oscillator 3, and the output of the counter 4 is input to the slot table 100.

【００３５】スロツトテーブル１００は時刻０〜Ｍにそ
れぞれカウンタによつて割り当てられたアドレス値を時
刻０〜Ｍごとに順次循環的に発生して、これを続くアド
レス計算部４６に送出し、当該アドレス値によつて指定
されるアドレス計算部４６のアドレスエリアのデータを
読み出す。The slot table 100 sequentially and cyclically generates the address values assigned by the counter at the times 0 to M at the times 0 to M, and sends them to the subsequent address calculation unit 46. The data in the address area of the address calculation unit 46 designated by the address value is read.

【００３６】アドレス計算部４６に格納されたデータは
続くＲＡＭ（ボイスメモリ）４７のアドレス値を表して
おり、スロツトテーブル１００からのアドレス値に基づ
いて当該アドレス計算部４６において指定されたＲＡＭ
４７のアドレス領域の音声データを音声データ転送用バ
スＢＵＳ２との間で送受するようになされている。The data stored in the address calculation unit 46 represents the address value of the succeeding RAM (voice memory) 47, and the RAM designated by the address calculation unit 46 based on the address value from the slot table 100.
Audio data in the 47 address areas is transmitted and received to and from the audio data transfer bus BUS2.

【００３７】ここでスロツトテーブル１００の各スロツ
トにはアドレス計算部４６の任意のアドレスを書き込む
ことができるようになされており、例えば図２に示すよ
うに時刻０及び１において同一のアドレス値を書き込ん
だ場合、時刻０〜Ｍの間においてスロツトテーブル１０
０のアドレス値を順次読み出す間に時刻０及び１におい
て２回アドレス計算部４６のアドレス「１」を読み出す
ことになる。Here, any address of the address calculation unit 46 can be written in each slot of the slot table 100. For example, as shown in FIG. When written, the slot table 10 is between time 0 and M.
While the address value of 0 is sequentially read, the address “1” of the address calculator 46 is read twice at times 0 and 1.

【００３８】従つて当該時刻０〜Ｍの間にＲＡＭ４７の
各アドレスエリアに記録されている音声データのうち、
アドレス計算部４６のアドレス「１」によつて指定され
たアドレスエリアＡＲ１の音声データが２回順次読み出
される（又は書き込む）ことになる。Accordingly, of the audio data recorded in each address area of the RAM 47 during the time 0 to M,
The audio data in the address area AR1 designated by the address "1" of the address calculator 46 is sequentially read (or written) twice.

【００３９】従つてスロツトテーブル１００の各スロツ
トに書き込むアドレス計算部４６のアドレス値として複
数のスロツトに同一のアドレス値を書き込めば、当該ス
ロツトテーブル１００を時刻０〜Ｍの間に一巡して読み
出す間に、同一のアドレス値を書き込むスロツトの数を
増加させるほどこれに応じて対応するＲＡＭ４７のアド
レスエリアからの読み出し（又は書き込み）回数が増加
し、この結果当該ＲＡＭ４７の当該アドレスエリアのデ
ータの転送速度を高速化することができる。Therefore, if the same address value is written in a plurality of slots as the address value of the address calculation unit 46 to be written in each slot of the slot table 100, the slot table 100 is cycled between time 0 and M. During reading, as the number of slots for writing the same address value is increased, the number of times of reading (or writing) from the corresponding address area of the RAM 47 is correspondingly increased. The transfer speed can be increased.

【００４０】このようにスロツトテーブル１００の各ス
ロツトに書き込むデータの書き込み数に応じてＲＡＭ４
７から読み出される（又は書き込まれる）データの転送
速度を任意に可変することができる。As described above, the RAM 4 is used in accordance with the number of data to be written in each slot of the slot table 100.
The transfer rate of the data read (or written) from 7 can be arbitrarily changed.

【００４１】以上の構成によれば、スロツトテーブル１
００に同一の子機番号をＮ個書き込むことにより、時刻
０〜Ｍの間に当該子機はＮ回アクセスされ、この結果Ｎ
×64kbpsのデータ転送を容易に行うことができる。According to the above configuration, the slot table 1
By writing N identical slave unit numbers to 00, the slave unit is accessed N times during time 0 to M, resulting in N
× 64kbps data transfer can be performed easily.

【００４２】なお上述の実施例においては、本発明を学
習装置に適用した場合について述べたが、本発明はこれ
に限らず、他の種々の装置のデータ転送装置に適用する
ことができる。In the above embodiment, the case where the present invention is applied to the learning device has been described, but the present invention is not limited to this, and can be applied to data transfer devices of various other devices.

【００４３】[0043]

【発明の効果】上述のように本発明によれば、複数の機
器のうちデータを転送する機器の番号を書き込む複数の
テーブルを有すると共にカウンタによつてテーブルの情
報を順次読み出すスロツトテーブルを設け、当該スロツ
トテーブルに同一機器の番号をＮ個書き込むことによ
り、任意のＮ倍速でデータを転送し得るデータ転送装置
を実現できる。As described above, according to the present invention, there is provided a slot table having a plurality of tables for writing the numbers of the devices to which data is transferred among the plurality of devices and a slot table for sequentially reading the information of the tables by the counter. By writing N numbers of the same device in the slot table, it is possible to realize a data transfer device capable of transferring data at an arbitrary N times speed.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明による学習装置を示すブロツク図であ
る。FIG. 1 is a block diagram showing a learning device according to the present invention.

【図２】音声記憶部の構成を示すブロツク図である。FIG. 2 is a block diagram showing a configuration of a voice storage unit.

【図３】従来の音声記憶部の構成を示すブロツク図であ
る。FIG. 3 is a block diagram showing a configuration of a conventional voice storage unit.

【図４】４倍速のデータ転送状態を示す略線図である。FIG. 4 is a schematic diagram showing a 4 × speed data transfer state.

【符号の説明】[Explanation of symbols]

４……カウンタ、１０……学習装置、１２……音声記憶
部、４６……アドレス計算部、４７……ＲＡＭ、１００
……スロツトテーブル。4 ... Counter, 10 ... Learning device, 12 ... Voice storage unit, 46 ... Address calculation unit, 47 ... RAM, 100
...... Slot table.

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】複数の機器に対応したアドレスエリアを有
するメモリのデータを上記複数の機器に対して選択的に
転送するデータ転送装置において、 カウンタと、 上記複数の機器のうち上記データを転送する機器の番号
を書き込む複数のテーブルを有し、上記カウンタによつ
て上記テーブルの情報を順次読み出すスロツトテーブル
と、 上記テーブル情報に基づいて上記メモリのアドレスを発
生するアドレス発生手段とを具えることを特徴とするデ
ータ転送装置。1. A data transfer device for selectively transferring data of a memory having address areas corresponding to a plurality of devices to the plurality of devices, wherein a counter and the data of the plurality of devices are transferred. A slot table having a plurality of tables for writing device numbers, and sequentially reading information of the table by the counter, and address generating means for generating an address of the memory based on the table information. A data transfer device characterized by: 【請求項２】上記メモリに格納されるデータは音声デー
タでなることを特徴とする請求項１に記載のデータ転送
装置。2. The data transfer apparatus according to claim 1, wherein the data stored in the memory is voice data.