JPH0719817A - 実装機の部品検査装置 - Google Patents
実装機の部品検査装置Info
- Publication number
- JPH0719817A JPH0719817A JP5162285A JP16228593A JPH0719817A JP H0719817 A JPH0719817 A JP H0719817A JP 5162285 A JP5162285 A JP 5162285A JP 16228593 A JP16228593 A JP 16228593A JP H0719817 A JPH0719817 A JP H0719817A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- line sensor
- component
- image
- chip component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
(57)【要約】
【目的】 分解能力の向上を図りながらも光に対する感
度低下を招くことなく、しかもチップ部品に対する認識
速度を高める。 【構成】 ラインセンサ23a〜23cを副走査方向に
並べて配設するとともに、ラインセンサ23a〜23c
が主走査方向に一定量オフセットされるように配設し
た。また、各ラインセンサ23a〜23cから出力され
る画像データをA/D変換するA/D変換器33と、こ
れらのA/D変換器33への画像データ取り込み開始タ
イミングを、各ラインセンサ23a〜23cの副走査方
向の配設間隔に応じて遅延設定する遅れ時間設定部35
a〜35cとを各ラインセンサ23a〜23cに対しそ
れぞれ設けるとともに、A/D変換器33により変換さ
れた後の画像データを合成するデータ合成回路39を設
けた。
度低下を招くことなく、しかもチップ部品に対する認識
速度を高める。 【構成】 ラインセンサ23a〜23cを副走査方向に
並べて配設するとともに、ラインセンサ23a〜23c
が主走査方向に一定量オフセットされるように配設し
た。また、各ラインセンサ23a〜23cから出力され
る画像データをA/D変換するA/D変換器33と、こ
れらのA/D変換器33への画像データ取り込み開始タ
イミングを、各ラインセンサ23a〜23cの副走査方
向の配設間隔に応じて遅延設定する遅れ時間設定部35
a〜35cとを各ラインセンサ23a〜23cに対しそ
れぞれ設けるとともに、A/D変換器33により変換さ
れた後の画像データを合成するデータ合成回路39を設
けた。
Description
【0001】
【産業上の利用分野】本発明は、吸着ノズルを備えたヘ
ッドユニットによりIC等の小片状のチップ部品を吸着
してプリント基板上の所定位置に装着するように構成さ
れた実装機において、特に、ラインセンサからなる部品
認識手段によってチップ部品を認識する実装機の部品検
査装置に関するものである。
ッドユニットによりIC等の小片状のチップ部品を吸着
してプリント基板上の所定位置に装着するように構成さ
れた実装機において、特に、ラインセンサからなる部品
認識手段によってチップ部品を認識する実装機の部品検
査装置に関するものである。
【0002】
【従来の技術】従来、吸着ノズルを有する部品装着用の
ヘッドユニットにより、IC等の電子部品のような小片
状のチップ部品を部品供給部から吸着して、位置決めさ
れているプリント基板上に移送し、プリント基板の所定
位置に装着するようにした実装機が一般に知られてい
る。この実装機は、通常、基台上で上記ヘッドユニット
がX軸方向及びY軸方向に移動可能にされるとともに、
吸着ノズルがZ軸方向に移動可能かつ回転可能にされ、
各方向の移動及び回転のための駆動機構が設けられ、こ
れらの駆動機構及び吸着ノズルに対する負圧供給手段が
制御部によって制御されることにより、チップ部品の
吸、装着動作が自動的に行われるようになっている。
ヘッドユニットにより、IC等の電子部品のような小片
状のチップ部品を部品供給部から吸着して、位置決めさ
れているプリント基板上に移送し、プリント基板の所定
位置に装着するようにした実装機が一般に知られてい
る。この実装機は、通常、基台上で上記ヘッドユニット
がX軸方向及びY軸方向に移動可能にされるとともに、
吸着ノズルがZ軸方向に移動可能かつ回転可能にされ、
各方向の移動及び回転のための駆動機構が設けられ、こ
れらの駆動機構及び吸着ノズルに対する負圧供給手段が
制御部によって制御されることにより、チップ部品の
吸、装着動作が自動的に行われるようになっている。
【0003】また、このような実装機においては、上記
吸着ノズルでチップ部品を吸着したときの部品の位置に
ある程度のバラツキがあり、部品の吸着位置ズレに応じ
て装着位置を補正することが要求されるため、吸着され
たチップ部品を認識し、吸着ノズルに対する吸着位置ズ
レを検知したり、あるいはチップ部品の異常、例えばチ
ップ部品がリードを有するものであれば、このリードの
折れ等を検知するようにしている。このような部品認識
の一つの方法として、CCD撮像素子が列状に並べられ
た、いわゆるCCDラインセンサ(以下、ラインセンサ
と略す)を基台上に設置し、ヘッドユニットの移動に伴
い、チップ部品をこのラインセンサ上を通過させること
によってチップ部品画像を取り込むようにしたものがあ
る。
吸着ノズルでチップ部品を吸着したときの部品の位置に
ある程度のバラツキがあり、部品の吸着位置ズレに応じ
て装着位置を補正することが要求されるため、吸着され
たチップ部品を認識し、吸着ノズルに対する吸着位置ズ
レを検知したり、あるいはチップ部品の異常、例えばチ
ップ部品がリードを有するものであれば、このリードの
折れ等を検知するようにしている。このような部品認識
の一つの方法として、CCD撮像素子が列状に並べられ
た、いわゆるCCDラインセンサ(以下、ラインセンサ
と略す)を基台上に設置し、ヘッドユニットの移動に伴
い、チップ部品をこのラインセンサ上を通過させること
によってチップ部品画像を取り込むようにしたものがあ
る。
【0004】
【発明が解決しようとする課題】上記のようにラインセ
ンサによってチップ部品像を認識するものでは、ライン
センサの各素子の配列方向(主走査方向)と直交する方
向(副走査方向)にチップ部品を一定の速度で移動さ
せ、これによって主走査方向のチップ部品に対する画像
データを、副走査方向に順次取り込み、A/D変換して
一旦メモリ部に収納した後、所定の画像処理を施すこと
によってチップ部品を認識するようになっている。
ンサによってチップ部品像を認識するものでは、ライン
センサの各素子の配列方向(主走査方向)と直交する方
向(副走査方向)にチップ部品を一定の速度で移動さ
せ、これによって主走査方向のチップ部品に対する画像
データを、副走査方向に順次取り込み、A/D変換して
一旦メモリ部に収納した後、所定の画像処理を施すこと
によってチップ部品を認識するようになっている。
【0005】ところで、上記A/D変換器は、通常、1
本のラインセンサに対し1つ設けられており、所定のク
ロック信号に同期して、ラインセンサの1画素データず
つ順次A/D変換するようになっている。従って、チッ
プ部品認識能力の向上を図るべく、撮像素子を多数設け
て分解能を高めるようにしたラインセンサを適用してチ
ップ部品の認識を行うと、A/D変換に時間を要し、実
装機におけるチップ部品に対する認識処理速度の低下に
より、実装能率の低下を招くという問題が生じていた。
しかしながら、実装機においては、チップ部品認識能力
が高いほど、より正確、かつ確実な実装が行えるという
事情から、上記のようなチップ部品の認識処理速度の低
下は甘受せざるをえなかった。
本のラインセンサに対し1つ設けられており、所定のク
ロック信号に同期して、ラインセンサの1画素データず
つ順次A/D変換するようになっている。従って、チッ
プ部品認識能力の向上を図るべく、撮像素子を多数設け
て分解能を高めるようにしたラインセンサを適用してチ
ップ部品の認識を行うと、A/D変換に時間を要し、実
装機におけるチップ部品に対する認識処理速度の低下に
より、実装能率の低下を招くという問題が生じていた。
しかしながら、実装機においては、チップ部品認識能力
が高いほど、より正確、かつ確実な実装が行えるという
事情から、上記のようなチップ部品の認識処理速度の低
下は甘受せざるをえなかった。
【0006】さらに、上記のように撮像素子を多数備え
て分解能を高めたラインセンサでは、1画素当りの大き
さが比較的小さくなってしまい、これによって光に対す
る感度の低下を招くという弊害が生じている。従って、
これを回避するために、照明の光度を上げたり、あるい
は、チップ部品の走査速度を低く設定することを要し、
このように走査速度を低く設定した場合には、上記A/
D変換の処理速度と相俟って、より一層実装能率の低下
を招くことになる。
て分解能を高めたラインセンサでは、1画素当りの大き
さが比較的小さくなってしまい、これによって光に対す
る感度の低下を招くという弊害が生じている。従って、
これを回避するために、照明の光度を上げたり、あるい
は、チップ部品の走査速度を低く設定することを要し、
このように走査速度を低く設定した場合には、上記A/
D変換の処理速度と相俟って、より一層実装能率の低下
を招くことになる。
【0007】本発明は、上記問題を解決するためになさ
れたものであり、分解能力の向上を図りながらも光に対
する感度低下を招くことなく、しかもチップ部品に対す
る認識速度を高めることができる実装機の部品検査装置
を提供することを目的としている。
れたものであり、分解能力の向上を図りながらも光に対
する感度低下を招くことなく、しかもチップ部品に対す
る認識速度を高めることができる実装機の部品検査装置
を提供することを目的としている。
【0008】
【課題を解決するための手段】本発明は、チップ部品吸
着用のノズル部材を有して、基台の上方に移動可能に装
備したヘッドユニットと、ラインセンサからなる部品認
識手段とを備え、上記ヘッドユニットによりチップ部品
を部品供給側から部品装着側へ運ぶとともに、その間
に、上記部品認識手段の認識領域内を相対的に移動させ
ることによってチップ部品を主走査及び副走査してチッ
プ部品の認識を行うように構成された実装機であって、
チップ部品画像を主走査方向に取り込む複数のラインセ
ンサを、副走査方向に互いに接近した状態で並べ、か
つ、各ラインセンサが主走査方向に一定量オフセットさ
れるように配設することによって上記部品認識手段を構
成し、上記各ラインセンサに対して、取り込まれたチッ
プ部品画像に応じて出力される画像データをA/D変換
するA/D変換手段と、これらのA/D変換手段への上
記画像データ取り込み開始タイミングを、各ラインセン
サの副走査方向の配設間隔に応じて遅延設定する設定手
段とを設けるとともに、上記各A/D変換手段により変
換された画像データを合成する合成手段を設けたもので
ある。
着用のノズル部材を有して、基台の上方に移動可能に装
備したヘッドユニットと、ラインセンサからなる部品認
識手段とを備え、上記ヘッドユニットによりチップ部品
を部品供給側から部品装着側へ運ぶとともに、その間
に、上記部品認識手段の認識領域内を相対的に移動させ
ることによってチップ部品を主走査及び副走査してチッ
プ部品の認識を行うように構成された実装機であって、
チップ部品画像を主走査方向に取り込む複数のラインセ
ンサを、副走査方向に互いに接近した状態で並べ、か
つ、各ラインセンサが主走査方向に一定量オフセットさ
れるように配設することによって上記部品認識手段を構
成し、上記各ラインセンサに対して、取り込まれたチッ
プ部品画像に応じて出力される画像データをA/D変換
するA/D変換手段と、これらのA/D変換手段への上
記画像データ取り込み開始タイミングを、各ラインセン
サの副走査方向の配設間隔に応じて遅延設定する設定手
段とを設けるとともに、上記各A/D変換手段により変
換された画像データを合成する合成手段を設けたもので
ある。
【0009】
【作用】本発明によれば、部品認識手段の各ラインセン
サに対してチップ部品を相対的に、かつ各ラインセンサ
の副走査方向に移動させることによってチップ部品像が
各ラインセンサによって取り込まれる。この際、各ライ
ンセンサによる画像の取り込開始タイミングは、各ライ
ンセンサ毎に設けられた設定手段によって、各ラインセ
ンサの副走査方向の配設間隔に応じた時間だけづれて開
始され、これよって各ラインセンサの画像の取り込みが
チップ部品に対して副走査方向の同一箇所から開始され
る。そして、各ラインセンサによって取り込まれた画像
データは、各ラインセンサ毎に設けられたA/D変換手
段によってA/D変換された後、合成手段において合成
される。このように複数のラインセンサによって取り込
まれた画像データを後に合成手段において合成すること
で、設けたラインセンサの数に比例して分解能を向上さ
せることができ、また、この際各ラインセンサ毎に取り
込まれた画像データを各ラインセンサ毎に設けられたA
/D変換手段で変換するので、各ラインセンサからの画
像データを並行してA/D変換することができ、これに
よってチップ部品認識時におけるA/D変換処理時間の
短縮を図ることができる。さらに、上記のように各ライ
ンセンサによって取り込まれた画像データを合成するこ
とによって分解能を高めるようにされているので、ライ
ンセンサの素子数を少なく設定して1素子当りの大きさ
を比較的大きく設けることができ、これによって光に対
する感度を充分に確保することができる。
サに対してチップ部品を相対的に、かつ各ラインセンサ
の副走査方向に移動させることによってチップ部品像が
各ラインセンサによって取り込まれる。この際、各ライ
ンセンサによる画像の取り込開始タイミングは、各ライ
ンセンサ毎に設けられた設定手段によって、各ラインセ
ンサの副走査方向の配設間隔に応じた時間だけづれて開
始され、これよって各ラインセンサの画像の取り込みが
チップ部品に対して副走査方向の同一箇所から開始され
る。そして、各ラインセンサによって取り込まれた画像
データは、各ラインセンサ毎に設けられたA/D変換手
段によってA/D変換された後、合成手段において合成
される。このように複数のラインセンサによって取り込
まれた画像データを後に合成手段において合成すること
で、設けたラインセンサの数に比例して分解能を向上さ
せることができ、また、この際各ラインセンサ毎に取り
込まれた画像データを各ラインセンサ毎に設けられたA
/D変換手段で変換するので、各ラインセンサからの画
像データを並行してA/D変換することができ、これに
よってチップ部品認識時におけるA/D変換処理時間の
短縮を図ることができる。さらに、上記のように各ライ
ンセンサによって取り込まれた画像データを合成するこ
とによって分解能を高めるようにされているので、ライ
ンセンサの素子数を少なく設定して1素子当りの大きさ
を比較的大きく設けることができ、これによって光に対
する感度を充分に確保することができる。
【0010】
【実施例】本発明の実装機の部品検査装置について図面
を用いて説明する。図1及び図2は、本発明に係る部品
検査装置が搭載されたチップ部品実装機の構造を示して
いる。同図に示すように、チップ部品実装機(以下、実
装機と略する)の基台1上には、プリント基板搬送用の
コンベア2が配置され、プリント基板3がこのコンベア
2上を搬送されて所定の装着作業位置で停止されるよう
になっている。
を用いて説明する。図1及び図2は、本発明に係る部品
検査装置が搭載されたチップ部品実装機の構造を示して
いる。同図に示すように、チップ部品実装機(以下、実
装機と略する)の基台1上には、プリント基板搬送用の
コンベア2が配置され、プリント基板3がこのコンベア
2上を搬送されて所定の装着作業位置で停止されるよう
になっている。
【0011】上記コンベア2の側方には、部品供給部4
が配置されている。この部品供給部4は、多数列のテー
プフィーダ4aを備えており、各テープフィーダ4aは
それぞれ、IC、トランジスタ、コンデンサ等の小片状
のチップ部品を所定間隔おきに収納、保持したテープが
リールから導出されるようにするとともに、テープ繰り
出し端にはラチェット式の送り機構を具備し、後述のヘ
ッドユニット5によりチップ部品がピックアップされる
につれてテープが間欠的に繰り出されるようになってい
る。
が配置されている。この部品供給部4は、多数列のテー
プフィーダ4aを備えており、各テープフィーダ4aは
それぞれ、IC、トランジスタ、コンデンサ等の小片状
のチップ部品を所定間隔おきに収納、保持したテープが
リールから導出されるようにするとともに、テープ繰り
出し端にはラチェット式の送り機構を具備し、後述のヘ
ッドユニット5によりチップ部品がピックアップされる
につれてテープが間欠的に繰り出されるようになってい
る。
【0012】また、上記基台1の上方には、部品装着用
のヘッドユニット5が装備されている。このヘッドユニ
ット5は、X軸方向(コンベア2の方向)及びY軸方向
(水平面上でX軸と直交する方向)に移動可能になって
いる。
のヘッドユニット5が装備されている。このヘッドユニ
ット5は、X軸方向(コンベア2の方向)及びY軸方向
(水平面上でX軸と直交する方向)に移動可能になって
いる。
【0013】すなわち、上記基台1上には、Y軸方向に
延びる一対の固定レール7と、Y軸サーボモータ9によ
り回転駆動されるボールねじ軸8とが配設され、上記固
定レール7上にヘッドユニット支持部材11が配置され
て、この支持部材11に設けられたナット部分12が上
記ボールねじ軸8に螺合している。また、上記支持部材
11には、X軸方向に延びるガイド部材13と、X軸サ
ーボモータ15により駆動されるボールねじ軸14とが
配設され、上記ガイド部材13にヘッドユニット5が移
動可能に保持され、このヘッドユニット5に設けられた
ナット部分(図示せず)が上記ボールねじ軸14に螺合
している。そして、Y軸サーボモータ9の作動によりボ
ールねじ軸8が回転して上記支持部材11がY軸方向に
移動するとともに、X軸サーボモータ15の作動により
ボールねじ軸14が回転して、ヘッドユニット5が支持
部材11に対してX軸方向に移動するようになってい
る。
延びる一対の固定レール7と、Y軸サーボモータ9によ
り回転駆動されるボールねじ軸8とが配設され、上記固
定レール7上にヘッドユニット支持部材11が配置され
て、この支持部材11に設けられたナット部分12が上
記ボールねじ軸8に螺合している。また、上記支持部材
11には、X軸方向に延びるガイド部材13と、X軸サ
ーボモータ15により駆動されるボールねじ軸14とが
配設され、上記ガイド部材13にヘッドユニット5が移
動可能に保持され、このヘッドユニット5に設けられた
ナット部分(図示せず)が上記ボールねじ軸14に螺合
している。そして、Y軸サーボモータ9の作動によりボ
ールねじ軸8が回転して上記支持部材11がY軸方向に
移動するとともに、X軸サーボモータ15の作動により
ボールねじ軸14が回転して、ヘッドユニット5が支持
部材11に対してX軸方向に移動するようになってい
る。
【0014】また、上記Y軸サーボモータ9及びX軸サ
ーボモータ15には、それぞれエンコーダからなる位置
検出装置10,16が設けられており、これによって上
記ヘッドユニット5の移動位置検出がなされるようにな
っている。
ーボモータ15には、それぞれエンコーダからなる位置
検出装置10,16が設けられており、これによって上
記ヘッドユニット5の移動位置検出がなされるようにな
っている。
【0015】上記ヘッドユニット5には、チップ部品吸
着用のノズル部材20が設けられ、図示の実施例では3
つのノズル部材20が設けられている。各ノズル部材2
0は、それぞれ、ヘッドユニット5のフレームに対して
昇降(Z軸方向の移動)及びノズル中心軸(R軸)回り
の回転が可能とされ、Z軸サーボモータ17及びR軸サ
ーボモータ18により作動されるようになっている。ま
た、上記各サーボモータ17,18にはそれぞれ位置検
出装置21,22が設けられて、ノズル部材20の移動
位置検出がなされるようになっている。
着用のノズル部材20が設けられ、図示の実施例では3
つのノズル部材20が設けられている。各ノズル部材2
0は、それぞれ、ヘッドユニット5のフレームに対して
昇降(Z軸方向の移動)及びノズル中心軸(R軸)回り
の回転が可能とされ、Z軸サーボモータ17及びR軸サ
ーボモータ18により作動されるようになっている。ま
た、上記各サーボモータ17,18にはそれぞれ位置検
出装置21,22が設けられて、ノズル部材20の移動
位置検出がなされるようになっている。
【0016】そして、上記部品供給部4の側方には、上
記ノズル部材20に吸着されたチップ部品を認識する際
に、チップ部品像を取り込むためのセンサユニット23
が配設されている。
記ノズル部材20に吸着されたチップ部品を認識する際
に、チップ部品像を取り込むためのセンサユニット23
が配設されている。
【0017】上記センサユニット23には、図3に示す
ように、Y軸方向に延びる3本のラインセンサ23a〜
23cがX軸方向に並べて配設されいる。各ラインセン
サ23a〜23cは、1素子の一辺がd(mm)の正方形
のCCD固体撮像素子が列状に配され、一次元的に画像
を取り込むようにされた同一構造のイメージセンサで、
同図に示すようにX軸方向右側から順にラインセンサ2
3a、23b,23cが当接した状態で並べて配設され
るとともに、各ラインセンサ23a〜23cがY軸方向
に一定量オフセットされた状態とされている。より詳細
には、ラインセンサ23bを基準に、片側のラインセン
サ23cがd/3(mm)だけコンベア2に接近する方向
に、反対側のラインセンサ23aが同寸法だけコンベア
2から離れる方向に、それぞれオフセットされた状態と
されている。
ように、Y軸方向に延びる3本のラインセンサ23a〜
23cがX軸方向に並べて配設されいる。各ラインセン
サ23a〜23cは、1素子の一辺がd(mm)の正方形
のCCD固体撮像素子が列状に配され、一次元的に画像
を取り込むようにされた同一構造のイメージセンサで、
同図に示すようにX軸方向右側から順にラインセンサ2
3a、23b,23cが当接した状態で並べて配設され
るとともに、各ラインセンサ23a〜23cがY軸方向
に一定量オフセットされた状態とされている。より詳細
には、ラインセンサ23bを基準に、片側のラインセン
サ23cがd/3(mm)だけコンベア2に接近する方向
に、反対側のラインセンサ23aが同寸法だけコンベア
2から離れる方向に、それぞれオフセットされた状態と
されている。
【0018】このようなセンサユニット23において
は、上記ノズル部材20によってチップ部品を吸着した
後、吸着チップ部品を図1の一点鎖線矢印Sに示す方向
に一定速度V(mm/s)で移動させることで、ラインセン
サ23a〜23cによって順次チップ部品像が取り込ま
れ画像信号として出力されるようになっている。
は、上記ノズル部材20によってチップ部品を吸着した
後、吸着チップ部品を図1の一点鎖線矢印Sに示す方向
に一定速度V(mm/s)で移動させることで、ラインセン
サ23a〜23cによって順次チップ部品像が取り込ま
れ画像信号として出力されるようになっている。
【0019】上記のように構成された実装機は、全体構
成を省略しているが、マイクロコンピュータを構成要素
とする制御装置を備え、上記Y軸及びX軸サーボモータ
9,15、ヘッドユニット5の吸着ノズル20に対する
Z軸サーボモータ17、R軸サーボモータ18及びセン
サユニット23の各ラインセンサ23a〜23c等はす
べて上記制御装置に電気的に接続され、この制御装置に
よって統括制御されるようになっている。
成を省略しているが、マイクロコンピュータを構成要素
とする制御装置を備え、上記Y軸及びX軸サーボモータ
9,15、ヘッドユニット5の吸着ノズル20に対する
Z軸サーボモータ17、R軸サーボモータ18及びセン
サユニット23の各ラインセンサ23a〜23c等はす
べて上記制御装置に電気的に接続され、この制御装置に
よって統括制御されるようになっている。
【0020】また、上記制御装置には図4の回路構成図
に示すような画像処理部30が設けられている。この画
像処理部30には、上記センサユニット23から出力さ
れる画像データを各ラインセンサ23a〜23c毎に取
り込み、これらの各画像データを合成する合成処理装置
31と、この合成処理装置31において合成された画像
データに所定の処理を施すことにより吸着チップ部品を
認識し、チップ部品のノズル部材20に対する吸着位
置、あるいは回転角等を認識する画像処理装置32とか
ら構成されている。
に示すような画像処理部30が設けられている。この画
像処理部30には、上記センサユニット23から出力さ
れる画像データを各ラインセンサ23a〜23c毎に取
り込み、これらの各画像データを合成する合成処理装置
31と、この合成処理装置31において合成された画像
データに所定の処理を施すことにより吸着チップ部品を
認識し、チップ部品のノズル部材20に対する吸着位
置、あるいは回転角等を認識する画像処理装置32とか
ら構成されている。
【0021】同図に示すように、合成処理装置31に
は、センサユニット23の各ラインセンサ23a〜23
cにそれぞれ対応した処理経路が設けられており、各処
理経路には、ラインセンサ23a〜23cによって取り
込まれた画像を1画素毎にA/D変換するA/D変換器
33、A/D変換後の画像データを格納する第1〜第3
メモリ38a〜38c、これらの第1〜第3メモリ38
a〜38cへの画像データの書き込みの際にアドレスの
指定を行うアドレスカウンタ34及びチップ部品の移動
中に主走査(Y軸方向の画像の取り込み)が所定回数行
われるように副走査(X軸方向の画像の取り込み)速度
を設定する同期信号の発信源である同期クロック発信部
36がそれぞれ設けられている。
は、センサユニット23の各ラインセンサ23a〜23
cにそれぞれ対応した処理経路が設けられており、各処
理経路には、ラインセンサ23a〜23cによって取り
込まれた画像を1画素毎にA/D変換するA/D変換器
33、A/D変換後の画像データを格納する第1〜第3
メモリ38a〜38c、これらの第1〜第3メモリ38
a〜38cへの画像データの書き込みの際にアドレスの
指定を行うアドレスカウンタ34及びチップ部品の移動
中に主走査(Y軸方向の画像の取り込み)が所定回数行
われるように副走査(X軸方向の画像の取り込み)速度
を設定する同期信号の発信源である同期クロック発信部
36がそれぞれ設けられている。
【0022】また、合成処理装置31には、各ラインセ
ンサ23a〜23cによる画像読み取り開始タイミング
の同期を図るとともに、各ラインセンサ23a〜23c
の主走査方向の画像の読み取り速度を設定するクロック
信号の発信源であるクロック発信部37が設けられてい
る。ここから出力されるクロック信号は各処理経路毎に
設けられた、例えばタイマ等の遅れ時間設定部35a〜
35cを介して出力されるようになっており、図外の主
制御器からの認識スタート信号が遅れ時間設定部35a
〜35cにそれぞれ入力されることによって、各遅れ時
間設定部35a〜35cにより定められた所定の時間後
(いわゆる遅れ時間)にクロック信号を各処理経路に出
力するようになっている。この際、遅れ時間設定部35
aでの設定遅れ時間は0、遅れ時間設定部35bでの設
定遅れ時間はt(=d/V)、遅れ時間設定部35cで
の設定遅れ時間は2tとされており、遅れ時間設定部3
5aが認識スタート信号入力と同時にクロック信号の出
力を開始するのに対し、遅れ時間設定部35bでは認識
スタート信号が入力されたt時間後に、遅れ時間設定部
35cでは認識スタート信号が入力された2t時間後に
それぞれクロック信号の出力を開始する。つまり、各ラ
インセンサ23a〜23cに対応する各処理経路へのク
ロック信号の出力開始タイミングを上記のように各処理
経路毎にづらし、各ラインセンサ23a〜23cの副走
査開始タイミングをそれぞれ上記の時間だけ遅らせるこ
とによって各ラインセンサ23a〜23cによる画像取
り込みが実質的に副走査方向の同一箇所から開始される
ようになっている。
ンサ23a〜23cによる画像読み取り開始タイミング
の同期を図るとともに、各ラインセンサ23a〜23c
の主走査方向の画像の読み取り速度を設定するクロック
信号の発信源であるクロック発信部37が設けられてい
る。ここから出力されるクロック信号は各処理経路毎に
設けられた、例えばタイマ等の遅れ時間設定部35a〜
35cを介して出力されるようになっており、図外の主
制御器からの認識スタート信号が遅れ時間設定部35a
〜35cにそれぞれ入力されることによって、各遅れ時
間設定部35a〜35cにより定められた所定の時間後
(いわゆる遅れ時間)にクロック信号を各処理経路に出
力するようになっている。この際、遅れ時間設定部35
aでの設定遅れ時間は0、遅れ時間設定部35bでの設
定遅れ時間はt(=d/V)、遅れ時間設定部35cで
の設定遅れ時間は2tとされており、遅れ時間設定部3
5aが認識スタート信号入力と同時にクロック信号の出
力を開始するのに対し、遅れ時間設定部35bでは認識
スタート信号が入力されたt時間後に、遅れ時間設定部
35cでは認識スタート信号が入力された2t時間後に
それぞれクロック信号の出力を開始する。つまり、各ラ
インセンサ23a〜23cに対応する各処理経路へのク
ロック信号の出力開始タイミングを上記のように各処理
経路毎にづらし、各ラインセンサ23a〜23cの副走
査開始タイミングをそれぞれ上記の時間だけ遅らせるこ
とによって各ラインセンサ23a〜23cによる画像取
り込みが実質的に副走査方向の同一箇所から開始される
ようになっている。
【0023】さらに、合成処理装置31には、データ合
成回路39が設けられるとともに、上記ラインセンサ2
3a〜23cの1ラインの画素数に対して1ライン当り
3倍の画素のデータを記憶することのできる合成メモリ
40を備え、上記データ合成回路39及び合成メモリ4
0により、各画素の列方向の寸法がラインセンサ23a
〜23cの各画素の1/3(d/3mm)に設定されたメ
モリ合成画像が作成されるようになっている。
成回路39が設けられるとともに、上記ラインセンサ2
3a〜23cの1ラインの画素数に対して1ライン当り
3倍の画素のデータを記憶することのできる合成メモリ
40を備え、上記データ合成回路39及び合成メモリ4
0により、各画素の列方向の寸法がラインセンサ23a
〜23cの各画素の1/3(d/3mm)に設定されたメ
モリ合成画像が作成されるようになっている。
【0024】つまり、上記データ合成回路39内には、
図外の読み出しアドレスカウンタ及び書き込みアドレス
カウンタが設けられており、この書き込みアドレスカウ
ンタのアドレス指定に基づいて第1〜第3メモリ38a
〜38cから同一アドレスの画像データが読み出される
とともに、読み出された各画像データが上記書き込みア
ドレスカウンタのアドレス指定に基づいて合成メモリ4
0に書き込まれ、これにより、ラインセンサ23a〜2
3cによって取り込まれた各画像データの合成が行われ
るようになっている。
図外の読み出しアドレスカウンタ及び書き込みアドレス
カウンタが設けられており、この書き込みアドレスカウ
ンタのアドレス指定に基づいて第1〜第3メモリ38a
〜38cから同一アドレスの画像データが読み出される
とともに、読み出された各画像データが上記書き込みア
ドレスカウンタのアドレス指定に基づいて合成メモリ4
0に書き込まれ、これにより、ラインセンサ23a〜2
3cによって取り込まれた各画像データの合成が行われ
るようになっている。
【0025】ここで、簡単に各ラインセンサ23a〜2
3cから取り込まれた各画像データの合成処理装置31
での合成について図5を用いて説明する。
3cから取り込まれた各画像データの合成処理装置31
での合成について図5を用いて説明する。
【0026】合成処理装置31では、各ラインセンサ2
3a〜23cによって取り込まれた同一ラインの同一画
素のデータを順次合成メモリ40に書き込んでいくこと
によって各画像データを合成するようになっている。具
体的には、例えば図5(a)に示すように、各ラインセ
ンサ23a〜23cによって取り込まれた各第1ライ
ン、各第1画素45a〜45cにおける画像データの場
合であれば、これらの画像データを矢印で示すように、
合成メモリ40の第1番地50a〜第3番地50cに連
続して書き込む。この際、ラインセンサ23cの第1画
素45cの画像データを合成メモリ40の第1番地50
aに、ラインセンサ23bの第1画素45bの画像デー
タを合成メモリ40の第2番地50bに、ラインセンサ
23aの第1画素45aの画像データを合成メモリ40
の第3番地50cにそれぞれアドレス指定しつつ書き込
むようする。
3a〜23cによって取り込まれた同一ラインの同一画
素のデータを順次合成メモリ40に書き込んでいくこと
によって各画像データを合成するようになっている。具
体的には、例えば図5(a)に示すように、各ラインセ
ンサ23a〜23cによって取り込まれた各第1ライ
ン、各第1画素45a〜45cにおける画像データの場
合であれば、これらの画像データを矢印で示すように、
合成メモリ40の第1番地50a〜第3番地50cに連
続して書き込む。この際、ラインセンサ23cの第1画
素45cの画像データを合成メモリ40の第1番地50
aに、ラインセンサ23bの第1画素45bの画像デー
タを合成メモリ40の第2番地50bに、ラインセンサ
23aの第1画素45aの画像データを合成メモリ40
の第3番地50cにそれぞれアドレス指定しつつ書き込
むようする。
【0027】そして、各ラインセンサ23a〜23cに
よって取り込まれた各第1ラインの、各第2画素46a
〜46cにおける画像データの場合は、ラインセンサ2
3cの第2画素46cの画像データを合成メモリ40の
第4番地50dに、ラインセンサ23bの第2画素46
bの画像データを合成メモリ40の第5番地50bに、
ラインセンサ23aの第2画素46aの画像データを合
成メモリ40の第6番地50cにそれぞれアドレス指定
しつつ書き込むという具合に、各ラインセンサ23a〜
23cによって取り込まれた同一ライン、同一画素の画
像データを上記のような順番で規則的に連続して書き込
むことによって各ラインセンサ23a〜23cによって
取り込まれた各画像データの合成を行うようにしてい
る。
よって取り込まれた各第1ラインの、各第2画素46a
〜46cにおける画像データの場合は、ラインセンサ2
3cの第2画素46cの画像データを合成メモリ40の
第4番地50dに、ラインセンサ23bの第2画素46
bの画像データを合成メモリ40の第5番地50bに、
ラインセンサ23aの第2画素46aの画像データを合
成メモリ40の第6番地50cにそれぞれアドレス指定
しつつ書き込むという具合に、各ラインセンサ23a〜
23cによって取り込まれた同一ライン、同一画素の画
像データを上記のような順番で規則的に連続して書き込
むことによって各ラインセンサ23a〜23cによって
取り込まれた各画像データの合成を行うようにしてい
る。
【0028】ところで、各ラインセンサ23a〜23c
の同一画素、例えば上記第1画素45a〜45cによっ
て取り込まれる画像データは、各ラインセンサ23a〜
23cが副走査方向に同一ラインの画像を取り込んでい
るものの、各画素45a〜45cが主走査方向にオフセ
ットされているので、各第1画素45a〜45cによっ
て取り込まれる画像にはそれぞれ多少の相違が生じてい
る。従って、図5(b)に示すように、ラインセンサ2
3aの第1画素45aの画像データが黒のデータである
ような場合には、合成メモリ40の第3番地50cに黒
のデータが書き込まれ、また、同図(c)に示すよう
に、ラインセンサ23aの第1画素40a及びラインセ
ンサ23aの第1画素45bの画像データが黒のデータ
である場合には、合成メモリ40における第2及び第3
番地50b,50cに黒のデータが書き込まれ、さら
に、同図(d)に示すように、ラインセンサ23a〜2
3cの第1画素45a〜45cに対応する画像データが
黒のデータの場合には、合成メモリ40の第1〜第3番
地50a〜50cに黒のデータが書き込まれることにな
る。
の同一画素、例えば上記第1画素45a〜45cによっ
て取り込まれる画像データは、各ラインセンサ23a〜
23cが副走査方向に同一ラインの画像を取り込んでい
るものの、各画素45a〜45cが主走査方向にオフセ
ットされているので、各第1画素45a〜45cによっ
て取り込まれる画像にはそれぞれ多少の相違が生じてい
る。従って、図5(b)に示すように、ラインセンサ2
3aの第1画素45aの画像データが黒のデータである
ような場合には、合成メモリ40の第3番地50cに黒
のデータが書き込まれ、また、同図(c)に示すよう
に、ラインセンサ23aの第1画素40a及びラインセ
ンサ23aの第1画素45bの画像データが黒のデータ
である場合には、合成メモリ40における第2及び第3
番地50b,50cに黒のデータが書き込まれ、さら
に、同図(d)に示すように、ラインセンサ23a〜2
3cの第1画素45a〜45cに対応する画像データが
黒のデータの場合には、合成メモリ40の第1〜第3番
地50a〜50cに黒のデータが書き込まれることにな
る。
【0029】つまり、主走査方向にオフセットされた同
一画素の画像データを合成メモリ40に連続して書き込
むことによって合成された画像データでは、各ラインセ
ンサ23a〜23cによって取り込まれた個々の画像デ
ータと比較すると、チップ部品に対して3倍の分解能を
得ることができるようになっている。
一画素の画像データを合成メモリ40に連続して書き込
むことによって合成された画像データでは、各ラインセ
ンサ23a〜23cによって取り込まれた個々の画像デ
ータと比較すると、チップ部品に対して3倍の分解能を
得ることができるようになっている。
【0030】以上のように構成された上記実装機の部品
認識における画像処理ついて、図7を参照しつつ図6の
フローチャートに基づいて説明する。なお、上記の実装
機では、上記の通り各ラインセンサ23a〜23c毎に
処理経路が設けられその処理内容が同一であるため、図
5中では同一処理内容には同一のステップ符号を付し、
各ラインセンサ23a〜23cに対応する処理経路での
処理をそれぞれ区別するために、各ラインセンサ23a
〜23cのアルファベット符号に対応して、各ステップ
符号の後にアルファベットa〜cを付している。
認識における画像処理ついて、図7を参照しつつ図6の
フローチャートに基づいて説明する。なお、上記の実装
機では、上記の通り各ラインセンサ23a〜23c毎に
処理経路が設けられその処理内容が同一であるため、図
5中では同一処理内容には同一のステップ符号を付し、
各ラインセンサ23a〜23cに対応する処理経路での
処理をそれぞれ区別するために、各ラインセンサ23a
〜23cのアルファベット符号に対応して、各ステップ
符号の後にアルファベットa〜cを付している。
【0031】先ず、チップ部品に対する認識走査が開始
されると、これに同期して出力される認識スタート信号
が、遅れ時間設定部35a〜35cにそれぞれ入力され
る(ステップS1a,S1b,S1c)。認識スタート
信号が遅れ時間設定部35a〜35cに入力されると、
クロック発信部37から上記遅れ時間設定部35a〜3
5cに入力されているクロック信号が、A/D変換器3
3、アドレスカウンタ34、同期クロック発信部36及
びラインセンサ23a〜23cにそれぞれ出力される。
されると、これに同期して出力される認識スタート信号
が、遅れ時間設定部35a〜35cにそれぞれ入力され
る(ステップS1a,S1b,S1c)。認識スタート
信号が遅れ時間設定部35a〜35cに入力されると、
クロック発信部37から上記遅れ時間設定部35a〜3
5cに入力されているクロック信号が、A/D変換器3
3、アドレスカウンタ34、同期クロック発信部36及
びラインセンサ23a〜23cにそれぞれ出力される。
【0032】そして、上記同期クロック発信部36に上
記クロック信号が入力されると、これに同期して同期ク
ロック発信部36から同期信号が出力されて上記ライン
センサ23a〜23cに入力される。これによって上記
ラインセンサ23a〜23cは、上記クロック信号に同
期して主走査方向に1画素づつ画像を取り込むととも
に、上記同期信号に同期して副走査方向にライン毎の画
像を取り込むことになる。
記クロック信号が入力されると、これに同期して同期ク
ロック発信部36から同期信号が出力されて上記ライン
センサ23a〜23cに入力される。これによって上記
ラインセンサ23a〜23cは、上記クロック信号に同
期して主走査方向に1画素づつ画像を取り込むととも
に、上記同期信号に同期して副走査方向にライン毎の画
像を取り込むことになる。
【0033】この際、ラインセンサ23b,23c及び
これらに対する処理経路へのクロック信号の出力は、上
記の通り遅れ時間設定部35b,35cにより設定され
た遅れ時間に応じて遅延される。すなわち、ラインセン
サ23bによる画像の取り込みはラインセンサ23aに
よる画像の取り込み開始時に対して時間t遅れて開始さ
れ、またラインセンサ23cによる画像の取り込みはラ
インセンサ23aの画像取り込み開始時に対して時間2
t遅れて開始される。
これらに対する処理経路へのクロック信号の出力は、上
記の通り遅れ時間設定部35b,35cにより設定され
た遅れ時間に応じて遅延される。すなわち、ラインセン
サ23bによる画像の取り込みはラインセンサ23aに
よる画像の取り込み開始時に対して時間t遅れて開始さ
れ、またラインセンサ23cによる画像の取り込みはラ
インセンサ23aの画像取り込み開始時に対して時間2
t遅れて開始される。
【0034】そして、上記ラインセンサ23a〜23c
にそれぞれ取り込まれた画像データは画像信号として、
上記クロック信号に同期して1画素ずつ順次上記A/D
変換器33に読み出され、ここで、A/D変換された
後、上記アドレスカウンタ34でのアドレス指定に従っ
て第1〜第3メモリ38a〜38cにそれぞれ格納され
る(ステップS2a〜S4a,S2b〜S4b,S2c
〜S4c)。
にそれぞれ取り込まれた画像データは画像信号として、
上記クロック信号に同期して1画素ずつ順次上記A/D
変換器33に読み出され、ここで、A/D変換された
後、上記アドレスカウンタ34でのアドレス指定に従っ
て第1〜第3メモリ38a〜38cにそれぞれ格納され
る(ステップS2a〜S4a,S2b〜S4b,S2c
〜S4c)。
【0035】この時点において、ラインセンサ23a〜
23cに取り込まれた画像は、例えば図7の53a〜5
3cに示すような画像データとして各メモリ38a〜3
8cに書き込まれている。同図に示すように、チップ部
品画像はかなり粗い状態で取り込まれており、しかも、
各ラインセンサ23a〜23cがY軸方向に寸法d/3
づつオフセットされているので、各画像データ53a〜
53cはY軸方向(図7では上下方向)に多少異なった
画像として取り込まれている。
23cに取り込まれた画像は、例えば図7の53a〜5
3cに示すような画像データとして各メモリ38a〜3
8cに書き込まれている。同図に示すように、チップ部
品画像はかなり粗い状態で取り込まれており、しかも、
各ラインセンサ23a〜23cがY軸方向に寸法d/3
づつオフセットされているので、各画像データ53a〜
53cはY軸方向(図7では上下方向)に多少異なった
画像として取り込まれている。
【0036】このように、各ラインセンサ23a〜23
cからの画像データが全て第1〜第3メモリ38a〜3
8cに格納されると(ステップS4a,S4b,S4c
でYES)、次いでデータ合成回路39から各メモリ3
8a〜38cに対して要求信号が出力され、この信号の
入力に基づいて各メモリ38a〜38cからの画像デー
タの読み出しが開始される。このとき各メモリ38a〜
38cからの画像の読み出しは、上記の通りデータ合成
回路39の読み出しアドレスカウンタによるアドレス指
定に従って同一アドレスの1画素データ毎に読み出さ
れ、その後、データ合成回路39の書き込みアドレスカ
ウンタによるアドレス指定に従って合成メモリ40に書
き込まれる。この際、先ず、上記データ合成回路39の
書き込みアドレスカウンタは、第3メモリ38cから読
み出された第1番地の画像データを合成メモリ40の第
1番地に、第2メモリ38bから読み出された第1番地
の画像データを合成メモリ40の第2番地に、第1メモ
リ38aから読み出された第1番地の画像データを合成
メモリ40の第3番地にそれぞれ書き込むようにアドレ
スの指定を行う(ステップS5a,S5b,S5c)。
cからの画像データが全て第1〜第3メモリ38a〜3
8cに格納されると(ステップS4a,S4b,S4c
でYES)、次いでデータ合成回路39から各メモリ3
8a〜38cに対して要求信号が出力され、この信号の
入力に基づいて各メモリ38a〜38cからの画像デー
タの読み出しが開始される。このとき各メモリ38a〜
38cからの画像の読み出しは、上記の通りデータ合成
回路39の読み出しアドレスカウンタによるアドレス指
定に従って同一アドレスの1画素データ毎に読み出さ
れ、その後、データ合成回路39の書き込みアドレスカ
ウンタによるアドレス指定に従って合成メモリ40に書
き込まれる。この際、先ず、上記データ合成回路39の
書き込みアドレスカウンタは、第3メモリ38cから読
み出された第1番地の画像データを合成メモリ40の第
1番地に、第2メモリ38bから読み出された第1番地
の画像データを合成メモリ40の第2番地に、第1メモ
リ38aから読み出された第1番地の画像データを合成
メモリ40の第3番地にそれぞれ書き込むようにアドレ
スの指定を行う(ステップS5a,S5b,S5c)。
【0037】そして、各メモリ38a〜38cに格納さ
れた同一アドレスの画像データが読み出されつつ順次合
成メモリ40に書き込まれるのであるが、この際、第3
メモリ38cから読み出された画像データが合成メモリ
40の第1番地、第4番地、第7番地…に、第2メモリ
38bから読み出された画像データが合成メモリ40の
第2番地、第5番地、第8番地…に、第1メモリ38b
から読み出された画像データが合成メモリ40の第3番
地、第6番地、第9番地…にそれぞれアドレス指定され
ながら書き込まれる(ステップS6a〜ステップS8
a,ステップS6b〜ステップS8b,ステップS6c
〜ステップS8c)。
れた同一アドレスの画像データが読み出されつつ順次合
成メモリ40に書き込まれるのであるが、この際、第3
メモリ38cから読み出された画像データが合成メモリ
40の第1番地、第4番地、第7番地…に、第2メモリ
38bから読み出された画像データが合成メモリ40の
第2番地、第5番地、第8番地…に、第1メモリ38b
から読み出された画像データが合成メモリ40の第3番
地、第6番地、第9番地…にそれぞれアドレス指定され
ながら書き込まれる(ステップS6a〜ステップS8
a,ステップS6b〜ステップS8b,ステップS6c
〜ステップS8c)。
【0038】そして、各メモリ38a〜38cの全画像
データに対するアドレス指定が終了し(ステップS8
a,S8b,S8cでYES)、合成メモリ40への画
像データの書き込みが終了すると(ステップS9a,S
9b,S9c)、これによって各ラインセンサ23a〜
23cによって個別に取り込まれた画像データ53a〜
53cが合成され、図7に示すような合成画像データ5
4が得られることになる。
データに対するアドレス指定が終了し(ステップS8
a,S8b,S8cでYES)、合成メモリ40への画
像データの書き込みが終了すると(ステップS9a,S
9b,S9c)、これによって各ラインセンサ23a〜
23cによって個別に取り込まれた画像データ53a〜
53cが合成され、図7に示すような合成画像データ5
4が得られることになる。
【0039】このようにして得られた画像データは、上
記画像処理装置32の所定の要求信号により画像処理装
置へと読みだされるとともに所定の画像処理が施され、
これによってチップ部品の認識が行われるとともに、チ
ップ部品のノズル部材20に対する吸着位置、あるいは
回転角等が認識されることになる。
記画像処理装置32の所定の要求信号により画像処理装
置へと読みだされるとともに所定の画像処理が施され、
これによってチップ部品の認識が行われるとともに、チ
ップ部品のノズル部材20に対する吸着位置、あるいは
回転角等が認識されることになる。
【0040】以上説明したように、上記実施例の実装機
では、3本のラインセンサ23a〜23cを副走査方向
に並べ、しかも各ラインセンサ23a〜23cを主走査
方向に一定量(d/3)づつオフセットするように配設
するとともに、これらの各ラインセンサ23a〜23c
による副走査方向の画像取り込みがチップ部品に対して
同一箇所から開始されるようにし、各ラインセンサ23
a〜23cによって取り込まれた画像データを合成処理
装置31において合成するようにしたので、3倍の撮像
素子を備えた1本のラインセンサにより画像を読み取っ
た場合と同一の分解能を得ることができる。しかも、上
記合成処置装置31には、各ラインセンサ23a〜23
c毎に各画像データを処理する処理経路が設けられ、こ
れらの処理経路にそれぞれA/D変換器33が備えられ
ているので、上記3倍の撮像素子を備えた1本のライン
センサによりチップ部品像を取り込んで認識する場合と
比較すると、より短時間でチップ部品の認識を行うこと
ができる。つまり、1本のラインセンサによって取り込
まれた画像データは、通常、1つのA/D変換器により
1画素データずつ順次A/D変換が行われるので、より
高い分解能を得るために多数の撮像素子を備えたライン
センサでは、得られた画像データのA/D変換に時間を
要し、これによってチップ部品認識に時間を要すること
になる。しかし、上記実施例の実装機では、各ラインセ
ンサ23a〜23c毎に設けられたA/D変換器33に
よって、各ラインセンサ23a〜23c毎に取り込まれ
た画像データをそれぞれ並行して処理することができる
ので、画像データのA/D変換処理に要する時間を上記
3倍の撮像素子を備えたラインセンサにより取り込まれ
た画像データのA/D変換処理のほぼ1/3の時間で行
うことが可能である。
では、3本のラインセンサ23a〜23cを副走査方向
に並べ、しかも各ラインセンサ23a〜23cを主走査
方向に一定量(d/3)づつオフセットするように配設
するとともに、これらの各ラインセンサ23a〜23c
による副走査方向の画像取り込みがチップ部品に対して
同一箇所から開始されるようにし、各ラインセンサ23
a〜23cによって取り込まれた画像データを合成処理
装置31において合成するようにしたので、3倍の撮像
素子を備えた1本のラインセンサにより画像を読み取っ
た場合と同一の分解能を得ることができる。しかも、上
記合成処置装置31には、各ラインセンサ23a〜23
c毎に各画像データを処理する処理経路が設けられ、こ
れらの処理経路にそれぞれA/D変換器33が備えられ
ているので、上記3倍の撮像素子を備えた1本のライン
センサによりチップ部品像を取り込んで認識する場合と
比較すると、より短時間でチップ部品の認識を行うこと
ができる。つまり、1本のラインセンサによって取り込
まれた画像データは、通常、1つのA/D変換器により
1画素データずつ順次A/D変換が行われるので、より
高い分解能を得るために多数の撮像素子を備えたライン
センサでは、得られた画像データのA/D変換に時間を
要し、これによってチップ部品認識に時間を要すること
になる。しかし、上記実施例の実装機では、各ラインセ
ンサ23a〜23c毎に設けられたA/D変換器33に
よって、各ラインセンサ23a〜23c毎に取り込まれ
た画像データをそれぞれ並行して処理することができる
ので、画像データのA/D変換処理に要する時間を上記
3倍の撮像素子を備えたラインセンサにより取り込まれ
た画像データのA/D変換処理のほぼ1/3の時間で行
うことが可能である。
【0041】また、上記のように3本のラインセンサ2
3a〜23cに取り込まれた画像データを合成すること
によって高い分解能を得るように構成されているので、
ラインセンサ23a(あるいは23b、23c)1本当
りの撮像素子の数を少なく設定することが可能であり、
これによって撮像素子1個当りの大きさを比較的大きく
確保することができる。つまり、高い分解能を得るため
に撮像素子数を多く備えたラインセンサでは、多数の撮
像素子を備えたことにより分解能は向上するものの、1
画素当りの大きさが小さくなってしまい、これによって
光に対する感度が低下するという問題がある。しかし上
記実施例の装置では1画素当りの大きさを比較的大きく
確保することが可能なので、上記のような光に対する感
度低下を招くことなく高い分解能を得ることが可能とな
る。
3a〜23cに取り込まれた画像データを合成すること
によって高い分解能を得るように構成されているので、
ラインセンサ23a(あるいは23b、23c)1本当
りの撮像素子の数を少なく設定することが可能であり、
これによって撮像素子1個当りの大きさを比較的大きく
確保することができる。つまり、高い分解能を得るため
に撮像素子数を多く備えたラインセンサでは、多数の撮
像素子を備えたことにより分解能は向上するものの、1
画素当りの大きさが小さくなってしまい、これによって
光に対する感度が低下するという問題がある。しかし上
記実施例の装置では1画素当りの大きさを比較的大きく
確保することが可能なので、上記のような光に対する感
度低下を招くことなく高い分解能を得ることが可能とな
る。
【0042】従って、上記実施例の実装機の部品認識装
置では、チップ部品に対する分解能を高めながらも光に
対する感度低下を招くことがなく、しかもチップ部品の
認識を従来よりも短時間で行うことが可能となる。
置では、チップ部品に対する分解能を高めながらも光に
対する感度低下を招くことがなく、しかもチップ部品の
認識を従来よりも短時間で行うことが可能となる。
【0043】なお、上記実施例では、3本のラインセン
サ23a〜23cによってセンサユニット23を構成
し、これらによって得られた画像データを合成処理装置
31によって合成するようにしているが、センサユニッ
ト23を構成するラインセンサの数は、所望の分解能に
応じて適宜設定するようにすればよい。つまり、配設さ
れたラインセンサの数に比例してチップ部品に対する分
解能を高めることができるので、4倍の分解能を得る場
合には4本のラインセンサを、5倍の分解能を得る場合
には5本のラインセンサを設けるように構成すればよ
い。この際、例えば4本のラインセンサを設けた場合に
は、各ラインセンサの主走査方向の1画素寸法の1/4
の寸法だけ各ラインセンサを主走査方向にオフセットす
るように配設すればよい。
サ23a〜23cによってセンサユニット23を構成
し、これらによって得られた画像データを合成処理装置
31によって合成するようにしているが、センサユニッ
ト23を構成するラインセンサの数は、所望の分解能に
応じて適宜設定するようにすればよい。つまり、配設さ
れたラインセンサの数に比例してチップ部品に対する分
解能を高めることができるので、4倍の分解能を得る場
合には4本のラインセンサを、5倍の分解能を得る場合
には5本のラインセンサを設けるように構成すればよ
い。この際、例えば4本のラインセンサを設けた場合に
は、各ラインセンサの主走査方向の1画素寸法の1/4
の寸法だけ各ラインセンサを主走査方向にオフセットす
るように配設すればよい。
【0044】また、上記実施例では、ノズル部材20に
よって吸着されたチップ部品を、図1の一点鎖線矢印S
に示す方向に移動させることによってセンサユニット2
3によりチップ部品像を取り込むようにしているが、例
えば、これと逆の方向に移動させながら取り込むように
してもよいし、あるいはいずれの方向でも取り込み可能
にするようにしても構わない。
よって吸着されたチップ部品を、図1の一点鎖線矢印S
に示す方向に移動させることによってセンサユニット2
3によりチップ部品像を取り込むようにしているが、例
えば、これと逆の方向に移動させながら取り込むように
してもよいし、あるいはいずれの方向でも取り込み可能
にするようにしても構わない。
【0045】
【発明の効果】以上説明したように、本発明は、チップ
部品像を主走査方向に取り込む複数のラインセンサを副
走査方向に並べて配設するとともに、各ラインセンサが
主走査方向に一定量オフセットされるように配設するこ
とによって部品認識手段を構成し、また、各ラインセン
サに対し、各ラインセンサから出力される画像データを
A/D変換するA/D変換手段と、これらのA/D変換
手段への上記画像データの取り込み開始タイミングを、
各ラインセンサの副走査方向の配設間隔に応じて遅延設
定する設定手段とを設け、さらにA/D変換手段により
変換された画像データを合成する合成手段を設けたの
で、複数のラインセンサによって取り込まれた画像デー
タを合成手段において合成することで、設けたラインセ
ンサの数に比例して分解能を向上させることができる。
この際、各ラインセンサ毎に取り込まれた画像データを
各ラインセンサ毎に設けられたA/D変換器で変換する
ので、各ラインセンサからの画像データを並行してA/
D変換することができ、これによってチップ部品認識時
におけるA/D変換処理時間の短縮を図ることできる。
さらに、各ラインセンサによって取り込まれた個々の画
像データを合成することによって分解能を高めるように
されているので、ラインセンサの素子数を少なく設定し
て1素子当りの大きさを比較的大きく設けることが可能
であり、これによって光に対する感度を充分に確保する
ことができる。
部品像を主走査方向に取り込む複数のラインセンサを副
走査方向に並べて配設するとともに、各ラインセンサが
主走査方向に一定量オフセットされるように配設するこ
とによって部品認識手段を構成し、また、各ラインセン
サに対し、各ラインセンサから出力される画像データを
A/D変換するA/D変換手段と、これらのA/D変換
手段への上記画像データの取り込み開始タイミングを、
各ラインセンサの副走査方向の配設間隔に応じて遅延設
定する設定手段とを設け、さらにA/D変換手段により
変換された画像データを合成する合成手段を設けたの
で、複数のラインセンサによって取り込まれた画像デー
タを合成手段において合成することで、設けたラインセ
ンサの数に比例して分解能を向上させることができる。
この際、各ラインセンサ毎に取り込まれた画像データを
各ラインセンサ毎に設けられたA/D変換器で変換する
ので、各ラインセンサからの画像データを並行してA/
D変換することができ、これによってチップ部品認識時
におけるA/D変換処理時間の短縮を図ることできる。
さらに、各ラインセンサによって取り込まれた個々の画
像データを合成することによって分解能を高めるように
されているので、ラインセンサの素子数を少なく設定し
て1素子当りの大きさを比較的大きく設けることが可能
であり、これによって光に対する感度を充分に確保する
ことができる。
【0046】従って、分解能力の向上を図りながらも光
に対する感度低下を招くことなく、しかもチップ部品に
対する認識速度を高めることができる。
に対する感度低下を招くことなく、しかもチップ部品に
対する認識速度を高めることができる。
【図1】本発明の部品検査装置の一例が適用される実装
機の平面略図である。
機の平面略図である。
【図2】同正面図である。
【図3】センサユニットを示す要部拡大図である。
【図4】画像処理部を示す回路構成図である。
【図5】合成処理装置における合成方法の一例を示す略
図である。
図である。
【図6】部品認識時の画像処理部における画像データ処
理を示すフローチャートである。
理を示すフローチャートである。
【図7】各ラインセンサにより取り込まれた画像データ
と、これらの合成画像データを示す図である。
と、これらの合成画像データを示す図である。
23 センサユニット 23a,23b,23c ラインセンサ 30 画像処理部 31 合成処理装置 32 画像処理装置 33 A/D変換器 34 アドレスカウンタ 35a,35b,35c 遅れ時間設定部 36 同期クロック発信部 37 クロック発信部 38a 第1メモリ 38b 第2メモリ 38c 第3メモリ 39 データ合成回路 40 合成メモリ
Claims (1)
- 【請求項1】 チップ部品吸着用のノズル部材を有し
て、基台の上方に移動可能に装備したヘッドユニット
と、ラインセンサからなる部品認識手段とを備え、上記
ヘッドユニットによりチップ部品を部品供給側から部品
装着側へ運ぶとともに、その間に、上記部品認識手段の
認識領域内を相対的に移動させることによってチップ部
品を主走査及び副走査してチップ部品の認識を行うよう
に構成された実装機であって、チップ部品画像を主走査
方向に取り込む複数のラインセンサを、副走査方向に互
いに接近した状態で並べ、かつ、各ラインセンサが主走
査方向に一定量オフセットされるように配設することに
よって上記部品認識手段を構成し、上記各ラインセンサ
に対して、取り込まれたチップ部品画像に応じて出力さ
れる画像データをA/D変換するA/D変換手段と、こ
れらのA/D変換手段への上記画像データ取り込み開始
タイミングを、各ラインセンサの副走査方向の配設間隔
に応じて遅延設定する設定手段とを設けるとともに、上
記各A/D変換手段により変換された画像データを合成
する合成手段を設けたことを特徴とする実装機の部品検
査装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16228593A JP3417603B2 (ja) | 1993-06-30 | 1993-06-30 | 実装機の部品検査装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16228593A JP3417603B2 (ja) | 1993-06-30 | 1993-06-30 | 実装機の部品検査装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0719817A true JPH0719817A (ja) | 1995-01-20 |
JP3417603B2 JP3417603B2 (ja) | 2003-06-16 |
Family
ID=15751583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16228593A Expired - Fee Related JP3417603B2 (ja) | 1993-06-30 | 1993-06-30 | 実装機の部品検査装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3417603B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009080064A (ja) * | 2007-09-27 | 2009-04-16 | Nuflare Technology Inc | パターン検査装置及びパターン検査方法 |
JP2009128094A (ja) * | 2007-11-21 | 2009-06-11 | Nuflare Technology Inc | パターン検査装置及びパターン検査方法 |
JP2011145253A (ja) * | 2010-01-18 | 2011-07-28 | Anritsu Sanki System Co Ltd | X線異物検出装置およびx線異物検出方法 |
-
1993
- 1993-06-30 JP JP16228593A patent/JP3417603B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009080064A (ja) * | 2007-09-27 | 2009-04-16 | Nuflare Technology Inc | パターン検査装置及びパターン検査方法 |
JP2009128094A (ja) * | 2007-11-21 | 2009-06-11 | Nuflare Technology Inc | パターン検査装置及びパターン検査方法 |
JP2011145253A (ja) * | 2010-01-18 | 2011-07-28 | Anritsu Sanki System Co Ltd | X線異物検出装置およびx線異物検出方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3417603B2 (ja) | 2003-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9258474B2 (en) | Image capturing apparatus, component mounting apparatus, component testing apparatus, and substrate inspection apparatus | |
JP4381764B2 (ja) | 撮像装置及び同装置を搭載した被撮像物移動装置 | |
EP2533622A1 (en) | Component imaging method, component imaging device, and component mounting device having component imaging device | |
JPH0719817A (ja) | 実装機の部品検査装置 | |
JP3336774B2 (ja) | 電子部品実装装置 | |
JPH11191157A (ja) | 画像処理装置 | |
JP2792829B2 (ja) | 実装機の部品認識装置 | |
JP3152102B2 (ja) | 半田付け状態の検査方法 | |
KR100261605B1 (ko) | 칩 마운터용 고정도 화상 입력장치 | |
US20030017758A1 (en) | Apparatus for and method of mounting electronic parts | |
JP4361312B2 (ja) | 表面実装機の部品認識方法および同装置 | |
JP3402803B2 (ja) | 実装機の部品認識装置 | |
JP2703192B2 (ja) | 実装機の部品認識装置 | |
JPH11272838A (ja) | 物品撮像方法および電子部品装着装置 | |
JP2001267335A (ja) | 電子部品搭載装置および電子部品搭載方法 | |
JP4112563B2 (ja) | 電子部品装着方法および電子部品装着装置 | |
JPH08332460A (ja) | テープへの電子部品の供給装置 | |
JP3237248B2 (ja) | 画像処理方法及び画像処理装置 | |
JPH1056299A (ja) | 実装機の部品認識装置 | |
JP4212126B2 (ja) | テーピング検査装置 | |
JP4312563B2 (ja) | 部品検査装置及び同装置を搭載した部品移動装置 | |
JP3003229B2 (ja) | ワーク姿勢判別方法 | |
JP3397982B2 (ja) | 実装機の部品認識装置 | |
JPH1117396A (ja) | 部品認識装置 | |
JP2006294977A (ja) | 照明装置、部品認識装置、表面実装機および部品試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |