JPH0715946B2 - Cmos集積回路の静電放電保護構造 - Google Patents
Cmos集積回路の静電放電保護構造Info
- Publication number
- JPH0715946B2 JPH0715946B2 JP2186953A JP18695390A JPH0715946B2 JP H0715946 B2 JPH0715946 B2 JP H0715946B2 JP 2186953 A JP2186953 A JP 2186953A JP 18695390 A JP18695390 A JP 18695390A JP H0715946 B2 JPH0715946 B2 JP H0715946B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- region
- type
- collector
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims description 38
- 238000001465 metallisation Methods 0.000 claims description 30
- 238000009792 diffusion process Methods 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 230000001681 protective effect Effects 0.000 description 9
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013021 overheating Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、集積回路に関するものである。更に詳述する
ならば、本発明は、集積回路の要素を破壊することのあ
る静電放電に対する集積回路の保護に関するものであ
る。
ならば、本発明は、集積回路の要素を破壊することのあ
る静電放電に対する集積回路の保護に関するものであ
る。
従来の技術 静電放電は、手が一定の電位、例えば、アースに接続さ
れていないオペレータによる部品の操作によって簡単に
生じることがある。放電は、部品の入/出力端子間で生
じる。回路が形成されている基板上に配置された金属化
パッドを介して、これらの放電は集積回路に内部に影響
を及ぼす。これら入/出力端子は、通常、はんだ付けさ
れた導線によって外部の入/出力端子に接続されてい
る。
れていないオペレータによる部品の操作によって簡単に
生じることがある。放電は、部品の入/出力端子間で生
じる。回路が形成されている基板上に配置された金属化
パッドを介して、これらの放電は集積回路に内部に影響
を及ぼす。これら入/出力端子は、通常、はんだ付けさ
れた導線によって外部の入/出力端子に接続されてい
る。
集積回路をこれらの放電破壊から守るためには、静電放
電電流の向きを逸らして、壊れやすい部品内部に流れる
ことを防ぐための専用の回路部品を金属化パッドの近傍
に配置する。
電電流の向きを逸らして、壊れやすい部品内部に流れる
ことを防ぐための専用の回路部品を金属化パッドの近傍
に配置する。
これらの保護部品は、それ自体が破壊されずに最大限の
エネルギーの向きを逸らすのに適していなければならな
い。また、それにもかかわらず、占める場所はできる限
り小さいことが望ましい。実際には、これらの保護部品
は、極めて大きく、使用できる集積回路の面積の大きい
部分を占める。いわゆる集積回路の表面を保護するため
に、これらの部品が占める場所はできる限り制限される
のが好ましい。
エネルギーの向きを逸らすのに適していなければならな
い。また、それにもかかわらず、占める場所はできる限
り小さいことが望ましい。実際には、これらの保護部品
は、極めて大きく、使用できる集積回路の面積の大きい
部分を占める。いわゆる集積回路の表面を保護するため
に、これらの部品が占める場所はできる限り制限される
のが好ましい。
第1図は、P形基板上にNMOS技術によって形成した集積
回路の場合の保護構造の例を図示したものである。図示
の保護構造は、横型NPNバイポーラトランジスタから主
に構成されている。このトランジスタのコレクタは、保
護すべきパッドに接続されており、エミッタは別のパッ
ドまたは基準電位に接続されている。ベースは、基板自
体の一部によって構成されている。
回路の場合の保護構造の例を図示したものである。図示
の保護構造は、横型NPNバイポーラトランジスタから主
に構成されている。このトランジスタのコレクタは、保
護すべきパッドに接続されており、エミッタは別のパッ
ドまたは基準電位に接続されている。ベースは、基板自
体の一部によって構成されている。
第1図では、P形基板は、参照番号10によって示されて
おり、保護すべきパッドは参照番号12によって示されて
いる。このパッドは、金属化部分14によって、基板の表
面で拡散されたN+形領域16に接続されている。この領域
16は、横型(ラテラル)NPN保護トランジスタのコレク
タを形成している。領域16は、参照番号18で示したもう
1つのN+形表面拡散領域から横方向に分離されており、
この領域18は横型NPNトランジスタのエミッタを構成し
ている。P形基板によって構成されているベース領域20
は、厚い絶縁層22(酸化珪素)によって被覆されてい
る。エミッタ領域18は、金属コンタクト24によって、例
えば、基準電位に接続されている。この基準電位は、好
ましくは、回路の低電源電圧Vssである。一方、基板自
体は、低電源電圧Vssに接続されている。
おり、保護すべきパッドは参照番号12によって示されて
いる。このパッドは、金属化部分14によって、基板の表
面で拡散されたN+形領域16に接続されている。この領域
16は、横型(ラテラル)NPN保護トランジスタのコレク
タを形成している。領域16は、参照番号18で示したもう
1つのN+形表面拡散領域から横方向に分離されており、
この領域18は横型NPNトランジスタのエミッタを構成し
ている。P形基板によって構成されているベース領域20
は、厚い絶縁層22(酸化珪素)によって被覆されてい
る。エミッタ領域18は、金属コンタクト24によって、例
えば、基準電位に接続されている。この基準電位は、好
ましくは、回路の低電源電圧Vssである。一方、基板自
体は、低電源電圧Vssに接続されている。
第2図は、保護すべきパッド、拡散領域及び金属化領域
に関する配置を示す上方から見た図面である。輪郭120
は、構造全体が第1図に図示していないパッシベーショ
ン絶縁層によって保護されている時に露出している金属
パッド12の輪郭である。このパッシベーション層は、輪
郭120によって画成された開口部を除いて、回路全体を
被覆する。輪郭140は、パッド12に接続された金属化部
分を図示したものであり、その中にパッドが含まれてい
る。輪郭160は、N+形拡散領域16を示す。輪郭180は、N+
形拡散領域18を示す。この2つの輪郭の間の狭い領域
が、横型トランジスタのベース20である。輪郭240は、
低電源電圧Vssに接続された金属化部分24である。輪郭
165は、絶縁層の開口部であり、その開口部を介して金
属化部分14が拡散領域16と接触している。また、輪郭18
5は、金属化部分24が拡散領域18と接触する絶縁層の開
口部を示している。
に関する配置を示す上方から見た図面である。輪郭120
は、構造全体が第1図に図示していないパッシベーショ
ン絶縁層によって保護されている時に露出している金属
パッド12の輪郭である。このパッシベーション層は、輪
郭120によって画成された開口部を除いて、回路全体を
被覆する。輪郭140は、パッド12に接続された金属化部
分を図示したものであり、その中にパッドが含まれてい
る。輪郭160は、N+形拡散領域16を示す。輪郭180は、N+
形拡散領域18を示す。この2つの輪郭の間の狭い領域
が、横型トランジスタのベース20である。輪郭240は、
低電源電圧Vssに接続された金属化部分24である。輪郭
165は、絶縁層の開口部であり、その開口部を介して金
属化部分14が拡散領域16と接触している。また、輪郭18
5は、金属化部分24が拡散領域18と接触する絶縁層の開
口部を示している。
保護すべきパッドが基板に対してプラスの静電放電を受
けると、横型バイポーラトランジスタは、コレクタ/ベ
ース間接合がアバランシェ降伏を起こし導通になり、一
方、コレクタ/エミッタ間は順方向であるので、導通に
なる。
けると、横型バイポーラトランジスタは、コレクタ/ベ
ース間接合がアバランシェ降伏を起こし導通になり、一
方、コレクタ/エミッタ間は順方向であるので、導通に
なる。
保護すべきパッドが基板に対してマイナスの放電の際、
N+形拡散領域16とP形基板とによって構成されているダ
イオードは、順方向にバイアスされる。従って、横型バ
イポーラトランジスタを導通させるように作用する。
N+形拡散領域16とP形基板とによって構成されているダ
イオードは、順方向にバイアスされる。従って、横型バ
イポーラトランジスタを導通させるように作用する。
この種の保護の性能の限界は、多くの場合、あるエネル
ギーを越えるとパッド12に接続された金属化部分14と拡
散領域16との間のコンタクトの端部が熱破壊することで
ある。保護トランジスタを流れる放電電流による加熱
は、コンタクト金属の局部的なマイグレーションを引き
起こし、ちょうどその下に位置するPN接合を短絡するま
でになる。コンタクトの端部でオーバーヒートが最大と
なり、接合の破壊が起きるのはこの場所である。一方、
その接合の深さは極めて浅く、約0.3〜0.5μmである。
ギーを越えるとパッド12に接続された金属化部分14と拡
散領域16との間のコンタクトの端部が熱破壊することで
ある。保護トランジスタを流れる放電電流による加熱
は、コンタクト金属の局部的なマイグレーションを引き
起こし、ちょうどその下に位置するPN接合を短絡するま
でになる。コンタクトの端部でオーバーヒートが最大と
なり、接合の破壊が起きるのはこの場所である。一方、
その接合の深さは極めて浅く、約0.3〜0.5μmである。
第3図は、このオーバーヒートによって形成された短絡
領域26を図示したものである。
領域26を図示したものである。
この時、保護すべきパッドは、この恒久的な短絡によっ
て、基板の電位にされているので、この回路は使用でき
ない。
て、基板の電位にされているので、この回路は使用でき
ない。
P形基板上のCMOS技術では、N-形ウェルの拡散作業を利
用して、金属化部分14とN+形拡散領域16との間のコンタ
クトのちょうど下にN-形の深い領域を形成する。N-形ウ
ェルの深さは4〜5μmあるので、これは、PN接合をか
なり下方にするという効果がある。コンタクトの端部の
オーバーヒートが起きて、これらの端部の下のコンタク
トの局部的な融解を引き起こすことがあっても、アルミ
ニウムは深さ4〜5μmのところまでは達せず、パッド
と基板との間のPN分離接合には影響しない。
用して、金属化部分14とN+形拡散領域16との間のコンタ
クトのちょうど下にN-形の深い領域を形成する。N-形ウ
ェルの深さは4〜5μmあるので、これは、PN接合をか
なり下方にするという効果がある。コンタクトの端部の
オーバーヒートが起きて、これらの端部の下のコンタク
トの局部的な融解を引き起こすことがあっても、アルミ
ニウムは深さ4〜5μmのところまでは達せず、パッド
と基板との間のPN分離接合には影響しない。
第4図は、この配置を図示したものである。参照番号
は、上記の図面と同様である。この図面では、コンタク
トの下方に局所的に設けられたウェル28がある。融解領
域26は、ウェルと基板との接合部には達しない。従っ
て、パッドは、基板と短絡しない。
は、上記の図面と同様である。この図面では、コンタク
トの下方に局所的に設けられたウェル28がある。融解領
域26は、ウェルと基板との接合部には達しない。従っ
て、パッドは、基板と短絡しない。
この事実から、P形基板とN形ウェルを備えるCMOS集積
回路は、NMOS集積回路よりもより大きなエネルギーの静
電放電に耐えることができる。
回路は、NMOS集積回路よりもより大きなエネルギーの静
電放電に耐えることができる。
この構造をP形ウェルを有するN形基板上のCMOS回路の
場合に移し変えようとすると、自然に考えられること
は、電導性の形を全部逆にして、P形領域をN形領域に
置き換えて、逆に、N形領域をP形領域に置き換えて、
第4図の構造と類似の構造を実現することである。これ
によって、横型NPNトランジスタは横型PNPトランジスタ
によって置換されることが考えられる。しかし、実験に
よれば、この種の構造は、明らかに、PNPトランジスタ
の反応時間はより長く、大きな流を流す能力が制限され
ているので、この型の構造は良好には機能しないことが
分かった。
場合に移し変えようとすると、自然に考えられること
は、電導性の形を全部逆にして、P形領域をN形領域に
置き換えて、逆に、N形領域をP形領域に置き換えて、
第4図の構造と類似の構造を実現することである。これ
によって、横型NPNトランジスタは横型PNPトランジスタ
によって置換されることが考えられる。しかし、実験に
よれば、この種の構造は、明らかに、PNPトランジスタ
の反応時間はより長く、大きな流を流す能力が制限され
ているので、この型の構造は良好には機能しないことが
分かった。
発明が解決しようとする課題 本発明は、P形ウェルを備えるN形基板上のCMOS回路の
ための、従来技術の保護構造より有効な保護構造を提供
することを目的とする。
ための、従来技術の保護構造より有効な保護構造を提供
することを目的とする。
課題を解決するための手段 本発明によると、P形ウェルに形成された横型NPNトラ
ンジスタを備える保護構造であって、上記横型NPNトラ
ンジスタのコレクタが金属化部分に接続されており、エ
ミッタが保護すべきパッドに接続されており、オーミッ
ク金属コンタクトがその保護すべきパッドとP形ウェル
との間に接続されており、このウェルをパッドの電位に
する保護構造を提供する。
ンジスタを備える保護構造であって、上記横型NPNトラ
ンジスタのコレクタが金属化部分に接続されており、エ
ミッタが保護すべきパッドに接続されており、オーミッ
ク金属コンタクトがその保護すべきパッドとP形ウェル
との間に接続されており、このウェルをパッドの電位に
する保護構造を提供する。
この構造によって、横型NPNトランジスタによって保護
する構造と比較して、改良された性能が得られる。
する構造と比較して、改良された性能が得られる。
しかしながら、横型トランジスタのコレクタがN+形拡散
領域が形成され、その一部がP形ウェルの内部にあり、
他の部分が外部にあり、コレクタと金属化部分とのコン
タクトを外部に形成することによって、極めて重要な改
善が更に得られる。
領域が形成され、その一部がP形ウェルの内部にあり、
他の部分が外部にあり、コレクタと金属化部分とのコン
タクトを外部に形成することによって、極めて重要な改
善が更に得られる。
この場合、コンタクトは、ウェルの端部から横方向に遠
ざかっており、それによって、コレクタの金属化部分中
を極めて大きな電流が通過する際接合が破損する危険性
が取り除かれることが分かる。
ざかっており、それによって、コレクタの金属化部分中
を極めて大きな電流が通過する際接合が破損する危険性
が取り除かれることが分かる。
コレクタの金属化部分はN+形領域と接触しており、コレ
クタの金属化部分がN+形領域と接触している部分とウェ
ルとの間の間隔dは、コレクタのN+形拡散領域の深さよ
り明らかに大きい。この間隔は、好ましくは、この深さ
の数倍である。例えば、この間隔は、P形のウェルの深
さとほぼ同じである。
クタの金属化部分がN+形領域と接触している部分とウェ
ルとの間の間隔dは、コレクタのN+形拡散領域の深さよ
り明らかに大きい。この間隔は、好ましくは、この深さ
の数倍である。例えば、この間隔は、P形のウェルの深
さとほぼ同じである。
エミッタ及びコレクタとして働くN+形拡散領域は、CMOS
技術の集積回路上に形成されたNチャネルMOSトランジ
スタのソース領域及びドレイン領域と同時に形成され
る。
技術の集積回路上に形成されたNチャネルMOSトランジ
スタのソース領域及びドレイン領域と同時に形成され
る。
保護すべきパッドとウェルとの間のオーミックコンタク
トは、CMOS技術の集積回路のPチャネルトランジスタの
ソース領域及びドレイン領域と同時に形成されたP+形拡
散によって形成される。
トは、CMOS技術の集積回路のPチャネルトランジスタの
ソース領域及びドレイン領域と同時に形成されたP+形拡
散によって形成される。
その他の特徴及び利点は、添付図面を参照して行う以下
の説明によってより明らかになろう。
の説明によってより明らかになろう。
実施例 第5図のN形基板は、基板に直接形成されたPチャネル
トランジスタ(図示せず)と基板内に拡散されたP形ウ
ェル中に形成されたNチャネルトランジスタ(図示せ
ず)を備える、CMOS技術によって形成された回路を支持
するためのものである。
トランジスタ(図示せず)と基板内に拡散されたP形ウ
ェル中に形成されたNチャネルトランジスタ(図示せ
ず)を備える、CMOS技術によって形成された回路を支持
するためのものである。
本発明によると、これらのウェルの1つの使用して、パ
ッドに印加される静電放電に対するパッドの保護構造を
形成する。
ッドに印加される静電放電に対するパッドの保護構造を
形成する。
N形基板は参照番号40によって、P形ウェルは参照番号
42によって、保護すべきパッドは参照番号44によって図
示されている。
42によって、保護すべきパッドは参照番号44によって図
示されている。
パッドは、集積回路の活性領域の画成の際に熱成長によ
って形成された絶縁層50(通常、フィールド酸化物と呼
ばれる)と、堆積された絶縁層48とによって、基板から
絶縁された表面金属化部分46に接続されている。
って形成された絶縁層50(通常、フィールド酸化物と呼
ばれる)と、堆積された絶縁層48とによって、基板から
絶縁された表面金属化部分46に接続されている。
表面金属化部分46は、ウェル42にドープされた2つの表
面領域と局部的に接触している。これらの2つの領域
は、フィールド酸化物の部分50によって分離された基板
の活性領域である。第1の表面領域は、P+形、すなわ
ち、ウェルの電導型と同じ導電型であるが、より強くド
ープされた領域52である。第2の領域は、N+形領域54で
ある。
面領域と局部的に接触している。これらの2つの領域
は、フィールド酸化物の部分50によって分離された基板
の活性領域である。第1の表面領域は、P+形、すなわ
ち、ウェルの電導型と同じ導電型であるが、より強くド
ープされた領域52である。第2の領域は、N+形領域54で
ある。
領域54は、横型NPNバイポーラトランジスタのエミッタ
を構成する。
を構成する。
本発明による構造は、フィールド酸化物50で被覆された
狭い区間によって領域54から離れた別のN+形にドープさ
れた領域を備える。この狭い区間58は、表面的なドーピ
ングの形として、ウェルの本来のドーピング、すなわ
ち、P形である。N+形領域56は、このトランジスタのコ
レクタを構成する。活性化された領域はフィールド酸化
物50によって被覆されていない領域であるが、ここで
は、ベース領域58は、保護構造の活性化された領域と見
なされる。
狭い区間によって領域54から離れた別のN+形にドープさ
れた領域を備える。この狭い区間58は、表面的なドーピ
ングの形として、ウェルの本来のドーピング、すなわ
ち、P形である。N+形領域56は、このトランジスタのコ
レクタを構成する。活性化された領域はフィールド酸化
物50によって被覆されていない領域であるが、ここで
は、ベース領域58は、保護構造の活性化された領域と見
なされる。
コレクタ領域は、P形ウェル内に含まれている。この領
域は、金属化部分60によって被覆されている。この金属
化部分は、回路の高電源電圧Vccに接続されている。ま
た、N形基板自体も、高電源電圧Vccに接続されてい
る。
域は、金属化部分60によって被覆されている。この金属
化部分は、回路の高電源電圧Vccに接続されている。ま
た、N形基板自体も、高電源電圧Vccに接続されてい
る。
第6図は、第5図に対応する上方から見た図である。こ
の図面には、第5図を参照して説明した種々の拡散及び
金属化部分の輪郭を図示した。
の図面には、第5図を参照して説明した種々の拡散及び
金属化部分の輪郭を図示した。
輪郭440は、集積回路全体を被覆する、図示していない
パッシベーション層に開口された窓部を介して露出する
保護すべきパッド44の輪郭を図示したものである。輪郭
440は、実際、この窓部の輪郭である。
パッシベーション層に開口された窓部を介して露出する
保護すべきパッド44の輪郭を図示したものである。輪郭
440は、実際、この窓部の輪郭である。
輪郭460は、このパッドに接続され、このパッドを含む
金属化部分46に輪郭である。
金属化部分46に輪郭である。
輪郭420は、ウェル42の輪郭である。金属化部分は、ウ
ェルの内部に拡散された領域に接触しているので、この
輪郭は、金属化部分46のある部分の下方に配置されてい
る。しかし、原則的には、保護すべきパッドの下方には
配置されていない。
ェルの内部に拡散された領域に接触しているので、この
輪郭は、金属化部分46のある部分の下方に配置されてい
る。しかし、原則的には、保護すべきパッドの下方には
配置されていない。
輪郭520は、P+形拡散領域52の輪郭である。輪郭525は、
絶縁層48の開口部の輪郭であり、この開口部を介して金
属化部分46はP+形領域52と接触している。
絶縁層48の開口部の輪郭であり、この開口部を介して金
属化部分46はP+形領域52と接触している。
輪郭540はウェル中に拡散されたN+形エミッタ領域54の
輪郭であり、輪郭545は絶縁層48中の開口部の輪郭であ
り、この開口部を介して、金属化部分46はエミッタ領域
54と接触している。
輪郭であり、輪郭545は絶縁層48中の開口部の輪郭であ
り、この開口部を介して、金属化部分46はエミッタ領域
54と接触している。
また、輪郭560は、コレクタ領域56の輪郭であり、輪郭5
65は窓部の輪郭であり、この窓部を介して高電源電圧V
ccに接続された金属化部分60はコレクタ領域56と接触し
ている。
65は窓部の輪郭であり、この窓部を介して高電源電圧V
ccに接続された金属化部分60はコレクタ領域56と接触し
ている。
さらに、輪郭600は、基板と同様に、高電源電圧電位V
ccに接続された金属化線60の輪郭である。
ccに接続された金属化線60の輪郭である。
N+形拡散領域54及び56は、集積回路のNチャネルMOSト
ランジスタのドレイン領域またはソース領域と同時に形
成される。P+形拡散領域52は、集積回路のPチャネルMO
Sトランジスタのドレイン領域またはソースの拡散と同
時に形成される。
ランジスタのドレイン領域またはソース領域と同時に形
成される。P+形拡散領域52は、集積回路のPチャネルMO
Sトランジスタのドレイン領域またはソースの拡散と同
時に形成される。
保護すべきパッド上への基板に対してプラスの静電放電
の際、P形ウェルとN形基板との間のPN接合は、順方向
バイアスされて導通する。一方、横型NPNバイポーラト
ランジスタも導通する。かくして、パッドは、この構造
によって保護され、電荷は、一方で基板の方に逃がさ
れ、もう一方で金属化部分60の方に逃がされて除去され
る。
の際、P形ウェルとN形基板との間のPN接合は、順方向
バイアスされて導通する。一方、横型NPNバイポーラト
ランジスタも導通する。かくして、パッドは、この構造
によって保護され、電荷は、一方で基板の方に逃がさ
れ、もう一方で金属化部分60の方に逃がされて除去され
る。
保護すべきパッド上への基板に対してマイナスの静電放
電の際、横型NPNバイポーラトランジスタのコレクター
ベース間接合は、アバランシェ降伏を起こし、トランジ
スタを導通にする。電荷は、金属化部分60に方に逃がさ
れる。この構造は、PNPバイポーラトランジスタを備え
る場合に比較して、より多量のエネルギーを除去する場
合に、良好に機能する。
電の際、横型NPNバイポーラトランジスタのコレクター
ベース間接合は、アバランシェ降伏を起こし、トランジ
スタを導通にする。電荷は、金属化部分60に方に逃がさ
れる。この構造は、PNPバイポーラトランジスタを備え
る場合に比較して、より多量のエネルギーを除去する場
合に、良好に機能する。
しかし、除去すべき電流が多量の場合、電流の密度が最
も大きい場所で局部的に破壊が生じる危険がある。その
場所は、通常、金属化部分60の端部に下にあり、PN接合
はこの箇所では余り深くないので、半導体中のコンタク
トの金属の拡散によってこの接合を短絡させる恐れがあ
る。この短絡は、保護すべきパッドを金属化部分の電位
Vccにして、この集積回路を決定的に使用不可能にす
る。
も大きい場所で局部的に破壊が生じる危険がある。その
場所は、通常、金属化部分60の端部に下にあり、PN接合
はこの箇所では余り深くないので、半導体中のコンタク
トの金属の拡散によってこの接合を短絡させる恐れがあ
る。この短絡は、保護すべきパッドを金属化部分の電位
Vccにして、この集積回路を決定的に使用不可能にす
る。
しかしながら、第4図でP形基板に対して実施したよう
に、付加的なウェルを使用して接合をより下方に下げる
ことは容易にできる。しかし、CMOS技術では、ソース及
びドレインのN+形拡散とウェルのP形拡散との間の深さ
のウェルのN形拡散工程がない。
に、付加的なウェルを使用して接合をより下方に下げる
ことは容易にできる。しかし、CMOS技術では、ソース及
びドレインのN+形拡散とウェルのP形拡散との間の深さ
のウェルのN形拡散工程がない。
本発明では、導体60と保護すべきパッドとの間の絶縁接
合の短絡の危険を排除するための極めて単純な構造を提
供するものである。
合の短絡の危険を排除するための極めて単純な構造を提
供するものである。
この構造の断面図を第7図に、上方から見た図を第8図
に図示した。
に図示した。
P形ウェル42が、コレクタ領域を完全に含んでいるので
はなく、ベースの領域58に近接している一部分だけを含
んでいる。しかし、金属化部分60と接触したコレクタ領
域56の部分は含んでいない。金属化部分60とコレクタ領
域56とのコンタクト部は、ウェルの端部から横方向に遠
ざかっている。
はなく、ベースの領域58に近接している一部分だけを含
んでいる。しかし、金属化部分60と接触したコレクタ領
域56の部分は含んでいない。金属化部分60とコレクタ領
域56とのコンタクト部は、ウェルの端部から横方向に遠
ざかっている。
その結果、金属化部分60の端部は、N+形にドープされた
領域と接触しているが、P形領域ではなくN形領域の上
に配置されたN+形領域の上に配置されている。
領域と接触しているが、P形領域ではなくN形領域の上
に配置されたN+形領域の上に配置されている。
従って、金属化部分60の端部は、余り深くないPN接合の
上にはなく、また、深いPN接合の上にもない。この金属
化部分60の端部は、異なる濃度にドープされているが同
じ電位(原則的にVcc)にされる同じN形の2つの領域
間の境界領域の上に位置している。
上にはなく、また、深いPN接合の上にもない。この金属
化部分60の端部は、異なる濃度にドープされているが同
じ電位(原則的にVcc)にされる同じN形の2つの領域
間の境界領域の上に位置している。
従って、パッド44へのマイナスの放電は、金属化部分60
の端部上のアルミニウムの局所的な融解とマイグレーシ
ョンが生じるような電流密度に達しても、通常、保護す
べきパッド44と電位Vccとの間の絶縁を確保するウェル
/基板間接合の短絡を引き起こさない。
の端部上のアルミニウムの局所的な融解とマイグレーシ
ョンが生じるような電流密度に達しても、通常、保護す
べきパッド44と電位Vccとの間の絶縁を確保するウェル
/基板間接合の短絡を引き起こさない。
P+形拡散領域52は、ウェル42をパッド44の電位にするオ
ーミックコンタクトを設けるために役立つので、もちろ
んウェル42の内部にある。
ーミックコンタクトを設けるために役立つので、もちろ
んウェル42の内部にある。
また、エミッタ拡散領域54もウェルの内部にあり、ウェ
ルの内部に存在するコレクタ領域56の一部分とともにウ
ェルの内部に横型トランジスタを形成することができ
る。
ルの内部に存在するコレクタ領域56の一部分とともにウ
ェルの内部に横型トランジスタを形成することができ
る。
コレクタ領域56の領域と接触している金属化部分60の端
部とウェルの端部の間の間隔は、ウェル/基板間接合を
短絡させる危険性を無くすのに十分である。実際、金属
化部分の端部とウェルの端部との間の間隔dは、領域56
の深さ(十分の数ミクロン)より明らかにより大きく、
例えば、この深さの数倍である。この間隔dは、ウェル
42の深さ(数ミクロン)とほぼ同じでもよい。
部とウェルの端部の間の間隔は、ウェル/基板間接合を
短絡させる危険性を無くすのに十分である。実際、金属
化部分の端部とウェルの端部との間の間隔dは、領域56
の深さ(十分の数ミクロン)より明らかにより大きく、
例えば、この深さの数倍である。この間隔dは、ウェル
42の深さ(数ミクロン)とほぼ同じでもよい。
第8図は、第7図の保護構造を上方から見た図面であ
り、第5図と同様の参照番号を使用した。ウェル42の輪
郭420は、第5図より小さいことが分かる。この輪郭
は、部分的にコレクタ領域56の輪郭560の下にあるが、
全部ではない。コレクタ領域56の一部分はウェルの外部
にあり、金属部分60とコレクタ領域との間のコンタクト
の輪郭565があるのはこの部分の中である。第8図に
は、コンタクトの輪郭565とウェル42の輪郭の端部との
間の間隔dが記されている。
り、第5図と同様の参照番号を使用した。ウェル42の輪
郭420は、第5図より小さいことが分かる。この輪郭
は、部分的にコレクタ領域56の輪郭560の下にあるが、
全部ではない。コレクタ領域56の一部分はウェルの外部
にあり、金属部分60とコレクタ領域との間のコンタクト
の輪郭565があるのはこの部分の中である。第8図に
は、コンタクトの輪郭565とウェル42の輪郭の端部との
間の間隔dが記されている。
第1図から第4図は、従来技術で使用された保護構造を
図示したものであり、 第5図は、本発明の第1の実施態様による保護構造の断
面図であり、 第6図は、第5図の実施態様に対応する、上方から見た
図であり、 第7図は、本発明による第2の実施態様による構造の断
面図であり、 第8図は、第7図に対応する、上方から見た図である。 (主な参照番号) 10……基板、12……パッド 14……金属化部分、16、18……N+形領域 22……絶縁層、24……コンタクト 26……融解領域、28……ウェル 40……N形領域、42……P形ウェル 44……パッド、46……表面金属化部分 50……絶縁層、52……P+形領域 54……エミッタ領域、56……コレクタ領域 58……ベース領域、60……金属化部分
図示したものであり、 第5図は、本発明の第1の実施態様による保護構造の断
面図であり、 第6図は、第5図の実施態様に対応する、上方から見た
図であり、 第7図は、本発明による第2の実施態様による構造の断
面図であり、 第8図は、第7図に対応する、上方から見た図である。 (主な参照番号) 10……基板、12……パッド 14……金属化部分、16、18……N+形領域 22……絶縁層、24……コンタクト 26……融解領域、28……ウェル 40……N形領域、42……P形ウェル 44……パッド、46……表面金属化部分 50……絶縁層、52……P+形領域 54……エミッタ領域、56……コレクタ領域 58……ベース領域、60……金属化部分
Claims (7)
- 【請求項1】静電放電保護構造を備える、N型基板と該
N型基板に設けられたP型ウェルとを有するCMOS集積回
路であって、上記静電放電保護構造は、上記Pウェルに
形成された横型NPNトランジスタを備え、該横型NPNトラ
ンジスタは、そのコレクタが金属化部分に接続されてお
り、エミッタが保護すべきパッドに接続されており、オ
ーミック金属コンタクトが上記保護すべきパッドと上記
P形ウェルとの間に形成されてP形ウェルが上記保護す
べきパッドの電位にされており、上記コレクタを構成す
るN+領域は上記P形ウェルの内部に位置する部分と該P
形ウェルの外側に延在する部分を備え、上記金属化部分
はこの外側部分で該コレクタ領域と接触することを特徴
とするCMOS集積回路。 - 【請求項2】上記横型NPNトランジスタは、上記P形ウ
ェルの表面部分に形成されており、上記コレクタを構成
するN+形のドープ領域と上記エミッタを構成するN+形の
ドープ領域とが上記P形ウェルの表面において離れてい
ることを特徴とする請求項1に記載のCMOS集積回路。 - 【請求項3】上記金属化部分の上記コンタクト箇所と上
記P形ウェルの端部との間の間隔dは、上記コレクタま
たは上記エミッタの領域の深さの数倍以上であることを
特徴とする請求項2に記載のCMOS集積回路。 - 【請求項4】上記間隔dは、上記P形ウェルの深さとほ
ぼ等しいことを特徴とする請求項3に記載のCMOS集積回
路。 - 【請求項5】上記コレクタと接触している上記基板及び
上記金属化部分は、上記集積回路の高電源電圧にされる
ことを特徴とする請求項1〜4に記載のCMOS集積回路。 - 【請求項6】上記横型NPNトランジスタのエミッタ及び
コレクタは、同一基板上に形成されたNチャネルMOSト
ランジスタのソース領域及びドレイン領域の拡散と同じ
拡散によって形成されていることを特徴とする請求項1
〜5のいずれか1項に記載のCMOS集積回路。 - 【請求項7】上記保護すべきパッドと上記P形ウェルと
の間のオーミックコンタクトは、同一基板上に形成され
たPチャネルMOSトランジスタのソース領域及びドレイ
ン領域の拡散と同じP+形拡散によって形成されているこ
とを特徴とする請求項1〜6のいずれか1項に記載のCM
OS集積回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8909548A FR2649830B1 (fr) | 1989-07-13 | 1989-07-13 | Structure de circuit integre cmos protege contre les decharges electrostatiques |
FR8909548 | 1989-07-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03224263A JPH03224263A (ja) | 1991-10-03 |
JPH0715946B2 true JPH0715946B2 (ja) | 1995-02-22 |
Family
ID=9383815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2186953A Expired - Fee Related JPH0715946B2 (ja) | 1989-07-13 | 1990-07-13 | Cmos集積回路の静電放電保護構造 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5016078A (ja) |
EP (1) | EP0408457B1 (ja) |
JP (1) | JPH0715946B2 (ja) |
DE (1) | DE69000929T2 (ja) |
FR (1) | FR2649830B1 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960002094B1 (ko) * | 1990-11-30 | 1996-02-10 | 가부시키가이샤 도시바 | 입력보호회로를 갖춘 반도체장치 |
EP0517391A1 (en) * | 1991-06-05 | 1992-12-09 | STMicroelectronics, Inc. | ESD protection circuit |
US5229635A (en) * | 1991-08-21 | 1993-07-20 | Vlsi Technology, Inc. | ESD protection circuit and method for power-down application |
US5250834A (en) * | 1991-09-19 | 1993-10-05 | International Business Machines Corporation | Silicide interconnection with schottky barrier diode isolation |
US5272371A (en) * | 1991-11-19 | 1993-12-21 | Sgs-Thomson Microelectronics, Inc. | Electrostatic discharge protection structure |
FR2690786A1 (fr) * | 1992-04-30 | 1993-10-29 | Sgs Thomson Microelectronics Sa | Dispositif de protection d'un circuit intégré contre les décharges électrostatiques. |
US5428498A (en) * | 1992-09-28 | 1995-06-27 | Xerox Corporation | Office environment level electrostatic discharge protection |
FR2716294B1 (fr) * | 1994-01-28 | 1996-05-31 | Sgs Thomson Microelectronics | Procédé de réalisation d'un transistor bipolaire pour protection d'un circuit intégré contre les décharges électrostatiques. |
JPH07283405A (ja) * | 1994-04-13 | 1995-10-27 | Toshiba Corp | 半導体装置の保護回路 |
EP0688054A3 (en) * | 1994-06-13 | 1996-06-05 | Symbios Logic Inc | Protection against electrostatic discharges for a semiconductor integrated circuit device |
JP3332123B2 (ja) * | 1994-11-10 | 2002-10-07 | 株式会社東芝 | 入力保護回路及びこれを用いた半導体装置 |
FR2734406B1 (fr) * | 1995-05-19 | 1997-08-01 | Sgs Thomson Microelectronics | Element de protection de circuit integre de type mos |
KR100211537B1 (ko) * | 1995-11-13 | 1999-08-02 | 김영환 | 정전기 방지기능을 갖는 트랜지스터 및 그 제조방법과 이를 이용한 데이타 출력버퍼 |
US5981323A (en) * | 1996-05-15 | 1999-11-09 | Sgs-Thomson Microelectronics S.A. | Method and apparatus for protecting a device against voltage surges |
FR2748855B1 (fr) * | 1996-05-15 | 1998-07-10 | Sgs Thomson Microelectronics | Procede de fabrication d'un dispositif de protection contre les surtensions pour un circuit integre cmos |
US6225679B1 (en) | 1997-05-12 | 2001-05-01 | Sgs-Thomson Microelectronics S.A. | Method and apparatus for protecting a device against voltage surges |
TW399337B (en) * | 1998-06-09 | 2000-07-21 | Koninkl Philips Electronics Nv | Semiconductor device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4314267A (en) * | 1978-06-13 | 1982-02-02 | Ibm Corporation | Dense high performance JFET compatible with NPN transistor formation and merged BIFET |
JPS56131954A (en) * | 1980-03-19 | 1981-10-15 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device |
GB2173037A (en) * | 1985-03-29 | 1986-10-01 | Philips Electronic Associated | Semiconductor devices employing conductivity modulation |
CA1289267C (en) * | 1987-09-24 | 1991-09-17 | Mitel Corporation | Latchup and electrostatic discharge protection structure |
US4918026A (en) * | 1989-03-17 | 1990-04-17 | Delco Electronics Corporation | Process for forming vertical bipolar transistors and high voltage CMOS in a single integrated circuit chip |
-
1989
- 1989-07-13 FR FR8909548A patent/FR2649830B1/fr not_active Expired - Fee Related
-
1990
- 1990-07-11 US US07/551,555 patent/US5016078A/en not_active Expired - Lifetime
- 1990-07-12 EP EP90402012A patent/EP0408457B1/fr not_active Expired - Lifetime
- 1990-07-12 DE DE9090402012T patent/DE69000929T2/de not_active Expired - Fee Related
- 1990-07-13 JP JP2186953A patent/JPH0715946B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
FR2649830A1 (fr) | 1991-01-18 |
FR2649830B1 (fr) | 1994-05-27 |
DE69000929D1 (de) | 1993-03-25 |
DE69000929T2 (de) | 1993-09-23 |
EP0408457B1 (fr) | 1993-02-17 |
EP0408457A1 (fr) | 1991-01-16 |
JPH03224263A (ja) | 1991-10-03 |
US5016078A (en) | 1991-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5682047A (en) | Input-output (I/O) structure with capacitively triggered thyristor for electrostatic discharge (ESD) protection | |
US5548134A (en) | Device for the protection of an integrated circuit against electrostatic discharges | |
US6919603B2 (en) | Efficient protection structure for reverse pin-to-pin electrostatic discharge | |
CA1170784A (en) | Protective semiconductor device utilizing back-to- back zener diodes | |
JPH0715946B2 (ja) | Cmos集積回路の静電放電保護構造 | |
JP2525208B2 (ja) | 集積装置 | |
US5528064A (en) | Structure for protecting integrated circuits from electro-static discharge | |
JPH0669501A (ja) | 集積回路における静電的放電に対してパッドを保護するためのダイオード構造 | |
JPS5990120A (ja) | 保護回路 | |
US4806999A (en) | Area efficient input protection | |
EP0703621B1 (en) | Electrostatic discharge protection device for MOS integrated circuits | |
JP2007235151A (ja) | 集積回路用の保護構造 | |
US4922317A (en) | CMOS device having Schottky diode for latch-up prevention | |
US4342045A (en) | Input protection device for integrated circuits | |
US5798538A (en) | IGBT with integrated control | |
US4972247A (en) | High energy event protection for semiconductor devices | |
EP0822596A2 (en) | Improvements in or relating to integrated circuits | |
JP3404036B2 (ja) | Piso静電的放電保護デバイス | |
US6061218A (en) | Overvoltage protection device and method for increasing shunt current | |
US5637887A (en) | Silicon controller rectifier (SCR) with capacitive trigger | |
US6320229B1 (en) | Semiconductor device | |
KR100829664B1 (ko) | 집적 회로의 정전기 방전 보호 | |
JPH08321588A (ja) | 静電気放電保護回路 | |
US6147852A (en) | Device for protecting an integrated circuit against electrostatic discharges | |
JP3211871B2 (ja) | 入出力保護回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |