JPH07152463A - 回線の数が少ないバス・システム - Google Patents
回線の数が少ないバス・システムInfo
- Publication number
- JPH07152463A JPH07152463A JP16269394A JP16269394A JPH07152463A JP H07152463 A JPH07152463 A JP H07152463A JP 16269394 A JP16269394 A JP 16269394A JP 16269394 A JP16269394 A JP 16269394A JP H07152463 A JPH07152463 A JP H07152463A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- power supply
- bus
- circuit
- function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/22—Means for limiting or controlling the pin/gate ratio
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【目的】 通信バスの回線の数を最大限まで減らし、同
時に、特に、課される規格によって規定された通信プロ
トコルに合わせて、この規格との互換性を維持して使用
できる解決策を追及する。 【構成】 システムは、標準バスの回線の数を減らし、
同時に、通信プロトコルの互換性を維持するために、修
正されたバスを使用する。この修正は、2本の電源回線
を除去して、システムの機能信号のうちの1つを補う機
能信号に割り当てられた回線を作製することから成る。
電源電位は、機能信号および補信号から再生される。開
示したシステムは特に、チップ・カード読取り装置を使
用するシステムなどのI2Cバスを使用するシステムに
応用することができる。
時に、特に、課される規格によって規定された通信プロ
トコルに合わせて、この規格との互換性を維持して使用
できる解決策を追及する。 【構成】 システムは、標準バスの回線の数を減らし、
同時に、通信プロトコルの互換性を維持するために、修
正されたバスを使用する。この修正は、2本の電源回線
を除去して、システムの機能信号のうちの1つを補う機
能信号に割り当てられた回線を作製することから成る。
電源電位は、機能信号および補信号から再生される。開
示したシステムは特に、チップ・カード読取り装置を使
用するシステムなどのI2Cバスを使用するシステムに
応用することができる。
Description
【0001】
【産業上の利用分野】本発明は、バス・タイプのリンク
によって相互に通信する複数の装置によって形成された
電子システムに関する。
によって相互に通信する複数の装置によって形成された
電子システムに関する。
【0002】
【従来の技術】標準タイプのバスは通常、数本の専用回
線によって構成される。これらの回線の一部は、制御信
号、アドレス信号、データ信号などの機能信号と呼ばれ
る信号、ならびに同期システムの場合のクロック信号を
運ぶために使用される。バスの他の回線は、システムの
装置を形成する回路の電源に割り当てられ、これらの回
線は電源電圧の発生装置に接続されている。したがっ
て、バスは、1本が一般にシステムの接地を規定し、他
の電源回線が、使用される技術の要求に応じて規定され
る電位になされる、少なくとも2本の電源回線を備えて
いる。
線によって構成される。これらの回線の一部は、制御信
号、アドレス信号、データ信号などの機能信号と呼ばれ
る信号、ならびに同期システムの場合のクロック信号を
運ぶために使用される。バスの他の回線は、システムの
装置を形成する回路の電源に割り当てられ、これらの回
線は電源電圧の発生装置に接続されている。したがっ
て、バスは、1本が一般にシステムの接地を規定し、他
の電源回線が、使用される技術の要求に応じて規定され
る電位になされる、少なくとも2本の電源回線を備えて
いる。
【0003】したがって、たとえば、I2C規格に準ず
るバスは以下の4本の回線によって構成される。
るバスは以下の4本の回線によって構成される。
【0004】−制御信号、アドレス信号、およびデータ
信号の2方向直列送信用の「SDA」回線 −クロック信号を送信するための「SCL」回線 −接地に割り当てられた「Vss」回線 −正の電源電位を受け取るように設計された「Vcc」
回線 このI2C規格バスは、たとえば大規模な民生電子機器
または自動車電子機器分野での応用のためにシステムを
セット・アップするために使用される。そのようなシス
テムは通常、バスを使用して周辺装置を制御するマイク
ロプロセッサ・ベースの中央サブシステムによって形成
される。周辺装置として考えられる例には、永続的な電
源電圧がないときにデータを保存できるようにする、電
気的に消去可能でプログラム可能なEEPROMタイプ
のメモリである。このメモリは、データ要素の不揮発性
記憶を必要とする非集中機能を実施するために、特に自
動車電子機器で使用される。これはたとえば、車輪用の
アンチブロッキング・システム、または「エア・バッ
グ」タイプのセイフティ・システムの制御、または様々
な電気調整システム(自動車無線、シート調整用など)
に当てはまる。
信号の2方向直列送信用の「SDA」回線 −クロック信号を送信するための「SCL」回線 −接地に割り当てられた「Vss」回線 −正の電源電位を受け取るように設計された「Vcc」
回線 このI2C規格バスは、たとえば大規模な民生電子機器
または自動車電子機器分野での応用のためにシステムを
セット・アップするために使用される。そのようなシス
テムは通常、バスを使用して周辺装置を制御するマイク
ロプロセッサ・ベースの中央サブシステムによって形成
される。周辺装置として考えられる例には、永続的な電
源電圧がないときにデータを保存できるようにする、電
気的に消去可能でプログラム可能なEEPROMタイプ
のメモリである。このメモリは、データ要素の不揮発性
記憶を必要とする非集中機能を実施するために、特に自
動車電子機器で使用される。これはたとえば、車輪用の
アンチブロッキング・システム、または「エア・バッ
グ」タイプのセイフティ・システムの制御、または様々
な電気調整システム(自動車無線、シート調整用など)
に当てはまる。
【0005】I2Cバスを使用する他の例としては、マ
イクロプロセッサ・ベースのチップカード(スマート・
カード)読取り装置を使用するシステムがある。
イクロプロセッサ・ベースのチップカード(スマート・
カード)読取り装置を使用するシステムがある。
【0006】もちろん、システム用のバス規格としてど
れを選択するかによって、システムを形成する装置のイ
ンタフェースのタイプが決まる。これによって最終的
に、使用できるコネクタのタイプも決まる。このコネク
タは、少なくともバスの回線数に等しい数の端子を有す
るべきである。同様に、選択された規格と互換性をもつ
ように特別に設計された集積回路も、同じ数の端子を備
えている。現在、システムの製造費用の大部分は、使用
されるコネクタの費用から生じており、この費用は、コ
ネクタの端子の数に直接関係している。したがって、こ
の数はできるだけ少ないことが好ましい。したがって、
I2C規格は、コマンドを送るための直列リンクを1つ
しか備えないことによって、バスの回線の数が4本に限
られるようにしている。
れを選択するかによって、システムを形成する装置のイ
ンタフェースのタイプが決まる。これによって最終的
に、使用できるコネクタのタイプも決まる。このコネク
タは、少なくともバスの回線数に等しい数の端子を有す
るべきである。同様に、選択された規格と互換性をもつ
ように特別に設計された集積回路も、同じ数の端子を備
えている。現在、システムの製造費用の大部分は、使用
されるコネクタの費用から生じており、この費用は、コ
ネクタの端子の数に直接関係している。したがって、こ
の数はできるだけ少ないことが好ましい。したがって、
I2C規格は、コマンドを送るための直列リンクを1つ
しか備えないことによって、バスの回線の数が4本に限
られるようにしている。
【0007】バス回線を少数にする他の利点は、コネク
タの端子の数を減らすと、それに比例して、対応する電
気接点での誤動作の危険性が低減されるために、システ
ムの信頼性が向上することである。同様に、回線の数を
減らすと、たとえば自動車応用分野の場合に高額である
配線費用が少なくなる。
タの端子の数を減らすと、それに比例して、対応する電
気接点での誤動作の危険性が低減されるために、システ
ムの信頼性が向上することである。同様に、回線の数を
減らすと、たとえば自動車応用分野の場合に高額である
配線費用が少なくなる。
【0008】回線の数を減らすことに価値がある他の場
合は、コネクタの端子を解放して、このコネクタに挿入
されるように設計された集積回路の追加端子にアクセス
できるようにするときである。この追加端子はたとえ
ば、最終段階中、またはシステムの設置中に使用できる
試験回線を接続するように設計される。
合は、コネクタの端子を解放して、このコネクタに挿入
されるように設計された集積回路の追加端子にアクセス
できるようにするときである。この追加端子はたとえ
ば、最終段階中、またはシステムの設置中に使用できる
試験回線を接続するように設計される。
【0009】
【発明が解決しようとする課題】したがって、本発明
は、通信バスの回線の数を最大限まで減らし、同時に、
特に、課される規格によって規定された通信プロトコル
に合わせて、この規格との互換性を維持して使用できる
解決策を追及することを目的としている。
は、通信バスの回線の数を最大限まで減らし、同時に、
特に、課される規格によって規定された通信プロトコル
に合わせて、この規格との互換性を維持して使用できる
解決策を追及することを目的としている。
【0010】
【課題を解決するための手段】このために、本発明の目
的は、データ信号、アドレス信号、制御信号、クロック
信号などの機能信号の送信機と、電源回路と、プロトコ
ルに適合する複数の装置と、第1のタイプの通信バスと
を備え、前記第1のタイプのバスが、特に前記電源回路
によって送られる電源電位を運ぶように設計された2本
の電源回線と、前記機能信号の送信機によって送られる
前記機能信号のうちの1つを運ぶように設計された少な
くとも1本の機能回線を備えたシステムである。ここ
で、前記システムは、前記電源回線を除去するための第
1のタイプのバスの修正によって規定された第2のタイ
プの通信バスを少なくとも1本含み、前記機能信号を補
助する補機能回線が追加されており、システムの少なく
とも1つの装置は、前記機能信号および前記補機能信号
から再生電源電位を生成するための電源再生装置を備え
た適合回路によって第2のタイプの通信バスに接続され
ている。
的は、データ信号、アドレス信号、制御信号、クロック
信号などの機能信号の送信機と、電源回路と、プロトコ
ルに適合する複数の装置と、第1のタイプの通信バスと
を備え、前記第1のタイプのバスが、特に前記電源回路
によって送られる電源電位を運ぶように設計された2本
の電源回線と、前記機能信号の送信機によって送られる
前記機能信号のうちの1つを運ぶように設計された少な
くとも1本の機能回線を備えたシステムである。ここ
で、前記システムは、前記電源回線を除去するための第
1のタイプのバスの修正によって規定された第2のタイ
プの通信バスを少なくとも1本含み、前記機能信号を補
助する補機能回線が追加されており、システムの少なく
とも1つの装置は、前記機能信号および前記補機能信号
から再生電源電位を生成するための電源再生装置を備え
た適合回路によって第2のタイプの通信バスに接続され
ている。
【0011】一般に、機能信号のハイ・レベルおよびロ
ー・レベルが電源電位に対応するので、本発明は、バス
の回線のうちの1本で通常得られる機能信号のレベルを
修正する必要なしに、大部分の既存の標準バスに適用す
ることができる。したがって、本発明の他の特徴によれ
ば、システムは、前記機能信号を入力で受信し、前記補
機能信号を出力で与える、前記電源電位が供給される反
転増幅器をもつ変換回路を含む。
ー・レベルが電源電位に対応するので、本発明は、バス
の回線のうちの1本で通常得られる機能信号のレベルを
修正する必要なしに、大部分の既存の標準バスに適用す
ることができる。したがって、本発明の他の特徴によれ
ば、システムは、前記機能信号を入力で受信し、前記補
機能信号を出力で与える、前記電源電位が供給される反
転増幅器をもつ変換回路を含む。
【0012】特定の実施例によれば、電源再生装置は、
前記機能信号および前記補機能信号を入力で受信し、前
記再生電源電位を出力で与える、全波整流回路を有す
る。
前記機能信号および前記補機能信号を入力で受信し、前
記再生電源電位を出力で与える、全波整流回路を有す
る。
【0013】電流または電圧に関して機能信号を増幅す
る必要がある場合は、本発明の一代替実施例によれば、
変換回路が前記機能信号を入力で受信し、増幅された機
能信号を出力で与える、前記電源電位が供給される非反
転増幅器を備え、この増幅された機能信号が整流回路の
入力で最初の機能信号と置き換わるようにすることがで
きる。
る必要がある場合は、本発明の一代替実施例によれば、
変換回路が前記機能信号を入力で受信し、増幅された機
能信号を出力で与える、前記電源電位が供給される非反
転増幅器を備え、この増幅された機能信号が整流回路の
入力で最初の機能信号と置き換わるようにすることがで
きる。
【0014】本発明の他の実施例によれば、電源再生装
置は、それが与える電位のレベルを調整するための手段
を備えている。補機能信号ないし増幅された機能信号を
与えるために使用される増幅器の電源電位のレベルと、
装置で使用できる機能信号の電源電位のレベルとの差が
大きすぎる場合、この構成が有用または必要なことが分
かろう。
置は、それが与える電位のレベルを調整するための手段
を備えている。補機能信号ないし増幅された機能信号を
与えるために使用される増幅器の電源電位のレベルと、
装置で使用できる機能信号の電源電位のレベルとの差が
大きすぎる場合、この構成が有用または必要なことが分
かろう。
【0015】本発明は、特にMOS技術またはCMOS
技術を使用するときに、I2C規格によるシステムで特
に好都合な方法で適用することができる。本発明によっ
て使用される第2のタイプのバスは3本の回線しか有し
ていないので、元々トランジスタなどの離散3端子構成
要素用に設計されたコネクタを使用することができる。
したがって、ずっと以前にこのタイプの構成要素用に開
発された従来のパッケージング・ツールを使用すること
ができる。これによって、コネクタが低価格になり、ツ
ールに関する出費が減るため、製造費用が節約される。
技術を使用するときに、I2C規格によるシステムで特
に好都合な方法で適用することができる。本発明によっ
て使用される第2のタイプのバスは3本の回線しか有し
ていないので、元々トランジスタなどの離散3端子構成
要素用に設計されたコネクタを使用することができる。
したがって、ずっと以前にこのタイプの構成要素用に開
発された従来のパッケージング・ツールを使用すること
ができる。これによって、コネクタが低価格になり、ツ
ールに関する出費が減るため、製造費用が節約される。
【0016】本発明の他の態様によれば、少なくとも1
つの装置と、関連する適合回路が、1つの同じ集積回路
を形成し、この装置は電気的に消去可能でプログラム可
能なEEPROMタイプのメモリであってよい。
つの装置と、関連する適合回路が、1つの同じ集積回路
を形成し、この装置は電気的に消去可能でプログラム可
能なEEPROMタイプのメモリであってよい。
【0017】本発明は、マイクロプロセッサ・ベースの
カード読取り装置を使用するシステムの作製への、本明
細書の上記で定義したシステムの適用にも関する。
カード読取り装置を使用するシステムの作製への、本明
細書の上記で定義したシステムの適用にも関する。
【0018】
【実施例】本発明によるシステムを第1図に例示する。
このシステムは、マイクロプロセッサCPUと、ランダ
ム・アクセス・メモリ、読取り専用メモリ、入出力制御
装置、通信インタフェースなどの装置M1、M2とが接
続される第1の通信バスB1を中心として構成された中
央サブシステムCSSによって制御されるとみなされ
る。図の例によれば、システムは同期タイプであり、ク
ロック信号の発生装置HがバスB1の何本かの専用回線
に接続されている。最終的に、バスB1の他の専用回線
に接続された電源回路Aは、必要な電源電位をシステム
の様々な回路に与える。プロセッサCPUと装置M1、
M2は、所定の通信プロトコルに応じてバスB1によっ
て相互に通信する。バスB1はたとえば、バスの回線の
割振りと通信プロトコルの両方を規定する規格I2Cに
準ずる。
このシステムは、マイクロプロセッサCPUと、ランダ
ム・アクセス・メモリ、読取り専用メモリ、入出力制御
装置、通信インタフェースなどの装置M1、M2とが接
続される第1の通信バスB1を中心として構成された中
央サブシステムCSSによって制御されるとみなされ
る。図の例によれば、システムは同期タイプであり、ク
ロック信号の発生装置HがバスB1の何本かの専用回線
に接続されている。最終的に、バスB1の他の専用回線
に接続された電源回路Aは、必要な電源電位をシステム
の様々な回路に与える。プロセッサCPUと装置M1、
M2は、所定の通信プロトコルに応じてバスB1によっ
て相互に通信する。バスB1はたとえば、バスの回線の
割振りと通信プロトコルの両方を規定する規格I2Cに
準ずる。
【0019】本発明によれば、システムはB1の回線数
よりも少ない回線数をもつ第2のタイプの第2の通信バ
スB2を有する。バスB1およびB2は変換回路CCに
よって相互に接続されている。システムは、それぞれ
が、関連する変換回路CC1によってバスB1に接続さ
れた、第2のタイプの他のバスB3も含む。
よりも少ない回線数をもつ第2のタイプの第2の通信バ
スB2を有する。バスB1およびB2は変換回路CCに
よって相互に接続されている。システムは、それぞれ
が、関連する変換回路CC1によってバスB1に接続さ
れた、第2のタイプの他のバスB3も含む。
【0020】システムは、インタフェースがバスB1に
よって規定された規格に準ずるとみなされる複数の装置
U、U1、U2、U3、U4も有する。これらの装置
U、U1からU4は、適合回路CA、CA1、CA2に
よって第2のバスB2に接続されている。図の例では、
いくつかの回路U2、U3、U4が、バスB1の規格に
準ずる第3のバスb1により適合回路CA2に接続され
ている。これらの装置はすべて、集積回路の形で作製す
ることができる。都合のよいことに、装置Uと、関連す
る適合回路CAとを組み込むように特別に設計された集
積回路C1を使用することができる。
よって規定された規格に準ずるとみなされる複数の装置
U、U1、U2、U3、U4も有する。これらの装置
U、U1からU4は、適合回路CA、CA1、CA2に
よって第2のバスB2に接続されている。図の例では、
いくつかの回路U2、U3、U4が、バスB1の規格に
準ずる第3のバスb1により適合回路CA2に接続され
ている。これらの装置はすべて、集積回路の形で作製す
ることができる。都合のよいことに、装置Uと、関連す
る適合回路CAとを組み込むように特別に設計された集
積回路C1を使用することができる。
【0021】以下でさらに詳細に示すように、変換回路
および適合回路は、バスB2がバスB1の回線数より少
ない回線数を有し、同時にバスB1の通信プロトコルに
準ずる装置U、U1からU4を使用できるように設計さ
れている。したがって、特定の集積回路を使用すると
き、このように回線の数を減らすと、配線および接続の
費用が減少する。
および適合回路は、バスB2がバスB1の回線数より少
ない回線数を有し、同時にバスB1の通信プロトコルに
準ずる装置U、U1からU4を使用できるように設計さ
れている。したがって、特定の集積回路を使用すると
き、このように回線の数を減らすと、配線および接続の
費用が減少する。
【0022】図2は、変換回路CCの典型的な実施例の
さらに詳細な図を示す。図の左側の概略図に示したバス
B1はたとえば、制御信号CT、アドレス信号AD、デ
ータ信号DTや、CK0などのクロック信号を送信する
ために使用される多数の機能回線を有する。I2Cバス
の場合、回線CT、AD、DTはSDAと呼ばれる1本
の回線だけに減らされる。
さらに詳細な図を示す。図の左側の概略図に示したバス
B1はたとえば、制御信号CT、アドレス信号AD、デ
ータ信号DTや、CK0などのクロック信号を送信する
ために使用される多数の機能回線を有する。I2Cバス
の場合、回線CT、AD、DTはSDAと呼ばれる1本
の回線だけに減らされる。
【0023】クロック信号の発生装置はたとえば、信号
CK0などのシステムの同期用に使用されるクロック信
号を与える。I2Cバスの場合、1つのクロック信号S
CLしか提供されない。
CK0などのシステムの同期用に使用されるクロック信
号を与える。I2Cバスの場合、1つのクロック信号S
CLしか提供されない。
【0024】バスB1は最終的に、システムの回路に必
要とされるE0やE1などの電源電位を与える電源回路
Aに接続された電源回線を有する。I2Cバスの場合、
それぞれ接地および5Vの電位に割り振られた2本の回
線VssおよびVccだけが提供される。
要とされるE0やE1などの電源電位を与える電源回路
Aに接続された電源回線を有する。I2Cバスの場合、
それぞれ接地および5Vの電位に割り振られた2本の回
線VssおよびVccだけが提供される。
【0025】非限定的な例として、電源電位と置き換わ
るように選択された機能信号は、クロック信号CK0の
1つである。当然のように、もちろんバスB1からバス
B2に向かう1方向信号であれば、他の機能信号を選択
することもできる。本発明によれば、変換回路CCによ
って、少なくとも1つの回路より少ない回線数を有する
バスB2にバスB1を変換することができる。したがっ
て、図の例によれば、電位E0およびE1に割り当てら
れた電源回線が除去され、これらのうちの1本は、変換
回路CCの反転増幅器1によって与えられる信号CK0
*に割り当てられた回線と置換される。反転増幅器1
は、電位E0およびE1を供給され、クロック信号CK
0を入力で受信する。したがって、信号CK0*は、ク
ロック信号CK0を補う(「補う(complementary) 」の
語は、論理機能の意味で理解されたい)信号を構成す
る。それぞれ2つの電位E0およびE1に等しいロー・
レベルおよびハー・レベルを信号CK0が有する通常の
場合は、したがって、補クロック信号CK0*は同じハ
イ・レベルおよびロー・レベルを有する。図4に関して
説明するように、バスB2にはない電源電位E0および
E1を信号CK0およびCK0*から容易に再生するこ
とができる。
るように選択された機能信号は、クロック信号CK0の
1つである。当然のように、もちろんバスB1からバス
B2に向かう1方向信号であれば、他の機能信号を選択
することもできる。本発明によれば、変換回路CCによ
って、少なくとも1つの回路より少ない回線数を有する
バスB2にバスB1を変換することができる。したがっ
て、図の例によれば、電位E0およびE1に割り当てら
れた電源回線が除去され、これらのうちの1本は、変換
回路CCの反転増幅器1によって与えられる信号CK0
*に割り当てられた回線と置換される。反転増幅器1
は、電位E0およびE1を供給され、クロック信号CK
0を入力で受信する。したがって、信号CK0*は、ク
ロック信号CK0を補う(「補う(complementary) 」の
語は、論理機能の意味で理解されたい)信号を構成す
る。それぞれ2つの電位E0およびE1に等しいロー・
レベルおよびハー・レベルを信号CK0が有する通常の
場合は、したがって、補クロック信号CK0*は同じハ
イ・レベルおよびロー・レベルを有する。図4に関して
説明するように、バスB2にはない電源電位E0および
E1を信号CK0およびCK0*から容易に再生するこ
とができる。
【0026】信号CK0を直接使用して電源電位を再生
することができない場合、図3に示した代替実施例を採
用することができる。この変形例によれば、信号CK0
は、信号CK0の非反転増幅器によって与えられる信号
CK1と置換される。このためには、変換回路CCで、
第1の反転増幅器にカスケード接続され、やはり電位E
0およびE1が供給される、第2の反転増幅器2を設け
れば十分である。したがって、反転増幅器2の出力信号
はクロック信号CK0と同位相の増幅されたクロック信
号CK1であり、したがってそのロー・レベルおよびハ
イ・レベルは電源電位E0およびE1によって決定され
る。したがって、この構成によって発生装置Hの負荷を
減らすことができ、ある種の技術に当てはまるようにか
なりの電流を通過させるような寸法が発生装置に与えら
れていない場合、または多数の装置をバスB2に接続す
ることを計画している場合に、このことが有用であるこ
とが分かろう。この構成によって、信号CK0*および
CK1のレベルを信号CK0のレベルから独立させるこ
ともできる。図1に概略的に示した電源回路Aからくる
特定の電位2E0’およびE1’によってバスの電位E
0およびE1を置換することもできる。たとえば、それ
ぞれ電位E0およびE1より低い電位E0’およびE
1’を与えることによって、電源再生装置3によって誘
発される電圧降下を補償することができる。
することができない場合、図3に示した代替実施例を採
用することができる。この変形例によれば、信号CK0
は、信号CK0の非反転増幅器によって与えられる信号
CK1と置換される。このためには、変換回路CCで、
第1の反転増幅器にカスケード接続され、やはり電位E
0およびE1が供給される、第2の反転増幅器2を設け
れば十分である。したがって、反転増幅器2の出力信号
はクロック信号CK0と同位相の増幅されたクロック信
号CK1であり、したがってそのロー・レベルおよびハ
イ・レベルは電源電位E0およびE1によって決定され
る。したがって、この構成によって発生装置Hの負荷を
減らすことができ、ある種の技術に当てはまるようにか
なりの電流を通過させるような寸法が発生装置に与えら
れていない場合、または多数の装置をバスB2に接続す
ることを計画している場合に、このことが有用であるこ
とが分かろう。この構成によって、信号CK0*および
CK1のレベルを信号CK0のレベルから独立させるこ
ともできる。図1に概略的に示した電源回路Aからくる
特定の電位2E0’およびE1’によってバスの電位E
0およびE1を置換することもできる。たとえば、それ
ぞれ電位E0およびE1より低い電位E0’およびE
1’を与えることによって、電源再生装置3によって誘
発される電圧降下を補償することができる。
【0027】図4は、図2による変換回路CCに適合す
る適合回路CAを示す。適合回路CAは主として、バス
B2の回線を、関連する装置Uの対応する入力との通信
状態にするように単純な相互接続によって構成すべきで
ある。特に、クロック信号CK0は装置Uの対応するク
ロック入力に直接送信される。回路CAは、説明中の例
では、クロック信号CK0および補クロック信号CK0
*を入力として受信する単純な整流回路4に限られる電
源再生装置3を有し、整流回路4の出力は、再生電源電
位E2およびE3を与え、これらの電位は次いで、装置
Uの対応する電源入力に印加される。
る適合回路CAを示す。適合回路CAは主として、バス
B2の回線を、関連する装置Uの対応する入力との通信
状態にするように単純な相互接続によって構成すべきで
ある。特に、クロック信号CK0は装置Uの対応するク
ロック入力に直接送信される。回路CAは、説明中の例
では、クロック信号CK0および補クロック信号CK0
*を入力として受信する単純な整流回路4に限られる電
源再生装置3を有し、整流回路4の出力は、再生電源電
位E2およびE3を与え、これらの電位は次いで、装置
Uの対応する電源入力に印加される。
【0028】回路Aの一代替実施例を図5に示す。この
代替実施例は、図3の変換回路に適応されている。この
場合、電源再生装置3は、補クロック信号CK0および
増幅されたクロック信号CK1を入力で受信する整流回
路4も有する。クロック信号CK0を受信するように設
計された装置Uのクロック入力は、レベルを調整するた
めの要素5によって、増幅されたクロック信号CK1に
接続されている。要素5はたとえば、装置Uのクロック
入力用に受け入れられるハイ・レベルおよびロー・レベ
ルと電位E0およびE1があまりにも違い過ぎる場合に
信号CK1の振幅を制限するように設計された抵抗器ま
たはダイオード・アセンブリである。
代替実施例は、図3の変換回路に適応されている。この
場合、電源再生装置3は、補クロック信号CK0および
増幅されたクロック信号CK1を入力で受信する整流回
路4も有する。クロック信号CK0を受信するように設
計された装置Uのクロック入力は、レベルを調整するた
めの要素5によって、増幅されたクロック信号CK1に
接続されている。要素5はたとえば、装置Uのクロック
入力用に受け入れられるハイ・レベルおよびロー・レベ
ルと電位E0およびE1があまりにも違い過ぎる場合に
信号CK1の振幅を制限するように設計された抵抗器ま
たはダイオード・アセンブリである。
【0029】同じ理由で、特に上述の補助電位E0’お
よびE1’を使用するときに整流回路4によって与えら
れる電位E2、E3を減衰するための抵抗器やダイオー
ド6、7などの手段を提供することもできる。
よびE1’を使用するときに整流回路4によって与えら
れる電位E2、E3を減衰するための抵抗器やダイオー
ド6、7などの手段を提供することもできる。
【0030】図6は、MOS技術での、整流回路4の典
型的な実施例を示す。この整流回路4は、それぞれのド
レインがゲートに接続された2つのnチャネルMOSト
ランジスタN1、N2によって形成されている。これら
のトランジスタのソースは互いに接続されており、基板
も同様に互いに接続されている。トランジスタN1およ
びN2のゲートはそれぞれクロック信号CK0およびク
ロック信号CK0*を受信する。トランジスタN1およ
びN2のソースは整流器の正の端子を構成し、同時に、
トランジスタの基板は負の端子を構成する。変形例とし
て、増幅された信号CK1によって信号CK0を置換す
ることができる。
型的な実施例を示す。この整流回路4は、それぞれのド
レインがゲートに接続された2つのnチャネルMOSト
ランジスタN1、N2によって形成されている。これら
のトランジスタのソースは互いに接続されており、基板
も同様に互いに接続されている。トランジスタN1およ
びN2のゲートはそれぞれクロック信号CK0およびク
ロック信号CK0*を受信する。トランジスタN1およ
びN2のソースは整流器の正の端子を構成し、同時に、
トランジスタの基板は負の端子を構成する。変形例とし
て、増幅された信号CK1によって信号CK0を置換す
ることができる。
【0031】図6の回路の動作は、図7のタイミング図
を参照して説明することができる。タイミング図(a)
は、ロー・レベルおよびハイ・レベルがそれぞれV0お
よびV1である方形波パルスの形をもつ信号CK0を表
す。タイミング図(b)は、図3の典型的な実施例での
補クロック信号CK0*を表す。信号CK0は、それぞ
れレベルV0およびV1と異なるとみなされる電位E0
とE1の間で変化している。もちろん、E0=V0およ
びV1=E1であってもよい。
を参照して説明することができる。タイミング図(a)
は、ロー・レベルおよびハイ・レベルがそれぞれV0お
よびV1である方形波パルスの形をもつ信号CK0を表
す。タイミング図(b)は、図3の典型的な実施例での
補クロック信号CK0*を表す。信号CK0は、それぞ
れレベルV0およびV1と異なるとみなされる電位E0
とE1の間で変化している。もちろん、E0=V0およ
びV1=E1であってもよい。
【0032】タイミング図(c)は、整流回路によって
与えられる電位E2およびE3を示す。図で分かるよう
に、電位E2は、基板とトランジスタのチャネルの間の
p−n接合の電圧降下vdを加えた信号CK0およびC
K0*の最低電位に等しい。電位E3は、トランジスタ
のチャネルの抵抗による電圧降下Vdsを引いた信号C
K0およびCK0*の最高電位に等しい。ダイオードを
使用する全波整流器ブリッジと比較すると、提案したア
センブリはしたがって、0.6Vの大きさの電圧しきい
値を誘発する単一のp−n接合が負荷と直列になる利点
を有する。
与えられる電位E2およびE3を示す。図で分かるよう
に、電位E2は、基板とトランジスタのチャネルの間の
p−n接合の電圧降下vdを加えた信号CK0およびC
K0*の最低電位に等しい。電位E3は、トランジスタ
のチャネルの抵抗による電圧降下Vdsを引いた信号C
K0およびCK0*の最高電位に等しい。ダイオードを
使用する全波整流器ブリッジと比較すると、提案したア
センブリはしたがって、0.6Vの大きさの電圧しきい
値を誘発する単一のp−n接合が負荷と直列になる利点
を有する。
【0033】クロック信号CK0の各半波での信号E2
およびE3の変動は基本的に、電位E0およびE1がそ
れぞれV0およびV1と異なるためのものである。この
現象が、これらの電位がそれぞれ等しい場合に存在しな
いことは明らかである。実際、これらの変動は、MOS
技術での集積回路の構造キャパシタンスCによる濾過効
果にかんがみてほとんど重要でない。
およびE3の変動は基本的に、電位E0およびE1がそ
れぞれV0およびV1と異なるためのものである。この
現象が、これらの電位がそれぞれ等しい場合に存在しな
いことは明らかである。実際、これらの変動は、MOS
技術での集積回路の構造キャパシタンスCによる濾過効
果にかんがみてほとんど重要でない。
【0034】タイミング図(c)は、電圧降下Vdsお
よびvdを容易に補償しようとする場合に補助電位E
0’およびE1’を使用することになぜ価値があるのか
を示す。
よびvdを容易に補償しようとする場合に補助電位E
0’およびE1’を使用することになぜ価値があるのか
を示す。
【0035】本発明は、本明細書で説明した典型的な実
施例だけに限定されるものではない。そればかりか、他
のタイプのバス、特に、さらに第2のタイプのバスの回
線の数を減らすために使用できるいくつかの電源回線を
備えたものに適合させることができる。
施例だけに限定されるものではない。そればかりか、他
のタイプのバス、特に、さらに第2のタイプのバスの回
線の数を減らすために使用できるいくつかの電源回線を
備えたものに適合させることができる。
【図1】本発明によるシステムの概略図である。
【図2】本発明による変換回路の典型的な実施例を示す
図である。
図である。
【図3】第2図の回路の代替実施例を示す図である。
【図4】本発明による適合回路の典型的な実施例を示す
図である。
図である。
【図5】図4の回路の代替実施例を示す図である。
【図6】MOS技術による全波整流器の典型的な実施例
を示す図である。
を示す図である。
【図7】図6の回路の動作を説明するために使用できる
タイミング図を示す。
タイミング図を示す。
B1 第1の通信バス M 装置 B2 第2の通信バス CA 適合回路 U 装置 CI 集積回路 CT 制御信号 AD アドレス信号 DT データ信号 SCL クロック信号 A 電源回路 E 電源電位 CC 変換回路
Claims (9)
- 【請求項1】 データ信号、アドレス信号、制御信号、
クロック信号などの機能信号の送信機と、電源回路と、
プロトコルに適合する複数の装置と、第1のタイプの通
信バスとを備えたシステムにおいて、前記第1のタイプ
のバスが、特に前記電源回路によって送られる電源電位
を運ぶように設計された2本の電源回線と、前記機能信
号の送信機によって送られる前記機能信号のうちの1つ
を運ぶように設計された少なくとも1本の機能回線を備
え、前記システムが、前記電源回線を除去するための第
1のタイプのバスの修正によって規定された第2のタイ
プの通信バスを少なくとも1本含み、前記機能信号を補
助する補機能回線が追加されており、システムの少なく
とも1つの装置が、前記機能信号および前記補機能信号
から再生電源電位を生成するための電源再生装置を備え
た適合回路によって第2のタイプの通信バスに接続され
ていることを特徴とするシステム。 - 【請求項2】 前記機能信号を入力で受信し、前記補機
能信号を出力で与える、前記電源電位を供給される反転
増幅器を含む変換回路を備えていることを特徴とする、
請求項1に記載のシステム。 - 【請求項3】 前記電源再生装置が、前記機能信号およ
び前記補機能信号を入力で受信し、前記再生電源電位を
出力で与える、全波整流回路を有することを特徴とす
る、請求項2に記載のシステム。 - 【請求項4】 変換回路が、前記機能信号を入力で受信
し、増幅された機能信号を出力で与える、前記電源電位
を供給される非反転増幅器を備え、前記電源再生装置
が、前記機能信号および前記補機能信号を入力で受信す
る全波整流回路を備えることを特徴とする、請求項2に
記載のシステム。 - 【請求項5】 前記電源再生装置が、それが与える電位
のレベルを調整するための手段を備えることを特徴とす
る、請求項1から4のいずれか一項に記載のシステム。 - 【請求項6】 前記第1のタイプのバスがI2C規格に
準じ、前記機能信号が、前記規格で明記されたクロック
信号であることを特徴とする、請求項1から5のいずれ
か一項に記載のシステム。 - 【請求項7】 前記装置のうちの1つと、関連する適合
回路とを組み込んだ少なくとも1つの集積回路を備える
ことを特徴とする、請求項1から6のいずれか一項に記
載のシステム。 - 【請求項8】 集積回路に含まれる装置が、電気的に消
去可能でプログラム可能なEEPROMタイプのメモリ
であることを特徴とする、請求項7に記載のシステム。 - 【請求項9】 マイクロプロセッサ・ベースのカード読
取り装置を使用するシステムの作製への、請求項1から
8のいずれか一項に記載のシステムの適用。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9307728A FR2707025B1 (ja) | 1993-06-21 | 1993-06-21 | |
FR9307728 | 1993-06-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07152463A true JPH07152463A (ja) | 1995-06-16 |
JP3616661B2 JP3616661B2 (ja) | 2005-02-02 |
Family
ID=9448537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16269394A Expired - Fee Related JP3616661B2 (ja) | 1993-06-21 | 1994-06-21 | 回線の数が少ないバス・システム |
Country Status (5)
Country | Link |
---|---|
US (2) | US6523121B1 (ja) |
EP (1) | EP0629957B1 (ja) |
JP (1) | JP3616661B2 (ja) |
DE (1) | DE69413455T2 (ja) |
FR (1) | FR2707025B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7721155B2 (en) | 2007-06-27 | 2010-05-18 | International Business Machines Corporation | I2C failure detection, correction, and masking |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7832762B2 (en) * | 1995-06-07 | 2010-11-16 | Automotive Technologies International, Inc. | Vehicular bus including crash sensor or occupant protection system control module |
DE19616293A1 (de) * | 1996-04-24 | 1997-10-30 | Bosch Gmbh Robert | Bussystem für die Übertragung von Nachrichten |
EP0898230A1 (en) * | 1997-08-18 | 1999-02-24 | Hung-Che Chiu | Computer wireless receiver |
FI981894A (fi) * | 1998-09-04 | 2000-03-05 | Nokia Multimedia Network Terminals Oy | Väylärakenne |
US6622188B1 (en) * | 1998-09-30 | 2003-09-16 | International Business Machines Corporation | 12C bus expansion apparatus and method therefor |
ATE514907T1 (de) † | 2002-03-01 | 2011-07-15 | Vkr Holding As | Verfahren und steuersystem zum kontrollierten betrieb von beweglichen gliedern |
US20030184673A1 (en) * | 2002-04-02 | 2003-10-02 | Michael Skow | Automatic exposure control for digital imaging |
US7286884B2 (en) | 2004-01-16 | 2007-10-23 | Medtronic, Inc. | Implantable lead including sensor |
US20060075170A1 (en) * | 2004-09-30 | 2006-04-06 | International Business Machines Corporation | System and method for high voltage bidirectional communications interface |
US8396563B2 (en) | 2010-01-29 | 2013-03-12 | Medtronic, Inc. | Clock synchronization in an implantable medical device system |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56157516A (en) * | 1980-05-09 | 1981-12-04 | Toshiba Corp | Power supply control system |
US4901217A (en) * | 1987-12-01 | 1990-02-13 | Apple Computer, Inc. | Digital input power supply and method |
WO1992011678A1 (en) * | 1990-12-20 | 1992-07-09 | Fujitsu Limited | Circuit for generating auxiliary voltage |
JPH09211678A (ja) | 1996-01-31 | 1997-08-15 | Fuji Photo Optical Co Ltd | タイトル設定モードを有するカメラ |
-
1993
- 1993-06-21 FR FR9307728A patent/FR2707025B1/fr not_active Expired - Fee Related
-
1994
- 1994-06-14 US US08/259,967 patent/US6523121B1/en not_active Expired - Lifetime
- 1994-06-17 DE DE69413455T patent/DE69413455T2/de not_active Expired - Fee Related
- 1994-06-17 EP EP94460018A patent/EP0629957B1/fr not_active Expired - Lifetime
- 1994-06-21 JP JP16269394A patent/JP3616661B2/ja not_active Expired - Fee Related
-
1997
- 1997-01-23 US US08/786,348 patent/US5812802A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7721155B2 (en) | 2007-06-27 | 2010-05-18 | International Business Machines Corporation | I2C failure detection, correction, and masking |
Also Published As
Publication number | Publication date |
---|---|
FR2707025A1 (ja) | 1994-12-30 |
US6523121B1 (en) | 2003-02-18 |
DE69413455T2 (de) | 1999-04-01 |
US5812802A (en) | 1998-09-22 |
DE69413455D1 (de) | 1998-10-29 |
EP0629957B1 (fr) | 1998-09-23 |
JP3616661B2 (ja) | 2005-02-02 |
EP0629957A1 (fr) | 1994-12-21 |
FR2707025B1 (ja) | 1995-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6820163B1 (en) | Buffering data transfer between a chipset and memory modules | |
JPH07152463A (ja) | 回線の数が少ないバス・システム | |
US10120434B2 (en) | Semiconductor device chip package with electronic switching using dedicated ground pin coupled to a virtual ground node | |
US20020140468A1 (en) | Semiconductor integrated circuit and method for generating internal supply voltage in semiconductor integrated circuit | |
IE55824B1 (en) | Integrated semiconductor circuit device for generating a switching control signal | |
US20210325951A1 (en) | System basis chip | |
US4737663A (en) | Current source arrangement for three-level emitter-coupled logic and four-level current mode logic | |
EP0291335B1 (en) | Generating clock pulses | |
US6538584B2 (en) | Transition reduction encoder using current and last bit sets | |
CN109524037B (zh) | 功率模块 | |
JPS6243714A (ja) | 回路装置 | |
US6747474B2 (en) | Integrated circuit stubs in a point-to-point system | |
US4075606A (en) | Self-memorizing data bus system for random access data transfer | |
JP2004510228A (ja) | I2c環境に於いてプログラミング可能なアドレスを有する集積回路 | |
AU689124B2 (en) | Feedforward control system, method and control module | |
JP3440564B2 (ja) | 多重伝送装置 | |
US6154070A (en) | Control circuit and semiconductor integrated circuit device | |
JP2661305B2 (ja) | 集積回路 | |
JP2007190975A (ja) | 通信装置 | |
JP2001236127A (ja) | 電源回路 | |
JPH0458206B2 (ja) | ||
JP2000156084A (ja) | 半導体装置 | |
JP3562524B2 (ja) | Icカード | |
JPS59223829A (ja) | マイクロコンピユ−タシステム | |
KR100487502B1 (ko) | 트리플 와이어 본딩을 이용한 마이크로컴퓨터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041012 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041108 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |