JPH0714393A - Ｐｒｏｍ内蔵マイクロコンピュータ - Google Patents
Ｐｒｏｍ内蔵マイクロコンピュータInfo
- Publication number
- JPH0714393A JPH0714393A JP5144697A JP14469793A JPH0714393A JP H0714393 A JPH0714393 A JP H0714393A JP 5144697 A JP5144697 A JP 5144697A JP 14469793 A JP14469793 A JP 14469793A JP H0714393 A JPH0714393 A JP H0714393A
- Authority
- JP
- Japan
- Prior art keywords
- prom
- microcomputer
- read
- built
- sense amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/7821—Tightly coupled to memory, e.g. computational memory, smart memory, processor in memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 標準的なＰＲＯＭライタを用いて、電源電圧
または温度の変動による読み出し不良をスクリーニング
できるＰＲＯＭ内蔵マイクロコンピュータを提供するこ
とを目的とする。 【構成】 書き込み動作後のデータ比較時に基準電位Ｒ
ＥＦを変える、またはセンスアンプ１２の感度を変え
る、またはＰＲＯＭセル１１の読み出し電流あるいはし
きい値を変えることによって、書き込み動作後のデータ
比較時に一定値以上の読み出し電流またはしきい値を持
ったＰＲＯＭセル１１のみを良品と判定する。
または温度の変動による読み出し不良をスクリーニング
できるＰＲＯＭ内蔵マイクロコンピュータを提供するこ
とを目的とする。 【構成】 書き込み動作後のデータ比較時に基準電位Ｒ
ＥＦを変える、またはセンスアンプ１２の感度を変え
る、またはＰＲＯＭセル１１の読み出し電流あるいはし
きい値を変えることによって、書き込み動作後のデータ
比較時に一定値以上の読み出し電流またはしきい値を持
ったＰＲＯＭセル１１のみを良品と判定する。
Description
【０００１】
【産業上の利用分野】本発明は単一チップ上に電気的に
書き込み可能な半導体不揮発性記憶装置とマイクロコン
ピュータを有するＰＲＯＭ内蔵マイクロコンピュータに
関するものである。
書き込み可能な半導体不揮発性記憶装置とマイクロコン
ピュータを有するＰＲＯＭ内蔵マイクロコンピュータに
関するものである。
【０００２】
【従来の技術】電気的に書き込み可能な半導体不揮発性
記憶装置とマイクロコンピュータを有するＰＲＯＭ内蔵
マイクロコンピュータは、家電製品をはじめとする電子
機器に多用されている。
記憶装置とマイクロコンピュータを有するＰＲＯＭ内蔵
マイクロコンピュータは、家電製品をはじめとする電子
機器に多用されている。
【０００３】従来、電気的に書き込み可能な半導体不揮
発性記憶装置（以下ＰＲＯＭと記す）を内蔵するマイク
ロコンピュータの電源電圧または温度の変動による読み
出し不良を防止するために、書き込み後のデータ比較時
に動作電源電圧Ｖｄｄを仕様値以上の与えることによっ
て読み出しマージンを確保する方法がとられてきた。
発性記憶装置（以下ＰＲＯＭと記す）を内蔵するマイク
ロコンピュータの電源電圧または温度の変動による読み
出し不良を防止するために、書き込み後のデータ比較時
に動作電源電圧Ｖｄｄを仕様値以上の与えることによっ
て読み出しマージンを確保する方法がとられてきた。
【０００４】この方法はＰＲＯＭセルの特性からＶｄｄ
の仕様値（例えば、４．５Ｖ〜５．５Ｖ）における動作
温度（例えば−２０℃〜７０℃）範囲内で読み出し不良
を起こさないためには、Ｖｄｄを仕様値よりも上げれば
（例えば６Ｖ）良いことを利用したものであるがこの方
法ではＶｄｄが一定のレベル以上の場合にはＶｄｄを仕
様値以上にすることでマージンを確保することができる
が、Ｖｄｄが一定レベル以下にまで下がるとＰＲＯＭセ
ルの読み出し電流の低下による読み出し不良を防止する
ことが困難になってくる。
の仕様値（例えば、４．５Ｖ〜５．５Ｖ）における動作
温度（例えば−２０℃〜７０℃）範囲内で読み出し不良
を起こさないためには、Ｖｄｄを仕様値よりも上げれば
（例えば６Ｖ）良いことを利用したものであるがこの方
法ではＶｄｄが一定のレベル以上の場合にはＶｄｄを仕
様値以上にすることでマージンを確保することができる
が、Ｖｄｄが一定レベル以下にまで下がるとＰＲＯＭセ
ルの読み出し電流の低下による読み出し不良を防止する
ことが困難になってくる。
【０００５】近年ＰＲＯＭを内蔵するマイクロコンピュ
ータを内蔵するマイクロコンピュータの動作電源電圧の
低下に伴い、電源電圧が低い場合の読み出し不良を防止
することが問題になってきている。
ータを内蔵するマイクロコンピュータの動作電源電圧の
低下に伴い、電源電圧が低い場合の読み出し不良を防止
することが問題になってきている。
【０００６】このような問題を解決するために例えばデ
ータ比較時に動作電源電圧を下げておき、低電圧まで動
作することが保証されている別のメモリーとＰＲＯＭの
データを比較するといった方法（特開平４−１０３０９
６）等が考えられてきた。
ータ比較時に動作電源電圧を下げておき、低電圧まで動
作することが保証されている別のメモリーとＰＲＯＭの
データを比較するといった方法（特開平４−１０３０９
６）等が考えられてきた。
【０００７】
【発明が解決しようとする課題】従来の方法では電源電
圧の低いＰＲＯＭ内蔵マイクロコンピュータについて
は、読み出し不良を防止することができない。またこの
問題を解決するために低電圧まで動作することが保証さ
れている別のメモリーとＰＲＯＭのデータを比較すると
いった方法を採用しようとすると、読み出しデータの処
理が複雑なために標準的なＰＲＯＭライターを用いて実
現することが困難であり、実現のために大規模な回路を
ＬＳＩ内部に追加する必要がある。
圧の低いＰＲＯＭ内蔵マイクロコンピュータについて
は、読み出し不良を防止することができない。またこの
問題を解決するために低電圧まで動作することが保証さ
れている別のメモリーとＰＲＯＭのデータを比較すると
いった方法を採用しようとすると、読み出しデータの処
理が複雑なために標準的なＰＲＯＭライターを用いて実
現することが困難であり、実現のために大規模な回路を
ＬＳＩ内部に追加する必要がある。
【０００８】本発明は、以上の課題を克服し、標準的な
ＰＲＯＭライタを用いて、電源電圧または温度の変動に
よる読み出し不良をスクリーニングできるＰＲＯＭ内蔵
マイクロコンピュータを提供することを目的とする。
ＰＲＯＭライタを用いて、電源電圧または温度の変動に
よる読み出し不良をスクリーニングできるＰＲＯＭ内蔵
マイクロコンピュータを提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明のＰＲＯＭ内蔵マ
イクロコンピュータは、単一チップ上に電気的に書き込
み可能な半導体不揮発性記憶装置とマイクロコンピュー
タを有するＰＲＯＭ内蔵マイクロコンピュータであっ
て、書き込み動作後のデータ比較時に一定値以下の読み
出し電流値の半導体不揮発性メモリーセルを検知する検
知手段を備え、電気的に書き込み可能な半導体不揮発性
記憶装置を内蔵するマイクロコンピュータ全体の電源電
圧または温度の変動による読み出し不良を防止するよう
構成されることを特徴とする。
イクロコンピュータは、単一チップ上に電気的に書き込
み可能な半導体不揮発性記憶装置とマイクロコンピュー
タを有するＰＲＯＭ内蔵マイクロコンピュータであっ
て、書き込み動作後のデータ比較時に一定値以下の読み
出し電流値の半導体不揮発性メモリーセルを検知する検
知手段を備え、電気的に書き込み可能な半導体不揮発性
記憶装置を内蔵するマイクロコンピュータ全体の電源電
圧または温度の変動による読み出し不良を防止するよう
構成されることを特徴とする。
【００１０】また、前記検知手段は、センスアンプの基
準電位を変えるものでもよい。
準電位を変えるものでもよい。
【００１１】また、前記検知手段は、ワードライン電位
を変えるものでもよい。
を変えるものでもよい。
【００１２】また、前記検知手段は、センスアンプ内の
ビットライン電位を制御するトランジスタのゲート電位
を変えるものでもよい。
ビットライン電位を制御するトランジスタのゲート電位
を変えるものでもよい。
【００１３】また、前記検知手段は、センスアンプ内の
ビットラインデータを検知するインバータの反転しきい
値を変えるものでもよい。
ビットラインデータを検知するインバータの反転しきい
値を変えるものでもよい。
【００１４】また、前記検知手段は、電気的に書き込み
可能な半導体不揮発性メモリーセルのコントロールゲー
トの電位を変えるものでもよい。
可能な半導体不揮発性メモリーセルのコントロールゲー
トの電位を変えるものでもよい。
【００１５】
【作用】以下、図面に基づき、本発明の作用を説明す
る。
る。
【００１６】図１は本発明に係るＰＲＯＭ内蔵マイクロ
コンピュータの原理ブロック図である。
コンピュータの原理ブロック図である。
【００１７】本発明に係るＰＲＯＭ内蔵マイクロコンピ
ュータは、ＰＲＯＭセル１１、基準電位ＲＥＦ、及び、
ＰＲＯＭセル１１の出力と基準電位ＲＥＦを入力とする
センスアンプ１２から構成される。
ュータは、ＰＲＯＭセル１１、基準電位ＲＥＦ、及び、
ＰＲＯＭセル１１の出力と基準電位ＲＥＦを入力とする
センスアンプ１２から構成される。
【００１８】本発明によれば、書き込み動作後のデータ
比較時に基準電位ＲＥＦを変える、またはセンスアンプ
１２の感度を変える、またはＰＲＯＭセル１１の読み出
し電流あるいはしきい値を変えることによって、書き込
み動作後のデータ比較時に一定値以上の読み出し電流ま
たはしきい値を持ったＰＲＯＭセル１１のみを良品と判
定する。
比較時に基準電位ＲＥＦを変える、またはセンスアンプ
１２の感度を変える、またはＰＲＯＭセル１１の読み出
し電流あるいはしきい値を変えることによって、書き込
み動作後のデータ比較時に一定値以上の読み出し電流ま
たはしきい値を持ったＰＲＯＭセル１１のみを良品と判
定する。
【００１９】通常の読み出し状態では書き込み動作後の
データ比較時に変更していた基準電位ＲＥＦ、またはセ
ンスアンプ１２の感度、またはＰＲＯＭセルの読み出し
電流あるいはしきい値を戻すことによって一定値以下の
読み出し電流またはしきい値を持ったＰＲＯＭセル１１
でも読み出し可能となる。
データ比較時に変更していた基準電位ＲＥＦ、またはセ
ンスアンプ１２の感度、またはＰＲＯＭセルの読み出し
電流あるいはしきい値を戻すことによって一定値以下の
読み出し電流またはしきい値を持ったＰＲＯＭセル１１
でも読み出し可能となる。
【００２０】書き込み動作後のデータ比較時に読み出し
可能な一定値は通常読み出し時に読み出し可能な読み出
し電流またはしきい値にＰＲＯＭセル１１の電源電圧ま
たは温度によって変動する量を加えた値に設定される。
可能な一定値は通常読み出し時に読み出し可能な読み出
し電流またはしきい値にＰＲＯＭセル１１の電源電圧ま
たは温度によって変動する量を加えた値に設定される。
【００２１】本発明によれば、上記の手段により、良品
と判定されたＰＲＯＭセル１１は、通常読み出し状態で
は電源電圧または温度の変動によってＰＲＯＭセルの読
み出し電流またはしきい値が変動しても、変動後の読み
出し電流またはしきい値はセンスアンプで読み出し可能
な値である。
と判定されたＰＲＯＭセル１１は、通常読み出し状態で
は電源電圧または温度の変動によってＰＲＯＭセルの読
み出し電流またはしきい値が変動しても、変動後の読み
出し電流またはしきい値はセンスアンプで読み出し可能
な値である。
【００２２】そして、電源電圧または温度の変動による
読み出し不良となるＰＲＯＭセルは書き込み動作後のデ
ータ比較時に既に不良と判定されるために、電源電圧ま
たは温度の変動による読み出し不良を未然に防止するこ
とができる。
読み出し不良となるＰＲＯＭセルは書き込み動作後のデ
ータ比較時に既に不良と判定されるために、電源電圧ま
たは温度の変動による読み出し不良を未然に防止するこ
とができる。
【００２３】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。
する。
【００２４】図２は本発明に係るＰＲＯＭ内蔵マイクロ
コンピュータの一実施例を示す回路図である。
コンピュータの一実施例を示す回路図である。
【００２５】本発明に係るＰＲＯＭ内蔵マイクロコンピ
ュータは、例えば、ＰＲＯＭ内蔵マイクロコンピュータ
のＰＲＯＭセルのデータを読み出すために使用されるも
のである。そして、出力信号ＯＵＴはＰＲＯＭのデータ
として、例えばマイクロコンピュータのプログラムコー
ドとして作用する。
ュータは、例えば、ＰＲＯＭ内蔵マイクロコンピュータ
のＰＲＯＭセルのデータを読み出すために使用されるも
のである。そして、出力信号ＯＵＴはＰＲＯＭのデータ
として、例えばマイクロコンピュータのプログラムコー
ドとして作用する。
【００２６】本実施例のＰＲＯＭ内蔵マイクロコンピュ
ータは、センスアンプ２８と基準電位生成部２０から成
る。
ータは、センスアンプ２８と基準電位生成部２０から成
る。
【００２７】センスアンプ２８は、ワードラインＷＬが
ゲートに接続されたメモリセル２１と、メモリセル２１
のドレインが入力に接続されたインバータ２５と、メモ
リセル２１のドレインがドレインに、インバータ２５の
出力がゲートに、それぞれ、接続されたＮチャネルトラ
ンジスタ２２と、トランジスタ２２のソースがソース
に、基準電位ＲＥＦがゲートに、それぞれ接続されたＰ
チャネルトランジスタ２３と、トランジスタ２３のドレ
インがソースに、電源電圧Ｖｄｄがドレインに、信号Ｖ
Ａがゲートに、それぞれ、接続されたＰチャネルトラン
ジスタ２４と、トランジスタ２２のソースが入力に接続
されたインバータ２６と、インバータ２６の出力が入力
に接続されたインバータ２７とから成る。
ゲートに接続されたメモリセル２１と、メモリセル２１
のドレインが入力に接続されたインバータ２５と、メモ
リセル２１のドレインがドレインに、インバータ２５の
出力がゲートに、それぞれ、接続されたＮチャネルトラ
ンジスタ２２と、トランジスタ２２のソースがソース
に、基準電位ＲＥＦがゲートに、それぞれ接続されたＰ
チャネルトランジスタ２３と、トランジスタ２３のドレ
インがソースに、電源電圧Ｖｄｄがドレインに、信号Ｖ
Ａがゲートに、それぞれ、接続されたＰチャネルトラン
ジスタ２４と、トランジスタ２２のソースが入力に接続
されたインバータ２６と、インバータ２６の出力が入力
に接続されたインバータ２７とから成る。
【００２８】基準電位生成部２０は、書き込みモード用
の信号ＰＧＭと読み出し状態を示す信号ＯＥを入力とす
るＡＮＤゲート２９と、抵抗Ｒ１の一端、Ｒ２の一端に
抵抗Ｒ３の一端を接続する、ＡＮＤゲートの出力ＶＣを
制御入力とするスイッチＳＷ１と、他端を電源電圧Ｖｄ
ｄに接続する抵抗Ｒ１と、他端をアースに接続する抵抗
Ｒ２と、他端をアースに接続する抵抗Ｒ３とから成る。
の信号ＰＧＭと読み出し状態を示す信号ＯＥを入力とす
るＡＮＤゲート２９と、抵抗Ｒ１の一端、Ｒ２の一端に
抵抗Ｒ３の一端を接続する、ＡＮＤゲートの出力ＶＣを
制御入力とするスイッチＳＷ１と、他端を電源電圧Ｖｄ
ｄに接続する抵抗Ｒ１と、他端をアースに接続する抵抗
Ｒ２と、他端をアースに接続する抵抗Ｒ３とから成る。
【００２９】センスアンプ２８は電流センス型センスア
ンプであり、メモリーセル２１のデータを読み出すため
に使用される。信号ＷＬはワードラインであり、メモリ
ーセル１を選択した場合、信号ＷＬは論理“１”とな
る。
ンプであり、メモリーセル２１のデータを読み出すため
に使用される。信号ＷＬはワードラインであり、メモリ
ーセル１を選択した場合、信号ＷＬは論理“１”とな
る。
【００３０】メモリーセル２１のデータが論理“１”の
場合、信号ＷＬが論理“１”となっても、メモリセル２
１が導通状態にならない。メモリーセル２１のデータが
論理“０”の場合、信号ＷＬが論理“１”となると、メ
モリセル２１が導通状態になる。信号ＶＡはセンスアン
プ２８の動作を制御する信号であり、信号ＶＡが論理
“０”の時センスアンプ２８が動作し、信号ＶＡが論理
“１”の時センスアンプ２８は動作しない。信号ＲＥＦ
はセンスアンプ２８の基準電位である。
場合、信号ＷＬが論理“１”となっても、メモリセル２
１が導通状態にならない。メモリーセル２１のデータが
論理“０”の場合、信号ＷＬが論理“１”となると、メ
モリセル２１が導通状態になる。信号ＶＡはセンスアン
プ２８の動作を制御する信号であり、信号ＶＡが論理
“０”の時センスアンプ２８が動作し、信号ＶＡが論理
“１”の時センスアンプ２８は動作しない。信号ＲＥＦ
はセンスアンプ２８の基準電位である。
【００３１】読み出し状態になると信号ＷＬが論理”
１”と信号ＶＡが論理”０”となり、メモリーセル２１
のデータが論理“１”の場合、メモリーセル２１は導通
しないためにトランジスタ２３とトランジスタ２４を通
じてノードＶＢが電源電圧Ｖｄｄレベルまで充電され
る。ノードＶＢのレベルはインバータ２６、インバータ
２７で検知され信号ＯＵＴとして出力される。
１”と信号ＶＡが論理”０”となり、メモリーセル２１
のデータが論理“１”の場合、メモリーセル２１は導通
しないためにトランジスタ２３とトランジスタ２４を通
じてノードＶＢが電源電圧Ｖｄｄレベルまで充電され
る。ノードＶＢのレベルはインバータ２６、インバータ
２７で検知され信号ＯＵＴとして出力される。
【００３２】メモリーセルのデータが論理“０”の場
合、メモリーセル２１は導通するのでトランジスタ２
４、２３、２２とメモリーセル２１と通じて電流が流れ
る。ノードＶＢのレベルはトランジスタ２４、２３、２
２とメモリーセル２１の抵抗によって分割された値にな
る。この分割された電圧がインバータ２５の反転しきい
値を超えないようにトランジスタ２４、２３、２２の寸
法及び基準電位ＲＥＦの値が設定される。インバータ２
５はトランジスタ２２の抵抗値またはしきい値を制御す
るために用いられる。一般にメモリーセル２１のドレイ
ン端に与えることが出来る電圧は制限されている（例え
ば３Ｖ）ためにインバータ２５の出力を用いてトランジ
スタ２２の抵抗値またはしきい値を制御し、メモリーセ
ル２１のドレイン端の電圧の上昇を防止している。
合、メモリーセル２１は導通するのでトランジスタ２
４、２３、２２とメモリーセル２１と通じて電流が流れ
る。ノードＶＢのレベルはトランジスタ２４、２３、２
２とメモリーセル２１の抵抗によって分割された値にな
る。この分割された電圧がインバータ２５の反転しきい
値を超えないようにトランジスタ２４、２３、２２の寸
法及び基準電位ＲＥＦの値が設定される。インバータ２
５はトランジスタ２２の抵抗値またはしきい値を制御す
るために用いられる。一般にメモリーセル２１のドレイ
ン端に与えることが出来る電圧は制限されている（例え
ば３Ｖ）ためにインバータ２５の出力を用いてトランジ
スタ２２の抵抗値またはしきい値を制御し、メモリーセ
ル２１のドレイン端の電圧の上昇を防止している。
【００３３】通常の読み出し状態の場合、センスアンプ
の基準電位ＲＥＦは抵抗Ｒ１と抵抗Ｒ２で分割された値
になる。抵抗Ｒ１とＲ２の値はセンスアンプ２８の感度
が最も良くなるように決められる。
の基準電位ＲＥＦは抵抗Ｒ１と抵抗Ｒ２で分割された値
になる。抵抗Ｒ１とＲ２の値はセンスアンプ２８の感度
が最も良くなるように決められる。
【００３４】ＰＧＭは書き込みモードであることを示す
信号であり、ＯＥは読み出し状態を示す信号である。書
き込み動作後のデータ比較状態では信号ＰＧＭは論理
“１”、信号ＯＥは論理“１”となりＡＮＤゲート２９
の出力ＶＣが論理“１”になる。この状態ではスイッチ
ＳＷ１がオンし、基準電位ＲＥＦは抵抗Ｒ１、Ｒ２、Ｒ
３で分割された値になる。したがって基準電位ＲＥＦは
抵抗Ｒ１とＲ２で分割した場合に比べて低くなる。基準
電位ＲＥＦは抵抗Ｒ１とＲ２で分割したときにセンスア
ンプ２８の感度が最も良くなるように設定されているた
め、書き込み動作後のデータ比較状態の方が、通常の読
み出し状態に比べて相対的にセンスアンプ２８の感度が
下がる。センスアンプ２８が検知可能なメモリーセル２
１の電流値は基準電位ＲＥＦのレベルによって決定され
るので、抵抗Ｒ３の値によってセンスアンプ２８が検知
可能なメモリーセル２１の読み出し電流を決定すること
ができる。一方電源電圧の変化または温度変化に対する
メモリーセル２１の読み出し電流の変化量はメモリーセ
ル２１の特性から知ることができる。
信号であり、ＯＥは読み出し状態を示す信号である。書
き込み動作後のデータ比較状態では信号ＰＧＭは論理
“１”、信号ＯＥは論理“１”となりＡＮＤゲート２９
の出力ＶＣが論理“１”になる。この状態ではスイッチ
ＳＷ１がオンし、基準電位ＲＥＦは抵抗Ｒ１、Ｒ２、Ｒ
３で分割された値になる。したがって基準電位ＲＥＦは
抵抗Ｒ１とＲ２で分割した場合に比べて低くなる。基準
電位ＲＥＦは抵抗Ｒ１とＲ２で分割したときにセンスア
ンプ２８の感度が最も良くなるように設定されているた
め、書き込み動作後のデータ比較状態の方が、通常の読
み出し状態に比べて相対的にセンスアンプ２８の感度が
下がる。センスアンプ２８が検知可能なメモリーセル２
１の電流値は基準電位ＲＥＦのレベルによって決定され
るので、抵抗Ｒ３の値によってセンスアンプ２８が検知
可能なメモリーセル２１の読み出し電流を決定すること
ができる。一方電源電圧の変化または温度変化に対する
メモリーセル２１の読み出し電流の変化量はメモリーセ
ル２１の特性から知ることができる。
【００３５】図３はセンスアンプの感度が最高の場合の
センスアンプの読み出し可能電流の最小値の対電源電圧
Ｖｄｄ特性とＰＲＯＭセル２１に論理“０”のデータを
書き込み後のＰＲＯＭセル２１の読み出し電流の対電源
電圧特性を模式的に表したものである。実線Ａはセンス
アンプ２８で読み出し可能な最低読み出し電流、実線Ｂ
はＰＲＯＭセルの読み出し電流、Ｖ１はＰＲＯＭライタ
で書き込み動作後のデータ比較時における電源電圧（例
えば６Ｖ）、Ｖ２はＰＲＯＭ内蔵マイクロコンピュータ
全体の最低動作電源電圧（例えば２Ｖ）を表している。
センスアンプ２８はＰＲＯＭセルの読み出し電流がセン
スアンプ２８の読み出し可能電流の最小値よりも大きい
場合にＰＲＯＭセル２１に書き込まれている論理“０”
のデータを読み出すことができる。図３からＰＲＯＭラ
イタを用いて電源電圧Ｖ１の状態で論理“０”が読み出
せたものが、電源電圧Ｖ２において読み出せないことは
容易に理解できる。
センスアンプの読み出し可能電流の最小値の対電源電圧
Ｖｄｄ特性とＰＲＯＭセル２１に論理“０”のデータを
書き込み後のＰＲＯＭセル２１の読み出し電流の対電源
電圧特性を模式的に表したものである。実線Ａはセンス
アンプ２８で読み出し可能な最低読み出し電流、実線Ｂ
はＰＲＯＭセルの読み出し電流、Ｖ１はＰＲＯＭライタ
で書き込み動作後のデータ比較時における電源電圧（例
えば６Ｖ）、Ｖ２はＰＲＯＭ内蔵マイクロコンピュータ
全体の最低動作電源電圧（例えば２Ｖ）を表している。
センスアンプ２８はＰＲＯＭセルの読み出し電流がセン
スアンプ２８の読み出し可能電流の最小値よりも大きい
場合にＰＲＯＭセル２１に書き込まれている論理“０”
のデータを読み出すことができる。図３からＰＲＯＭラ
イタを用いて電源電圧Ｖ１の状態で論理“０”が読み出
せたものが、電源電圧Ｖ２において読み出せないことは
容易に理解できる。
【００３６】図４は本発明を実施した場合を示してい
る。実線Ｃは通常読み出し時のセンスアンプで読み出し
可能な最低読み出し電流、実線ＤはＰＲＯＭセルの読み
出し電流、実線Ｅは書き込み動作後のデータ比較時のセ
ンスアンプで読み出し可能な最低読み出し電流、Ｖ１は
ＰＲＯＭライタで書き込み動作後のデータ比較時におけ
る電源電圧、Ｖ２はＰＲＯＭ内蔵マイクロコンピュータ
全体の最低動作電源電圧を表している。
る。実線Ｃは通常読み出し時のセンスアンプで読み出し
可能な最低読み出し電流、実線ＤはＰＲＯＭセルの読み
出し電流、実線Ｅは書き込み動作後のデータ比較時のセ
ンスアンプで読み出し可能な最低読み出し電流、Ｖ１は
ＰＲＯＭライタで書き込み動作後のデータ比較時におけ
る電源電圧、Ｖ２はＰＲＯＭ内蔵マイクロコンピュータ
全体の最低動作電源電圧を表している。
【００３７】図４から通常の読み出し時に電源電圧Ｖ２
で読み出せないＰＲＯＭセルは書き込み動作後のデータ
比較時に不良と判定されることは容易に理解できる。
で読み出せないＰＲＯＭセルは書き込み動作後のデータ
比較時に不良と判定されることは容易に理解できる。
【００３８】このようにして本実施例によれば通常の読
み出しの場合、電源電圧に低下に伴って読み出しが不可
能になるＰＲＯＭセルは、書き込み動作後のデータ比較
時に検知することが可能である。
み出しの場合、電源電圧に低下に伴って読み出しが不可
能になるＰＲＯＭセルは、書き込み動作後のデータ比較
時に検知することが可能である。
【００３９】以上のセンスアンプ２８の説明において書
き込み動作後のデータ比較時に、通常の読み出し時に比
べて相対的にセンスアンプ２８の感度を下げるために、
センスアンプ２８の基準電位を変えるようになされてい
るが、基準電位の代わりにインバータ２５の反転しきい
値またはインバータ２６の反転しきい値を変えても良
い。
き込み動作後のデータ比較時に、通常の読み出し時に比
べて相対的にセンスアンプ２８の感度を下げるために、
センスアンプ２８の基準電位を変えるようになされてい
るが、基準電位の代わりにインバータ２５の反転しきい
値またはインバータ２６の反転しきい値を変えても良
い。
【００４０】図５は図２におけるインバータ２５の反転
しきい値を可変にし、ビットライン電位を制御するトラ
ンジスタ２２のゲート電位を変えることを特徴とするＰ
ＲＯＭ内蔵マイクロコンピュータの一実施例を示す回路
図である。
しきい値を可変にし、ビットライン電位を制御するトラ
ンジスタ２２のゲート電位を変えることを特徴とするＰ
ＲＯＭ内蔵マイクロコンピュータの一実施例を示す回路
図である。
【００４１】図において、インバータ２５の反転しきい
値を可変にする部分は、電源電圧Ｖｄｄがドレインに、
トランジスタ２２のドレインがゲートに、それぞれ、接
続されているＰチャネルトランジスタ５０と、トランジ
スタ５０のソースがドレインに、トランジスタ２２のド
レインがゲートに、アースがソースに、それぞれ、接続
されているＮチャネルトランジスタ５１と、トランジス
タ５０のソースがドレインに、トランジスタ２２のドレ
インがゲートに、それぞれ、接続されたＮチャネルトラ
ンジスタ５２と、信号ＰＧＭと信号ＯＥを入力とするＡ
ＮＤゲート５４と、トランジスタ５２のソースがドレイ
ンに、ＡＮＤゲート５４の出力ＶＤがゲートに、アース
がソースに、それぞれ、接続されたＮチャネルトランジ
スタ５３とから成る。
値を可変にする部分は、電源電圧Ｖｄｄがドレインに、
トランジスタ２２のドレインがゲートに、それぞれ、接
続されているＰチャネルトランジスタ５０と、トランジ
スタ５０のソースがドレインに、トランジスタ２２のド
レインがゲートに、アースがソースに、それぞれ、接続
されているＮチャネルトランジスタ５１と、トランジス
タ５０のソースがドレインに、トランジスタ２２のドレ
インがゲートに、それぞれ、接続されたＮチャネルトラ
ンジスタ５２と、信号ＰＧＭと信号ＯＥを入力とするＡ
ＮＤゲート５４と、トランジスタ５２のソースがドレイ
ンに、ＡＮＤゲート５４の出力ＶＤがゲートに、アース
がソースに、それぞれ、接続されたＮチャネルトランジ
スタ５３とから成る。
【００４２】この場合は書き込み動作後のデータ比較状
態でのみ、ＡＮＤゲート５４の出力ＶＤが論理“１”と
なりトランジスタ５３がオンすることによって見かけ上
のＭＯＳトランジスタ２２のしきい値が上昇するため、
書き込み動作後のデータ比較状態の方が、通常の読み出
し状態に比べて相対的にセンスアンプ２８の感度が下が
るようになされている。
態でのみ、ＡＮＤゲート５４の出力ＶＤが論理“１”と
なりトランジスタ５３がオンすることによって見かけ上
のＭＯＳトランジスタ２２のしきい値が上昇するため、
書き込み動作後のデータ比較状態の方が、通常の読み出
し状態に比べて相対的にセンスアンプ２８の感度が下が
るようになされている。
【００４３】図６は図２におけるビットラインデータを
検知するインバータ２６の反転しきい値を可変にするこ
とを特徴とするＰＲＯＭ内蔵マイクロコンピュータの一
実施例を示す回路図である。
検知するインバータ２６の反転しきい値を可変にするこ
とを特徴とするＰＲＯＭ内蔵マイクロコンピュータの一
実施例を示す回路図である。
【００４４】インバータ２６の反転しきい値を可変にす
る部分は、信号ＰＧＭと信号ＯＥを入力とするＮＡＮＤ
ゲート６９と、電源電圧Ｖｄｄがドレインに、ＮＡＮＤ
ゲート６９の出力ＶＥがゲートに、それぞれ、接続され
ているＰチャネルトランジスタ６８と、トランジスタ６
８のソースがドレインに、トランジスタ２２のソースが
ゲートに、それぞれ、接続されたＰチャネルトランジス
タ６７と、電源電圧Ｖｄｄがドレインに、トランジスタ
２２のソースがゲートに、トランジスタ６７のソースが
ソースに、それぞれ、接続されたＰチャネルトランジス
タ６５と、トランジスタ６５のソースがドレインに、ト
ランジスタ２２のソースがゲートに、アースがソース
に、それぞれ、接続されたＮチャネルトランジスタ６６
と、トランジスタ６５のソースを入力とするインバータ
２７とから成る。
る部分は、信号ＰＧＭと信号ＯＥを入力とするＮＡＮＤ
ゲート６９と、電源電圧Ｖｄｄがドレインに、ＮＡＮＤ
ゲート６９の出力ＶＥがゲートに、それぞれ、接続され
ているＰチャネルトランジスタ６８と、トランジスタ６
８のソースがドレインに、トランジスタ２２のソースが
ゲートに、それぞれ、接続されたＰチャネルトランジス
タ６７と、電源電圧Ｖｄｄがドレインに、トランジスタ
２２のソースがゲートに、トランジスタ６７のソースが
ソースに、それぞれ、接続されたＰチャネルトランジス
タ６５と、トランジスタ６５のソースがドレインに、ト
ランジスタ２２のソースがゲートに、アースがソース
に、それぞれ、接続されたＮチャネルトランジスタ６６
と、トランジスタ６５のソースを入力とするインバータ
２７とから成る。
【００４５】この場合は書き込み動作後のデータ比較状
態でのみ、ＮＡＮＤゲート６９の出力ＶＥが論理“０”
となりトランジスタ６８がオンすることによって書き込
み動作後のデータ比較状態の方が、通常の読み出し状態
に比べてＶＢのレベルが低くなければＰＲＯＭセル２１
の論理“０”が読み出せない構造になっている。このた
め書き込み動作後のデータ比較状態の方が、通常の読み
出し状態に比べて相対的にセンスアンプ２８の感度が下
がるようになされている。
態でのみ、ＮＡＮＤゲート６９の出力ＶＥが論理“０”
となりトランジスタ６８がオンすることによって書き込
み動作後のデータ比較状態の方が、通常の読み出し状態
に比べてＶＢのレベルが低くなければＰＲＯＭセル２１
の論理“０”が読み出せない構造になっている。このた
め書き込み動作後のデータ比較状態の方が、通常の読み
出し状態に比べて相対的にセンスアンプ２８の感度が下
がるようになされている。
【００４６】以上の書き込み動作後のデータ比較時に一
定値以下の読み出し電流値のＰＲＯＭセルを検知するた
めにセンスアンプの感度を変えるようになされている
が、センスアンプの感度を変える代わりにＰＲＯＭセル
自体の読み出し電流値を小さくしても良い。
定値以下の読み出し電流値のＰＲＯＭセルを検知するた
めにセンスアンプの感度を変えるようになされている
が、センスアンプの感度を変える代わりにＰＲＯＭセル
自体の読み出し電流値を小さくしても良い。
【００４７】図７はメモリーセル２１に入力されるワー
ドラインの電位を書き込み動作後のデータ比較時に電源
電圧Ｖｄｄレベルよりも低くすることを特徴とするＰＲ
ＯＭ内蔵マイクロコンピュータの一実施例を示す回路図
である。
ドラインの電位を書き込み動作後のデータ比較時に電源
電圧Ｖｄｄレベルよりも低くすることを特徴とするＰＲ
ＯＭ内蔵マイクロコンピュータの一実施例を示す回路図
である。
【００４８】ワードラインの電位を電源電圧Ｖｄｄレベ
ルよりも低くする部分は、信号ＰＧＭと信号ＯＥを入力
とするＮＡＮＤゲート７６と、ＮＡＮＤゲートの出力Ｖ
Ｆがゲートに、電源電圧Ｖｄｄがドレインに、それぞ
れ、接続されたＰチャネルトランジスタ７４と、ＮＡＮ
Ｄゲートの出力ＶＦが入力に接続されたインバータ７５
と、電源電圧Ｖａがドレインに、インバータ７５の出力
がゲートに、トランジスタ７４のソースがソースに、そ
れぞれ、接続されたＰチャネルトランジスタ７３と、信
号ＷＬが入力に接続されたインバータ７２と、トランジ
スタ７４のソースがドレインに、インバータ７２の出力
がゲートに、それぞれ、入力されたＰチャネルトランジ
スタ７１と、トランジスタ７１のソースがドレインに、
インバータ７２の出力がゲートに、アースがソースに、
それぞれ、接続されたＮチャネルトランジスタ７０とか
ら成る。
ルよりも低くする部分は、信号ＰＧＭと信号ＯＥを入力
とするＮＡＮＤゲート７６と、ＮＡＮＤゲートの出力Ｖ
Ｆがゲートに、電源電圧Ｖｄｄがドレインに、それぞ
れ、接続されたＰチャネルトランジスタ７４と、ＮＡＮ
Ｄゲートの出力ＶＦが入力に接続されたインバータ７５
と、電源電圧Ｖａがドレインに、インバータ７５の出力
がゲートに、トランジスタ７４のソースがソースに、そ
れぞれ、接続されたＰチャネルトランジスタ７３と、信
号ＷＬが入力に接続されたインバータ７２と、トランジ
スタ７４のソースがドレインに、インバータ７２の出力
がゲートに、それぞれ、入力されたＰチャネルトランジ
スタ７１と、トランジスタ７１のソースがドレインに、
インバータ７２の出力がゲートに、アースがソースに、
それぞれ、接続されたＮチャネルトランジスタ７０とか
ら成る。
【００４９】この場合は書き込み動作後のデータ比較状
態でのみ、ＡＮＤゲート７６の出力ＶＦが論理“１”と
なりインバーター７５の出力が論理“０”となることに
よってトランジスタ７４がオフ、トランジスタ７３がオ
ンする。このようにして書き込み動作後のデータ比較状
態では、トランジスタ７１のソースには電源電圧Ｖａが
入力される。
態でのみ、ＡＮＤゲート７６の出力ＶＦが論理“１”と
なりインバーター７５の出力が論理“０”となることに
よってトランジスタ７４がオフ、トランジスタ７３がオ
ンする。このようにして書き込み動作後のデータ比較状
態では、トランジスタ７１のソースには電源電圧Ｖａが
入力される。
【００５０】電源電圧Ｖａは電源電圧Ｖｄｄよりも低い
値に設定される。このためワードラインＷＬは論理
“１”の時インバータ７２とトランジスタ７１を介し
て、信号ＷＬ＊として電源電圧Ｖｄｄよりも低い電圧Ｖ
ａとなり、メモリーセル２１に入力される。
値に設定される。このためワードラインＷＬは論理
“１”の時インバータ７２とトランジスタ７１を介し
て、信号ＷＬ＊として電源電圧Ｖｄｄよりも低い電圧Ｖ
ａとなり、メモリーセル２１に入力される。
【００５１】通常の読み出し状態ではＡＮＤゲート７６
の出力ＶＦが論理“０”となりインバーター７５の出力
が論理“１”となることによってトランジスタ７４がオ
ンし、トランジスタ７３がオフする。このようにして通
常読み出し状態では、トランジスタ７１のソースには電
源電圧Ｖｄｄが入力される。このためワードラインＷＬ
が論理“１”の時インバータ７２とトランジスタ７１を
介して、信号ＷＬ＊として電圧Ｖｄｄとなり、メモリー
セル２１に入力される。
の出力ＶＦが論理“０”となりインバーター７５の出力
が論理“１”となることによってトランジスタ７４がオ
ンし、トランジスタ７３がオフする。このようにして通
常読み出し状態では、トランジスタ７１のソースには電
源電圧Ｖｄｄが入力される。このためワードラインＷＬ
が論理“１”の時インバータ７２とトランジスタ７１を
介して、信号ＷＬ＊として電圧Ｖｄｄとなり、メモリー
セル２１に入力される。
【００５２】メモリーセル２１はゲート電圧が低くなる
と読み出し電流が小さくなることはトランジスタの基本
動作より明きらかである。このようにして書き込み動作
後のデータ比較状態の方が、通常の読み出し状態に比べ
て読み出し電流が少なくなる。この読み出し電流の減少
分が電源電圧または温度によって変動する量になるよう
にＶａの値は設定される。
と読み出し電流が小さくなることはトランジスタの基本
動作より明きらかである。このようにして書き込み動作
後のデータ比較状態の方が、通常の読み出し状態に比べ
て読み出し電流が少なくなる。この読み出し電流の減少
分が電源電圧または温度によって変動する量になるよう
にＶａの値は設定される。
【００５３】このため書き込み動作後のデータ比較時に
良品と判定されたＰＲＯＭセルは通常読み出し状態で
は、電源電圧または温度の変動によって読み出し不良と
はならないことが保証される。
良品と判定されたＰＲＯＭセルは通常読み出し状態で
は、電源電圧または温度の変動によって読み出し不良と
はならないことが保証される。
【００５４】メモリーセルがＥＥＰＲＯＭの場合、上記
の手段に加えてコントロールゲートの基準電位ＣＧＲＥ
Ｆを変えても良い。
の手段に加えてコントロールゲートの基準電位ＣＧＲＥ
Ｆを変えても良い。
【００５５】図８はメモリーセルがＥＥＰＲＯＭの場合
のコントロールゲートの基準電位を変えることを特徴と
するＰＲＯＭ内蔵マイクロコンピュータの一実施例を示
す回路図である。
のコントロールゲートの基準電位を変えることを特徴と
するＰＲＯＭ内蔵マイクロコンピュータの一実施例を示
す回路図である。
【００５６】コントロールゲートの基準電位を変える部
分は、制御入力Ｇを有し、通常読み出し時の基準電位を
コントロールゲートに供給するスイッチＳＷ２と、制御
入力Ｈを有し、書き込み後のデータ比較時の基準電位を
コントロールゲートに供給するスイッチＳＷ３と、コン
トロールゲートの基準電位ＣＧＲＥＦ＊を受けるコント
ロールゲート８８と、信号ＷＬがゲートに、トランジス
タ２２のドレインがドレインに、トランジスタ８８のド
レインがソースに、それぞれ、接続されたＮチャネルト
ランジスタ８７とから成る。
分は、制御入力Ｇを有し、通常読み出し時の基準電位を
コントロールゲートに供給するスイッチＳＷ２と、制御
入力Ｈを有し、書き込み後のデータ比較時の基準電位を
コントロールゲートに供給するスイッチＳＷ３と、コン
トロールゲートの基準電位ＣＧＲＥＦ＊を受けるコント
ロールゲート８８と、信号ＷＬがゲートに、トランジス
タ２２のドレインがドレインに、トランジスタ８８のド
レインがソースに、それぞれ、接続されたＮチャネルト
ランジスタ８７とから成る。
【００５７】トランジスタ８７はメモリーセル選択トラ
ンジスタであり、８８はＥＥＰＲＯＭセルである。ＣＧ
ＲＥＦ＊はコントロールゲートの基準電位である。また
信号Ｇは通常読み出し時に論理“１”となる信号であ
り、スイッチＳＷ２がオンするようになされている。信
号Ｈは書き込み後のデータ比較時に論理“１”となる信
号であり、スイッチＳＷ３がオンするようになされてＣ
ＧＲＥＦ１はＥＥＰＲＯＭセルに論理“１”が書き込ま
れた時のＥＥＰＲＯＭセルしきい値と論理“０”が書き
込まれた時のしきい値の中間の電位に設定されている。
ンジスタであり、８８はＥＥＰＲＯＭセルである。ＣＧ
ＲＥＦ＊はコントロールゲートの基準電位である。また
信号Ｇは通常読み出し時に論理“１”となる信号であ
り、スイッチＳＷ２がオンするようになされている。信
号Ｈは書き込み後のデータ比較時に論理“１”となる信
号であり、スイッチＳＷ３がオンするようになされてＣ
ＧＲＥＦ１はＥＥＰＲＯＭセルに論理“１”が書き込ま
れた時のＥＥＰＲＯＭセルしきい値と論理“０”が書き
込まれた時のしきい値の中間の電位に設定されている。
【００５８】ＥＥＰＲＯＭの場合は電源電圧または温度
の変動によってＥＥＰＲＯＭセルのしきい値が変化する
ことが問題になる。ところがＥＥＰＲＯＭセルのしきい
値は基準電位ＣＧＲＥＦに対する相対的な量であるか
ら、基準電位ＣＧＲＥＦを変えることによってＥＥＰＲ
ＯＭの見かけ上のしきい値を変えることができる。ＣＧ
ＲＥＦ２は書き込み動作後のデータ比較時に電源電圧ま
たは温度によって変動するしきい値になるように設定さ
れる。したがって通常読み出し状態ではコントロールゲ
ートの基準電位としてＣＧＲＥＦ１が選択され、書き込
み後のデータ比較状態ではＣＧＲＥＦ２が選択される。
の変動によってＥＥＰＲＯＭセルのしきい値が変化する
ことが問題になる。ところがＥＥＰＲＯＭセルのしきい
値は基準電位ＣＧＲＥＦに対する相対的な量であるか
ら、基準電位ＣＧＲＥＦを変えることによってＥＥＰＲ
ＯＭの見かけ上のしきい値を変えることができる。ＣＧ
ＲＥＦ２は書き込み動作後のデータ比較時に電源電圧ま
たは温度によって変動するしきい値になるように設定さ
れる。したがって通常読み出し状態ではコントロールゲ
ートの基準電位としてＣＧＲＥＦ１が選択され、書き込
み後のデータ比較状態ではＣＧＲＥＦ２が選択される。
【００５９】このようにしてＣＧＲＥＦの値を変えるこ
とにより、書き込み動作後のデータ比較時に良品と判定
されたＥＥＰＲＯＭセルは通常読み出し状態では、電源
電圧または温度の変動によって読み出し不良とはならな
いことはこれまでの説明と同様に明きらかである。
とにより、書き込み動作後のデータ比較時に良品と判定
されたＥＥＰＲＯＭセルは通常読み出し状態では、電源
電圧または温度の変動によって読み出し不良とはならな
いことはこれまでの説明と同様に明きらかである。
【００６０】このような効果により動作電源電圧の低い
ＰＲＯＭ内蔵マイクロコンピュータの場合においても、
読み出し不良を未然に防止することができることは容易
に理解できる。また温度変化に伴う読み出し不良につい
ても全く同様に未然に防止することができることは容易
に理解できるであろう。
ＰＲＯＭ内蔵マイクロコンピュータの場合においても、
読み出し不良を未然に防止することができることは容易
に理解できる。また温度変化に伴う読み出し不良につい
ても全く同様に未然に防止することができることは容易
に理解できるであろう。
【００６１】更に、本発明では内部で高度な演算処理や
複雑な処理を必要としないため、標準的なＰＲＯＭライ
タを用いて書き込み、読み出し動作を行うことが可能で
ある。
複雑な処理を必要としないため、標準的なＰＲＯＭライ
タを用いて書き込み、読み出し動作を行うことが可能で
ある。
【００６２】また、この実施例では電流センス型センス
アンプを用いて示したが、同等機能を差動型センスアン
プを用いて実現するといった他の方法を用いても本発明
の目的からは差し支えない。
アンプを用いて示したが、同等機能を差動型センスアン
プを用いて実現するといった他の方法を用いても本発明
の目的からは差し支えない。
【００６３】以上詳述したように、本発明に係るＰＲＯ
Ｍ内蔵マイクロコンピュータは、書き込み動作後のデー
タ比較時にセンスアンプの感度を変えるまたはＰＲＯＭ
セルの読み出し電流あるいはしきい値を変えることによ
って動作電源電圧が低い場合に読み出し不良となるＰＲ
ＯＭセルを検知することにより、標準的なＰＲＯＭライ
タを用いて、動作電源電圧の低いＰＲＯＭ内蔵マイクロ
コンピュータの場合においても、読み出し不良を未然に
防止することができる。
Ｍ内蔵マイクロコンピュータは、書き込み動作後のデー
タ比較時にセンスアンプの感度を変えるまたはＰＲＯＭ
セルの読み出し電流あるいはしきい値を変えることによ
って動作電源電圧が低い場合に読み出し不良となるＰＲ
ＯＭセルを検知することにより、標準的なＰＲＯＭライ
タを用いて、動作電源電圧の低いＰＲＯＭ内蔵マイクロ
コンピュータの場合においても、読み出し不良を未然に
防止することができる。
【００６４】
【発明の効果】以上説明したように本発明のＰＲＯＭ内
蔵マイクロコンピュータは、書き込み動作後のデータ比
較時に一定値以下の読み出し電流値の半導体不揮発性メ
モリーセルを検知する検知手段を備え、電気的に書き込
み可能な半導体不揮発性記憶装置を内蔵するマイクロコ
ンピュータ全体の電源電圧または温度の変動による読み
出し不良を防止するよう構成されているので、標準的な
ＰＲＯＭライタを用いて、電源電圧または温度の変動に
よる読み出し不良をスクリーニングできる。
蔵マイクロコンピュータは、書き込み動作後のデータ比
較時に一定値以下の読み出し電流値の半導体不揮発性メ
モリーセルを検知する検知手段を備え、電気的に書き込
み可能な半導体不揮発性記憶装置を内蔵するマイクロコ
ンピュータ全体の電源電圧または温度の変動による読み
出し不良を防止するよう構成されているので、標準的な
ＰＲＯＭライタを用いて、電源電圧または温度の変動に
よる読み出し不良をスクリーニングできる。
【図１】本発明に係るＰＲＯＭ内蔵マイクロコンピュー
タの概略図である。
タの概略図である。
【図２】本発明に係るセンスアンプの基準電位を変える
ことを特徴とするＰＲＯＭ内蔵マイクロコンピュータの
一実施例を示す回路図である。
ことを特徴とするＰＲＯＭ内蔵マイクロコンピュータの
一実施例を示す回路図である。
【図３】センスアンプ２８の読み出し可能電流の最小値
の対電源電圧Ｖｄｄ特性と論理“０”のデータを書き込
み後のＰＲＯＭセル２１の読み出し電流の対電源電圧特
性の模式図である。
の対電源電圧Ｖｄｄ特性と論理“０”のデータを書き込
み後のＰＲＯＭセル２１の読み出し電流の対電源電圧特
性の模式図である。
【図４】本発明を実施した場合の通常読み出し状態のセ
ンスアンプ２８の読み出し可能電流の最小値の対電源電
圧Ｖｄｄ特性と書き込み動作後のデータ比較時における
センスアンプ２８の読み出し可能電流の最小値の対電源
電圧Ｖｄｄ特性と論理“０”のデータを書き込み後のＰ
ＲＯＭセル２１の読み出し電流の対電源電圧特性の模式
図である。
ンスアンプ２８の読み出し可能電流の最小値の対電源電
圧Ｖｄｄ特性と書き込み動作後のデータ比較時における
センスアンプ２８の読み出し可能電流の最小値の対電源
電圧Ｖｄｄ特性と論理“０”のデータを書き込み後のＰ
ＲＯＭセル２１の読み出し電流の対電源電圧特性の模式
図である。
【図５】本発明に係るセンスアンプ内にビットライン電
位を制御するトランジスタのゲート電位を変えることを
特徴とするＰＲＯＭ内蔵マイクロコンピュータの一実施
例を示す回路図である。
位を制御するトランジスタのゲート電位を変えることを
特徴とするＰＲＯＭ内蔵マイクロコンピュータの一実施
例を示す回路図である。
【図６】本発明に係るセンスアンプ内のビットラインデ
ータを検知するインバータの反転しきい値を変えること
を特徴とするＰＲＯＭ内蔵マイクロコンピュータの一実
施例を示す回路図である。
ータを検知するインバータの反転しきい値を変えること
を特徴とするＰＲＯＭ内蔵マイクロコンピュータの一実
施例を示す回路図である。
【図７】本発明に係るワードラインの電位を変えること
を特徴とするＰＲＯＭ内蔵マイクロコンピュータの一実
施例を示す回路図である。
を特徴とするＰＲＯＭ内蔵マイクロコンピュータの一実
施例を示す回路図である。
【図８】本発明に係るＥＥＰＲＯＭセルのコントロール
ゲートの電位を変えることを特徴とするＰＲＯＭ内蔵マ
イクロコンピュータの一実施例を示す回路図である。
ゲートの電位を変えることを特徴とするＰＲＯＭ内蔵マ
イクロコンピュータの一実施例を示す回路図である。
１１、２１ ＰＲＯＭセル １２、２８ センスアンプ ２２ ＮチャネルＭＯＳトランジスタ ２３、２４ ＰチャネルＭＯＳトランジスタ ２５、２６、２７ インバータ ２９ ＮＡＮＤゲート
Claims (6)
- 【請求項１】 単一チップ上に電気的に書き込み可能な
半導体不揮発性記憶装置とマイクロコンピュータを有す
るＰＲＯＭ内蔵マイクロコンピュータであって、書き込
み動作後のデータ比較時に一定値以下の読み出し電流値
の半導体不揮発性メモリーセルを検知する検知手段を備
え、電気的に書き込み可能な半導体不揮発性記憶装置を
内蔵するマイクロコンピュータ全体の電源電圧または温
度の変動による読み出し不良を防止するよう構成される
ことを特徴とするＰＲＯＭ内蔵マイクロコンピュータ。 - 【請求項２】 前記検知手段が、センスアンプの基準電
位を変える請求項１に記載のＰＲＯＭ内蔵マイクロコン
ピュータ。 - 【請求項３】 前記検知手段が、ワードライン電位を変
える請求項１に記載のＰＲＯＭ内蔵マイクロコンピュー
タ。 - 【請求項４】 前記検知手段が、センスアンプ内のビッ
トライン電位を制御するトランジスタのゲート電位を変
える請求項１に記載のＰＲＯＭ内蔵マイクロコンピュー
タ。 - 【請求項５】 前記検知手段が、センスアンプ内のビッ
トラインデータを検知するインバータの反転しきい値を
変える請求項１に記載のＰＲＯＭ内蔵マイクロコンピュ
ータ。 - 【請求項６】 前記検知手段が、電気的に書き込み可能
な半導体不揮発性メモリーセルのコントロールゲートの
電位を変える請求項１に記載のＰＲＯＭ内蔵マイクロコ
ンピュータ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5144697A JPH0714393A (ja) | 1993-06-16 | 1993-06-16 | Ｐｒｏｍ内蔵マイクロコンピュータ |
| US08/261,124 US5467267A (en) | 1993-06-16 | 1994-06-14 | PROM built-in micro computer |
| KR1019940013370A KR0132272B1 (ko) | 1993-06-16 | 1994-06-14 | Prom 내장 마이크로 컴퓨터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5144697A JPH0714393A (ja) | 1993-06-16 | 1993-06-16 | Ｐｒｏｍ内蔵マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0714393A true JPH0714393A (ja) | 1995-01-17 |
Family
ID=15368174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5144697A Pending JPH0714393A (ja) | 1993-06-16 | 1993-06-16 | Ｐｒｏｍ内蔵マイクロコンピュータ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5467267A (ja) |
| JP (1) | JPH0714393A (ja) |
| KR (1) | KR0132272B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5828604A (en) * | 1996-05-10 | 1998-10-27 | Mitsubishi Denki Kabushiki Kaisha | Non-volatile semiconductor memory device having large margin of readout operation for variation in external power supply voltage |
| US7675776B2 (en) * | 2007-12-21 | 2010-03-09 | Spansion, Llc | Bit map control of erase block defect list in a memory |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9779783B2 (en) | 2015-06-19 | 2017-10-03 | Globalfoundries Inc. | Latching current sensing amplifier for memory array |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02166700A (ja) * | 1988-12-15 | 1990-06-27 | Samsung Electron Co Ltd | エラー検査及び訂正装置を内蔵した不揮発性半導体メモリ装置 |
| JP2695278B2 (ja) * | 1990-08-22 | 1997-12-24 | シャープ株式会社 | 単一チップ型マイクロコンピュータ |
| JPH0676085A (ja) * | 1992-07-03 | 1994-03-18 | Seiko Epson Corp | 配線切替え回路を有する半導体装置 |
-
1993
- 1993-06-16 JP JP5144697A patent/JPH0714393A/ja active Pending
-
1994
- 1994-06-14 US US08/261,124 patent/US5467267A/en not_active Expired - Lifetime
- 1994-06-14 KR KR1019940013370A patent/KR0132272B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5828604A (en) * | 1996-05-10 | 1998-10-27 | Mitsubishi Denki Kabushiki Kaisha | Non-volatile semiconductor memory device having large margin of readout operation for variation in external power supply voltage |
| US7675776B2 (en) * | 2007-12-21 | 2010-03-09 | Spansion, Llc | Bit map control of erase block defect list in a memory |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950001489A (ko) | 1995-01-03 |
| KR0132272B1 (ko) | 1998-10-01 |
| US5467267A (en) | 1995-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4162076B2 (ja) | 半導体記憶装置 | |
| US6411549B1 (en) | Reference cell for high speed sensing in non-volatile memories | |
| US6219277B1 (en) | Device and method for the reading of EEPROM cells | |
| US6191971B1 (en) | Ferroelectric memory device | |
| US6449207B2 (en) | Voltage independent fuse circuit and method | |
| US5999454A (en) | Sense amplifier for flash memory | |
| KR20020018954A (ko) | 반도체장치, 마이크로컴퓨터 및 플래시메모리 | |
| US4758748A (en) | Sense amplifier for programmable read only memory | |
| JP3450629B2 (ja) | 負電圧検知回路及び不揮発性半導体記憶装置 | |
| JP2697665B2 (ja) | 半導体記憶装置及び半導体記憶装置からのデータ読み出し方法 | |
| JP3212396B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH0777079B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH08321194A (ja) | センスアンプ回路 | |
| US5017803A (en) | Power supply potential rising detection circuit | |
| JP2001014866A (ja) | 不揮発性メモリ回路 | |
| US5008857A (en) | Semiconductor memory device provided with an improved system for detecting the positions using a redundant structure | |
| US6785163B2 (en) | Trim circuit and method for tuning a current level of a reference cell in a flash memory | |
| JPH0714393A (ja) | Ｐｒｏｍ内蔵マイクロコンピュータ | |
| JPH10326495A (ja) | 不揮発性半導体記憶装置 | |
| JP2762826B2 (ja) | 半導体メモリ | |
| US6922356B2 (en) | Method of operation for a programmable circuit | |
| JPH04276392A (ja) | 半導体記憶装置 | |
| JPH10255492A (ja) | 不揮発性メモリの温度検出装置 | |
| JP3476479B2 (ja) | 半導体記憶装置 | |
| US5900756A (en) | Bias circuit for transistor of a storage cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |