JPH0677522A - 発光・受光素子及びそれらの製造方法 - Google Patents
発光・受光素子及びそれらの製造方法Info
- Publication number
- JPH0677522A JPH0677522A JP22399292A JP22399292A JPH0677522A JP H0677522 A JPH0677522 A JP H0677522A JP 22399292 A JP22399292 A JP 22399292A JP 22399292 A JP22399292 A JP 22399292A JP H0677522 A JPH0677522 A JP H0677522A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- substrate
- conductivity type
- forming
- reflective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Led Devices (AREA)
- Light Receiving Elements (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
(57)【要約】
【構成】 発光素子あるいは受光素子において、発光部
あるいは受光部となるＰＮ接合部107の下方に、屈折率
の異なる２種類の薄膜を数十層積み重ねた半導体ＤＢＲ
（Distributed Bragg Reflector）反射膜103を、ＰＮ接
合部107を囲むように形成する。 【効果】 発光素子においては、ＰＮ接合部107から下
方へ放射された光を、半導体ＤＢＲ反射膜103に反射さ
せて、発光素子表面に取り出すことができるので、発光
効率が高まる。受光素子においては、ＰＮ接合部107を
透過した光を、半導体ＤＢＲ反射膜103に反射させて、
再びＰＮ接合部107に入射することができるだけでな
く、ＰＮ接合外周部に入射した光も、半導体ＤＢＲ反射
膜103に反射させて、ＰＮ接合部107に入射することがで
きるので、光電変換効率が高まる。
あるいは受光部となるＰＮ接合部107の下方に、屈折率
の異なる２種類の薄膜を数十層積み重ねた半導体ＤＢＲ
（Distributed Bragg Reflector）反射膜103を、ＰＮ接
合部107を囲むように形成する。 【効果】 発光素子においては、ＰＮ接合部107から下
方へ放射された光を、半導体ＤＢＲ反射膜103に反射さ
せて、発光素子表面に取り出すことができるので、発光
効率が高まる。受光素子においては、ＰＮ接合部107を
透過した光を、半導体ＤＢＲ反射膜103に反射させて、
再びＰＮ接合部107に入射することができるだけでな
く、ＰＮ接合外周部に入射した光も、半導体ＤＢＲ反射
膜103に反射させて、ＰＮ接合部107に入射することがで
きるので、光電変換効率が高まる。
Description
【０００１】
【産業上の利用分野】この発明は、ＬＥＤプリンタの光
源に用いられる発光素子、センサ等に用いられる発光・
受光素子及び光通信等に用いられる発光・受光素子の構
造と、それらの製造方法に関するものである。
源に用いられる発光素子、センサ等に用いられる発光・
受光素子及び光通信等に用いられる発光・受光素子の構
造と、それらの製造方法に関するものである。
【０００２】
【従来技術】図５に従来の発光素子の断面図を示す。こ
の発光素子は、ある導電型の基板501の上にバッファ層5
02が形成され、更にこのバッファ層502上に、基板501と
同一の導電型のエピタキシャル層503が形成されてい
る。そして、表面に形成された拡散マスク505をマスク
として不純物拡散が行われ、エピタキシャル層503に逆
導電型の拡散層504が形成されている。この結果、エピ
タキシャル層503と拡散層504の間にＰＮ接合が形成され
る。
の発光素子は、ある導電型の基板501の上にバッファ層5
02が形成され、更にこのバッファ層502上に、基板501と
同一の導電型のエピタキシャル層503が形成されてい
る。そして、表面に形成された拡散マスク505をマスク
として不純物拡散が行われ、エピタキシャル層503に逆
導電型の拡散層504が形成されている。この結果、エピ
タキシャル層503と拡散層504の間にＰＮ接合が形成され
る。
【０００３】受光素子の構造も、発光素子と基本的に同
一であり、従来の発光素子あるいは受光素子は、ある導
電型の基板の上に、この基板と同一の導電型の第１のエ
ピタキシャル層を形成し、この第１のエピタキシャル層
に逆導電型の拡散層を形成するか、あるいは第１のエピ
タキシャル層上に逆導電型の第２のエピタキシャル層を
形成していた。この２つの導電型領域のＰＮ接合部によ
って、発光素子では電流を光に、受光素子では光を電流
に変換していた。
一であり、従来の発光素子あるいは受光素子は、ある導
電型の基板の上に、この基板と同一の導電型の第１のエ
ピタキシャル層を形成し、この第１のエピタキシャル層
に逆導電型の拡散層を形成するか、あるいは第１のエピ
タキシャル層上に逆導電型の第２のエピタキシャル層を
形成していた。この２つの導電型領域のＰＮ接合部によ
って、発光素子では電流を光に、受光素子では光を電流
に変換していた。
【０００４】
【発明が解決しようとする課題】しかし、以上述べた発
光素子および受光素子には、以下に述べる問題点があっ
た。従来の発光素子に於いては、図６の断面図に示すよ
うに、発光部である、エピタキシャル層503と逆導電型
の拡散層504が形成するＰＮ接合部から、表面方向に放
射された光Ｅ1しか利用することができず、裏面方向に
放射された光Ｅ2は利用することができなかった。この
ため、目的とする光出力を得るためには、裏面方向に無
駄に放射される光のための電流も供給しなければなら
ず、供給される電流と、光出力の関係を示す、発光効率
がよくなかった。
光素子および受光素子には、以下に述べる問題点があっ
た。従来の発光素子に於いては、図６の断面図に示すよ
うに、発光部である、エピタキシャル層503と逆導電型
の拡散層504が形成するＰＮ接合部から、表面方向に放
射された光Ｅ1しか利用することができず、裏面方向に
放射された光Ｅ2は利用することができなかった。この
ため、目的とする光出力を得るためには、裏面方向に無
駄に放射される光のための電流も供給しなければなら
ず、供給される電流と、光出力の関係を示す、発光効率
がよくなかった。
【０００５】また、従来の受光素子に於いても、図７の
断面図に示すように、受光部である、エピタキシャル層
503と逆導電型の拡散層504が形成するＰＮ接合部に入射
された光Ｓ1が全て電流に変換されるのではなく、入射
光Ｓ1の一部はＰＮ接合部を透過した透過光Ｓ2として、
無駄に用いられていた。更に、ＰＮ接合部外周域の拡散
マスク505部へ入射された入射光も、ＰＮ接合部で電流
に変換されることなく、無駄に用いられていた。その結
果、供給される光と、電流出力の関係を示す、光電変換
効率がよくなかった。
断面図に示すように、受光部である、エピタキシャル層
503と逆導電型の拡散層504が形成するＰＮ接合部に入射
された光Ｓ1が全て電流に変換されるのではなく、入射
光Ｓ1の一部はＰＮ接合部を透過した透過光Ｓ2として、
無駄に用いられていた。更に、ＰＮ接合部外周域の拡散
マスク505部へ入射された入射光も、ＰＮ接合部で電流
に変換されることなく、無駄に用いられていた。その結
果、供給される光と、電流出力の関係を示す、光電変換
効率がよくなかった。
【０００６】この発明は以上述べた通り、発光素子に於
いては、ＰＮ接合部で発生した光のうち、一部しか取り
出していないことと、受光素子に於いては、ＰＮ接合部
及びその周辺に入射された光のうち、一部しか電流に変
換されていないことを解決した、優れた発光・受光素子
及びそれらの製造方法を提供することにある。
いては、ＰＮ接合部で発生した光のうち、一部しか取り
出していないことと、受光素子に於いては、ＰＮ接合部
及びその周辺に入射された光のうち、一部しか電流に変
換されていないことを解決した、優れた発光・受光素子
及びそれらの製造方法を提供することにある。
【０００７】
【課題を解決するための手段】この発明は、前記問題点
を解決するために、発光・受光素子に、基板表面に形成
された凹部と、前記凹部に形成された屈折率の異なる２
種類の薄膜を数十層積み重ねた半導体ＤＢＲ（Distribu
ted Bragg Reflecton）反射膜と、前記凹部の前記半導
体ＤＢＲ反射膜上に形成された第１導電型を有する第１
の半導体領域と、前記第１の半導体領域内に形成され第
１導電型とは逆導電型を有する第２の半導体領域を設
け、前記第１の半導体領域と前記第２の半導体領域がＰ
Ｎ接合するようにしたものである。
を解決するために、発光・受光素子に、基板表面に形成
された凹部と、前記凹部に形成された屈折率の異なる２
種類の薄膜を数十層積み重ねた半導体ＤＢＲ（Distribu
ted Bragg Reflecton）反射膜と、前記凹部の前記半導
体ＤＢＲ反射膜上に形成された第１導電型を有する第１
の半導体領域と、前記第１の半導体領域内に形成され第
１導電型とは逆導電型を有する第２の半導体領域を設
け、前記第１の半導体領域と前記第２の半導体領域がＰ
Ｎ接合するようにしたものである。
【０００８】そして、この発光・受光素子に於て、前記
凹部を、円錐形状あるいは、側壁部と底部を有する台形
状にしたものである。あるいは、発光・受光素子の製造
方法において、基板上にレジストパターンを選択的に形
成する工程と、前記レジストパターンをマスクとして、
前記基板をエッチングし、前記基板に凹部を形成する工
程と、前記凹部を含む前記基板上に、半導体ＤＢＲ反射
膜を形成する工程と、前記半導体ＤＢＲ反射膜上に、第
１導電型を有する第１の半導体領域を形成する工程と、
前記第１の半導体領域と前記半導体ＤＢＲ反射膜を研磨
し、少なくとも前記凹部には前記第１の半導体領域と前
記半導体ＤＢＲ反射膜が存在する状態で、前記第１の半
導体領域と前記半導体ＤＢＲ反射膜を含む前記基板表面
を平坦化する工程と、前記凹部内の前記第１の半導体領
域に、前記第１導電型とは逆導電型の第２の半導体領域
を形成し、前記第１の半導体領域と前記第２の半導体領
域をＰＮ接合させる工程とを行うものである。
凹部を、円錐形状あるいは、側壁部と底部を有する台形
状にしたものである。あるいは、発光・受光素子の製造
方法において、基板上にレジストパターンを選択的に形
成する工程と、前記レジストパターンをマスクとして、
前記基板をエッチングし、前記基板に凹部を形成する工
程と、前記凹部を含む前記基板上に、半導体ＤＢＲ反射
膜を形成する工程と、前記半導体ＤＢＲ反射膜上に、第
１導電型を有する第１の半導体領域を形成する工程と、
前記第１の半導体領域と前記半導体ＤＢＲ反射膜を研磨
し、少なくとも前記凹部には前記第１の半導体領域と前
記半導体ＤＢＲ反射膜が存在する状態で、前記第１の半
導体領域と前記半導体ＤＢＲ反射膜を含む前記基板表面
を平坦化する工程と、前記凹部内の前記第１の半導体領
域に、前記第１導電型とは逆導電型の第２の半導体領域
を形成し、前記第１の半導体領域と前記第２の半導体領
域をＰＮ接合させる工程とを行うものである。
【０００９】あるいは、発光・受光素子に於て、基板上
にレジストパターンを選択的に形成する工程と、前記レ
ジストパターンをマスクとして、前記基板をエッチング
し、前記基板に凹部を形成する工程と、前記凹部を含む
前記基板上に、半導体ＤＢＲ反射膜を形成する工程と、
前記半導体ＤＢＲ反射膜上に、第１導電型を有する第１
の半導体領域を形成する工程と、前記第１の半導体領域
上に、前記第１導電型とは逆導電型の第２の半導体領域
をエピタキシャル成長によって連続的に形成し、前記第
１の半導体領域と前記第２の半導体領域をＰＮ接合させ
る工程と、前記第１及び第２の半導体領域と前記半導体
ＤＢＲ反射膜を研磨し、少なくとも前記凹部には前記第
１及び第２の半導体領域と前記半導体ＤＢＲ反射膜が存
在する状態で、前記第１及び第２の半導体領域と前記半
導体ＤＢＲ反射膜を含む前記基板表面を平坦化する工程
とを行うものである。
にレジストパターンを選択的に形成する工程と、前記レ
ジストパターンをマスクとして、前記基板をエッチング
し、前記基板に凹部を形成する工程と、前記凹部を含む
前記基板上に、半導体ＤＢＲ反射膜を形成する工程と、
前記半導体ＤＢＲ反射膜上に、第１導電型を有する第１
の半導体領域を形成する工程と、前記第１の半導体領域
上に、前記第１導電型とは逆導電型の第２の半導体領域
をエピタキシャル成長によって連続的に形成し、前記第
１の半導体領域と前記第２の半導体領域をＰＮ接合させ
る工程と、前記第１及び第２の半導体領域と前記半導体
ＤＢＲ反射膜を研磨し、少なくとも前記凹部には前記第
１及び第２の半導体領域と前記半導体ＤＢＲ反射膜が存
在する状態で、前記第１及び第２の半導体領域と前記半
導体ＤＢＲ反射膜を含む前記基板表面を平坦化する工程
とを行うものである。
【００１０】あるいは、発光・受光素子に於て、第１導
電型を有する半導体基板表面上にレジストパターンを選
択的に形成する工程と、前記レジストパターンをマスク
として、前記基板表面をエッチングし、前記基板表面に
台形状の凸部を形成する工程と、前記凸部を含む前記基
板表面上に、半導体ＤＢＲ反射膜を形成する工程と、前
記半導体ＤＢＲ反射膜上に、支持基板を形成する工程
と、前記半導体基板裏面を研磨し、少なくとも前記凸部
には前記半導体基板と前記半導体ＤＢＲ反射膜が存在す
る状態で、前記半導体基板と前記半導体ＤＢＲ反射膜を
含む前記支持基板裏面を平坦化する工程と、前記凸部内
の前記半導体基板に、前記第１導電型とは逆導電型の第
１の半導体領域を形成し、前記半導体基板と前記第１の
半導体領域をＰＮ接合させる工程とを行うものである。
電型を有する半導体基板表面上にレジストパターンを選
択的に形成する工程と、前記レジストパターンをマスク
として、前記基板表面をエッチングし、前記基板表面に
台形状の凸部を形成する工程と、前記凸部を含む前記基
板表面上に、半導体ＤＢＲ反射膜を形成する工程と、前
記半導体ＤＢＲ反射膜上に、支持基板を形成する工程
と、前記半導体基板裏面を研磨し、少なくとも前記凸部
には前記半導体基板と前記半導体ＤＢＲ反射膜が存在す
る状態で、前記半導体基板と前記半導体ＤＢＲ反射膜を
含む前記支持基板裏面を平坦化する工程と、前記凸部内
の前記半導体基板に、前記第１導電型とは逆導電型の第
１の半導体領域を形成し、前記半導体基板と前記第１の
半導体領域をＰＮ接合させる工程とを行うものである。
【００１１】
【作用】この発明の発光素子は、屈折率の異なる２種類
の薄膜を数十層積み重ねた半導体ＤＢＲ反射膜をＰＮ接
合部を囲むように設けたので、発光状態にある時、発光
部であるＰＮ接合部から、表面方向に放射された光だけ
でなく、裏面方向に放射された光も半導体ＤＢＲ反射膜
層に反射させて、表面方向に放射する。
の薄膜を数十層積み重ねた半導体ＤＢＲ反射膜をＰＮ接
合部を囲むように設けたので、発光状態にある時、発光
部であるＰＮ接合部から、表面方向に放射された光だけ
でなく、裏面方向に放射された光も半導体ＤＢＲ反射膜
層に反射させて、表面方向に放射する。
【００１２】また、この発明の受光素子は、半導体ＤＢ
Ｒ反射膜をＰＮ接合部を囲むように設けたので、受光状
態にある時、受光部であるＰＮ接合部に入射された光の
うち、ＰＮ接合部を透過した透過光も、半導体ＤＢＲ反
射膜層に反射させて、再度ＰＮ接合部に入射することが
可能となる。更に、ＰＮ接合部の外周域へ入射された入
射光も、半導体ＤＢＲ反射膜層に反射させて、ＰＮ接合
部に入射することができる。
Ｒ反射膜をＰＮ接合部を囲むように設けたので、受光状
態にある時、受光部であるＰＮ接合部に入射された光の
うち、ＰＮ接合部を透過した透過光も、半導体ＤＢＲ反
射膜層に反射させて、再度ＰＮ接合部に入射することが
可能となる。更に、ＰＮ接合部の外周域へ入射された入
射光も、半導体ＤＢＲ反射膜層に反射させて、ＰＮ接合
部に入射することができる。
【００１３】
【実施例】図１は、この発明の第１の実施例の発光・受
光素子の構造を示す断面図であり、図２は、その発光・
受光素子の製造方法を示す工程断面図である。この発明
は、発光素子と受光素子の両方に適用可能であり、実施
例中で述べた構造によって、従来の発光素子及び受光素
子がそれぞれ有する問題を解決することができる。よっ
て、この明細書中で発光・受光素子とある場合、発光・
受光素子とは、ＰＮ接合部で電流を光に変換して発光す
る発光素子と、ＰＮ接合部で受光した光を電流に変換す
る受光素子と、場合によって上記発光あるいは受光を行
うことができる素子、これらを総称したものとする。
光素子の構造を示す断面図であり、図２は、その発光・
受光素子の製造方法を示す工程断面図である。この発明
は、発光素子と受光素子の両方に適用可能であり、実施
例中で述べた構造によって、従来の発光素子及び受光素
子がそれぞれ有する問題を解決することができる。よっ
て、この明細書中で発光・受光素子とある場合、発光・
受光素子とは、ＰＮ接合部で電流を光に変換して発光す
る発光素子と、ＰＮ接合部で受光した光を電流に変換す
る受光素子と、場合によって上記発光あるいは受光を行
うことができる素子、これらを総称したものとする。
【００１４】図１に示す発光・受光素子は、例えばｎ−
ＧａＡｓ等からなる特定の導電型を有する基板101上
に、凹部が形成され、この凹部の表面に、ｎ−ＧａＡｓ
等からなる第１バッファ層102，ＧａＡｓ／ＡｌＡｓ等
からなり屈折率の異なる２種類の薄膜を数十層積み重ね
た半導体ＤＢＲ反射膜層103，ｎ−ＧａＡｓ等からなる
第２バッファ層104，及び低欠損のｎ−ＧａＡｓ等から
なるエピタキシャル層105が、順に積層されている。そ
して、このエピタキシャル層105の選択された領域に、
拡散マスク108を用いた選択拡散によって、このエピタ
キシャル層105と逆導電型の不純物を有する拡散層106を
形成し、エピタキシャル層105と拡散層106との接合面に
ＰＮ接合部107を形成している。
ＧａＡｓ等からなる特定の導電型を有する基板101上
に、凹部が形成され、この凹部の表面に、ｎ−ＧａＡｓ
等からなる第１バッファ層102，ＧａＡｓ／ＡｌＡｓ等
からなり屈折率の異なる２種類の薄膜を数十層積み重ね
た半導体ＤＢＲ反射膜層103，ｎ−ＧａＡｓ等からなる
第２バッファ層104，及び低欠損のｎ−ＧａＡｓ等から
なるエピタキシャル層105が、順に積層されている。そ
して、このエピタキシャル層105の選択された領域に、
拡散マスク108を用いた選択拡散によって、このエピタ
キシャル層105と逆導電型の不純物を有する拡散層106を
形成し、エピタキシャル層105と拡散層106との接合面に
ＰＮ接合部107を形成している。
【００１５】図２に示す工程断面図を用いて、第１の実
施例の発光・受光素子の製造方法を説明する。まず図２
（ａ）に示すように、例えばｎ−ＧａＡｓ等からなる特
定の導電型を有する基板101上に、レジストパターン109
を形成する。次に図２（ｂ）に示すように、このレジス
トパターン109をマスクとして、基板101を円錐形状ある
いは、側壁部と底部を有する台形状にエッチングする。
施例の発光・受光素子の製造方法を説明する。まず図２
（ａ）に示すように、例えばｎ−ＧａＡｓ等からなる特
定の導電型を有する基板101上に、レジストパターン109
を形成する。次に図２（ｂ）に示すように、このレジス
トパターン109をマスクとして、基板101を円錐形状ある
いは、側壁部と底部を有する台形状にエッチングする。
【００１６】次に図２（ｃ）に示すように、レジストパ
ターン109を除去した基板101上に、ＭＢＥ法やＭＯＣＶ
Ｄ法などによって、ｎ−ＧａＡｓ等からなる第１バッフ
ァ層102，ＧａＡｓ／ＡｌＡｓ等からなる半導体ＤＢＲ
反射膜層103，ｎ−ＧａＡｓ等からなる第２バッファ層1
04，及び低欠損のｎ−ＧａＡｓ等からなるエピタキシャ
ル層105を、順にエピタキシャル成長させる。
ターン109を除去した基板101上に、ＭＢＥ法やＭＯＣＶ
Ｄ法などによって、ｎ−ＧａＡｓ等からなる第１バッフ
ァ層102，ＧａＡｓ／ＡｌＡｓ等からなる半導体ＤＢＲ
反射膜層103，ｎ−ＧａＡｓ等からなる第２バッファ層1
04，及び低欠損のｎ−ＧａＡｓ等からなるエピタキシャ
ル層105を、順にエピタキシャル成長させる。
【００１７】次に図２（ｄ）に示すように、基板101表
面に積層された第１バッファ層102，半導体ＤＢＲ反射
膜層103，第２バッファ層104，及びエピタキシャル層10
5を研磨し、平坦化する。この時の研磨量は任意に設定
でき、凹部の上部を研磨除去しても、凹部の下方部分が
残っていれば、本発明の効果を得ることができる。
面に積層された第１バッファ層102，半導体ＤＢＲ反射
膜層103，第２バッファ層104，及びエピタキシャル層10
5を研磨し、平坦化する。この時の研磨量は任意に設定
でき、凹部の上部を研磨除去しても、凹部の下方部分が
残っていれば、本発明の効果を得ることができる。
【００１８】次に図２（ｅ）に示すように、表面に絶縁
膜110を形成する。次に図２（ｆ）に示すように、絶縁
膜110を基板のパターンに合わせてパターニングし、拡
散窓を有する拡散マスク108を形成する。
膜110を形成する。次に図２（ｆ）に示すように、絶縁
膜110を基板のパターンに合わせてパターニングし、拡
散窓を有する拡散マスク108を形成する。
【００１９】次に図２（ｇ）に示すように、拡散マスク
108の拡散窓より、エピタキシャル層105中に、このエピ
タキシャル層105と逆導電型の不純物を拡散させ、拡散
層106を形成する。この結果、エピタキシャル層105と拡
散層106との接合面に、ＰＮ接合部107が形成される。
108の拡散窓より、エピタキシャル層105中に、このエピ
タキシャル層105と逆導電型の不純物を拡散させ、拡散
層106を形成する。この結果、エピタキシャル層105と拡
散層106との接合面に、ＰＮ接合部107が形成される。
【００２０】以上説明した、第１の実施例の製造方法に
よって製造した本発明の発光・受光素子について、半導
体ＤＢＲ反射膜層103の働きを、発光素子と受光素子の
各々について図８及び図９を用いて説明する。
よって製造した本発明の発光・受光素子について、半導
体ＤＢＲ反射膜層103の働きを、発光素子と受光素子の
各々について図８及び図９を用いて説明する。
【００２１】図８は、この発明の発光素子の発光状態を
示した断面図であり、発光部であるＰＮ接合部107か
ら、表面方向に放射された光Ｅ1だけでなく、裏面方向
に放射された光Ｅ2も半導体ＤＢＲ反射膜層103に反射さ
せて、表面方向に放射することができる。
示した断面図であり、発光部であるＰＮ接合部107か
ら、表面方向に放射された光Ｅ1だけでなく、裏面方向
に放射された光Ｅ2も半導体ＤＢＲ反射膜層103に反射さ
せて、表面方向に放射することができる。
【００２２】図９は、この発明の受光素子の受光状態を
示した断面図であり、受光部であるＰＮ接合部107に入
射された光Ｓ1のうち、ＰＮ接合部107を透過した透過光
Ｓ2も、半導体ＤＢＲ反射膜層103に反射させて、再度Ｐ
Ｎ接合部107に入射することが可能となる。更に、ＰＮ
接合部107外周域へ入射された入射光も、半導体ＤＢＲ
反射膜層103に反射させて、ＰＮ接合部107に入射するこ
とができる。
示した断面図であり、受光部であるＰＮ接合部107に入
射された光Ｓ1のうち、ＰＮ接合部107を透過した透過光
Ｓ2も、半導体ＤＢＲ反射膜層103に反射させて、再度Ｐ
Ｎ接合部107に入射することが可能となる。更に、ＰＮ
接合部107外周域へ入射された入射光も、半導体ＤＢＲ
反射膜層103に反射させて、ＰＮ接合部107に入射するこ
とができる。
【００２３】図３及び図４は、それぞれこの発明の製造
方法の第２及び第３の実施例を示す断面図であり、図
１，２と同一の構成要件については、同一の符号で示
す。図３に示す第２の実施例の発光・受光素子は、第１
の実施例と同様に、基板101上に第１バッファ層102，半
導体ＤＢＲ反射膜層103，第２バッファ層104，及びエピ
タキシャル層105からなる積層構造を形成した後、基板1
01側も研磨し、この基板101中に不純物拡散を行って、
ＰＮ接合部107を形成したものである。
方法の第２及び第３の実施例を示す断面図であり、図
１，２と同一の構成要件については、同一の符号で示
す。図３に示す第２の実施例の発光・受光素子は、第１
の実施例と同様に、基板101上に第１バッファ層102，半
導体ＤＢＲ反射膜層103，第２バッファ層104，及びエピ
タキシャル層105からなる積層構造を形成した後、基板1
01側も研磨し、この基板101中に不純物拡散を行って、
ＰＮ接合部107を形成したものである。
【００２４】この第２の実施例の製造方法を、以下に説
明する。まず、特定の導電型を有する基板101の表面上
に、レジストパターン109を形成する。このとき注意す
べきは、前記第１の実施例の製造方法とは逆に、レジス
トパターン109が存在する領域下に、ＰＮ接合部107が形
成されることである。つまり、第１の実施例では、凹部
を形成する部分に開口部を有するレジストパターン109
を、基板101表面上に形成するのに対して、第２の実施
例では、台形状の突起を形成する部分に島状のパターン
を有するレジストパターン109を、基板101表面上に形成
する。
明する。まず、特定の導電型を有する基板101の表面上
に、レジストパターン109を形成する。このとき注意す
べきは、前記第１の実施例の製造方法とは逆に、レジス
トパターン109が存在する領域下に、ＰＮ接合部107が形
成されることである。つまり、第１の実施例では、凹部
を形成する部分に開口部を有するレジストパターン109
を、基板101表面上に形成するのに対して、第２の実施
例では、台形状の突起を形成する部分に島状のパターン
を有するレジストパターン109を、基板101表面上に形成
する。
【００２５】次に、このレジストパターン109をマスク
として、基板101表面を、台形状の突起が残留するよう
にエッチングする。次に、レジストパターン109を除去
した基板101表面上に、第１バッファ層102，半導体ＤＢ
Ｒ反射膜層103，第２バッファ層104，エピタキシャル層
105を、順にエピタキシャル成長させる。
として、基板101表面を、台形状の突起が残留するよう
にエッチングする。次に、レジストパターン109を除去
した基板101表面上に、第１バッファ層102，半導体ＤＢ
Ｒ反射膜層103，第２バッファ層104，エピタキシャル層
105を、順にエピタキシャル成長させる。
【００２６】次に、エピタキシャル層105を支持基板205
とするため、表面を研磨し平坦化する。この時の研磨
は、第１の実施例の場合と比べて少ない量でよい。次
に、基板101裏面を研磨し、前記台形状の領域を残し
て、基板101を除去する。この時の研磨量は任意に設定
でき、台形状の領域の下部を研磨除去しても、台形状の
領域の上方部分が残っていれば、本発明の効果を得るこ
とができる。
とするため、表面を研磨し平坦化する。この時の研磨
は、第１の実施例の場合と比べて少ない量でよい。次
に、基板101裏面を研磨し、前記台形状の領域を残し
て、基板101を除去する。この時の研磨量は任意に設定
でき、台形状の領域の下部を研磨除去しても、台形状の
領域の上方部分が残っていれば、本発明の効果を得るこ
とができる。
【００２７】次に、拡散窓を有する拡散マスク108を形
成し、拡散マスク108の拡散窓より、基板101中に、この
基板101と逆導電型の不純物を拡散させ、拡散層106を形
成する。この結果、基板101と拡散層106との接合面に、
ＰＮ接合部107が形成される。この第２の実施例の製造
方法を用いれば、半導体ＤＢＲ反射膜層を、容易に台形
状に加工することができる。半導体ＤＢＲ反射膜層が側
壁部と底部を有する台形状であれば、発光・受光素子の
発光部あるいは受光部の下部に、半導体ＤＢＲ反射膜層
が平行に存在することになり、半導体ＤＢＲ反射膜層で
反射された光の反射方向の調整が容易になる。
成し、拡散マスク108の拡散窓より、基板101中に、この
基板101と逆導電型の不純物を拡散させ、拡散層106を形
成する。この結果、基板101と拡散層106との接合面に、
ＰＮ接合部107が形成される。この第２の実施例の製造
方法を用いれば、半導体ＤＢＲ反射膜層を、容易に台形
状に加工することができる。半導体ＤＢＲ反射膜層が側
壁部と底部を有する台形状であれば、発光・受光素子の
発光部あるいは受光部の下部に、半導体ＤＢＲ反射膜層
が平行に存在することになり、半導体ＤＢＲ反射膜層で
反射された光の反射方向の調整が容易になる。
【００２８】図４に示す第３の実施例の発光・受光素子
は、エピタキシャル成長により、連続的に逆導電型の層
を積層し、ＰＮ接合部を形成したものである。この再３
の実施例の発光・受光素子は、特定の導電型を有する基
板101上に、凹部が形成され、この凹部の表面に、第１
バッファ層102，半導体ＤＢＲ反射膜層103，第２バッフ
ァ層104，エピタキシャル層105，及びエピタキシャル層
105とは逆導電型の第２のエピタキシャル層206が、順に
積層されている。そして、このエピタキシャル層105と
逆導電型の第２のエピタキシャル層206との接合面にＰ
Ｎ接合部107を形成している。
は、エピタキシャル成長により、連続的に逆導電型の層
を積層し、ＰＮ接合部を形成したものである。この再３
の実施例の発光・受光素子は、特定の導電型を有する基
板101上に、凹部が形成され、この凹部の表面に、第１
バッファ層102，半導体ＤＢＲ反射膜層103，第２バッフ
ァ層104，エピタキシャル層105，及びエピタキシャル層
105とは逆導電型の第２のエピタキシャル層206が、順に
積層されている。そして、このエピタキシャル層105と
逆導電型の第２のエピタキシャル層206との接合面にＰ
Ｎ接合部107を形成している。
【００２９】第３の実施例の発光・受光素子の製造方法
を以下に説明する。まず、特定の導電型を有する基板10
1上に、レジストパターン109を形成する。次に、このレ
ジストパターンをマスクとして、基板101を円錐形状あ
るいは台形状にエッチングする。
を以下に説明する。まず、特定の導電型を有する基板10
1上に、レジストパターン109を形成する。次に、このレ
ジストパターンをマスクとして、基板101を円錐形状あ
るいは台形状にエッチングする。
【００３０】次に、レジストパターンを除去した基板10
1上に、第１バッファ層102，半導体ＤＢＲ反射膜層10
3，第２バッファ層104，エピタキシャル層105，エピタ
キシャル層105と逆導電型の第２のエピタキシャル層206
を、順にエピタキシャル成長させる。
1上に、第１バッファ層102，半導体ＤＢＲ反射膜層10
3，第２バッファ層104，エピタキシャル層105，エピタ
キシャル層105と逆導電型の第２のエピタキシャル層206
を、順にエピタキシャル成長させる。
【００３１】次に、基板101表面に積層された第１バッ
ファ層102，半導体ＤＢＲ反射膜層103，第２バッファ層
104，エピタキシャル層105，及び第２のエピタキシャル
層206を研磨し、平坦化する。
ファ層102，半導体ＤＢＲ反射膜層103，第２バッファ層
104，エピタキシャル層105，及び第２のエピタキシャル
層206を研磨し、平坦化する。
【００３２】以上の結果、エピタキシャル層105と第２
のエピタキシャル層206との間にＰＮ接合部107が形成さ
れる。この第３の実施例の製造方法を用いれば、不純物
を選択的に拡散させるための、拡散マスクを形成する必
要がなく、工程を単純化することができる。
のエピタキシャル層206との間にＰＮ接合部107が形成さ
れる。この第３の実施例の製造方法を用いれば、不純物
を選択的に拡散させるための、拡散マスクを形成する必
要がなく、工程を単純化することができる。
【００３３】
【発明の効果】以上詳細に説明したように、この発明に
よれば、受光・発光素子の、受光部あるいは発光部とな
るＰＮ接合部の下方に半導体ＤＢＲ反射膜を円錐形状あ
るいは台形状に設けたので、発光素子に於ては、発光部
であるＰＮ接合部から、裏面方向へ放射された光を、半
導体ＤＢＲ反射膜に反射させて、表面に取り出すことが
できる。
よれば、受光・発光素子の、受光部あるいは発光部とな
るＰＮ接合部の下方に半導体ＤＢＲ反射膜を円錐形状あ
るいは台形状に設けたので、発光素子に於ては、発光部
であるＰＮ接合部から、裏面方向へ放射された光を、半
導体ＤＢＲ反射膜に反射させて、表面に取り出すことが
できる。
【００３４】また、受光素子に於いても、受光部であ
る、ＰＮ接合部を透過した透過光も、半導体ＤＢＲ反射
膜に反射させて再度ＰＮ接合部に入射することができ
る。更に、ＰＮ接合部外周域へ入射された入射光も、半
導体ＤＢＲ反射膜に反射させてＰＮ接合部に入射するこ
とが可能となる。
る、ＰＮ接合部を透過した透過光も、半導体ＤＢＲ反射
膜に反射させて再度ＰＮ接合部に入射することができ
る。更に、ＰＮ接合部外周域へ入射された入射光も、半
導体ＤＢＲ反射膜に反射させてＰＮ接合部に入射するこ
とが可能となる。
【００３５】従って、発光効率の高い発光素子及び、光
電変換効率の高い受光素子を形成することが可能とな
る。
電変換効率の高い受光素子を形成することが可能とな
る。
【図１】この発明の第１の実施例の構造を示す、断面図
である。
である。
【図２】この発明の第１の実施例の製造方法を示す、工
程断面図である。
程断面図である。
【図３】この発明の第２の実施例の構造を示す、断面図
である。
である。
【図４】この発明の第３の実施例の構造を示す、断面図
である。
である。
【図５】従来の発光・受光素子の構造を示す、断面図で
ある。
ある。
【図６】従来の発光素子の発光状態を示した、断面図で
ある。
ある。
【図７】従来の受光素子の受光状態を示した、断面図で
ある。
ある。
【図８】この発明の発光素子の発光状態を示した、断面
図である。
図である。
【図９】この発明の受光素子の受光状態を示した、断面
図である。
図である。
101 基板 102 第１バッファ層 103 半導体ＤＢＲ反射膜 104 第２バッファ層 105 エピタキシャル層 106 拡散層 107 ＰＮ接合部 108 拡散マスク 109 レジストパターン 110 絶縁膜 205 支持基板 206 第２のエピタキシャル層 Ｅ1 発光素子のＰＮ接合部から表面方向への放射光 Ｅ2 発光素子のＰＮ接合部から裏面方向への放射光 Ｓ1 受光素子のＰＮ接合部への外部からの入射光 Ｓ2 受光素子のＰＮ接合部を透過した透過光
Claims (5)
- 【請求項１】 基板と、前記基板表面に形成された凹部
と、前記凹部に形成された半導体ＤＢＲ反射膜と、前記
凹部の前記半導体ＤＢＲ反射膜上に形成された第１導電
型を有する第１の半導体領域と、前記第１の半導体領域
内に形成され第１導電型とは逆導電型を有する第２の半
導体領域を有し、前記第１の半導体領域と前記第２の半
導体領域がＰＮ接合していることを特徴とする発光・受
光素子。 - 【請求項２】 請求項１記載の発光・受光素子に於て前
記凹部が、円錐形状あるいは、側壁部と底部を有する台
形状をしていることを特徴とする発光・受光素子。 - 【請求項３】 ａ）基板上にレジストパターンを選択的
に形成する工程と、 ｂ）前記レジストパターンをマスクとして、前記基板を
エッチングし、前記基板に凹部を形成する工程と、 ｃ）前記凹部を含む前記基板上に、半導体ＤＢＲ反射膜
を形成する工程と、 ｄ）前記半導体ＤＢＲ反射膜上に、第１導電型を有する
第１の半導体領域を形成する工程と、 ｅ）前記第１の半導体領域と前記半導体ＤＢＲ反射膜を
研磨し、少なくとも前記凹部には前記第１の半導体領域
と前記半導体ＤＢＲ反射膜が存在する状態で、前記第１
の半導体領域と前記半導体ＤＢＲ反射膜を含む前記基板
表面を平坦化する工程と、 ｆ）前記凹部内の前記第１の半導体領域に、前記第１導
電型とは逆導電型の第２の半導体領域を形成し、前記第
１の半導体領域と前記第２の半導体領域をＰＮ接合させ
る工程とを有することを特徴とする発光・受光素子の製
造方法。 - 【請求項４】 ａ）基板上にレジストパターンを選択的
に形成する工程と、 ｂ）前記レジストパターンをマスクとして、前記基板を
エッチングし、前記基板に凹部を形成する工程と、 ｃ）前記凹部を含む前記基板上に、半導体ＤＢＲ反射膜
を形成する工程と、 ｄ）前記半導体ＤＢＲ反射膜上に、第１導電型を有する
第１の半導体領域を形成する工程と、 ｅ）前記第１の半導体領域上に、前記第１導電型とは逆
導電型の第２の半導体領域をエピタキシャル成長によっ
て連続的に形成し、前記第１の半導体領域と前記第２の
半導体領域をＰＮ接合させる工程と、 ｆ）前記第１及び第２の半導体領域と前記半導体ＤＢＲ
反射膜を研磨し、少なくとも前記凹部には前記第１及び
第２の半導体領域と前記半導体ＤＢＲ反射膜が存在する
状態で、前記第１及び第２の半導体領域と前記半導体Ｄ
ＢＲ反射膜を含む前記基板表面を平坦化する工程とを有
することを特徴とする発光・受光素子の製造方法。 - 【請求項５】 ａ）第１導電型を有する半導体基板表面
上にレジストパターンを選択的に形成する工程と、 ｂ）前記レジストパターンをマスクとして、前記基板表
面をエッチングし、前記基板表面に台形状の凸部を形成
する工程と、 ｃ）前記凸部を含む前記基板表面上に、半導体ＤＢＲ反
射膜を形成する工程と、 ｄ）前記半導体ＤＢＲ反射膜上に、支持基板を形成する
工程と、 ｅ）前記半導体基板裏面を研磨し、少なくとも前記凸部
には前記半導体基板と前記半導体ＤＢＲ反射膜が存在す
る状態で、前記半導体基板と前記半導体ＤＢＲ反射膜を
含む前記支持基板裏面を平坦化する工程と、 ｆ）前記凸部内の前記半導体基板に、前記第１導電型と
は逆導電型の第１の半導体領域を形成し、前記半導体基
板と前記第１の半導体領域をＰＮ接合させる工程とを有
することを特徴とする発光・受光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22399292A JP3225103B2 (ja) | 1992-08-24 | 1992-08-24 | 発光・受光素子及びそれらの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22399292A JP3225103B2 (ja) | 1992-08-24 | 1992-08-24 | 発光・受光素子及びそれらの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0677522A true JPH0677522A (ja) | 1994-03-18 |
| JP3225103B2 JP3225103B2 (ja) | 2001-11-05 |
Family
ID=16806893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22399292A Expired - Fee Related JP3225103B2 (ja) | 1992-08-24 | 1992-08-24 | 発光・受光素子及びそれらの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3225103B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003028076A1 (fr) * | 2001-09-27 | 2003-04-03 | Tongji University | Procede de fabrication d'un dispositif semi-conducteur ayant une couche tampon composite |
| KR20040001181A (ko) * | 2002-06-27 | 2004-01-07 | 주식회사 하이닉스반도체 | 씨모스 이미지 센서 및 그의 제조방법 |
| JP2009135186A (ja) * | 2007-11-29 | 2009-06-18 | Sony Corp | 光センサーおよび表示装置 |
| JP2009290161A (ja) * | 2008-06-02 | 2009-12-10 | Mitsubishi Electric Corp | 光半導体装置 |
| JP2011049579A (ja) * | 2010-10-13 | 2011-03-10 | Sony Corp | 固体撮像装置とその製造方法、及び撮像装置 |
| CN102838080A (zh) * | 2012-09-12 | 2012-12-26 | 中国科学院苏州纳米技术与纳米仿生研究所 | 三维光子限制光学微腔结构及其制备方法 |
| US8384809B2 (en) | 2008-10-23 | 2013-02-26 | Sony Corporation | Solid-state imaging device and method of manufacturing the same, and imaging apparatus |
| CN103022278A (zh) * | 2011-09-27 | 2013-04-03 | 大连美明外延片科技有限公司 | 一种图形化蓝宝石衬底的制备方法 |
| CN104241478A (zh) * | 2014-09-24 | 2014-12-24 | 杭州士兰明芯科技有限公司 | Led衬底结构及其制作方法 |
| WO2022104598A1 (zh) * | 2020-11-18 | 2022-05-27 | 苏州晶湛半导体有限公司 | 半导体结构及其制作方法、发光器件及其制作方法 |
-
1992
- 1992-08-24 JP JP22399292A patent/JP3225103B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003028076A1 (fr) * | 2001-09-27 | 2003-04-03 | Tongji University | Procede de fabrication d'un dispositif semi-conducteur ayant une couche tampon composite |
| US7192872B2 (en) | 2001-09-27 | 2007-03-20 | Tongji University | Method of manufacturing semiconductor device having composite buffer layer |
| KR20040001181A (ko) * | 2002-06-27 | 2004-01-07 | 주식회사 하이닉스반도체 | 씨모스 이미지 센서 및 그의 제조방법 |
| JP2009135186A (ja) * | 2007-11-29 | 2009-06-18 | Sony Corp | 光センサーおよび表示装置 |
| JP2009290161A (ja) * | 2008-06-02 | 2009-12-10 | Mitsubishi Electric Corp | 光半導体装置 |
| US8384809B2 (en) | 2008-10-23 | 2013-02-26 | Sony Corporation | Solid-state imaging device and method of manufacturing the same, and imaging apparatus |
| US8773559B2 (en) | 2008-10-23 | 2014-07-08 | Sony Corporation | Solid-state imaging device and method of manufacturing the same, and imaging apparatus |
| JP2011049579A (ja) * | 2010-10-13 | 2011-03-10 | Sony Corp | 固体撮像装置とその製造方法、及び撮像装置 |
| CN103022278A (zh) * | 2011-09-27 | 2013-04-03 | 大连美明外延片科技有限公司 | 一种图形化蓝宝石衬底的制备方法 |
| CN102838080A (zh) * | 2012-09-12 | 2012-12-26 | 中国科学院苏州纳米技术与纳米仿生研究所 | 三维光子限制光学微腔结构及其制备方法 |
| CN104241478A (zh) * | 2014-09-24 | 2014-12-24 | 杭州士兰明芯科技有限公司 | Led衬底结构及其制作方法 |
| WO2022104598A1 (zh) * | 2020-11-18 | 2022-05-27 | 苏州晶湛半导体有限公司 | 半导体结构及其制作方法、发光器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3225103B2 (ja) | 2001-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6570190B2 (en) | LED having angled sides for increased side light extraction | |
| US5453405A (en) | Method of making light emitting diode bars and arrays | |
| US6111272A (en) | Semiconductor light source formed of layer stack with total thickness of 50 microns | |
| KR20010108094A (ko) | 주입 비일관성 에미터 | |
| US5349211A (en) | Semiconductor infrared emitting device with oblique side surface with respect to the cleavage | |
| US6750072B2 (en) | Method for micro-fabricating a pixelless infrared imaging device | |
| US5349210A (en) | Optical reading head with angled array | |
| JPH02174272A (ja) | 発光ダイオードアレイの製造方法 | |
| JPH02155278A (ja) | 光機能素子 | |
| TWI590486B (zh) | 光電系統 | |
| JPH0677522A (ja) | 発光・受光素子及びそれらの製造方法 | |
| EP0486052A1 (en) | Light-emitting diode for concurrently emitting lights having different wavelengths | |
| JP2806423B2 (ja) | 面発光型半導体素子 | |
| EP0772248B1 (en) | Microactivity LED with photon recycling | |
| JPS59205774A (ja) | 半導体発光素子 | |
| JPH06151955A (ja) | 半導体発光素子 | |
| JPH06302853A (ja) | 半導体発光素子 | |
| JPH07131066A (ja) | 発光ダイオード | |
| JPS61280686A (ja) | 半導体発光素子およびその製造方法 | |
| KR890003418B1 (ko) | 반도체 발광다이오우드의 제조방법 | |
| JPS607500Y2 (ja) | 光電変換半導体装置 | |
| JPH0677531A (ja) | 半導体発光素子及びその製造方法 | |
| JPH06132563A (ja) | 半導体発光素子 | |
| JPH11345996A (ja) | エッジ受容型光検出デバイス | |
| JPH01293579A (ja) | 発光素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010814 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070824 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080824 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090824 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090824 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090824 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |