JPH066625Y2 - 負荷駆動回路 - Google Patents
負荷駆動回路Info
- Publication number
- JPH066625Y2 JPH066625Y2 JP1987136983U JP13698387U JPH066625Y2 JP H066625 Y2 JPH066625 Y2 JP H066625Y2 JP 1987136983 U JP1987136983 U JP 1987136983U JP 13698387 U JP13698387 U JP 13698387U JP H066625 Y2 JPH066625 Y2 JP H066625Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- transistor
- time
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】 産業上の利用分野 本考案は、マイクロコンピュータなどの制御信号に基づ
いて、リレー装置の導通/遮断駆動などを行う負荷駆動
回路に関する。
いて、リレー装置の導通/遮断駆動などを行う負荷駆動
回路に関する。
従来技術 典型的な従来技術は第3図に示される。第3図はリレー
駆動回路1およびこれに関連する回路を示すブロック図
である。リレー駆動回路1はNPN形のトランジスタQ
1、抵抗r1,r2を含んで構成される。トランジスタ
Q1のエミッタは接地され、またそのベースと抵抗r1
を介して接続される。ベースには制御回路2からハイレ
ベルまたはローレベルの信号が抵抗r2を介して与えら
れる。コレクタはリレー装置3の励磁コイル4の一端に
接続される。
駆動回路1およびこれに関連する回路を示すブロック図
である。リレー駆動回路1はNPN形のトランジスタQ
1、抵抗r1,r2を含んで構成される。トランジスタ
Q1のエミッタは接地され、またそのベースと抵抗r1
を介して接続される。ベースには制御回路2からハイレ
ベルまたはローレベルの信号が抵抗r2を介して与えら
れる。コレクタはリレー装置3の励磁コイル4の一端に
接続される。
励磁コイル4の他端には電源回路5から駆動電圧Vrが
与えられる。また該励磁コイル4の両端はダイオード6
によって接続される。励磁コイル4に関連して接点7が
設けられ、該接点7は励磁コイル4が励磁されると導通
駆動され、消磁されると遮断される。
与えられる。また該励磁コイル4の両端はダイオード6
によって接続される。励磁コイル4に関連して接点7が
設けられ、該接点7は励磁コイル4が励磁されると導通
駆動され、消磁されると遮断される。
制御回路2には、電源回路5から定電圧回路8を介して
駆動電圧Vcが与えられ、所定の動作が行われて、リレ
ー駆動回路1にハイレベルまたはローレベルの信号が与
えられる。駆動電圧Vcは定電圧回路8の働きによっ
て、電源回路5の出力電圧のある程度の範囲の変動に対
しては一定に保たれる。
駆動電圧Vcが与えられ、所定の動作が行われて、リレ
ー駆動回路1にハイレベルまたはローレベルの信号が与
えられる。駆動電圧Vcは定電圧回路8の働きによっ
て、電源回路5の出力電圧のある程度の範囲の変動に対
しては一定に保たれる。
制御回路2がハイレベルの信号を出力すると、トランジ
スタQ1は導通し、励磁コイル4が励磁されて、接点7
は導通駆動される。制御回路2がローレベルの信号を出
力するときには、トランジスタQ1は遮断され、励磁コ
イル4は励磁されず、接点7は遮断される。
スタQ1は導通し、励磁コイル4が励磁されて、接点7
は導通駆動される。制御回路2がローレベルの信号を出
力するときには、トランジスタQ1は遮断され、励磁コ
イル4は励磁されず、接点7は遮断される。
第4図は電源投入/遮断に伴う駆動電圧Vc,Vrの変
化、およびこれに伴う各部の動作を説明するためのタイ
ミングチャートである。同図(1)は駆動電圧Vc,V
rの変化を示し、同図(2)は制御回路2の出力信号
を、同図(3)は接点7の状態を示している。時刻T0
において、電源が投入されると駆動電圧Vr,Vcはと
もに上昇しはじめる。時刻T1において、駆動電圧Vc
は、制御回路2が動作可能状態となるしきい値電圧Vc
tを超え、時刻T2には駆動電圧Vrがリレー装置3の
感動電圧Vthを超える。
化、およびこれに伴う各部の動作を説明するためのタイ
ミングチャートである。同図(1)は駆動電圧Vc,V
rの変化を示し、同図(2)は制御回路2の出力信号
を、同図(3)は接点7の状態を示している。時刻T0
において、電源が投入されると駆動電圧Vr,Vcはと
もに上昇しはじめる。時刻T1において、駆動電圧Vc
は、制御回路2が動作可能状態となるしきい値電圧Vc
tを超え、時刻T2には駆動電圧Vrがリレー装置3の
感動電圧Vthを超える。
時刻T3において、電源が遮断されると、駆動電圧Vr
は下降を始め、時刻T4に感動電圧Vthより低くな
る。このとき駆動電圧Vcは定電圧回路8の働きによっ
てすぐには下降はせず、時刻T5に下降しはじめ、時刻
T6にしきい値電圧Vctより低くなる。
は下降を始め、時刻T4に感動電圧Vthより低くな
る。このとき駆動電圧Vcは定電圧回路8の働きによっ
てすぐには下降はせず、時刻T5に下降しはじめ、時刻
T6にしきい値電圧Vctより低くなる。
制御回路2は時刻T1において、初期設定が行なわれ、
所定の動作を開始する。この後時刻T6までの期間にお
いてはその動作が継続され、時刻T6においてリセット
され、リレー駆動回路1にはローレベルの信号が与えら
れる。リレー装置3は時刻T2から時刻T4までの期間
において、リレー駆動回路1のトランジスタQ1のベー
スにハイレベルの信号が与えられて、励磁コイル4が励
磁されると、接点7が導通駆動される。
所定の動作を開始する。この後時刻T6までの期間にお
いてはその動作が継続され、時刻T6においてリセット
され、リレー駆動回路1にはローレベルの信号が与えら
れる。リレー装置3は時刻T2から時刻T4までの期間
において、リレー駆動回路1のトランジスタQ1のベー
スにハイレベルの信号が与えられて、励磁コイル4が励
磁されると、接点7が導通駆動される。
今、仮に、時刻T7において制御回路2の出力信号がロ
ーレベルからハイレベルに変化した場合を想定する。こ
のとき、リレー駆動回路1のトランジスタQ1は導通
し、リレー装置3の励磁コイル4が励磁されて接点7は
導通駆動される。時刻T6において制御回路2がリセッ
トされ、したがってその出力信号がローレベルとなる
と、トランジスタQ1は遮断され、励磁コイル4は消磁
されて接点7が遮断される。
ーレベルからハイレベルに変化した場合を想定する。こ
のとき、リレー駆動回路1のトランジスタQ1は導通
し、リレー装置3の励磁コイル4が励磁されて接点7は
導通駆動される。時刻T6において制御回路2がリセッ
トされ、したがってその出力信号がローレベルとなる
と、トランジスタQ1は遮断され、励磁コイル4は消磁
されて接点7が遮断される。
励磁コイル4には接点7を駆動するときには感動電圧V
thを超える駆動電圧が与えられるが、接点7をたとえ
ば導通状態に保持するために必要な保持電圧は感動電圧
Vthを下まわってもよく、通常それはリレー装置3の
定格電圧の15%程度である。このため、リレー装置3
の消費電力を低減するため、接点7が導通駆動された後
には、該接点7を導通状態に保持する保持電圧が図示し
ない構成によって励磁コイル4に与えられるようにされ
る。
thを超える駆動電圧が与えられるが、接点7をたとえ
ば導通状態に保持するために必要な保持電圧は感動電圧
Vthを下まわってもよく、通常それはリレー装置3の
定格電圧の15%程度である。このため、リレー装置3
の消費電力を低減するため、接点7が導通駆動された後
には、該接点7を導通状態に保持する保持電圧が図示し
ない構成によって励磁コイル4に与えられるようにされ
る。
したがって、接点7は駆動電圧Vrが感動電圧Vthを
下まわっても直ちには遮断されず、保持電圧は通常、駆
動電圧Vcのしきい値電圧Vctよりも低いため、制御
回路2がリセットされる時刻T6において遮断されるこ
とになる。
下まわっても直ちには遮断されず、保持電圧は通常、駆
動電圧Vcのしきい値電圧Vctよりも低いため、制御
回路2がリセットされる時刻T6において遮断されるこ
とになる。
考案が解決しようとする問題点 電源回路5の出力電圧が何らかの原因によって降下し、
その状態が続く場合を想定する。第5図はそのような場
合における各回路の動作を説明するためのタイミングチ
ャートである。同図(1)は駆動電圧Vr,Vcの変化
を示すグラフであり、同図(2)は制御回路2が出力す
る信号を示し、同図(3)は接点7の状態を示してい
る。
その状態が続く場合を想定する。第5図はそのような場
合における各回路の動作を説明するためのタイミングチ
ャートである。同図(1)は駆動電圧Vr,Vcの変化
を示すグラフであり、同図(2)は制御回路2が出力す
る信号を示し、同図(3)は接点7の状態を示してい
る。
時刻T8において電源回路5の出力電圧が何らかの原因
によって降下し、駆動電圧Vrが同図(1)図示のよう
に変化して、時刻T9において、リレー装置3の感動電
圧Vth付近まで降下し、この状態が持続される場合を
想定する。このとき、駆動電圧Vcは定電圧回路8の働
きによって一定に保たれる。
によって降下し、駆動電圧Vrが同図(1)図示のよう
に変化して、時刻T9において、リレー装置3の感動電
圧Vth付近まで降下し、この状態が持続される場合を
想定する。このとき、駆動電圧Vcは定電圧回路8の働
きによって一定に保たれる。
したがって、制御回路2は通常の動作が可能であり、所
定の動作にしたがって、ハイレベル/ローレベルの信号
を出力する。このとき、たとえば同図(2)図示の信号
が出力され、時刻T10において出力信号がローレベル
からハイレベルに変わったとする。
定の動作にしたがって、ハイレベル/ローレベルの信号
を出力する。このとき、たとえば同図(2)図示の信号
が出力され、時刻T10において出力信号がローレベル
からハイレベルに変わったとする。
これによってリレー駆動回路1のトランジスタQ1は導
通し、リレー装置3の励磁コイル4は励磁される。しか
しながら駆動電圧Vrはリレー装置3の感動電圧Vth
付近に降下しているため、励磁コイル4は充分には励磁
されず、接点7はその導通駆動が完全には行われない。
このため、接点7は同図(3)図示のように導通、遮断
を小刻みに繰返す、いわゆるチャタリングを生じる。こ
のとき、接点7はその接点がアーク放電や過大電流によ
る溶着、焼損などによって物理的に破損されて、リレー
装置3がその機能を失うような事態が起こり得る。
通し、リレー装置3の励磁コイル4は励磁される。しか
しながら駆動電圧Vrはリレー装置3の感動電圧Vth
付近に降下しているため、励磁コイル4は充分には励磁
されず、接点7はその導通駆動が完全には行われない。
このため、接点7は同図(3)図示のように導通、遮断
を小刻みに繰返す、いわゆるチャタリングを生じる。こ
のとき、接点7はその接点がアーク放電や過大電流によ
る溶着、焼損などによって物理的に破損されて、リレー
装置3がその機能を失うような事態が起こり得る。
たとえば、通常の場合において駆動電圧Vrが12
(V)、駆動電圧Vcが5(V)とすると、リレー装置
3の感動電圧Vthは普通、定格電圧の約80%である
ため、感動電圧Vthは約9.6(V)となる。このと
き、駆動電圧Vrが12(V)から9.6(V)付近の
値に変動しても、駆動電圧Vcは5(V)に保持され、
したがって制御回路2は所定の動作を行ってハイレベル
/ローレベルの信号を出力する。このような場合に、接
点7はチャタリングを生じやすい状態になる。
(V)、駆動電圧Vcが5(V)とすると、リレー装置
3の感動電圧Vthは普通、定格電圧の約80%である
ため、感動電圧Vthは約9.6(V)となる。このと
き、駆動電圧Vrが12(V)から9.6(V)付近の
値に変動しても、駆動電圧Vcは5(V)に保持され、
したがって制御回路2は所定の動作を行ってハイレベル
/ローレベルの信号を出力する。このような場合に、接
点7はチャタリングを生じやすい状態になる。
本考案の目的は、負荷を駆動する駆動電圧の不所望な程
度の降下に伴う負荷の不所望な動作を事前に防ぐことが
できる負荷駆動回路を提供することである。
度の降下に伴う負荷の不所望な動作を事前に防ぐことが
できる負荷駆動回路を提供することである。
問題点を解決するための手段 本考案は、交流電源12と、 交流電源12の出力を全波整流するダイオードブリッジ
14と、 ダイオードブリッジ14の出力を平滑して第1の電圧V
Rを導出する平滑回路C1と、 平滑回路C1の出力を安定化して、第1電圧VR未満の
第2電圧VCを導出する定電圧回路15と、 平滑回路C1の出力が与えられ、スイッチングトランジ
スタTr4と負荷L1とから成る第1直列回路と、 トランジスタTr4のベース・エミッタ間に接続される
第1抵抗R7と、 トランジスタTr4のベースと接地間に介在される第2
直列回路であって、第2抵抗R6と、ツエナダイオード
ZD3と、スイッチング手段Tr3とから成る、そのよ
うな第2直列回路と、 定電圧回路15の電力が与えられ、スイッチング手段T
r3を導通/遮断する制御回路16と、 負荷L1の動作可能な最低電圧VWが、トランジスタT
r4のベース・エミッタ間電圧VBESと、スイッチン
グ手段Tr3の導通時の両端電圧VCESと、ツエナー
ダイオードZD3のブレークダウン降下電圧VZとの和
よりも小さい値に選び、しかも、 前記最低電圧VWが、第1電圧VR未満であってかつ第
2電圧VC以上であることを特徴とする負荷駆動回路で
ある。
14と、 ダイオードブリッジ14の出力を平滑して第1の電圧V
Rを導出する平滑回路C1と、 平滑回路C1の出力を安定化して、第1電圧VR未満の
第2電圧VCを導出する定電圧回路15と、 平滑回路C1の出力が与えられ、スイッチングトランジ
スタTr4と負荷L1とから成る第1直列回路と、 トランジスタTr4のベース・エミッタ間に接続される
第1抵抗R7と、 トランジスタTr4のベースと接地間に介在される第2
直列回路であって、第2抵抗R6と、ツエナダイオード
ZD3と、スイッチング手段Tr3とから成る、そのよ
うな第2直列回路と、 定電圧回路15の電力が与えられ、スイッチング手段T
r3を導通/遮断する制御回路16と、 負荷L1の動作可能な最低電圧VWが、トランジスタT
r4のベース・エミッタ間電圧VBESと、スイッチン
グ手段Tr3の導通時の両端電圧VCESと、ツエナー
ダイオードZD3のブレークダウン降下電圧VZとの和
よりも小さい値に選び、しかも、 前記最低電圧VWが、第1電圧VR未満であってかつ第
2電圧VC以上であることを特徴とする負荷駆動回路で
ある。
作用 本考案に従えば、交流電源12の出力電圧が低下してゆ
くとき、制御回路16が動作してスイッチング手段Tr
3を導通した状態であって、したがってトランジスタT
r4が導通しているとき、平滑回路C1からトランジス
タTr4を経て負荷L1に与えられている電圧が低下
し、トランジスタTr4のベース・エミッタ間電圧VB
ESと、スイッチングトランジスタTr3の導通時の両
端電圧VCESと、ツエナーダイオードZD3のブレー
クダウン降下電圧VZとの和未満に達するとトランジス
タTr4が遮断し、これによって負荷L1に電力が供給
されなくなる。こうして負荷L1に与えられる電圧が、
その動作可能な最低電圧VWに達するよりも前に、トラ
ンジスタTr4が遮断するので、負荷L1が、たとえば
チャタリングなどを生じることが防がれる。
くとき、制御回路16が動作してスイッチング手段Tr
3を導通した状態であって、したがってトランジスタT
r4が導通しているとき、平滑回路C1からトランジス
タTr4を経て負荷L1に与えられている電圧が低下
し、トランジスタTr4のベース・エミッタ間電圧VB
ESと、スイッチングトランジスタTr3の導通時の両
端電圧VCESと、ツエナーダイオードZD3のブレー
クダウン降下電圧VZとの和未満に達するとトランジス
タTr4が遮断し、これによって負荷L1に電力が供給
されなくなる。こうして負荷L1に与えられる電圧が、
その動作可能な最低電圧VWに達するよりも前に、トラ
ンジスタTr4が遮断するので、負荷L1が、たとえば
チャタリングなどを生じることが防がれる。
実施例 第1図は本考案の負荷駆動回路の一実施例であるリレー
駆動回路11と、これに関連する回路の電気回路図であ
る。電源12の出力電圧は変圧器13において降圧さ
れ、ダイオードブリッジ14において全波整流され、コ
ンデンサC1によって平滑される。平滑された電圧はリ
レー駆動回路11に与えられる一方、抵抗R1、トラン
ジスタTr1、ツェナーダイオードZD1、コンデンサ
C2を含んで構成される定電圧回路15にも与えられ
る。電源12、変圧器13、ダイオードブリッジ14、
コンデンサC1などを含んで電源回路20が構成され
る。
駆動回路11と、これに関連する回路の電気回路図であ
る。電源12の出力電圧は変圧器13において降圧さ
れ、ダイオードブリッジ14において全波整流され、コ
ンデンサC1によって平滑される。平滑された電圧はリ
レー駆動回路11に与えられる一方、抵抗R1、トラン
ジスタTr1、ツェナーダイオードZD1、コンデンサ
C2を含んで構成される定電圧回路15にも与えられ
る。電源12、変圧器13、ダイオードブリッジ14、
コンデンサC1などを含んで電源回路20が構成され
る。
定電圧回路15は制御回路16の電源端子TCに駆動電
圧VCを与える。駆動電圧VCは抵抗R2,R3、ツェ
ナーダイオードZD2、NPN形のトランジスタTr2
などから構成されるリセット回路17にも与えられる。
トランジスタTr2のベースには、抵抗R2、ツェナー
ダイオードZD2を介して駆動電圧VCが与えられ、コ
レクタには抵抗R3を介して駆動電圧VCが与えられ
る。また、コレクタにあらわれる電位は、制御回路16
のリセット端子TRにリセット信号として与えられる。
該トランジスタTr2のエミッタ、および制御回路16
の端子TGは接地される。
圧VCを与える。駆動電圧VCは抵抗R2,R3、ツェ
ナーダイオードZD2、NPN形のトランジスタTr2
などから構成されるリセット回路17にも与えられる。
トランジスタTr2のベースには、抵抗R2、ツェナー
ダイオードZD2を介して駆動電圧VCが与えられ、コ
レクタには抵抗R3を介して駆動電圧VCが与えられ
る。また、コレクタにあらわれる電位は、制御回路16
のリセット端子TRにリセット信号として与えられる。
該トランジスタTr2のエミッタ、および制御回路16
の端子TGは接地される。
制御回路16は、予め定められた手順にしたがって動作
し、ハイレベルまたはローレベルの信号を駆動信号とし
て出力する。また、そのリセット端子TRにハイレベル
の信号が与えられると、該制御回路16はリセットさ
れ、出力信号はローレベルとなる。
し、ハイレベルまたはローレベルの信号を駆動信号とし
て出力する。また、そのリセット端子TRにハイレベル
の信号が与えられると、該制御回路16はリセットさ
れ、出力信号はローレベルとなる。
制御回路16の出力信号はリレー駆動回路11に与えら
れ、これによって負荷であるリレー装置18の動作が制
御される。
れ、これによって負荷であるリレー装置18の動作が制
御される。
リレー駆動回路11は、抵抗R4,R5,R6,R7、
ツェナーダイオードZD3、第1スイッチング手段であ
るNPN形のトランジスタTr3、PNP形のトランジ
スタTr4を含んで構成される。前記トランジスタTr
4、ツェナーダイオードZD3、抵抗R6,R7などを
含んで第2スイッチング手段が構成される。制御回路1
6の出力信号は抵抗R4を介してトランジスタTr3の
ベースに与えられる。該トランジスタTr3のベース
は、そのエミッタと抵抗R5を介して接続され、エミッ
タは接地される。
ツェナーダイオードZD3、第1スイッチング手段であ
るNPN形のトランジスタTr3、PNP形のトランジ
スタTr4を含んで構成される。前記トランジスタTr
4、ツェナーダイオードZD3、抵抗R6,R7などを
含んで第2スイッチング手段が構成される。制御回路1
6の出力信号は抵抗R4を介してトランジスタTr3の
ベースに与えられる。該トランジスタTr3のベース
は、そのエミッタと抵抗R5を介して接続され、エミッ
タは接地される。
トランジスタTr4のベースは、抵抗R6、ツェナーダ
イオードZD3を介してトランジスタTr3のコレクタ
に接続され、また、そのエミッタと抵抗R7を介して接
続される。該トランジスタTr4のコレクタ電流はリレ
ー装置18の励磁コイルL1に与えられる。また、エミ
ッタには、電源回路20から駆動電圧VRが与えられ
る。
イオードZD3を介してトランジスタTr3のコレクタ
に接続され、また、そのエミッタと抵抗R7を介して接
続される。該トランジスタTr4のコレクタ電流はリレ
ー装置18の励磁コイルL1に与えられる。また、エミ
ッタには、電源回路20から駆動電圧VRが与えられ
る。
励磁コイルL1の両端はダイオードD1を介して接続さ
れる。励磁コイルL1に関連して、接点19が設けら
れ、該接点19は励磁コイルL1が励磁されると導通
し、消磁されると遮断される。
れる。励磁コイルL1に関連して、接点19が設けら
れ、該接点19は励磁コイルL1が励磁されると導通
し、消磁されると遮断される。
制御回路16がハイレベルの信号を出力すると、トラン
ジスタTr3が導通し、該トランジスタTr3のコレク
タにはローレベルの電位があらわれる。このときトラン
ジスタTr4のベースにはローレベルの信号が与えら
れ、該トランジスタTr4は導通する。このときリレー
装置18の励磁コイルL1は励磁され、接点19は導通
駆動される。
ジスタTr3が導通し、該トランジスタTr3のコレク
タにはローレベルの電位があらわれる。このときトラン
ジスタTr4のベースにはローレベルの信号が与えら
れ、該トランジスタTr4は導通する。このときリレー
装置18の励磁コイルL1は励磁され、接点19は導通
駆動される。
制御回路16がローレベルの信号を出力すると、トラン
ジスタTr3は遮断され、該トランジスタTr3のコレ
クタにあらわれる電位はハイレベルとなる。このときト
ランジスタTr4は遮断され、励磁コイルL1は消磁さ
れて、接点19は遮断される。
ジスタTr3は遮断され、該トランジスタTr3のコレ
クタにあらわれる電位はハイレベルとなる。このときト
ランジスタTr4は遮断され、励磁コイルL1は消磁さ
れて、接点19は遮断される。
本実施例のリレー駆動回路11においては、リレー装置
18の感動電圧Vw、トランジスタTr4が導通するベ
ース−エミッタ飽和電圧VBES、トランジスタTr3が
導通するコレクタ−エミッタ飽和電圧VCES、抵抗R6
とツェナーダイオードZD3とによる降下電圧VZが、 VBESVw−(VZ+VCES)…(1) すなわち、 VBES+VCES+VZVw…(2) となるように抵抗R6、ツェナーダイオードZD3が選
ばれる。
18の感動電圧Vw、トランジスタTr4が導通するベ
ース−エミッタ飽和電圧VBES、トランジスタTr3が
導通するコレクタ−エミッタ飽和電圧VCES、抵抗R6
とツェナーダイオードZD3とによる降下電圧VZが、 VBESVw−(VZ+VCES)…(1) すなわち、 VBES+VCES+VZVw…(2) となるように抵抗R6、ツェナーダイオードZD3が選
ばれる。
このようにすることによって、駆動電圧VRが降下し
て、感動電圧VW付近の感動電圧VWよりも高い電圧に
なると、トランジスタTr3が導通しているとき、トラ
ンジスタTr4のベース・エミッタ間には、充分なバイ
アス電圧が得られなくなり、トランジスタTr4は遮断
する。ここで電圧VRは、たとえば12.0Vであり、
電圧VCは、5.0Vであり、感動電圧VWは、10.
2Vである。
て、感動電圧VW付近の感動電圧VWよりも高い電圧に
なると、トランジスタTr3が導通しているとき、トラ
ンジスタTr4のベース・エミッタ間には、充分なバイ
アス電圧が得られなくなり、トランジスタTr4は遮断
する。ここで電圧VRは、たとえば12.0Vであり、
電圧VCは、5.0Vであり、感動電圧VWは、10.
2Vである。
このようにして、駆動電圧VRが降下してゆくとき、負
荷L1の電圧が感動電圧VW未満になるよりも先に、ト
ランジスタTr4が遮断されることになる。
荷L1の電圧が感動電圧VW未満になるよりも先に、ト
ランジスタTr4が遮断されることになる。
第2図は、電源12の投入/遮断に伴う駆動電圧VC,
VRの変化およびこれに伴う各部の動作を説明するため
の図である。同図(1)は駆動電圧VC,VRの変化を
示し、同図(2)はリセット回路17の出力信号を、同
図(3)は制御回路16の出力信号を、同図(4)は接
点19の状態を示している。時刻t0において電源12
が投入されると、駆動電圧VC,VRはともに上昇しは
じめる。時刻t1において、駆動電圧VCがしきい値電
圧VTを超え、時刻t2には駆動電圧VRが感動電圧V
wを超える。ここで、しきい値電圧VTとは、制御回路
16が誤動作しないために必要な電圧であり、このしき
い値電圧VT以下では制御回路16は、後述のようにし
てリセット状態とされる。
VRの変化およびこれに伴う各部の動作を説明するため
の図である。同図(1)は駆動電圧VC,VRの変化を
示し、同図(2)はリセット回路17の出力信号を、同
図(3)は制御回路16の出力信号を、同図(4)は接
点19の状態を示している。時刻t0において電源12
が投入されると、駆動電圧VC,VRはともに上昇しは
じめる。時刻t1において、駆動電圧VCがしきい値電
圧VTを超え、時刻t2には駆動電圧VRが感動電圧V
wを超える。ここで、しきい値電圧VTとは、制御回路
16が誤動作しないために必要な電圧であり、このしき
い値電圧VT以下では制御回路16は、後述のようにし
てリセット状態とされる。
時刻t3において電源12が遮断されると、駆動電圧V
Rは下降を始め、時刻t4に感動電圧Vwより低くな
る。このとき、駆動電圧VCは定電圧回路15の働きに
よってすぐには下降せず、時刻t5に下降しはじめ、時
刻t6にしきい値電圧VTよりも低くなる。
Rは下降を始め、時刻t4に感動電圧Vwより低くな
る。このとき、駆動電圧VCは定電圧回路15の働きに
よってすぐには下降せず、時刻t5に下降しはじめ、時
刻t6にしきい値電圧VTよりも低くなる。
リセット回路17において、時刻t0〜t1の期間に
は、ツェナーダイオードZD2は遮断されており、した
がってトランジスタTr2は遮断されていて、制御回路
16のリセット端子TRに与えられる電圧は、駆動電圧
VCの上昇に伴って第2図(2)図示のように変化す
る。時刻t1において、ツェナーダイオードZD2は導
通し、したがってトランジスタTr2が導通して、リセ
ット端子TRにはローレベルの信号が与えられるように
なる。
は、ツェナーダイオードZD2は遮断されており、した
がってトランジスタTr2は遮断されていて、制御回路
16のリセット端子TRに与えられる電圧は、駆動電圧
VCの上昇に伴って第2図(2)図示のように変化す
る。時刻t1において、ツェナーダイオードZD2は導
通し、したがってトランジスタTr2が導通して、リセ
ット端子TRにはローレベルの信号が与えられるように
なる。
すなわち制御回路16は時刻t0〜t1の期間にリセッ
トされ、時刻t1に初期設定されて、所定の動作を開始
する。
トされ、時刻t1に初期設定されて、所定の動作を開始
する。
駆動電圧VCがしきい値電圧VTよりも低くなる時刻t
6において、ツェナーダイオードZD2が遮断され、ト
ランジスタTr2が遮断されて、リセット端子TRには
ハイレベルの信号が与えられ、制御回路16がリセット
されて、その出力信号はローレベルとなる。
6において、ツェナーダイオードZD2が遮断され、ト
ランジスタTr2が遮断されて、リセット端子TRには
ハイレベルの信号が与えられ、制御回路16がリセット
されて、その出力信号はローレベルとなる。
今、仮に時刻t7において制御回路16が予め定められ
た動作を行なってその出力信号が、ローレベルからハイ
レベルに変わり、該制御回路16がリセットされる時刻
t6までの期間においてハイレベルである場合を想定す
る。
た動作を行なってその出力信号が、ローレベルからハイ
レベルに変わり、該制御回路16がリセットされる時刻
t6までの期間においてハイレベルである場合を想定す
る。
このとき、リレー駆動回路11においては、時刻t7に
トランジスタTr3が導通し、トランジスタTr4が導
通して、リレー装置18の励磁コイルL1が励磁されて
接点19が導通駆動される。時刻t4において、駆動電
圧VRは感動電圧Vwを下まわる。このとき、抵抗R
6、ツェナーダイオードZD3が、上記第2式が成立す
るように選ばれているため、トランジスタTr4は遮断
され、励磁コイルL1は消磁されて接点19が遮断され
る。すなわち制御回路16の出力信号がハイレベルであ
るにも拘わらず、接点19は遮断されることになる。
トランジスタTr3が導通し、トランジスタTr4が導
通して、リレー装置18の励磁コイルL1が励磁されて
接点19が導通駆動される。時刻t4において、駆動電
圧VRは感動電圧Vwを下まわる。このとき、抵抗R
6、ツェナーダイオードZD3が、上記第2式が成立す
るように選ばれているため、トランジスタTr4は遮断
され、励磁コイルL1は消磁されて接点19が遮断され
る。すなわち制御回路16の出力信号がハイレベルであ
るにも拘わらず、接点19は遮断されることになる。
以上のように本実施例においては、電源回路20が出力
する駆動電圧VRが、リレー装置18の感動電圧Vw付
近に降下したときにおいて、トランジスタTr4が遮断
され、接点19が導通駆動されないようにする。これに
よって、駆動電圧VRの降下に伴うチャタリングを防止
することができるようになる。
する駆動電圧VRが、リレー装置18の感動電圧Vw付
近に降下したときにおいて、トランジスタTr4が遮断
され、接点19が導通駆動されないようにする。これに
よって、駆動電圧VRの降下に伴うチャタリングを防止
することができるようになる。
効果 以上のように本考案に従えば、負荷を駆動する駆動電圧
の不所望な程度の降下に伴う負荷の不所望な動作を事前
に防ぐことができるようになり、負荷の破損などが防が
れる。すなわち本考案によれば、交流電流12の電圧が
低下し、負荷L1に与えられる電圧がその感動電圧VW
未満にまで低下するよりも先に、スイッチング手段Tr
3の導通時において、トランジスタTr4が遮断し、し
たがって負荷L1のチャタリングなどが生じることが防
がれる。本考案によれば、交流電源12の電圧降下時だ
けでなく、その交流電流12の出力を全波整流するダイ
オードブリッジ14を構成する4つのダイオードのう
ち、たとえば1つが短絡したときには、平滑回路C1の
出力電圧VRが低下し、このようなときにおいても、負
荷L1のチャタリングなどの誤動作を、トランジスタT
r4の遮断によって、防ぐことができる。一般に、ダイ
オードブリッジ14を構成するダイオードの短絡事故
は、比較的生じやすく、このようなダイオードブリッジ
14の故障時などにおいても、本考案によって、負荷L
1の誤動作を確実に防ぐことができるという優れた効果
が達成される。
の不所望な程度の降下に伴う負荷の不所望な動作を事前
に防ぐことができるようになり、負荷の破損などが防が
れる。すなわち本考案によれば、交流電流12の電圧が
低下し、負荷L1に与えられる電圧がその感動電圧VW
未満にまで低下するよりも先に、スイッチング手段Tr
3の導通時において、トランジスタTr4が遮断し、し
たがって負荷L1のチャタリングなどが生じることが防
がれる。本考案によれば、交流電源12の電圧降下時だ
けでなく、その交流電流12の出力を全波整流するダイ
オードブリッジ14を構成する4つのダイオードのう
ち、たとえば1つが短絡したときには、平滑回路C1の
出力電圧VRが低下し、このようなときにおいても、負
荷L1のチャタリングなどの誤動作を、トランジスタT
r4の遮断によって、防ぐことができる。一般に、ダイ
オードブリッジ14を構成するダイオードの短絡事故
は、比較的生じやすく、このようなダイオードブリッジ
14の故障時などにおいても、本考案によって、負荷L
1の誤動作を確実に防ぐことができるという優れた効果
が達成される。
【図面の簡単な説明】 第1図は本考案の負荷駆動回路の一実施例であるリレー
駆動回路11とそれに関連する回路の電気回路図、第2
図は電源12の投入/遮断に伴う駆動電圧VC,VRの
変化およびこれに伴う各部の動作を説明するためのタイ
ミングチャート、第3図は従来技術の負荷駆動回路であ
るリレー駆動回路1とそれに関連する回路を示すブロッ
ク図、第4図は電源の投入/遮断に伴う駆動電圧Vc,
Vrの変化およびこれに伴う各部の動作を説明するため
のタイミングチャート、第5図は駆動電圧Vrが感動電
圧Vth付近に降下した場合における各部の動作を説明
するためのタイミングチャートである。 11…リレー駆動回路、15…定電圧回路、16…制御
回路、17…リセット回路、18…リレー装置、19…
接点、20…電源回路、VC,VR…駆動電圧、Vw…
感動電圧
駆動回路11とそれに関連する回路の電気回路図、第2
図は電源12の投入/遮断に伴う駆動電圧VC,VRの
変化およびこれに伴う各部の動作を説明するためのタイ
ミングチャート、第3図は従来技術の負荷駆動回路であ
るリレー駆動回路1とそれに関連する回路を示すブロッ
ク図、第4図は電源の投入/遮断に伴う駆動電圧Vc,
Vrの変化およびこれに伴う各部の動作を説明するため
のタイミングチャート、第5図は駆動電圧Vrが感動電
圧Vth付近に降下した場合における各部の動作を説明
するためのタイミングチャートである。 11…リレー駆動回路、15…定電圧回路、16…制御
回路、17…リセット回路、18…リレー装置、19…
接点、20…電源回路、VC,VR…駆動電圧、Vw…
感動電圧
Claims (1)
- 【請求項1】交流電源12と、 交流電源12の出力を全波整流するダイオードブリッジ
14と、 ダイオードブリッジ14の出力を平滑して第1の電圧V
Rを導出する平滑回路C1と、 平滑回路C1の出力を安定化して、第1電圧VR未満の
第2電圧VCを導出する定電圧回路15と、 平滑回路C1の出力が与えられ、スイッチングトランジ
スタTr4と負荷L1とから成る第1直列回路と、 トランジスタTr4のベース・エミッタ間に接続される
第1抵抗R7と、 トランジスタTr4のベースと接地間に介在される第2
直列回路であって、第2抵抗R6と、ツエナダイオード
ZD3と、スイッチング手段Tr3とから成る、そのよ
うな第2直列回路と、 定電圧回路15の電力が与えられ、スイッチング手段T
r3を導通/遮断する制御回路16と、 負荷L1の動作可能な最低電圧VWが、トランジスタT
r4のベース・エミッタ間電圧VBESと、スイッチン
グ手段Tr3の導通時の両端電圧VCESと、ツエナー
ダイオードZD3のブレークダウン降下電圧VZとの和
よりも小さい値に選び、しかも、 前記最低電圧VWが、第1電圧VR未満であってかつ第
2電圧VC以上であることを特徴とする負荷駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1987136983U JPH066625Y2 (ja) | 1987-09-07 | 1987-09-07 | 負荷駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1987136983U JPH066625Y2 (ja) | 1987-09-07 | 1987-09-07 | 負荷駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6440924U JPS6440924U (ja) | 1989-03-10 |
JPH066625Y2 true JPH066625Y2 (ja) | 1994-02-16 |
Family
ID=31398003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1987136983U Expired - Lifetime JPH066625Y2 (ja) | 1987-09-07 | 1987-09-07 | 負荷駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH066625Y2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5336720A (en) * | 1977-09-09 | 1978-04-05 | Hitachi Ltd | Liquid level controlling apparatus for tank |
JPS5654852U (ja) * | 1979-10-05 | 1981-05-13 | ||
JPS5688517A (en) * | 1979-12-20 | 1981-07-18 | Minolta Camera Co Ltd | Output controller of microcomputer |
-
1987
- 1987-09-07 JP JP1987136983U patent/JPH066625Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6440924U (ja) | 1989-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4937731A (en) | Power supply with automatic input voltage doubling | |
US5574632A (en) | Power supply comprising a circuit for limiting inrush currents | |
JPH0348748B2 (ja) | ||
JPH0225590B2 (ja) | ||
JPH0736672B2 (ja) | 電源回路 | |
US5852549A (en) | Power-supply circuit | |
JPH0464209B2 (ja) | ||
JPH066625Y2 (ja) | 負荷駆動回路 | |
US4755923A (en) | Regulated high-voltage power supply | |
JP3823364B2 (ja) | 放電灯点灯装置 | |
JPH036728B2 (ja) | ||
JPH05176541A (ja) | 補助電源回路 | |
JPH0583999A (ja) | 車両用交流発電機の制御装置 | |
JPH0549247A (ja) | スイツチング電源装置 | |
JPH0592824U (ja) | 過電流検出回路 | |
JP3281052B2 (ja) | 電源回路 | |
JP3303581B2 (ja) | 交流発電機の出力電圧確立検出装置 | |
JPH071863Y2 (ja) | タイマ装置 | |
JPH0312031Y2 (ja) | ||
JP2003333745A (ja) | 電源装置 | |
JPH0537287Y2 (ja) | ||
WO1997032388A1 (en) | Power-supply circuit | |
JPH0594885A (ja) | 断線検出回路 | |
JPH0863241A (ja) | 電源装置の過電流保護回路 | |
JP2982924B2 (ja) | 電磁石駆動装置 |