JPH066625Y2 - 負荷駆動回路 - Google Patents
負荷駆動回路Info
- Publication number
- JPH066625Y2 JPH066625Y2 JP1987136983U JP13698387U JPH066625Y2 JP H066625 Y2 JPH066625 Y2 JP H066625Y2 JP 1987136983 U JP1987136983 U JP 1987136983U JP 13698387 U JP13698387 U JP 13698387U JP H066625 Y2 JPH066625 Y2 JP H066625Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- transistor
- time
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】 産業上の利用分野 本考案は、マイクロコンピュータなどの制御信号に基づ
いて、リレー装置の導通／遮断駆動などを行う負荷駆動
回路に関する。
いて、リレー装置の導通／遮断駆動などを行う負荷駆動
回路に関する。
従来技術 典型的な従来技術は第３図に示される。第３図はリレー
駆動回路１およびこれに関連する回路を示すブロック図
である。リレー駆動回路１はＮＰＮ形のトランジスタＱ
１、抵抗ｒ１，ｒ２を含んで構成される。トランジスタ
Ｑ１のエミッタは接地され、またそのベースと抵抗ｒ１
を介して接続される。ベースには制御回路２からハイレ
ベルまたはローレベルの信号が抵抗ｒ２を介して与えら
れる。コレクタはリレー装置３の励磁コイル４の一端に
接続される。
駆動回路１およびこれに関連する回路を示すブロック図
である。リレー駆動回路１はＮＰＮ形のトランジスタＱ
１、抵抗ｒ１，ｒ２を含んで構成される。トランジスタ
Ｑ１のエミッタは接地され、またそのベースと抵抗ｒ１
を介して接続される。ベースには制御回路２からハイレ
ベルまたはローレベルの信号が抵抗ｒ２を介して与えら
れる。コレクタはリレー装置３の励磁コイル４の一端に
接続される。
励磁コイル４の他端には電源回路５から駆動電圧Ｖｒが
与えられる。また該励磁コイル４の両端はダイオード６
によって接続される。励磁コイル４に関連して接点７が
設けられ、該接点７は励磁コイル４が励磁されると導通
駆動され、消磁されると遮断される。
与えられる。また該励磁コイル４の両端はダイオード６
によって接続される。励磁コイル４に関連して接点７が
設けられ、該接点７は励磁コイル４が励磁されると導通
駆動され、消磁されると遮断される。
制御回路２には、電源回路５から定電圧回路８を介して
駆動電圧Ｖｃが与えられ、所定の動作が行われて、リレ
ー駆動回路１にハイレベルまたはローレベルの信号が与
えられる。駆動電圧Ｖｃは定電圧回路８の働きによっ
て、電源回路５の出力電圧のある程度の範囲の変動に対
しては一定に保たれる。
駆動電圧Ｖｃが与えられ、所定の動作が行われて、リレ
ー駆動回路１にハイレベルまたはローレベルの信号が与
えられる。駆動電圧Ｖｃは定電圧回路８の働きによっ
て、電源回路５の出力電圧のある程度の範囲の変動に対
しては一定に保たれる。
制御回路２がハイレベルの信号を出力すると、トランジ
スタＱ１は導通し、励磁コイル４が励磁されて、接点７
は導通駆動される。制御回路２がローレベルの信号を出
力するときには、トランジスタＱ１は遮断され、励磁コ
イル４は励磁されず、接点７は遮断される。
スタＱ１は導通し、励磁コイル４が励磁されて、接点７
は導通駆動される。制御回路２がローレベルの信号を出
力するときには、トランジスタＱ１は遮断され、励磁コ
イル４は励磁されず、接点７は遮断される。
第４図は電源投入／遮断に伴う駆動電圧Ｖｃ，Ｖｒの変
化、およびこれに伴う各部の動作を説明するためのタイ
ミングチャートである。同図（１）は駆動電圧Ｖｃ，Ｖ
ｒの変化を示し、同図（２）は制御回路２の出力信号
を、同図（３）は接点７の状態を示している。時刻Ｔ０
において、電源が投入されると駆動電圧Ｖｒ，Ｖｃはと
もに上昇しはじめる。時刻Ｔ１において、駆動電圧Ｖｃ
は、制御回路２が動作可能状態となるしきい値電圧Ｖｃ
ｔを超え、時刻Ｔ２には駆動電圧Ｖｒがリレー装置３の
感動電圧Ｖｔｈを超える。
化、およびこれに伴う各部の動作を説明するためのタイ
ミングチャートである。同図（１）は駆動電圧Ｖｃ，Ｖ
ｒの変化を示し、同図（２）は制御回路２の出力信号
を、同図（３）は接点７の状態を示している。時刻Ｔ０
において、電源が投入されると駆動電圧Ｖｒ，Ｖｃはと
もに上昇しはじめる。時刻Ｔ１において、駆動電圧Ｖｃ
は、制御回路２が動作可能状態となるしきい値電圧Ｖｃ
ｔを超え、時刻Ｔ２には駆動電圧Ｖｒがリレー装置３の
感動電圧Ｖｔｈを超える。
時刻Ｔ３において、電源が遮断されると、駆動電圧Ｖｒ
は下降を始め、時刻Ｔ４に感動電圧Ｖｔｈより低くな
る。このとき駆動電圧Ｖｃは定電圧回路８の働きによっ
てすぐには下降はせず、時刻Ｔ５に下降しはじめ、時刻
Ｔ６にしきい値電圧Ｖｃｔより低くなる。
は下降を始め、時刻Ｔ４に感動電圧Ｖｔｈより低くな
る。このとき駆動電圧Ｖｃは定電圧回路８の働きによっ
てすぐには下降はせず、時刻Ｔ５に下降しはじめ、時刻
Ｔ６にしきい値電圧Ｖｃｔより低くなる。
制御回路２は時刻Ｔ１において、初期設定が行なわれ、
所定の動作を開始する。この後時刻Ｔ６までの期間にお
いてはその動作が継続され、時刻Ｔ６においてリセット
され、リレー駆動回路１にはローレベルの信号が与えら
れる。リレー装置３は時刻Ｔ２から時刻Ｔ４までの期間
において、リレー駆動回路１のトランジスタＱ１のベー
スにハイレベルの信号が与えられて、励磁コイル４が励
磁されると、接点７が導通駆動される。
所定の動作を開始する。この後時刻Ｔ６までの期間にお
いてはその動作が継続され、時刻Ｔ６においてリセット
され、リレー駆動回路１にはローレベルの信号が与えら
れる。リレー装置３は時刻Ｔ２から時刻Ｔ４までの期間
において、リレー駆動回路１のトランジスタＱ１のベー
スにハイレベルの信号が与えられて、励磁コイル４が励
磁されると、接点７が導通駆動される。
今、仮に、時刻Ｔ７において制御回路２の出力信号がロ
ーレベルからハイレベルに変化した場合を想定する。こ
のとき、リレー駆動回路１のトランジスタＱ１は導通
し、リレー装置３の励磁コイル４が励磁されて接点７は
導通駆動される。時刻Ｔ６において制御回路２がリセッ
トされ、したがってその出力信号がローレベルとなる
と、トランジスタＱ１は遮断され、励磁コイル４は消磁
されて接点７が遮断される。
ーレベルからハイレベルに変化した場合を想定する。こ
のとき、リレー駆動回路１のトランジスタＱ１は導通
し、リレー装置３の励磁コイル４が励磁されて接点７は
導通駆動される。時刻Ｔ６において制御回路２がリセッ
トされ、したがってその出力信号がローレベルとなる
と、トランジスタＱ１は遮断され、励磁コイル４は消磁
されて接点７が遮断される。
励磁コイル４には接点７を駆動するときには感動電圧Ｖ
ｔｈを超える駆動電圧が与えられるが、接点７をたとえ
ば導通状態に保持するために必要な保持電圧は感動電圧
Ｖｔｈを下まわってもよく、通常それはリレー装置３の
定格電圧の１５％程度である。このため、リレー装置３
の消費電力を低減するため、接点７が導通駆動された後
には、該接点７を導通状態に保持する保持電圧が図示し
ない構成によって励磁コイル４に与えられるようにされ
る。
ｔｈを超える駆動電圧が与えられるが、接点７をたとえ
ば導通状態に保持するために必要な保持電圧は感動電圧
Ｖｔｈを下まわってもよく、通常それはリレー装置３の
定格電圧の１５％程度である。このため、リレー装置３
の消費電力を低減するため、接点７が導通駆動された後
には、該接点７を導通状態に保持する保持電圧が図示し
ない構成によって励磁コイル４に与えられるようにされ
る。
したがって、接点７は駆動電圧Ｖｒが感動電圧Ｖｔｈを
下まわっても直ちには遮断されず、保持電圧は通常、駆
動電圧Ｖｃのしきい値電圧Ｖｃｔよりも低いため、制御
回路２がリセットされる時刻Ｔ６において遮断されるこ
とになる。
下まわっても直ちには遮断されず、保持電圧は通常、駆
動電圧Ｖｃのしきい値電圧Ｖｃｔよりも低いため、制御
回路２がリセットされる時刻Ｔ６において遮断されるこ
とになる。
考案が解決しようとする問題点 電源回路５の出力電圧が何らかの原因によって降下し、
その状態が続く場合を想定する。第５図はそのような場
合における各回路の動作を説明するためのタイミングチ
ャートである。同図（１）は駆動電圧Ｖｒ，Ｖｃの変化
を示すグラフであり、同図（２）は制御回路２が出力す
る信号を示し、同図（３）は接点７の状態を示してい
る。
その状態が続く場合を想定する。第５図はそのような場
合における各回路の動作を説明するためのタイミングチ
ャートである。同図（１）は駆動電圧Ｖｒ，Ｖｃの変化
を示すグラフであり、同図（２）は制御回路２が出力す
る信号を示し、同図（３）は接点７の状態を示してい
る。
時刻Ｔ８において電源回路５の出力電圧が何らかの原因
によって降下し、駆動電圧Ｖｒが同図（１）図示のよう
に変化して、時刻Ｔ９において、リレー装置３の感動電
圧Ｖｔｈ付近まで降下し、この状態が持続される場合を
想定する。このとき、駆動電圧Ｖｃは定電圧回路８の働
きによって一定に保たれる。
によって降下し、駆動電圧Ｖｒが同図（１）図示のよう
に変化して、時刻Ｔ９において、リレー装置３の感動電
圧Ｖｔｈ付近まで降下し、この状態が持続される場合を
想定する。このとき、駆動電圧Ｖｃは定電圧回路８の働
きによって一定に保たれる。
したがって、制御回路２は通常の動作が可能であり、所
定の動作にしたがって、ハイレベル／ローレベルの信号
を出力する。このとき、たとえば同図（２）図示の信号
が出力され、時刻Ｔ１０において出力信号がローレベル
からハイレベルに変わったとする。
定の動作にしたがって、ハイレベル／ローレベルの信号
を出力する。このとき、たとえば同図（２）図示の信号
が出力され、時刻Ｔ１０において出力信号がローレベル
からハイレベルに変わったとする。
これによってリレー駆動回路１のトランジスタＱ１は導
通し、リレー装置３の励磁コイル４は励磁される。しか
しながら駆動電圧Ｖｒはリレー装置３の感動電圧Ｖｔｈ
付近に降下しているため、励磁コイル４は充分には励磁
されず、接点７はその導通駆動が完全には行われない。
このため、接点７は同図（３）図示のように導通、遮断
を小刻みに繰返す、いわゆるチャタリングを生じる。こ
のとき、接点７はその接点がアーク放電や過大電流によ
る溶着、焼損などによって物理的に破損されて、リレー
装置３がその機能を失うような事態が起こり得る。
通し、リレー装置３の励磁コイル４は励磁される。しか
しながら駆動電圧Ｖｒはリレー装置３の感動電圧Ｖｔｈ
付近に降下しているため、励磁コイル４は充分には励磁
されず、接点７はその導通駆動が完全には行われない。
このため、接点７は同図（３）図示のように導通、遮断
を小刻みに繰返す、いわゆるチャタリングを生じる。こ
のとき、接点７はその接点がアーク放電や過大電流によ
る溶着、焼損などによって物理的に破損されて、リレー
装置３がその機能を失うような事態が起こり得る。
たとえば、通常の場合において駆動電圧Ｖｒが１２
（Ｖ）、駆動電圧Ｖｃが５（Ｖ）とすると、リレー装置
３の感動電圧Ｖｔｈは普通、定格電圧の約８０％である
ため、感動電圧Ｖｔｈは約９．６（Ｖ）となる。このと
き、駆動電圧Ｖｒが１２（Ｖ）から９．６（Ｖ）付近の
値に変動しても、駆動電圧Ｖｃは５（Ｖ）に保持され、
したがって制御回路２は所定の動作を行ってハイレベル
／ローレベルの信号を出力する。このような場合に、接
点７はチャタリングを生じやすい状態になる。
（Ｖ）、駆動電圧Ｖｃが５（Ｖ）とすると、リレー装置
３の感動電圧Ｖｔｈは普通、定格電圧の約８０％である
ため、感動電圧Ｖｔｈは約９．６（Ｖ）となる。このと
き、駆動電圧Ｖｒが１２（Ｖ）から９．６（Ｖ）付近の
値に変動しても、駆動電圧Ｖｃは５（Ｖ）に保持され、
したがって制御回路２は所定の動作を行ってハイレベル
／ローレベルの信号を出力する。このような場合に、接
点７はチャタリングを生じやすい状態になる。
本考案の目的は、負荷を駆動する駆動電圧の不所望な程
度の降下に伴う負荷の不所望な動作を事前に防ぐことが
できる負荷駆動回路を提供することである。
度の降下に伴う負荷の不所望な動作を事前に防ぐことが
できる負荷駆動回路を提供することである。
問題点を解決するための手段 本考案は、交流電源１２と、 交流電源１２の出力を全波整流するダイオードブリッジ
１４と、 ダイオードブリッジ１４の出力を平滑して第１の電圧Ｖ
Ｒを導出する平滑回路Ｃ１と、 平滑回路Ｃ１の出力を安定化して、第１電圧ＶＲ未満の
第２電圧ＶＣを導出する定電圧回路１５と、 平滑回路Ｃ１の出力が与えられ、スイッチングトランジ
スタＴｒ４と負荷Ｌ１とから成る第１直列回路と、 トランジスタＴｒ４のベース・エミッタ間に接続される
第１抵抗Ｒ７と、 トランジスタＴｒ４のベースと接地間に介在される第２
直列回路であって、第２抵抗Ｒ６と、ツエナダイオード
ＺＤ３と、スイッチング手段Ｔｒ３とから成る、そのよ
うな第２直列回路と、 定電圧回路１５の電力が与えられ、スイッチング手段Ｔ
ｒ３を導通／遮断する制御回路１６と、 負荷Ｌ１の動作可能な最低電圧ＶＷが、トランジスタＴ
ｒ４のベース・エミッタ間電圧ＶＢＥＳと、スイッチン
グ手段Ｔｒ３の導通時の両端電圧ＶＣＥＳと、ツエナー
ダイオードＺＤ３のブレークダウン降下電圧ＶＺとの和
よりも小さい値に選び、しかも、 前記最低電圧ＶＷが、第１電圧ＶＲ未満であってかつ第
２電圧ＶＣ以上であることを特徴とする負荷駆動回路で
ある。
１４と、 ダイオードブリッジ１４の出力を平滑して第１の電圧Ｖ
Ｒを導出する平滑回路Ｃ１と、 平滑回路Ｃ１の出力を安定化して、第１電圧ＶＲ未満の
第２電圧ＶＣを導出する定電圧回路１５と、 平滑回路Ｃ１の出力が与えられ、スイッチングトランジ
スタＴｒ４と負荷Ｌ１とから成る第１直列回路と、 トランジスタＴｒ４のベース・エミッタ間に接続される
第１抵抗Ｒ７と、 トランジスタＴｒ４のベースと接地間に介在される第２
直列回路であって、第２抵抗Ｒ６と、ツエナダイオード
ＺＤ３と、スイッチング手段Ｔｒ３とから成る、そのよ
うな第２直列回路と、 定電圧回路１５の電力が与えられ、スイッチング手段Ｔ
ｒ３を導通／遮断する制御回路１６と、 負荷Ｌ１の動作可能な最低電圧ＶＷが、トランジスタＴ
ｒ４のベース・エミッタ間電圧ＶＢＥＳと、スイッチン
グ手段Ｔｒ３の導通時の両端電圧ＶＣＥＳと、ツエナー
ダイオードＺＤ３のブレークダウン降下電圧ＶＺとの和
よりも小さい値に選び、しかも、 前記最低電圧ＶＷが、第１電圧ＶＲ未満であってかつ第
２電圧ＶＣ以上であることを特徴とする負荷駆動回路で
ある。
作用 本考案に従えば、交流電源１２の出力電圧が低下してゆ
くとき、制御回路１６が動作してスイッチング手段Ｔｒ
３を導通した状態であって、したがってトランジスタＴ
ｒ４が導通しているとき、平滑回路Ｃ１からトランジス
タＴｒ４を経て負荷Ｌ１に与えられている電圧が低下
し、トランジスタＴｒ４のベース・エミッタ間電圧ＶＢ
ＥＳと、スイッチングトランジスタＴｒ３の導通時の両
端電圧ＶＣＥＳと、ツエナーダイオードＺＤ３のブレー
クダウン降下電圧ＶＺとの和未満に達するとトランジス
タＴｒ４が遮断し、これによって負荷Ｌ１に電力が供給
されなくなる。こうして負荷Ｌ１に与えられる電圧が、
その動作可能な最低電圧ＶＷに達するよりも前に、トラ
ンジスタＴｒ４が遮断するので、負荷Ｌ１が、たとえば
チャタリングなどを生じることが防がれる。
くとき、制御回路１６が動作してスイッチング手段Ｔｒ
３を導通した状態であって、したがってトランジスタＴ
ｒ４が導通しているとき、平滑回路Ｃ１からトランジス
タＴｒ４を経て負荷Ｌ１に与えられている電圧が低下
し、トランジスタＴｒ４のベース・エミッタ間電圧ＶＢ
ＥＳと、スイッチングトランジスタＴｒ３の導通時の両
端電圧ＶＣＥＳと、ツエナーダイオードＺＤ３のブレー
クダウン降下電圧ＶＺとの和未満に達するとトランジス
タＴｒ４が遮断し、これによって負荷Ｌ１に電力が供給
されなくなる。こうして負荷Ｌ１に与えられる電圧が、
その動作可能な最低電圧ＶＷに達するよりも前に、トラ
ンジスタＴｒ４が遮断するので、負荷Ｌ１が、たとえば
チャタリングなどを生じることが防がれる。
実施例 第１図は本考案の負荷駆動回路の一実施例であるリレー
駆動回路１１と、これに関連する回路の電気回路図であ
る。電源１２の出力電圧は変圧器１３において降圧さ
れ、ダイオードブリッジ１４において全波整流され、コ
ンデンサＣ１によって平滑される。平滑された電圧はリ
レー駆動回路１１に与えられる一方、抵抗Ｒ１、トラン
ジスタＴｒ１、ツェナーダイオードＺＤ１、コンデンサ
Ｃ２を含んで構成される定電圧回路１５にも与えられ
る。電源１２、変圧器１３、ダイオードブリッジ１４、
コンデンサＣ１などを含んで電源回路２０が構成され
る。
駆動回路１１と、これに関連する回路の電気回路図であ
る。電源１２の出力電圧は変圧器１３において降圧さ
れ、ダイオードブリッジ１４において全波整流され、コ
ンデンサＣ１によって平滑される。平滑された電圧はリ
レー駆動回路１１に与えられる一方、抵抗Ｒ１、トラン
ジスタＴｒ１、ツェナーダイオードＺＤ１、コンデンサ
Ｃ２を含んで構成される定電圧回路１５にも与えられ
る。電源１２、変圧器１３、ダイオードブリッジ１４、
コンデンサＣ１などを含んで電源回路２０が構成され
る。
定電圧回路１５は制御回路１６の電源端子ＴＣに駆動電
圧ＶＣを与える。駆動電圧ＶＣは抵抗Ｒ２，Ｒ３、ツェ
ナーダイオードＺＤ２、ＮＰＮ形のトランジスタＴｒ２
などから構成されるリセット回路１７にも与えられる。
トランジスタＴｒ２のベースには、抵抗Ｒ２、ツェナー
ダイオードＺＤ２を介して駆動電圧ＶＣが与えられ、コ
レクタには抵抗Ｒ３を介して駆動電圧ＶＣが与えられ
る。また、コレクタにあらわれる電位は、制御回路１６
のリセット端子ＴＲにリセット信号として与えられる。
該トランジスタＴｒ２のエミッタ、および制御回路１６
の端子ＴＧは接地される。
圧ＶＣを与える。駆動電圧ＶＣは抵抗Ｒ２，Ｒ３、ツェ
ナーダイオードＺＤ２、ＮＰＮ形のトランジスタＴｒ２
などから構成されるリセット回路１７にも与えられる。
トランジスタＴｒ２のベースには、抵抗Ｒ２、ツェナー
ダイオードＺＤ２を介して駆動電圧ＶＣが与えられ、コ
レクタには抵抗Ｒ３を介して駆動電圧ＶＣが与えられ
る。また、コレクタにあらわれる電位は、制御回路１６
のリセット端子ＴＲにリセット信号として与えられる。
該トランジスタＴｒ２のエミッタ、および制御回路１６
の端子ＴＧは接地される。
制御回路１６は、予め定められた手順にしたがって動作
し、ハイレベルまたはローレベルの信号を駆動信号とし
て出力する。また、そのリセット端子ＴＲにハイレベル
の信号が与えられると、該制御回路１６はリセットさ
れ、出力信号はローレベルとなる。
し、ハイレベルまたはローレベルの信号を駆動信号とし
て出力する。また、そのリセット端子ＴＲにハイレベル
の信号が与えられると、該制御回路１６はリセットさ
れ、出力信号はローレベルとなる。
制御回路１６の出力信号はリレー駆動回路１１に与えら
れ、これによって負荷であるリレー装置１８の動作が制
御される。
れ、これによって負荷であるリレー装置１８の動作が制
御される。
リレー駆動回路１１は、抵抗Ｒ４，Ｒ５，Ｒ６，Ｒ７、
ツェナーダイオードＺＤ３、第１スイッチング手段であ
るＮＰＮ形のトランジスタＴｒ３、ＰＮＰ形のトランジ
スタＴｒ４を含んで構成される。前記トランジスタＴｒ
４、ツェナーダイオードＺＤ３、抵抗Ｒ６，Ｒ７などを
含んで第２スイッチング手段が構成される。制御回路１
６の出力信号は抵抗Ｒ４を介してトランジスタＴｒ３の
ベースに与えられる。該トランジスタＴｒ３のベース
は、そのエミッタと抵抗Ｒ５を介して接続され、エミッ
タは接地される。
ツェナーダイオードＺＤ３、第１スイッチング手段であ
るＮＰＮ形のトランジスタＴｒ３、ＰＮＰ形のトランジ
スタＴｒ４を含んで構成される。前記トランジスタＴｒ
４、ツェナーダイオードＺＤ３、抵抗Ｒ６，Ｒ７などを
含んで第２スイッチング手段が構成される。制御回路１
６の出力信号は抵抗Ｒ４を介してトランジスタＴｒ３の
ベースに与えられる。該トランジスタＴｒ３のベース
は、そのエミッタと抵抗Ｒ５を介して接続され、エミッ
タは接地される。
トランジスタＴｒ４のベースは、抵抗Ｒ６、ツェナーダ
イオードＺＤ３を介してトランジスタＴｒ３のコレクタ
に接続され、また、そのエミッタと抵抗Ｒ７を介して接
続される。該トランジスタＴｒ４のコレクタ電流はリレ
ー装置１８の励磁コイルＬ１に与えられる。また、エミ
ッタには、電源回路２０から駆動電圧ＶＲが与えられ
る。
イオードＺＤ３を介してトランジスタＴｒ３のコレクタ
に接続され、また、そのエミッタと抵抗Ｒ７を介して接
続される。該トランジスタＴｒ４のコレクタ電流はリレ
ー装置１８の励磁コイルＬ１に与えられる。また、エミ
ッタには、電源回路２０から駆動電圧ＶＲが与えられ
る。
励磁コイルＬ１の両端はダイオードＤ１を介して接続さ
れる。励磁コイルＬ１に関連して、接点１９が設けら
れ、該接点１９は励磁コイルＬ１が励磁されると導通
し、消磁されると遮断される。
れる。励磁コイルＬ１に関連して、接点１９が設けら
れ、該接点１９は励磁コイルＬ１が励磁されると導通
し、消磁されると遮断される。
制御回路１６がハイレベルの信号を出力すると、トラン
ジスタＴｒ３が導通し、該トランジスタＴｒ３のコレク
タにはローレベルの電位があらわれる。このときトラン
ジスタＴｒ４のベースにはローレベルの信号が与えら
れ、該トランジスタＴｒ４は導通する。このときリレー
装置１８の励磁コイルＬ１は励磁され、接点１９は導通
駆動される。
ジスタＴｒ３が導通し、該トランジスタＴｒ３のコレク
タにはローレベルの電位があらわれる。このときトラン
ジスタＴｒ４のベースにはローレベルの信号が与えら
れ、該トランジスタＴｒ４は導通する。このときリレー
装置１８の励磁コイルＬ１は励磁され、接点１９は導通
駆動される。
制御回路１６がローレベルの信号を出力すると、トラン
ジスタＴｒ３は遮断され、該トランジスタＴｒ３のコレ
クタにあらわれる電位はハイレベルとなる。このときト
ランジスタＴｒ４は遮断され、励磁コイルＬ１は消磁さ
れて、接点１９は遮断される。
ジスタＴｒ３は遮断され、該トランジスタＴｒ３のコレ
クタにあらわれる電位はハイレベルとなる。このときト
ランジスタＴｒ４は遮断され、励磁コイルＬ１は消磁さ
れて、接点１９は遮断される。
本実施例のリレー駆動回路１１においては、リレー装置
１８の感動電圧Ｖｗ、トランジスタＴｒ４が導通するベ
ース−エミッタ飽和電圧ＶBES、トランジスタＴｒ３が
導通するコレクタ−エミッタ飽和電圧ＶCES、抵抗Ｒ６
とツェナーダイオードＺＤ３とによる降下電圧ＶＺが、 ＶBESＶｗ−（ＶＺ＋ＶCES）…（１） すなわち、 ＶBES＋ＶCES＋ＶＺＶｗ…（２） となるように抵抗Ｒ６、ツェナーダイオードＺＤ３が選
ばれる。
１８の感動電圧Ｖｗ、トランジスタＴｒ４が導通するベ
ース−エミッタ飽和電圧ＶBES、トランジスタＴｒ３が
導通するコレクタ−エミッタ飽和電圧ＶCES、抵抗Ｒ６
とツェナーダイオードＺＤ３とによる降下電圧ＶＺが、 ＶBESＶｗ−（ＶＺ＋ＶCES）…（１） すなわち、 ＶBES＋ＶCES＋ＶＺＶｗ…（２） となるように抵抗Ｒ６、ツェナーダイオードＺＤ３が選
ばれる。
このようにすることによって、駆動電圧ＶＲが降下し
て、感動電圧ＶＷ付近の感動電圧ＶＷよりも高い電圧に
なると、トランジスタＴｒ３が導通しているとき、トラ
ンジスタＴｒ４のベース・エミッタ間には、充分なバイ
アス電圧が得られなくなり、トランジスタＴｒ４は遮断
する。ここで電圧ＶＲは、たとえば１２．０Ｖであり、
電圧ＶＣは、５．０Ｖであり、感動電圧ＶＷは、１０．
２Ｖである。
て、感動電圧ＶＷ付近の感動電圧ＶＷよりも高い電圧に
なると、トランジスタＴｒ３が導通しているとき、トラ
ンジスタＴｒ４のベース・エミッタ間には、充分なバイ
アス電圧が得られなくなり、トランジスタＴｒ４は遮断
する。ここで電圧ＶＲは、たとえば１２．０Ｖであり、
電圧ＶＣは、５．０Ｖであり、感動電圧ＶＷは、１０．
２Ｖである。
このようにして、駆動電圧ＶＲが降下してゆくとき、負
荷Ｌ１の電圧が感動電圧ＶＷ未満になるよりも先に、ト
ランジスタＴｒ４が遮断されることになる。
荷Ｌ１の電圧が感動電圧ＶＷ未満になるよりも先に、ト
ランジスタＴｒ４が遮断されることになる。
第２図は、電源１２の投入／遮断に伴う駆動電圧ＶＣ，
ＶＲの変化およびこれに伴う各部の動作を説明するため
の図である。同図（１）は駆動電圧ＶＣ，ＶＲの変化を
示し、同図（２）はリセット回路１７の出力信号を、同
図（３）は制御回路１６の出力信号を、同図（４）は接
点１９の状態を示している。時刻ｔ０において電源１２
が投入されると、駆動電圧ＶＣ，ＶＲはともに上昇しは
じめる。時刻ｔ１において、駆動電圧ＶＣがしきい値電
圧ＶＴを超え、時刻ｔ２には駆動電圧ＶＲが感動電圧Ｖ
ｗを超える。ここで、しきい値電圧ＶＴとは、制御回路
１６が誤動作しないために必要な電圧であり、このしき
い値電圧ＶＴ以下では制御回路１６は、後述のようにし
てリセット状態とされる。
ＶＲの変化およびこれに伴う各部の動作を説明するため
の図である。同図（１）は駆動電圧ＶＣ，ＶＲの変化を
示し、同図（２）はリセット回路１７の出力信号を、同
図（３）は制御回路１６の出力信号を、同図（４）は接
点１９の状態を示している。時刻ｔ０において電源１２
が投入されると、駆動電圧ＶＣ，ＶＲはともに上昇しは
じめる。時刻ｔ１において、駆動電圧ＶＣがしきい値電
圧ＶＴを超え、時刻ｔ２には駆動電圧ＶＲが感動電圧Ｖ
ｗを超える。ここで、しきい値電圧ＶＴとは、制御回路
１６が誤動作しないために必要な電圧であり、このしき
い値電圧ＶＴ以下では制御回路１６は、後述のようにし
てリセット状態とされる。
時刻ｔ３において電源１２が遮断されると、駆動電圧Ｖ
Ｒは下降を始め、時刻ｔ４に感動電圧Ｖｗより低くな
る。このとき、駆動電圧ＶＣは定電圧回路１５の働きに
よってすぐには下降せず、時刻ｔ５に下降しはじめ、時
刻ｔ６にしきい値電圧ＶＴよりも低くなる。
Ｒは下降を始め、時刻ｔ４に感動電圧Ｖｗより低くな
る。このとき、駆動電圧ＶＣは定電圧回路１５の働きに
よってすぐには下降せず、時刻ｔ５に下降しはじめ、時
刻ｔ６にしきい値電圧ＶＴよりも低くなる。
リセット回路１７において、時刻ｔ０〜ｔ１の期間に
は、ツェナーダイオードＺＤ２は遮断されており、した
がってトランジスタＴｒ２は遮断されていて、制御回路
１６のリセット端子ＴＲに与えられる電圧は、駆動電圧
ＶＣの上昇に伴って第２図（２）図示のように変化す
る。時刻ｔ１において、ツェナーダイオードＺＤ２は導
通し、したがってトランジスタＴｒ２が導通して、リセ
ット端子ＴＲにはローレベルの信号が与えられるように
なる。
は、ツェナーダイオードＺＤ２は遮断されており、した
がってトランジスタＴｒ２は遮断されていて、制御回路
１６のリセット端子ＴＲに与えられる電圧は、駆動電圧
ＶＣの上昇に伴って第２図（２）図示のように変化す
る。時刻ｔ１において、ツェナーダイオードＺＤ２は導
通し、したがってトランジスタＴｒ２が導通して、リセ
ット端子ＴＲにはローレベルの信号が与えられるように
なる。
すなわち制御回路１６は時刻ｔ０〜ｔ１の期間にリセッ
トされ、時刻ｔ１に初期設定されて、所定の動作を開始
する。
トされ、時刻ｔ１に初期設定されて、所定の動作を開始
する。
駆動電圧ＶＣがしきい値電圧ＶＴよりも低くなる時刻ｔ
６において、ツェナーダイオードＺＤ２が遮断され、ト
ランジスタＴｒ２が遮断されて、リセット端子ＴＲには
ハイレベルの信号が与えられ、制御回路１６がリセット
されて、その出力信号はローレベルとなる。
６において、ツェナーダイオードＺＤ２が遮断され、ト
ランジスタＴｒ２が遮断されて、リセット端子ＴＲには
ハイレベルの信号が与えられ、制御回路１６がリセット
されて、その出力信号はローレベルとなる。
今、仮に時刻ｔ７において制御回路１６が予め定められ
た動作を行なってその出力信号が、ローレベルからハイ
レベルに変わり、該制御回路１６がリセットされる時刻
ｔ６までの期間においてハイレベルである場合を想定す
る。
た動作を行なってその出力信号が、ローレベルからハイ
レベルに変わり、該制御回路１６がリセットされる時刻
ｔ６までの期間においてハイレベルである場合を想定す
る。
このとき、リレー駆動回路１１においては、時刻ｔ７に
トランジスタＴｒ３が導通し、トランジスタＴｒ４が導
通して、リレー装置１８の励磁コイルＬ１が励磁されて
接点１９が導通駆動される。時刻ｔ４において、駆動電
圧ＶＲは感動電圧Ｖｗを下まわる。このとき、抵抗Ｒ
６、ツェナーダイオードＺＤ３が、上記第２式が成立す
るように選ばれているため、トランジスタＴｒ４は遮断
され、励磁コイルＬ１は消磁されて接点１９が遮断され
る。すなわち制御回路１６の出力信号がハイレベルであ
るにも拘わらず、接点１９は遮断されることになる。
トランジスタＴｒ３が導通し、トランジスタＴｒ４が導
通して、リレー装置１８の励磁コイルＬ１が励磁されて
接点１９が導通駆動される。時刻ｔ４において、駆動電
圧ＶＲは感動電圧Ｖｗを下まわる。このとき、抵抗Ｒ
６、ツェナーダイオードＺＤ３が、上記第２式が成立す
るように選ばれているため、トランジスタＴｒ４は遮断
され、励磁コイルＬ１は消磁されて接点１９が遮断され
る。すなわち制御回路１６の出力信号がハイレベルであ
るにも拘わらず、接点１９は遮断されることになる。
以上のように本実施例においては、電源回路２０が出力
する駆動電圧ＶＲが、リレー装置１８の感動電圧Ｖｗ付
近に降下したときにおいて、トランジスタＴｒ４が遮断
され、接点１９が導通駆動されないようにする。これに
よって、駆動電圧ＶＲの降下に伴うチャタリングを防止
することができるようになる。
する駆動電圧ＶＲが、リレー装置１８の感動電圧Ｖｗ付
近に降下したときにおいて、トランジスタＴｒ４が遮断
され、接点１９が導通駆動されないようにする。これに
よって、駆動電圧ＶＲの降下に伴うチャタリングを防止
することができるようになる。
効果 以上のように本考案に従えば、負荷を駆動する駆動電圧
の不所望な程度の降下に伴う負荷の不所望な動作を事前
に防ぐことができるようになり、負荷の破損などが防が
れる。すなわち本考案によれば、交流電流１２の電圧が
低下し、負荷Ｌ１に与えられる電圧がその感動電圧ＶＷ
未満にまで低下するよりも先に、スイッチング手段Ｔｒ
３の導通時において、トランジスタＴｒ４が遮断し、し
たがって負荷Ｌ１のチャタリングなどが生じることが防
がれる。本考案によれば、交流電源１２の電圧降下時だ
けでなく、その交流電流１２の出力を全波整流するダイ
オードブリッジ１４を構成する４つのダイオードのう
ち、たとえば１つが短絡したときには、平滑回路Ｃ１の
出力電圧ＶＲが低下し、このようなときにおいても、負
荷Ｌ１のチャタリングなどの誤動作を、トランジスタＴ
ｒ４の遮断によって、防ぐことができる。一般に、ダイ
オードブリッジ１４を構成するダイオードの短絡事故
は、比較的生じやすく、このようなダイオードブリッジ
１４の故障時などにおいても、本考案によって、負荷Ｌ
１の誤動作を確実に防ぐことができるという優れた効果
が達成される。
の不所望な程度の降下に伴う負荷の不所望な動作を事前
に防ぐことができるようになり、負荷の破損などが防が
れる。すなわち本考案によれば、交流電流１２の電圧が
低下し、負荷Ｌ１に与えられる電圧がその感動電圧ＶＷ
未満にまで低下するよりも先に、スイッチング手段Ｔｒ
３の導通時において、トランジスタＴｒ４が遮断し、し
たがって負荷Ｌ１のチャタリングなどが生じることが防
がれる。本考案によれば、交流電源１２の電圧降下時だ
けでなく、その交流電流１２の出力を全波整流するダイ
オードブリッジ１４を構成する４つのダイオードのう
ち、たとえば１つが短絡したときには、平滑回路Ｃ１の
出力電圧ＶＲが低下し、このようなときにおいても、負
荷Ｌ１のチャタリングなどの誤動作を、トランジスタＴ
ｒ４の遮断によって、防ぐことができる。一般に、ダイ
オードブリッジ１４を構成するダイオードの短絡事故
は、比較的生じやすく、このようなダイオードブリッジ
１４の故障時などにおいても、本考案によって、負荷Ｌ
１の誤動作を確実に防ぐことができるという優れた効果
が達成される。
【図面の簡単な説明】 第１図は本考案の負荷駆動回路の一実施例であるリレー
駆動回路１１とそれに関連する回路の電気回路図、第２
図は電源１２の投入／遮断に伴う駆動電圧ＶＣ，ＶＲの
変化およびこれに伴う各部の動作を説明するためのタイ
ミングチャート、第３図は従来技術の負荷駆動回路であ
るリレー駆動回路１とそれに関連する回路を示すブロッ
ク図、第４図は電源の投入／遮断に伴う駆動電圧Ｖｃ，
Ｖｒの変化およびこれに伴う各部の動作を説明するため
のタイミングチャート、第５図は駆動電圧Ｖｒが感動電
圧Ｖｔｈ付近に降下した場合における各部の動作を説明
するためのタイミングチャートである。 １１…リレー駆動回路、１５…定電圧回路、１６…制御
回路、１７…リセット回路、１８…リレー装置、１９…
接点、２０…電源回路、ＶＣ，ＶＲ…駆動電圧、Ｖｗ…
感動電圧
駆動回路１１とそれに関連する回路の電気回路図、第２
図は電源１２の投入／遮断に伴う駆動電圧ＶＣ，ＶＲの
変化およびこれに伴う各部の動作を説明するためのタイ
ミングチャート、第３図は従来技術の負荷駆動回路であ
るリレー駆動回路１とそれに関連する回路を示すブロッ
ク図、第４図は電源の投入／遮断に伴う駆動電圧Ｖｃ，
Ｖｒの変化およびこれに伴う各部の動作を説明するため
のタイミングチャート、第５図は駆動電圧Ｖｒが感動電
圧Ｖｔｈ付近に降下した場合における各部の動作を説明
するためのタイミングチャートである。 １１…リレー駆動回路、１５…定電圧回路、１６…制御
回路、１７…リセット回路、１８…リレー装置、１９…
接点、２０…電源回路、ＶＣ，ＶＲ…駆動電圧、Ｖｗ…
感動電圧
Claims (1)
- 【請求項１】交流電源１２と、 交流電源１２の出力を全波整流するダイオードブリッジ
１４と、 ダイオードブリッジ１４の出力を平滑して第１の電圧Ｖ
Ｒを導出する平滑回路Ｃ１と、 平滑回路Ｃ１の出力を安定化して、第１電圧ＶＲ未満の
第２電圧ＶＣを導出する定電圧回路１５と、 平滑回路Ｃ１の出力が与えられ、スイッチングトランジ
スタＴｒ４と負荷Ｌ１とから成る第１直列回路と、 トランジスタＴｒ４のベース・エミッタ間に接続される
第１抵抗Ｒ７と、 トランジスタＴｒ４のベースと接地間に介在される第２
直列回路であって、第２抵抗Ｒ６と、ツエナダイオード
ＺＤ３と、スイッチング手段Ｔｒ３とから成る、そのよ
うな第２直列回路と、 定電圧回路１５の電力が与えられ、スイッチング手段Ｔ
ｒ３を導通／遮断する制御回路１６と、 負荷Ｌ１の動作可能な最低電圧ＶＷが、トランジスタＴ
ｒ４のベース・エミッタ間電圧ＶＢＥＳと、スイッチン
グ手段Ｔｒ３の導通時の両端電圧ＶＣＥＳと、ツエナー
ダイオードＺＤ３のブレークダウン降下電圧ＶＺとの和
よりも小さい値に選び、しかも、 前記最低電圧ＶＷが、第１電圧ＶＲ未満であってかつ第
２電圧ＶＣ以上であることを特徴とする負荷駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987136983U JPH066625Y2 (ja) | 1987-09-07 | 1987-09-07 | 負荷駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987136983U JPH066625Y2 (ja) | 1987-09-07 | 1987-09-07 | 負荷駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6440924U JPS6440924U (ja) | 1989-03-10 |
| JPH066625Y2 true JPH066625Y2 (ja) | 1994-02-16 |
Family
ID=31398003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987136983U Expired - Lifetime JPH066625Y2 (ja) | 1987-09-07 | 1987-09-07 | 負荷駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH066625Y2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5336720A (en) * | 1977-09-09 | 1978-04-05 | Hitachi Ltd | Liquid level controlling apparatus for tank |
| JPS5654852U (ja) * | 1979-10-05 | 1981-05-13 | ||
| JPS5688517A (en) * | 1979-12-20 | 1981-07-18 | Minolta Camera Co Ltd | Output controller of microcomputer |
-
1987
- 1987-09-07 JP JP1987136983U patent/JPH066625Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6440924U (ja) | 1989-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4937731A (en) | Power supply with automatic input voltage doubling | |
| US5574632A (en) | Power supply comprising a circuit for limiting inrush currents | |
| JPH0348748B2 (ja) | ||
| JPH0225590B2 (ja) | ||
| JPH0736672B2 (ja) | 電源回路 | |
| US5852549A (en) | Power-supply circuit | |
| JPH0464209B2 (ja) | ||
| JPH066625Y2 (ja) | 負荷駆動回路 | |
| US4755923A (en) | Regulated high-voltage power supply | |
| JP3823364B2 (ja) | 放電灯点灯装置 | |
| JPH036728B2 (ja) | ||
| JPH05176541A (ja) | 補助電源回路 | |
| JPH0583999A (ja) | 車両用交流発電機の制御装置 | |
| JPH0549247A (ja) | スイツチング電源装置 | |
| JPH0592824U (ja) | 過電流検出回路 | |
| JP3281052B2 (ja) | 電源回路 | |
| JP3303581B2 (ja) | 交流発電機の出力電圧確立検出装置 | |
| JPH071863Y2 (ja) | タイマ装置 | |
| JPH0312031Y2 (ja) | ||
| JP2003333745A (ja) | 電源装置 | |
| JPH0537287Y2 (ja) | ||
| WO1997032388A1 (en) | Power-supply circuit | |
| JPH0594885A (ja) | 断線検出回路 | |
| JPH0863241A (ja) | 電源装置の過電流保護回路 | |
| JP2982924B2 (ja) | 電磁石駆動装置 |